KR20190017562A - Nr 시스템을 위한 복조 참조신호 송수신 방법 및 장치 - Google Patents

Abstract

본 개시는 NR 시스템을 위한 복조 참조신호를 송신 또는 수신하는 방법 및 장치에 대한 것이다. 본 개시의 일 실시 예에 따른 무선 통신 시스템에서 단말이 복조참조신호(DMRS)를 수신하는 방법은, 하나의 슬롯 내의 복수의 DMRS 설정에 대한 개수 또는 상기 복수의 DMRS 설정의 각각의 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 지시하는 정보를 상기 기지국으로부터 수신하는 단계; 상기 특정 조합에 의해서 지시되는 물리 자원 상에서 상기 DMRS를 수신하는 단계; 및 수신된 DMRS를 이용하여 하향링크 채널을 추정하는 단계를 포함할 수 있다.

Description

NR 시스템을 위한 복조 참조신호 송수신 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING DEMODULATION REFERENCE SIGNAL FOR NR SYSTEM}

본 개시는 무선 통신 시스템에 대한 것이며, 구체적으로는 NR 시스템을 위한 복조 참조신호를 송신 또는 수신하는 방법 및 장치에 대한 것이다.

ITU(International Telecommunication Union)에서는 IMT(International Mobile Telecommunication) 프레임워크 및 표준에 대해서 개발하고 있으며, 최근에는 "IMT for 2020 and beyond"라 칭하여지는 프로그램을 통하여 5 세대(5G) 통신을 위한 논의를 진행 중이다.

"IMT for 2020 and beyond" 에서 제시하는 요구사항들을 충족하기 위해서, 3GPP(3rd Generation Partnership Project) NR(New Radio) 시스템은 다양한 시나리오, 서비스 요구사항, 잠재적인 시스템 호환성 등을 고려하여 다양한 서브캐리어 스페이싱(subcarrier spacing, SCS)을 지원하는 방향으로 논의되고 있다. 그러나, NR 시스템에서 지원하는 증가된 레이어(layer) 개수, 증가된 안테나 포트(antenna port) 개수, 다양한 동작 모드의 단말에 대한 다중 사용자 MIMO(Multi User-Multiple Input Multiple Output, MU-MIMO)를 지원하기 위한 복조 참조신호(Demodulation Reference Signal, DMRS)가 다른 물리 채널 또는 물리 신호와의 충돌을 피하기 위한 DMRS 패턴 설정(configuration) 및 DMRS를 송신 및 수신하는 방안에 대해서는 아직까지 구체적으로 정하여진 바 없다.

본 개시의 기술적 과제는 NR 시스템에서 다른 물리 채널 또는 물리 신호, 및 DMRS 오버헤드 감소를 고려한 DMRS 패턴 설정 및 DMRS 설정 정보를 시그널링하는 방법 및 장치를 제공하는 것이다.

본 개시의 추가적인 기술적 과제는 NR 시스템에서 DMRS가 다른 물리 채널 또는 물리 신호와 충돌하는 경우에 있어서 우선 순위에 기초한 DMRS 송수신 방법 및 장치를 제공하는 것이다.

본 개시에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 개시의 일 양상에 따른 무선 통신 시스템에서 단말이 복조참조신호(DMRS)를 수신하는 방법은, 하나의 슬롯 내의 복수의 DMRS 설정에 대한 개수 또는 상기 복수의 DMRS 설정의 각각의 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 지시하는 정보를 상기 기지국으로부터 수신하는 단계; 상기 특정 조합에 의해서 지시되는 물리 자원 상에서 상기 DMRS를 수신하는 단계; 및 수신된 DMRS를 이용하여 하향링크 채널을 추정하는 단계를 포함할 수 있다.

본 개시에 대하여 위에서 간략하게 요약된 특징들은 후술하는 본 개시의 상세한 설명의 예시적인 양상일 뿐이며, 본 개시의 범위를 제한하는 것은 아니다.

본 개시에 따르면, NR 시스템에서 다른 물리 채널 또는 물리 신호 및 DMRS 오버헤드 감소를 고려한 효율적인 DMRS 패턴 설정 및 DMRS 설정 정보를 시그널링하는 방법 및 장치가 제공될 수 있다.

본 개시에 따르면, NR 시스템에서 DMRS가 다른 물리 채널 또는 물리 신호와 충돌하는 경우에 있어서 우선순위에 기초한 DMRS 송수신 방법 및 장치가 제공될 수 있다.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1 내지 도 4는 본 개시가 적용될 수 있는 DMRS 패턴의 예시들을 나타내는 도면이다.
도 5는 본 개시가 적용될 수 있는 TD-OCC 및 FD-OCC 적용의 예시를 나타내는 도면이다.
도 6 내지 도 9는 동기화 신호(SS) 블록의 예시적인 시간 위치를 나타내는 도면이다.
도 10은 본 개시에 따른 하향링크 DMRS 송수신 방법을 설명하기 위한 흐름도이다.
도 11은 본 개시에 따른 상향링크 DMRS 송수신 방법을 설명하기 위한 흐름도이다.
도 12는 본 개시에 따른 무선 디바이스의 구성을 나타내는 도면이다.

이하에서는 첨부한 도면을 참고로 하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나, 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.

본 개시의 실시 예를 설명함에 있어서 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그에 대한 상세한 설명은 생략한다. 그리고, 도면에서 본 개시에 대한 설명과 관계없는 부분은 생략하였으며, 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

본 개시에 있어서, 어떤 구성요소가 다른 구성요소와 "연결", "결합" 또는 "접속"되어 있다고 할 때, 이는 직접적인 연결관계뿐만 아니라, 그 중간에 또 다른 구성요소가 존재하는 간접적인 연결관계도 포함할 수 있다. 또한 어떤 구성요소가 다른 구성요소를 "포함한다" 또는 "가진다"고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 배제하는 것이 아니라 또 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

본 개시에 있어서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용되며, 특별히 언급되지 않는 한 구성요소들간의 순서 또는 중요도 등을 한정하지 않는다. 따라서, 본 개시의 범위 내에서 일 실시 예에서의 제1 구성요소는 다른 실시 예에서 제2 구성요소라고 칭할 수도 있고, 마찬가지로 일 실시 예에서의 제2 구성요소를 다른 실시 예에서 제1 구성요소라고 칭할 수도 있다.

본 개시에 있어서, 서로 구별되는 구성요소들은 각각의 특징을 명확하게 설명하기 위함이며, 구성요소들이 반드시 분리되는 것을 의미하지는 않는다. 즉, 복수의 구성요소가 통합되어 하나의 하드웨어 또는 소프트웨어 단위로 이루어질 수도 있고, 하나의 구성요소가 분산되어 복수의 하드웨어 또는 소프트웨어 단위로 이루어질 수도 있다. 따라서, 별도로 언급하지 않더라도 이와 같이 통합된 또는 분산된 실시 예도 본 개시의 범위에 포함된다.

본 개시에 있어서, 다양한 실시 예에서 설명하는 구성요소들이 반드시 필수적인 구성요소들은 의미하는 것은 아니며, 일부는 선택적인 구성요소일 수 있다. 따라서, 일 실시 예에서 설명하는 구성요소들의 부분집합으로 구성되는 실시 예도 본 개시의 범위에 포함된다. 또한, 다양한 실시 예에서 설명하는 구성요소들에 추가적으로 다른 구성요소를 포함하는 실시 예도 본 개시의 범위에 포함된다.

본 개시는 무선 통신 네트워크를 대상으로 설명하며, 무선 통신 네트워크에서 이루어지는 동작은 해당 무선 통신 네트워크를 관할하는 시스템(예를 들어 기지국)에서 네트워크를 제어하고 신호를 송신 또는 수신하는 과정에서 이루어지거나, 해당 무선 네트워크에 결합한 단말에서 신호를 송신 또는 수신하는 과정에서 이루어질 수 있다.

기지국을 포함하는 다수의 네트워크 노드들(network nodes)로 이루어지는 네트워크에서 단말과의 통신을 위해 수행되는 다양한 동작들은 기지국 또는 기지국 이외의 다른 네트워크 노드들에 의해 수행될 수 있음은 자명하다. '기지국(BS: Base Station)'은 고정국(fixed station), Node B, eNodeB(eNB), gNodeB(gNB), 액세스 포인트(AP: Access Point) 등의 용어에 의해 대체될 수 있다. 또한, '단말(terminal)'은 UE(User Equipment), MS(Mobile Station), MSS(Mobile Subscriber Station), SS(Subscriber Station), 비-AP 스테이션(non-AP STA) 등의 용어로 대체될 수 있다.

본 개시에서, 채널을 전송 또는 수신한다는 것은 해당 채널을 통해서 정보 또는 신호를 전송 또는 수신한다는 의미를 포함한다. 예를 들어, 제어 채널을 전송한다는 것은, 제어 채널을 통해서 제어 정보 또는 신호를 전송한다는 것을 의미한다. 유사하게, 데이터 채널을 전송한다는 것은, 데이터 채널을 통해서 데이터 정보 또는 신호를 전송한다는 것을 의미한다.

이하의 설명에 있어서, 본 개시의 다양한 예시들이 적용되는 시스템을 기존의 시스템과 구별하기 위한 목적으로 NR 시스템이라는 용어를 사용하지만, 본 개시의 범위가 이러한 용어에 의해 제한되는 것은 아니다. 또한, 본 명세서에서의 NR 시스템이라는 용어는 다양한 서브캐리어 스페이싱(SCS)을 지원할 수 있는 무선 통신 시스템의 예시로서 사용되지만, NR 시스템이라는 용어 자체가 복수의 SCS를 지원하는 무선 통신 시스템으로 제한되는 것은 아니다.

먼저 NR 시스템에서 고려하는 뉴머롤로지(numerology)에 대해서 설명한다.

NR 뉴머롤로지란, NR 시스템의 설계를 위해서 시간-주파수 도메인 상에서 자원 그리드를 생성하는 기본적인 요소 또는 인자에 대한 수치를 의미할 수 있다.

예를 들어, 3GPP LTE(Long Term Evolution) 및 LTE-A(LTE-Advanced) 시스템의 뉴머롤로지(numerology)의 일례로서, 서브캐리어 스페이싱(SCS)은 15kHz(또는 MBSFN(Multicast-Broadcast Single-Frequency Network)의 경우에는 7.5kHz)에 해당한다. 다만, 뉴머롤로지라는 용어가 서브캐리어 스페이싱만을 제한적으로 의미하는 것은 아니며, 서브캐리어 스페이싱과 연관 관계를 가지는(또는 서브캐리어 스페이싱을 기반으로 결정되는) CP(Cyclic Prefix) 길이, TTI(Transmit Time Interval) 길이, 소정의 시간 구간 내의 OFDM(Orthogonal Frequency Division Multiplexing) 심볼 개수, 하나의 OFDM 심볼의 듀레이션 등을 포함하는 의미이다. 즉, 서로 다른 뉴머롤로지는, 서브캐리어 스페이싱, CP 길이, TTI 길이, 소정의 시간 구간 내의 OFDM 심볼 개수, 또는 하나의 OFDM 심볼의 듀레이션 중의 하나 이상에서 상이한 값을 가지는 것에 의해서 서로 구분될 수 있다.

"IMT for 2020 and beyond"에서 제시하는 요구사항들을 충족시키기 위해서, 현재 3GPP NR 시스템은 다양한 시나리오, 다양한 서비스 요구사항, 잠재적인 새로운 시스템과의 호환성 등을 고려하여 복수의 뉴머롤로지를 고려하고 있다. 보다 구체적으로, 현존하는 무선 통신 시스템의 뉴머롤로지로는, "IMT for 2020 and beyond"에서 요구하는 보다 높은 주파수 대역, 보다 빠른 이동 속도, 보다 낮은 지연 등을 지원하기 어렵기 때문에, 새로운 뉴머롤로지를 정의하는 것이 필요하다.

예를 들어, NR 시스템은, eMBB(enhanced Mobile Broadband), mMTC(massive Machine Type Communications)/uMTC(Ultra Machine Type Communications), URLLC (Ultra-Reliable and Low Latency Communications) 등의 애플리케이션을 지원할 수 있다. 특히, URLLC 또는 eMBB 서비스에 대한 유저 플레인(user plane) 레이턴시(latency)에 대한 요구사항은 상향링크에서 0.5ms 및 상향링크 및 하향링크 모두에서 4ms 이며, 이는 3GPP LTE(Long Term Evolution) 및 LTE-A(LTE-Advanced) 시스템의 10ms 의 레이턴시 요구사항에 비하여 상당한 레이턴시 감소를 요구한다.

이와 같이 다양한 시나리오 및 다양한 요구사항들을 하나의 NR 시스템에서 충족시키기 위해서는 다양한 뉴머롤로지를 지원하는 것이 요구된다. 특히, 기존의 LTE/LTE-A 시스템에서 하나의 서브캐리어 스페이싱(SCS)을 지원하는 것과 달리, 복수의 SCS를 지원하는 것이 요구된다.

복수의 SCS를 지원하는 것을 포함하는 NR 시스템을 위한 새로운 뉴머롤로지는, 기존의 700MHz 또는 2GHz 등의 주파수 범위(frequency range) 또는 캐리어(carrier)에서 넓은 대역폭을 사용할 수 없었던 문제를 해결하기 위해서, 3GHz 이하, 3GHz~6GHz 또는 6GHZ~52.6GHz와 같은 주파수 범위 또는 캐리어에서 동작하는 무선 통신 시스템을 가정하여 결정될 수도 있지만, 본 개시의 범위가 이에 제한되는 것은 아니다.

NR 시스템에서 하나의 무선 프레임(radio frame)은 시간 축 상에서 10ms에 해당할 수가 있으며, 하나의 서브프레임(subframe)은 시간 축 상에서 1ms에 해당할 수가 있다. 또한, 하나의 슬롯(slot)은 시간 축 상에서 14개 또는 7개의 심볼(symbol)에 해당할 수가 있다. 이에 따라, 하나의 무선 프레임(radio frame)에 해당하는 10ms 내에서의 각각의 고려될 수 있는 SCS(subcarrier spacing)에 따라서 가능한 슬롯 및 심볼 개수를 정리하면 다음 표 1과 같다. 표 1에서 480Khz의 SCS는 고려되지 않을 수도 있다.

SCS	10ms 내의 슬롯 개수 (1개 슬롯에 14개 심볼)	10ms 내의 슬롯 개수 (1개 슬롯에 7개 심볼)	10ms 내 심볼 개수
15Khz	10	20	140
30Khz	20	40	280
60Khz	40	80	560
120Khz	80	N/A	1120
240Khz	160	N/A	2240
480Khz	320	N/A	4480

이와 같은 NR 시스템에서는 특정 물리 채널의 복조를 위한 복조 참조신호(Demodulation Reference Signal, DMRS)가 요구된다. 예를 들어, 물리 데이터 채널의 복조를 위한 DMRS, 물리 제어 채널의 복조를 위한 DMRS 등이 NR 시스템에서 정의될 수 있다.

구체적으로, NR 시스템에서는 단일 사용자(single user, SU)-MIMO 전송을 위해서 최대 8개의 레이어(layer)들을 지원할 수 있고, 다중 사용자(multiple user, MU)-MIMO 전송을 위해서 최대 12개의 직교하는 레이어들을 지원할 수 있다. 이러한 레이어들은 안테나 포트(즉, 논리적 안테나)에 매핑되고, 물리 채널을 통하여 전송될 수 있다. 여기서, 물리 채널의 각각의 레이어 또는 안테나 포트를 통하여 전송되는 신호를 올바르게 복조하기 위해서, 해당 레이어 또는 안테나 포트에 대한 참조신호(reference signal)가 필요하고, 이를 DMRS라 칭할 수 있다.

본 개시에서는, NR 시스템에서 증가한 레이어 개수 및 증가한 안테나 포트 개수를 지원하기 위해서, DMRS 매핑 시간-주파수 자원을 결정하고, 동일한 시간-주파수 자원 상에 매핑된 서로 다른 안테나 포트를 위한 DMRS를 다중화하기 위한 새로운 DMRS 설정(configuration) 및 이러한 DMRS 설정을 기지국이 각각의 단말에게 지시하기 위한 시그널링 방안에 대한 예시들에 대해서 설명한다. 구체적으로, NR 시스템을 위한 DMRS 레이어, 안테나 포트, 시퀀스, 다중화에 대한 본 개시의 다양한 예시들에 대해서 이하에서 설명한다.

이하의 예시들에서, DMRS 직교 안테나 포트(이하, DMRS 안테나 포트)의 개수는 최대 12개인 것으로 가정한다. 예를 들어, DMRS 안테나 포트 번호(antenna port number) #1, #2, #3, #4, #5, #6, #7, #8, #9, #10, #11, #12를 정의한다. 그러나, 실제 DMRS 안테나 포트 번호는 다른 종류의 RS 안테나 포트 번호와 구분하기 위한 다른 번호가 주어질 수 있다. 만약 첫 번째 DMRS 안테나 포트 번호가 #p로 주어지면, 12개의 DMRS 안테나 포트 번호는 #p, #p+1, #p+2, #p+3, #p+4, #p+5, #p+6, #p+7, #p+8, #p+9, #p+10, #p+11로 할당될 수 있다.

MU-MIMO에서 모든 단말을 통틀어서 최대 12개의 서로 구분되는 레이어가 지원될 수 있다. 즉, MU-MIMO에서 각각의 단말이 사용하는 각각의 레이어는 DMRS 안테나 포트 번호 #1, #2, #3, #4, #5, #6, #7, #8, #9, #10, #11, #12 중 서로 다른 하나일 수 있다.

또한, 각 단말 당 가능한 DMRS 레이어의 최대 개수(N)은 SU-MIMO의 경우와 MU-MIMO의 경우에 대해서 각각 정의될 수 있다.

SU-MIMO의 경우에는 하나의 단말에 대해서 최대 N=8개의 서로 구분되는 레이어가 지원될 수 있다.

MU-MIMO의 경우에는 각 단말 당 최대 N=2개(또는 N=3개 또는 N=4개)의 서로 구분되는 레이어가 지원될 수 있다.

각 단말 당 가능한 DMRS 레이어의 최대 개수가 N개 일 경우, 각각의 레이어는 DMRS 안테나 포트 번호 #1, #2, #3, #4, #5, #6, #7, #8, #9, #10, #11, #12 중 서로 다른 하나에 대응될 수 있다.

이하에서는 NR 시스템을 위한 DMRS 패턴의 예시들에 대해서 설명한다.

DMRS 패턴은 DMRS가 매핑되는 시간-주파수 자원, 및 동일한 시간-주파수 자원에 매핑되는 서로 다른 DMRS 안테나 포트의 다중화 방안을 포함한다.

NR 시스템에서 DMRS 매핑 자원은 시간 도메인 상에서의 하나의 슬롯(slot) 및 주파수 도메인 상에서의 12 개의 서브캐리어로 정의되는 자원 영역에 해당하는 물리 자원 블록(physical resource block, PRB) 단위로 정의된다. 여기서, 하나의 슬롯은 시간 도메인에서 SCS에 따라서 총 7 개의 심볼 또는 총 14개의 심볼에 해당하는 시간 단위를 의미한다. 또한, 하나의 심볼 및 하나의 서브캐리어에 해당하는 물리 자원 단위는 하나의 자원 요소(Resource Element, RE)라고 한다. 따라서, 하나의 PRB는 SCS에 따라서 7*12개의 RE 또는 14*12개의 RE를 포함할 수 있다.

NR 시스템을 위한 DMRS는 하나의 슬롯 내에서 최대 3가지의 DMRS 설정(configuration)이 배치되는 것으로 정의될 수 있다.

상기 3가지 DMRS 설정으로는 프론트-로디드 DMRS(Front-loaded DMRS), 제1 추가적인 DMRS(Additional DMRS #1) 및 제2 추가적인 DMRS(Additional DMRS #2)가 정의될 수 있다.

Front-loaded DMRS는 기본적으로 하나의 슬롯 내에서 시간상 앞부분의 하나 또는 연속하는 2 개의 OFDM 심볼에 배치될 수 있다. 또한, 빠른 이동 속도로 인해 시간상 급변하는 채널을 지원할 필요가 있는 경우에는 하나의 슬롯 내에서 Additional DMRS #1 및 Additional DMRS #2 중 하나 이상이 추가적으로 배치될 수 있다.

DMRS 패턴 A

DMRS 패턴 A는 DMRS 설정 타입 1(DMRS configuration type 1)이 적용되는 경우에 대한 예시이다. DMRS 설정 타입 1은 IFDMA(Interleaved Frequency Division Multiple Access) 방식 또는 콤브(comb) 방식이라고도 칭할 수 있다. 즉, DMRS 설정 타입 1은 하나의 DMRS 패턴이 주파수 도메인에서 하나 건너 하나씩의 서브캐리어에 배치되는 방식에 해당한다.

DMRS 패턴 A-1

DMRS 패턴 A-1은 하나의 심볼을 사용하는 경우에 해당하며, 최대 4개의 DMRS 안테나 포트를 구분할 수 있다.

도 1은 본 개시가 적용될 수 있는 DMRS 패턴의 일례를 나타내는 도면이다.

도 1의 예시에서는 하나의 심볼과 12개의 서브캐리어(주파수 영역에서 1개의 PRB에 해당)에서 "Comb Pattern A"와 "Comb Pattern B"를 나타낸다. 도 1에서 도시한 DMRS 패턴은 주파수 축으로는 각각의 단말의 물리 채널(예를 들어 PDSCH(Physical Downlink Shared Channel), PUSCH(Physical Uplink Shared Channel) 등)의 전송을 위해 할당된 대역폭만큼 복수개의 PRB로 반복되어 확장될 수 있으며, 시간 축으로는 하나의 슬롯 내에서 DMRS 설정(예를 들어, Front-loaded DMRS 설정, Additional DMRS #1 설정, Additional DMRS #2 설정) 각각에 대해 적용될 수 있다.

도 1에서는 하나의 PRB 내의 하나의 심볼에 대해 Comb Pattern A 및 Comb Pattern B 각각에 대해서 최대 오버헤드(full overhead)일 때는 총 6개의 RE가 할당되고, 절반의 오버헤드(1/2 overhead)로 오버헤드 감소(overhead reduction)가 적용될 때는 총 3개의 RE가 할당되는 것을 예시적으로 나타낸다. 그러나, 이에 제한되는 것은 아니고 다른 빈도의 오버헤드 감소가 사용될 수도 있으며, 예를 들어, 각각의 Comb Pattern에 대해서 하나의 PRB 내의 하나의 심볼에서 2개의 RE(즉, 1/3 오버헤드 적용), 4개의 RE(즉, 2/3 오버헤드 적용)가 할당될 수도 있다.

도 1의 예시와 관련하여, DMRS 안테나 포트 설정은 아래 표 2 또는 표 3과 같이 정의될 수 있다. 아래 표 2 및 표 3에서 Comb pattern은 도 1에서 도시한 "Comb pattern A" 또는 "Comb pattern B"이다. CS(Cyclic Shift)는 DMRS 시퀀스의 순환 지연 값으로 가능한 값들의 개수가 X개일 경우 "CS value A"는 그 값이 0이고, "CS value B"는 그 값이 X/2인 것을 나타낼 수 있다. 예를 들어, X=12인 경우 "CS value A"는 그 값이 0이고 "CS value B"는 그 값이 6일 수 있으며, X=2π인 경우 "CS value A"는 그 값이 0이고 "CS value B"는 그 값이 π일 수 있으나, 이에 한정된 것은 아니다.

DMRS 패턴 A-1-1

DMRS 패턴 A-1-1은 DMRS 안테나 포트들을 Comb pattern으로 우선적으로 구분하고, 동일한 Comb Pattern이 적용되는 범위 내에서는 CS 값으로 구분하는 방식에 해당한다. 아래의 표 2는 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)
DMRS antenna port #1	Comb pattern A	CS value A
DMRS antenna port #2	Comb pattern B	CS value A
DMRS antenna port #3	Comb pattern A	CS value B
DMRS antenna port #4	Comb pattern B	CS value B

DMRS 패턴 A-1-2

DMRS 패턴 A-1-2는 DMRS 안테나 포트들을 CS 값으로 우선적으로 구분하고, 동일한 CS 값이 적용되는 범위 내에서는 Comb Pattern으로 구분하는 방식에 해당한다. 아래의 표 3은 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)
DMRS antenna port #1	Comb pattern A	CS value A
DMRS antenna port #2	Comb pattern A	CS value B
DMRS antenna port #3	Comb pattern B	CS value A
DMRS antenna port #4	Comb pattern B	CS value B

DMRS 패턴 A-2

DMRS 패턴 A-2는 두 개의 심볼을 사용하는 경우에 해당하며, 최대 8개의 DMRS 안테나 포트를 구분할 수 있다.

도 2는 본 개시가 적용될 수 있는 DMRS 패턴의 추가적인 예시를 나타내는 도면이다.

도 2의 예시에서는 두 개의 심볼과 12개의 서브캐리어(주파수 영역에서 1개의 PRB에 해당)에서 "Comb Pattern A"와 "Comb Pattern B"를 나타낸다. 도 2에서 도시한 DMRS 패턴은 주파수 축으로는 각각의 단말의 물리 채널(예를 들어 PDSCH, PUSCH 등) 전송을 위해 할당된 대역폭만큼 복수개의 PRB로 반복되어 확장될 수 있으며, 시간 축으로는 하나의 슬롯 내에서 DMRS 설정(예를 들어, Front-loaded DMRS 설정, Additional DMRS #1 설정, Additional DMRS #2 설정) 각각에 대해 적용될 수 있다.

도 2에서는 하나의 PRB 내의 하나의 심볼에 대해 Comb Pattern A 및 Comb Pattern B 각각에 대해서 최대 오버헤드(full overhead)일 때는 총 6개의 RE가 할당되고, 절반의 오버헤드(1/2 overhead)로 오버헤드 감소가 적용될 때는 총 3개의 RE가 할당되는 것을 예시적으로 나타낸다. 그러나, 이에 제한되는 것은 아니고 다른 빈도의 오버헤드 감소가 사용될 수도 있으며, 예를 들어, 각각의 Comb Pattern에 대해서 하나의 PRB 내의 하나의 심볼에서 2개의 RE(즉, 1/3 오버헤드 적용), 4개의 RE(즉, 2/3 오버헤드 적용)가 할당될 수도 있다.

즉, 하나의 PRB 내의 두 개의 심볼에 대해 Comb Pattern A 및 Comb Pattern B 각각에 대해서 최대 오버헤드(full overhead)일 때는 총 12개의 RE가 할당되고, 절반의 오버헤드(1/2 overhead)로 오버헤드 감소가 적용될 때는 총 6개의 RE가 할당되고, 1/3 오버헤드가 적용되는 경우에는 4개의 RE가 할당되고, 2/3 오버헤드가 적용되는 경우에는 8개의 RE가 할당될 수도 있다.

도 2의 예시와 관련하여, DMRS 안테나 포트 설정은 아래 표 4 내지 표 9와 같이 정의될 수 있다. 아래 표 4 내지 표 9에서 Comb pattern은 도 2에서 도시한 "Comb pattern A" 또는 "Comb pattern B"이다. CS(Cyclic Shift)는 DMRS 시퀀스의 순환 지연 값으로 가능한 값들의 개수가 X개일 경우 "CS value A"는 그 값이 0이고, "CS value B"는 그 값이 X/2인 것을 나타낼 수 있다. 예를 들어, X=12인 경우 "CS value A"는 그 값이 0이고 "CS value B"는 그 값이 6일 수 있으며, X=2π인 경우 "CS value A"는 그 값이 0이고 "CS value B"는 그 값이 π일 수 있으나, 이에 한정된 것은 아니다.

또한, TD-OCC(Time Domain-Orthogonal Cover Code)는 각각의 Comb pattern 내에서, 동일 서브캐리어 상에서 시간축 상으로 인접한 2개의 RE에 적용될 수가 있다. 즉, [동일 서브캐리어 상에서 시간축 상으로 우선한 RE, 동일 서브캐리어 상에서 시간축 상으로 다음 RE]에 대하여 [+1, +1] 또는 [+1, -1]의 TD-OCC 값이 적용될 수 있다. 이에 따라, DMRS 시퀀스 생성 시 +1 또는 -1이 해당 RE에 매핑되는 DMRS 시퀀스의 시퀀스 값에 곱해지게 된다.

DMRS 패턴 A-2-1

DMRS 패턴 A-2-1은 DMRS 안테나 포트들을 Comb pattern으로 우선적으로 구분하고, 동일한 Comb Pattern이 적용되는 범위 내에서는 CS 값으로 구분하고, 동일한 Comb pattern 및 동일한 CS 값이 적용되는 범위 내에서는 TD-OCC 값으로 구분하는 방식에 해당한다. 아래의 표 4는 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)	TD-OCC
DMRS antenna port #1	Comb pattern A	CS value A	[+1, +1]
DMRS antenna port #2	Comb pattern B	CS value A	[+1, +1]
DMRS antenna port #3	Comb pattern A	CS value B	[+1, +1]
DMRS antenna port #4	Comb pattern B	CS value B	[+1, +1]
DMRS antenna port #5	Comb pattern A	CS value A	[+1, -1]
DMRS antenna port #6	Comb pattern B	CS value A	[+1, -1]
DMRS antenna port #7	Comb pattern A	CS value B	[+1, -1]
DMRS antenna port #8	Comb pattern B	CS value B	[+1, -1]

DMRS 패턴 A-2-2

DMRS 패턴 A-2-2는 DMRS 안테나 포트들을 Comb pattern으로 우선적으로 구분하고, 동일한 Comb Pattern이 적용되는 범위 내에서는 TD-OCC 값으로 구분하고, 동일한 Comb pattern 및 동일한 TD-OCC 값이 적용되는 범위 내에서는 CS 값으로 구분하는 방식에 해당한다. 아래의 표 5는 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)	TD-OCC
DMRS antenna port #1	Comb pattern A	CS value A	[+1, +1]
DMRS antenna port #2	Comb pattern B	CS value A	[+1, +1]
DMRS antenna port #3	Comb pattern A	CS value A	[+1, -1]
DMRS antenna port #4	Comb pattern B	CS value A	[+1, -1]
DMRS antenna port #5	Comb pattern A	CS value B	[+1, +1]
DMRS antenna port #6	Comb pattern B	CS value B	[+1, +1]
DMRS antenna port #7	Comb pattern A	CS value B	[+1, -1]
DMRS antenna port #8	Comb pattern B	CS value B	[+1, -1]

DMRS 패턴 A-2-3

DMRS 패턴 A-2-3은 DMRS 안테나 포트들을 CS 값으로 우선적으로 구분하고, 동일한 CS 값이 적용되는 범위 내에서는 Comb pattern으로 구분하고, 동일한 CS 값 및 동일한 Comb pattern이 적용되는 범위 내에서는 TD-OCC 값으로 구분하는 방식에 해당한다. 아래의 표 6은 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)	TD-OCC
DMRS antenna port #1	Comb pattern A	CS value A	[+1, +1]
DMRS antenna port #2	Comb pattern A	CS value B	[+1, +1]
DMRS antenna port #3	Comb pattern B	CS value A	[+1, +1]
DMRS antenna port #4	Comb pattern B	CS value B	[+1, +1]
DMRS antenna port #5	Comb pattern A	CS value A	[+1, -1]
DMRS antenna port #6	Comb pattern A	CS value B	[+1, -1]
DMRS antenna port #7	Comb pattern B	CS value A	[+1, -1]
DMRS antenna port #8	Comb pattern B	CS value B	[+1, -1]

DMRS 패턴 A-2-4

DMRS 패턴 A-2-4는 DMRS 안테나 포트들을 CS 값으로 우선적으로 구분하고, 동일한 CS 값이 적용되는 범위 내에서는 TD-OCC 값으로 구분하고, 동일한 CS 값 및 동일한 TD-OCC 값이 적용되는 범위 내에서는 Comb pattern으로 구분하는 방식에 해당한다. 아래의 표 7은 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)	TD-OCC
DMRS antenna port #1	Comb pattern A	CS value A	[+1, +1]
DMRS antenna port #2	Comb pattern A	CS value B	[+1, +1]
DMRS antenna port #3	Comb pattern A	CS value A	[+1, -1]
DMRS antenna port #4	Comb pattern A	CS value B	[+1, -1]
DMRS antenna port #5	Comb pattern B	CS value A	[+1, +1]
DMRS antenna port #6	Comb pattern B	CS value B	[+1, +1]
DMRS antenna port #7	Comb pattern B	CS value A	[+1, -1]
DMRS antenna port #8	Comb pattern B	CS value B	[+1, -1]

DMRS 패턴 A-2-5

DMRS 패턴 A-2-5는 DMRS 안테나 포트들을 TD-OCC 값으로 우선적으로 구분하고, 동일한 TD-OCC 값이 적용되는 범위 내에서는 CS 값으로 구분하고, 동일한 TD-OCC 값 및 동일한 CS 값이 적용되는 범위 내에서는 Comb pattern으로 구분하는 방식에 해당한다. 아래의 표 8은 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)	TD-OCC
DMRS antenna port #1	Comb pattern A	CS value A	[+1, +1]
DMRS antenna port #2	Comb pattern A	CS value A	[+1, -1]
DMRS antenna port #3	Comb pattern A	CS value B	[+1, +1]
DMRS antenna port #4	Comb pattern A	CS value B	[+1, -1]
DMRS antenna port #5	Comb pattern B	CS value A	[+1, +1]
DMRS antenna port #6	Comb pattern B	CS value A	[+1, -1]
DMRS antenna port #7	Comb pattern B	CS value B	[+1, +1]
DMRS antenna port #8	Comb pattern B	CS value B	[+1, -1]

DMRS 패턴 A-2-6

DMRS 패턴 A-2-6은 DMRS 안테나 포트들을 TD-OCC 값으로 우선적으로 구분하고, 동일한 TD-OCC 값이 적용되는 범위 내에서는 Comb pattern으로 구분하고, 동일한 TD-OCC 값 및 동일한 Comb pattern이 적용되는 범위 내에서는 CS 값으로 구분하는 방식에 해당한다. 아래의 표 9는 그 일례를 나타낸다.

	Comb pattern	CS(Cyclic Shift)	TD-OCC
DMRS antenna port #1	Comb pattern A	CS value A	[+1, +1]
DMRS antenna port #2	Comb pattern A	CS value A	[+1, -1]
DMRS antenna port #3	Comb pattern B	CS value A	[+1, +1]
DMRS antenna port #4	Comb pattern B	CS value A	[+1, -1]
DMRS antenna port #5	Comb pattern A	CS value B	[+1, +1]
DMRS antenna port #6	Comb pattern A	CS value B	[+1, -1]
DMRS antenna port #7	Comb pattern B	CS value B	[+1, +1]
DMRS antenna port #8	Comb pattern B	CS value B	[+1, -1]

DMRS 패턴 B

DMRS 패턴 B는 DMRS 설정 타입 2(DMRS configuration type 2)이 적용되는 경우에 대한 예시이다. DMRS 설정 타입 2는 CDM(Code Division Multiplexing) 방식이라고도 칭할 수 있다. 즉, DMRS 설정 타입 2에 따르면, 서로 다른 CDM 그룹은 서로 다른 시간-주파수 자원에 배치됨으로써 구분되고, 동일한 CDM 그룹 내에서 DMRS 안테나 포트들은 서로 다른 코드 자원(예를 들어, OCC)에 의해서 서로 구분될 수 있다.

DMRS 패턴 B-1

DMRS 패턴 B-1은 하나의 심볼을 사용하는 경우에 해당하며, 최대 6개의 DMRS 안테나 포트를 구분할 수 있다.

도 3은 본 개시가 적용될 수 있는 DMRS 패턴의 추가적인 예시를 나타내는 도면이다.

도 3의 예시에서는 하나의 심볼과 12개의 서브캐리어(주파수 영역에서 1개의 PRB에 해당)에서 "CDM group A", "CDM group B" 및 "CDM group C" 를 나타낸다. 도 3에서 도시한 DMRS 패턴은 주파수 축으로는 각각의 단말의 물리 채널(예를 들어 PDSCH, PUSCH 등) 전송을 위해 할당된 대역폭만큼 복수개의 PRB로 반복되어 확장될 수 있으며, 시간 축으로는 하나의 슬롯 내에서 DMRS 설정(예를 들어, Front-loaded DMRS 설정, Additional DMRS #1 설정, Additional DMRS #2 설정) 각각에 대해 적용될 수 있다.

도 3에서는 하나의 PRB 내의 하나의 심볼에 대해 CDM group 각각에 대해서 최대 오버헤드(full overhead)일 때는 총 4개의 RE가 할당되고, 절반의 오버헤드(1/2 overhead)로 오버헤드 감소(overhead reduction)가 적용될 때는 총 2개의 RE가 할당되는 것을 예시적으로 나타낸다.

도 3의 예시와 관련하여, DMRS 안테나 포트 설정은 아래 표 10 또는 표 11과 같이 정의될 수 있다. 아래 표 10 및 표 11에서 CDM group은 도 3에서 도시한 "CDM group A", "CDM group B" 또는 "CDM group C"이다.

또한, FD-OCC(Frequency Domain-Orthogonal Cover Code)는 각각의 CDM group 내에서, 동일 심볼 상에서 주파수축 상으로 인접한 2개의 RE에 적용될 수가 있다. 즉, [동일 심볼 상에서 주파수축 상으로 우선한 RE, 동일 심볼 상에서 주파수축 상으로 다음 RE]에 대하여 [+1, +1] 또는 [+1, -1]의 FD-OCC 값이 적용될 수 있다. 이에 따라, DMRS 시퀀스 생성 시 +1 또는 -1이 해당 RE에 매핑되는 DMRS 시퀀스의 시퀀스 값에 곱해지게 된다.

DMRS 패턴 B-1-1

DMRS 패턴 B-1-1은 DMRS 안테나 포트들을 CDM group으로 우선적으로 구분하고, 동일한 CDM group이 적용되는 범위 내에서는 FD-OCC 값으로 구분하는 방식에 해당한다. 아래의 표 10은 그 일례를 나타낸다.

	CDM group	FD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]
DMRS antenna port #2	CDM group B	[+1, +1]
DMRS antenna port #3	CDM group C	[+1, +1]
DMRS antenna port #4	CDM group A	[+1, -1]
DMRS antenna port #5	CDM group B	[+1, -1]
DMRS antenna port #6	CDM group C	[+1, -1]

DMRS 패턴 B-1-2

DMRS 패턴 B-1-2는 DMRS 안테나 포트들을 FD-OCC 값으로 우선적으로 구분하고, 동일한 FD-OCC 값이 적용되는 범위 내에서는 CDM group으로 구분하는 방식에 해당한다. 아래의 표 11은 그 일례를 나타낸다.

	CDM group	FD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]
DMRS antenna port #2	CDM group A	[+1, -1]
DMRS antenna port #3	CDM group B	[+1, +1]
DMRS antenna port #4	CDM group B	[+1, -1]
DMRS antenna port #5	CDM group C	[+1, +1]
DMRS antenna port #6	CDM group C	[+1, -1]

DMRS 패턴 B-2

DMRS 패턴 B-2는 두 개의 심볼을 사용하는 경우에 해당하며, 최대 12개의 DMRS 안테나 포트를 구분할 수 있다.

도 4는 본 개시가 적용될 수 있는 DMRS 패턴의 추가적인 예시를 나타내는 도면이다.

도 4의 예시에서는 두 개의 심볼과 12개의 서브캐리어(주파수 영역에서 1개의 PRB에 해당)에서 "CDM group A", "CDM group B", "CDM group C"를 나타낸다. 도 4에서 도시한 DMRS 패턴은 주파수 축으로는 각각의 단말의 물리 채널(예를 들어 PDSCH, PUSCH 등) 전송을 위해 할당된 대역폭만큼 복수개의 PRB로 반복되어 확장될 수 있으며, 시간 축으로는 하나의 슬롯 내에서 DMRS 설정(예를 들어, Front-loaded DMRS 설정, Additional DMRS #1 설정, Additional DMRS #2 설정)의 각각에 대해 적용될 수 있다.

도 4에서는 하나의 PRB 내의 하나의 심볼에 대해 CDM group 각각에 대해서 최대 오버헤드(full overhead)일 때는 총 4개의 RE가 할당되고, 절반의 오버헤드(1/2 overhead)로 오버헤드 감소가 적용될 때는 총 2개의 RE가 할당되는 것을 예시적으로 나타낸다.

즉, 하나의 PRB 내의 두 개의 심볼에 대해 CDM group 각각에 대해서 최대 오버헤드(full overhead)일 때는 총 8개의 RE가 할당되고, 절반의 오버헤드(1/2 overhead)로 오버헤드 감소가 적용될 때는 총 4개의 RE가 할당될 수도 있다.

도 4의 예시와 관련하여, DMRS 안테나 포트 설정은 아래 표 12 내지 표 17과 같이 정의될 수 있다. 아래 표 12 내지 표 17에서 CDM group은 도 4에서 도시한 "CDM group A", "CDM group B", "CDM group C"이다.

또한, FD-OCC(Frequency Domain-Orthogonal Cover Code)는 각각의 CDM group 내에서, 동일 심볼 상에서 주파수축 상으로 인접한 2개의 RE에 적용될 수가 있다. 즉, [동일 심볼 상에서 주파수축 상으로 우선한 RE, 동일 심볼 상에서 주파수축 상으로 다음 RE]에 대하여 [+1, +1] 또는 [+1, -1]의 FD-OCC 값이 적용될 수 있다. 이에 따라, DMRS 시퀀스 생성 시 +1 또는 -1이 해당 RE에 매핑되는 DMRS 시퀀스의 시퀀스 값에 곱해지게 된다.

또한, TD-OCC(Time Domain-Orthogonal Cover Code)는 각각의 CDM group 내에서, 동일 서브캐리어 상에서 시간축 상으로 인접한 2개의 RE에 적용될 수가 있다. 즉, [동일 서브캐리어 상에서 시간축 상으로 우선한 RE, 동일 서브캐리어 상에서 시간축 상으로 다음 RE]에 대하여 [+1, +1] 또는 [+1, -1]의 TD-OCC 값이 적용될 수 있다. 이에 따라, DMRS 시퀀스 생성 시 +1 또는 -1이 해당 RE에 매핑되는 DMRS 시퀀스의 시퀀스 값에 곱해지게 된다.

DMRS 패턴 B-2-1

DMRS 패턴 B-2-1은 DMRS 안테나 포트들을 CDM group으로 우선적으로 구분하고, 동일한 CDM group이 적용되는 범위 내에서는 FD-OCC 값으로 구분하고, 동일한 CDM group 및 동일한 FD-OCC 값이 적용되는 범위 내에서는 TD-OCC 값으로 구분하는 방식에 해당한다. 아래의 표 12는 그 일례를 나타낸다.

	CDM group	FD-OCC	TD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]	[+1, +1]
DMRS antenna port #2	CDM group B	[+1, +1]	[+1, +1]
DMRS antenna port #3	CDM group C	[+1, +1]	[+1, +1]
DMRS antenna port #4	CDM group A	[+1, -1]	[+1, +1]
DMRS antenna port #5	CDM group B	[+1, -1]	[+1, +1]
DMRS antenna port #6	CDM group C	[+1, -1]	[+1, +1]
DMRS antenna port #7	CDM group A	[+1, +1]	[+1, -1]
DMRS antenna port #8	CDM group B	[+1, +1]	[+1, -1]
DMRS antenna port #9	CDM group C	[+1, +1]	[+1, -1]
DMRS antenna port #10	CDM group A	[+1, -1]	[+1, -1]
DMRS antenna port #11	CDM group B	[+1, -1]	[+1, -1]
DMRS antenna port #12	CDM group C	[+1, -1]	[+1, -1]

DMRS 패턴 B-2-2

DMRS 패턴 B-2-2는 DMRS 안테나 포트들을 CDM group으로 우선적으로 구분하고, 동일한 CDM group이 적용되는 범위 내에서는 TD-OCC 값으로 구분하고, 동일한 CDM group 및 동일한 TD-OCC 값이 적용되는 범위 내에서는 FD-OCC 값으로 구분하는 방식에 해당한다. 아래의 표 13은 그 일례를 나타낸다.

	CDM group	FD-OCC	TD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]	[+1, +1]
DMRS antenna port #2	CDM group B	[+1, +1]	[+1, +1]
DMRS antenna port #3	CDM group C	[+1, +1]	[+1, +1]
DMRS antenna port #4	CDM group A	[+1, +1]	[+1, -1]
DMRS antenna port #5	CDM group B	[+1, +1]	[+1, -1]
DMRS antenna port #6	CDM group C	[+1, +1]	[+1, -1]
DMRS antenna port #7	CDM group A	[+1, -1]	[+1, +1]
DMRS antenna port #8	CDM group B	[+1, -1]	[+1, +1]
DMRS antenna port #9	CDM group C	[+1, -1]	[+1, +1]
DMRS antenna port #10	CDM group A	[+1, -1]	[+1, -1]
DMRS antenna port #11	CDM group B	[+1, -1]	[+1, -1]
DMRS antenna port #12	CDM group C	[+1, -1]	[+1, -1]

DMRS 패턴 B-2-3

DMRS 패턴 B-2-3은 DMRS 안테나 포트들을 FD-OCC 값으로 우선적으로 구분하고, 동일한 FD-OCC 값이 적용되는 범위 내에서는 CDM group으로 구분하고, 동일한 FD-OCC 값 및 동일한 CDM group이 적용되는 범위 내에서는 TD-OCC 값으로 구분하는 방식에 해당한다. 아래의 표 14는 그 일례를 나타낸다.

	CDM group	FD-OCC	TD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]	[+1, +1]
DMRS antenna port #2	CDM group A	[+1, -1]	[+1, +1]
DMRS antenna port #3	CDM group B	[+1, +1]	[+1, +1]
DMRS antenna port #4	CDM group B	[+1, -1]	[+1, +1]
DMRS antenna port #5	CDM group C	[+1, +1]	[+1, +1]
DMRS antenna port #6	CDM group C	[+1, -1]	[+1, +1]
DMRS antenna port #7	CDM group A	[+1, +1]	[+1, -1]
DMRS antenna port #8	CDM group A	[+1, -1]	[+1, -1]
DMRS antenna port #9	CDM group B	[+1, +1]	[+1, -1]
DMRS antenna port #10	CDM group B	[+1, -1]	[+1, -1]
DMRS antenna port #11	CDM group C	[+1, +1]	[+1, -1]
DMRS antenna port #12	CDM group C	[+1, -1]	[+1, -1]

DMRS 패턴 B-2-4

DMRS 패턴 B-2-4는 DMRS 안테나 포트들을 FD-OCC 값으로 우선적으로 구분하고, 동일한 FD-OCC 값이 적용되는 범위 내에서는 TD-OCC 값으로 구분하고, 동일한 FD-OCC 값 및 동일한 TD-OCC 값이 적용되는 범위 내에서는 CDM group으로 구분하는 방식에 해당한다. 아래의 표 15는 그 일례를 나타낸다.

	CDM group	FD-OCC	TD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]	[+1, +1]
DMRS antenna port #2	CDM group A	[+1, -1]	[+1, +1]
DMRS antenna port #3	CDM group A	[+1, +1]	[+1, -1]
DMRS antenna port #4	CDM group A	[+1, -1]	[+1, -1]
DMRS antenna port #5	CDM group B	[+1, +1]	[+1, +1]
DMRS antenna port #6	CDM group B	[+1, -1]	[+1, +1]
DMRS antenna port #7	CDM group B	[+1, +1]	[+1, -1]
DMRS antenna port #8	CDM group B	[+1, -1]	[+1, -1]
DMRS antenna port #9	CDM group C	[+1, +1]	[+1, +1]
DMRS antenna port #10	CDM group C	[+1, -1]	[+1, +1]
DMRS antenna port #11	CDM group C	[+1, +1]	[+1, -1]
DMRS antenna port #12	CDM group C	[+1, -1]	[+1, -1]

DMRS 패턴 B-2-5

DMRS 패턴 B-2-5는 DMRS 안테나 포트들을 TD-OCC 값으로 우선적으로 구분하고, 동일한 TD-OCC 값이 적용되는 범위 내에서는 CDM group으로 구분하고, 동일한 TD-OCC 값 및 동일한 CDM group이 적용되는 범위 내에서는 FD-OCC으로 구분하는 방식에 해당한다. 아래의 표 16은 그 일례를 나타낸다.

	CDM group	FD-OCC	TD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]	[+1, +1]
DMRS antenna port #2	CDM group A	[+1, +1]	[+1, -1]
DMRS antenna port #3	CDM group B	[+1, +1]	[+1, +1]
DMRS antenna port #4	CDM group B	[+1, +1]	[+1, -1]
DMRS antenna port #5	CDM group C	[+1, +1]	[+1, +1]
DMRS antenna port #6	CDM group C	[+1, +1]	[+1, -1]
DMRS antenna port #7	CDM group A	[+1, -1]	[+1, +1]
DMRS antenna port #8	CDM group A	[+1, -1]	[+1, -1]
DMRS antenna port #9	CDM group B	[+1, -1]	[+1, +1]
DMRS antenna port #10	CDM group B	[+1, -1]	[+1, -1]
DMRS antenna port #11	CDM group C	[+1, -1]	[+1, +1]
DMRS antenna port #12	CDM group C	[+1, -1]	[+1, -1]

DMRS 패턴 B-2-6

DMRS 패턴 B-2-6은 DMRS 안테나 포트들을 TD-OCC 값으로 우선적으로 구분하고, 동일한 TD-OCC 값이 적용되는 범위 내에서는 FD-OCC 값으로 구분하고, 동일한 TD-OCC 값 및 동일한 FD-OCC 값이 적용되는 범위 내에서는 CDM group으로 구분하는 방식에 해당한다. 아래의 표 17은 그 일례를 나타낸다.

	CDM group	FD-OCC	TD-OCC
DMRS antenna port #1	CDM group A	[+1, +1]	[+1, +1]
DMRS antenna port #2	CDM group A	[+1, +1]	[+1, -1]
DMRS antenna port #3	CDM group A	[+1, -1]	[+1, +1]
DMRS antenna port #4	CDM group A	[+1, -1]	[+1, -1]
DMRS antenna port #5	CDM group B	[+1, +1]	[+1, +1]
DMRS antenna port #6	CDM group B	[+1, +1]	[+1, -1]
DMRS antenna port #7	CDM group B	[+1, -1]	[+1, +1]
DMRS antenna port #8	CDM group B	[+1, -1]	[+1, -1]
DMRS antenna port #9	CDM group C	[+1, +1]	[+1, +1]
DMRS antenna port #10	CDM group C	[+1, +1]	[+1, -1]
DMRS antenna port #11	CDM group C	[+1, -1]	[+1, +1]
DMRS antenna port #12	CDM group C	[+1, -1]	[+1, -1]

도 5는 본 개시가 적용될 수 있는 TD-OCC 및 FD-OCC 적용의 예시를 나타내는 도면이다.

도 5에서는, 도 2 내지 도 4, 및 표 4 내지 표 17에서의 "TD-OCC"(도 2, 표 4 내지 표 9), "FD-OCC"(도 3, 표 10 및 표 11) 및 "FD-OCC 및 TD-OCC"(도 4, 표 12 내지 표 17)이 DMRS RE들에 매핑되는 구체적인 예시들을 나타낸다.

TD-OCC의 값이 [+1, +1]인 경우 동일한 서브캐리어 상의 연속적인 2개의 심볼에 해당하는 2개의 RE에 대해서 낮은 심볼 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 +1을 곱하고, 그 다음 심볼 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 +1을 곱할 수 있다.

TD-OCC의 값이 [+1, -1]인 경우 동일한 서브캐리어 상의 연속적인 2개의 심볼에 해당하는 2개의 RE에 대해서 낮은 심볼 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 +1을 곱하고, 그 다음 심볼 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 -1을 곱할 수 있다.

FD-OCC의 값이 [+1, +1]인 경우 동일한 심볼 상의 연속적인 2개의 서브캐리어에 해당하는 2개의 RE에 대해서 낮은 서브캐리어 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 +1을 곱하고, 그 다음 서브캐리어 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 +1을 곱할 수 있다.

FD-OCC의 값이 [+1, -1]인 경우 동일한 심볼 상의 연속적인 2개의 서브캐리어에 해당하는 2개의 RE에 대해서 낮은 서브캐리어 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 +1을 곱하고, 그 다음 서브캐리어 인덱스의 RE에 매핑되는 DMRS 시퀀스 값에 -1을 곱할 수 있다.

TD-ODD 및 FD-OCC가 모두 적용되는 예시들은 전술한 방식에 따라서 동일한 CDM group에 속한 RE들에 대해서 시간축 및 주파수축으로 OCC 값을 곱할 수 있다.

이하에서는, NR 시스템을 위한 DMRS 패턴 설정, DMRS 패턴 설정 지시, 및 DMRS 송수신 방안에 대한 본 개시의 예시들에 대해서 설명한다.

도 1 내지 5를 참조하여 설명한 DMRS 패턴은 임의의 시간-주파수 자원에 대응하는 DMRS RE 및 코드 자원에 대한 예시들에 해당하고, 이하에서는 DMRS 패턴의 물리 자원 상의 위치(예를 들어, DMRS 패턴의 심볼 위치)를 포함하는 DMRS 패턴 설정에 대해서 설명한다.

본 개시에 따르면, NR 시스템에서 데이터 채널 등의 복조를 위해 사용되는 DMRS에 있어서, DMRS 패턴을 설정(configure)하고 이를 지시함에 있어서, 다음과 같은 요소들을 고려할 수 있다.

- 다양한 DMRS 설정 타입: DMRS 설정 타입 1(DMRS Configuration type 1)은 IFDMA(또는 Comb) 방식에 해당하고, DMRS 설정 타입 2(DMRS Configuration type 2)는 CDM group 방식에 해당할 수 있음

- DMRS 심볼 개수: 각각의 DMRS 설정에서 DMRS 전송을 위해 1개 심볼을 이용하거나 또는 2개 심볼을 이용할 수 있음

- 슬롯 내 DMRS 설정: 하나의 슬롯 내에서 최대 X (예를 들어, X=3) 가지의 DMRS 설정(configuration)이 배치될 수 있음. 예를 들어, 하나의 슬롯 내에서 Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2 와 같이 최대 3가지의 DMRS 설정이 배치될 수 있음

- DMRS 오버헤드: 최대 오버헤드(Full overhead)는 DMRS 심볼 상에서 DMRS를 위해 가용한 서브캐리어들 모두가 사용되는 경우에 해당하고, 그 중의 일부 서브캐리어가 사용되는 경우는 오버헤드 감소(overhead reduction)에 해당함

- 동기화 신호 블록: NR 시스템에서 동기화 신호 및 브로드캐스트 채널 등을 포함하는 동기화 신호 블록(Synchronization Signal block, SS block)의 심볼 위치가 DMRS 전송 심볼 위치와 충돌하는(collide) 경우가 발생할 수 있음

이하에서는 도 6 내지 도 9를 참조하여 동기화 신호(Synchronization Signal, SS) 블록(block)에 대해서 먼저 설명한다.

NR-PSS(Primary Synchronization Signal), NR-SSS(Secondary Synchronization Signal) 및 NR-PBCH(Physical Broadcast Channel)는 동기화 신호(SS) 블록 내에서 전송될 수 있다. 여기서, SS 블록은 NR-PSS, NR-SSS 및 NR-PBCH를 모두를 포함하는 시간-주파수 자원 영역을 의미한다.

하나 이상의 SS 블록은 SS 버스트(burst)를 구성할 수 있다. 하나의 SS 버스트는 소정의 개수의 SS 블록의 개수를 포함하는 것으로 정의될 수도 있고, 이는 SS 버스트의 듀레이션(duration)으로 칭할 수도 있다. 또한, 하나의 SS 버스트 내에서 하나 이상의 SS 블록은 연속적일 수도 있고 불연속적일 수도 있다. 또한, 하나의 SS 버스트 내의 하나 이상의 SS 블록은 서로 동일할 수도 있고 다를 수도 있다.

하나 이상의 SS 버스트는 SS 버스트 세트(burst set)를 구성할 수 있다. 하나의 SS 버스트 세트는 소정의 주기 및 소정의 개수의 SS 버스트를 포함하는 것으로 정의될 수 있다. SS 버스트 세트 내의 SS 버스트의 개수는 유한한 것으로 정의될 수 있다. 또한, SS 버스트 세트의 전송 시점은 주기적으로 정의될 수 있다.

특정 주파수 범위 또는 캐리어에 대해서, 동기화 신호(예를 들어, NR-PSS, NR-SSS, NR-PBCH) 각각에 대해서 하나 이상의 서브캐리어 스페이싱(SCS)이 미리 정의될 수 있다. 예를 들어, 적용 가능한 SCS는 15Khz, 30Khz, 120Khz 또는 240Khz 중에 하나 이상일 수 있다.

여기서, NR-PSS, NR-SSS 및 NR-PBCH에 대한 SCS는 서로 동일할 수 있다. 또한, 주파수 범위는 하나 이상이 주어질 수 있다. 또한, 특정 주파수 범위에 대해서 하나의 뉴머롤로지를 정의할 수도 있고, 복수의 뉴머롤로지를 정의할 수도 있다. 이에 따라, 특정 주파수 범위에 대해서 하나 또는 복수의 서브캐리어 스페이싱(SCS)이 정의될 수도 있다.

또한, 단말의 관점에서 SS 버스트 세트의 전송은 주기적일 수도 있다.

SS 버스트 세트(SS burst set) 내에서 명목상의 SS 블록(nominal SS block)은 SS 블록의 가능한 후보 시간 위치(time location)에 해당한다. SS 버스트 세트 내에서 명목상의 SS 블록의 개수 및 시간 위치는 미리 정의될 수 있다.

명목상의 SS 블록들 중에서 어떤 SS 블록이 실제로 전송되는지, 즉, 실제 SS 블록 전송(actual SS block transmission)을 지시하기 위해서, 제한적이지 않은 예시로서, NR-PBCH(예를 들어, NR-MIB(Master Information Block) 또는 NR-PBCH DM-RS)), RMSI(Remaining Minimum System Information), OSI(Other System Information), 전용 시그널링(dedicated signaling) 등을 이용할 수 있다. 또한, 실제 SS 블록 전송(actual SS block transmission)을 선택 및 지시함에 있어서, 유연성(flexibility) 및 시그널링 오버헤드(signaling overhead)를 고려한 시그널링 방안이 요구될 수 있다.

SS 블록 구성에 있어서, 매(every) SS 블록에 NR-PSS, NR-SSS 및 NR-PBCH가 존재하는 것을 가정하고, NR-PSS는 NR-SSS에 비하여 시간상 먼저 매핑되며, 하나의 SS 블록 내에서 NR-PBCH가 매핑되는 심볼의 개수는 2개인 것으로 가정한다.

SS 버스트 세트 내에서 SS 블록들의 전송은, SS 버스트 세트 주기(SS burst set periodicity)에 무관하게 5ms 크기의 시간 윈도우 내로 국한(confine)될 수 있다. 예를 들어, 기지국의 상위계층 시그널링을 통해 설정 가능한 SS 버스트 세트 주기는 5, 10, 20, 40, 80 또는 160ms일 수 있으며, 초기 셀 접속을 위해서 단말이 기본적으로 가정하는 디폴트 SS 버스트 세트 주기는 20ms로 정의될 수 있다. 이러한 5ms 윈도우 내에서 가능한 후보 SS 블록 위치(즉, SS 버스트 세트 내의 명목상의 SS 블록 위치)의 개수는 L개인 것으로 정의한다. 즉, L은 SS 버스트 세트 내의 SS 블록의 최대 개수를 의미한다.

여기서, L은 주파수 범위(frequency range)에 따라서 상이한 값을 가질 수 있다. 예를 들어, 3GHz 이하의 주파수 범위에서 L=4이고, 3GHz 내지 6GHz의 주파수 범위에서 L=8이고, 6GHz 내지 52.6GHz의 주파수 범위에서 L=64일 수 있다.

또한, 각각의 SS 버스트 세트 내에서 전송되는 SS 블록의 최소 개수는 1보다 크거나 같은 것으로 가정할 수 있다.

이하의 설명에서 슬롯은 14개의 심볼로 구성되는 것을 가정하지만, 도 6 내지 도 9에서 나타내는 바와 같이 SCS에 따라서 하나의 슬롯이 실제로 차지하는 시간 도메인 크기가 달라질 수 있다.

도 6 내지 도 9는 동기화 신호(SS) 블록의 예시적인 시간 위치를 나타내는 도면이다.

도 6 내지 도 9에서는 NR 시스템에서 예상되는 SCS 및 L 값에 대한 SS 블록의 물리적 위치(즉, 명목상의 SS 블록 패턴)의 예시들을 나타낸다. 한편, 기지국은 단말의 불필요한 채널 측정을 위한 동작 및 전력 소모를 최소화 시키고 채널 측정의 품질을 향상 시키기 위해서 실제 SS 블록 전송이 이루어지는 SS 블록을 지시하는 정보를 셀 내의 단말들에게 시그널링 할 수 있다.

도 6의 (a)는 SCS가 15kHz이고, L이 4인 경우의 SS 블록 시간 위치의 예시적인 패턴을 나타낸다. 도 6의 (b)는 SCS가 15kHz이고, L이 8인 경우의 SS 블록 시간 위치의 예시적인 패턴을 나타낸다.

도 7 및 도 8의 예시는 SCS가 30kHz인 경우의 SS 블록 시간 위치의 예시적인 패턴들에 해당한다. 도 7 및 도 8의 예시를 구별하기 위해서 도 7의 예시는 패턴#1, 도 8의 예시는 패턴#2라고 칭한다.

도 7의 (a)는 SCS가 30kHz이고, L이 4인 경우의 SS 블록 시간 위치의 예시적인 패턴#1을 나타낸다. 도 7의 (b)는 SCS가 30kHz이고, L이 8인 경우의 SS 블록 시간 위치의 예시적인 패턴#1을 나타낸다.

도 7의 패턴#1은 주로 LTE/LTE-A 대역의 리파밍(refarming) 목적을 위해 디자인 되었다. 예를 들어, 패턴#1은 LTE/LTE-A 시스템과 NR 시스템이 LTE/LTE-A 대역에서의 TDM(time division multiplexing)을 기반으로 동작하는 것을 지원할 수 있다. 패턴#1에 따르면, 적어도 LTE/LTE-A 하향링크 제어 영역에 포함되는 시간 영역(예를 들어, LTE/LTE-A의 SCS에 해당하는 15kHz SCS 기준으로 처음 2개 OFDM 심볼)에 해당하는 첫 번째 슬롯의 4개의 OFDM 심볼에는 SS 블록 전송을 허용하지 않을 수 있다. 또한, 패턴#1에 따르면 LTE/LTE-A CRS(Cell-specific Reference Signal) 전송 심볼과의 충돌을 최소화할 수 있다.

또한, 도 7의 30kHz SCS를 위한 패턴#1은 15kHz SCS와의 공존을 위해서 듀플렉스 정렬(duplex alignment)을 고려하여 설계될 수 있다. 예를 들어, 패턴#1에 따르면 두 번째 슬롯의 마지막 4개 OFDM 심볼(예를 들어, OFDM 심볼 인덱스 10, 11, 12, 13)에 해당하는 영역은, 15kHz SCS 슬롯 에서 상향링크 전송 및 가드구간(GP)이 위치할 수 있도록, SS 블록 전송이 허용되지 않을 수 있다.

도 8의 (a)는 SCS가 30kHz이고, L이 4인 경우의 SS 블록 시간 위치의 예시적인 패턴#2를 나타낸다. 도 8의 (b)는 SCS가 30kHz이고, L이 8인 경우의 SS 블록 시간 위치의 예시적인 패턴#2를 나타낸다.

패턴#2에 따르면, 최소한의 하향링크 제어 영역(예를 들어, 슬롯마다 처음 2개의 OFDM 심볼)과 SS 블록 사이의 eMBB/URLLC 트래픽의 지연을 최소화 하기 위해서 가드구간 또는 상향링크 전송을 지원하기 위한 2개의 OFDM 심볼만큼의 갭(gap)을 포함할 수 있다.

도 9의 (a)는 SCS가 120kHz이고, L이 64인 경우의 SS 블록 시간 위치의 예시적인 패턴을 나타낸다.

도 9의 (b)는 SCS가 240kHz이고, L이 64인 경우의 SS 블록 시간 위치의 예시적인 패턴을 나타낸다.

DMRS 패턴의 시간 위치(즉, 심볼 위치)를 결정 또는 설정함에 있어서, 전술한 도 6 내지 도 9와 같은 SS 블록의 시간 위치(즉, 심볼 위치)와의 충돌(collision)을 최대한 피하는 것이 고려될 수 있다. 이하에서는 SS 블록과의 충돌을 고려한 DMRS 패턴의 심볼 위치에 대한 본 개시의 예시들에 대해서 설명한다.

DMRS 패턴의 심볼 위치

SS 블록과의 충돌을 최대한 회피하기 위한 DMRS 패턴 심볼 위치를 결정하기 위해서, 가장 일반적으로 많이 사용될 것으로 예상되는 SS 블록 심볼 위치를 고려할 수 있다. 예를 들어, 도 6(a)의 SCS=15kHz 및 L=4인 경우, 도 6(b)의 SCS=15kHz 및 L=8인 경우, 도 8(a)의 SCS=30kHz 및 L=4인 경우, 도 8(b)의 SCS=30kHz 및 L=8인 경우에 있어서의 SS 블록 심볼 위치를 고려하여, DMRS 패턴 심볼 위치를 결정할 수 있다.

도 6(a), 도 6(b), 도 8(a) 및 도 8(b)의 예시에 해당하는 SS 블록 심볼 위치는 다음과 같이 표현할 수 있다. 예를 들어, SS 블록 인덱스가 0부터 시작하는 경우에, 짝수 인덱스를 가지는 SS 블록은 심볼 인덱스 #2, #3, #4, #5에 위치하고, 홀수 인덱스를 가지는 SS 블록은 심볼 인덱스 #8, #9, #10, #11에 위치한다.

이와 같은 SS 블록 심볼 위치를 고려하는 경우, 하나의 슬롯 내의 복수의 DMRS 설정(예를 들어, Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 각각에 대한 심볼 위치는 다음과 같이 결정할 수 있다.

Front-loaded DMRS는 짝수 인덱스를 가지는 SS 블록들이 사용하는 심볼 인덱스와 동일한 심볼 인덱스를 가지는 심볼들 중에서 1개 또는 2개 심볼을 사용할 수 있다.

예를 들어, Front-loaded DMRS가 1개 심볼을 사용하는 경우에는 심볼 인덱스 #2에 위치할 수 있고, 2개 심볼을 사용하는 경우에는 심볼 인덱스 #2 및 #3에 위치할 수 있다.

다른 예를 들어, Front-loaded DMRS가 1개 심볼을 사용하는 경우에는 심볼 인덱스 #3에 위치할 수 있고, 2개 심볼을 사용하는 경우에는 심볼 인덱스 #3 및 #4에 위치할 수 있다.

다른 예를 들어 만약에 제어 채널과의 충돌을 고려할 경우, Front-loaded DMRS가 1개 심볼을 사용하는 경우에는 심볼 인덱스 #3에 위치할 수 있고, 2개 심볼을 사용하는 경우에는 심볼 인덱스 #2 및 #3에 위치할 수 있다.

이는 슬롯 내에 총 3개의 심볼을 사용하여 제어 채널을 전송하는 경우에는 제어 채널과의 충돌을 피하기 위해서 Front-loaded DMRS로 1개 심볼을 사용하는 경우를 설정하고(도 1 또는 도 3에서의 예시처럼) 상기 1개 심볼을 사용하는 Front-loaded DMRS의 심볼 위치로 심볼 인덱스 #3을 사용하는 것이고, 슬롯 내에 총 2개의 심볼을 사용하여 제어 채널을 전송하는 경우에는 제어 채널과의 충돌을 피하기 위해서 Front-loaded DMRS로 2개 심볼을 사용하는 경우를 설정하고(도 2 또는 도 4에서의 예시처럼) 상기 2개 심볼을 사용하는 Front-loaded DMRS의 심볼 위치로 심볼 인덱스 #3 및 심볼 인덱스 #2를 사용하는 것이다.

이 경우에서는 동일 서브캐리어 상에서 시간축 상으로 인접한 2개의 RE에 대한 TD-OCC의 적용에 있어서, [동일 서브캐리어 상에서 시간축 상으로 우선한 RE, 동일 서브캐리어 상에서 시간축 상으로 다음 RE]에 대하여 [+1, +1] 또는 [+1, -1]의 TD-OCC 값이 적용되는 것이 아니라, [동일 서브캐리어 상에서 시간축 상으로 다음 RE, 동일 서브캐리어 상에서 시간축 상으로 우선한 RE]에 대하여 [+1, +1] 또는 [+1, -1]의 TD-OCC 값이 적용될 수 있을 것이다.

Additional DMRS #1은 홀수 인덱스를 가지는 SS 블록들이 사용하는 심볼 인덱스와 동일한 심볼 인덱스를 가지는 심볼들 중 1개 또는 2개 심볼을 사용할 수 있다. 예를 들어, Additional DMRS #1이 1개 심볼을 사용하는 경우에는 심볼 인덱스 #10에 위치할 수 있고, 2개 심볼을 사용하는 경우에는 심볼 인덱스 #10 및 #11에 위치할 수 있다.

Additional DMRS #2는 SS 블록들이 사용하는 심볼 인덱스와 동일한 심볼 인덱스를 가지는 심볼들을 제외한 나머지 심볼들(즉, SS 블록의 인덱스와 무관하게 어떠한 SS 블록에 의해서도 사용되지 않는 심볼들) 중 1개 또는 2개 심볼을 사용할 수 있다. 예를 들어, Additional DMRS #2가 1개 심볼을 사용하는 경우에는 심볼 인덱스 #6에 위치할 수 있고, 2개 심볼을 사용하는 경우에는 심볼 인덱스 #6 및 #7에 위치할 수 있다.

이와 같이, 하나의 슬롯 내의 최대 3가지의 DMRS 설정(즉, Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대하여, 하나의 슬롯 내에 최대 2개의 실제 SS 블록(actual SS block)들이 존재할 경우, 최대 2가지의 DMRS 설정이 SS 블록과 충돌할 수 있다.

위와 같은 SS 블록과 DMRS의 충돌은, SS 블록 심볼 위치가 도 7(a)의 SCS=30kHz 및 L=4인 경우, 도 7(b)의 SCS=30kHz 및 L=8인 경우, 도 9(a)의 SCS=120kHz 및 L=64인 경우에서도 마찬가지다.

한편, SS 블록들의 심볼 위치 구성이 도 9(b)의 SCS=240kHz 및 L=64인 경우에서는, 두 개의 슬롯 내의 최대 6가지의 DMRS 설정(즉, 첫 번째 슬롯의 Front-loaded DMRS, Additional DMRS #1 및 Additional DMRS #2, 그리고 두 번째 슬롯의 Front-loaded DMRS, Additional DMRS #1 및 Additional DMRS #2)에 대하여, 두 개의 슬롯 내에 최대 4개의 실제 SS 블록(actual SS block)들이 존재할 경우, 최대 3가지의 DMRS 설정이 SS 블록과 충돌할 수 있다.

실시예 1

본 실시예 1은 SS 블록과의 충돌을 고려한 DMRS 전송 방안에 대한 것이다.

본 개시에 따르면, SS 블록과 특정 DMRS 설정(예를 들어, 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 중 하나의 DMRS 설정)이 충돌하는 경우, SS 블록과 충돌되는 상기 특정 DMRS 설정을 누락(drop)할 수 있다. 이후, 하나의 슬롯 내에서 사용되지 않는 DMRS 설정들 중 SS 블록과 충돌하지 않는 DMRS 설정이 있다면 이를 대신 선택할 수 있다.

이와 같은 SS 블록과 DMRS의 충돌의 경우를 분류하여, 하나의 슬롯 내에서 이용되는 DMRS 설정의 개수 및 어떤 DMRS 설정이 이용되는지에 대한 세부적인 예시에 대해서 이하에서 설명한다.

실시예 1-1

하나의 슬롯 내의 최대 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대하여, 상기 3가지의 DMRS 설정 모두가 실제 SS 블록(actual SS block)들과 심볼 위치의 충돌이 전혀 없는 경우에는, 다음과 같이 DMRS 전송이 구성될 수 있다.

실시예 1-1-1

낮은 이동성(low mobility)을 지원하기 위해서 하나의 슬롯 내에 하나의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 하나의 DMRS 설정을 "DMRS 설정 A"라고 칭할 수 있다. 예를 들어, DMRS 설정 A로는 Front-loaded DMRS를 사용할 수 있다.

실시예 1-1-2

중간 이동성(middle mobility)을 지원하기 위해서 하나의 슬롯 내에 두 개의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 두 개의 DMRS 설정을 "DMRS 설정 A" 및 "DMRS 설정 B"라고 칭할 수 있다. 예를 들어, DMRS 설정 A로는 Front-loaded DMRS를 사용하고, DMRS 설정 B로는 Additional DMRS #1를 사용할 수 있다.

실시예 1-1-3

높은 이동성(high mobility)을 지원하기 위해서 하나의 슬롯 내에 세 개의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 세 개의 DMRS 설정을 "DMRS 설정 A", "DMRS 설정 B" 및 "DMRS 설정 C"라고 칭할 수 있다. 예를 들어, DMRS 설정 A로는 Front-loaded DMRS를 사용하고, DMRS 설정 B로는 Additional DMRS #1를 사용하고, DMRS 설정 C로는 Additional DMRS #2를 사용할 수 있다.

실시예 1-2

하나의 슬롯 내의 최대 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대하여, 상기 3가지의 DMRS 설정 중에서 하나의 DMRS 설정이 실제 SS 블록(actual SS block) 중의 하나와 심볼 위치가 충돌하는 경우에는 다음과 같이 DMRS 전송이 구성될 수 있다.

실시예 1-2-1

낮은 이동성(low mobility)을 지원하기 위해서 하나의 슬롯 내에 하나의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 하나의 DMRS 설정을 "DMRS 설정 A"라고 칭할 수 있다.

SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS가 아닌 경우에는, DMRS 설정 A로는 Front-loaded DMRS를 사용할 수 있다.

SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS인 경우에는, DMRS 설정 A로는 Additional DMRS #2를 사용할 수 있다.

실시예 1-2-2

중간 이동성(middle mobility)을 지원하기 위해서 하나의 슬롯 내에 두 개의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 두 개의 DMRS 설정을 "DMRS 설정 A" 및 "DMRS 설정 B"라고 칭할 수 있다.

DMRS 설정 A를 결정함에 있어서, SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS가 아닌 경우에는, DMRS 설정 A로는 Front-loaded DMRS를 사용할 수 있다. SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS인 경우에는, DMRS 설정 A로는 Additional DMRS #2를 사용할 수 있다.

DMRS 설정 B를 결정함에 있어서, SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS가 아닌 경우에는, Front-loaded DMRS는 DMRS 설정 A를 위해서 사용했으므로, DMRS 설정 B로는 Additional DMRS #1 및 Additional DMRS #2 중 SS 블록과 충돌하지 않는 하나를 사용할 수 있다. SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS인 경우에는, Additional DMRS #2를 DMRS 설정 A를 위해서 사용했으므로, DMRS 설정 B로는 Additional DMRS #1을 사용할 수 있다.

실시예 1-2-3

높은 이동성(high mobility)을 지원하기 위해서 하나의 슬롯 내에 세 개의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 세 개의 DMRS 설정을 "DMRS 설정 A", "DMRS 설정 B" 및 "DMRS 설정 C"라고 칭할 수 있다.

DMRS 설정 A를 결정함에 있어서, SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS가 아닌 경우에는, DMRS 설정 A로는 Front-loaded DMRS를 사용할 수 있다. SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS인 경우에는, DMRS 설정 A로는 Additional DMRS #2를 사용할 수 있다.

DMRS 설정 B를 결정함에 있어서, SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS가 아닌 경우에는, Front-loaded DMRS는 DMRS 설정 A를 위해서 사용했으므로, DMRS 설정 B로는 Additional DMRS #1 및 Additional DMRS #2 중 SS 블록과 충돌하지 않는 하나를 사용할 수 있다. SS 블록과 충돌하는 하나의 DMRS 설정이 Front-loaded DMRS인 경우에는, Additional DMRS #2를 DMRS 설정 A를 위해서 사용했으므로, DMRS 설정 B로는 Additional DMRS #1을 사용할 수 있다.

DMRS 설정 C를 결정함에 있어서, 높은 이동성을 지원해야 함에도 불구하고 하나의 슬롯 내에서 두 개의 DMRS 설정(즉, DMRS 설정 A 및 DMRS 설정 B)만을 사용하고 DMRS 설정 C를 사용하지 않을 수 있다.

또는 DMRS 설정 C 대신에, DMRS와 충돌하는 하나의 SS 블록 내에서 전송되는 (NR-)PBCH DMRS를 이용할 수도 있다. (NR-)PBCH DMRS는 도 2의 예시에서와 같은 DMRS 설정 타입 1에서 1/2 오버헤드인 경우와 동일한 DMRS RE 매핑 패턴을 가질 수 있다.

실시예 1-3

하나의 슬롯 내의 최대 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대하여, 상기 3가지의 DMRS 설정 중에서 두 개의 DMRS 설정이 실제 SS 블록(actual SS block) 중의 하나와 심볼 위치가 충돌하는 경우에는 다음과 같이 DMRS 전송이 구성될 수 있다.

실시예 1-3-1

낮은 이동성(low mobility)을 지원하기 위해서 하나의 슬롯 내에 하나의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 하나의 DMRS 설정을 "DMRS 설정 A"라고 칭할 수 있다.

DMRS 설정 A를 결정함에 있어서, 상기 3 가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 중에서 SS 블록과 충돌하지 않는 하나를 DMRS 설정 A로서 사용할 수 있다.

실시예 1-3-2

중간 이동성(middle mobility)을 지원하기 위해서 하나의 슬롯 내에 두 개의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 두 개의 DMRS 설정을 "DMRS 설정 A" 및 "DMRS 설정 B"라고 칭할 수 있다.

DMRS 설정 A를 결정함에 있어서, 상기 3 가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 중에서 SS 블록과 충돌하지 않는 하나를 DMRS 설정 A로서 사용할 수 있다.

DMRS 설정 B를 결정함에 있어서, 중간 이동성을 지원해야 함에도 불구하고 하나의 슬롯 내에서 하나의 DMRS 설정(즉, DMRS 설정 A)만을 사용하고 DMRS 설정 B를 사용하지 않을 수 있다.

또는 DMRS 설정 B 대신에, DMRS와 충돌하는 두 개의 실제 SS 블록들 중에서 하나의 실제 SS 블록(예를 들어, 두 개의 실제 SS 블록들 중에서 시간 상으로 선행하는 실제 SS 블록) 내에서 전송되는 (NR-)PBCH DMRS를 이용할 수도 있다. 또는 DMRS 설정 B 대신에, DMRS와 충돌하는 두 개의 실제 SS 블록들 내에서 전송되는 (NR-)PBCH DMRS 모두를 이용할 수도 있다. (NR-)PBCH DMRS는 도 2의 예시에서와 같은 DMRS 설정 타입 1에서 1/2 오버헤드인 경우와 동일한 DMRS RE 매핑 패턴을 가질 수 있다.

실시예 1-3-3

높은 이동성(high mobility)을 지원하기 위해서 하나의 슬롯 내에 세 개의 DMRS 설정을 사용할 수 있다. 이 때 사용되는 세 개의 DMRS 설정을 "DMRS 설정 A", "DMRS 설정 B" 및 "DMRS 설정 C"라고 칭할 수 있다.

DMRS 설정 A를 결정함에 있어서, 상기 3 가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 중에서 SS 블록과 충돌하지 않는 하나를 DMRS 설정 A로서 사용할 수 있다.

DMRS 설정 B를 결정함에 있어서, 높은 이동성을 지원해야 함에도 불구하고 하나의 슬롯 내에서 하나의 DMRS 설정(즉, DMRS 설정 A)만을 사용하고 DMRS 설정 B를 사용하지 않을 수 있다.

또는 DMRS 설정 B 대신에, DMRS와 충돌하는 두 개의 실제 SS 블록들 중에서 하나의 실제 SS 블록(예를 들어, 두 개의 실제 SS 블록들 중에서 시간 상으로 선행하는 실제 SS 블록) 내에서 전송되는 (NR-)PBCH DMRS를 이용할 수도 있다. (NR-)PBCH DMRS는 도 2의 예시에서와 같은 DMRS 설정 타입 1에서 1/2 오버헤드인 경우와 동일한 DMRS RE 매핑 패턴을 가질 수 있다.

DMRS 설정 C를 결정함에 있어서, 높은 이동성을 지원해야 함에도 불구하고 하나의 슬롯 내에서 하나의 DMRS 설정(즉, DMRS 설정 A)만을 사용하고 DMRS 설정 C를 사용하지 않을 수 있다.

또는 DMRS 설정 C 대신에, DMRS와 충돌하는 두 개의 실제 SS 블록들 중에서, DMRS 설정 B 대신에 이용되는 (NR-)PBCH DMRS를 포함하는 하나의 실제 SS 블록을 제외한 나머지 하나의 실제 SS 블록(예를 들어, 두 개의 실제 SS 블록들 중에서 시간 상으로 후행하는 실제 SS 블록) 내에서 전송되는 (NR-)PBCH DMRS를 이용할 수도 있다. (NR-)PBCH DMRS는 도 2의 예시에서와 같은 DMRS 설정 타입 1에서 1/2 오버헤드인 경우와 동일한 DMRS RE 매핑 패턴을 가질 수 있다.

실시예 1-4

실시예 1-4는 실시예 1-1, 실시예 1-2 및 실시예 1-3을 종합적으로 고려한 것이다.

우선적으로 하나의 슬롯 내에 몇 가지의 DMRS 설정이 사용되는 지가 지시된다. 만약, 1) 하나의 슬롯 내에 1가지의 DMRS 설정이 사용되는 것으로 지시되었다면 Front-loaded DMRS의 사용을 지시하고, 2) 하나의 슬롯 내에 2가지의 DMRS 설정이 사용되는 것으로 지시되었다면 Front-loaded DMRS 및 Additional DMRS #1의 사용을 지시하며, 3) 하나의 슬롯 내에 3가지의 DMRS 설정이 사용되는 것으로 지시되었다면 Front-loaded DMRS, Additional DMRS #1 및 Additional DMRS #2의 사용을 지시한다.

여기서, 특정 DMRS 설정이 사용되는 것으로 지시된 상태에서 SS 블록 등 다른 물리 채널이나 다른 물리 신호와 충돌이 일어나지 않을 경우는 그대로 상기 DMRS 설정을 실제로 사용하는 것이다.

만약 특정 DMRS 설정이 사용되는 것으로 지시된 상태에서 SS 블록 등 다른 물리 채널이나 다른 물리 신호와 충돌이 일어날 경우는 우선적으로 충돌되는 상기 DMRS 설정을 누락(drop)할 수 있다. 이후, 하나의 슬롯 내에서 사용되지 않는 DMRS 설정들 중 SS 블록과 충돌되지 않는 DMRS 설정이 있다면 이를 대신 선택할 수 있다. 이에 대해 구체적으로 살펴보면 아래 표 18 또는 표 19와 같다.

아래 표 18의 경우 Front-loaded DMRS가 사용되지 못할 경우, Additional DMRS #2를 우선적으로 고려하는 경우이다. Additional DMRS #1보다는 Additional DMRS #2의 위치가 Front-loaded DMRS에 더 가깝기 때문이다.

한편, 아래 표 19의 경우 모든 경우에서 간단한 룰을 적용할 수 있다. DMRS 설정의 우선 순위를 Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2 순으로 하는 것(즉, Front-loaded DMRS > Additional DMRS #1 > Additional DMRS #2) 이다. 특정 DMRS 설정이 사용되는 것으로 지시된 상태에서 SS 블록 등 다른 물리 채널이나 다른 물리 신호와 충돌이 일어날 경우는 우선적으로 충돌되는 상기 DMRS 설정을 누락(drop)할 수 있다. 이후, 다음 우선 순위에 해당하는 DMRS 설정으로 대체가 가능하면 그 DMRS 설정을 대신해서 사용하는 것이고, 다음 우선 순위에 해당하는 DMRS 설정으로 대체가 불가능하면 그 다다음 우선 순위에 해당하는 DMRS 설정으로 대체가 가능한지 여부를 살펴보는 것이다.

아래 표 18 및 표 19에서 Front-loaded DMRS의 사용이 지시된 경우는 하나의 슬롯 내의 1가지, 2가지 또는 3가지의 DMRS 설정이 사용되는 것으로 지시된 경우이며, Additional DMRS #1의 사용이 지시된 경우는 하나의 슬롯 내의 2가지 또는 3가지의 DMRS 설정이 사용되는 것으로 지시된 경우이며, Additional DMRS #2의 사용이 지시된 경우는 하나의 슬롯 내의 3가지의 DMRS 설정이 사용되는 것으로 지시된 경우이다.

또한 아래 표 18 및 표 19에서 특정 DMRS 설정으로 대체 가능하다는 것은 상기 특정 DMRS 설정이 사용되는 것으로 지시되지 않는 상태(예를 들어, 하나의 슬롯 내의 1가지의 DMRS 설정이 사용되는 것으로 지시된 경우에는 Additional DMRS #1 및 Additional DMRS #2가 사용되지 않는 것으로 지시된 것이며, 하나의 슬롯 내의 2가지의 DMRS 설정이 사용되는 것으로 지시된 경우에는 Additional DMRS #2가 사용되지 않는 것으로 지시된 것임)에서 상기 특정 DMRS 설정이 다른 물리 채널이나 물리 신호와 충돌이 없는 경우에 해당한다.

실시예 2

본 실시예 2는 DMRS 설정 및 DMRS 오버헤드 지시 방안에 대한 것이다.

전술한 실시예 1과 같은 SS 블록과의 충돌을 고려한 DMRS 전송 방안에 기초하여, 기지국은 단말에게 DMRS 설정 및 DMRS 오버헤드에 대한 정보를 시그널링할 수 있다.

DMRS 설정에 대한 정보는, 사용될 DMRS 설정의 개수에 대한 정보를 포함할 수도 있고, 또는 각각의 DMRS 설정의 사용 여부를 명시적으로 지시하는 정보를 포함할 수도 있다. DMRS 설정의 개수에 대한 정보를 수신하는 단말은, 전술한 실시예 1과 같은 SS 블록과의 충돌을 고려한 DMRS 전송 방안에 기초하여 어떤 DMRS 설정이 전송될 것인지를 결정할 수 있다.

DMRS 오버헤드에 대한 정보는, 최대 오버헤드(full overhead), 절반의 오버헤드(1/2 overhead), 1/3 오버헤드, 2/3 오버헤드 등을 지시할 수 있다. DMRS 오버헤드에 대한 정보를 수신하는 단말은, DMRS가 전송되는 심볼 위치에서 DMRS가 매핑되는 서브캐리어(또는 RE) 위치를, DMRS 오버헤드 정보에 기초하여 결정할 수 있다.

이하의 예시들에서 설명하는 시그널링 필드(field)들은, 물리하향링크 제어채널(Physical Downlink Control Channel, PDCCH) 등을 통하여 전송되는 특정 하향링크 제어정보(Downlink Control Information, DCI) 포맷에 포함될 수 있다. 이와 같이 DMRS 설정 및 DMRS 오버헤드에 대한 정보가 DCI를 통하여 동적으로 전송되는 경우에, 다른 물리 채널 또는 물리 신호와의 충돌을 회피할 수 있는 DMRS 설정을 기지국은 단말에게 능동적으로 지시할 수 있다.

예를 들어, 실제 SS 블록(actual SS block)들이 몇 개 사용되는지 또는 어떤 SS 블록 인덱스를 가지는 SS 블록들이 실제 SS 블록들로 사용되는지에 대해서 기지국으로부터 단말로 시그널링이 되지 않는 경우, 또는 이러한 실제 SS 블록에 대한 정보가 기지국으로부터 단말로 시그널링이 되더라도 실제 SS 블록들이 활성화되지 않는 경우 등에는 단말은 실제 SS 블록들의 정확한 위치를 미리 인식하지 못할 수도 있다. 따라서, 실제 SS 블록의 충돌을 회피할 수 있는 DMRS 설정을 기지국이 능동적으로 단말에게 지시하기 위해서, DCI를 이용하여 DMRS 설정 및 DMRS 오버헤드에 대한 정보를 기지국이 단말에게 제공할 수 있다.

또한, RRC 연결(Radio Resource Control connected) 모드 또는 RRC 비활성화(inactive) 모드로 설정된 단말은 DMRS 기반 데이터 송수신을 수행할 수 있다. 만약, 명목상의 SS 블록들(nominal SS blocks) 중에서 실제 SS 블록(actual SS block)의 전송 여부에 대한 정보(즉, 실제 SS 블록 지시 정보)가 단말에게 제공된다면, 실제 SS 블록을 회피해서 기지국은 단말에 대해서 DMRS 기반 데이터 송수신 자원을 스케줄링하고, 단말은 이러한 스케줄링에 따라 DMRS 기반 데이터 송수신을 수행할 수 있다. 그러나, RRC 연결 모드 또는 비활성화 모드의 단말에게 실제 SS 블록 전송 여부에 대한 정보가 제공되지 않을 수도 있다. 예를 들어, 셀에서 시스템 정보(예를 들어, PBCH, MIB, RSMI, OSI 등) 내에 실제 SS 블록 전송 여부에 대한 정보가 포함되지 않을 수도 있고, RRC 연결 모드 단말에게 기지국이 상위계층 시그널링(예를 들어, RRC 시그널링)을 통해서 실제 SS 블록 전송 여부에 대한 정보를 제공하지 않을 수도 있다. 이러한 경우, 단말은 셀 내의 실제 SS 블록 전송의 시간 위치를 미리 알 수 없으므로, 실제 SS 블록 전송 여부를 알고 있는 기지국이 실제 SS 블록 전송 물리 자원 위치를 피해서 L1 시그널링(즉, DCI를 이용한 시그널링)을 통해서 단말에게 DMRS 기반 데이터 송수신을 스케줄링할 수 있다. 예를 들어, SS 블록 전송 물리 자원 위치는 슬롯(또는 미니-슬롯), OFDM 심볼과 같은 시간 위치 및 SS 블록 대역폭(예를 들어, 24*k 개의 PRB에 해당하는 대역폭, 여기서 k는 하나의 캐리어 또는 시스템 대역폭 내에 설정된 주파수 상에서의 SS 블록의 개수)과 같은 주파수 위치에 의해서 특정될 수 있다.

DMRS와 충돌할 수 있는 물리 채널이나 물리 신호(즉, DMRS보다 높은 우선순위를 가지는 물리 채널이나 물리 신호)는 전술한 바와 같은 SS 블록의 예시로 제한되는 것은 아니다. 즉, SS 블록이 아닌 다른 물리 채널이나 물리 신호와 DMRS의 충돌을 회피하기 위해서도, 기지국은 단말에게 DMRS 설정 및 DMRS 오버헤드에 대한 정보를 동적으로 지시할 수 있고, 이를 위해서 DCI를 이용할 수 있다.

DMRS와 충돌 가능한 다른 물리 채널 또는 물리 신호의 예시로서, LTE/LTE-A 시스템과 NR 시스템이 공존(coexistence)하는 경우의 LTE/LTE-A 물리 채널 또는 물리 신호, 동일한 시간 영역의 다른 주파수 영역(예를 들어, 대역폭 부분(bandwidth part))에서 다른 듀플렉스(duplex) 기반의 송수신, 하향링크-상향링크 간의 전환에 요구되는 시간 갭(gap) 등을 들 수 있다. 이와 같이 다른 물리 채널 또는 물리 신호가 DMRS와 충돌하는 경우, 충돌되는 특정 DMRS 설정을 누락(drop)할 수 있다. 이후, 하나의 슬롯 내에서 사용되지 않는 DMRS 설정들 중 상기 물리 채널 또는 물리 신호와 충돌하지 않는 DMRS 설정이 있다면 이를 대신 선택할 수 있다.

이하의 예시들에서 설명하는 시그널링 필드(field)들은 전술한 바와 같은 동적 DMRS 충돌 회피의 목적을 달성하기 위해서 DCI에 포함될 수 있다. 그러나, 본 개시의 범위가 이에 제한되는 것은 아니며, 이하의 예시들에서 설명하는 시그널링 필드(field)들이 RRC 시그널링 등의 방식으로 반-정적으로 단말에게 제공될 수도 있다.

실시예 2-1

본 실시예는 DMRS 설정에 대한 정보를 지시하는 비트와 DMRS 오버헤드에 대한 정보를 지시하는 비트가 개별적인 시그널링 필드(즉, 제 1 필드 및 제 2 필드)로서 구성되는 방안에 대한 것이다.

본 실시예에서 DMRS 설정에 대한 정보는 DMRS 설정의 개수에 대한 정보일 수 있다. 예를 들어, 제 1 필드는 하나의 슬롯 내의 DMRS 설정의 개수를 지시하고, 2 비트 크기로 정의될 수 있다.

일례로서, 제 1 필드의 값이 00인 경우, 하나의 슬롯 내에서 DMRS 설정 A의 1 개의 DMRS 설정만이 사용되는 것을 지시할 수 있다. 제 1 필드의 값이 01인 경우, 하나의 슬롯 내에서 DMRS 설정 A 및 DMRS 설정 B의 2 개의 DMRS 설정이 사용되는 것을 지시할 수 있다. 제 1 필드의 값이 10인 경우, 하나의 슬롯 내에서 DMRS 설정 A, DMRS 설정 B 및 DMRS 설정 C의 3 개의 DMRS 설정이 사용되는 것을 지시할 수 있다. 제 1 필드의 값 11은 정의되지 않고 유보될(reserved) 수 있다.

추가적인 예시로서, 제 1 필드의 값이 00인 경우, 하나의 슬롯 내에서 사용되는 DMRS 설정이 없음(즉, DMRS 설정의 개수가 0)을 지시할 수 있다. 제 1 필드의 값이 01인 경우, 하나의 슬롯 내에서 DMRS 설정 A의 1 개의 DMRS 설정만이 사용되는 것을 지시할 수 있다. 제 1 필드의 값이 10인 경우, 하나의 슬롯 내에서 DMRS 설정 A 및 DMRS 설정 B의 2 개의 DMRS 설정이 사용되는 것을 지시할 수 있다. 제 1 필드의 값이 11인 경우, 하나의 슬롯 내에서 DMRS 설정 A, DMRS 설정 B 및 DMRS 설정 C의 3 개의 DMRS 설정이 사용되는 것을 지시할 수 있다.

이러한 예시들에서 DMRS 설정 A, DMRS 설정 B, DMRS 설정 C와, Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2 간의 매핑 관계는 전술한 실시예 1과 같은 SS 블록과의 충돌을 고려한 DMRS 전송 방안에 기초하여 결정될 수 있다.

즉, DMRS 설정 A는 항상 Front-loaded DMRS인 것은 아니고, SS 블록과의 충돌 여부 및 SS 블록과 충돌하는 DMRS 설정의 개수에 기초하여 Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2 중의 어느 하나로 결정될 수 있다.

하나의 슬롯 내에서 사용되는 DMRS 설정이 없다는 것(즉, DMRS 설정의 개수가 0)은, 시간 도메인 번들링(time domain bundling)이 적용되는 것을 암시할 수 있다. 예를 들어, 총 T 개의 슬롯들에 대해서 시간 도메인 번들링이 적용되는 경우, T 개의 슬롯 중에서 첫 번째 슬롯에는 DMRS가 구성되지만 나머지 슬롯들에서는 DMRS가 구성되지 않을 수 있다. 이 경우, 첫 번째 슬롯에 구성되는 DMRS를 이용하여 추정된 채널에 기초하여 나머지 슬롯에서의 채널이 추정될 수 있다.

제 2 필드는 하나의 슬롯 내의 각각의 DMRS 설정에 대한 오버헤드를 지시하고, 1 비트 크기로 정의될 수 있다.

예를 들어, 제 2 필드의 값이 0인 경우에 최대 오버헤드(full overhead)를 지시할 수 있다. 제 2 필드의 값이 1인 경우에 절반의 오버헤드(1/2 overhead)를 지시할 수 있다.

최대 오버헤드 또는 절반의 오버헤드가 적용되는 DMRS 설정의 DMRS 패턴은 도 1 내지 도 4의 예시와 같이 구성될 수 있다.

또한, 하나의 슬롯 내에서 하나 이상의 모든 DMRS 설정에 대해서 동일한 오버헤드가 적용될 수 있다.

실시예 2-2

본 실시예는 DMRS 설정에 대한 정보를 지시하는 비트와 DMRS 오버헤드에 대한 정보를 지시하는 비트가 개별적인 시그널링 필드(즉, 제 1 필드 및 제 2 필드)로서 구성되는 방안에 대한 것이다.

본 실시예에서 DMRS 설정에 대한 정보는, DMRS 설정 각각의 사용 여부를 지시하는 정보일 수 있다. 예를 들어, 제 1 필드는 하나의 슬롯 내의 3 가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 중에서 사용하는 것과 사용하지 않는 것을 지시하는 3 비트 크기의 비트맵으로 구성될 수 있다.

예를 들어, 3 비트 비트맵에서 첫 번째 비트(또는 가장 왼쪽의(leftmost) 비트)는 Front-loaded DMRS의 ON/OFF에 대응되고, 그 다음 비트는 Additional DMRS #1의 ON/OFF에 대응되고, 그 다음 비트는 Additional DMRS #2의 ON/OFF에 대응될 수 있다.

3 비트 비트맵의 각각의 비트 위치의 비트 값이 0이면 해당 비트 위치에 대응하는 DMRS 설정을 사용하지 않는 것(OFF)을 지시하고, 그 값이 1이면 사용하는 것(ON)을 지시할 수 있다. 또는, 비트 값이 0이면 해당 비트 위치에 대응하는 DMRS 설정을 사용하는 것(ON)을 지시하고, 그 값이 1이면 사용하지 않는 것(OFF)을 지시할 수도 있다.

만약 시간 도메인 번들링이 적용되는 경우 제 1 필드의 3 개의 비트 값이 모두 OFF를 지시할 수도 있다.

이와 같이 비트맵을 통해서 각각의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)의 사용 여부를 명시적으로 지시하므로, 전술한 실시예 1과 같은 SS 블록과의 충돌을 고려한 DMRS 전송 방안을 따를 필요는 없다. 그 대신에, 본 실시예 2-2에서는 슬롯에서 사용되는 DMRS 설정이 무엇인지를 지시하기 위한 비트 수가 실시예 2-1의 2비트에 비하여 1 비트가 크므로, 시그널링 오버헤드가 증가하게 된다.

제 2 필드는 하나의 슬롯 내의 각각의 DMRS 설정에 대한 오버헤드를 지시하고, 1 비트 크기로 정의될 수 있다.

예를 들어, 제 2 필드의 값이 0인 경우에 최대 오버헤드(full overhead)를 지시할 수 있다. 제 2 필드의 값이 1인 경우에 절반의 오버헤드(1/2 overhead)를 지시할 수 있다.

최대 오버헤드 또는 절반의 오버헤드가 적용되는 DMRS 설정의 DMRS 패턴은 도 1 내지 도 4의 예시와 같이 구성될 수 있다.

또한, 하나의 슬롯 내에서 하나 이상의 모든 DMRS 설정에 대해서 동일한 오버헤드가 적용될 수 있다.

실시예 2-3

본 실시예는 DMRS 설정에 대한 정보와 DMRS 오버헤드에 대한 정보가 하나의 시그널링 필드로서 구성되는 방안에 대한 것이다.

본 실시예에서 DMRS 설정에 대한 정보는 DMRS 설정의 개수에 대한 정보일 수 있다. 예를 들어, 하나의 슬롯 내의 DMRS 설정의 개수와 하나의 슬롯 내의 각각의 DMRS 설정에 대한 오버헤드를 동시에 지시하는 시그널링 필드가 구성될 수 있다.

이러한 시그널링 필드는 예를 들어 아래의 표 20과 같은 2 비트 크기로 구성될 수 있다.

Bit value	Number of DMRS configuration	Overhead
00	Number A	Overhead A
01	Number B	Overhead B
10	Number C	Overhead C
11	Number D	Overhead D

표 20의 예시에서 DMRS 설정의 개수(Number of DMRS configuration) 정보에 해당하는 Number A, Number B, Number C, Number D의 각각은 0개, 1개, 2개, 3개 중 어느 하나에 대응할 수 있다. 예를 들어, Number A, Number B, Number C, Number D가 0개, 1개, 2개, 3개 중에서 동일한 값에 매핑될 수도 있고, 서로 다른 값에 매핑될 수도 있다.

DMRS 설정의 개수(Number of DMRS configuration) 정보가 1개를 지시하는 경우, 하나의 슬롯 내에서 DMRS 설정 A의 1 개의 DMRS 설정만이 사용되는 것을 의미할 수 있다. DMRS 설정의 개수(Number of DMRS configuration) 정보가 2개를 지시하는 경우, 하나의 슬롯 내에서 DMRS 설정 A 및 DMRS 설정 B의 2 개의 DMRS 설정이 사용되는 것을 지시할 수 있다. DMRS 설정의 개수(Number of DMRS configuration) 정보가 3개를 지시하는 경우, 하나의 슬롯 내에서 DMRS 설정 A, DMRS 설정 B 및 DMRS 설정 C의 3 개의 DMRS 설정이 사용되는 것을 지시할 수 있다.

또한, DMRS 설정의 개수(Number of DMRS configuration) 정보가 0개를 지시하는 경우는, 시간 도메인 번들링(time domain bundling)이 적용되는 것을 암시할 수 있다.

이러한 예시들에서 DMRS 설정 A, DMRS 설정 B, DMRS 설정 C와, Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2 간의 매핑 관계는 전술한 실시예 1과 같은 SS 블록과의 충돌을 고려한 DMRS 전송 방안에 기초하여 결정될 수 있다.

즉, DMRS 설정 A는 항상 Front-loaded DMRS인 것은 아니고, SS 블록과의 충돌 여부 및 SS 블록과 충돌하는 DMRS 설정의 개수에 기초하여 Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2 중의 어느 하나로 결정될 수 있다.

상기 표 20에서 오버헤드 정보에 해당하는 Overhead A, Overhead B, Overhead C, Overhead D의 각각은 최대 오버헤드(full overhead), 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중 어느 하나에 대응할 수 있다. 예를 들어, Overhead A, Overhead B, Overhead C, Overhead D가 최대 오버헤드, 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중에서 동일한 값에 매핑될 수도 있고, 서로 다른 값에 매핑될 수도 있다.

또한, 하나의 슬롯 내에서 하나 이상의 모든 DMRS 설정에 대해서 동일한 오버헤드가 적용될 수 있다.

상기 표 20의 예시에서, Number A, Number B, Number C, Number D, Overhead A, Overhead B, Overhead C, Overhead D가 어떤 값을 가지는지는 별도의 시그널링 없이 미리 정의되어 있어서 기지국과 단말이 미리 알고 있고, 이들 값의 특정 조합을 지시하는 비트 값(bit value)이 DCI 또는 상위계층 시그널링을 통해서 지시될 수 있다.

또는, Number A, Number B, Number C, Number D, Overhead A, Overhead B, Overhead C, Overhead D가 어떤 값을 가지는지를 상위계층 시그널링을 통하여 기지국이 단말에게 알려주고, 이들 값의 특정 조합을 지시하는 비트 값(bit value)이 DCI를 통해서 지시될 수도 있다.

실시예 2-4

본 실시예는 DMRS 설정에 대한 정보와 DMRS 오버헤드에 대한 정보가 하나의 시그널링 필드로서 구성되는 방안에 대한 것이다.

본 실시예에서 DMRS 설정에 대한 정보는, DMRS 설정 각각의 사용 여부를 지시하는 정보일 수 있다. 예를 들어, 하나의 슬롯 내의 각각의 DMRS 설정의 사용 여부와 하나의 슬롯 내의 각각의 DMRS 설정에 대한 오버헤드를 동시에 지시하는 시그널링 필드가 구성될 수 있다.

이러한 시그널링 필드는 예를 들어 아래의 표 21과 같은 2 비트 크기로 구성되거나, 아래의 표 22와 같은 3비트 크기로 구성될 수 있다.

Bit value	Front-loaded DMRS	Additional DMRS #1	Additional DMRS #2	Overhead
00	ON or OFF	ON or OFF	ON or OFF	Overhead A
01	ON or OFF	ON or OFF	ON or OFF	Overhead B
10	ON or OFF	ON or OFF	ON or OFF	Overhead C
11	ON or OFF	ON or OFF	ON or OFF	Overhead D

Bit value	Front-loaded DMRS	Additional DMRS #1	Additional DMRS #2	Overhead
000	ON or OFF	ON or OFF	ON or OFF	Overhead A
001	ON or OFF	ON or OFF	ON or OFF	Overhead B
010	ON or OFF	ON or OFF	ON or OFF	Overhead C
011	ON or OFF	ON or OFF	ON or OFF	Overhead D
100	ON or OFF	ON or OFF	ON or OFF	Overhead E
101	ON or OFF	ON or OFF	ON or OFF	Overhead F
110	ON or OFF	ON or OFF	ON or OFF	Overhead G
111	ON or OFF	ON or OFF	ON or OFF	Overhead H

표 21 또는 표 22의 예시에서 ON 또는 OFF는, 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 사용 여부를 지시할 수 있다. 즉, ON은 해당 DMRS 설정의 사용을 지시하고, OFF는 해당 DMRS 설정의 사용하지 않음을 지시할 수 있다.

서로 다른 비트 값이 ON 또는 OFF 중에서 동일한 값에 매핑될 수도 있고 서로 다른 값에 매핑될 수도 있다.

만약 시간 도메인 번들링이 적용되는 경우 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대해서 모두 OFF를 지시하는 비트 값이 포함될 수도 있다.

상기 표 21 또는 표 22에서 오버헤드 정보에 해당하는 Overhead A, Overhead B, Overhead C, Overhead D (또는, Overhead A, Overhead B, Overhead C, Overhead D, Overhead E, Overhead F, Overhead G, Overhead H)의 각각은 최대 오버헤드(full overhead), 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중 어느 하나에 대응할 수 있다. 예를 들어, Overhead A, Overhead B, Overhead C, Overhead D, Overhead E, Overhead F, Overhead G, Overhead H가 최대 오버헤드, 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중에서 동일한 값에 매핑될 수도 있고, 서로 다른 값에 매핑될 수도 있다.

또한, 하나의 슬롯 내에서 하나 이상의 모든 DMRS 설정에 대해서 동일한 오버헤드가 적용될 수 있다.

상기 표 21 또는 표 22의 예시에서, 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대해서 ON 또는 OFF 중에 어떤 값을 가지는지와, Overhead A, Overhead B, Overhead C, Overhead D, Overhead E, Overhead F, Overhead G, Overhead H가 어떤 값을 가지는지는 별도의 시그널링 없이 미리 정의되어 있어서 기지국과 단말이 미리 알고 있고, 이들 값의 특정 조합을 지시하는 비트 값(bit value)이 DCI 또는 상위계층 시그널링을 통해서 지시될 수 있다.

또는, 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대해서 ON 또는 OFF 중에 어떤 값을 가지는지와, Overhead A, Overhead B, Overhead C, Overhead D, Overhead E, Overhead F, Overhead G, Overhead H가 어떤 값을 가지는지를 상위계층 시그널링을 통하여 기지국이 단말에게 알려주고, 이들 값의 특정 조합을 지시하는 비트 값(bit value)이 DCI를 통해서 지시될 수도 있다.

실시예 2-5

본 실시예는 DMRS 설정에 대한 정보와 DMRS 오버헤드에 대한 정보가 하나의 시그널링 필드로서 구성되는 방안에 대한 것이다.

본 실시예에서 DMRS 설정에 대한 정보는, DMRS 설정 각각의 사용 여부를 지시하는 정보일 수 있다. 예를 들어, 하나의 슬롯 내의 각각의 DMRS 설정의 사용 여부와 하나의 슬롯 내의 각각의 DMRS 설정에 대한 오버헤드를 동시에 지시하는 시그널링 필드가 구성될 수 있다.

이러한 시그널링 필드는 예를 들어 아래의 표 23과 같은 2 비트 크기로 구성되거나, 아래의 표 24와 같은 3비트 크기로 구성될 수 있다.

Bit value	Front-loaded DMRS	Additional DMRS #1	Additional DMRS #2	Overhead #0	Overhead #1	Overhead #2
00	ON or OFF	ON or OFF	ON or OFF	Overhead A0	Overhead A1	Overhead A2
01	ON or OFF	ON or OFF	ON or OFF	Overhead B0	Overhead B1	Overhead B2
10	ON or OFF	ON or OFF	ON or OFF	Overhead C0	Overhead C1	Overhead C2
11	ON or OFF	ON or OFF	ON or OFF	Overhead D0	Overhead D1	Overhead D2

Bit value	Front-loaded DMRS	Additional DMRS #1	Additional DMRS #2	Overhead #0	Overhead #1	Overhead #2
000	ON or OFF	ON or OFF	ON or OFF	Overhead A0	Overhead A1	Overhead A2
001	ON or OFF	ON or OFF	ON or OFF	Overhead B0	Overhead B1	Overhead B2
010	ON or OFF	ON or OFF	ON or OFF	Overhead C0	Overhead C1	Overhead C2
011	ON or OFF	ON or OFF	ON or OFF	Overhead D0	Overhead D1	Overhead D2
100	ON or OFF	ON or OFF	ON or OFF	Overhead E0	Overhead E1	Overhead E2
101	ON or OFF	ON or OFF	ON or OFF	Overhead F0	Overhead F1	Overhead F2
110	ON or OFF	ON or OFF	ON or OFF	Overhead G0	Overhead G1	Overhead G2
111	ON or OFF	ON or OFF	ON or OFF	Overhead H0	Overhead H1	Overhead H2

표 23 또는 표 24의 예시에서 ON 또는 OFF는, 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 사용 여부를 지시할 수 있다. 즉, ON은 해당 DMRS 설정의 사용을 지시하고, OFF는 해당 DMRS 설정의 사용하지 않음을 지시할 수 있다.

서로 다른 비트 값이 ON 또는 OFF 중에서 동일한 값에 매핑될 수도 있고 서로 다른 값에 매핑될 수도 있다.

만약 시간 도메인 번들링이 적용되는 경우 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대해서 모두 OFF를 지시하는 비트 값이 포함될 수도 있다.

상기 표 23 또는 표 24에서 Overhead #0는 Front-loaded DMRS에 대한 오버헤드를 지시하고, Overhead #1은 Additional DMRS #1에 대한 오버헤드를 지시하고, Overhead #2는 Additional DMRS #2에 대한 오버헤드를 지시할 수 있다.

오버헤드 정보에 해당하는 Overhead A0, B0, C0, D0, E0, F0, G0, H0, Overhead A1, B1, C1, D1, E1, F1, G1, H1, Overhead A2, B2, C2, D2, E2, F2, G2, H2의 각각은 최대 오버헤드(full overhead), 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중 어느 하나에 대응할 수 있다. 예를 들어, Overhead A0, B0, C0, D0, E0, F0, G0, H0, Overhead A1, B1, C1, D1, E1, F1, G1, H1, Overhead A2, B2, C2, D2, E2, F2, G2, H2가 최대 오버헤드, 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중에서 동일한 값에 매핑될 수도 있고, 서로 다른 값에 매핑될 수도 있다.

또한, 하나의 슬롯 내에서 하나 이상의 모든 DMRS 설정에 대해서 동일한 오버헤드가 적용될 수도 있고 서로 다른 오버헤드가 적용될 수도 있다.

상기 표 23 또는 표 24의 예시에서, 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대해서 ON 또는 OFF 중에 어떤 값을 가지는지와, Overhead A0, B0, C0, D0, E0, F0, G0, H0, Overhead A1, B1, C1, D1, E1, F1, G1, H1, Overhead A2, B2, C2, D2, E2, F2, G2, H2가 어떤 값을 가지는지는 별도의 시그널링 없이 미리 정의되어 있어서 기지국과 단말이 미리 알고 있고, 이들 값의 특정 조합을 지시하는 비트 값(bit value)이 DCI 또는 상위계층 시그널링을 통해서 지시될 수 있다.

또는, 하나의 슬롯 내의 3가지의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대해서 ON 또는 OFF 중에 어떤 값을 가지는지와, Overhead A0, B0, C0, D0, E0, F0, G0, H0, Overhead A1, B1, C1, D1, E1, F1, G1, H1, Overhead A2, B2, C2, D2, E2, F2, G2, H2가 어떤 값을 가지는지를 상위계층 시그널링을 통하여 기지국이 단말에게 알려주고, 이들 값의 특정 조합을 지시하는 비트 값(bit value)이 DCI를 통해서 지시될 수도 있다.

전술한 실시예 2-1, 2-2, 2-3, 2-4 및 2-5에 있어서, 오버헤드(Overhead) 정보가 최대 오버헤드(full overhead), 1/2 오버헤드, 1/3 오버헤드, 2/3 오버헤드 중 어느 하나의 값을 가지더라도, 해당 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2) 중에서 사용되지 않는(즉, OFF인) 설정에 대해서는 오버헤드의 값이 0인 것으로 해석된다.

도 10은 본 개시에 따른 하향링크 DMRS 송수신 방법을 설명하기 위한 흐름도이다.

단계 S1010에서 기지국은 하향링크(DL) 전송될 DMRS에 대해서 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들을 결정하고, 이를 상위계층 시그널링을 통해서 단말에게 지시할 수 있다.

예를 들어, 상기 실시예 2의 세부적인 예시들에서 정의하는 시그널링 필드의 포맷 및 해당 시그널링 필드의 비트 값이 지시하는 내용에 대해서, 기지국이 단말에게 상위계층 시그널링을 통해 알려줄 수 있다.

만약, 하나의 슬롯 내의 복수의 DMRS 설정에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들이 미리 정의되어 기지국 및 단말이 알고 있는 경우에는 단계 S1010은 생략될 수 있다.

단계 S1020에서 기지국은 DL DMRS에 대해서 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 지시하는 정보를 DCI를 통하여 단말에게 지시할 수 있다.

예를 들어, 상기 실시예 2의 세부적인 예시들에서 정의하는 시그널링 필드의 특정 비트 값을 기지국이 단말에게 지시함으로써, 어떤 DMRS 설정이 사용되고 해당 DMRS 설정의 오버헤드가 무엇인지를 알려줄 수 있다.

단계 S1030에서 기지국은 단말에게 지시한 정보에 따라서 DMRS를 생성할 수 있다.

단계 S1040에서 기지국은 단말에게 지시한 정보에 따라서 사용되는 DMRS 설정 및 오버헤드에 기초하여 DL DMRS를 하향링크 물리 자원 상에 매핑하여 단말에게 전송할 수 있다.

단계 S1050에서 단말은 기지국으로부터 수신한 DL DMRS에 기초하여 DL 채널을 추정할 수 있다.

도 11은 본 개시에 따른 상향링크 DMRS 송수신 방법을 설명하기 위한 흐름도이다.

단계 S1110에서 기지국은 상향링크(UL) 전송될 DMRS에 대해서 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들을 결정하고, 이를 상위계층 시그널링을 통해서 단말에게 지시할 수 있다.

예를 들어, 상기 실시예 2의 세부적인 예시들에서 정의하는 시그널링 필드의 포맷 및 해당 시그널링 필드의 비트 값이 지시하는 내용에 대해서, 기지국이 단말에게 상위계층 시그널링을 통해 알려줄 수 있다.

만약, 하나의 슬롯 내의 복수의 DMRS 설정에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들이 미리 정의되어 기지국 및 단말이 알고 있는 경우에는 단계 S1110은 생략될 수 있다.

단계 S1120에서 기지국은 UL DMRS에 대해서 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 지시하는 정보를 DCI를 통하여 단말에게 지시할 수 있다.

예를 들어, 상기 실시예 2의 세부적인 예시들에서 정의하는 시그널링 필드의 특정 비트 값을 기지국이 단말에게 지시함으로써, 어떤 DMRS 설정이 사용되고 해당 DMRS 설정의 오버헤드가 무엇인지를 알려줄 수 있다.

단계 S1130에서 단말은 기지국으로부터 수신한 DMRS 설정에 대한 정보에 따라서 DMRS를 생성할 수 있다.

단계 S1140에서 단말은 기지국으로부터 수신한 DMRS 설정에 대한 정보에 따라서 사용되는 DMRS 설정 및 오버헤드에 기초하여 UL DMRS를 상향링크 물리 자원 상에 매핑하여 단말에게 전송할 수 있다.

단계 S1150에서 기지국은 단말로부터 수신한 UL DMRS에 기초하여 UL 채널을 추정할 수 있다.

도 12는 본 개시에 따른 무선 디바이스의 구성을 나타내는 도면이다.

기지국 장치(1200)는 프로세서(1210), 안테나부(1220), 트랜시버(1230), 메모리(1240)를 포함할 수 있다.

프로세서(1210)는 베이스밴드 관련 신호 처리를 수행하며, 상위계층 처리부(1211) 및 물리계층 처리부(1215)를 포함할 수 있다. 상위계층 처리부(1211)는 MAC(Medium Access Control) 계층, RRC(Radio Resource Control) 계층, 또는 그 이상의 상위계층의 동작을 처리할 수 있다. 물리계층 처리부(1215)는 물리(physical, PHY) 계층의 동작(예를 들어, 상향링크 수신 신호 처리, 하향링크 송신 신호 처리)을 처리할 수 있다. 프로세서(1210)는 베이스밴드 관련 신호 처리를 수행하는 것 외에도, 기지국 장치(1200) 전반의 동작을 제어할 수도 있다.

안테나부(1220)는 하나 이상의 물리적 안테나를 포함할 수 있고, 복수개의 안테나를 포함하는 경우 MIMO(Multiple Input Multiple Output) 송수신을 지원할 수 있다. 트랜시버(1230)는 무선 주파수(RF) 송신기와 RF 수신기를 포함할 수 있다. 메모리(1240)는 프로세서(1210)의 연산 처리된 정보, 기지국 장치(1200)의 동작에 관련된 소프트웨어, 운영체제, 애플리케이션 등을 저장할 수 있으며, 버퍼 등의 구성요소를 포함할 수도 있다.

기지국 장치(1200)의 프로세서(1210)는 본 발명에서 설명하는 실시예들에서의 기지국 동작을 구현하도록 설정될 수 있다.

예를 들어, 기지국 장치(1200)의 프로세서(1210)의 상위계층 처리부(1211)는 DMRS 설정 후보 정보 생성부(1212)를 포함할 수 있다.

DMRS 설정 후보 정보 생성부(1212)는, UL/DL DMRS에 대해서 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들을 결정하고, 이를 지시하는 정보를 생성할 수 있다.

상위계층 처리부(1211)는 DL/UL DMRS에 대한 DMRS 설정 후보 정보를 상위계층 시그널링(예를 들어, RRC 시그널링)을 통하여 단말 장치(1250)로 전송할 수 있다.

기지국 장치(1200)의 프로세서(1210)의 물리계층 처리부(1215)는 DMRS 설정 정보 전송부(1216), DMRS 송수신부(1217), 채널 추정부(1218)를 포함할 수 있다.

DMRS 설정 정보 전송부(1216)는 DL/UL DMRS에 대한 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 지시하는 정보를 DCI를 통하여 단말 장치(1250)로 전송할 수 있다.

DMRS 송수신부(1217)는 DL DMRS에 대해서 하나의 슬롯 내에서 사용되는 DMRS 설정 및 각각의 DMRS 설정에 대한 오버헤드에 기초하여, DL DMRS를 물리 자원 상에 매핑하여 트랜시버(1230)를 통하여 단말 장치(1250)에게 전송할 수 있다. 또한, DMRS 송수신부(1217)는 UL DMRS에 대한 하나의 슬롯 내에서 사용되는 DMRS 설정 및 각각의 DMRS 설정에 대한 오버헤드에 기초하여 결정되는 물리 자원 상에서 단말 장치(1250)로부터 전송되는 UL DMRS를 트랜시버(1230)를 통하여 수신할 수 있다.

채널 추정부(1218)는 단말 장치(1250)로부터 수신된 UL DMRS를 기지국 장치(1200)가 생성한 DMRS와 비교하여 UL 채널을 추정할 수 있다.

단말 장치(1250)는 프로세서(1260), 안테나부(1270), 트랜시버(1280), 메모리(1290)를 포함할 수 있다.

프로세서(1260)는 베이스밴드 관련 신호 처리를 수행하며, 상위계층 처리부(1261) 및 물리계층 처리부(1265)를 포함할 수 있다. 상위계층 처리부(1261)는 MAC 계층, RRC 계층, 또는 그 이상의 상위계층의 동작을 처리할 수 있다. 물리계층 처리부(1265)는 PHY 계층의 동작(예를 들어, 하향링크 수신 신호 처리, 상향링크 송신 신호 처리 등)을 처리할 수 있다. 프로세서(1260)는 베이스밴드 관련 신호 처리를 수행하는 것 외에도, 단말 장치(1250) 전반의 동작을 제어할 수도 있다.

안테나부(1270)는 하나 이상의 물리적 안테나를 포함할 수 있고, 복수개의 안테나를 포함하는 경우 MIMO 송수신을 지원할 수 있다. 트랜시버(1280)는 RF 송신기와 RF 수신기를 포함할 수 있다. 메모리(1290)는 프로세서(1260)의 연산 처리된 정보, 단말 장치(1250)의 동작에 관련된 소프트웨어, 운영체제, 애플리케이션 등을 저장할 수 있으며, 버퍼 등의 구성요소를 포함할 수도 있다.

단말 장치(1250)의 프로세서(1260)는 본 발명에서 설명하는 실시예들에서의 단말의 동작을 구현하도록 설정될 수 있다.

예를 들어, 단말 장치(1250)의 프로세서(1260)의 상위계층 처리부(1261)는 DMRS 설정 후보 정보 식별부(1262)를 포함할 수 있다.

DMRS 설정 후보 정보 식별부(1262)는. 기지국 장치(1200)로부터 상위계층 시그널링을 통하여 수신된 하향링크 또는 상향링크(DL/UL) DMRS에 대한 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들이 무엇인지 식별할 수 있다.

단말 장치(1250)의 프로세서(1260)의 물리계층 처리부(1265)는 DL/UL DMRS에 대한 DMRS 설정 정보 수신부(1266), DMRS 송수신부(1267), 채널 추정부(1268)를 포함할 수 있다.

DMRS 설정 정보 수신부(1266)는 기지국 장치(1200)으로부터 DCI를 통해 수신되는 DL/UL DMRS에 대한 하나의 슬롯 내의 복수의 DMRS 설정(Front-loaded DMRS, Additional DMRS #1, Additional DMRS #2)에 대한 개수 또는 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 확인할 수 있다.

DMRS 송수신부(1267)는 UL DMRS에 대한 D 하나의 슬롯 내에서 사용되는 DMRS 설정 및 각각의 DMRS 설정에 대한 오버헤드에 기초하여, UL DMRS를 물리 자원 상에 매핑하여 트랜시버(1230)를 통하여 기지국 장치(1200)에게 전송할 수 있다. 또한, DMRS 송수신부(1267)는 DL DMRS에 대한 하나의 슬롯 내에서 사용되는 DMRS 설정 및 각각의 DMRS 설정에 대한 오버헤드에 기초하여 결정되는 물리 자원 상에서 기지국 장치(1200)로부터 전송되는 DL DMRS를 트랜시버(1230)를 통하여 수신할 수 있다.

채널 추정부(1268)는 기지국 장치(1200)로부터 수신된 DL DMRS를 단말 장치(1250)가 생성한 DMRS와 비교하여 DL 채널을 추정할 수 있다.

기지국 장치(1200) 및 단말 장치(1250)의 동작에 있어서 본 발명의 예시들에서 설명한 사항이 동일하게 적용될 수 있으며, 중복되는 설명은 생략한다.

본 개시의 예시적인 방법들은 설명의 명확성을 위해서 동작의 시리즈로 표현되어 있지만, 이는 단계가 수행되는 순서를 제한하기 위한 것은 아니며, 필요한 경우에는 각각의 단계가 동시에 또는 상이한 순서로 수행될 수도 있다. 본 개시에 따른 방법을 구현하기 위해서, 예시하는 단계에 추가적으로 다른 단계를 포함하거나, 일부의 단계를 제외하고 나머지 단계를 포함하거나, 또는 일부의 단계를 제외하고 추가적인 다른 단계를 포함할 수도 있다.

본 개시의 다양한 실시 예는 모든 가능한 조합을 나열한 것이 아니고 본 개시의 대표적인 양상을 설명하기 위한 것이며, 다양한 실시 예에서 설명하는 사항들은 독립적으로 적용되거나 또는 둘 이상의 조합으로 적용될 수도 있다.

또한, 본 개시의 다양한 실시 예는 하드웨어, 펌웨어(firmware), 소프트웨어, 또는 그들의 결합 등에 의해 구현될 수 있다. 하드웨어에 의한 구현의 경우, 하나 또는 그 이상의 ASICs(Application Specific Integrated Circuits), DSPs(Digital Signal Processors), DSPDs(Digital Signal Processing Devices), PLDs(Programmable Logic Devices), FPGAs(Field Programmable Gate Arrays), 범용 프로세서(general processor), 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 등에 의해 구현될 수 있다.

본 개시의 범위는 다양한 실시 예의 방법에 따른 동작이 장치 또는 컴퓨터 상에서 실행되도록 하는 소프트웨어 또는 머신-실행가능한 명령들(예를 들어, 운영체제, 애플리케이션, 펌웨어(firmware), 프로그램 등), 및 이러한 소프트웨어 또는 명령 등이 저장되어 장치 또는 컴퓨터 상에서 실행 가능한 비-일시적 컴퓨터-판독가능 매체(non-transitory computer-readable medium)를 포함한다.

Claims (1)

1. 무선 통신 시스템에서 단말이 복조참조신호(DMRS)를 수신하는 방법에 있어서,
   하나의 슬롯 내의 복수의 DMRS 설정에 대한 개수 또는 상기 복수의 DMRS 설정의 각각의 사용여부에 대한 후보들, 및 상기 복수의 DMRS 설정에 대해서 공통으로 적용되는 또는 개별적으로 적용되는 오버헤드의 후보들 중에서, 특정 조합을 지시하는 정보를 상기 기지국으로부터 수신하는 단계;
   상기 특정 조합에 의해서 지시되는 물리 자원 상에서 상기 DMRS를 수신하는 단계; 및
   수신된 DMRS를 이용하여 하향링크 채널을 추정하는 단계를 포함하는, DMRS 수신 방법.
   

Images