KR20190016529A - Thin film transistor array panel and manufacturing method for a thin film transistor array panel - Google Patents
Thin film transistor array panel and manufacturing method for a thin film transistor array panel Download PDFInfo
- Publication number
- KR20190016529A KR20190016529A KR1020190015017A KR20190015017A KR20190016529A KR 20190016529 A KR20190016529 A KR 20190016529A KR 1020190015017 A KR1020190015017 A KR 1020190015017A KR 20190015017 A KR20190015017 A KR 20190015017A KR 20190016529 A KR20190016529 A KR 20190016529A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- source electrode
- drain electrode
- data line
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 41
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 27
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000010949 copper Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 229910052750 molybdenum Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 80
- 239000010408 film Substances 0.000 description 56
- 239000000463 material Substances 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 5
- 239000011572 manganese Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법에 관한 것이다.The present invention relates to a thin film transistor display panel and a thin film transistor panel manufacturing method.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.In general, a flat panel display such as a liquid crystal display or an organic light emitting display includes a plurality of pairs of electric field generating electrodes and an electro-optical active layer interposed therebetween. In the case of a liquid crystal display device, a liquid crystal layer is included as an electro-optical active layer, and an organic light emitting layer is included as an electro-optical active layer in an organic light emitting display device.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상이 표시된다.One of the pair of electric field generating electrodes is usually connected to a switching element to receive an electric signal, and the electro-optic active layer converts the electric signal into an optical signal to display an image.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line) 등의 신호선이 평판 표시 장치에 구비된다.In a flat panel display device, a thin film transistor (TFT), which is a three terminal device, is used as a switching device, and a gate line for transmitting a scan signal for controlling the thin film transistor and a signal to be applied to the pixel electrode A signal line such as a data line to be transmitted is provided in the flat panel display.
한편, 표시 장치의 면적이 커짐에 따라, 고속 구동을 실현하기 위해 산화물 반도체 기술이 연구되고 있고, 신호선의 저항을 감소시키기 방법이 연구되고 있다. 특히, 신호선의 저항을 감소시키기 위해 주배선층을 구리, 구리 합금, 몰리브덴 또는 몰리브덴 합금 등으로 형성할 수 있는데, 금속으로 형성된 주배선층과 산화물 반도체와의 상호 작용 및 공정 상 다른 막들과의 반응 등으로 인해 박막 트랜지스터 특성이 떨어지는 문제가 있다.On the other hand, as the area of a display device increases, an oxide semiconductor technology has been studied to realize high-speed driving, and a method of reducing the resistance of a signal line has been studied. Particularly, in order to reduce the resistance of the signal line, the main wiring layer may be formed of copper, a copper alloy, a molybdenum, or a molybdenum alloy or the like. The interaction between the main wiring layer made of metal and the oxide semiconductor, There is a problem that the characteristics of the thin film transistor are deteriorated.
본 발명이 해결하고자 하는 과제는 금속 산화물로 박막 트랜지스터의 단자를 형성하는 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film transistor display panel and a thin film transistor panel manufacturing method for forming terminals of a thin film transistor using metal oxide.
일 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 기판 위에 위치하는 산화물 반도체층, 상기 산화물 반도체층 위에 위치하는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 위치하고, 제1 접촉 구멍을 포함하는 제1 절연막, 상기 제1 절연막 위에 위치하고 상기 게이트선과 교차하는 데이터선, 상기 데이터선 위에 위치하고, 제2 접촉 구멍을 포함하는 제2 절연막 그리고 상기 제2 절연막 위에 위치하는 화소 전극 및 연결부를 포함하고, 상기 소스 전극 및 상기 드레인 전극은 금속 산화물로 형성되며, 상기 데이터선은 상기 소스 전극 및 상기 드레인 전극과 다른 물질인 금속으로 형성되며, 상기 데이터선은 상기 소스 전극과 직접 접촉하지 않고, 상기 연결부는 상기 제1 접촉 구멍을 통해서 상기 데이터선과 상기 소스 전극과 접촉하며, 상기 데이터선은 상기 연결부를 통해 상기 소스 전극과 전기적으로 연결되고, 상기 게이트 전극과 중첩하여 위치하는 상기 소스 전극 및 상기 드레인 전극 부분의 상부면은 상기 제1 절연막과 접촉한다.The thin film transistor panel according to an embodiment of the present invention includes a substrate, a gate line disposed on the substrate, the gate line including a gate electrode, a gate insulating film disposed on the gate line, an oxide semiconductor layer positioned on the substrate, A first contact hole located on the source electrode and the drain electrode and including a first contact hole, a data line located on the first insulating film and intersecting the gate line, a second contact hole located on the data line, Wherein the source electrode and the drain electrode are formed of a metal oxide and the data line is formed of a material other than the source electrode and the drain electrode, And the data line is formed of a metal The connection portion is in contact with the data line and the source electrode through the first contact hole, the data line is electrically connected to the source electrode through the connection portion, and the data line is overlapped with the gate electrode And the upper surface of the source electrode portion and the drain electrode portion which are located in contact with the first insulating film.
상기 화소 전극은 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되고, 상기 화소 전극과 상기 연결부는 동일한 층에 위치할 수 있다.The pixel electrode may be connected to the drain electrode through the second contact hole, and the pixel electrode and the connection portion may be located in the same layer.
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층과 접촉할 수 있다.The source electrode and the drain electrode may be in contact with the oxide semiconductor layer.
상기 소스 전극 및 상기 드레인 전극은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함할 수 있다.The source electrode and the drain electrode may include at least one of indium, gallium, zinc, tin, and aluminum.
상기 데이터선은 알루미늄, 은, 구리, 망간, 몰리브덴, 크롬, 탄탈륨, 티타늄 중 적어도 하나를 포함하는 금속 또는 금속 합금일 수 있다.The data line may be a metal or a metal alloy containing at least one of aluminum, silver, copper, manganese, molybdenum, chromium, tantalum, and titanium.
일 실시예에 따른 박막 트랜지스터 표시판 제조 방법은 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 기판 위에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층 위에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 제1 접촉 구멍을 포함하는 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 상기 게이트선과 교차하는 데이터선을 형성하는 단계, 상기 데이터선 위에 제2 접촉 구멍을 포함하는 제2 절연막을 형성하는 단계 그리고 상기 제2 절연막 위에 화소 전극 및 연결부를 형성하는 단계를 포함하고, 상기 소스 전극 및 상기 드레인 전극은 금속 산화물로 형성하고, 상기 데이터선은 상기 소스 전극 및 상기 드레인 전극과 다른 물질인 금속으로 형성하며, 상기 데이터선은 상기 소스 전극과 직접 접촉하지 않고, 상기 연결부는 상기 제1 접촉 구멍 내에서 형성되고, 상기 데이터선 및 상기 소스 전극과 동시에 접촉하도록 형성하며, 상기 데이터선은 상기 연결부를 통해 상기 소스 전극과 전기적으로 연결되고, 상기 게이트 전극과 중첩하여 위치하는 상기 소스 전극 및 상기 드레인 전극 부분의 상부면은 상기 제1 절연막과 접촉하도록 형성한다.A method of manufacturing a thin film transistor panel according to an embodiment includes forming a gate line including a gate electrode on a substrate, forming a gate insulating film on the gate line, forming an oxide semiconductor layer on the substrate, Forming a source electrode and a drain electrode on the source electrode and the drain electrode, forming a first insulating film including a first contact hole on the source electrode and the drain electrode, forming a data line crossing the gate line on the first insulating film Forming a second insulating layer including a second contact hole on the data line, and forming a pixel electrode and a connection portion on the second insulating layer, wherein the source electrode and the drain electrode are formed of a metal oxide And the data line is different from the source electrode and the drain electrode Wherein the data line is not in direct contact with the source electrode, the connecting portion is formed in the first contact hole, and is formed so as to be in contact with the data line and the source electrode at the same time, The source electrode and the drain electrode overlapping the gate electrode are formed to be in contact with the first insulating layer.
상기 화소 전극은 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 형성할 수 있다.The pixel electrode may be connected to the drain electrode through the second contact hole.
상기 화소 전극과 상기 연결부는 동일한 층에 형성할 수 있다.The pixel electrode and the connection portion may be formed on the same layer.
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층과 접촉하도록 형성할 수 있다.The source electrode and the drain electrode may be formed in contact with the oxide semiconductor layer.
본 발명의 한 실시예에 따르면, 금속 산화물을 사용하여 소스 전극 및 드레인 전극을 형성함으로써 박막 트랜지스터의 특성을 개선할 수 있고, 신호를 전달하는 메인 신호선은 저항이 낮은 물질로 분리 형성함으로써 RC 딜레이가 발생하는 것을 차단할 수 있다.According to one embodiment of the present invention, the characteristics of the thin film transistor can be improved by forming the source electrode and the drain electrode using the metal oxide, and the main signal line for transmitting the signal is separated and formed into a low resistance material, Can be blocked.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 제조 방법을 나타내는 평면도 및 단면도들이다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 제조 방법을 나타내는 평면도 및 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.
도 16은 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.
도 17은 본 발명의 일 실시예에 따른 박막 트랜지스터의 특성을 나타내는 그래프이다.1 to 8 are a plan view and a cross-sectional view illustrating a method of manufacturing a thin film transistor panel according to an embodiment of the present invention.
9 to 14 are a plan view and a cross-sectional view illustrating a method of manufacturing a thin film transistor panel according to an embodiment of the present invention.
15 is a cross-sectional view illustrating a thin film transistor according to an embodiment of the present invention.
16 is a cross-sectional view illustrating a thin film transistor according to an embodiment of the present invention.
17 is a graph showing characteristics of a thin film transistor according to an embodiment of the present invention.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Also, when a layer is referred to as being "on" another layer or substrate, it may be formed directly on another layer or substrate, or a third layer may be interposed therebetween. Like numbers refer to like elements throughout the specification.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 제조 방법을 나타내는 평면도 및 단면도들이다. 도 2는 도 1의 절단선 II-II를 따라 자른 단면도이고, 도 4는 도 3의 절단선 IV-IV를 따라 자른 단면도이며, 도 6은 도 5의 절단선 VI-VI를 따라 자른 단면도이고, 도 8은 도 7의 절단선 VIII-VIII를 따라 자른 단면도이다.1 to 8 are a plan view and a cross-sectional view illustrating a method of manufacturing a thin film transistor panel according to an embodiment of the present invention. FIG. 2 is a sectional view taken along line II-II in FIG. 1, FIG. 4 is a sectional view taken along a line IV-IV in FIG. 3, FIG. 6 is a cross-sectional view taken along a line VI- , And FIG. 8 is a sectional view taken along the cutting line VIII-VIII in FIG.
도 1 및 도 2를 참고하면, 기판(110) 위에 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)을 형성한다. 복수의 게이트선(121) 각각은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함하도록 형성한다.Referring to FIGS. 1 and 2, a gate signal is transmitted on a
게이트선(121) 및 게이트 전극(124)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta) 또는 망간(Mn) 등으로 이루어질 수 있다.The
본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 단일막으로 형성하는 것으로 설명하였으나, 서로 물리적 성질이 다른 막들이 조합되어 이중막 또는 삼중막 등 다층막 형태로 형성할 수 있다.Although the
게이트선(121) 위에 산화 규소 또는 질화 규소 따위의 절연 물질로 게이트 절연막(140)을 형성한다. 본 실시예에서 단일막 형태로 게이트 절연막(140)을 형성하는 것으로 설명하였으나, 질화 규소(SiNx) 또는 산질화 규소(SiON)로 이루어진 하부막과 산화 규소(SiO2)로 이루어진 상부막의 구조로 게이트 절연막(140)을 형성할 수 있다.A
게이트 절연막(140) 위에 산화물 반도체로 이루어진 복수의 반도체층(154) 및 복수의 소스 전극(173) 및 복수의 드레인 전극(175)을 형성한다. 반도체층(154) 및 반도체층(151)은 게이트 전극(124)에 대응하는 부분에 섬형으로 형성한다. 반도체층(151)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다. 소스 전극(173) 및 드레인 전극(175)은 금속 산화물로 형성한다. 소스 전극(173) 및 드레인 전극(175)을 형성하는 금속 산화물은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함한다.A plurality of
이하, 반도체층(151), 소스 전극(173) 및 드레인 전극(175)을 형성하는 방법에 대해 좀 더 자세히 설명하기로 한다.Hereinafter, a method for forming the semiconductor layer 151, the
게이트 절연막(140) 위에 산화물 반도체 물질층과 소스/드레인 물질층을 차례로 적층한 후에 소스/드레인 물질층 위에 감광막 패턴(미도시)을 형성한다. 감광막 패턴은 소스 전극(173) 및 드레인 전극(175)을 형성할 위치에 대응하는 제1 영역과 박막 트랜지스터의 채널 영역이 형성될 위치에 대응하면서 제1 영역보다 두께가 얇은 제2 영역을 포함한다. 감광막 패턴의 두께 차이는 마스크를 이용하여 조사하는 빛의 양을 조절하거나 리플로우 방법을 이용하여 형성할 수 있다. 빛을 양을 조절하는 경우에는 마스크에 슬릿 패턴 또는 격자 패턴이나 반투명층이 형성되어 있을 수 있다.After the oxide semiconductor material layer and the source / drain material layer are sequentially stacked on the
감광막 패턴을 마스크로 하여 소스/드레인 물질층과 산화물 반도체 물질층을 식각함으로써 감광막 패턴에 의해 덮여 있지 않은 게이트 전극(124) 바깥쪽에 위치하는 소스/드레인 물질층과 산화물 반도체 물질층이 제거되어 섬형의 소스 전극 및 드레인 전극 패턴을 형성한다.By etching the source / drain material layer and the oxide semiconductor material layer using the photoresist pattern as a mask, the source / drain material layer and the oxide semiconductor material layer, which are not covered by the photoresist pattern, are removed, Thereby forming a source electrode and a drain electrode pattern.
감광막 패턴을 에치백하여 얇은 두께의 제2 영역을 제거함으로써 채널 영역이 형성되는 위치의 소스 전극 및 드레인 전극 패턴을 노출한다. 이 때, 노출된 소스 전극 패턴 및 드레인 전극 패턴을 식각하여 채널 영역을 포함하는 반도체층(154)과 소스 전극(173) 및 드레인 전극(175)을 형성한다.The photoresist pattern is etched back to expose the source electrode and the drain electrode pattern at the position where the channel region is formed by removing the second region having a small thickness. At this time, the exposed source electrode pattern and the drain electrode pattern are etched to form the
이 때 사용하는 식각액은 소스/드레인 물질층은 식각하면서 산화물 반도체 물질층은 식각하지 않는 식각액을 사용하여 선택적으로 식각 공정을 진행할 수 있다.The etchant may be selectively etched using an etchant that etches the source / drain material layer but does not etch the oxide semiconductor material layer.
소스 전극(173)은 게이트 전극(124)과 중첩하고 대체적으로 U자 형상을 가지도록 형성할 수 있다. 드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주보며 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되는 모양으로 형성할 수 있다. 이러한 소스 전극(173) 및 드레인 전극(175)의 구조는 하나의 예시이며, 다양한 모양으로 변형 가능하다.The
산화물 반도체층(154)은 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 산화물 반도체층(154)은 산화물 반도체층(154)의 노출된 부분을 제외하고 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.The
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 산화물 반도체층(154)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이에 형성된다.One
도 3 및 도 4를 참고하면, 게이트 절연막(140) 위에 소스 전극(173), 드레인 전극(175) 및 산화물 반도체층(154)의 노출된 부분을 덮도록 하부 보호막(180a)을 형성한다. 하부 보호막(180a)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.3 and 4, the lower
그 다음, 하부 보호막(180a) 위에 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차하는 복수의 데이터선(171)을 형성한다. 데이터선(171)은 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리망간과 같은 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다. 예를 들어, 몰리브덴 합금으로 Mo-Nb, Mo-Ti가 있다. 또는 소스 전극(173) 및 드레인 전극(175)은 ITO, IZO, AZO 등의 투명성 도전 물질로 만들어질 수도 있다. 소스 전극(173) 및 드레인 전극(175)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, Mo/Al/Mo, Mo/Al, Mo/Cu, CuMn/Cu, Ti/Cu 등이 있다.Then, a plurality of
도 5 및 도 6을 참고하면, 하부 보호막(180a)과 데이터선(171)을 덮도록 상부 보호 물질층을 증착한다. 이후 상부 보호 물질층을 패터닝하여 데이터선(171)과 소스 전극(173)의 일부분을 노출하는 제1 접촉 구멍(184)과 드레인 전극(175)의 일부분을 노출하는 제2 접촉 구멍(185)을 갖는 상부 보호막(180b)을 형성한다. 여기서, 제1 접촉 구멍(184)과 제2 접촉 구멍(185)을 형성하는 과정에서 하부 보호막(180a)도 패터닝되어 상부 보호막(180b)과 함께 제1 접촉 구멍(184) 및 제2 접촉 구멍(185)을 형성한다.Referring to FIGS. 5 and 6, a top protective layer is deposited to cover the bottom
상부 보호막(180b)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.The upper
도 7 및 도 8을 참고하면, 제1 접촉 구멍(184)과 제2 접촉 구멍(185)을 채우도록 상부 보호막(180b) 위에 전도성 물질층을 증착한다. 이후 전도성 물질층을 패터닝하여 제1 접촉 구멍(184) 내에서 데이터선(171)및 소스 전극(173)과 접촉하는 연결부(190)와 제2 접촉 구멍(185) 내에서 드레인 전극(175)과 접촉하는 화소 전극(191)을 형성한다. 연결부(190)와 화소 전극(191)은 동일한 전도성 물질층을 패터닝하여 형성되기 때문에 동일한 레벨에 위치한다.Referring to FIGS. 7 and 8, a layer of a conductive material is deposited over the top
여기서, 연결부(190)는 데이터선(171)과 소스 전극(173)을 전기적으로 연결하고, 화소 전극(191)은 제2 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받을 수 있다. The
연결부(190) 및 화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.The
도 9 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 제조 방법을 나타내는 평면도 및 단면도들이다. 도 10은 도 9의 절단선 X-X를 따라 자른 단면도이고, 도 12는 도 11의 절단선 XII-XII를 따라 자른 단면도이며, 도 14는 도 13의 절단선 XIV-XIV를 따라 자른 단면도이다.9 to 14 are a plan view and a cross-sectional view illustrating a method of manufacturing a thin film transistor panel according to an embodiment of the present invention. FIG. 10 is a cross-sectional view taken along line X-X in FIG. 9, FIG. 12 is a cross-sectional view taken along line XII-XII in FIG. 11, and FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG.
본 실시예에서는, 앞에서 설명한 도 1 및 도 2를 참고하여 설명한 것과 동일한 공정을 진행한다. 이후, 게이트 절연막(140) 위에 소스 전극(173), 드레인 전극(175) 및 산화물 반도체층(154)의 노출된 부분을 덮도록 하부 보호막(180a)을 형성하는 단계까지 앞의 실시예와 동일하다. 이후 도 1 내지 도 8을 참고하여 설명한 실시예와 차이가 있는 부분에 대해 설명하기로 한다.In this embodiment, the same processes as those described with reference to Figs. 1 and 2 described above are performed. The lower
도 9 및 도 10을 참고하면, 하부 보호막(180a)을 패터닝하여 소스 전극(173)의 일부분을 노출하는 제1 접촉 구멍(184)을 형성한다.9 and 10, the lower
도 11 및 도 12를 참고하면, 하부 보호막(180a) 위에 제1 접촉 구멍(184)을 채우도록 금속 물질층을 적층한 후에 패터닝하여 세로 방향으로 뻗어 게이트선(121)과 교차하는 복수의 데이터선(171)을 형성한다. 이 때, 데이터선(171) 일부가 제1 접촉 구멍(184) 내에서 소스 전극(173)과 직접 접촉하도록 형성한다. 도 11에서와 같이 한 실시예로 주로 세로 방향으로 길게 뻗은 데이터선(171) 부분으로부터 일부가 돌출된 돌출부(171a)를 형성하고, 돌출부(171a)가 직접 제1 접촉 구멍(184)을 통해 소스 전극(173)과 접촉하도록 형성할 수 있다. 돌출부(171a)는 제1 접촉 구멍(184)과 중첩하는 부분을 갖는다.11 and 12, a metal material layer is deposited on the lower
도 13 및 도 14를 참고하면, 하부 보호막(180a) 위에 데이터선(171)을 덮도록 상부 보호 물질층을 적층한 후에 이를 패터닝하여 제2 접촉 구멍(185)을 갖는 상부 보호막(180b)을 형성한다.13 and 14, an upper
상부 보호막(180b) 위에 전도성 물질층을 증착하고, 이를 패터닝하여 제2 접촉 구멍(185) 내에서 드레인 전극(175)과 접촉하는 화소 전극(191)을 형성한다.A layer of a conductive material is deposited on the upper
여기서, 화소 전극(191)은 제2 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받을 수 있다.The
도 7 및 도 8을 다시 참고하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대해 설명하기로 한다.Referring to FIGS. 7 and 8, a thin film transistor panel according to an embodiment of the present invention will be described.
본 실시예에 따른 박막 트랜지스터 표시판은 기판(110), 기판 위에 위치하고, 게이트 전극(124)을 포함하는 게이트선(121), 게이트선(121) 위에 위치하는 게이트 절연막(140), 게이트 절연막(140) 위에 위치하는 산화물 반도체층(154), 산화물 반도체층(154) 위에 위치하는 소스 전극(173) 및 드레인 전극(175), 소스 전극(173) 및 드레인 전극(175) 위에 위치하고 제1 접촉 구멍(184)을 포함하는 제1 절연막(180a), 제1 절연막(180a) 위에 위치하고 게이트선(121)과 교차하는 데이터선(171), 데이터선(171) 위에 위치하고 제2 접촉 구멍(185)을 포함하는 제2 절연막(180b) 그리고 제2 절연막(180b) 위에 위치하는 연결부(190) 및 화소 전극(191)을 포함한다.The thin film transistor panel according to the present embodiment includes a
여기서, 소스 전극(173) 및 드레인 전극(175)은 금속 산화물로 형성하고, 금속 산화물은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함할 수 있다.The
비록, 본 실시예에서 바텀 게이트 구조로 설명하였으나, 소스 전극(173)과 드레인 전극(175)을 금속 산화물로 형성하고, 소스 전극(173)과 데이터선(171)을 분리 형성하는 구조를 포함하는 탑 게이트 구조에 적용할 수도 있다.Although the
도 13 및 도 14를 다시 참고하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대해 설명하기로 한다.Referring to FIGS. 13 and 14, a thin film transistor panel according to an embodiment of the present invention will be described.
본 실시예에 따른 박막 트랜지스터 표시판은 기판(110), 기판 위에 위치하고, 게이트 전극(124)을 포함하는 게이트선(121), 게이트선(121) 위에 위치하는 게이트 절연막(140), 게이트 절연막(140) 위에 위치하는 산화물 반도체층(154), 산화물 반도체층(154) 위에 위치하는 소스 전극(173) 및 드레인 전극(175), 소스 전극(173) 및 드레인 전극(175) 위에 위치하고 제1 접촉 구멍(184)을 포함하는 제1 절연막(180a), 제1 절연막(180a) 위에 위치하고 게이트선(121)과 교차하는 데이터선(171), 데이터선(171) 위에 위치하고 제2 접촉 구멍(185)을 포함하는 제2 절연막(180b) 그리고 제2 절연막(180b) 위에 위치하는 화소 전극(191)을 포함한다.The thin film transistor panel according to the present embodiment includes a
여기서, 제1 접촉 구멍(184) 내에서 데이터선(171)은 소스 전극(173)과 직접 접촉한다. 소스 전극(173) 및 드레인 전극(175)은 금속 산화물로 형성하고, 금속 산화물은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함할 수 있다.Here, in the
비록, 본 실시예에서 바텀 게이트 구조로 설명하였으나, 소스 전극(173)과 드레인 전극(175)을 금속 산화물로 형성하고, 소스 전극(173)과 데이터선(171)을 분리 형성하는 구조를 포함하는 탑 게이트 구조에 적용할 수도 있다.Although the
앞에서 설명한 본 발명의 실시예에 따르면, 종래와 같이 금속 물질로 박막 트랜지스터의 단자인 소스 전극 및 드레인 전극을 형성하지 않고 산화물 반도체층과 동일 또는 유사하게 금속 산화물로 소스 전극 및 드레인 전극을 형성하는 점에 차이가 있다.According to the embodiment of the present invention described above, the source electrode and the drain electrode, which are the terminals of the thin film transistor, are not formed using a metal material and the source electrode and the drain electrode are formed of the same or similar metal oxide as the oxide semiconductor layer .
종래의 경우 구리, 몰리브덴 등의 금속을 소스 전극 및 드레인 전극으로 형성하면 절연막 증착과 같은 후속 공정 중에 구리가 산화되어 박막 트랜지스터 특성이 나빠지거나 산화물 반도체층과 접하는 몰리브덴층이 산화되어 박막 트랜지스터에서 쇼트가 발생하는 문제가 있었다. 하지만, 본 발명의 실시예에 따라 소스 전극 및 드레인 전극을 산화물 반도체층과 유사한 성질을 나타내는 금속 산화물로 형성하면 산화물 반도체층과 열역학적으로 안정적이어서 고온 열처리 등에서 산화물 반도체층와의 반응성이 적다. 하기 도 17에서 소스 전극 및 드레인 전극을 금속 산화물 가운데 하나인 갈륨-아연 산화물을 단일막으로 형성한 후에 박막 트랜지스터의 특성을 테스트한 결과 우수한 효과를 나타내었다.Conventionally, when a metal such as copper or molybdenum is formed as a source electrode and a drain electrode, the copper is oxidized in a subsequent process such as an insulation film deposition to deteriorate characteristics of the thin film transistor, or the molybdenum layer in contact with the oxide semiconductor layer is oxidized, There was a problem that occurred. However, when the source electrode and the drain electrode are formed of a metal oxide showing properties similar to those of the oxide semiconductor layer according to an embodiment of the present invention, the oxide semiconductor layer is thermodynamically stable with the oxide semiconductor layer and reactivity with the oxide semiconductor layer is low at high temperature heat treatment and the like. In FIG. 17, after the source electrode and the drain electrode are formed of a single layer of gallium-zinc oxide, which is one of the metal oxides, the characteristics of the thin film transistor are tested and the result is excellent.
하지만, 금속 산화물을 신호를 전달하는 데이터선으로 형성하면 저항이 높다. 이를 보완하기 위해 본 발명에 따른 실시예에서는 데이터선을 소스 전극과 분리 형성한다. 앞에서 설명한 것처럼, 소스 전극 및 드레인 전극은 산화물 반도체층과 반응성이 적은 금속 산화물로 형성하고, 신호를 전달하는 데이터선은 저항이 낮은 구리, 몰리브덴 등으로 형성한다.However, when the metal oxide is formed by a data line transmitting a signal, the resistance is high. In order to compensate for this, the data line is formed separately from the source electrode in the embodiment of the present invention. As described above, the source electrode and the drain electrode are formed of a metal oxide which is less reactive with the oxide semiconductor layer, and the data line transmitting signals is formed of copper, molybdenum, or the like with low resistance.
이처럼 소스 전극 및 드레인 전극은 신호 전달을 위한 배선으로 사용하지 않기 때문에 비저항이 크게 문제가 되지 않으나, 배선 저항이 박막 트랜지스터 저항의 1% 이내를 만족하는 범위로 박막 트랜지스터 저항을 설정하는 것이 좀 더 바람직하다. 대략 박막 트랜지스터 저항은 10000μΩ이하인 것이 바람직하다.Since the source electrode and the drain electrode are not used as wires for signal transmission, the resistivity is not a serious problem. However, it is more preferable to set the resistance of the thin film transistor to such a range that the wiring resistance satisfies 1% or less of the resistance of the thin film transistor Do. It is preferable that the resistance of the thin film transistor is about 10000 mu OMEGA or less.
도 15는 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.15 is a cross-sectional view illustrating a thin film transistor according to an embodiment of the present invention.
도 15를 참고하면, 기판(110) 위에 게이트 전극(124)이 위치한다. 기판(110)은 투명한 유리 또는 플라스틱 따위로 만들어질 수 있다.Referring to FIG. 15, a
게이트 전극(124)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 망간(Mn) 등으로 이루어질 수 있다. 여기서는 단일막 형태로 설명하였으나, 게이트 전극(124)은 서로 물리적 성질이 다른 막들이 조합되어 이중막 또는 삼중막 형태로 형성될 수 있다.The
게이트 전극(124) 위에 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 산화 실리콘, 질화 실리콘 또는 산질화 실리콘(SiON)으로 형성할 수 있고, 스퍼터링 방법 등으로 형성할 수 있다. 게이트 절연막(140)은 산화 실리콘과 질화 실리콘 또는 산화 실리콘과 산질화 실리콘의 이중막으로 형성될 수 있다. 이 때, 산화 실리콘으로 형성되는 막은 하기 설명하는 반도체층(154)에 인접한 층이 된다.A
게이트 절연막(140) 위에 산화물 반도체로 형성된 반도체층(154)이 위치한다. 반도체층(154)은 아연(Zn), 인듐(In), 주석(Sn), 갈륨(Ga), 및 하프늄(Hf) 중에서 적어도 하나를 포함한다. 특히, 본 실시예에서 반도체층(151)은 인듐-갈륨-아연 산화물일 수 있다.A
반도체층(154) 위에 소스 전극(173) 및 드레인 전극(175)이 서로 이격되어 위치한다. 소스 전극(173) 및 드레인 전극(175)은 금속 산화물로 형성한다. 소스 전극(173) 및 드레인 전극(175)을 형성하는 금속 산화물은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함한다.A
반도체층(154)은 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(154)은 반도체층(154)의 노출된 부분을 제외하고, 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.The
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 산화물 반도체층(154)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이에 형성된다.One
게이트 절연막(140) 위에 소스 전극(173), 드레인 전극(175) 및 산화물 반도체층(154)의 노출된 부분을 덮도록 보호막(180)이 위치한다. 보호막(180)은 질화 규소나 산화 규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.The
도 16은 본 발명의 일 실시예에 따른 박막 트랜지스터를 나타내는 단면도이다.16 is a cross-sectional view illustrating a thin film transistor according to an embodiment of the present invention.
도 16을 참고하면, 도 15에서 설명한 박막 트랜지스터와 대부분 동일하고, 다만 소스 전극(173) 및 드레인 전극(175)이 이중막으로 형성되어 있다. 소스 전극(173) 및 드레인 전극(175)은 각각 금속 산화물로 형성된 하부막(173a, 175a)과 상부막(173b, 175b)으로 형성될 수 있다. 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)을 형성하는 금속 산화물은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함한다.Referring to FIG. 16, the thin film transistor is substantially the same as the thin film transistor described with reference to FIG. 15, except that the
도 17은 본 발명의 일 실시예에 따른 박막 트랜지스터의 특성을 나타내는 그래프이다.17 is a graph showing characteristics of a thin film transistor according to an embodiment of the present invention.
도 17을 참고하면, 본 발명의 일 실시예에 따른 박막 트랜지스터를 채널부의 폭을 30μm, 채널부의 길이를 4μm로 하여 제조하였고, 소스 전극 및 드레인 전극을 갈륨-아연 산화물을 포함하는 금속 산화물로 형성하였다. 도 17은 이처럼 형성된 박막 트랜지스터에서 대해 게이트 온이 될 때의 드레인 전류값(Id)를 측정한 결과를 나타낸다.Referring to FIG. 17, a thin film transistor according to an embodiment of the present invention has a channel portion having a width of 30 .mu.m and a channel portion having a length of 4 .mu.m. The source electrode and the drain electrode are formed of a metal oxide containing gallium- Respectively. FIG. 17 shows the result of measuring the drain current value Id at the gate-on time in the thus formed thin film transistor.
종래와 같이 금속 물질로 형성하는 것 대신에 본 발명의 실시예에 따라 소스 전극과 드레인 전극을 금속 산화물을 이용하여 형성한 결과, 문턱 전압 이후의 기울기(Threshold Slope; S.S)값이 매우 낮고, 전하 이동도가 9cm2/V·s 정도 수준으로 높게 나타났다.As a result of forming a source electrode and a drain electrode using a metal oxide instead of forming a metal material as in the prior art according to an embodiment of the present invention, the threshold slope (SS) after the threshold voltage is very low, The mobility was as high as 9cm 2 / V · s.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.
110
기판
121
게이트선
124
게이트 전극
140
게이트 절연막
154
반도체층
171
데이터선
173
소스 전극
175
드레인 전극
180a
제1 절연막
180b
제2 절연막
184
제1 접촉 구멍
185
제2 접촉 구멍
190
연결부
191
화소 전극110
124
154
173
180a First insulating
184
190 connecting
Claims (9)
상기 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
상기 게이트선 위에 위치하는 게이트 절연막,
상기 기판 위에 위치하는 산화물 반도체층,
상기 산화물 반도체층 위에 위치하는 소스 전극 및 드레인 전극,
상기 소스 전극 및 상기 드레인 전극 위에 위치하고, 제1 접촉 구멍을 포함하는 제1 절연막,
상기 제1 절연막 위에 위치하고 상기 게이트선과 교차하는 데이터선,
상기 데이터선 위에 위치하고, 제2 접촉 구멍을 포함하는 제2 절연막 그리고
상기 제2 절연막 위에 위치하는 화소 전극 및 연결부를 포함하고,
상기 소스 전극 및 상기 드레인 전극은 금속 산화물로 형성되며,
상기 데이터선은 상기 소스 전극 및 상기 드레인 전극과 다른 물질인 금속으로 형성되며,
상기 데이터선은 상기 소스 전극과 직접 접촉하지 않고,
상기 연결부는 상기 제1 접촉 구멍을 통해서 상기 데이터선과 상기 소스 전극과 접촉하며,
상기 데이터선은 상기 연결부를 통해 상기 소스 전극과 전기적으로 연결되고,
상기 게이트 전극과 중첩하여 위치하는 상기 소스 전극 및 상기 드레인 전극 부분의 상부면은 상기 제1 절연막과 접촉하는 박막 트랜지스터 표시판.Board,
A gate line disposed on the substrate and including a gate electrode,
A gate insulating film disposed on the gate line,
An oxide semiconductor layer disposed on the substrate,
A source electrode and a drain electrode positioned on the oxide semiconductor layer,
A first insulating film located above the source electrode and the drain electrode, the first insulating film including a first contact hole,
A data line located above the first insulating film and intersecting with the gate line,
A second insulating film located above the data line and including a second contact hole,
And a pixel electrode and a connection portion located on the second insulating film,
Wherein the source electrode and the drain electrode are formed of a metal oxide,
Wherein the data line is formed of a metal that is different from the source electrode and the drain electrode,
The data line does not directly contact the source electrode,
Wherein the connection portion is in contact with the data line and the source electrode through the first contact hole,
The data line is electrically connected to the source electrode through the connection portion,
And the upper surface of the source electrode and the drain electrode overlapping with the gate electrode are in contact with the first insulating film.
상기 화소 전극은 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되고,
상기 화소 전극과 상기 연결부는 동일한 층에 위치하는 박막 트랜지스터 표시판.The method of claim 1,
The pixel electrode is connected to the drain electrode through the second contact hole,
Wherein the pixel electrode and the connection portion are located on the same layer.
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층과 접촉하는 박막 트랜지스터 표시판.The method of claim 1,
Wherein the source electrode and the drain electrode are in contact with the oxide semiconductor layer.
상기 소스 전극 및 상기 드레인 전극은 인듐, 갈륨, 아연, 주석, 알루미늄 중 적어도 하나를 포함하는 금속 산화물인 박막 트랜지스터 표시판.The method of claim 1,
Wherein the source electrode and the drain electrode are metal oxides including at least one of indium, gallium, zinc, tin and aluminum.
상기 데이터선은 알루미늄, 은, 구리, 망간, 몰리브덴, 크롬, 탄탈륨, 티타늄 중 적어도 하나를 포함하는 금속 또는 금속 합금인 박막 트랜지스터 표시판.The method of claim 1,
Wherein the data line is a metal or a metal alloy containing at least one of aluminum, silver, copper, manganese, molybdenum, chromium, tantalum, and titanium.
상기 게이트선 위에 게이트 절연막을 형성하는 단계,
상기 기판 위에 산화물 반도체층을 형성하는 단계,
상기 산화물 반도체층 위에 소스 전극 및 드레인 전극을 형성하는 단계,
상기 소스 전극 및 상기 드레인 전극 위에 제1 접촉 구멍을 포함하는 제1 절연막을 형성하는 단계,
상기 제1 절연막 위에 상기 게이트선과 교차하는 데이터선을 형성하는 단계,
상기 데이터선 위에 제2 접촉 구멍을 포함하는 제2 절연막을 형성하는 단계 그리고
상기 제2 절연막 위에 화소 전극 및 연결부를 형성하는 단계를 포함하고,
상기 소스 전극 및 상기 드레인 전극은 금속 산화물로 형성하고,
상기 데이터선은 상기 소스 전극 및 상기 드레인 전극과 다른 물질인 금속으로 형성하며,
상기 데이터선은 상기 소스 전극과 직접 접촉하지 않고,
상기 연결부는 상기 제1 접촉 구멍 내에서 형성되고, 상기 데이터선 및 상기 소스 전극과 동시에 접촉하도록 형성하며,
상기 데이터선은 상기 연결부를 통해 상기 소스 전극과 전기적으로 연결되고,
상기 게이트 전극과 중첩하여 위치하는 상기 소스 전극 및 상기 드레인 전극 부분의 상부면은 상기 제1 절연막과 접촉하도록 형성하는 박막 트랜지스터 표시판 제조 방법.Forming a gate line including a gate electrode on a substrate,
Forming a gate insulating film on the gate line,
Forming an oxide semiconductor layer on the substrate,
Forming a source electrode and a drain electrode on the oxide semiconductor layer,
Forming a first insulating film including a first contact hole on the source electrode and the drain electrode,
Forming a data line crossing the gate line on the first insulating film,
Forming a second insulating film including a second contact hole on the data line, and
Forming a pixel electrode and a connection portion on the second insulating film,
Wherein the source electrode and the drain electrode are formed of a metal oxide,
Wherein the data line is formed of a metal that is different from the source electrode and the drain electrode,
The data line does not directly contact the source electrode,
The connection portion is formed in the first contact hole and is formed so as to be in contact with the data line and the source electrode at the same time,
The data line is electrically connected to the source electrode through the connection portion,
And the upper surface of the source electrode and the drain electrode overlapping the gate electrode are formed to be in contact with the first insulating film.
상기 화소 전극은 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되도록 형성하는 박막 트랜지스터 표시판 제조 방법.The method of claim 6,
Wherein the pixel electrode is formed to be connected to the drain electrode through the second contact hole.
상기 화소 전극과 상기 연결부는 동일한 층에 형성하는 박막 트랜지스터 표시판 제조 방법.8. The method of claim 7,
Wherein the pixel electrode and the connection portion are formed on the same layer.
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층과 접촉하도록 형성하는 박막 트랜지스터 표시판 제조 방법.The method of claim 6,
Wherein the source electrode and the drain electrode are formed to be in contact with the oxide semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190015017A KR101987800B1 (en) | 2019-02-08 | 2019-02-08 | Thin film transistor array panel and manufacturing method for a thin film transistor array panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190015017A KR101987800B1 (en) | 2019-02-08 | 2019-02-08 | Thin film transistor array panel and manufacturing method for a thin film transistor array panel |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120040502A Division KR20130117558A (en) | 2012-04-18 | 2012-04-18 | Thin film transistor, thin film transistor array panel and manufacturing method for a thin film transistor array panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190016529A true KR20190016529A (en) | 2019-02-18 |
| KR101987800B1 KR101987800B1 (en) | 2019-10-01 |
Family
ID=65561590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190015017A KR101987800B1 (en) | 2019-02-08 | 2019-02-08 | Thin film transistor array panel and manufacturing method for a thin film transistor array panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101987800B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980072529A (en) * | 1997-03-06 | 1998-11-05 | 구자홍 | Wiring connection structure of thin film transistor array and manufacturing method thereof |
| JP2006186119A (en) * | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | Thin film transistor and its manufacturing method |
| JP2007123861A (en) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| KR20080052107A (en) * | 2006-12-07 | 2008-06-11 | 엘지전자 주식회사 | Filed-effect thin film transistor including a oxidized semiconductor |
-
2019
- 2019-02-08 KR KR1020190015017A patent/KR101987800B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980072529A (en) * | 1997-03-06 | 1998-11-05 | 구자홍 | Wiring connection structure of thin film transistor array and manufacturing method thereof |
| JP2006186119A (en) * | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | Thin film transistor and its manufacturing method |
| JP2007123861A (en) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
| KR20080052107A (en) * | 2006-12-07 | 2008-06-11 | 엘지전자 주식회사 | Filed-effect thin film transistor including a oxidized semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101987800B1 (en) | 2019-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479416B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20130117558A (en) | Thin film transistor, thin film transistor array panel and manufacturing method for a thin film transistor array panel | |
| KR101019048B1 (en) | Array substrate and method of fabricating the same | |
| KR101480004B1 (en) | Display panel and method for manufacturing the same | |
| KR101128333B1 (en) | Array substrate and method of fabricating the same | |
| KR101246789B1 (en) | Array substrate and method of fabricating the same | |
| KR102380647B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20080109998A (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101454190B1 (en) | Array substrate and method of fabricating the same | |
| KR20070019458A (en) | Interconnection metal, method for fabricating the same, thin film transistor plate and method for fabricating the same | |
| KR101474774B1 (en) | Thin film transistor substrate and method for fabricating the same | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| KR20160085402A (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR20100070082A (en) | Thin film transistor substrate and method of fabricating thereof | |
| KR101566428B1 (en) | Contact portion of wire and manufacturing method thereof | |
| KR20110053721A (en) | Array substrate and method of fabricating the same | |
| KR20020080559A (en) | Thin film transistor array panel and method manufacturing the same | |
| KR101987800B1 (en) | Thin film transistor array panel and manufacturing method for a thin film transistor array panel | |
| JPH07147410A (en) | Thin-film transistor substrate and manufacture thereof | |
| KR20140014447A (en) | Array substrate and method of fabricating the same | |
| KR20110056899A (en) | Array substrate and method of fabricating the same | |
| KR20100055127A (en) | Method of fabricating array substrate | |
| KR20080030798A (en) | Method for manufacturing of thin film transistor panel | |
| KR100709707B1 (en) | Thin film transistor substrate including the contact structure and method manufacturing the same | |
| KR100984351B1 (en) | Manufacturing method of thin film transistor array panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |