KR20190000308A - 피가공물의 가공 방법 - Google Patents
피가공물의 가공 방법 Download PDFInfo
- Publication number
- KR20190000308A KR20190000308A KR1020180070321A KR20180070321A KR20190000308A KR 20190000308 A KR20190000308 A KR 20190000308A KR 1020180070321 A KR1020180070321 A KR 1020180070321A KR 20180070321 A KR20180070321 A KR 20180070321A KR 20190000308 A KR20190000308 A KR 20190000308A
- Authority
- KR
- South Korea
- Prior art keywords
- workpiece
- wafer
- grinding
- processing
- laser beam
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
- B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
(과제) 생산성을 향상시킴과 함께 칩의 항절 강도를 저하시키지 않는 피가공물의 가공 방법을 제공하는 것이다.
(해결 수단) 교차하는 복수의 분할 예정 라인이 표면에 설정된 피가공물의 가공 방법으로서, 피가공물의 표면측을 척 테이블로 유지하는 유지 스텝과, 그 척 테이블에 유지된 피가공물에 대하여 투과성을 갖는 파장의 펄스 레이저 빔을 피가공물의 이면측으로부터 조사하여, 피가공물의 표면측으로부터 피가공물의 마무리 두께 이상에 이르는 세공과 그 세공을 둘러싸는 비정질 또는 변질층으로 이루어지는 실드 터널을 복수 형성하는 레이저 가공 스텝과, 그 레이저 가공 스텝을 실시한 후, 피가공물의 이면을 연삭하여 그 마무리 두께로 피가공물을 박화하는 연삭 스텝을 구비한 것을 특징으로 한다.
(해결 수단) 교차하는 복수의 분할 예정 라인이 표면에 설정된 피가공물의 가공 방법으로서, 피가공물의 표면측을 척 테이블로 유지하는 유지 스텝과, 그 척 테이블에 유지된 피가공물에 대하여 투과성을 갖는 파장의 펄스 레이저 빔을 피가공물의 이면측으로부터 조사하여, 피가공물의 표면측으로부터 피가공물의 마무리 두께 이상에 이르는 세공과 그 세공을 둘러싸는 비정질 또는 변질층으로 이루어지는 실드 터널을 복수 형성하는 레이저 가공 스텝과, 그 레이저 가공 스텝을 실시한 후, 피가공물의 이면을 연삭하여 그 마무리 두께로 피가공물을 박화하는 연삭 스텝을 구비한 것을 특징으로 한다.
Description
본 발명은, 교차하는 복수의 분할 예정 라인이 표면에 설정된 피가공물의 가공 방법에 관한 것이다.
특정한 주파수 대역의 전기 신호를 취출하는 SAW 필터 (Surface Acoustic Wave Filter : 표면 탄성파 필터) 는, RF 필터 (Radio Frequency Filter) 나 IF 필터 (Intermediate Frequency Filter) 로서 대부분의 휴대 전화에서 사용되고 있는 것 외에, 디지털 텔레비전이나 GPS, 무선 LAM 등의 필터로서도 널리 사용되고 있다.
SAW 필터의 제조 프로세스에서는, 회전 인상법이나 이중 도가니법으로 리튬나이오베이트 (LiNbO3) 나 리튬탄탈레이트 (LiTaO3) 등의 단결정 잉곳이 육성되고, 그 후, 잉곳을 웨이퍼상으로 슬라이스한 후, 연삭 장치나 연마 장치로 연삭, 연마하여 평탄화한다 (예를 들어, 일본 공개특허공보 2001-332949호 참조).
평탄화된 리튬나이오베이트 웨이퍼 또는 리튬탄탈레이트 웨이퍼 상에는, 포토리소그래피 기술을 사용하여 알루미늄이나 알루미늄 합금의 박막으로 예를 들어 주기 2 ∼ 5 ㎛ 정도의 빗살 전극으로 이루어지는 SAW 필터를 복수 형성한다.
표면에 SAW 필터 등의 SAW 디바이스가 복수 형성된 리튬나이오베이트 웨이퍼 (LN 웨이퍼) 또는 리튬탄탈레이트 웨이퍼 (LT 웨이퍼) 는 모스 경도가 높아, 절삭 블레이드로 절삭하면 이송 속도의 상승이 어려워, 생산성이 매우 나쁘다.
따라서, 일반적인 두께의 표면에 SAW 디바이스가 형성된 리튬나이오베이트 웨이퍼 또는 리튬탄탈레이트 웨이퍼에서는, 레이저 가공으로 분할 기점을 형성한 후, 웨이퍼에 외력을 부여함으로써 개개의 칩으로 분할하고 있다.
그러나, LN 웨이퍼 또는 LT 웨이퍼에 대하여 흡수성을 갖는 파장의 펄스 레이저 빔을 조사하는 어블레이션 가공 방법 또는 LN 웨이퍼 또는 LT 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 빔을 조사하여 웨이퍼 내부에 개질층을 형성하는 SD (Stealth Dicing) 가공 방법에서는, 1 개의 분할 예정 라인에 대하여 복수 회 펄스 레이저 빔을 조사해야만 하여, 추가적인 생산성의 향상이 요망되고 있다.
그래서, 일본 공개특허공보 2014-221483호에서는, 비교적 개구수가 작은 집광 렌즈를 사용하여 단결정 기판으로 이루어지는 피가공물에 단결정 기판에 대하여 투과성을 갖는 펄스 레이저 빔을 조사하여, 피가공물 내부에 세공과 이 세공을 실드하는 비정질로 이루어지는 실드 터널을 형성한 후, 피가공물에 외력을 부여함으로써 피가공물을 개개의 칩으로 분할하는 가공 방법이 기재되어 있다.
그러나, 특허문헌 2 에 기재된 가공 방법에서는, 절삭 블레이드나 펄스 레이저 빔을 사용하는 SD 가공 방법, 어블레이션 가공 방법에 비해 생산성은 향상되지만, 절삭 블레이드에 의한 다이싱과 비교하여 칩의 항절 강도가 떨어진다는 문제가 있다.
본 발명은 이와 같은 점을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 생산성을 향상시킴과 함께 칩의 항절 강도를 저하시키지 않는 피가공물의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 교차하는 복수의 분할 예정 라인이 표면에 설정된 피가공물의 가공 방법으로서, 피가공물의 표면측을 척 테이블로 유지하는 유지 스텝과, 그 척 테이블에 유지된 피가공물에 대하여 투과성을 갖는 파장의 펄스 레이저 빔을 피가공물의 이면측으로부터 조사하여, 피가공물의 표면측으로부터 피가공물의 마무리 두께 이상에 이르는 세공과 그 세공을 둘러싸는 비정질 또는 변질층으로 이루어지는 실드 터널을 복수 형성하는 레이저 가공 스텝과, 그 레이저 가공 스텝을 실시한 후, 피가공물의 이면을 연삭하여 그 마무리 두께로 피가공물을 박화하는 연삭 스텝을 구비한 것을 특징으로 하는 피가공물의 가공 방법이 제공된다.
본 발명의 가공 방법에 의하면, 레이저 가공이 1 패스로 완료되므로, 종래의 SD 가공이나 어블레이션 가공에 의한 레이저 가공에 비해 생산성이 향상된다. 또, 실드 터널의 상단 부분은 연삭에 의해 제거되어 칩에 잔존하지 않기 때문에, 항절 강도가 향상된다.
또한, 본 발명에서는, 레이저 가공 후에 피가공물의 이면의 연삭을 실시하여 피가공물을 마무리 두께로 박화함과 함께 연삭 부하에 의해 부분적으로 개개의 칩으로 분할할 수 있기 때문에, 저출력의 레이저 빔에 의해 실드 터널을 형성할 수 있고, 레이저 가공 후에 연삭을 실시하지 않는 경우에 비해 칩의 항절 강도가 향상된다.
도 1 은 웨이퍼의 표면에 보호 테이프를 첩착하는 모습을 나타내는 사시도이다.
도 2 는 유지 스텝을 나타내는 단면도이다.
도 3 은 레이저 가공 스텝을 나타내는 단면도이다.
도 4(A) 는 실드 터널을 웨이퍼의 표면에서 도중까지 형성한 실시형태의 단면도, 도 4(B) 는 실드 터널을 웨이퍼의 표면에서 이면에 걸쳐서 형성한 실시형태의 단면도이다.
도 5 는 연삭 스텝을 나타내는 일부 단면 측면도이다.
도 6 은 전사 스텝을 나타내는 사시도이다.
도 7 은 칩 사이에 간격을 형성하는 간격 형성 스텝을 나타내는 단면도이다.
도 2 는 유지 스텝을 나타내는 단면도이다.
도 3 은 레이저 가공 스텝을 나타내는 단면도이다.
도 4(A) 는 실드 터널을 웨이퍼의 표면에서 도중까지 형성한 실시형태의 단면도, 도 4(B) 는 실드 터널을 웨이퍼의 표면에서 이면에 걸쳐서 형성한 실시형태의 단면도이다.
도 5 는 연삭 스텝을 나타내는 일부 단면 측면도이다.
도 6 은 전사 스텝을 나타내는 사시도이다.
도 7 은 칩 사이에 간격을 형성하는 간격 형성 스텝을 나타내는 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1 은 리튬나이오베이트 (LiNbO3) 웨이퍼 (11) 의 표면 (11a) 에 보호 테이프 (17) 를 첩착하는 모습을 나타내는 사시도가 도시되어 있다. 리튬나이오베이트 웨이퍼 (LN 웨이퍼 또는 간단히 웨이퍼라고 하는 경우가 있다) (11) 의 표면 (11a) 에는 격자상으로 형성된 복수의 분할 예정 라인 (13) 에 의해 구획된 각 영역에 SAW 필터 등의 SAW 디바이스 (15) 가 형성되어 있다. SAW 디바이스 (15) 는 알루미늄이나 알루미늄 합금의 박막으로 예를 들어 주기 2 ∼ 5 ㎛ 정도의 빗살 전극으로서 형성되어 있다.
LN 웨이퍼 (11) 의 두께는 약 350 ㎛ 이며, 본 실시형태의 가공 방법에서는, LN 웨이퍼 (11) 의 이면 (11b) 을 연삭하여 두께 130 ㎛ 의 마무리 두께로 박화하는 연삭 스텝을 포함하고 있다.
본 실시형태의 가공 방법에서는, 피가공물로서 LN 웨이퍼를 채용한 예에 대해 설명하지만, 피가공물은 이것에 한정되는 것이 아니며, 리튬탄탈레이트 웨이퍼 (LiTaO3 웨이퍼), SiC 웨이퍼, 사파이어 웨이퍼, GaN 웨이퍼, Si 웨이퍼, 유리 웨이퍼 등의 다른 피가공물도 채용 가능하다.
LN 웨이퍼 (11) 의 표면 (11a) 에 보호 테이프 (17) 를 첩착한 후, 도 2 에 나타내는 바와 같이, 레이저 가공 장치의 척 테이블 (10) 로 보호 테이프 (17) 를 하측으로 하여 LN 웨이퍼 (11) 를 흡인 유지하고, LN 웨이퍼 (11) 의 이면 (11b) 을 노출시킨다.
이어서, 도 3 에 나타내는 바와 같이, 집광 렌즈 (12a) 를 갖는 집광기 (12) 로부터 LN 웨이퍼 (11) 에 대하여 투과성을 갖는 파장의 펄스 레이저 빔 (LB) 을 조사하여, 웨이퍼 (11) 의 내부에 복수의 실드 터널 (19) 을 형성하는 레이저 가공 스텝을 실시한다.
웨이퍼 (11) 의 내부에 실드 터널 (19) 을 형성하는 레이저 가공 스텝에서는, 집광 렌즈 (12a) 의 개구수 (NA) 를 단결정 기판인 LN 웨이퍼 (11) 의 굴절률로 나눈 값을 0.05 ∼ 0.35 의 범위 내로 설정한다.
리튬나이오베이트의 굴절률은 2.2 이므로, 집광 렌즈 (12a) 의 개구수 (NA) 를 0.1 ∼ 0.7 로 설정하는 것이 바람직하다. 예를 들어 집광 렌즈 (12a) 로서 구면 수차를 갖는 집광 렌즈를 사용한다.
혹은 집광 렌즈의 상류측이나 하류측에 렌즈를 배치 형성함으로써 구면 수차를 생성하도록 해도 되고, 레이저 빔 자체가 소정의 확산각을 갖고 있는 레이저 빔을 레이저 빔 발진기로부터 발진하고, 집광 렌즈로 집광하도록 해도 된다.
따라서, 집광 렌즈로 집광된 레이저 빔에 종 (縱) 수차가 생성된 상태에서 웨이퍼에 레이저 빔을 조사함으로써, 웨이퍼 (11) 의 내부에 실드 터널 (19) 을 형성할 수 있다.
이 레이저 가공 스텝에서는, 소정의 출력으로 제어된 펄스 레이저 빔 (LB) 의 집광 영역 (P) 의 상단부를 웨이퍼 (11) 의 표면 (11a) 으로부터 마무리 두께 (t1) + α 의 위치에 위치시켜, 펄스 레이저 빔 (LB) 을 웨이퍼 (11) 의 이면 (11b) 측으로부터 조사한다.
그러면, 집광 영역 (P) 의 상단부가 위치된 위치로부터 웨이퍼의 표면 (11a) 을 향하여 펄스 레이저 빔 (LB) 의 진행에 수반하여 순간적으로 실드 터널 (19) 이 형성된다. 형성된 실드 터널 (19) 의 상단부와 그 주위는 다른 영역에 비해 강도가 저하되어 있기 때문에, 이후의 연삭 스텝에서 이 영역을 연삭 제거함으로써 형성되는 디바이스 칩의 항절 강도가 향상된다.
여기서, 레이저 빔 (LB) 의 집광 영역 (P) 이라는 용어를 하고 있는 것은, 집광 렌즈 (12a) 가 구면 수차를 갖기 때문에, 집광 렌즈 (12a) 를 통과하는 레이저 빔 (LB) 의 반경 방향 위치에 따라 레이저 빔 (LB) 이 집광되는 위치가 집광 렌즈 (12a) 의 광축 방향으로 상이하기 때문이며, 집광 영역 (P) 은 웨이퍼 (11) 의 두께 방향으로 연장된다.
이와 같이, 집광 영역 (P) 을 웨이퍼 (11) 의 내부에 연장되도록 펄스 레이저 빔 (LB) 을 웨이퍼 (11) 의 이면 (11b) 측으로부터 조사하고, 척 테이블 (10) 을 화살표 X 축 방향으로 소정의 가공 이송 속도로 가공 이송함으로써, 웨이퍼 (11) 의 내부에 분할 예정 라인 (13) 을 따라 웨이퍼 (11) 의 표면 (11a) 으로부터 마무리 두께 (t1) + α 의 길이의 실드 터널 (19) 을 복수 형성한다. 본 실시형태에서는, 마무리 두께 (t1) 를 130 ㎛ 로 설정하고, α 는 예를 들어 10 ∼ 15 ㎛ 로 설정한다.
실드 터널 (19) 은 직경 1 ㎛ 정도의 세공과, 이 세공을 실드하는 비정질 (아모르퍼스) 로 형성된다. 조사하는 펄스 레이저 빔 (LB) 의 반복 주파수를 50 ㎑ 로 설정하고, 가공 이송 속도를 500 ㎜/s 로 설정하면, 웨이퍼 (11) 의 분할 예정 라인 (13) 을 따라 10 ㎛ 의 간격으로 실드 터널 (19) 이 형성되고, 인접하는 세공 간에는 일부 크랙이 발생한 상태가 된다.
웨이퍼 (11) 의 내부에 실드 터널 (19) 을 형성하는 레이저 가공 스텝을, 제 1 방향으로 신장되는 분할 예정 라인을 따라 차례로 실시하고, 이어서 척 테이블 (10) 을 90°회전시키고 나서, 제 1 방향에 직교하는 제 2 방향으로 신장되는 모든 분할 예정 라인 (13) 을 따라 실시한다.
웨이퍼 (11) 의 내부에 실드 터널 (19) 을 형성하는 레이저 가공 스텝의 가공 조건은, 예를 들어 이하와 같이 설정된다.
파장
: 1064 ㎚
평균 출력
: 0.2 ∼ 0.5 W
반복 주파수
: 20 ∼ 50 ㎑
펄스폭
: 10 ps
집광 스폿 직경
: 10 ㎛
가공 이송 속도
: 100 ∼ 600 ㎜/s
또한, 피가공물로서 유리를 채용한 경우에는, 유리는 원래 비정질이기 때문에, 레이저 가공 스텝을 실시하면 세공과 이 세공을 실드하는 비정질의 변질층으로 이루어지는 실드 터널이 형성된다.
LN 웨이퍼 (11) 의 내부에 형성하는 실드 터널 (19) 은, 도 4(A) 에 나타내는 바와 같이, 마무리 두께 (t1) + α 의 길이가 바람직하지만, 레이저 빔 (LB) 의 출력을 높여, 도 4(B) 에 나타내는 바와 같이, 실드 터널 (19) 을 웨이퍼 (11) 의 표면 (11a) 에서 이면 (11b) 에 걸쳐서 형성하도록 해도 된다. 이 경우에는, 상기 레이저 가공 조건에 있어서, 평균 출력을 2 ∼ 4 W 로 높이는 것이 바람직하다.
실드 터널의 두께 = 마무리 두께 + α 에 있어서, 바람직하게는 α 은 10 ∼ 15 ㎛ 로 설정하지만, 이 값 이상이어도 된다. α 가 작으면 분할된 디바이스 칩의 항절 강도가 향상되지만, α 를 크게 하여, 도 4(B) 에 나타내는 바와 같이, 실드 터널 (19) 을 표면 (11a) 에서 이면 (11b) 에 걸쳐서 형성하면 LN 웨이퍼 (11) 의 분할성이 향상된다.
여기서, 디바이스 칩의 항절 강도를 낮추지 않는 가공 조건으로 1 패스의 레이저 빔의 조사로 형성할 수 있는 실드 터널의 두께 (길이) 는 150 ㎛ 정도이며, 항절 강도를 신경쓰지 않으면 1 패스로 형성할 수 있는 실드 터널의 두께 (길이) 는 250 ㎛ 정도이다.
레이저 가공 스텝을 실시한 후, 웨이퍼 (11) 의 이면 (11b) 을 연삭하여 웨이퍼 (11) 를 마무리 두께 (t1) 로 박화함과 함께 웨이퍼 (11) 를 부분적으로 개개의 칩으로 분할하는 연삭 스텝을 실시한다.
연삭 스텝에서는, 도 5 에 나타내는 바와 같이, 연삭 장치의 척 테이블 (14) 로 웨이퍼 (11) 의 보호 테이프 (17) 측을 흡인 유지하고, 웨이퍼 (11) 의 이면 (11b) 을 노출시킨다. 연삭 장치의 연삭 유닛 (16) 은, 모터에 의해 회전 구동되는 스핀들 (18) 과, 스핀들 (18) 의 선단에 고정된 휠 마운트 (20) 와, 휠 마운트 (20) 에 도시되지 않은 볼트에 의해 착탈 가능하게 장착된 연삭 휠 (22) 을 포함한다. 연삭 휠 (22) 은, 환상의 휠 기대 (24) 와, 휠 기대 (24) 의 하단 외주부에 고착된 복수의 연삭 지석 (26) 으로 구성된다.
연삭 스텝에서는, 척 테이블 (14) 에 유지된 웨이퍼 (11) 에, 도시되지 않은 연삭 이송 기구를 작동시킴으로써 연삭 휠 (22) 의 연삭 지석 (26) 을 접촉시키고, 소정의 연삭 이송 속도로 연삭 휠 (22) 를 연삭 이송하면서 척 테이블 (14) 을 화살표 a 로 나타내는 방향으로 예를 들어 300 rpm 으로 회전시키면서, 연삭 휠 (22) 을 화살표 b 로 나타내는 방향으로 예를 들어 1500 ∼ 2000 rpm 으로 회전시켜, LN 웨이퍼 (11) 의 연삭을 실시한다.
바람직하게는, 연삭 스텝은 조 (粗) 연삭 스텝과, 조연삭 스텝 실시 후의 마무리 연삭 스텝의 2 단계로 실시한다. 조연삭 스텝에서는, #1000 의 비트리파이드 본드 연삭 지석 (26) 을 사용하여, 척 테이블 (14) 을 300 rpm 으로 회전시키면서, 연삭 휠 (22) 을 2000 rpm 으로 회전시키면서 연삭을 실시한다.
조연삭 종료 후의 마무리 연삭 스텝에서는, #3000 의 비트리파이드 본드 연삭 지석 (26) 을 사용하여, 척 테이블 (14) 을 300 rpm 으로 회전시키면서, 연삭 휠 (22) 을 1500 rpm 으로 회전시키면서 연삭을 실시하여, 웨이퍼 (11) 를 마무리 두께 (t1) = 50 ㎛ 까지 박화한다.
조연삭 스텝 및 마무리 연삭 스텝으로 이루어지는 연삭 스텝 중에, 웨이퍼 (11) 의 이면 (11b) 에는 항상 소정의 연삭 부하가 걸리기 때문에, 이 연삭 부하에 의해 웨이퍼 (11) 는 분할 예정 라인 (13) 을 따라 실드 터널 (19) 을 파단 기점으로 개개의 디바이스 칩으로 적어도 부분적으로 분할된다.
또한, 연삭 스텝에서는, 웨이퍼 (11) 가 분할 예정 라인 (13) 을 따라 실드 터널 (19) 을 파단 기점으로 개개의 디바이스 칩으로 완전히는 분할되지 않는 경우도 있기 때문에, 연삭 스텝 종료 후의 웨이퍼 (11) 에 외력을 부여하여, 웨이퍼 (11) 를 분할 예정 라인 (13) 을 따라 개개의 칩으로 완전히 분할하는 분할 스텝을 실시하는 것이 바람직하다.
연삭 스텝 종료 후, 도 6 에 나타내는 바와 같이, 개개의 디바이스 칩으로 분할된 웨이퍼 (11) 의 이면 (11b) 을, 외주부가 환상 프레임 (F) 에 장착된 익스팬드 테이프 (T) 에 첩착하고, 웨이퍼 (11) 의 표면 (11a) 으로부터 보호 테이프 (17) 를 박리하는 전사 스텝을 실시한다. 바람직하게는, 익스팬드 테이프로서 자외선 경화형 테이프를 채용한다.
전사 스텝을 실시한 후, 익스팬드 테이프 (T) 를 확장시켜 익스팬드 테이프 (T) 에 첩착된 웨이퍼 (11) 를 개개의 디바이스 칩 (25) 으로 완전히 분할함과 함께, 칩 사이에 간격을 형성하는 분할 스텝을 실시한다. 이 분할 스텝은, 일례로서 도 7 에 나타내는 바와 같은 익스팬드 장치 (30) 를 사용하여 실시한다.
익스팬드 장치 (30) 는, 환상 프레임 (F) 을 유지하는 프레임 유지 수단 (32) 을 구비하고 있다. 프레임 유지 수단 (32) 은, 환상의 프레임 유지 부재 (34) 와, 프레임 유지 부재 (34) 의 외주에 배치 형성된 고정 수단으로서의 복수의 클램프 (36) 로 구성된다. 프레임 유지 부재 (34) 의 상면은 환상 프레임 (F) 을 재치 (載置) 하는 재치면 (34a) 을 형성하고 있고, 이 재치면 (34a) 상에 환상 프레임 (F) 이 재치된다.
그리고, 재치면 (34a) 상에 재치된 환상 프레임 (F) 은, 클램프 (36) 에 의해 유지 부재 (34) 에 고정된다. 이 때, 웨이퍼 (11) 가 첩착된 익스팬드 테이프 (T) 는 확장 드럼 (38) 의 상단에 맞닿는다.
확장 드럼 (38) 의 내부에는 유지 테이블 (46) 이 배치 형성되어 있고, 유지 테이블 (46) 의 흡인 유지부 (46a) 는 흡인로 (48) 및 전자 전환 밸브 (50) 를 통하여 흡인원 (52) 에 선택적으로 접속되어 있다.
확장 드럼 (38) 의 외측에는 환상의 프레임 유지 부재 (34) 를 상하 방향으로 이동시키는 구동 수단 (40) 이 배치 형성되어 있다. 구동 수단 (40) 은 복수의 에어 실린더 (42) 로 구성되어 있고, 에어 실린더 (42) 의 피스톤 로드 (44) 가 유지 부재 (34) 의 하면에 연결되어 있다.
복수의 에어 실린더 (42) 로 구성되는 구동 수단 (40) 은, 환상의 프레임 유지 부재 (34) 를 그 재치면 (34a) 이 확장 드럼 (38) 의 상단과 대략 동일한 높이가 되는 기준 위치와, 확장 드럼 (38) 의 상단보다 소정량 하방의 확장 위치 사이에서 상하 방향으로 이동시킨다.
이와 같이 구성된 익스팬드 장치 (30) 를 사용한 분할 스텝에서는, 웨이퍼 (11) 를 익스팬드 테이프 (T) 를 통하여 지지한 환상 프레임 (F) 을, 프레임 유지 부재 (34) 의 재치면 (34a) 상에 재치하고, 클램프 (36) 에 의해 프레임 유지 부재 (34) 에 고정시킨다. 이 때, 프레임 유지 부재 (34) 는 그 재치면 (34a) 이 확장 드럼 (38) 의 상단과 대략 동일한 높이가 되는 기준 위치에 위치된다.
이어서, 에어 실린더 (42) 를 구동시켜 프레임 유지 부재 (34) 를 도 7(B) 에 나타내는 확장 위치에 잡아당겨 떨어뜨린다. 이로써, 프레임 유지 부재 (34) 의 재치면 (34a) 상에 고정되어 있는 환상 프레임 (F) 도 잡아당겨 떨어뜨려지기 때문에, 환상 프레임 (F) 에 첩착된 익스팬드 테이프 (T) 는 확장 드럼 (38) 의 상단 가장자리에 맞닿아 주로 반경 방향으로 확장된다.
그 결과, 웨이퍼 (11) 는 분할 예정 라인 (13) 을 따라 개개의 디바이스 칩 (25) 으로 완전히 분할됨과 함께, 인접하는 디바이스 칩 (25) 의 사이에 간격이 형성된다. 익스팬드 테이프 (T) 를 확장시킨 후, 전자 전환 밸브 (50) 를 연통 위치로 전환시켜, 유지 테이블 (46) 의 흡인 유지부 (46a) 에 흡인원 (52) 의 부압을 작용시켜, 웨이퍼 (11) 를 칩 (25) 간에 간격이 형성된 상태로 유지한다.
분할 스텝 실시 후, 유지 테이블 (46) 로 익스팬드 테이프 (T) 를 흡인 유지 한 상태에서 익스팬드 테이프 (T) 에 자외선을 조사하여, 익스팬드 테이프 (T) 의 첩착력을 저하시킨 후, 픽업 장치로 디바이스 칩 (25) 을 익스팬드 테이프 (T) 로부터 픽업한다.
상기 서술한 실시형태에 의하면, 레이저 가공 후에 웨이퍼 (11) 의 이면 연삭을 실시하기 때문에, 연삭 부하에 의해 웨이퍼 (11) 가 개개의 칩으로 적어도 부분적으로 분할된다. 따라서, 연삭을 실시하지 않는 경우에 비해 저출력의 레이저 가공으로도 칩으로 분할할 수 있기 때문에, 레이저 가공 후에 연삭을 실시하지 않는 경우에 비해 디바이스 칩의 항절 강도가 향상된다. 또한, 실드 터널의 상단 부분은 연삭에 의해 제거되어 칩에 잔존하지 않기 때문에, 디바이스 칩의 항절 강도가 향상된다.
11 : 리튬나이오베이트 웨이퍼 (LN 웨이퍼)
12 : 집광기
12a : 집광 렌즈
13 : 분할 예정 라인
15 : SAW 디바이스
16 : 연삭 유닛
17 : 보호 테이프
19 : 실드 터널
21 : 세공
22 : 연삭 휠
23 : 비정질
25 : 디바이스 칩
26 : 연삭 지석
30 : 익스팬드 장치
34 : 유지 부재
38 : 확장 드럼
12 : 집광기
12a : 집광 렌즈
13 : 분할 예정 라인
15 : SAW 디바이스
16 : 연삭 유닛
17 : 보호 테이프
19 : 실드 터널
21 : 세공
22 : 연삭 휠
23 : 비정질
25 : 디바이스 칩
26 : 연삭 지석
30 : 익스팬드 장치
34 : 유지 부재
38 : 확장 드럼
Claims (3)
- 교차하는 복수의 분할 예정 라인이 표면에 설정된 피가공물의 가공 방법으로서,
피가공물의 표면측을 척 테이블로 유지하는 유지 스텝과,
그 척 테이블에 유지된 피가공물에 대하여 투과성을 갖는 파장의 펄스 레이저 빔을 피가공물의 이면측으로부터 조사하여, 피가공물의 표면측으로부터 피가공물의 마무리 두께 이상에 이르는 세공과 그 세공을 둘러싸는 비정질 또는 변질층으로 이루어지는 실드 터널을 복수 형성하는 레이저 가공 스텝과,
그 레이저 가공 스텝을 실시한 후, 피가공물의 이면을 연삭하여 그 마무리 두께로 피가공물을 박화하는 연삭 스텝을 구비한 것을 특징으로 하는 피가공물의 가공 방법. - 제 1 항에 있어서,
그 레이저 가공 스텝에서 형성되는 상기 실드 터널은, 피가공물의 그 표면에서 그 이면에 이르는, 피가공물의 가공 방법. - 제 1 항 또는 제 2 항에 있어서,
그 연삭 스텝을 실시한 후, 피가공물에 외력을 부여하여 피가공물을 개개의 칩으로 분할하는 분할 스텝을 추가로 구비한, 피가공물의 가공 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2017-122264 | 2017-06-22 | ||
JP2017122264A JP6906845B2 (ja) | 2017-06-22 | 2017-06-22 | 被加工物の加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190000308A true KR20190000308A (ko) | 2019-01-02 |
KR102518004B1 KR102518004B1 (ko) | 2023-04-04 |
Family
ID=64821896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180070321A KR102518004B1 (ko) | 2017-06-22 | 2018-06-19 | 피가공물의 가공 방법 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6906845B2 (ko) |
KR (1) | KR102518004B1 (ko) |
CN (1) | CN109119336B (ko) |
TW (1) | TWI757482B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7218056B2 (ja) * | 2019-02-20 | 2023-02-06 | 株式会社ディスコ | チップ及び枠体の少なくともいずれかを製造する方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332949A (ja) | 2000-05-19 | 2001-11-30 | Toshiba Corp | 弾性表面波素子の製造方法 |
KR20140134220A (ko) * | 2013-05-13 | 2014-11-21 | 가부시기가이샤 디스코 | 레이저 가공 방법 |
KR20150121659A (ko) * | 2014-04-21 | 2015-10-29 | 가부시기가이샤 디스코 | 단결정 기판의 가공 방법 |
KR20150130226A (ko) * | 2014-05-13 | 2015-11-23 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
JP2016171214A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社ディスコ | 単結晶基板の加工方法 |
KR20170041141A (ko) * | 2015-10-06 | 2017-04-14 | 가부시기가이샤 디스코 | 광 디바이스 웨이퍼의 가공 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6097146B2 (ja) * | 2013-05-16 | 2017-03-15 | 株式会社ディスコ | 光デバイスウエーハの加工方法 |
US8883614B1 (en) * | 2013-05-22 | 2014-11-11 | Applied Materials, Inc. | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach |
US9299614B2 (en) * | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
JP6230422B2 (ja) * | 2014-01-15 | 2017-11-15 | 株式会社ディスコ | ウエーハの加工方法 |
JP6300763B2 (ja) * | 2015-08-03 | 2018-03-28 | 株式会社ディスコ | 被加工物の加工方法 |
-
2017
- 2017-06-22 JP JP2017122264A patent/JP6906845B2/ja active Active
-
2018
- 2018-05-07 TW TW107115377A patent/TWI757482B/zh active
- 2018-06-07 CN CN201810578439.0A patent/CN109119336B/zh active Active
- 2018-06-19 KR KR1020180070321A patent/KR102518004B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332949A (ja) | 2000-05-19 | 2001-11-30 | Toshiba Corp | 弾性表面波素子の製造方法 |
KR20140134220A (ko) * | 2013-05-13 | 2014-11-21 | 가부시기가이샤 디스코 | 레이저 가공 방법 |
JP2014221483A (ja) | 2013-05-13 | 2014-11-27 | 株式会社ディスコ | レーザー加工方法 |
KR20150121659A (ko) * | 2014-04-21 | 2015-10-29 | 가부시기가이샤 디스코 | 단결정 기판의 가공 방법 |
KR20150130226A (ko) * | 2014-05-13 | 2015-11-23 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
JP2016171214A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社ディスコ | 単結晶基板の加工方法 |
KR20170041141A (ko) * | 2015-10-06 | 2017-04-14 | 가부시기가이샤 디스코 | 광 디바이스 웨이퍼의 가공 방법 |
Also Published As
Publication number | Publication date |
---|---|
TWI757482B (zh) | 2022-03-11 |
CN109119336A (zh) | 2019-01-01 |
JP6906845B2 (ja) | 2021-07-21 |
KR102518004B1 (ko) | 2023-04-04 |
JP2019009218A (ja) | 2019-01-17 |
CN109119336B (zh) | 2024-02-09 |
TW201907456A (zh) | 2019-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8523636B2 (en) | Working object grinding method | |
CN107591361B (zh) | 半导体器件芯片的制造方法 | |
KR102163442B1 (ko) | 단결정 기판의 가공 방법 | |
JP6495056B2 (ja) | 単結晶基板の加工方法 | |
JP2016171214A (ja) | 単結晶基板の加工方法 | |
TW201715598A (zh) | 光元件晶圓的加工方法 | |
TW201707069A (zh) | 單晶基板之加工方法 | |
KR20190000308A (ko) | 피가공물의 가공 방법 | |
JP6970554B2 (ja) | 加工方法 | |
JP2021072353A (ja) | ウェーハの加工方法 | |
JP2019186426A (ja) | チップの製造方法 | |
JP7031964B2 (ja) | チップの製造方法 | |
JP7031963B2 (ja) | チップの製造方法 | |
JP7031966B2 (ja) | チップの製造方法 | |
KR20190129736A (ko) | 칩의 제조 방법 | |
KR20190129737A (ko) | 칩의 제조 방법 | |
JP2019186421A (ja) | チップの製造方法 | |
JP2019186423A (ja) | チップの製造方法 | |
JP2019181531A (ja) | チップの製造方法 | |
JP2019040912A (ja) | チップの製造方法 | |
JP2019186425A (ja) | チップの製造方法 | |
JP2019061982A (ja) | チップの製造方法 | |
JP2019061984A (ja) | チップの製造方法 | |
JP2019038703A (ja) | チップの製造方法 | |
JP2019040914A (ja) | チップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |