KR20190000089A - 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치 - Google Patents

반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치 Download PDF

Info

Publication number
KR20190000089A
KR20190000089A KR1020170078975A KR20170078975A KR20190000089A KR 20190000089 A KR20190000089 A KR 20190000089A KR 1020170078975 A KR1020170078975 A KR 1020170078975A KR 20170078975 A KR20170078975 A KR 20170078975A KR 20190000089 A KR20190000089 A KR 20190000089A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
conductivity
layer
disposed
Prior art date
Application number
KR1020170078975A
Other languages
English (en)
Other versions
KR102317413B1 (ko
Inventor
박덕현
문용태
고은빈
문성욱
정병학
홍기용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170078975A priority Critical patent/KR102317413B1/ko
Publication of KR20190000089A publication Critical patent/KR20190000089A/ko
Application granted granted Critical
Publication of KR102317413B1 publication Critical patent/KR102317413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

본 실시예에 따른 반도체 소자는 도전형 기판; 상기 도전형 기판 상에 배치되며 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 상기 발광구조물 상에 배치되는 제1 전극 및 패드 전극; 및 상기 발광구조물과 상기 도전형 기판 사이에 배치되는 전류차단층 및 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은, 상기 활성층에 인접하여 배치되어 상기 활성층에 전류를 주입하는 제2-1 도전형 반도체층; 상기 제2-1 도전형 반도체층의 아래에 배치되어 서로 다른 도펀트를 포함하는 제2-2도전형 반도체층 및 제2-3 도전형 반도체층을 포함할 수 있다.

Description

반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치{ SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PACKAGE AND LIGHT UNIT INCLUDING THE SAME }
실시예는 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치에 관한 것으로, 보다 상세하게는 광 추출 효율을 개선할 수 있는 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치에 관한 것이다.
반도체 소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 반도체 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 반도체 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
하지만, 종래의 반도체 소자는 발광부에서 방출된 광이 오믹층에서 흡수되어 광 추출 효율이 저하되는 문제점이 있다.
실시예는 광 추출 효율을 개선할 수 있는 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치를 제공한다.
실시예에 따른 반도체 소자는 도전형 기판; 상기 도전형 기판 상에 배치되며 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 상기 발광구조물 상에 배치되는 제1 전극 및 패드 전극; 및 상기 발광구조물과 상기 도전형 기판 사이에 배치되는 전류차단층 및 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은, 상기 활성층에 인접하여 배치되어 상기 활성층에 전류를 주입하는 제2-1 도전형 반도체층; 상기 제2-1 도전형 반도체층의 아래에 배치되어 서로 다른 도펀트를 포함하는 제2-2도전형 반도체층 및 제2-3 도전형 반도체층을 포함할 수 있다.
또한, 실시예에 의하면, 상기 제2-2 도전형 반도체층 및 제2-3 도전형 반도체층은 GaP 물질을 포함할 수 있다.
또한, 실시예에 의하면, 상기 제2-2 도전형 반도체층은 마그네슘을 포함하고, 상기 제2-3 도전형 반도체층은 탄소를 포함할 수 있다.
또한, 실시예에 의하면, 상기 마그네슘의 농도는 1.0E+18/cm3 내지 1.0E+20/cm3 일 수 있다.
또한, 실시예에 의하면, 상기 탄소의 농도는 8.0E+19/cm3 내지 2.0E+21/cm3 일 수 있다.
또한, 실시예에 의하면, 상기 제2-2 도전형 반도체층의 두께는 1um 내지 2um 일 수 있다.
또한, 실시예에 의하면, 상기 제2-3 도전형 반도체층의 두께는 13nm 내지 200nm 일 수 있다.
또한, 실시예에 의하면, 상기 제2 전극의 두께는 60nm 내지 90nm일 수 있다.
또한, 실시예에 의하면, 상기 발광구조물 상에 배치된 패드 및 상기 패드를 중심으로 대칭 배치된 제1 전극을 더 포함할 수 있다.
또한, 실시예에 의하면, 상기 전류차단층은 상기 제1 전극의 수직 하부 영역에 배치될 수 있다.
또한, 실시예에 의하면, 상기 전류차단층의 선폭은 제1 전극의 선폭과 같거나 크되 5배 이하의 범위에서 배치될 수 있다.
또한, 실시예에 의하면, 상기 전류차단층은 상기 전류차단층을 관통하는 리세스를 포함하며, 상기 제2 전극은 상기 리세스 내에 배치될 수 있다.
또한, 실시예에 의하면, 상기 제2-2 도전형 반도체층에는 단차부가 배치될 수 있으며, 상기 제2-2 도전형 반도체층의 상면에서 상기 단차부까지의 두께와 상기 단차부에서 상기 제2-2 도전형 반도체층의 하면까지의 두께 비율은 1:1 이상 내지 2:3 이하일 수 있다.
또한, 실시예에 의하면, 상기 제2 전극은 ITO 또는 AZO를 포함할 수 있다.
또한, 실시예에 의하면, 상기 패드는 상기 제1 도전형 반도체와 쇼트키 접합될 수 있다.
또한, 실시예에 의하면, 상기 패드와 제1 전극은 중첩되어 배치될 수 있다.
또한, 실시예에 따른 반도체 소자 패키지는 몸체; 및 상기 몸체에 배치되는 반도체 소자를 포함하고, 상기 반도체 소자는,
도전형 기판; 상기 도전형 기판 상에 배치되며 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물; 상기 발광구조물 상에 배치되는 제1 전극 및 패드 전극; 및 상기 발광구조물과 상기 도전형 기판 사이에 배치되는 전류차단층 및 제2 전극;을 포함하고, 상기 제2 도전형 반도체층은, 상기 활성층에 인접하여 배치되어 상기 활성층에 전류를 주입하는 제2-1 도전형 반도체층; 상기 제2-1 도전형 반도체층의 아래에 배치되어 서로 다른 도펀트를 포함하는 제2-2도전형 반도체층 및 제2-3 도전형 반도체층을 포함할 수 있다.
또한, 실시예에 따른 광원 장치는 상기 반도체 소자를 포함할 수 있다.
실시예에 따른 반도체 소자는 반사율이 저하되는 것을 방지하여 광 효율을 향상시킬 수 있다.
또한, 실시예에 따른 반도체 소자는 윈도우층의 두께를 얇게 형성하여 반도체 소자의 전체 두께를 얇게 할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 단면도를 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 평면도를 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 반도체 소자에서, 제2영역의 상면과 제1 도전형 반도체 상면 사이의 거리, 제1 영역과 제2 영역의 두께를 나타낸 것이다.
도 4는 제2영역의 상면과 제1 도전형 반도체 상면 사이의 거리 대비 광속을 나타낸 것이다.
도 5는 본 발명의 실시예 따른 반도체 소자에서, 제2 전극의 두께와 반사율의 관계를 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 반도체 소자가 구비된 반도체 소자 패키지의 단면도를 나타낸 것이다.
도 7은 본 발명의 실시 예에 따른 반도체 소자가 구비된 광원 장치의 분해 사시도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 반도체 소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 반도체 소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 반도체 소자일 수 있다.
반도체 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 단면도를 나타낸 것이다.
도 1을 참조하면, 반도체 소자(100)는 발광구조물(110)이 도전성 기판(150) 상에 위치하고, 상기 발광구조물(110) 상에는 제1 전극(162)과 전극패드(160)가 배치되고, 상기 발광구조물(110)과 도전성 기판(150) 사이에는 제2전극(164)과 전류차단층(120)이 배치될 수 있다.
상기 발광구조물(110)은 제 1도전형 반도체층(111), 활성층(112), 및 제 2도전형 반도체층(113)을 포함한다.
상기 제 1도전형 반도체층(111)은 제1 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(111)이 n형 반도체인 경우, 상기 제1 도펀트는 n형 도펀트일 수 있다. 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있다. 상기 제1 도전형 반도체층(111)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(111)은, 예를 들어 GaN 기반, GaAs 기반, InP 기반, GaP 기반 등의 2원소 물질이 사용될 수 있고, 상기 물질에 Al 및/또는 In이 포함되는 3원소 또는 4원소 물질이 사용될 수 있다. 구체적으로는 AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InP, InGaP 등에서 선택될 수 있다.
상기 제1도전형 반도체층(111)은 단층 또는 다층으로 형성될 수 있고, 상기 제1 도전형 반도체층(111) 상부에는 패드(160) 및 제1 전극(162)이 배치될 수 있다.상기 제1도전형 반도체층(111)의 표면에는 다수의 오목부 및 다수의 볼록부를 갖는 광 추출 패턴(114)이 형성될 수 있다.
상기 제1 도전형 반도체층(111) 상면에는 상기 패드(160) 및 제1 전극(162)이 배치될 수 있다. 특히, 상기 패드(160) 및 제1 전극(162)은 상기 제1 도전형 반도체(114)의 상면 중 광 추출 패턴(114)이 없는 영역에 배치될 수 있다.
상기 패드(160)는 외부는 전원에 연결되어 상기 발광구조물(110)에 전원을 제공할 수 있으며, 제1 전극(162)에 전기적으로 연결될 수 있다. 상기 패드(160)는 제1 도전형 반도체층(111)과 쇼트키 접촉을 형성할 수 있다. 패드는 Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo, Ti/Au/Ti/Pt/Au, Ni/Au/Ti/Pt/Au, Cr/Al/Ni/Cu/Ni/Au 등에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 활성층(112)은 상기 제1 도전형 반도체층(111) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자우물 구조, 양자 선(Quantum-wire) 구조, 또는 양자 점(Quantum dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(112)은 상기 제1 도전형 반도체층(111)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(113)을 통해서 주입되는 정공(전자)이 서로 만나서, 빛을 방출하는 층이다. 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 빛을 방출한다.
상기 활성층(112)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(112)의 구조는 이에 한정하지 않는다.
상기 활성층(112)은 화합물 반도체로 구현될 수 있다. 상기 활성층(112)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 예를 들어, 상기 활성층(112)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 x, y의 조성비에 따라 AlGaInP, AlInP, GaP, InGaP 등에서 선택될 수 있다.
상기 활성층(112)이 다중 우물 구조로 구현된 경우, 상기 활성층(112)은 복수의 우물층과 복수의 장벽층을 포함한다. 상기 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 상기 우물층의 에너지 밴드갭보다 큰 에너지 밴드갭을 갖는 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaP 우물층/AlInGaP 장벽층의 주기로 구성될 수 있다.
상기 제 2도전형 반도체층(113)은제2 도펀트가 도핑될 수 있다. 상기 제2 도전형 반도체층(113)이 p형 반도체인 경우, 상기 제2 도펀트는 p형 도펀트일 수 있다. 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba, C 등을 포함할 수 있다.
상기 제2 도전형 반도체층(113)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층을 포함할 수 있다. 예를 들어, GaN 기반, GaAs 기반, InP 기반, GaP 기반 등의 2원소 물질이 사용될 수 있고, 상기 물질에 Al 및/또는 In이 포함되는 3원소 또는 4원소 물질이 사용될 수 있다. 구체적으로는 AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InP, InGaP 등에서 선택될 수 있다.
제1실시예에서는 제1 도전형 반도체층(111)이 n형 반도체층이고, 제2 도전형 반도체층(113)이 p형 반도체층인 경우를 가정하여 설명하지만, 이에 한정되는 것은 아니고, 제1 도전형 반도체층(112)이 p형 반도체층이고, 제2 도전형 반도체층(113)이 n형 반도체층으로 구성될 수도 있다.
도시되지 않았으나, 활성층(112)과 제2 도전형 반도체층(113) 사이에는 전자차단층 (EBL, Electron Blocking Layer)이 형성될 수 있다. 전자차단층(EBL)은 제1 도전형 반도체층(111)에서 공급된 전자(또는 정공)가 제2 도전형 반도체층(113)으로 빠져나가는 흐름을 차단하여 활성층(112)내에서 전자와 정공이 발광성 재결합할 확률을 높여 발광 효율을 개선할 수 있다. 전자차단층의 에너지 밴드갭은 활성층(112) 또는 제2 도전형 반도체층(113)의 에너지 밴드갭보다 클 수 있다.
상기 제2 도전형 반도체층(113)은 상기 활성층(112)과 상기 도전성 기판(150) 사이에 배치될 수 있고, 상기 제2 도전형 반도체층(113)은 제2-1 도전형 반도체층(113a), 제2-2 도전형 반도체층(113b), 및 제2-3 도전형 반도체층(113c)을 포함할 수 있다.
상기 제2-1 도전형 반도체층(113a)과 상기 제2-2 도전형 반도체층(113b)은 서로 다른 물질로 구성될 수 있다.
예를 들어, 상기 제2-1 도전형 반도체층(113a)이 AlGaAs, AlGaInP, InGaAs, InAlGaAs 등의 물질로 구성되는 경우, 상기 제2-2 도전형 반도체층(113b)은 GaP, AlGaAS, AlGaInP, InGaAS, InAlGaAs 등의 물질로 구성될 수 있고 상기 제2-1 도전형 반도체층(113a)와는 서로 다른 물질로 구성될 수 있다. 서로 다른 물질로 구성되는 경우, 상기 제2-2 도전형 반도체층(113b)은 전류 확산 기능을 가질 수 있고, 상기 제2-1 도전형 반도체층(113a)은 상기 활성층(112)으로 전류를 주입하는 기능을 가질 수 있다.
상기 제2-2 도전형 반도체층(113b)의 두께는 1um 내지 2um 일 수 있다. 종래에는 전류 퍼짐 효과를 위해 제1 반도체층의 두께는 3um이상으로 형성하였으나, 본 실시예에 의하면 1um 내지 2um로 구현할 수 있다.
상기 제2-3 도전형 반도체층(113c)는 상기 제2-2 도전형 반도체층(113b)과 같은 물질로 구성될 수 있고, 서로 다른 도펀트를 포함할 수 있다.
상기 제2-3도전형 반도체층(113c)은 상기 제2전극(164)으로부터 상기 제2 도전형 반도체층(113)으로 주입되는 전류를 원활히 하기 위해 상기 제2-2 도전형 반도체층(113b)과 다른 도펀트를 포함할 수 있고, 상기 제2-2 도전형 반도체층(113b)으로 주입된 전류는 상기 제2-2 도전형 반도체층(113b) 및 상기 제2-3도전형 반도체층(113c)에 비해 낮은 저항을 갖기 때문에 상기 활성층(112)으로 전류 주입을 원활히 하여 상기 반도체 소자의 광학적 특성을 개선할 수 있다. 상기 제2-2 도전형 반도체층(113b)의 두께는 상기 제2-1 도전형 반도체층(113a)의 두께보다 두꺼울 수 있다. 상기 제2-2 도전형 반도체층(113b)의 두께가 상기 제2-1 도전형 반도체층(113a)의 두께보다 두꺼울 때, 상기 제2-1 도전형 반도체층(113a) 및 상기 제2-3 도전형 반도체층(113c)에 비해 상대적으로 높은 저항을 갖는 상기 제2-2 도전형 반도체층(113b)에서 전류가 확산되기 비교적 수월할 수 있고, 상기 제2-1 도전형 반도체층(113a)으로 주입되는 전류 밀도의 균일도를 향상시킬 수 있다.
예를 들어, 상기 제2-2 도전형 반도체층(113b)은 제2 도펀트를 포함할 수 있고, 상기 제2-3 도전형 반도체층(113c)는 제3 도펀트를 포함할 수 있다. 상기 제2 도펀트는 마그네슘(Mg)일 수 있으며, 상기 제3 도펀트는 탄소(C)일 수 있다.
상기 마그네슘의 농도는 1.0E+18/cm3 내지 1.0E+20/cm3 일 수 있다. 마그네슘 농도가 1.0E+18/cm3 이상 되어야 동작 전압이 상승하는 것을 방지할 수 있고, 1.0E+20/cm3 이하가 되어야 상기 제2-2 도전형 반도체층(113b)의 결정성 저하를 방지하여 반도체 소자의 신뢰성이 떨어지는 것을 방지할 수 있다.
상기 탄소(C)를 포함하는 제2-3 도전형 반도체층(113c)은 제2-2 도전형 반도체층(113b)에 비해 비교적 저온에서 성장함으로써 탄소(C)를 포함하도록 할 수 있고, 또는 제2-3 도전형 반도체층(113c)을 성장하는 공정 중에 탄소(C)를 포함시키도록 도핑공정을 통해 제2-3 도전형 반도체층(113c)을 성장할 수 있다.
이때 탄소의 농도는 8.0E+19/cm3 내지 2.0E+21/cm3일 수 있다. 탄소의 농도가 8.0E+19/cm3 이상일 때 제2-3 도전형 반도체층(113c)과 제2 전극(164) 사의 저항을 감소시킬 수 있고, 탄소의 농도가 2.0E+21/cm3 이하일 때 제2-3 도전형 반도체층(113c)의 결정성이 저하되는 것을 방지할 수 있다.
상기 제2-3 도전형 반도체층(113c)의 두께는 13nm 내지 200nm 일 수 있다. 상기 제2-3 도전형 반도체층(113c)에 탄소가 포함되면 에너지 밴드갭이 감소하여 광 흡수가 증가하여 두께가 얇아야 한다. 상기 2-3 도전형 반도체층의 두께가 이상 되어야 전류 스프레딩을 원활히 할 수 있고, 200nm 이하가 되어야 동작전압 상승을 방지할 수 있다.
상기 제2-2 도전형 반도체층(113b)에는 단차부가 배치될 수 있다 상기 제2-2 도전형 반도체층(113) 상면은 평탄면으로 구성될 수 있으며, 상기 단차부에 의해 외부로 노출되는 평탄면을 더 포함할 수 있다. 상기 단차부는 곡률을 갖는 영역을 포함할 수 있다.
상기 단차부가 배치됨으로써 상기 제2-2 도전형 반도체(113b)의 하부에서 주입되는 전류를 상기 제2-2 도전형 반도체(113b)의 단차 상부 영역으로 주입 시 더 균일하게 주입할 수 있다. 또한, 상기 활성층(112)에서 상기 반도체 소자의 하부로 방출되는 광의 적어도 일부는 상기 반사층(130)에서 상부로 반사할 수 있고, 반사층(130)에서 반도체 소자의 상부로 반사되는 광은 상기 활성층(112)에서 적어도 일부는 재흡수될 수 있다. 따라서, 상기 단차부가 배치됨으로써 제2 반사층(130)에서 반도체 소자의 상부로 반사되는 광이 상기 활성층(112)으로 흡수되지 않고 상기 발광구조물(110)의 외부로 방출될 수 있도록 할 수 있다.
상기 단차부의 일부 영역은 곡률을 갖는 영역을 더 포함할 수 있다. 상기 곡률을 갖는 영역은 상기 반사층(130)에서 반도체 소자의 상부로 반사되는 광이 상기 단차부 영역에서 상기 발광구조물(110)의 굴절률과 다른 굴절률을 갖는 매질의 경계 영역일 수 있다. 스넬의 법칙(snell's law)에 의해 상기 반사층(130)에서 반도체 소자의 상부로 반사되는 광이 상기 경계 영역에서 상기 반사층(130) 방향으로 다시 반사되는 전반사 조건을 완화할 수 있고, 상기 반도체 소자의 광추출효율이 향상될 수 있다.
상기 제2-3 도전형 반도체층(113c)의 아래에는 제2 전극(164)과 전류차단층(120)이 배치될 수 있다.
상기 제2 전극(164)은 p 오믹층일 수 있고, 상기 제2-3 도전형 반도체층(113c)과 오믹 접촉을 형성할 수 있다.
상기 제2 전극(164)의 두께 T(thickness)= λ/4n(λ는 파장, n은 굴절율)의 수식에 의해 결정될 수 있다. 제2-2 도전형 반도체층(113b)이 GaP 물질층(굴절율 3.3)이고, 제2 전극(164)이 ITO(굴절율 1.9)일 경우, 상기 제2 전극(164) 두께는 3nm 내지 90nm의 범위로 형성될 수 있다.
제2 전극의 두께가 3nm 이상이 되어야 동작전압 상승으로 인한 불량을 방지할 수 있으며 90nm 이하에서 광 흡수에 의한 광손실을 방지할 수 있다.
이와 같이 제2 전극(164)의 두께는 굴절률에 의해 결정되고, 반사층(120)의 반사율에 영향을 미치게 된다.
도 5는 제2 전극의 두께와 반사율의 관계를 나타낸 것이다.
도 5를 참조하면, 제2 전극의 두께가 80nm 일때, 내부 반사가 적은 것을 확인할 수 있다.
다시 도 1을 참조하면, 상기 제2 전극(164)은 전도성 산화물 또는 전도성 질화물을 포함할 수 있다. 예컨대, 제2 전극(164)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있고, 바람직하게는 ITO 또는 AZO일 수 있다. 상기 전류차단층(120)은 상기 제2 전극(164) 사이에 배치되며 상기 제2-3 도전형 반도체층(113c)의 하면에 접촉될 수 있다.
상기 전류차단층(120)은 상기 제2 전극(164) 보다 전기 전도성이 낮은 물질로 형성되어 공급되는 전류를 차단하여 다른 영역으로 확산시켜 준다. 상기 윈도우층(113b)이 종래에 비해 두께가 얇아지면서 전류 확산(current spreading) 효과가 떨어지는 것을 방지한다. 즉, 전류차단층(120)에 의해 두께가 얇으면서도 전류 확산이 원활하게 이루어지는 반도체 소자를 제공할 수 있다.
이때, 상기 전류차단층(120)은 상기 제1 전극(162)의 수직 하부 영역에 형성될 수 있다. 그리고 전류차단층(120)의 선폭(width, b)은 상기 제1 전극(162)의 선폭(a)과 동일하거나 더 넓을 수 있다. 전류차단층(120)의 선폭이 넓어질수록 광속이 증가하여 최대한 넓게 형성하는 것이 바람직하지만, 지나치게 넓어지면 동작전압이 증가하게 되므로 적절히 조절해야 한다. 전류차단층(120)의 선폭(b)은 상기 제1 전극 선폭(a)의 5배까지 넓힐 수 있다.
상기 제2 전극(164) 및 전류차단층(120) 아래에는 반사층(130)이 배치될 수 있다.
상기 반사층(130)은 상부 방향으로부터 입사되는 빛을 반사시킨다. 상기 반사층(130)은 금속층으로 구성되고, 상기 제2 전극(164)과 전기적으로 연결될 수 있다. 상기 반사층(130)은 전기적인 접촉이 우수하고 반사성이 높은 물질로 구성될 수 있다. 예를 들어, 상기 제2반사층(40)은 Pd, Ir,Ru Mg, Zn,Pt, Ag, Ni, Al, Rh, Au, Ti, Hf, ITO 중 적어도 하나를 포함하는 금속 또는 합금으로 구성될 수 있다. 상기 반사층(130)의 아래에는 본딩층(140)이 배치되고, 본딩층(140)은 도전성 기판(150)과 반사층(130)을 접합한다.
상기 본딩층(140)은 예로서, Sn, AuSn, Pd, Al, Ti, Au, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Ta, Ti/Au/In/Au등의 물질 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 도전성 기판(150)은 Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
도 2는 실시예에 따른 반도체 소자 상면도이다.
도 2에 도시된 바와 같이, 실시예에 따른 상면도에서는 패드(160), 제1 전극(162), 및 제2 도전형 반도체층(113)를 포함할 수 있다.
상기 패드(160), 제1 전극(162) 및 제2 도전형 반도체층(113)은 도1에 도시된 구성과 동일하므로 상세한 설명은 생략한다.
상기 제1 전극(162)은 서로 이격되어 배치되는 가지 전극을 포함할 수 있다. 상기 제1 전극(162)의 가지 전극은 상기 패드(160)와 수직으로 중첩될 수 있다. 상기 제1 전극(162)과 상기 패드(160)가 수직으로 중첩되는 영역에서 상기 제1 전극(162)의 길이(n)과 상기 패드(160)의 반지름(m)의 제1비율(n/m)은 0 초과 내지 1 미만 일 수 있다. 상기 제1비율이(n/m)이 0 이하일 경우, 상기 제1 전극(162)을 배치하는 공정과 상기 패드(160)을 배치하는 공정의 마진을 확보하기 어렵고, 따라서 상기 제1 전극(162)과 상기 패드(160)이 서로 전기적으로 연결되지 않는 문제 등을 야기할 수 있다.
또한, 상기 제1비율(n/m)이 1 이상일 경우, 상기 가지 전극은 서로 연결될 수 있다. 상기 가지 전극이 서로 연결되는 경우, 상기 패드(160)과 상기 제1 도전형 반도체층(111) 사이의 저항에 의해 상기 가지 전극으로 전류가 확산되는 특성이 저하될 수 있다.
따라서, 상기 패드(160)와 상기 제1 도전형 반도체층(111) 사이에서 전류 확산 특성을 확보하고, 상기 패드(160)와 상기 가지 전극이 전기적으로 연결되기 위해서 제1비율(n/m)은 0초과 내지 1미만일 수 있다.
도2를 참고하면, 상기 반도체 소자의 상면에서 상기 제2-2 도전형 반도체층(113b)은 상기 활성층(112)의 외측으로 연장되어 상기 반도체구조물(110)의 둘레를 감싸며 배치될 수 있다.
예를 들어, 상기 제2-2도전형 반도체층(113b)의 하부는 상기 활성층(112)의 외측으로 연장되어 배치될 수 있다. 상기 제2-2 도전형 반도체층(113b)의 상면의 면적이 상기 활성층(112)의 상면의 면적보다 넓게 배치된 경우, 상기 제2-2도전형 반도체층(113b)은 상기 제2-1 도전형 반도체층(113a)에 비해 높은 저항을 가지고 있기 때문에 상기 제2전극(164)으로 주입되는 전류는 상기 제2-1 도전형 반도체층(113a)을 통해 상기 활성층(112)으로 주입되기 때문에 주입되는 전류밀도의 균일도를 개선할 수 있다.
상기 제2-2 도전형 반도체층(113b)의 상면의 면적은 상기 반도체소자 상면의 면적 대비 10% 이상 내지 30% 이하 일 수 있다.
상기 제2-2 도전형 반도체층(113b) 상면의 면적이 상기 반도체소자 상면의 면적 대비 10% 이상인 경우, 상기 반도체 구조물(10) 둘레에 배치된 제2-2 도전형 반도체층(113b)은 반도체소자의 제조공정 후 개별소자로 절단 시 레이저(Laser) 또는 다이아몬드휠(Diamond wheel)이 지나가는 부분으로 절단공정을 하기 위한 공정 마진을 확보할 수 있다.
상기 제2-2 도전형 반도체층(113b) 상면의 면적이 상기 반도체소자 상면의 면적 대비 30% 이상 인 경우 상기 반도체소자의 공정수율을 확보하기 어려우므로, 상기 공정수율을 확보하기 위해 상기 제2-2 도전형 반도체층(113b)의 상면의 면적은 상기 반도체소자 상면의 면적 대비 30%이하 일 수 있다.
도 3은 도 2에서 A-A'방향으로 절단한 단면도로서, 제1 도전형 반도체층(111)과 제2-2 도전형 반도체층(113b)의 단차부까지의 제1 거리(d), 상기 제2-2 도전형 반도체층(113b) 상면의 평탄부와 제2-2 도전형 반도체층(113b)의 단차부까지의 제1 두께(d1) 및 제2-2 도전형 반도체층(113b)의 단차부와 제2-2 도전형 반도체층(113b)의 하부까지의 제2 두께(d2)를 도시한 것이고, 도 4는 상기 거리(d)대비 광속에 대한 그래프이다.
상기 제2-2 도전형 반도체층(113b)은 일정한 두께(d1+d2)를 갖고, 상기 제1두께(d1)와 상기 제2두께(d2)의 비율은 1:1 이상 내지 2:3 이하 일 수 있다.
상기 제1두께(d1)와 상기 제2두께(d2)의 비율이 1:1 이상일 경우, 상기 제2두께(d2)는 상기 제1두께(d1)보다 증가하게 되므로, 상기 반도체 소자의 광속 저하현상을 방지하여 광속을 향상시킬 수 있다..
상기 제1두께(d1)와 상기 제2두께(d2)의 비율이 2:3 이상일 경우, 하부 금속이 드러남으로써 누설전류가 발생할 수 있으므로, 상기 누설전류를 방지하여 반도체소자의 신뢰성을 확보하기 위해 상기 제1두께(d1)와 상기 제2두께(d2)의 비율은 2:3 이하일 수 있다.
도 4를 참조하면, 상기 제1 도전형 반도체층(111)의 상면과 상기 제2-2 도전형 반도체층(113b)의 단차면까지의 거리(d)가 증가할수록 광속이 향상되는 것을 확인할 수 있다.
상기 거리(d)는 상기 1두께(d1)를 포함하고, 상기 제1두께(d1)에 따라 상기 제1 도전형 반도체층(111)의 상면과 상기 제2-2 도전형 반도체층(113b)의 단차면까지의 거리(d)도 감소하거나 증가할 수 있다.
상기 제1두께(d1)가 작으면, 상기 제1 도전형 반도체층(111)의 상면과 상기 제2-2 도전형 반도체층(113b)의 단차면까지의 거리(d)도 감소됨에 따라 상기 반도체소자의 광속은 저하될 수 있다,
또한, 상기 제1두께(d1)가 크면, 상기 제1 도전형 반도체층(111)의 상면과 상기 제2-2 도전형 반도체층(113b)의 단차면까지의 거리(d)가 증가함에 따라 상기 반도체소자의 광속은 향상될 수 있으나 상기 반도체구조물(110)의 측면이 외부로 모두 노출되어, 누설전류가 발생되어 상기 반도체소자의 신뢰성저하문제를 초래할 수 있다.
따라서, 상기 반도체소자의 신뢰성과 광속을 고려하여 상기 제1두께(d1)를 포함한 상기 제1 도전형 반도체층(111)의 상면과 상기 제2-2 도전형 반도체층(113b)의 단차면까지의 거리(d)가 결정될 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 소자가 구비된 반도체 소자 패키지의 단면도를 나타낸 것이다.
도 6을 참조하면, 반도체 소자 패키지(10)는 패키지 몸체부(1), 상기 패키지 몸체부(1) 에 설치된 제1 리드전극(2) 및 제2 리드전극(3), 상기 상기 제1 리드전극(2) 및 제2 리드전극(3)과 전기적으로 연결되는 반도체 소자(100), 및 상기 반도체 소자(100)를 포위하는 몰딩부재(4)가 포함된다.
상기 패키지 몸체부(1)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 반도체 소자(100)의 주상에 경사면이 형성될 수 있다.
상기 제1 리드전극(2) 및 제2 리드전극(3)은 서로 전기적으로 분리되며, 상기 반도체 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 리드전전(2) 및 제2 리드전극(3)은 상기 반도체 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 반도체 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 반도체 소자(100)는 상기 패키지 몸체부(1) 상에 배치되거나 상기 제1 리드전극(2) 또는 제2 리드전극(3) 상에 배치될 수 있다.
상기 반도체 소자(100)는 상기 제1 리드전극(2) 및 제2 리드전극(3)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 반도체 소자(100)가 상기 제1 리드전극(2) 및 제2 리드전극(3)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(4)는 상기 반도체 소자(100)를 포위하여 상기 반도체 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(4)에는 형광체(5)가 포함되어 상기 반도체 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
한편, 이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 반도체 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또한, 실시 예에 따른 반도체 소자 패키지를 포함하는 광원 장치로 구현될 수 있다.
또한, 광원 장치는 기판과 실시 예에 따른 반도체 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 광원 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 출력되는 광이 필요한 제품에 다양하게 적용될 수 있다.
또한, 광원 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 반도체 소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
한편, 도 7은 실시 예에 따른 광원 장치의 분해 사시도이다.
실시 예에 따른 광원 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 반도체 소자 패키지를 포함할 수 있다.
상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
한편, 반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 반도체 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다. 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 발광구조물 111 : 제1 도전형 반도체
112 : 활성층 113 : 제2 도전형 반도체
113a : 제2-1 도전형 반도체 113b : 제2-2 도전형 반도체
113c : 제2-3 도전형 반도체 120 : 전류 차단층
130 : 반사층 140 : 본딩층
150 : 도전형 기판 160 : 패드
162 : 제1 전극 164 : 제2 전극

Claims (18)

  1. 도전형 기판;
    상기 도전형 기판 상에 배치되며 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;
    상기 발광구조물 상에 배치되는 제1 전극 및 패드 전극; 및
    상기 발광구조물과 상기 도전형 기판 사이에 배치되는 전류차단층 및 제2 전극;을 포함하고,
    상기 제2 도전형 반도체층은,
    상기 활성층에 인접하여 배치되어 상기 활성층에 전류를 주입하는 제2-1 도전형 반도체층;
    상기 제2-1 도전형 반도체층의 아래에 배치되어 서로 다른 도펀트를 포함하는 제2-2도전형 반도체층 및 제2-3 도전형 반도체층을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제2-2 도전형 반도체층 및 제2-3 도전형 반도체층은 GaP 물질을 포함하는 반도체 소자.
  3. 제1항에 있어서,
    상기 제2-2 도전형 반도체층은 마그네슘을 포함하고,
    상기 제2-3 도전형 반도체층은 탄소를 포함하는 반도체 소자.
  4. 제1항에 있어서,
    상기 마그네슘의 농도는 1.0E+18/cm3 내지 1.0E+20/cm3 인 반도체 소자.
  5. 제1항에 있어서,
    상기 탄소의 농도는 8.0E+19/cm3 내지 2.0E+21/cm3인 반도체 소자.
  6. 제1항에 있어서,
    상기 제2-2 도전형 반도체층의 두께는 1um 내지 2um인 반도체 소자.
  7. 제1항에 있어서,
    상기 제2-3 도전형 반도체층의 두께는 13nm 내지 200nm 인 반도체 소자.
  8. 제1항에 있어서,
    상기 제2 전극의 두께는 60nm 내지 90nm인 반도체 소자.
  9. 제1항에 있어서,
    상기 발광구조물 상에 배치된 패드 및 상기 패드를 중심으로 대칭 배치된 제1 전극을 더 포함하는 반도체 소자.
  10. 제9항에 있어서,
    상기 전류차단층은 상기 제1 전극의 수직 하부 영역에 배치된 반도체 소자.
  11. 제12항에 있어서,
    상기 전류차단층의 선폭은 제1 전극의 선폭과 같거나 크되 5배 이하의 범위에서 형성되는 반도체 소자.
  12. 제1항에 있어서,
    상기 전류차단층은 상기 전류차단층을 관통하는 리세스를 포함하며,
    상기 제2 전극은 상기 리세스 내에 배치되는 반도체 소자.
  13. 제1항에 있어서,
    상기 제2-2 도전형 반도체층에는 단차부가 배치될 수 있으며,
    상기 제2-2 도전형 반도체층의 상면에서 상기 단차부까지의 두께와 상기 단차부에서 상기 제2-2 도전형 반도체층의 하면까지의 두께 비율은 1:1 이상 내지 2:3 이하인 반도체 소자.
  14. 제1항에 있어서,
    상기 제2 전극은 ITO 또는 AZO를 포함하는 반도체 소자.
  15. 제9항에 있어서,
    상기 패드는 상기 제1 도전형 반도체와 쇼트키 접합을 형성하는 반도체 소자.
  16. 제9항에 있어서,
    상기 패드와 제1 전극은 중첩되어 배치된 반도체 소자.
  17. 몸체; 및
    상기 몸체에 배치되는 반도체 소자를 포함하고,
    상기 반도체 소자는,
    도전형 기판;
    상기 도전형 기판 상에 배치되며 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;
    상기 발광구조물 상에 배치되는 제1 전극 및 패드 전극; 및
    상기 발광구조물과 상기 도전형 기판 사이에 배치되는 전류차단층 및 제2 전극;을 포함하고,
    상기 제2 도전형 반도체층은,
    상기 활성층에 인접하여 배치되어 상기 활성층에 전류를 주입하는 제2-1 도전형 반도체층;
    상기 제2-1 도전형 반도체층의 아래에 배치되어 서로 다른 도펀트를 포함하는 제2-2도전형 반도체층 및 제2-3 도전형 반도체층을 포함하는 반도체 소자.
  18. 제1항의 반도체 소자를 포함하는 광원 장치.
KR1020170078975A 2017-06-22 2017-06-22 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치 KR102317413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170078975A KR102317413B1 (ko) 2017-06-22 2017-06-22 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170078975A KR102317413B1 (ko) 2017-06-22 2017-06-22 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치

Publications (2)

Publication Number Publication Date
KR20190000089A true KR20190000089A (ko) 2019-01-02
KR102317413B1 KR102317413B1 (ko) 2021-10-27

Family

ID=65021770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170078975A KR102317413B1 (ko) 2017-06-22 2017-06-22 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치

Country Status (1)

Country Link
KR (1) KR102317413B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224497B1 (ko) * 2019-08-28 2021-03-08 연세대학교 산학협력단 이차원 반도체 물질을 이용한 수직형 쇼트키 다이오드 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047721B1 (ko) * 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120042516A (ko) * 2010-10-25 2012-05-03 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130006810A (ko) * 2011-06-23 2013-01-18 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047721B1 (ko) * 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120042516A (ko) * 2010-10-25 2012-05-03 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130006810A (ko) * 2011-06-23 2013-01-18 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224497B1 (ko) * 2019-08-28 2021-03-08 연세대학교 산학협력단 이차원 반도체 물질을 이용한 수직형 쇼트키 다이오드 및 이의 제조방법
US11309437B2 (en) 2019-08-28 2022-04-19 Industry-Academic Cooperation Foundation, Yonsei University Vertical Schottky barrier diodes using two-dimensional layered semiconductors and fabrication methods thereof

Also Published As

Publication number Publication date
KR102317413B1 (ko) 2021-10-27

Similar Documents

Publication Publication Date Title
US10593838B2 (en) Semiconductor device
KR20170024534A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102656815B1 (ko) 반도체 소자
KR20180006821A (ko) 반도체 소자
KR20200021798A (ko) 반도체 소자
KR20180005896A (ko) 반도체 소자
KR102317413B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치
KR20190116827A (ko) 반도체 소자
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102569563B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20190098624A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20190109848A (ko) 반도체 소자
KR20180057144A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR20180087678A (ko) 반도체 소자 및 조명장치
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102502335B1 (ko) 반도체 소자
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR102468815B1 (ko) 반도체 소자
KR20180009266A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180080854A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102358690B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지 및 광원 장치
KR102385938B1 (ko) 반도체 소자 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant