KR20180136841A

KR20180136841A - Mac 계층 헤더 처리 방법 및 장치

Info

Publication number: KR20180136841A
Application number: KR1020170076159A
Authority: KR
Inventors: 백상규; 김동건; 김성훈
Original assignee: 삼성전자주식회사
Priority date: 2017-06-15
Filing date: 2017-06-15
Publication date: 2018-12-26
Also published as: US11178572B2; US20200205033A1; WO2018230919A1; KR102366376B1

Abstract

본 개시는 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통신 기법 및 그 시스템에 관한 것이다. 본 발명은 MAC 계층에서 헤더를 처리함으로써 오버헤드를 줄이기 위한 방법과 장치를 개시한다.

Description

MAC 계층 헤더 처리 방법 및 장치{METHOD AND APPARATUS FOR HEADER PROCESSING IN MAC LAYER}

본 발명은 무선 통신 시스템에 관한 것으로, 더욱 구체적으로는 MAC 계층에서 헤더를 처리하는 방법과 장치에 관한 것이다.

4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 이후의 시스템이라 불리어지고 있다.

높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다.

또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다.

이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및SCMA(sparse code multiple access) 등이 개발되고 있다.

한편, 통신 시스템의 발전에 따라 데이터 송수신을 위한 오버헤드를 줄이기 위한 다양한 방안들이 연구되어 오고 있다. 이에 따라, MAC 계층에서도 오버헤드를 줄이기 위한 노력이 이루어지고 있으며, MAC 계층에서 데이터를 효율적으로 처리하기 위한 방안에 대한 요구가 날로 증대되는 실정이다.

본 발명의 목적은 MAC CE(Control Element)의 크기가 늘어날 때 MAC CE 전송으로 인한 오버헤드를 줄이는 것이다.

본 발명의 또 다른 목적은 패킷의 분할로 인한 오버헤드를 줄이는 것이다.

상기와 같은 문제점을 해결하기 위한 본 발명은 무선 통신 시스템에서 제어 신호 처리 방법에 있어서, 기지국으로부터 전송되는 제1 제어 신호를 수신하는 단계; 상기 수신된 제1 제어 신호를 처리하는 단계; 및 상기 처리에 기반하여 생성된 제2 제어 신호를 상기 기지국으로 전송하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 일 실시 예에 따르면, MAC CE에 의한 오버헤드를 줄일 수 있다.

본 발명의 다른 실시 예에 따르면, 패킷 분할로 인한 오버헤드를 줄일 수 있다.

도 1은 MAC 서브헤더와 L필드가 없는 MAC CE 형식을 나타낸 도면이다.
도 2는 L필드가 없는 MAC CE에 대한 MAC 서브헤더의 세부형식을 나타낸 도면이다.
도 3은 MAC 서브헤더와 L필드가 포함된 MAC CE 형식을 나타낸 도면이다.
도 4는 L필드가 포함된 MAC CE에 대한 MAC 서브헤더의 세부형식을 나타낸 도면이다.
도 5는 가변길이지만 L 필드가 필요 없는 MAC CE의 형식을 나타낸 도면이다.
도 6은 버퍼상태보고 형식을 나타낸 도면이다.
도 7은 L 필드가 필요하지 않은 MAC CE의 일반적인 형식을 나타낸 도면이다.
도 8은 MAC CE 처리 시 송신기 동작의 실시예를 나타낸 도면이다.
도 9는 MAC CE 처리 시 송신기 동작의 실시예를 나타낸 도면이다.
도 10은 MAC CE 처리 시 수신기 동작의 실시예를 나타낸 도면이다.
도 11은 MAC CE 처리 시 수신기 동작의 실시예를 나타낸 도면이다.
도 12는 비트맵을 포함하는 MAC 서브헤더 형식을 나타낸 도면이다.
도 13은 데이터를 포함하여 전송하는 시나리오 예시를 나타낸 도면이다.
도 14는 패킷의 분할이 필요한 경우 패킷이 전송되는 동작에 대한 실시예를 나타낸 도면이다.
도 15는 본 발명의 실시 예들에 따른 단말 장치를 도시한 도면이다.
도 16은 본 발명의 실시 예들에 따른 기지국 장치를 도시한 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.

본 명세서에서 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.

또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.

이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.

도 1은 MAC 서브헤더(Subheader)와 고정길이의 MAC CE(Control Element) 형식을 나타낸다. MAC CE가 고정 길이를 가진다면 MAC 서브헤더에 L 필드가 포함되지 않고 LCID(Logical Channel ID) 필드를 통해서 MAC CE의 길이를 파악할 수 있다. LCID가 해당 MAC CE에 해당하는 값을 가지고 이 MAC CE가 고정 길이를 가진다면 이후에 추가 필드가 없음을 확인할 수 있고 해당 MAC CE의 고정 길이로 수신기에서 처리를 수행할 수 있다.

도 2는 도 1의 고정길이 MAC CE에 대한 MAC 서브헤더 세부 형식을 나타낸다. 이 때 MAC 서브헤더는 1바이트 길이를 가질 수 있고, 2개의 1-bit 길이 R(Reserved, 예비) 필드와 6-bit 길이의 LCID 필드를 가질 수 있다. 도 2의 MAC 서브헤더는 고정 길이의 MAC CE, 고정 길이의 MAC SDU(Service Data Unit), 가변길이지만 L(Length)필드가 필요하지 않은 MAC CE의 앞에 위치할 수 있다.

도 3은 MAC 서브헤더(Subheader)와 L(Length)필드가 필요한 가변길이 MAC CE(Control Element) 형식을 나타낸다. MAC CE가 가변 길이를 가지고 L 필드에 의해 가변 길이를 나타내야 한다면, MAC 서브헤더에 L 필드가 포함되고 L 필드를 통해서 MAC CE의 길이를 파악할 수 있다. LCID가 해당 MAC CE에 해당하는 값을 가지고 이 MAC CE가 L 필드가 필요한 가변길이 MAC CE라면, MAC 서브헤더에 위치하는 L 필드를 확인하여 MAC CE의 길이를 확인할 수 있다. 이 길이를 바탕으로 MAC CE를 수신기에서 처리를 수행할 수 있다.

도 4는 도 3의 L필드가 필요한 가변 길이 MAC CE에 대한 MAC 서브헤더 세부 형식을 나타낸다. 이 때 MAC 서브헤더는 2바이트 이상의 길이를 가질 수 있고, 도 4에서는 2바이트 길이로 도시하였다. MAC 서브헤더는 1-bit 길이 R(Reserved, 예비) 필드, 1-bit 길이의 F 필드, 6-bit 길이의 LCID 필드, 1-2바이트 길이의 L필드를 가질 수 있다. 도 4의 MAC 서브헤더는 가변 길이의 MAC CE 중 L필드가 필요한 MAC CE나 가변길이의 MAC SDU 앞에 위치할 수 있다.

도 5는 가변 길이의 MAC CE이지만 L필드가 없는 MAC 서브헤더를 사용하는 MAC CE 형식의 실시예를 나타낸다. 특정 MAC CE는 가변 길이지만 L 필드로 전체 길이를 나타낼 필요가 없이 MAC CE 자체에 포함된 일부 필드가 MAC CE의 길이를 알 수 있게 할 수 있다. 일례로 도 6에서 나타내는 버퍼상태보고(Buffer Status Report, 이하 BSR) 메시지가 이러한 메시지가 될 수 있다. 도 5의 실시예에서는 MAC CE의 앞 일정 길이에 있는 비트맵 정보를 읽은 후 MAC CE의 길이를 판단하여 처리하는 것을 가정한다. 만약 비트맵 정보가 전체 MAC CE 길이를 알 수 있게 한다면 도 3-4 실시예의 L필드가 필요 없을 것이다.

도 6은 L 필드가 없는 MAC 서브헤더를 사용할 수 있는 버퍼상태보고(BSR, Buffer Status Report) 형식의 실시예를 나타낸다. 버퍼상태보고는 각 논리채널그룹(Logical Channel Group, 이하 LCG) 별로 단말의 버퍼에 저장된 데이터 크기를 기지국에게 보내게 된다. 도 6의 실시예에서는 LCG0부터 LCG7까지 총 8개의 LCG가 있는 것을 가정하였다. 이 때 BSR의 첫 바이트에는 LCG0부터 LCG7까지 중 버퍼상태보고에 해당 LCG의 버퍼상태가 포함되는지를 나타내는 비트인 G0부터 G7까지가 1바이트 위치하게 되는 것을 나타낸다. 만약 LCG i에 대해 버퍼상태가 포함된다면 Gi의 값은 1로 설정되고, 그렇지 않으면 0으로 설정될 수 있다. 0/1의 값은 반대로 설정될 수도 있지만 약속된 값이라면 문제는 되지 않는다.

도 6의 실시예에서는 G1=G2=G4=G5=1, G0=G3=G6=G7=0으로 가정하여 LCG1,2,4,5의 버퍼상태가 보고되는 것을 가정하였다. 따라서 G0-G7 필드 이후에 오는 버퍼상태는 LCG 1,2,4,5에 해당되는 값만 있게 된다. 도 6의 실시예에서는 각 LCG의 버퍼상태보고를 8비트(1바이트)로 표시하는 것을 가정하였으나, 실시예에 따라 세부 길이는 다를 수 있고 바이트 길이를 맞추기 위해 R(Reserved, 예비) 필드나 다른 정보를 포함할 수도 있다.

도 6의 G1, G2, G4, G5 필드가 1로 설정되었고 G0, G3, G6, G7 필드가 0으로 설정되었으므로 BSR의 첫번째 바이트와 4개 LCG의 버퍼상태를 포함한 5바이트가 BSR의 길이라는 것을 알 수 있다. 이것은 G0에서 G7까지, 다시 말해 MAC CE의 첫번째 바이트를 읽은 후 알 수 있게 된다. 결과적으로 L 필드 없이 첫번째 바이트의 비트맵 정보로 MAC CE의 길이를 알 수 있다. 이렇듯 MAC CE의 표현방식에 따라 MAC CE의 길이는 L 필드 없이 MAC CE의 일부 정보를 통하여 알 수 있게 된다.

도 7은 L 필드가 없는 MAC 서브헤더를 사용할 수 있는 MAC CE 형식의 일반적인 실시예를 나타낸다. 도 6의 BSR 실시예와 유사하게, MAC CE의 앞쪽에 위치한 길이를 알 수 있는 정보를 읽은 후, 이를 바탕으로 세부정보를 포함한 전체 MAC CE의 길이를 알 수 있다. 이를 통하여 MAC 서브헤더에 L필드가 필요 없게 된다.

도 8은 MAC CE 처리 시 송신기 동작의 실시예를 나타낸다. 여기서 송신기의 MAC CE 처리란 MAC CE를 보내기 위해 MAC 서브헤더를 만들고 전송블록(Transport Block) 또는 MAC PDU(Protocol Data Unit)에 포함하는 단계를 의미할 수 있다. 이 때 MAC 서브헤더는 두 가지 형식을 가질 수 있다. 첫번째 형식은 도 2에 나타난 L 필드가 없는 MAC 서브헤더가 될 수 있다. 이 서브헤더는 실시예에 따라 R/R/LCID 서브헤더 등으로 불릴 수 있다. 두번째 형식은 도 4에 나타난 L 필드가 있는 MAC 서브헤더가 될 수 있다. 이 서브헤더는 실시예에 따라 R/F/LCID/L 서브헤더 또는 R/R/LCID/F/L 서브헤더 등으로 불릴 수 있다. 이것은 세부 필드의 위치에 따라 결정될 수 있다.

만약 처리해야 하는 MAC CE가 고정 길이의 MAC CE라면 첫번째 형식의 MAC 서브헤더를 사용하여 LCID가 MAC CE의 길이를 알 수 있게 할 수 있다. 만약 MAC CE가 가변 길이고 L 필드가 필요한 MAC CE라면 두번째 형식의 MAC 서브헤더를 사용하게 된다. 그렇지 않고 MAC CE가 가변 길이이지만 L 필드가 필요하지 않은 MAC CE라면 첫번째 형식의 MAC 서브헤더를 사용할 수 있다.

도 9는 MAC CE 처리 시 송신기 동작의 다른 실시예를 나타낸다. 여기서 송신기의 MAC CE 처리란 MAC CE를 보내기 위해 MAC 서브헤더를 만들고 전송블록(Transport Block) 또는 MAC PDU(Protocol Data Unit)에 포함하는 단계를 의미할 수 있다. 이 때 MAC 서브헤더는 두 가지 형식을 가질 수 있다. 첫번째 형식은 도 2에 나타난 L 필드가 없는 MAC 서브헤더가 될 수 있다. 이 서브헤더는 실시예에 따라 R/R/LCID 서브헤더 등으로 불릴 수 있다. 두번째 형식은 도 4에 나타난 L 필드가 있는 MAC 서브헤더가 될 수 있다. 이 서브헤더는 실시예에 따라 R/F/LCID/L 서브헤더 또는 R/R/LCID/F/L 서브헤더 등으로 불릴 수 있다. 이것은 세부 필드의 위치에 따라 결정될 수 있다.

만약 처리해야 하는 MAC CE가 고정 길이의 MAC CE라면 첫번째 형식의 MAC 서브헤더를 사용하여 LCID가 MAC CE의 길이를 알 수 있게 할 수 있다. 만약 MAC CE가 가변 길이고 L 필드가 필요한 MAC CE라면 두번째 형식의 MAC 서브헤더를 사용하게 된다. 그렇지 않고 MAC CE가 가변 길이이지만 L 필드가 필요하지 않은 MAC CE라면 MAC CE의 앞쪽 일정 부분에 수신기가 MAC CE의 길이 정보를 알 수 있는 정보를 삽입할 수 있다. 그리고 첫번째 형식의 MAC 서브헤더를 사용하여 LCID 필드로부터 해당 MAC CE가 어떤 MAC CE인지 알 수 있게 할 수 있다.

도 10은 MAC CE 처리 시 수신기 동작의 다른 실시예를 나타낸다. 여기서 수신기의 MAC CE 처리란 MAC CE 정보를 해석하기 위해 MAC 서브헤더의 필드를 읽고 MAC CE의 길이만큼 수신기 동작을 수행하여 MAC CE의 동작을 해석하는 단계를 의미할 수 있다.

먼저 수신기는 MAC 서브헤더의 LCID 필드를 읽어서 어떤 MAC CE인지를 알 수 있다. 만약 해당 MAC CE가 고정길이의 MAC CE라면, 그 MAC CE의 정해진 고정된 길이를 확인하여 MAC CE의 정보를 해석할 수 있다. 만약 해당 MAC CE가 가변 길이이고 L 필드가 나타나는 MAC CE라면, MAC 서브헤더에 L 필드가 위치할 것이고 L 필드를 디코딩하여 MAC CE의 정해진 길이를 확인하여 MAC CE의 정보를 해석할 수 있다. 만약 해당 MAC CE가 가변 길이이고 L 필드가 나타나지는 MAC CE라면, MAC 서브헤더에 L 필드가 위치하지 않고 그 MAC CE의 앞쪽 일정 바이트를 읽고 MAC CE의 길이를 확인하여 MAC CE의 정보를 해석할 수 있다. 이 때 일정 바이트는 1바이트 이상이 될 수 있다.

도 11은 MAC CE 처리 시 수신기 동작의 다른 실시예를 나타낸다. 여기서 수신기의 MAC CE 처리란 MAC CE 정보를 해석하기 위해 MAC 서브헤더의 필드를 읽고 MAC CE의 길이만큼 수신기 동작을 수행하여 MAC CE의 동작을 해석하는 단계를 의미할 수 있다.

먼저 수신기는 MAC 서브헤더의 LCID 필드를 읽어서 어떤 MAC CE인지를 알 수 있다. 만약 해당 MAC CE가 고정길이의 MAC CE라면, 그 MAC CE의 정해진 고정된 길이를 확인하여 MAC CE의 정보를 해석할 수 있다. 만약 해당 MAC CE가 가변 길이이고 L 필드가 나타나는 MAC CE라면, MAC 서브헤더에 L 필드가 위치할 것이고 L 필드를 디코딩하여 MAC CE의 정해진 길이를 확인하여 MAC CE의 정보를 해석할 수 있다. 만약 해당 MAC CE가 가변 길이이고 L 필드가 나타나지는 MAC CE라면, MAC 서브헤더에 L 필드가 위치하지 않고 MAC CE 또는 MAC 서브헤더에 위치한 비트맵 필드를 읽고 MAC CE의 길이를 확인하여 MAC CE의 정보를 해석할 수 있다. 이 때 일정 비트맵의 길이는 1바이트 이상이 될 수 있다.

도 12는 비트맵을 포함하는 MAC 서브헤더 형식의 실시예이다. 도 5 또는 도 6의 비트맵 정보는 MAC CE의 일부가 아닌 MAC 서브헤더에 위치할 수도 있다. 이 경우 송신기는 MAC CE의 길이에 따라 관련되는 비트맵을 설정할 수 있다. 수신기는 MAC 서브헤더의 비트맵 정보를 디코딩한 후 이를 바탕으로 MAC CE의 길이 뿐만 아니라 MAC CE에 어떤 정보가 포함되는지 파악할 수 있다.

도 13은 전송블록(Transport Block) 또는 MAC PDU에서 데이터를 포함시켜서 전송하는 시나리오의 예시를 나타낸다. 도 13(a)에서는 LCP(Logical Channel Prioritization) 이후 데이터를 쌓는 과정에 논리채널(Logical Channel, 이하 LCH) A에 대하여 M 바이트의 자원이 남은 상황을 가정한다. 이 때 LCH A의 버퍼에는 a1 바이트의 패킷(RLC SDU)가 남아 있고, RLC 헤더(RLC SN 부분, RLC 고정헤더)와 MAC 서브헤더(Subheader, Subhdr)를 포함하면 M 바이트를 초과하여 패킷 분할(Segmentation)이 필요하게 된다. LCH B의 버퍼에는 b1 바이트의 패킷(RLC SDU)이 있고 RLC 헤더와 MAC 서브헤더를 포함해도 M 바이트를 초과하지 않아서 전송이 가능하다. 만약 b1 바이트, RLC 헤더, MAC 서브헤더의 합이 정확히 M 바이트가 되지 못하면 이 패킷이 전송된다 하더라도 패딩이 필요하게 된다.

도 13(b)는 도 13(a)의 가정에서 LCH A의 RLC SDU를 분할하는 실시예를 나타낸다. 송신기는 RLC SDU의 분할을 수행하게 되는데 전송 블록에 할당된 M 바이트를 MAC 서브헤더, RLC헤더, 패킷의 일부(Segment of RLC SDU)로 채우게 되고 다른 전송 블록에 나머지 패킷의 일부를 전송하게 된다. 이 때는 패킷분할이 어디서부터 된 것인지를 나타내는 SO필드가 추가되고 MAC 서브헤더, RLC 헤더(RLC SN 부분, RLC 고정헤더)도 포함된다. 실시예에 따라 SO 필드는 RLC 헤더의 일부분으로 생각될 수 있으나, 패킷의 분할이 될 때에만 추가되는 필드이다.

도 13(b)에서 보듯이 패킷의 분할을 수행하게 되면 분할되는 수만큼 MAC 서브헤더, RLC 헤더, SO 필드가 추가되기 때문에 오버헤드가 커질 수 있다. 따라서 도 13(a)의 실시예처럼 다른 논리채널에 분할을 수행하지 않아도 되는 패킷이 있다면 이 패킷을 자원을 할당한 논리채널이 아니더라도 전송블록에 포함하여 전송하는 것이 오버헤드를 감소시킬 수 있다. 하지만 너무 작은 패킷을 삽입할 경우 불필요한 패딩의 크기가 오히려 오버헤드를 증가시킬 수도 있다. 따라서 자원이 할당되지 않은 다른 논리채널 데이터를 포함시키는 데는 적절한 조건이 필요하다.

도 14는 패킷의 분할이 필요한 경우 패킷이 전송되는 동작에 대한 실시예를 나타낸다. LCP 및 패킷을 전송블록 또는 MAC PDU에 싣는 과정 중에 LCH A에 M 바이트의 할당된 자원이 남아 있는 상황을 가정한다. 만약 LCH A의 버퍼에 있는 패킷이 M 바이트에 분할없이 전송이 된다면 해당 패킷을 전송할 것이다. 하지만 LCH A의 버퍼에 있는 패킷이 M 바이트에 맞지 않아 분할이 필요한 경우 다른 논리 채널에 패킷의 분할 없이 M 바이트에 전송될 수 있는 패킷이 있는지를 확인해야 한다. 만약 그러한 패킷이 없다면 LCH A의 버퍼에 있는 패킷을 분할하여 전송해야 한다. 만약, 다른 논리 채널에 패킷의 분할 없이 M 바이트에 전송될 수 있는 패킷이 있다고 하더라도 이 패킷을 전송할 시 발생하는 패딩의 양이 사전에 설정된 임계치 p 바이트를 초과할 경우에는 LCH A의 버퍼에 있는 패킷을 분할하여 전송해야 한다. 그렇지 않고 패딩이 p 바이트 이하일 경우에는 해당 패킷을 전송할 수 있다. 임계치 p 값은 기지국이 연결 설정(Connection Setup) 과정에서 설정해 주거나, 사전에 미리 설정된 (Pre-configured) 값일 수 있다. 어떤 실시예에서는 p 값은 L 필드를 포함한 MAC 서브헤더 길이, SO 필드를 포함한 RLC 헤더길이의 합이 될 수도 있다.

만약, 자원이 할당된 논리 채널 패킷이 매우 크고, 전송블록이 적게 할당될 경우 상기 과정을 적용하여 특정 논리채널의 자원할당이 지연될 수 있다. 이를 막기 위하여 타이머 동작을 추가할 수 있는데, 해당 타이머는 타 논리채널의 자원사용이 되었을 때 시작되어 만료시까지 타 논리채널이 자원을 사용하는 것을 막는 동작을 수행할 수 있다. 다른 어떤 실시예에서는 일정 수가 연속으로 다른 논리채널이 자원을 사용하는 것을 방지할 수도 있다.

도 15는 본 발명의 일 실시예에 따른 단말의 구조를 도시한 도면이다.

도 15를 참고하면, 단말은 송수신부, 단말 제어부, 저장부를 포함할 수 있다. 본 발명에서 단말 제어부는, 회로 또는 어플리케이션 특정 통합 회로 또는 적어도 하나의 프로세서라고 정의될 수 있다.

송수신부는 다른 네트워크 엔티티와 신호를 송수신할 수 있다. 송수신부는 예를 들어, 기지국으로부터 시스템 정보를 수신할 수 있으며, 동기 신호 또는 기준 신호를 수신할 수 있다.

단말 제어부는 본 발명에서 제안하는 실시 예에 따른 단말의 전반적인 동작을 제어할 수 있다. 예를 들어, 단말 제어부는 앞서 기술한 도면과 순서도에 따른 동작을 수행하도록 각 블록간 신호 흐름을 제어할 수 있다. 구체적으로, 단말 제어부는 MAC 계층에서 데이터 패킷들을 처리할 수 있다.

저장부는 송수신부를 통해 송수신되는 정보 및 단말 제어부를 통해 생성되는 정보 중 적어도 하나를 저장할 수 있다.

도 16은 본 발명의 일 실시예에 따른 기지국의 구조를 도시한 도면이다.

도 16을 참고하면, 기지국은 송수신부, 기지국 제어부, 저장부를 포함할 수 있다. 본 발명에서 기지국 제어부는, 회로 또는 어플리케이션 특정 통합 회로 또는 적어도 하나의 프로세서라고 정의될 수 있다.

송수신부는 다른 네트워크 엔티티와 신호를 송수신할 수 있다. 송수신부는 예를 들어, 단말에 시스템 정보를 전송할 수 있으며, 동기 신호 또는 기준 신호를 전송할 수 있다.

기지국 제어부는 본 발명에서 제안하는 실시예에 따른 기지국의 전반적인 동작을 제어할 수 있다. 예를 들어, 기지국 제어부는 인접 기지국과의 간섭을 관리하고 줄이기 위하여 본 발명에서 제안하는 동작들을 제어할 수 있다. 구체적으로, 기지국 제어부는 MAC 계층에서 데이터 패킷들을 처리할 수 있다.

저장부는 송수신부를 통해 송수신되는 정보 및 기지국 제어부를 통해 생성되는 정보 중 적어도 하나를 저장할 수 있다.

이상에서 본 명세서와 도면에 개시된 실시 예들은 본 발명의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims

무선 통신 시스템에서 제어 신호 처리 방법에 있어서,
기지국으로부터 전송되는 제1 제어 신호를 수신하는 단계;
상기 수신된 제1 제어 신호를 처리하는 단계; 및
상기 처리에 기반하여 생성된 제2 제어 신호를 상기 기지국으로 전송하는 단계를 포함하는 것을 특징으로 하는 제어 신호 처리 방법.