KR20180122048A - 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정 - Google Patents

스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정 Download PDF

Info

Publication number
KR20180122048A
KR20180122048A KR1020187031844A KR20187031844A KR20180122048A KR 20180122048 A KR20180122048 A KR 20180122048A KR 1020187031844 A KR1020187031844 A KR 1020187031844A KR 20187031844 A KR20187031844 A KR 20187031844A KR 20180122048 A KR20180122048 A KR 20180122048A
Authority
KR
South Korea
Prior art keywords
texture
unit
pixel
gradient
pixel shader
Prior art date
Application number
KR1020187031844A
Other languages
English (en)
Other versions
KR102101626B1 (ko
Inventor
마크 에반 세르니
Original Assignee
소니 인터랙티브 엔터테인먼트 아메리카 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 인터랙티브 엔터테인먼트 아메리카 엘엘씨 filed Critical 소니 인터랙티브 엔터테인먼트 아메리카 엘엘씨
Publication of KR20180122048A publication Critical patent/KR20180122048A/ko
Application granted granted Critical
Publication of KR102101626B1 publication Critical patent/KR102101626B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/04—Texture mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/80—Shading
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/10—Constructive solid geometry [CSG] using solid primitives, e.g. cylinders, cubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/36—Level of detail
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Image Generation (AREA)

Abstract

쉐이더(shader) 및 텍스터 유닛(texture unit)을 가진 컴퓨터 그래픽스 프로세싱 유닛(GPU; graphics processing unit)에서, 픽셀 쉐이더는 픽셀 샘플 위치마다 텍스처 좌표들의 하나 이상의 세트를 수신 또는 생성하도록 구성된다. 픽셀 쉐이더 및 텍스처 유닛은 그것들 사이에서 하나 이상의 프리미티브에 대한 텍스처 공간 그라디언트 값들을 산출하며 상이한 픽셀 분해능들을 가진 디스플레이 디바이스의 영역들 사이에서 그것들을 매끄럽게 전환시키기 위해 그라디언트 값을 수정하도록 구성된 픽셀-단위 그라디언트 스케일 인자들을 생성 및 적용하도록 구성된다.

Description

스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정{GRADIENT ADJUSTMENT FOR TEXTURE MAPPING FOR MULTIPLE RENDER TARGETS WITH RESOLUTION THAT VARIES BY SCREEN LOCATION}
관련 출원들에 대한 상호-참조
본 출원은 본 출원과 동일한 날에 출원된, "고 분해능 디스플레이 버퍼들의 효율적인 구성을 위한 방법"이라는 제목의, Tobias Berghoff에, 공동으로-양도된, 공동-계류 중인 미국 특허 출원 번호 제14/246,064호, (대리인 문서 번호 SCEA13055US00)에 관련되며, 그 전체 내용들은 여기에서 참조로서 통합된다.
본 출원은, 2014년 4월 5일에 출원된, "오브젝트 및/또는 프리미티브 식별자들을 추적하는 것에 의한 그래픽스 프로세싱 강화"라는 제목의, Tobias Berghoff에, 공동으로-양도된, 공동-계류 중인 미국 특허 출원 번호 제14/246,067호, (대리인 문서 번호 SCEA13056US00)에 관련되며, 그 전체 내용들은 여기에서 참조로서 통합된다.
본 출원은 2014년 4월 5일에 출원된, "비-정규 직교 그리드로의 텍스처 매핑을 위한 그라디언트 조정"이라는 제목의, Mark Evan Cerny에, 공동으로-양도된, 공동-계류 중인 미국 특허 출원 번호 제14/246,068호, (대리인 문서 번호 SCEA13057US00)에 관련되며, 그 전체 내용들은 여기에서 참조로서 통합된다.
본 출원은 2014년 4월 5일에 출원된, "다수의 렌더 타겟들 내에서 활성 컬러 샘플 카운트를 변경함으로써 스크린 위치에 의한 변화하는 유효 분해능"이라는 제목의, Tobias Berghoff에, 공동으로-양도된, 공동-계류 중인 미국 특허 출원 번호 제14/246,061호, (대리인 문서 번호 SCEA13058US00)에 관련되며, 그 전체 내용들은 여기에서 참조로서 통합된다.
본 출원은, 2014년 4월 5일에 출원된, "래스터화 파라미터들을 변경함으로써 스크린 위치에 의한 변화하는 유효 분해능"이라는 제목의, Mark Evan Cerny에, 공동으로-양도된, 공동-계류 중인 미국 특허 출원 번호 제14/246,063호, (대리인 문서 번호 SCEA13059US00)에 관련되며, 그 전체 내용들은 여기에서 참조로서 통합된다.
본 출원은 2014년 4월 5일에 출원된, "곡선 뷰포트로의 버텍스들의 사영을 근사함으로써 그래픽스 프로세싱에서의 스크린 위치에 의한 변화하는 유효 분해능"이라는 제목의, Mark Evan Cerny에, 공동으로-양도된, 공동-계류 중인 미국 특허 출원 번호 제14/246,066호, (대리인 문서 번호 SCEA13060US00)에 관련되며, 그 전체 내용들은 여기에서 참조로서 통합된다.
발명의 분야
본 개시의 양상들은 컴퓨터 그래픽들에 관련된다. 특히, 본 개시는 텍스처 매핑을 위해 사용된 그라디언트들의 조정에 관련된다.
그래픽스 프로세싱은 통상적으로 두 개의 프로세서들, 중앙 프로세싱 유닛(CPU) 및 그래픽스 프로세싱 유닛(GPU)의 조정을 수반한다. GPU는 디스플레이로의 출력을 위해 의도된 프레임 버퍼에서 이미지들의 생성을 가속화하도록 설계된 전문화된 전자 회로이다. GPU들은 내장 시스템들, 이동 전화들, 개인용 컴퓨터들, 태블릿 컴퓨터들, 휴대용 게임 디바이스들, 워크스테이션들, 및 게임 콘솔들에서 사용된다. GPU는 통상적으로 컴퓨터 그래픽들을 조작할 때 효율적이도록 설계된다. GPU는 종종 데이터의 큰 블록들의 프로세싱이 병렬로 행해지는 알고리즘들을 위해 GPU를 범용 CPU보다 더 효과적이게 하는 고도 병렬 프로세싱 아키텍처를 가진다.
CPU는 특정한 그래픽스 프로세싱 태스크를 구현하도록, 예를 들어 이미지에서의 이전 프레임에 대해 변경된 특정한 텍스처를 렌더링하도록 GPU에 지시하는, 흔히 드로우(draw) 명령들로서 불리우는, GPU 지시들을 전송할 수 있다. 이들 드로우 명령들은 특정한 애플리케이션의 가상 환경의 상태에 대응하는 그래픽스 렌더링 명령들을 발행하기 위해 그래픽스 애플리케이션 프로그래밍 인터페이스(API)를 갖고 CPU에 의해 조정될 수 있다.
특정한 프로그램에 대한 텍스처들을 렌더링하기 위해, GPU는 가상 환경에서의 시각 자료들을 디스플레이로 렌더링될 수 있는 이미지들로 변환하기 위해 "그래픽스 파이프라인"에서 일련의 프로세싱 태스크들을 수행할 수 있다. 통상적인 그래픽스 파이프라인은 가상 공간에서 가상 오브젝트들에 대한 특정한 렌더링 또는 쉐이딩 동작들, 출력 디스플레이에 적합한 픽셀 데이터를 생성하기 위해 장면에서 가상 오브젝트들의 변형 및 래스터화, 및 렌더링된 이미지를 디스플레이상에 출력하기 전에 픽셀들(또는 단편들)에 대한 부가적인 렌더링 태스크들을 수행하는 것을 포함할 수 있다.
이미지의 가상 오브젝트들은 종종 프리미티브들로서 알려진 형태들에 관하여 가상 공간에서 설명되며, 이것은 가상 장면에서 오브젝트들의 형태들을 함께 만든다. 예를 들면, 렌더링될 3-차원 가상 세계에서의 오브젝트들은 3-차원 공간에서 그것들의 좌표들에 관하여 정의된 버텍스들을 가진 일련의 별개의 삼각형 프리미티브들로 감소될 수 있으며, 그에 의해 이들 다각형들은 오브젝트들의 표면들을 이룬다. 각각의 다각형은 다른 다각형들로부터 주어진 다각형을 구별하기 위해 그래픽스 프로세싱 시스템에 의해 사용될 수 있는 연관된 인덱스를 가질 수 있다. 마찬가지로, 각각의 버텍스는 다른 버텍스들로부터 주어진 버텍스를 구별하기 위해 사용될 수 있는 연관된 인덱스를 가질 수 있다. 그래픽스 파이프라인은 가상 장면을 위한 시각 자료들을 생성하며 이 데이터를 디스플레이의 픽셀들에 의한 재생에 적합한 2-차원 포맷으로 변형시키기 위해 이들 프리미티브들에 대한 특정한 동작들을 수행할 수 있다. 용어(그래픽스 프리미티브 정보(또는 간단히 "프리미티브 정보"))는, 여기에서 사용된 바와 같이, 그래픽스 프리미티브를 대표하는 데이터를 나타내기 위해 사용된다. 이러한 데이터는, 이에 제한되지 않지만, 버텍스 정보(예를 들어, 버텍스 위치들 또는 버텍스 인덱스들을 표현한 데이터) 및 다각형 정보, 예를 들어 다각형 인덱스들 및 특정한 다각형들과 특정한 버텍스들을 연관시키는 정보를 포함한다.
GPU는 흔히 쉐이더들로서 알려진 프로그램들을 구현함으로써 그래픽스 파이프라인의 렌더링 태스크들을 수행할 수 있다. 통상적인 그래픽스 파이프라인은 버텍스 쉐이더들을 포함할 수 있으며, 이것은 버텍스-단위 기반으로 프리미티브들의 특정한 속성들, 뿐만 아니라 픽셀 쉐이더들(또한 "단편 쉐이더들"로서 알려진)을 조작할 수 있으며, 이것은 그래픽스 파이프라인에서 버텍스 쉐이더들로부터 아래쪽으로 동작하며 픽셀 데이터를 디스플레이로 송신하기 전에 픽셀-단위 기반으로 특정한 값들을 조작할 수 있다. 단편 쉐이더들은 텍스처들을 프리미티브들에 적용하는 것에 관련된 값들을 조작할 수 있다. 파이프라인은 또한 프리미티브들의 새로운 세트를 생성하기 위해 버텍스 쉐이더들의 출력을 사용하는 지오메트리 쉐이더, 뿐만 아니라 특정한 다른 일반 계산 태스크들을 수행하기 위해 GPU에 의해 구현될 수 있는 컴퓨트 쉐이더들(CS; compute shaders)과 같은, 파이프라인에서의 다양한 단계들에서 다른 쉐이더들을 포함할 수 있다.
프리미티브들에 텍스처들을 매핑시키는 프로세스의 부분은 스크린 공간에서 픽셀 위치들로부터 텍스처 공간에서의 그라디언트들을 산출하는 것을 수반한다. 그라디언트 산출은 종종 픽셀 위치들이 정사각형 정규 직교 그리드에 기초한다고 가정한다.
그것은 본 개시가 발생하는 이러한 맥락 내에 있다.
본 개시의 교시들은 수반되는 도면들과 함께 다음의 상세한 설명을 고려함으로써 쉽게 이해될 수 있으며, 여기서:
도 1a는 본 개시의 양상들에 따른 그래픽스 프로세싱 시스템의 블록도이다.
도 1b는 그래픽스 프로세싱 파이프라인의 블록도이다.
도 2a 내지 도 2d는 본 개시의 양상에 따른 상이한 분해능의 영역들을 가진 디스플레이의 일 부분을 묘사한다.
도 2e는 본 개시의 양상에 따른 픽셀-단위 그라디언트 스케일 보정의 일반화된 예를 예시한다.
다음의 상세한 설명은 예시의 목적들을 위해 많은 특정 상세들을 포함하지만, 이 기술분야의 숙련자는 다음의 상세들에 대한 많은 변형들 및 변경들이 본 발명의 범위 내에 있다는 것을 이해할 것이다. 따라서, 이하에 설명된 본 발명의 대표적인 실시예들은 청구된 발명에 대한 일반성의 임의의 손실 없이, 및 그것에 한계들을 두지 않고 제시된다.
도입
특정한 그래픽스 애플리케이션들에서, 비트매핑된 텍스처들은 다각형으로 "페인팅"된다. 이러한 경우에 출력 디바이스에 의해 그려진 각각의 픽셀 값은 텍스처로부터 샘플링된 하나 이상의 픽셀들로부터 결정된다. 여기에서 사용된 바와 같이, 비트맵은 일반적으로 컴퓨터 모니터, 종이, 또는 다른 디스플레이 디바이스 상에서, 픽셀들의 일반적으로 직사각형 그리드, 또는 컬러의 포인트들을 표현한 구조 또는 데이터 파일을 나타내다. 각각의 픽셀의 컬러는 개별적으로 정의된다. 예를 들면, 컬러링된 픽셀은 3개의 바이트들에 의해 정의될 수 있다 - 1바이트는 각각 적색, 녹색 및 청색을 위한 것이다. 비트맵은 통상적으로 디바이스 텍스처 샘플링 유닛들에 의해 지원된 데이터 포맷들을 갖고 비트를 위한 비트에 대응하며, 이것은 통상적으로 아마도 그것이 디스플레이의 비디오 메모리에 저장될 바와 또는 아마도 디바이스 독립 비트맵과 동일한 포맷으로, 채널 또는 블록 압축당 다양한 비트 깊이들을 포함한 옵션들의 범위를 포함할 수 있다. 비트맵은 픽셀들에서 이미지의 폭 및 높이 및 픽셀 당 비트들의 수에 의해 특성화되며, 이것은 그것이 표현할 수 있는 컬러들의 수를 결정한다.
텍스처 비트맵을 표면으로 전달하는 프로세스는 종종 텍스처 MIP 맵(또한 밉맵들로서 알려진)의 사용을 수반한다. 명칭에서 글자들("MIP")은 "작은 공간에서 많이"를 의미하는, 라틴어 multum in parvo의 두문자어이다. 이러한 밉맵들은 렌더링 속도를 증가시키며 앨리어싱 아티팩트들을 감소시키도록 의도된, 메인 텍스처를 수반하는 비트맵 이미지들의 사전-산출된, 최적화된 모음들이다.
밉맵 세트의 각각의 비트맵 이미지는 메인 텍스처의 버전이지만, 특정한 감소된 세부 수준(LOD; level of detail)에 있다. 뷰가 미세하게 그것을 렌더링하기에 충분할 때 메인 텍스처가 여전히 사용될 것이지만, 최종 이미지를 렌더링하는 그래픽스 하드웨어는 텍스처가 멀리서, 또는 작은 크기로 보일 때 적절한 밉맵 레벨로 스위칭한다(또는 두 개의 가장 가까운 레벨들 사이에서 보간한다). 렌더링 속도는 프로세싱되는 텍스처 픽셀들("텍셀들")의 수가 단순한 텍스처들을 갖는 것보다 훨씬 더 낮으며 메모리에서의 그것들의 분포는 더 간섭성일 수 있으므로 증가한다. 아티팩트들은 밉맵 이미지들이 효과적으로 이미 안티-앨리어싱되므로 감소될 수 있어서, 실시간 렌더링 하드웨어로부터 부담의 일부를 제거한다.
밉맵 레벨들 사이에서의 블렌딩은 통상적으로 몇몇 형태의 텍스처 필터링을 수반한다. 여기에서 사용된 바와 같이, 텍스처 필터링은 3D 오브젝트 상에서의 포인트들에 텍셀들(텍스처의 픽셀들)을 매핑시키기 위해 사용된 방법을 나타낸다. 단순한 텍스처 필터링 알고리즘은 오브젝트 상에서의 포인트를 취할 수 있으며 상기 위치에 가장 가까운 텍셀을 찾는다. 결과적인 포인트는 그 후 상기 하나의 텍셀로부터 그것의 컬러를 얻는다. 이러한 단순한 기술은 때때로 최근접 이웃 필터링으로서 불리운다. 보다 정교한 기술들은 포인트마다 하나 이상의 텍셀을 조합한다. 실제로 가장 자주 사용된 알고리즘들은 밉맵들을 사용한 이중 선형 필터링 및 삼중 선형 필터링이다. 이차 또는 입방형 필터링과 같은, 이방성 필터링 및 고차 방법들이 훨씬 더 높은 품질 이미지들을 야기한다.
텍스처들은 통상적으로 정사각형이며 2의 거듭제곱과 같은 측면 길이들을 가진다. 예를 들어, 텍스처가 256×256 픽셀들의 기본 크기를 갖는다면, 연관된 밉맵 세트는 8개의 이미지들의 시리즈를 포함할 수 있으며, 각각은 이전 것의 크기의 절반이다: 128×128 픽셀들, 64×64, 32×32, 16×16, 8×8, 4×4, 2×2, 및 1×1(단일 픽셀). 예를 들면, 이 텍스처가 스크린 공간의 40×40 픽셀 부분으로 매핑된다면, 64×64 및 32×32 밉맵들의 보간이 사용될 것이다. 여기에서 사용된 바와 같이, 용어("스크린 공간")는 일반적으로 그래픽스 파이프라인에서 디스플레이 버퍼에 의해 사용된 좌표들의 세트를 나타낸다.
적절한 밉맵 레벨을 결정하는 프로세스에서의 주요 동작은 스크린 공간(때때로 XY 좌표 공간으로 불리우는)으로부터 픽셀 위치들의 대응하는 영역에 대한 텍스처 좌표 공간(때때로 UV 좌표 공간으로 불리우는)에서 커버된 영역을 결정하는 것을 수반한다. 일반적인 용어로, 보간된 또는 계산된 텍스처 UV 좌표들의 스크린 공간 그라디언트들은 장면의 관련 부분에서의 XY 공간 픽셀 위치들에서 샘플링된 U 및 V 값들로부터 산출된다. 몇몇 구현들에서, 텍스처 좌표 그라디언트는 스크린 X 좌표가 변화하며 스크린 Y가 고정될 때 발생하는 텍스처 좌표들(때때로 du_dx, dv_dx로서 불리우는)에서의 변화 및 스크린 Y 좌표가 변화하며 스크린 X가 고정될 때 발생하는 텍스처 좌표들(때때로 du_dy, dv_dy로서 불리우는)에서의 변화를 산출함으로써 각각의 스크린 공간 방향(X 및 Y)에 대해 결정된다. 이러한 텍스처 좌표 그라디언트 산출은 선택적으로 샘플 그리드의 비-정규 직교성에 대한 보정들을 포함할 수 있다. 비-이방성 텍스처 검색들을 위해, 이들 두 개 중에서 보다 큰 크기를 가진 그라디언트가 세부 수준(LOD)을 선택하기 위해 사용된다. 이방성 텍스처링을 위해, 보다 작은 크기 그라디언트가 LOD를 선택하기 위해 사용되며, 텍스처는 보다 큰 크기 그라디언트에 대응하는 라인에서 샘플링된다.
상기 산출은 1, 2, 3 이상의 텍스처 좌표 차원들로 일반화될 수 있다는 것을 또한 주의하자. 통상적인 하드웨어는 텍스처 차원성에 의존하여 U-공간에서 1D 그라디언트 또는 UV-공간에서 2D 그라디언트 또는 UVW-공간에서 3D 그라디언트를 산출한다. 따라서, 본 개시의 양상들은 두 개의 텍스처 좌표 차원들을 수반한 구현들에 제한되지 않는다.
적절한 MIP 세부 수준을 결정하는 프로세스는, 그러나, 텍스처가 적용될 가상 공간의 관련 부분이 샘플들의 규칙적 배열이며, 즉 스크린 픽셀들 내에서의 샘플 포인트들이 수직 및 수평 방향들로 스크린 공간의 전체에 걸쳐 고르게 이격된다는 가정에 기초한다. 그러나, 시각적 아티팩트들은 예를 들면, 스크린 공간에서 상이한 샘플 간격을 가진 스크린 영역들 사이에서의 경계에서, 샘플 패턴에서의 불연속성들로부터 발생할 수 있다. 이러한 경계들에서, 경계의 어느 한 측면 상에서의 국소적으로 정확한 텍스처 필터링은 상당히 상이한 MIP 세부 수준들을 액세스할 수 있어서, 경계에 걸쳐 출력 이미지의 외형에서의 뚜렷한 변화를 생성한다. 이러한 상황들에서, 그라디언트들은 매끄럽게 변화하는 텍스처 필터링을 생성하며 그에 의해 경계의 가시성을 감소시키기 위해 경계의 각각의 측면 상에서 조정되어야 한다.
시스템 및 장치
본 개시의 양상들은 텍스처 매핑에서 그라디언트 조정을 구현하도록 구성되는 그래픽스 프로세싱 시스템들을 포함한다. 제한으로서가 아닌, 예를 들어, 도 1a는 본 개시의 양상들에 따른 그래픽스 프로세싱을 구현하기 위해 사용될 수 있는 컴퓨터 시스템(100)의 블록도를 예시한다. 본 개시의 양상들에 따르면, 시스템(100)은 내장 시스템, 이동 전화, 개인용 컴퓨터, 태블릿 컴퓨터, 휴대용 게임 디바이스, 워크스테이션, 게임 콘솔 등일 수 있다.
시스템(100)은 일반적으로 중앙 프로세서 유닛(CPU)(102), 그래픽스 프로세서 유닛(GPU)(104), 및 CPU 및 GPU 양쪽 모두에 액세스 가능한 메모리(108)를 포함할 수 있다. CPU(102) 및 GPU(104)는 각각 하나 이상의 프로세서 코어들, 예를 들어 단일 코어, 두 개의 코어들, 4개의 코어들, 8개의 코어들, 또는 그 이상을 포함할 수 있다. 메모리(108)는 어드레싱 가능한 메모리, 예를 들어 RAM, DRAM 등을 제공하는 집적 회로의 형태에 있을 수 있다. 메모리(108)는 그래픽스 리소스들을 저장하며 그래픽스 렌더링 파이프라인을 위한 데이터의 그래픽스 버퍼들(105)을 임시로 저장할 수 있는 그래픽스 메모리(128)를 포함할 수 있다. 그래픽스 버퍼들(105)은 예를 들어, 버텍스 파라미터 값들(vertex parameter values)을 저장하기 위한 버텍스 버퍼들, 버텍스 인덱스들을 유지하기 위한 인덱스 버퍼들, 그래픽스 콘텐트의 깊이 값들을 저장하기 위한 깊이 버퍼들(예를 들어, Z-버퍼들), 스텐실 버퍼들, 디스플레이로 전송될 완성된 프레임들을 저장하기 위한 프레임 버퍼들, 및 다른 버퍼들을 포함할 수 있다. 도 1a에 도시된 예에서, 그래픽스 메모리(128)는 메인 메모리의 부분으로서 도시된다. 대안적인 구현들에서, 그래픽스 메모리는 가능하게는 GPU(104)로 통합된, 별개의 구성요소일 수 있다.
제한으로서가 아닌, 예로서, CPU(102) 및 GPU(104)는 데이터 버스(109)를 사용하여 메모리(108)에 액세스할 수 있다. 몇몇 경우들에서, 둘 이상의 상이한 버스들을 포함하는 것이 시스템(100)에 유용할 수 있다. 메모리(108)는 CPU(102) 및 GPU(104)에 의해 액세스될 수 있는 데이터를 포함할 수 있다. GPU(104)는 병렬로 그래픽스 프로세싱 태스크들을 수행하도록 구성된 복수의 컴퓨트 유닛들을 포함할 수 있다. 각각의 컴퓨트 유닛은 로컬 데이터 셰어와 같은, 그 자신의 전용 로컬 메모리 저장소를 포함할 수 있다.
CPU는 CPU 코드(103C)를 실행하도록 구성될 수 있으며, 이것은 그래픽들을 이용하는 애플리케이션, 컴파일러, 및 그래픽스 API를 포함할 수 있다. 그래픽스 API는 GPU에 의해 구현된 프로그램들로 드로우 명령들을 발행하도록 구성될 수 있다. CPU 코드(103C)는 또한 물리 시뮬레이션들 및 다른 기능들을 구현할 수 있다. GPU(104)는 상기 논의된 바와 같이 동작하도록 구성될 수 있다. 특히, GPU는 상기 논의된 바와 같이, 컴퓨트 쉐이더들(CS), 버텍스 쉐이더들(VS), 및 픽셀 쉐이더들(PS)과 같은, 쉐이더들을 구현할 수 있는, GPU 코드(103G)를 실행할 수 있다. 컴퓨트 쉐이더들(CS) 및 버텍스 쉐이더들(VS) 사이에서 데이터의 전달을 용이하게 하기 위해, 시스템은, 프레임 버퍼(FB)를 포함할 수 있는, 하나 이상의 버퍼들(105)을 포함할 수 있다. GPU 코드(103G)는 또한 선택적으로 픽셀 쉐이더들 또는 지오메트리 쉐이더들과 같은, 다른 유형들의 쉐이더들(도시되지 않음)을 구현할 수 있다. 각각의 컴퓨트 유닛은 로컬 데이터 셰어와 같은, 그 자신의 전용 로컬 메모리 저장소를 포함할 수 있다. GPU(104)는 텍스처들을 그래픽스 파이프라인의 부분으로서 프리미티브들에 적용하기 위한 특정한 동작들을 수행하도록 구성된 하나 이상의 텍스처 유닛들(106)을 포함할 수 있다.
본 개시의 양상들에 따르면, 픽셀 쉐이더(PS) 및 텍스처 유닛(106)은 하나 이상의 대응하는 픽셀 샘플 위치들에 대해, 하나 이상의 텍스처 좌표들(UV) 및 잠재적으로 또한 각각의 좌표(Gr)에 대한 텍스처 공간 그라디언트 값들을 생성하도록 구성된다. 이들 그라디언트 값들은 잠재적으로 샘플 그리드의 비-정규 직교성에 대해 보정될 수 있다. 이들 그라디언트 값들(Gr)은 국소적으로 정확한 텍스처 필터링을 제공하지만, 몇몇 구성들에서, 텍스처 필터링 외형에서의 갑작스런 변화로서 출력 이미지에서 가시적이게 될 수 있는 상이한 픽셀 샘플 구성들을 가진 스크린 영역들 사이에서의 갑작스런 전환들이 있을 수 있다. 본 개시의 양상들에 따르면, 픽셀 쉐이더(PS)는 텍스처 유닛(106)이 조정된 그라디언트 값들(Gr')을 획득하기 위해 그라디언트들(Gr)에 선형 스크린 축 정렬 스케일 변형으로서 적용할 수 있는 스크린 공간 그라디언트 스케일 인자들(Sc)을 산출하며 이를 텍스처 유닛(106)에 공급한다. 이들 그라디언트 스케일 인자들(Sc)은 상이한 픽셀 분해능들을 가진 디스플레이 디바이스(116)의 영역들 사이에서 그것들을 매끄럽게 전환시키기 위해 점진적으로 스크린 영역 경계로 향하는 그라디언트 값들(Gr)을 수정하기 위해 사용될 수 있다.
제한으로서가 아닌, 예로서, 텍스처 유닛들(106)은 애플리케이션-특정 집적 회로(ASIC), 필드 프로그램 가능한 게이트 어레이(FPGA), 또는 시스템 온 칩(SoC 또는 SOC)과 같은, 특수 목적 하드웨어로서 구현될 수 있다.
여기에서 사용된 바와 같이 및 일반적으로 이 기술분야의 숙련자들에 의해 이해되는 바와 같이, 애플리케이션-특정 집적 회로(ASIC)는 일반-목적 사용을 위해 의도되기보다는, 특정한 사용을 위해 맞춤화된 집적 회로이다.
여기에서 사용된 바와 같이 및 일반적으로 이 기술분야의 숙련자들에 의해 이해되는 바와 같이, 필드 프로그램 가능한 게이트 어레이(FPGA)는 제조 후 고객 또는 설계자에 의해 구성되도록 설계된 집적 회로이다 - 그러므로 "필드-프로그램 가능한". FPGA 구성은 일반적으로, ASIC을 위해 사용된 것과 유사한, 하드웨어 디스크립션 언어(HDL)를 사용하여 특정된다.
여기에서 사용된 바와 같이 및 일반적으로 이 기술분야의 숙련자들에 의해 이해되는 바와 같이, 칩 상에서의 시스템 또는 시스템 온 칩(SoC 또는 SOC)은 컴퓨터 또는 다른 전자 시스템의 모든 구성요소들을 단일 칩으로 통합하는 집적 회로(IC)이다. 그것은 디지털, 아날로그, 믹싱-신호, 및 종종 라디오-주파수 기능들을 포함할 수 있으며, 모두는 단일 칩 기판상에 있다. 통상적인 애플리케이션은 내장 시스템들의 영역에 있다.
통상적인 SoC는 다음의 하드웨어 구성요소들을 포함한다:
하나 이상의 프로세서 코어들(예를 들어, 마이크로제어기, 마이크로프로세서 또는 디지털 신호 프로세서(DSP) 코어들).
메모리 블록들, 예를 들어 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 전기적으로 삭제 가능한 프로그램 가능 판독-전용 메모리(EEPROM) 및 플래시 메모리.
발진기들 또는 위상-동기 루프들(phase-locked loops)과 같은, 타이밍 소스들.
카운터-타이머들, 실시간 타이머들, 또는 파워-온 리셋 발생기들과 같은, 주변 장치들.
외부 인터페이스들, 예를 들어 범용 직렬 버스(USB), 파이어와이어, 이더넷, 범용 비동기식 수신기/송신기(USART), 직렬 주변 인터페이스(SPI) 버스와 같은 산업 표준들.
아날로그 대 디지털 변환기들(ADC들) 및 디지털 대 아날로그 변환기들(DAC들)을 포함한 아날로그 인터페이스들.
전압 조절기들 및 전력 관리 회로들.
이들 구성요소들은 독점 또는 산업-표준 버스에 의해 연결된다. 직접 메모리 액세스(DMA) 제어기들은 외부 인터페이스들 및 메모리 사이에서 직접 데이터를 라우팅하여, 프로세서 코어를 바이패싱하며 그에 의해 SoC의 데이터 스루풋을 증가시킨다.
통상적인 SoC는 상기 설명된 하드웨어 구성요소들, 및 프로세서 코어(들), 주변 장치들 및 인터페이스들을 제어하는 실행 가능한 지시들(예를 들어, 소프트웨어 또는 펌웨어) 양쪽 모두를 포함한다.
본 개시의 양상들에 따르면, 텍스처 유닛들(106)의 기능들 중 일부 또는 모두는 대안적으로 소프트웨어 프로그램 가능한 범용 컴퓨터 프로세서에 의해 실행된 적절하게 구성된 소프트웨어 지시들에 의해 구현될 수 있다. 이러한 지시들은 컴퓨터-판독 가능한 매체, 예를 들어 메모리(108) 또는 저장 디바이스(115)에서 구체화될 수 있다.
시스템(100)은 또한 잘-알려진 지원 기능들(110)을 포함할 수 있으며, 이것은 예를 들어 버스(109)를 통해, 시스템의 다른 구성요소들과 통신할 수 있다. 이러한 지원 기능들은 이에 제한되지 않지만, 입력/출력(I/O) 요소들(111), 전원 공급 장치들(P/S)(112), 클록(CLK)(113) 및 캐시(114)를 포함할 수 있다. 캐시(114) 외에, GPU(104)는 그 자신의 GPU 캐시(114G)를 포함할 수 있으며, GPU는 GPU(104) 상에서 실행하는 프로그램들이 GPU 캐시(114G)를 통해 판독하거나 또는 그것을 통해 기록할 수 있도록 구성될 수 있다.
시스템(100)은 프로그램들 및/또는 데이터를 저장하기 위해 디스크 드라이브, CD-ROM 드라이브, 플래시 메모리, 테이프 드라이브 등과 같은 대용량 저장 디바이스(115)를 선택적으로 포함할 수 있다. 시스템(100)은 또한 시스템(100) 및 사용자 사이에서의 상호 작용을 용이하게 하도록 사용자 및 사용자 인터페이스 유닛(118)에 렌더링된 그래픽들(117)을 제공하기 위해 디스플레이 디바이스(116)를 선택적으로 포함할 수 있다. 디스플레이 디바이스(116)는 평판 디스플레이, 헤드 장착 디스플레이(HMD), 음극선관(CRT) 스크린, 프로젝터, 또는 가시적인 텍스트, 숫자들, 그래픽 심볼들 또는 이미지들을 디스플레이할 수 있는 다른 디바이스의 형태로 있을 수 있다. 디스플레이(116)는 여기에 설명된 다양한 기술들에 따라 프로세싱된 렌더링된 그래픽 이미지들(117)을 디스플레이할 수 있다. 사용자 인터페이스(118)는 키보드, 마우스, 조이스틱, 광 펜, 게임 제어기, 또는 그래픽 사용자 인터페이스(GUI)와 함께 사용될 수 있는 다른 디바이스를 포함할 수 있다. 시스템(100)은 또한 디바이스가 네트워크(122)를 통해 다른 디바이스들과 통신할 수 있게 하기 위해 네트워크 인터페이스(120)를 포함할 수 있다. 네트워크(122)는 예를 들어 근거리 네트워크(LAN), 인터넷과 같은 광역 네트워크, 블루투스 네트워크와 같은 개인 영역 네트워크 또는 다른 유형의 네트워크일 수 있다. 이들 구성요소들은 하드웨어, 소프트웨어, 또는 펌웨어, 또는 이들 중 둘 이상의 몇몇 조합으로 구현될 수 있다.
그래픽스 파이프라인(Graphics Pipeline)
본 개시의 양상들에 따르면, 시스템(100)은 그래픽스 렌더링 파이프라인의 부분들을 구현하도록 구성된다. 도 1b는 본 개시의 양상들에 따른 그래픽스 렌더링 파이프라인(130)의 예를 예시한다.
렌더링 파이프라인(130)은 2-차원, 또는 바람직하게는 가상 공간(때때로 여기에서 "세계 공간"으로 불리우는)에서의 3-차원 기하학 구조를 가진 장면을 묘사하는 이미지들로서 그래픽들을 렌더링하도록 구성될 수 있다. 파이프라인의 초기 단계들은 장면이 래스터화되며 디스플레이 디바이스(116) 상에서의 출력에 적합한 별개의 화상 요소들의 세트로서 스크린 공간으로 변환되기 전에 가상 공간에서 수행된 동작들을 포함할 수 있다. 파이프라인 전체에 걸쳐, 그래픽스 메모리(128)에 포함된 다양한 리소스들이 파이프라인 단계들에서 이용될 수 있으며 단계들로의 입력들 및 출력들은 이미지들의 최종 값들이 결정되기 전에 그래픽스 메모리에 포함된 버퍼들에 임시로 저장될 수 있다.
렌더링 파이프라인은 입력 데이터(132)에 대해 동작할 수 있으며, 이것은 가상 공간에서 셋업되며 장면에서의 좌표들에 대해 정의되는 기하학적 구조를 갖는 버텍스들의 세트에 의해 정의된 하나 이상의 가상 오브젝트들을 포함할 수 있다. 파이프라인의 초기 단계들은 도 1b에서 버텍스 프로세싱 단계(134)로서 광범위하게 분류되는 것을 포함할 수 있으며, 이것은 가상 공간에서 오브젝트들의 버텍스들을 프로세싱하기 위해 다양한 계산들을 포함할 수 있다. 이것은 버텍스 쉐이딩 계산들(136)을 포함할 수 있으며, 이것은 위치 값들(예를 들어, X-Y 좌표 및 Z-깊이 값들), 컬러 값들, 조명 값들, 텍스처 좌표들 등과 같은, 장면에서의 버텍스들의 다양한 파라미터 값들을 조작할 수 있다. 바람직하게는, 버텍스 쉐이딩 계산들(136)은 하나 이상의 프로그램 가능한 버텍스 쉐이더들에 의해 수행된다. 버텍스 프로세싱 단계는 가상 공간에서 새로운 버텍스들 및 새로운 기하학적 구조들을 생성하기 위해 선택적으로 사용될 수 있는 테셀레이션 및 지오메트리 쉐이더 계산들(138)과 같은, 부가적인 버텍스 프로세싱 계산들을 선택적으로 포함할 수 있다. 일단 버텍스 프로세싱(134)으로 불리우는 단계가 완료되면, 파이프라인에서의 이러한 단계에서, 장면은 각각이 버텍스 파라미터 값들(139)의 세트를 갖는 버텍스들의 세트에 의해 정의된다.
파이프라인(130)은 그 후 장면 기하학적 구조를 스크린 장면 및 별개의 화상 요소들, 즉 픽셀들의 세트로 변환하는 것과 연관된 래스터화 프로세싱 단계들(140)로 진행할 수 있다. 가상 공간 기하학적 구조는 근본적으로 가상 공간으로부터 장면의 뷰잉 윈도우(또는 "뷰포트(viewport)")로 오브젝트들 및 버텍스들의 사영를 계산할 수 있는 동작들을 통해 스크린 공간 기하학적 구조로 변형될 수 있다. 버텍스들은 프리미티들의 세트를 정의할 수 있다.
도 1b에 묘사된 래스터화 프로세싱 단계(140)는 프리미티브 어셈블리 동작들(142)을 포함할 수 있으며, 이것은 장면에서 버텍스들의 각각의 세트에 의해 정의된 프리미티브들을 셋업할 수 있다. 각각의 버텍스는 인덱스에 의해 정의될 수 있으며, 각각의 프리미티브는, 그래픽스 메모리(128)에서의 인덱스 버퍼들에 저장될 수 있는, 이들 버텍스 인덱스들에 대하여 정의될 수 있다. 프리미티브들은 바람직하게는 3개의 버텍스들 각각에 의해 정의된 적어도 삼각형들을 포함할 수 있지만, 또한 포인트 프리미티브들, 라인 프리미티브들, 및 다른 다각형 형태들을 포함할 수 있다. 프리미티브 어셈블리 단계(142) 동안, 특정한 프리미티브들은 선택적으로 컬링(culling)될 수 있다. 예를 들면, 그것의 인덱스들이 특정한 와인딩 순서를 나타내는 이들 프리미티브들은 배면하는 것으로 고려될 수 있으며 장면으로부터 컬링될 수 있다.
제한으로서가 아닌, 예를 들어, 프리미티브들이 3차원 가상 공간에서 버텍스들에 의해 정의된 삼각형들의 형태에 있는 경우에, 프리미티브 어셈블리는 디스플레이(116)의 스크린상에서 각각의 삼각형이 어디에 위치되는지를 결정한다. 클리핑 및 스크린 공간 변형 동작들은 통상적으로 프리미티브 어셈블리 유닛(142)에 의해 수행된다.
프리미티브들이 어셈블리된 후, 래스터화 프로세싱 단계들은 주사 변환 동작들(144)을 포함할 수 있으며, 이것은 각각의 픽셀에서 프리미티브들을 샘플링하며 샘플들이 프리미티브에 의해 커버될 때 추가 프로세싱을 위해 프리미티브들로부터 단편들(때때로 픽셀들로서 불리우는)을 생성할 수 있다. 주사 변환 동작들은 스크린 공간 좌표들로 변환되는 프리미티브를 취하며 어떤 픽셀들이 상기 프리미티브의 부분인지를 결정하는 동작들을 포함한다. 몇몇 구현들에서, 각각의 픽셀에 대한 다수의 샘플들은 주사 변환 동작들(144) 동안 프리미티브들 내에서 취해지며, 이것은 안티-앨리어싱 목적들을 위해 사용될 수 있다. 특정한 구현들에서, 상이한 픽셀들은 상이하게 샘플링될 수 있다. 예를 들면, 몇몇 에지 픽셀들은 헤드 장착 디스플레이들(HMD들)과 같은, 특정한 유형들의 디스플레이 디바이스(116)를 위한 렌더링의 특정한 양상들을 최적화하기 위해 중심 픽셀들보다 낮은 샘플링 밀도를 포함할 수 있다. 주사 변환(144) 동안 프리미티브들로부터 생성된 단편들(또는 "픽셀들")은 그것들을 생성한 프리미티브의 버텍스들의 버텍스 파라미터 값들(139)로부터 픽셀들의 위치들로 보간될 수 있는 파라미터 값들을 가질 수 있다. 래스터화 단계(140)는, 파이프라인의 나중 단계들에서 추가 프로세싱을 위한 입력들로서 사용될 수 있는, 이들 보간된 단편 파라미터 값들(149)을 계산하기 위해 파라미터 보간 동작들(146) 단계를 포함할 수 있다.
파이프라인(130)는 보간된 파라미터 값들(149)을 추가로 조작하며 단편들이 어떻게 디스플레이를 위해 최종 픽셀 값들에 기여하는지를 결정하는 추가 동작들을 수행하기 위해, 일반적으로 도 1b에서의 150에서 표시된, 추가 픽셀 프로세싱 동작들을 포함할 수 있다. 이들 픽셀 프로세싱 태스크들의 일부는 단편들의 보간된 파라미터 값들(149)을 추가로 조작하기 위해 사용될 수 있는 픽셀 쉐이딩 계산들(152)을 포함할 수 있다. 픽셀 쉐이딩 계산들은 프로그램 가능한 픽셀 쉐이더에 의해 수행될 수 있으며, 픽셀 쉐이더 호출들(148)은 래스터화 프로세싱 단계들(140) 동안 프리미티브들의 샘플링에 기초하여 개시될 수 있다. 픽셀 쉐이딩 계산들(152)은 때때로 렌더 타겟들로서, 또는 다수이면, 다수의 렌더 타겟들(MRT들)로서 불리우는, 그래픽스 메모리(128)에서의 하나 이상의 버퍼들(105)로 값들을 출력할 수 있다.
MRT들은 픽셀 쉐이더들로 하여금, 각각이 동일한 스크린 치수들을 갖지만 잠재적으로 상이한 픽셀 포맷을 갖는, 하나 이상의 렌더 타겟으로 선택적으로 출력하도록 허용한다. 렌더 타겟 포맷 제한들은 종종 임의의 하나의 렌더 타겟이 단지 4개까지의 독립적인 출력 값들(채널들)을 수용할 수 있으며 이들 4개의 채널들의 포맷들이 서로 단단히 묶여있음을 의미한다. MRT들은 단일 픽셀 쉐이더가 상이한 포맷들의 믹스로 보다 많은 값들을 출력하도록 허용한다. 렌더 타겟들의 포맷들은, 그것들이 스크린 공간 픽셀마다 값들을 저장하지만, 다양한 성능 이유들로, 렌더 타겟 포맷들이 때때로(항상이 아닌) 그것이 텍스처 유닛들(106)에 의해 판독되는 것과 호환 가능하기 전에 데이터를 재포맷하기 위해 "분해(resolve)"로 불리우는 것을 요구하는, 최근의 하드웨어 생성들에서 보다 전문화되고 있다는 점에서, "텍스처-형"이다.
픽셀 프로세싱(150)은 일반적으로, 흔히 래스터 동작(ROP)으로서 알려져 있는 것을 포함할 수 있는, 렌더 출력 동작들(156)에서 끝날 수 있다. 래스터화 동작들(ROP)은 간단히 다수의 렌더 타겟들(MRT들) 중에서 각각의 렌더 타겟에 대해 한 번, 픽셀 당 다수 회 실행된다. 출력 동작들(156) 동안, 최종 픽셀 값들(159)은 프레임 버퍼에서 결정될 수 있고, 이것은 선택적으로 단편들을 병합하는 것을 포함할 수 있어서, 스텐실들, 깊이 테스트들, 및 특정한 샘플 단위 프로세싱 태스크들을 적용한다. 최종 픽셀 값들(159)은 모든 활성 렌더 타겟들(MRT들)로의 수집된 출력을 포함한다. GPU(104)는 완성된 프레임(160)을 형성하기 위해 최종 픽셀 값들(159)을 사용하며, 이것은 실시간으로 디스플레이 디바이스(116)의 픽셀들에 대해 선택적으로 디스플레이될 수 있다.
출력 동작들(150)은 또한 텍스처 매핑 동작들(154)을 포함할 수 있으며, 이것은 하나 이상의 픽셀 쉐이더들(PS)에 의해 어느 정도까지 및 텍스처 유닛들(106)에 의해 어느 정도까지 수행될 수 있다. 픽셀 쉐이더 계산들(152)은 스크린 공간 좌표들(XY)로부터 텍스처 좌표들(UV)을 산출하는 것, 및 텍스처 동작들(154)로 텍스처 좌표들을 전송하는 것, 및 텍스처 데이터(TX)를 수신하는 것을 포함한다. 텍스처 좌표들(UV)은 임의의 방식으로 스크린 공간 좌표들(XY)로부터 산출될 수 있지만, 통상적으로 보간된 입력 값들로부터 또는 때때로 이전 텍스처 동작들의 결과들로부터 산출된다. 그라디언트들(Gr)은 종종 텍스처 유닛들(106)(텍스처 동작들 하드웨어 유닛들)에 의해 텍스처 좌표들의 쿼드들로부터 직접 산출될 수 있지만, 선택적으로 픽셀 쉐이더 계산들(152)에 의해 명확하게 산출되며 디폴트 산출을 수행하기 위해 텍스처 유닛들(106)에 의존하기보다는 텍스처 동작들(154)로 전달될 수 있다.
텍스처 동작들(154)은 일반적으로 픽셀 쉐이더(PS) 및 텍스처 유닛(106)의 몇몇 조합에 의해 수행될 수 있는, 다음의 단계들을 포함한다. 첫 번째로, 픽셀 위치(XY) 당 하나 이상의 텍스처 좌표들(UV)은 각각의 텍스처 매핑 동작을 위한 좌표 세트를 제공하기 위해 생성 및 사용된다. 그 후, 픽셀 샘플 위치들에 대한 텍스처 공간 그라디언트 값들(Gr)은, 잠재적으로, 샘플 그리드의 비-정규 직교성에 대한 보정들을 포함하여, 생성된다. 최종적으로, 그라디언트들(Gr)은 텍스처 필터링 동작들을 위해 사용된 최종 텍스처 공간 그라디언트들(Gr')을 생성하기 위해 픽셀 쉐이더(PS)에 의해 공급된 픽셀-단위 스크린 공간 그라디언트 스케일 인자들(Sc)에 의해 수정된다. 그라디언트 스케일 인자들(Sc)은 상이한 픽셀 분해능들 또는 샘플 분포들을 가진 디스플레이 디바이스(116)의 영역들 사이에서 매끄럽게 전환하는 그라디언트 값들(Gr')을 생성하기 위해 선택될 수 있다.
몇몇 구현들에서, 픽셀 쉐이더(PS)는 픽셀 위치(XY)마다 텍스처 좌표들(UV) 및 그라디언트 스케일 인자들(Sc)을 생성하며 각각의 텍스처 매핑 동작을 위한 좌표 세트를, 텍스처 공간 그라디언트 값들(Gr)을 생성하며 보정된 텍스처 공간 그라디언트 값들(Gr')을 생성하기 위해 그것들을 수정할 수 있는, 텍스처 유닛(106)에 제공한다.
다른 구현들에서, 픽셀 쉐이더(PS)는 텍스처 공간 좌표들(UV), 픽셀 위치들(XY)로부터의 명시적 차이들(Gr), 및 그라디언트 스케일 인자들(Sc)을 산출하며 이들 값들 모두를 텍스처 유닛(606)에 전달하고 그것이 여전히 비-정규 직교성에 대한 임의의 보정들을 정상적으로 수행해야 함을 텍스처 유닛(606)에 표시할 수 있으며, 그 후 조정된 그라디언트 값들(Gr')을 얻기 위해 그라디언트 스케일 인자들(Sc)을 적용한다.
다른 대안적인 구현들에서, 픽셀 쉐이더(PS)는 텍스처 공간 좌표들(UV) 및 명시적 보정 그라디언트들(Gr')을 산출하며 이것들을 텍스처 유닛에 전달할 수 있어서, 임의의 요구된 보정들이 이미 소프트웨어로 적용되었으며 보정된 그라디언트들(Gr')이 LOD를 선택하기 위해 있는 그대로 사용되어야 함을 텍스처 유닛(106)에 표시한다.
픽셀-단위 그라디언트 조정
본 개시의 양상들은 그래픽스 파이프라인에서 프리미티브에 적용될 텍스처에 대한 밉맵 레벨(LOD)을 결정하기 위해 텍스처 유닛(106)에 의해 사용된 그라디언트들(Gr)의 조정에 관한 것이다. 기본 개념은 도 2e에 예시된다. 도 2e는 두 개의 직교 쿼드들(E0 및 E1)에서 4개의 픽셀 샘플들의 텍스처 UV 좌표들을 묘사한다. 쿼드(E0)에서, XY 공간에서의 모든 샘플 포인트들은 수평으로 및 수직으로 하나의 스크린 픽셀의 간격을 갖고 정규 직교 그리드 상에 놓인다.
쿼드(E0)에서, UV 공간에서의 텍스처 그라디언트들(Gr)은 텍스처 좌표들(UV)로부터 평범하게 계산된다. 텍스처 그라디언트들(Gr)은 다음과 같이, 각각 상부 좌측, 상부 우측 및 하부 좌측 픽셀들((u0, v0), (u1, v1) 및 (u2, v2))의 텍스처 좌표들(UV)에 관하여 수학적으로 표현될 수 있다:
du_dx = u1-u0
dv_dx = v1-v0
du_dy = u2-u0
dv_dy = v2-v0
du_dx = u1-u0 등의 이들 산출들은 픽셀 쉐이더(PS)가 소프트웨어 산출된 값들을 갖고 그것들을 오버라이드하도록 선택하지 않는다면 텍스처 유닛 하드웨어(106)에 의해 수행될 수 있다. 텍스처 그라디언트들(Gr)은 그 후 샘플링하기 위한 밉맵 LOD 레벨을 결정하기 위해 텍스처 유닛(106)에 의해 사용된다.
본 개시의 양상들에 따르면, 그라디언트들(Gr)(du_dx, dv_dx, du_dy, dv_dy)은 디스플레이에 걸친 픽셀 분해능에서의 불연속성들을 고려하기 위해 픽셀-단위 기반으로 조정된다. 예를 들면, 특정한 디스플레이 구성들(예를 들어, 헤드 장착 디스플레이(HMD) 애플리케이션들)에서, 디스플레이의 상이한 부분들에 대해 상이한 분해능들을 사용하는 것이 유리하다. 이러한 경우들에서, 상이한 분해능의 인접한 영역들 사이에서의 경계들에서 또는 그 가까이에서 텍스처 필터링에서의 변화를 제거하기 위해 픽셀-단위 기반으로 그라디언트들을 스케일링하는 것이 매우 유리하다. 기본 개념은 도 2a 내지 도 2c에서 예시된다.
도 2a 및 도 2b에 도시된 바와 같이, 디스플레이 영역은 상이한 픽셀 분해능의 둘 이상의 영역들(201, 202, 203, 204, 205, 206, 207, 208, 및 209)로 분할될 수 있다. 각각의 영역은, 예를 들어 헤드 장착 디스플레이(HMD)의 경우에, 디스플레이의 영역에 의해 대응된 입체 각에 관련되는 분해능을 가질 수 있다. 제한으로서가 아닌, 예로서, 중심 영역(205)은 공칭 또는 표준 픽셀 분해능(R0)을 가질 수 있다. 에지 영역들(202, 204, 206, 208)은 표준 분해능의 절반(½R0)을 가질 수 있으며, 예를 들어 이들 영역들에서 픽셀들의 절반이 디스플레이상에서 "턴 오프"되거나 또는 렌더링되지 않을 것이다. 코너 영역들(201, 203, 207, 및 209)은 표준 분해능의 1/4(¼R0)를 가질 수 있으며, 예를 들어 이들 영역들에서 픽셀들의 3/4는 디스플레이상에서 "턴 오프"되거나 또는 렌더링되지 않을 것이다. 도 2b는 각각의 영역의 분해능에 따라 상이한 크기들로 그려진 이들 상이한 영역들을 도시한다.
그라디언트들은 인접한 영역들 사이에서의 경계들에 가까운 픽셀들에 대해 조정될 필요가 있을 것이다. 예를 들면, 도 2c에서, 섹션들 사이에서의 경계들을 표시한 라인들이 제거되어 왔다. 그러나, 이웃하는 영역들 사이에서의 텍스처 필터링에서의 불연속성들은 경계들을 가시적이게 만든다. GPU는 불연속성들을 제거하기 위해 영역들 사이에서의 경계들에 가까운 픽셀들에 대한 그라디언트들을 조정하도록 구성될 수 있어서, 그것들을 덜 가시적이게 만든다. 예를 들면, 도 2d에 도시된 바와 같이, 도 2c에서의 로우(D-D')에서 전체 분해능 중심 영역(205)에서 선택된 픽셀들(211, 212)에 대한 수평 그라디언트들은 1/2 분해능 에지 영역들(204, 206)을 향해 점진적으로 더 흐릿해진 텍스처 필터링을 생성하도록 스케일링될 수 있으며, 따라서 테두리에 걸쳐 바로 인접한 두 개의 픽셀들이 대략 동일한 MIP LOD 레벨을 액세스할 것이다.
대안적으로, 1/2 분해능 에지 영역들(204, 206)에서의 그라디언트들은 또한 전체 분해능 중심 영역(205)을 향해 점진적으로 더 선명해지도록 스케일링될 수 있다.
상이한 분해능을 고려하기 위한 그라디언트들의 일반화된 조정은 도 2e를 참조하여 이해될 수 있으며, 이것은 또한 도 2c에서의 스크린 공간에서 그에 부응하여 라벨링된 직사각형들에 의해 표시된, 수평 스크린 영역에서의 경계에 걸쳐 픽셀들의 두 개의 인접한 쿼드들(E0 및 E1)에 대한 텍스처 좌표들을 UV 공간에 묘사한다. 도 2e에서, E0 및 E1 사이에서의 샘플들의 수평 밀도의 이등분은 E0에 대해 산출된 (du_dx, dv_dx)의 길이의 대략 두 배를 가진 E1에 대한 (du_dx, dv_dx)를 생성한다. 이것은 결과적으로 E0에 대한 것보다 쿼드(E1)에 대한 보다 낮은 세부 수준의 선택을 야기할 수 있다. 쿼드(E0) 및 쿼드(E1)에 대한 이들 그라디언트 산출들은, 각각이 대략 하나의 텍스처 픽셀("텍셀(texel)")로 각각의 스크린 픽셀을 커버할 밉맵 LOD를 정확하게 선택할 것이지만, 텍스처 필터링에서의 이러한 갑작스런 변화는 E0과 같은 샘플 패턴들을 가진 쿼드들 및 E1과 같은 패턴들을 가진 것들 사이에서의 경계에 걸쳐 출력 이미지의 외형에서의 가시적인 변화를 생성할 수 있다는 점에서, 국소적으로 정확하다는 것이 주의되어야 한다. 이러한 경계의 가시성은 밉맵 LOD의 매끄럽게 변화하는 선택을 생성하기 위해 경계에 가까운 픽셀들에서의 그라디언트 값들을 조정하도록 선택함으로써 감소될 수 있다
UV 공간에서의 그라디언트들((du_dx, dv_dx), (du_dy, dv_dy))은 일반적으로 각각의 쿼드에 대해 산출되며, 이것은 몇몇 다른 경우들에서 국소적 샘플 분포의 비-정규 직교성을 위한 보정들을 포함한다. 그라디언트들은 그 후 텍스처 유닛이 적절한 밉맵 레벨을 결정하기 위해 사용하는 최종 조정된 그라디언트들((du_dx', dv_dx'), (du_dy', dv_dy'))을 생성하기 위해 픽셀-단위 기반으로 픽셀-단위 그라디언트 스케일 인자들(scaleX, scaleY)로 곱하여질 수 있다:
du_dx' = du_dx * scaleX
du_dy' = du_dy * scaleY
dv_dx' = dv_dx * scaleX
dv_dy' = dv_dy * scaleY
그라디언트 스케일 인자들(scaleX 및 scaleY)은 픽셀 쉐이더(PS)에 의해 산출되며 최종 조정된 그라디언트들을 산출하기 위해 그것들을 사용할 텍스처 유닛(106)으로 전달될 것이다.
상기 그라디언트 스케일 보정은 각각의 텍스처 좌표(U 및 V)에 동일하게 적용되며, 따라서 평범하게 1차원 좌표들(U), 2차원 좌표들(UV), 또는 3차원 좌표들(UVW)로 연장될 수 있다는 것이 이해되어야 한다.
그라디언트 스케일 인자들(scaleX 및 scaleY)에 대한 적절한 값들은 상이한 픽셀 분해능의 이웃 영역들의 경계들에 근접한 선택된 픽셀들에 적용된 그라디언트 스케일 인자 값들을 반복함으로써 경험적으로 결정될 수 있다. 그라디언트 스케일 인자들에 대한 적절한 값들의 범위는 이웃 영역들의 상대적 픽셀 분해능들로부터 결정될 수 있다. 예를 들면, 로우(D-D')를 따라, 픽셀 분해능은 영역(204)에서의 ½R로부터 영역(205)에서의 R로 및 다시 영역(206)에서의 ½R로 변화한다. 그라디언트 스케일 값(scaleX)은 영역들(204 및 206)을 가진 경계들에 근접한 영역(205)에서 여러 개의 픽셀들에 걸쳐 대략 1에서 대략 2로 전환할 것이다. 도 2e에서, 2의 그라디언트 scaleX 인자를 영역(205)으로부터의 쿼드(E0)에 적용하는 것은 영역(206)으로부터의 인접한 쿼드(E1)에 대해 산출된 그라디언트들에 대략적으로 매칭되는 (du_dx', dv_dx')를 야기하며, 따라서 스케일 보정된 그라디언트들 및 텍스처 필터링 LOD 선택에서의 연속성을 생성한다는 것이 이해될 수 있다. 유사하게, 그라디언트 스케일 값들(scaleX, scaleY)은 영역들(207 및 209)을 가진 경계들에 근접한 영역(208)에서 여러 개의 픽셀들에 걸쳐 대략 1의 값에서 대략 2의 값으로 전환할 것이다. 그라디언트 스케일 인자들은 여러 개의 픽셀들, 예를 들어 대략 4 내지 8개의 픽셀들에 걸쳐 두 개의 값들 사이에서 변경될 수 있다.
텍스처 유닛(106)은 최종 조정된 그라디언트들로부터 하나 이상의 프리미티브들에 적용하기 위해 적절한 LOD를 선택하도록 최종 조정된 그라디언트들을 사용할 수 있다.
부가적인 양상들
본 개시의 부가적인 양상은 그래픽스 프로세싱 방법을 포함하며, 상기 그래픽스 프로세싱 방법은: 픽셀 샘플 위치마다 텍스처 좌표들의 하나 이상의 세트들을 수신 또는 생성하는 단계; 하나 이상의 프리미티브들에 대한 텍스처 공간 그라디언트 값들을 산출하는 단계; 및 상이한 픽셀 분해능들을 가진 디스플레이 디바이스의 영역들 사이에서 그것들을 매끄럽게 전환시키도록 그라디언트 값들을 수정하기 위해 구성된 픽셀-단위 그라디언트 스케일 인자들을 생성 및 적용하는 단계를 포함한다.
또 다른 부가적인 양상은 앞서 말한 방법을 구현하도록 구성된 그래픽스 프로세싱 시스템이다.
또 다른 부가적인 양상은 실행될 때, 앞서 말한 방법을 구현하는 컴퓨터 실행 가능한 지시들을 구체화한 컴퓨터-판독 가능한 매체이다.
추가 양상은 앞서 말한 방법을 수행하기 위한 컴퓨터-판독 가능한 지시들을 운반하는 전자기 또는 다른 신호이다.
또 다른 추가 양상은, 그것이 앞서 말한 방법을 구현하기 위한 프로그램 코드 지시들을 포함한다는 점에서 특성화되는, 통신 네트워크로부터 다운로드 가능하고 및/또는 컴퓨터-판독 가능한 및/또는 마이크로프로세서-실행 가능한 매체상에 저장된 컴퓨터 프로그램 제품이다.
본 발명의 바람직한 실시예에 대한 완전한 설명이 위에 있지만, 다양한 대안들, 수정들 및 등가물들을 사용하는 것이 가능하다. 그러므로, 본 발명의 범위는 상기 설명을 참조하여 결정되는 것이 아니며, 대신에 등가물들의 전체 범위와 함께, 첨부된 청구항들을 참조하여 결정되어야 한다. 여기에 설명된 임의의 특징은, 선호되는지 여부에 관계없이, 여기에서 설명된 임의의 특징과, 선호되는지 여부에 관계없이, 조합될 수 있다. 이어지는 청구항들에서, 부정관사(단수 표현)는 달리 명확하게 서술되는 경우를 제외하고, 관사를 따르는 아이템 중 하나 이상의 수량을 나타낸다. 첨부된 청구항들은, 이러한 제한이 구절("~를 위한 수단")을 사용하여 주어진 청구항에서 명시적으로 열거되지 않는다면, 수단-더하기-기능 제한들을 포함하는 것으로서 해석되지 않는다.

Claims (24)

  1. 컴퓨터 그래픽스 시스템(computer graphics system)에 있어서,
    픽셀 쉐이더(pixel shader) 및 텍스처 유닛(texture unit)을 가진 그래픽스 프로세싱 유닛(GPU; graphics processing unit)을 포함하되,
    상기 픽셀 쉐이더는 픽셀 샘플 위치마다 텍스처 좌표들의 하나 이상의 세트를 수신 또는 생성하도록 구성되며, 상기 픽셀 쉐이더 및 상기 텍스처 유닛은 자신들 사이에서 하나 이상의 프리미티브(primitives)에 대한 텍스처 공간 그라디언트(gradient) 값들을 산출하고, 상이한 픽셀 분해능들을 가진 디스플레이 디바이스의 스크린 공간의 영역들 사이에서 상기 그라디언트 값들을 전환시키기 위해 상기 그라디언트 값들을 수정하도록 구성된 픽셀-단위 그라디언트 스케일 인자들(scale factors)을 생성 및 적용하도록 구성되며,
    상이한 픽셀 분해능들을 가진 상기 디스플레이 디바이스의 영역들은 상기 디스플레이 디바이스의 다른 영역들보다 적은 이용 가능한 픽셀들이 렌더링되는 상기 디스플레이 디바이스의 적어도 하나의 영역을 포함하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  2. 제1항에 있어서,
    상기 텍스처 공간 그라디언트 값들은 스크린 공간 샘플 분포의 비-정규 직교성에 대한 보정들을 포함하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  3. 제1항에 있어서,
    상기 텍스처 유닛은 애플리케이션 특정 집적 회로(ASIC; application specific integrated circuit), 필드 프로그램 가능한 게이트 어레이(FPGA; field programmable gate array), 또는 시스템 온 칩(SOC; system on chip)인 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  4. 제1항에 있어서,
    상기 텍스처 유닛은 조정된 상기 그라디언트 값들로부터 하나 이상의 프리미티브에 적용될 텍스처에 대한 복수의 세부 수준(level of detail)으로부터 세부 수준을 선택하도록 더 구성되는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  5. 제4항에 있어서,
    상기 텍스처 유닛은 상기 텍스처를 상기 하나 이상의 프리미티브에 적용하도록 더 구성되는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  6. 제5항에 있어서,
    상기 GPU에 결합된 디스플레이 유닛을 더 포함하며, 상기 디스플레이 유닛은 상기 하나 이상의 프리미티브에 적용된 상기 텍스처를 포함하는 이미지들을 디스플레이하도록 구성되는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  7. 제1항에 있어서,
    상기 텍스처 유닛은 상기 픽셀 쉐이더에 의해 공급된 상기 텍스처 좌표들로부터 텍스처 공간 그라디언트 값들을 산출하며 스케일 보정된 그라디언트 값들을 획득하기 위해 상기 픽셀-단위 그라디언트 스케일 인자들을 생성 및 적용하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  8. 제1항에 있어서,
    상기 픽셀 쉐이더는 상기 픽셀-단위 그라디언트 스케일 인자들을 산출하며 상기 픽셀-단위 그라디언트 스케일 인자들을 상기 텍스처 좌표들과 함께 상기 텍스처 유닛에 제공하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  9. 제8항에 있어서,
    상기 텍스처 유닛은 상기 픽셀 쉐이더에 의해 공급된 상기 텍스처 좌표들로부터 텍스처 공간 그라디언트 값들을 산출하며 그 후 조정된 그라디언트 값들을 획득하기 위해 상기 텍스처 공간 그라디언트들에 공급된 상기 그라디언트 스케일 인자들을 적용하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  10. 제1항에 있어서,
    상기 픽셀 쉐이더는 상기 텍스처 좌표들로부터 상기 텍스처 공간 그라디언트들을 산출하며 상기 텍스처 좌표들과 함께 상기 텍스처 공간 그라디언트들을 상기 텍스처 유닛으로 전달하되, 상기 픽셀 쉐이더는 상기 텍스처 유닛이 샘플 그리드의 임의의 비-정규 직교성에 대해 텍스처 그라디언트 값들을 보정해야 함을 상기 텍스처 유닛에 표시하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  11. 제10항에 있어서,
    상기 픽셀 쉐이더는 또한 상기 픽셀-단위 그라디언트 스케일 인자들을 결정하며 상기 픽셀-단위 그라디언트 스케일 인자들을 상기 텍스처 유닛에 제공하되, 상기 픽셀 쉐이더는 상기 텍스처 유닛이 조정된 상기 그라디언트들을 획득하기 위해 상기 그라디언트들에 상기 그라디언트 스케일 인자들을 적용해야 함을 상기 텍스처 유닛에 통지하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  12. 제1항에 있어서,
    상기 픽셀 쉐이더는 상기 텍스처 좌표들로부터 조정된 상기 텍스처 그라디언트들을 산출하며 상기 텍스처 공간 좌표들과 함께 그것들을 상기 텍스처 유닛으로 전달하되, 상기 픽셀 쉐이더는 조정된 상기 그라디언트들이 프리미티브에 적용될 텍스처에 대한 세부 수준을 선택하기 위해 있는 그대로 사용되어야 함을 상기 텍스처 유닛에 표시하는 것을 특징으로 하는, 컴퓨터 그래픽스 시스템.
  13. 픽셀 쉐이더 및 텍스처 유닛을 가진 컴퓨터 그래픽스 프로세싱 유닛(GPU)에서, 상기 텍스처 유닛이 하드웨어로 구현되는, 그래픽스 프로세싱 방법에 있어서,
    상기 픽셀 쉐이더가 하나 이상의 텍스처 매핑 동작을 위한 좌표 세트를 제공하기 위해 픽셀 위치마다 하나 이상의 텍스처 좌표를 생성하는 단계;
    상기 픽셀 쉐이더 및 상기 텍스처 유닛 사이에서 상기 텍스처 좌표들로부터 그라디언트 값들을 산출하는 단계;
    상기 픽셀 쉐이더 및 상기 텍스처 유닛 사이에서 대응하는 그라디언트 값들을 대응하는 조정된 그라디언트 값들로 조정하도록 구성된 그라디언트 스케일 인자들을 결정하는 단계; 및
    상기 픽셀 쉐이더 및 상기 텍스처 유닛 사이에서 상기 그라디언트 스케일 인자들을 상기 그라디언트 값들에 적용하는 단계를 포함하고,
    상기 조정 인자들은 상이한 픽셀 분해능들을 가진 디스플레이 디바이스의 스크린 공간의 영역들 사이에서 상기 그라디언트 값들을 전환시키기 위해 상기 그라디언트 값들을 수정하도록 구성되며,
    상이한 픽셀 분해능들을 가진 상기 디스플레이 디바이스의 영역들은 상기 디스플레이 디바이스의 다른 영역들보다 적은 이용 가능한 픽셀들이 렌더링되는 상기 디스플레이 디바이스의 적어도 하나의 영역을 포함하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  14. 제13항에 있어서,
    상기 텍스처 공간 그라디언트 값들은 스크린 공간 샘플 분포의 비-정규 직교성에 대한 보정들을 포함하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  15. 제13항에 있어서,
    상기 텍스처 유닛을 이용하여 조정된 상기 그라디언트 값들로부터 하나 이상의 프리미티브에 적용될 텍스처에 대한 복수의 세부 수준으로부터 세부 수준을 선택하는 단계를 더 포함하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  16. 제13항에 있어서,
    상기 텍스처 유닛을 이용하여 상기 하나 이상의 프리미티브에 상기 텍스처를 적용하는 단계를 더 포함하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  17. 제16항에 있어서,
    디스플레이 유닛을 이용하여 상기 하나 이상의 프리미티브에 적용된 상기 텍스처를 포함하는 이미지들을 디스플레이하는 단계를 더 포함하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  18. 제17항에 있어서,
    상기 픽셀 쉐이더는 픽셀 위치마다 상기 텍스처 좌표들을 생성하며 각각의 텍스처 매핑 동작을 위한 좌표 세트를 상기 텍스처 유닛에 제공하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  19. 제18항에 있어서,
    상기 텍스처 유닛은 상기 픽셀 쉐이더에 의해 공급된 상기 텍스처 좌표들로부터 텍스처 그라디언트들을 산출하며, 보정된 상기 그라디언트 값들을 획득하기 위해 상기 그라디언트 스케일 인자들을 생성 및 적용하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  20. 제13항에 있어서,
    상기 픽셀 쉐이더는 상기 그라디언트 스케일 인자들을 산출하며 상기 그라디언트 스케일 인자들을 상기 텍스처 좌표들과 함께 상기 텍스처 유닛에 제공하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  21. 제20항에 있어서,
    상기 텍스처 유닛은 상기 픽셀 쉐이더에 의해 공급된 상기 텍스처 좌표들로부터 텍스처 공간 그라디언트 값들을 산출하며, 그 후 조정된 그라디언트 값들을 획득하기 위해 공급된 상기 그라디언트 스케일 인자들을 상기 텍스처 공간 그라디언트들에 적용하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  22. 제13항에 있어서,
    상기 픽셀 쉐이더는 상기 텍스처 좌표들로부터 상기 텍스처 공간 그라디언트들을 산출하며 상기 텍스처 좌표들과 함께 상기 텍스처 공간 그라디언트들을 상기 텍스처 유닛으로 전달하되, 상기 픽셀 쉐이더는 상기 텍스처 유닛이 샘플 그리드의 임의의 비-정규 직교성에 대해 상기 텍스처 그라디언트 값들을 보정해야 함을 상기 텍스처 유닛에 표시하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  23. 제22항에 있어서,
    상기 픽셀 쉐이더는 또한 상기 그라디언트 스케일 인자들을 결정하며 그것들을 상기 텍스처 유닛에 제공하되, 상기 픽셀 쉐이더는 상기 텍스처 유닛이 조정된 상기 그라디언트들을 획득하기 위해 상기 그라디언트 스케일 인자들을 상기 그라디언트들에 적용해야 함을 상기 텍스처 유닛에 통지하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
  24. 제13항에 있어서,
    상기 픽셀 쉐이더는 상기 텍스처 좌표들로부터 조정된 상기 텍스처 그라디언트들을 산출하며 상기 텍스처 공간 좌표들과 함께 상기 텍스처 그라디언트들을 상기 텍스처 유닛으로 전달하고, 상기 픽셀 쉐이더는 조정된 상기 그라디언트들이 프리미티브에 적용될 텍스처에 대한 세부 수준을 선택하기 위해 있는 그대로 사용되어야 함을 상기 텍스처 유닛에 표시하는 것을 특징으로 하는, 그래픽스 프로세싱 방법.
KR1020187031844A 2014-04-05 2015-03-23 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정 KR102101626B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/246,062 US9652882B2 (en) 2014-04-05 2014-04-05 Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location
US14/246,062 2014-04-05
PCT/US2015/021987 WO2015153170A1 (en) 2014-04-05 2015-03-23 Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027106A Division KR101916341B1 (ko) 2014-04-05 2015-03-23 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정

Publications (2)

Publication Number Publication Date
KR20180122048A true KR20180122048A (ko) 2018-11-09
KR102101626B1 KR102101626B1 (ko) 2020-04-17

Family

ID=54210220

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187031844A KR102101626B1 (ko) 2014-04-05 2015-03-23 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정
KR1020167027106A KR101916341B1 (ko) 2014-04-05 2015-03-23 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167027106A KR101916341B1 (ko) 2014-04-05 2015-03-23 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정

Country Status (6)

Country Link
US (2) US9652882B2 (ko)
EP (2) EP3129973B1 (ko)
JP (2) JP6293923B2 (ko)
KR (2) KR102101626B1 (ko)
TW (2) TWI570665B (ko)
WO (1) WO2015153170A1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10783696B2 (en) 2014-04-05 2020-09-22 Sony Interactive Entertainment LLC Gradient adjustment for texture mapping to non-orthonormal grid
US10068311B2 (en) 2014-04-05 2018-09-04 Sony Interacive Entertainment LLC Varying effective resolution by screen location by changing active color sample count within multiple render targets
US9495790B2 (en) 2014-04-05 2016-11-15 Sony Interactive Entertainment America Llc Gradient adjustment for texture mapping to non-orthonormal grid
US9710881B2 (en) 2014-04-05 2017-07-18 Sony Interactive Entertainment America Llc Varying effective resolution by screen location by altering rasterization parameters
US9865074B2 (en) 2014-04-05 2018-01-09 Sony Interactive Entertainment America Llc Method for efficient construction of high resolution display buffers
US9836816B2 (en) 2014-04-05 2017-12-05 Sony Interactive Entertainment America Llc Varying effective resolution by screen location in graphics processing by approximating projection of vertices onto curved viewport
US11302054B2 (en) 2014-04-05 2022-04-12 Sony Interactive Entertainment Europe Limited Varying effective resolution by screen location by changing active color sample count within multiple render targets
US9652882B2 (en) 2014-04-05 2017-05-16 Sony Interactive Entertainment America Llc Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location
EP3872767A1 (en) 2014-04-05 2021-09-01 Sony Interactive Entertainment LLC Method for efficient re-rendering objects to vary viewports and under varying rendering and rasterization parameters
US9760113B2 (en) 2015-02-20 2017-09-12 Sony Interactive Entertainment America Llc Backward compatibility through use of spoof clock and fine grain frequency control
CA3109499A1 (en) * 2015-04-22 2016-10-27 Esight Corp. Methods and devices for optical aberration correction
US10089790B2 (en) 2015-06-30 2018-10-02 Ariadne's Thread (Usa), Inc. Predictive virtual reality display system with post rendering correction
US9607428B2 (en) * 2015-06-30 2017-03-28 Ariadne's Thread (Usa), Inc. Variable resolution virtual reality display system
US9588593B2 (en) 2015-06-30 2017-03-07 Ariadne's Thread (Usa), Inc. Virtual reality system with control command gestures
US9588598B2 (en) 2015-06-30 2017-03-07 Ariadne's Thread (Usa), Inc. Efficient orientation estimation system using magnetic, angular rate, and gravity sensors
US11403099B2 (en) 2015-07-27 2022-08-02 Sony Interactive Entertainment LLC Backward compatibility by restriction of hardware resources
US10235219B2 (en) 2015-07-27 2019-03-19 Sony Interactive Entertainment America Llc Backward compatibility by algorithm matching, disabling features, or throttling performance
US9606362B2 (en) 2015-08-07 2017-03-28 Ariadne's Thread (Usa), Inc. Peripheral field-of-view illumination system for a head mounted display
US9990008B2 (en) 2015-08-07 2018-06-05 Ariadne's Thread (Usa), Inc. Modular multi-mode virtual reality headset
US9857871B2 (en) 2015-09-04 2018-01-02 Sony Interactive Entertainment Inc. Apparatus and method for dynamic graphics rendering based on saccade detection
US9916682B2 (en) * 2015-10-28 2018-03-13 Intel Corporation Variable precision shading
US10726619B2 (en) 2015-10-29 2020-07-28 Sony Interactive Entertainment Inc. Foveated geometry tessellation
US9892024B2 (en) 2015-11-02 2018-02-13 Sony Interactive Entertainment America Llc Backward compatibility testing of software in a mode that disrupts timing
KR102160414B1 (ko) 2016-01-22 2020-09-28 주식회사 소니 인터랙티브 엔터테인먼트 하위 호환성을 위한 레거시 버스 동작 시뮬레이션
JP6788017B2 (ja) 2016-01-22 2020-11-18 株式会社ソニー・インタラクティブエンタテインメント 後方互換性のためのなりすましｃｐｕｉｄ
US10303488B2 (en) 2016-03-30 2019-05-28 Sony Interactive Entertainment Inc. Real-time adjustment of application-specific operating parameters for backwards compatibility
US10275239B2 (en) 2016-03-30 2019-04-30 Sony Interactive Entertainment Inc. Deriving application-specific operating parameters for backwards compatiblity
US10915333B2 (en) 2016-03-30 2021-02-09 Sony Interactive Entertainment Inc. Deriving application-specific operating parameters for backwards compatiblity
US10453170B2 (en) * 2016-09-09 2019-10-22 Intel Corporation Minimum/maximum and bitwise and/or based coarse stencil test
CN106482739B (zh) * 2016-11-30 2020-07-17 英华达（上海）科技有限公司 自动导引运输车导航方法
US10650566B2 (en) 2017-02-15 2020-05-12 Microsoft Technology Licensing, Llc Multiple shader processes in graphics processing
US10403032B2 (en) 2017-08-22 2019-09-03 Qualcomm Incorporated Rendering an image from computer graphics using two rendering computing devices
US10776997B2 (en) 2017-08-24 2020-09-15 Qualcomm Incorporated Rendering an image from computer graphics using two rendering computing devices
GB2566468B (en) 2017-09-13 2020-09-09 Advanced Risc Mach Ltd Graphics processing
US10755383B2 (en) 2017-09-29 2020-08-25 Apple Inc. Multi-space rendering with configurable transformation parameters
US10580151B2 (en) * 2017-12-05 2020-03-03 Qualcomm Incorporated Tile-based low-resolution depth storage
KR101869912B1 (ko) 2017-12-26 2018-06-21 세종대학교 산학협력단 포비티드 영상 디스플레이 장치, 이에 의해 수행되는 포비티드 영상 디스플레이 방법 및 이를 저장하는 기록매체
US11262839B2 (en) 2018-05-17 2022-03-01 Sony Interactive Entertainment Inc. Eye tracking with prediction and late update to GPU for fast foveated rendering in an HMD environment
US10942564B2 (en) 2018-05-17 2021-03-09 Sony Interactive Entertainment Inc. Dynamic graphics rendering based on predicted saccade landing point
US10504278B1 (en) * 2018-09-28 2019-12-10 Qualcomm Incorporated Blending neighboring bins
KR102589969B1 (ko) 2018-11-05 2023-10-16 삼성전자주식회사 지연 쉐이딩에서 보간을 수행하는 그래픽스 처리 장치, 그래픽스 처리 시스템 및 그래픽스 처리 방법
US10540802B1 (en) * 2019-01-31 2020-01-21 Advanced Micro Devices, Inc. Residency map descriptors
EP4111419A4 (en) 2020-04-02 2023-09-13 Sony Group Corporation SUPER-RESOLUTION BLOCK-COMPRESSED TEXTURE FOR TEXTURE MAPPING APPLICATIONS
CN113093903B (zh) * 2021-03-18 2023-02-07 聚好看科技股份有限公司 一种图像显示方法及显示设备
US11978149B2 (en) 2021-06-21 2024-05-07 The Weather Company, Llc UV map using weight painting
GB2615362B (en) * 2022-02-08 2024-03-13 Sony Interactive Entertainment Inc Image processing system and method
EP4224407A1 (en) * 2022-02-08 2023-08-09 Sony Interactive Entertainment Inc. Image processing system and method
CN115063517B (zh) * 2022-06-07 2024-09-20 网易（杭州）网络有限公司 游戏中的闪光效果渲染方法及装置、存储介质和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229530A1 (en) * 2006-03-29 2007-10-04 Marshall Carl S Apparatus and method for rendering a video image as a texture using multiple levels of resolution of the video image
KR20080108051A (ko) * 2007-06-07 2008-12-11 엔비디아 코포레이션 상주 밉맵 데이터를 이용한 비상주 밉맵 데이터의 보외법
WO2010111258A1 (en) * 2009-03-24 2010-09-30 Advanced Micro Devices, Inc. Method and apparatus for angular invariant texture level of detail generation

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513317A (en) 1982-09-28 1985-04-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Retinally stabilized differential resolution television display
US5224208A (en) 1990-03-16 1993-06-29 Hewlett-Packard Company Gradient calculation for texture mapping
US5130794A (en) 1990-03-29 1992-07-14 Ritchey Kurtis J Panoramic display system
US5422653A (en) 1993-01-07 1995-06-06 Maguire, Jr.; Francis J. Passive virtual reality
US5602391A (en) 1995-02-23 1997-02-11 Hughes Electronics Quincunx sampling grid for staring array
US5777913A (en) 1995-12-27 1998-07-07 Ericsson Inc. Resolution enhancement of fixed point digital filters
USH1812H (en) 1997-10-24 1999-11-02 Sun Microsystems, Inc. Method for encoding bounding boxes of drawing primitives to be rendered for multi-resolution supersampled frame buffers
DE69901542T2 (de) 1998-02-17 2002-12-05 Sun Microsystems, Inc. Verfahren und vorrichtung zur abschätzung der leistung eines grafischen systems von polygonen
US6469700B1 (en) 1998-06-24 2002-10-22 Micron Technology, Inc. Per pixel MIP mapping and trilinear filtering using scanline gradients for selecting appropriate texture maps
US6552723B1 (en) 1998-08-20 2003-04-22 Apple Computer, Inc. System, apparatus and method for spatially sorting image data in a three-dimensional graphics pipeline
JP2000155850A (ja) * 1998-11-20 2000-06-06 Sony Corp テクスチャ・マッピング装置及びこれを具備したレンダリング装置、並びに情報処理装置
US6417861B1 (en) 1999-02-17 2002-07-09 Sun Microsystems, Inc. Graphics system with programmable sample positions
US6781606B2 (en) 1999-05-20 2004-08-24 Hewlett-Packard Development Company, L.P. System and method for displaying images using foveal video
JP2002024844A (ja) * 2000-07-11 2002-01-25 Hitachi Ltd 電子透かし管理方法及びその実施装置並びにその処理プログラムを記録した記録媒体
US6731298B1 (en) 2000-10-02 2004-05-04 Nvidia Corporation System, method and article of manufacture for z-texture mapping
US6906723B2 (en) 2001-03-29 2005-06-14 International Business Machines Corporation Generating partials for perspective corrected texture coordinates in a four pixel texture pipeline
US6731434B1 (en) 2001-05-23 2004-05-04 University Of Central Florida Compact lens assembly for the teleportal augmented reality system
US7555157B2 (en) 2001-09-07 2009-06-30 Geoff Davidson System and method for transforming graphical images
US7155698B1 (en) 2001-09-11 2006-12-26 The Regents Of The University Of California Method of locating areas in an image such as a photo mask layout that are sensitive to residual processing effects
US7081893B2 (en) 2001-10-10 2006-07-25 Sony Computer Entertainment America Inc. System and method for point pushing to render polygons in environments with changing levels of detail
US7046245B2 (en) 2001-10-10 2006-05-16 Sony Computer Entertainment America Inc. System and method for environment mapping
US6738069B2 (en) 2001-12-31 2004-05-18 Intel Corporation Efficient graphics state management for zone rendering
US6906714B2 (en) 2002-06-21 2005-06-14 Intel Corporation Accelerated visualization of surface light fields
US6891548B2 (en) 2002-08-23 2005-05-10 Hewlett-Packard Development Company, L.P. System and method for calculating a texture-mapping gradient
TWI238975B (en) 2003-02-20 2005-09-01 Via Tech Inc Method of performing cubic mapping with texturing
US7619626B2 (en) 2003-03-01 2009-11-17 The Boeing Company Mapping images from one or more sources into an image for display
US7336277B1 (en) 2003-04-17 2008-02-26 Nvidia Corporation Per-pixel output luminosity compensation
JP3966832B2 (ja) 2003-04-28 2007-08-29 株式会社東芝 描画処理装置、及び、描画処理方法
US7495638B2 (en) * 2003-05-13 2009-02-24 Research Triangle Institute Visual display with increased field of view
US6967663B1 (en) 2003-09-08 2005-11-22 Nvidia Corporation Antialiasing using hybrid supersampling-multisampling
US8085273B2 (en) 2003-11-19 2011-12-27 Lucid Information Technology, Ltd Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
US8144156B1 (en) 2003-12-31 2012-03-27 Zii Labs Inc. Ltd. Sequencer with async SIMD array
US8090383B1 (en) 2004-02-17 2012-01-03 Emigh Aaron T Method and system for charging for a service based on time spent at a facility
US7817829B2 (en) 2004-03-15 2010-10-19 Koninklijke Philips Electronics N.V. Image visualization
US7554538B2 (en) 2004-04-02 2009-06-30 Nvidia Corporation Video processing, such as for hidden surface reduction or removal
US7426724B2 (en) 2004-07-02 2008-09-16 Nvidia Corporation Optimized chaining of vertex and fragment programs
US7425966B2 (en) 2004-10-07 2008-09-16 Nvidia Corporation Pixel center position displacement
US7339594B1 (en) * 2005-03-01 2008-03-04 Nvidia Corporation Optimized anisotropic texture sampling
JP4660254B2 (ja) 2005-04-08 2011-03-30 株式会社東芝 描画方法及び描画装置
US7289119B2 (en) 2005-05-10 2007-10-30 Sony Computer Entertainment Inc. Statistical rendering acceleration
US7511717B1 (en) 2005-07-15 2009-03-31 Nvidia Corporation Antialiasing using hybrid supersampling-multisampling
US20070018988A1 (en) 2005-07-20 2007-01-25 Michael Guthe Method and applications for rasterization of non-simple polygons and curved boundary representations
US8300059B2 (en) * 2006-02-03 2012-10-30 Ati Technologies Ulc Method and apparatus for selecting a mip map level based on a min-axis value for texture mapping
US8207975B1 (en) 2006-05-08 2012-06-26 Nvidia Corporation Graphics rendering pipeline that supports early-Z and late-Z virtual machines
US7907792B2 (en) 2006-06-16 2011-03-15 Hewlett-Packard Development Company, L.P. Blend maps for rendering an image frame
US8406562B2 (en) 2006-08-11 2013-03-26 Geo Semiconductor Inc. System and method for automated calibration and correction of display geometry and color
EP2078229A2 (en) 2006-11-02 2009-07-15 Sensics, Inc. Systems and methods for a head-mounted display
US8232991B1 (en) 2006-11-03 2012-07-31 Nvidia Corporation Z-test result reconciliation with multiple partitions
US8233004B1 (en) 2006-11-06 2012-07-31 Nvidia Corporation Color-compression using automatic reduction of multi-sampled pixels
US8149242B2 (en) 2006-11-10 2012-04-03 Sony Computer Entertainment Inc. Graphics processing apparatus, graphics library module and graphics processing method
JP5063990B2 (ja) 2006-11-15 2012-10-31 任天堂株式会社 ゲームプログラムおよびゲーム装置
US7876332B1 (en) 2006-12-20 2011-01-25 Nvidia Corporation Shader that conditionally updates a framebuffer in a computer graphics system
JP5268271B2 (ja) 2007-03-23 2013-08-21 株式会社東芝 画像表示装置および画像表示方法
US20090033659A1 (en) 2007-07-31 2009-02-05 Lake Adam T Real-time luminosity dependent subdivision
US8044956B1 (en) 2007-08-03 2011-10-25 Nvidia Corporation Coverage adaptive multisampling
US8441497B1 (en) 2007-08-07 2013-05-14 Nvidia Corporation Interpolation of vertex attributes in a graphics processor
US7916155B1 (en) 2007-11-02 2011-03-29 Nvidia Corporation Complementary anti-aliasing sample patterns
JP5050786B2 (ja) * 2007-11-05 2012-10-17 富士通セミコンダクター株式会社 描画処理装置、描画処理方法および描画処理プログラム
US8922565B2 (en) 2007-11-30 2014-12-30 Qualcomm Incorporated System and method for using a secondary processor in a graphics system
US8643644B2 (en) 2008-03-20 2014-02-04 Qualcomm Incorporated Multi-stage tessellation for graphics rendering
GB0810311D0 (en) 2008-06-05 2008-07-09 Advanced Risc Mach Ltd Graphics processing systems
US8605087B2 (en) 2008-07-03 2013-12-10 Nvidia Corporation Hybrid multisample/supersample antialiasing
US8428326B2 (en) 2008-10-23 2013-04-23 Immersion Corporation Systems and methods for ultrasound simulation using depth peeling
GB0819570D0 (en) 2008-10-24 2008-12-03 Advanced Risc Mach Ltd Methods of and apparatus for processing computer graphics
US8780131B2 (en) 2008-12-19 2014-07-15 Xerox Corporation Systems and methods for text-based personalization of images
US20100214294A1 (en) 2009-02-20 2010-08-26 Microsoft Corporation Method for tessellation on graphics hardware
US9697641B2 (en) 2009-10-15 2017-07-04 Nvidia Corporation Alpha-to-coverage using virtual samples
US8638342B2 (en) 2009-10-20 2014-01-28 Apple Inc. System and method for demosaicing image data using weighted gradients
US8803902B2 (en) * 2009-12-03 2014-08-12 Intel Corporation Computing level of detail for anisotropic filtering
EP2510494B1 (en) 2009-12-11 2021-12-22 Leica Biosystems Imaging, Inc. Improved signal to noise ratio in digital pathology image analysis
US8606009B2 (en) 2010-02-04 2013-12-10 Microsoft Corporation High dynamic range image generation and rendering
US8619085B2 (en) 2010-03-08 2013-12-31 Broadcom Corporation Method and system for compressing tile lists used for 3D rendering
CN105847781B (zh) 2010-07-21 2018-03-20 杜比实验室特许公司 用于多层帧兼容视频传输的解码方法
US20130300740A1 (en) 2010-09-13 2013-11-14 Alt Software (Us) Llc System and Method for Displaying Data Having Spatial Coordinates
KR101719485B1 (ko) 2010-09-20 2017-03-27 삼성전자주식회사 그래픽 처리 유닛에서의 사전 픽셀 제거를 위한 장치 및 방법
US8593475B2 (en) 2010-10-13 2013-11-26 Qualcomm Incorporated Systems and methods for dynamic procedural texture generation management
US9122053B2 (en) 2010-10-15 2015-09-01 Microsoft Technology Licensing, Llc Realistic occlusion for a head mounted augmented reality display
US8982136B2 (en) 2011-05-16 2015-03-17 Qualcomm Incorporated Rendering mode selection in graphics processing units
JP5885398B2 (ja) 2011-05-20 2016-03-15 キヤノン株式会社 画像処理装置、画像処理方法
US9019280B2 (en) 2011-07-22 2015-04-28 Qualcomm Incorporated Area-based rasterization techniques for a graphics processing system
KR101926570B1 (ko) 2011-09-14 2018-12-10 삼성전자주식회사 포스트 프레그먼트 쉐이더를 사용하는 그래픽 처리 방법 및 장치
US10089774B2 (en) 2011-11-16 2018-10-02 Qualcomm Incorporated Tessellation in tile-based rendering
CN105974587B (zh) 2011-11-24 2018-09-28 松下知识产权经营株式会社 头戴式显示器装置
GB2497302B (en) 2011-12-05 2017-04-12 Advanced Risc Mach Ltd Methods of and apparatus for processing computer graphics
US10559123B2 (en) 2012-04-04 2020-02-11 Qualcomm Incorporated Patched shading in graphics processing
US8581929B1 (en) 2012-06-05 2013-11-12 Francis J. Maguire, Jr. Display of light field image data using a spatial light modulator at a focal length corresponding to a selected focus depth
US9495781B2 (en) 2012-06-21 2016-11-15 Nvidia Corporation Early sample evaluation during coarse rasterization
US9424685B2 (en) 2012-07-31 2016-08-23 Imagination Technologies Limited Unified rasterization and ray tracing rendering environments
US9142005B2 (en) 2012-08-20 2015-09-22 Nvidia Corporation Efficient placement of texture barrier instructions
US10134102B2 (en) 2013-06-10 2018-11-20 Sony Interactive Entertainment Inc. Graphics processing hardware for using compute shaders as front end for vertex shaders
US10102603B2 (en) 2013-06-10 2018-10-16 Sony Interactive Entertainment Inc. Scheme for compressing vertex shader output parameters
US10176621B2 (en) 2013-06-10 2019-01-08 Sony Interactive Entertainment Inc. Using compute shaders as front end for vertex shaders
US10096079B2 (en) 2013-06-10 2018-10-09 Sony Interactive Entertainment Inc. Fragment shaders perform vertex shader computations
US10976986B2 (en) 2013-09-24 2021-04-13 Blackberry Limited System and method for forwarding an application user interface
EP3872767A1 (en) 2014-04-05 2021-09-01 Sony Interactive Entertainment LLC Method for efficient re-rendering objects to vary viewports and under varying rendering and rasterization parameters
US9836816B2 (en) 2014-04-05 2017-12-05 Sony Interactive Entertainment America Llc Varying effective resolution by screen location in graphics processing by approximating projection of vertices onto curved viewport
US9495790B2 (en) 2014-04-05 2016-11-15 Sony Interactive Entertainment America Llc Gradient adjustment for texture mapping to non-orthonormal grid
US9652882B2 (en) 2014-04-05 2017-05-16 Sony Interactive Entertainment America Llc Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location
US9710881B2 (en) 2014-04-05 2017-07-18 Sony Interactive Entertainment America Llc Varying effective resolution by screen location by altering rasterization parameters
US9760113B2 (en) 2015-02-20 2017-09-12 Sony Interactive Entertainment America Llc Backward compatibility through use of spoof clock and fine grain frequency control
US10235219B2 (en) 2015-07-27 2019-03-19 Sony Interactive Entertainment America Llc Backward compatibility by algorithm matching, disabling features, or throttling performance
US11403099B2 (en) 2015-07-27 2022-08-02 Sony Interactive Entertainment LLC Backward compatibility by restriction of hardware resources
US9892024B2 (en) 2015-11-02 2018-02-13 Sony Interactive Entertainment America Llc Backward compatibility testing of software in a mode that disrupts timing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229530A1 (en) * 2006-03-29 2007-10-04 Marshall Carl S Apparatus and method for rendering a video image as a texture using multiple levels of resolution of the video image
KR20080108051A (ko) * 2007-06-07 2008-12-11 엔비디아 코포레이션 상주 밉맵 데이터를 이용한 비상주 밉맵 데이터의 보외법
WO2010111258A1 (en) * 2009-03-24 2010-09-30 Advanced Micro Devices, Inc. Method and apparatus for angular invariant texture level of detail generation

Also Published As

Publication number Publication date
US20150287230A1 (en) 2015-10-08
EP3129973B1 (en) 2020-07-15
JP2017517054A (ja) 2017-06-22
US9652882B2 (en) 2017-05-16
JP6563048B2 (ja) 2019-08-21
TWI570665B (zh) 2017-02-11
KR102101626B1 (ko) 2020-04-17
KR20160130258A (ko) 2016-11-10
JP2018129051A (ja) 2018-08-16
TW201730847A (zh) 2017-09-01
JP6293923B2 (ja) 2018-03-14
WO2015153170A1 (en) 2015-10-08
KR101916341B1 (ko) 2018-11-08
TWI629663B (zh) 2018-07-11
US20170243390A1 (en) 2017-08-24
EP3129973A4 (en) 2017-10-25
EP3129973A1 (en) 2017-02-15
EP3748584A1 (en) 2020-12-09
US10102663B2 (en) 2018-10-16
TW201539373A (zh) 2015-10-16
EP3748584B1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
KR101916341B1 (ko) 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정
US11301956B2 (en) Varying effective resolution by screen location by altering rasterization parameters
US10134175B2 (en) Gradient adjustment for texture mapping to non-orthonormal grid
US11238639B2 (en) Gradient adjustment for texture mapping to non-orthonormal grid

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right