KR20180102640A - 무선 센서 디바이스에서 로컬 발진기 신호들 생성 - Google Patents

무선 센서 디바이스에서 로컬 발진기 신호들 생성 Download PDF

Info

Publication number
KR20180102640A
KR20180102640A KR1020187023333A KR20187023333A KR20180102640A KR 20180102640 A KR20180102640 A KR 20180102640A KR 1020187023333 A KR1020187023333 A KR 1020187023333A KR 20187023333 A KR20187023333 A KR 20187023333A KR 20180102640 A KR20180102640 A KR 20180102640A
Authority
KR
South Korea
Prior art keywords
signal
stage
frequency
duty
reference signal
Prior art date
Application number
KR1020187023333A
Other languages
English (en)
Other versions
KR102098944B1 (ko
Inventor
라훌 싱
트레버 페이스
타진더 만쿠
Original Assignee
코그니티브 시스템스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코그니티브 시스템스 코퍼레이션 filed Critical 코그니티브 시스템스 코퍼레이션
Publication of KR20180102640A publication Critical patent/KR20180102640A/ko
Application granted granted Critical
Publication of KR102098944B1 publication Critical patent/KR102098944B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Manipulation Of Pulses (AREA)
  • Transmitters (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

몇몇의 모습들에서, 로컬 발진기는 전압 제어 발진기, 제1 스테이지 및 제2 스테이지를 포함하는 다중-스테이지 주파수 분할기, 그리고 듀티-사이클 컨버터를 포함한다. 상기 전압 제어 발진기의 출력 노드는 상기 제1 스테이지의 입력 노드에 결합된다. 상기 제1 스테이지의 출력 노드는 상기 제2 스테이지의 입력 노드에 결합된다. 상기 제1 스테이지는 제1의 복수의 신호 경로들 중 하나로부터 제1 신호를 출력하도록 구성되며, 각 신호 경로는 별개 주파수를 가진 신호를 제공하도록 구성된다. 상기 제2 스테이지는 제2의 복수의 신호 경로들 중 하나로부터 제2 신호를 출력하도록 구성되며, 각 신호 경로는 별개 주파수를 가진 신호를 제공하도록 구성된다. 상기 다중-스테이지 주파수 분할기의 출력 노드는 상기 듀티-사이클 컨버터의 입력 노드에 결합된다.

Description

무선 센서 디바이스에서 로컬 발진기 신호들 생성
우선권 주장
본원은 2016년 3월 1일에 출원된 "Generating Local Oscillator Signals in a Wireless Sensor Device" 제목의 미국 출원 No. 15/057,921에 대한 우선권을 주장하며, 이 출원은 본원에 참조로서 편입된다.
다음의 설명은 무선 센서 디바이스에서 로컬 발진기 신호들을 생성하는 것에 관련된다.
많은 무선 디바이스들은 라디오 주파수 (RF) 신호들을 탐지하고 그리고 신호 프로세싱을 위해 그 신호들을 더 낮은 주파수로 다운-컨버트한다. 많은 무선 디바이스들은 신호 전송을 위해 기저대역 신호들을 더 높은 주파수로 또한 업-컨버트할 수 있다. 상기 신호들은 로컬 발진기로부터의 레퍼런스 신호를 이용하는 믹서에 의해 업-컨버트되거나 다운-컨버트될 수 있다. 그 로컬 발진기는 상기 레퍼런스 신호를 생성하는 전압 제어 발진기를 포함할 수 있다.
본 발명은 무선 센서 디바이스에서 로컬 발진기 신호들을 생성하는 것에 관련된 수단을 제공하려고 한다.
본 발명은 무선 센서 디바이스를 제공하며, 이 무선 센서 디바이스는:
무선 신호를 무선으로 전달하도록 구성된 안테나;
상기 안테나에 통신가능하게 결합된 믹서; 그리고
로컬 발진기를 포함하며, 상기 로컬 발진기는:
전압 제어 발진기;
다중-스테이지 주파수 분할기; 및
듀티-사이클 컨버터를 포함하며,
상기 전압 제어 발진기의 출력 노드는 상기 다중-스테이지 주파수 분할기의 제1 스테이지의 입력 노드에 통신가능하게 결합되며,
상기 다중-스테이지 주파수 분할기의 제1 스테이지의 출력 노드는 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 입력 노드에 통신가능하게 결합되며,
상기 다중-스테이지 주파수 분할기의 제1 스테이지는 제1의 복수의 신호 경로들 중 적어도 하나로부터의 제1 신호를 상기 다중-스테이지 주파수 분할기의 제1 스테이지의 출력 노드로 선택적으로 출력하도록 구성되며,
상기 제1의 복수의 신호 경로들 각각은 별개 주파수를 가진 신호를 제공하도록 구성되며,
상기 다중-스테이지 주파수 분할기의 제2 스테이지는 제2의 복수의 신호 경로들 중 적어도 하나로부터의 제2 신호를 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 출력 노드로 선택적으로 출력하도록 구성되며,
상기 제2의 복수의 신호 경로들 각각은 별개 주파수를 가진 신호를 제공하도록 구성되며, 그리고
상기 다중-스테이지 주파수 분할기의 출력 노드는 상기 듀티-사이클 컨버터의 입력 노드에 통신가능하게 결합되며, 상기 듀티-사이클 컨버터의 출력 노드는 상기 믹서의 입력 노드에 통신가능하게 결합된다.
본 발명은 로컬 발진기를 제공하며, 이 로컬 발진기는:
전압 제어 발진기;
다중-스테이지 주파수 분할기; 그리고
상기 다중-스테이지 주파수 분할기의 출력을 수신하도록 구성된 듀티-사이클 컨버터를 포함하며,
상기 다중-스테이지 주파수 분할기는 제1 스테이지 및 제2 스테이지를 포함하며,
상기 제1 스테이지는:
상기 전압 제어 발진기로부터 제1 주파수를 구비한 제1 레퍼런스 신호를 수신하도록 구성된 제1 입력 노드;
제1 제어 신호를 수신하도록 구성된 하나 이상의 스위치들; 및
상기 제1 레퍼런스 신호로부터 제2 레퍼런스 신호를 생성하도록 구성된 제1 스테이지 회로를 포함하며, 상기 제2 레퍼런스 신호는 상기 제1 주파수 및 상기 제1 제어 신호에 의해 제어된 제1 나눔수의 몫인 제2 주파수를 가지며; 그리고
상기 제2 스테이지는:
상기 제1 스테이지로부터 상기 제2 레퍼런스 신호를 수신하도록 구성된 제2 입력 노드;
제2 제어 신호를 수신하도록 구성된 하나 이상의 스위치들; 및
상기 제2 레퍼런스 신호로부터 제3 레퍼런스 신호를 생성하도록 구성된 제2 스테이지 회로를 포함하며, 상기 제3 레퍼런스 신호는 상기 제2 주파수 및 상기 제2 제어 신호에 의해 제어된 제2 나눔수의 몫인 제3 주파수를 가진다.
본 발명은,
원래의 레퍼런스 신호를 전압 제어 발진기로부터 다중-스테이지 주파수 분할기의 제1 스테이지의 입력 노드로 출력하는 단계;
제1 스테이지 레퍼런스 신호를 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지로부터 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 입력 노드로 출력하는 단계로, 상기 제1 스테이지 레퍼런스 신호는 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지 내 제1 신호 경로들로부터 선택되며, 상기 제1 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된, 제1 스테이지 레퍼런스 신호 출력 단계; 그리고
제2 스테이지 레퍼런스 신호를 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지로부터 출력하는 단계로, 상기 제2 스테이지 레퍼런스 신호는 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지 내 제2 신호 경로들로부터 선택되며, 상기 제2 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된, 제2 스테이지 레퍼런스 신호 출력 단계를 포함하는, 방법을 제공한다.
본 발명은 무선 센서 디바이스를 제공하며, 상기 무선 센서 디바이스는:
무선 신호를 무선으로 전달하도록 구성된 안테나;
상기 안테나에 통신가능하게 결합된 믹서; 그리고
로컬 발진기를 포함하며, 상기 로컬 발진기는;
전압 제어 발진기 (VCO);
상기 믹서에 통신가능하게 결합된 듀티-사이클 컨버터; 그리고
상기 VCO 및 상기 듀티-사이클 컨버터에 통신가능하게 결합된 주파수 분할기 회로를 포함하며, 상기 주파수 분할기 회로는:
상기 VCO로부터 VCO 주파수를 가지는 VCO 신호를 수신하도록 구성된 입력 노드;
각자의 제어 신호들을 수신하도록 구성된 스위치들; 그리고
상기 VCO 신호로부터 레퍼런스 신호를 생성하도록 구성된 회로를 포함하며, 상기 레퍼런스 신호는 상기 VCO 주파수 및 상기 제어 신호들에 의해 제어된 나눔수의 몫인 레퍼런스 신호 주파수를 가진다.
본 발명의 효과는 본 명세서의 해당되는 부분들에 개별적으로 명시되어 있다.
도 1은 예시의 무선 센서 디바이스를 보여주는 블록도이다.
도 2는 예시의 무선 수신기의 도면이다.
도 3은 예시의 무선 전송기의 도면이다.
도 4는 예시의 로컬 발전기 도면이다.
도 5는 도 4의 로컬 발진기 (400)를 사용하는 예시의 수신기 회로의 일부를 보여주는 도면이다.
도 6은 도 4의 로컬 발진기 (400)를 사용하는 예시의 전송기 회로의 일부를 보여주는 도면이다.
도 7은 로컬 발진기의 다중-스테이지 주파수 분할기의 제1 스테이지 및 존압 제어 발진기 (VCO)의 예시의 회로 구현을 보여주는 도면이다.
도 8은 상기 로컬 발진기의 듀티-사이클 컨버터들 및 도 7에서의 다중-스테이지 주파수 분할기의 제2 스테이지의 예시의 회로 구현을 보여주는 도면이다.
도 9는 도 7 및 도 8에서 보이는 로컬 발전기를 사용하는 예시의 수신기 회로의 일부를 보여주는 도면이다.
도 10은 도 7 및 도 8에서 보이는 국부 발진기를 사용하는 예시의 전송기 회로의 일부를 보여주는 도면이다.
도 11은 듀티-사이클 컨버터의 예시의 회로 구현을 보여주는 도면이다.
도 12는 도 8의 버스 상에서의 예시의 신호들을 보여주는 도면이다.
도 13은 도 8의 듀티-사이클 컨버터들로부터 출력된 예시의 신호들을 보여주는 도면이다.
다음의 설명은 대체적으로 국부 발진기들 (LOs)에 관련된다. 본원에서 설명되는 예시의 로컬 발진기들은, 예를 들면, 무선 센서 디바이스에서, 또는 다른 환경들에서 사용될 수 있다. 몇몇의 경우들에서, 본원에서 설명된 기술들 및 시스템들은 광대역, 다중의 표준 라디오 애플리케이션을 위한 집적 회로 RF 전송기들, 수신기들 및 트랜시버들에서 사용된다.
일부 구현들에서, 로컬 발진기는 전압 제어 발진기 (voltage controlled oscillator (VCO)), 및 VCO 신호에 기반하여 다수의 상이한 주파수 출력들 중 어느 것을 산출하기 위한 가변성인 회로를 포함한다. 예를 들면, 상기 회로는 제어 신호들에 의해 제어되는 정수 (예를 들면, 2, 4, 8, 또는 다른 정수)에 의해 상기 VCO 신호의 주파수를 분할할 수 있는 주파수 분할기 회로를 포함할 수 있다. 일부 경우들에서, 상기 주파수 분할기 회로는 다수의 상이한 주파수들 (예를 들면,
Figure pct00001
등으로, 여기에서
Figure pct00002
는 상기 VCO 신호의 주파수를 나타낸다)에서 레퍼런스 신호들을 제공할 수 있는 단일의 출력 노드를 가진다. 예를 들면, 상기 출력 노드는 상기 주파수 분할기 회로로부터의 레퍼런스 신호에 기반하여 상기 로컬 발진기의 출력을 생성하는 듀티-사이클 컨버터에 통신가능하게 결합될 수 있다. 몇몇의 경우들에, 상기 주파수 분할기 회로는 VCO 주파수 (
Figure pct00003
)에서 상기 VCO 신호를 수신하는 단일의 입력 노드를 가진다. 상기 주파수 분할기는 제어 신호들을 수신하는 스위치들, 그리고 상기 VCO 신호로부터 상기 레퍼런스 신호를 생성하는 회로를 또한 포함할 수 있다. 몇몇의 예들에서, 상기 주파수 분할기 회로에 의해 산출된 레퍼런스 신호의 주파수 (예를 들면,
Figure pct00004
등)는 상기 VCO 주파수 및 상기 제어 신호들에 의해 제어된 나눔수 (divisor)의 몫 (quotient)이다. 몇몇의 예들에서, 상기 주파수 분할기 회로는 일련의 스테이지들에서 상기 VCO 신호의 주파수를 분할하는 다중-스테이지 (multi-stage) 주파수 분할기이다.
몇몇의 구현들에서, 본원에서 설명되는 내용은, 예를 들면, 하드웨어 요구사항들을 줄이고 (예를 들면, 더 적은 믹서들, 더 적은 듀티-사이클 컨버터들을 필요로 한다), 더 넓은 범위의 하드웨어를 허용하며 (예를 들면, 대칭성 NOR 로직 게이트들), 및 다른 것들과 같은 이점들을 제공한다. 예를 들면, 몇몇의 경우들에서, 더 적은 믹서들 및 더 적은 듀티-사이클 컨버터들은 넓은 주파수 범위를 가로지르는 주파수 업-컨버전 (up-conversion) 또는 다운-컨버전을 위해 사용되며, 이는 금속 라우팅을 단순하게 하고, 사용된 트랜지스터들의 개수를 줄어들게 하며, 그리고 회로 면적을 줄일 수 있다.
도 1은 예시의 무선 센서 디바이스 (100)를 보여주는 블록도이다. 도 1에서 보이듯이, 무선 센서 디바이스 (100)는 안테나 시스템 (102), 라디오 주파수 (RF) 프로세서 시스템 (104), 및 파워 서플라이 (103)를 포함한다. 무선 센서 디바이스는 추가의 또는 상이한 특징들이나 컴포넌트들을 포함할 수 있으며, 그리고 그 컴포넌트들은 도시된 것처럼 또는 다른 방식으로 배치될 수 있다.
동작 시에, 상기 무선 센서 디바이스 (100)는 무선 신호들을 탐지하고 분석할 수 있다. 몇몇의 구현들에서, 상기 무선 센서 디바이스 (100)는, 비록 그 무선 센서 디바이스 그 자체가 셀룰러 네트워크의 일부가 아닐 수 있다고 하더라도, (예를 들면, 그 셀룰러 네트워크를 위한) 무선 통신 표준에 따라 교환된 신호들을 탐지할 수 있다. 몇몇의 예들에서, 상기 무선 센서 디바이스 (100)는 광범위한 범위의 주파수들에 걸쳐서 RF 신호들에 대해 "리슨 (listening)" 하거나 "감시 (watching)"하고 그리고 자신이 탐지한 RF 신호들을 프로세싱함으로써 RF 신호들을 모니터한다. 어떤 RF 신호들도 탐지되지 않을 때가 있을 수 있으며, 상기 무선 센서 디바이스 (100)는 RF 신호들이 무선 센서 디바이스 (100)의 로컬 환경에서 탐지되면 (예를 들면, 때때로 또는 계속해서) 그 RF 신호들을 프로세싱할 수 있다.
상기 예시의 안테나 시스템 (102)은, 상기 안테나 시스템 (102)과 상기 RF 프로세서 시스템 (104)이 RF 신호들을 교환하는 것을 허용하는, 예를 들면, 와이어들, 리드들, 접점들 또는 다른 유형의 결합에 의해 상기 RF 프로세서 시스템 (104)과 결합된다. 몇몇의 예들에서, 상기 안테나 시스템 (102)은 무선 센서 디바이스 (100)의 전자기 환경으로부터 RF 신호들을 무선으로 수신하고 그리고 그 RF 신호들을 RF 프로세서 시스템 (104)으로 전달하여 프로세싱 (예를 들면, 디지털화, 분석, 저장, 재전송 등)되도록 한다. 일부 예들에서, 상기 안테나 시스템 (102)은 RF 프로세서 시스템 (104)으로부터 RF 신호들을 수신하여 상기 무선 센서 디바이스 (100)로부터 그 RF 신호들을 무선으로 전송한다.
상기 예시의 RF 프로세서 시스템 (104)은 기저대역 신호를 RF 신호로 업-컨버트하고, RF 신호를 기저대역 신호로 다운-컨버트하고, 또는 둘 모두를 하는 회로를 포함할 수 있다. 그런 회로는 로컬 발진기에 의해 제공된 레퍼런스 신호를 활용하는 믹서들을 포함할 수 있으며, 그 믹서는 전압 제어 발진기 (voltage controlled oscillator (VCO))를 포함할 수 있다. 예를 들면, 몇몇의 구현들에서, 상기 RF 프로세서 시스템 (104)은 도 4에서 보이는 예시의 로컬 발진기 (400), 도 7 및 도 8에서 보이는 예시의 로컬 발진기 또는 다른 유형의 로컬 발진기를 포함한다. 몇몇의 예들에서, 기저대역 신호는 로컬 발진기로부터 RF 레퍼런스 신호를 또한 수신하는 믹서로 입력될 수 있다. 상기 믹서는 상기 기저대역 신호를 RF 신호로 업-컨버트할 수 있다. 몇몇의 예들에서, RF 신호는 로컬 발진기로부터 RF 레퍼런스 신호를 또한 수신하는 믹서로 입력될 수 있다. 상기 믹서는 상기 RF 신호를 기저대역 신호로 다운-컨버트할 수 있다. 업-컨버전 및/또는 다운-컨버전은 제로-중간 주파수 (zero-intermediate frequency (IF)) 구조, 직접 변환 구조, 저 (low)-IF 구조, 또는 유사한 것에 의해 수행될 수 있다.
상기 예시의 RF 프로세서 시스템 (104)은 하나 이상의 칩들, 칩셋들, 또는 RF 신호들을 프로세싱하도록 구성된 다른 유형의 디바이스들을 포함할 수 있다. 예를 들면, 상기 RF 프로세서 시스템 (104)은, 다양한 무선 통신 표준들에 따라 전송된 RF 신호들을 복조하고 디코딩하여 상기 RF 신호들 내 부호화된 데이터를 식별하고 분석하도록 구성된 하나 이상의 프로세서 디바이스들을 포함할 수 있다. 몇몇의 경우들에서, 상기 RF 프로세서 시스템 (104)은 하나 이상의 디지털 신호 프로세서 (DSP), 순방향 오류 정정 (forward error correction (FEC)) 디바이스들, 그리고 아마도 다른 유형의 프로세서 디바이스들을 포함할 수 있다.
몇몇의 구현들에서, 상기 RF 프로세서 시스템 (104)은 하나 이상의 통신 표준들이나 프로토콜들, 예를 들면, GSM (Global System for Mobile) 및 EDGE (Enhanced Data rates for GSM Evolution) 또는 EGPRS와 같은 2G 표준들; CDMA (Code Division Multiple Access), UMTS (Universal Mobile Telecommunications System), 및 TD-SCDMA (Time Division Synchronous Code Division Multiple Access)와 같은 3G 표준들; LTE (Long-Term Evolution) 및 LTE-A (LTE-Advanced)와 같은 4G 표준들; IEEE 802.11, 블루투스, 근거리 통신 (near-field communications (NFC)), 밀리미터 통신들과 같은 WLAN (wireless local area network) 또는 WiFi 표준들; 또는 무선 통신 표준들의 이런 또는 다른 유형의 복합에 따라 포맷된 신호들을 모니터하고 분석하도록 구성된다. 몇몇의 경우들에서, 상기 RF 프로세서 시스템 (104)은 모든 가용 특성들, 동기화 정보, 셀들 및 서비스들 식별자들, RF의 품질 측정치들, 무선 통신 표준들의 물리적 레이어들 및 다른 정보를 추출할 수 있다. 몇몇의 구현들에서, 상기 RF 프로세서 시스템 (104)은 다른 유형의 무선 통신 (예를 들면, 비-표준화된 신호들 및 통신 프로토콜들)을 프로세싱하도록 구성된다.
몇몇의 구현들에서, 상기 RF 프로세서 시스템 (104)은 주파수 도메인, 시간 도메인, 또는 둘 모두에서 다양한 유형의 분석들을 수행할 수 있다. 몇몇의 경우들에서, 상기 RF 프로세서 시스템 (104)은 탐지된 신호들의 대역폭, 전력 스펙트럼 밀도, 또는 다른 주파수 속성들을 판별하도록 구성된다. 몇몇의 경우들에서, 상기 RF 프로세서 시스템 (104)은 시간 도메인에서 무선 신호들로부터, 예를 들면, 그 무선 신호들 내에 포함된 시그날링 정보 (예를 들면, 프리앰블들, 동기화 정보, 채널 상태 인디케이터, WiFi 네트워크의 SSID/MAC 주소)와 같은 콘텐트를 추출하기 위해 복조 및 다른 동작들을 수행하도록 구성된다. 상기 RF 프로세서 시스템 (104) 및 상기 안테나 시스템 (102)은 상기 파워 서플라이 (103)에 의해 제공된 전력에 기반하여 동작할 수 있다. 예를 들면, 상기 파워 서플라이 (103)는 배터리 또는 상기 RF 프로세서 시스템 (104)에게 AC 또는 DC 전압을 제공하는 다른 유형의 컴포넌트를 포함할 수 있다.
몇몇의 경우들에서, 상기 무선 센서 디바이스 (100)는 무선 신호들을 감지하고 무선 스펙트럼 사용을 분석하기 위해 사용될 수 있는 컴팩트한 휴대용 디바이스로 구현된다. 몇몇의 구현들에서, 상기 무선 센서 디바이스 (100)는 저전력 소비를 하면서 동작하도록 설계된다 (예를 들면, 평균적으로 약 0.1 내지 0.2 와트 또는 그 미만). 몇몇의 구현들에서, 상기 무선 센서 디바이스 (100)는 전형적인 개인용 컴퓨터나 랩탑 컴퓨터보다 더 작을 수 있으며 그리고 다양한 환경들에서 동작할 수 있다. 일부 예들에서, 상기 무선 센서 디바이스 (100)는 무선 센서 네트워크에서 또는 어떤 지리적 영역에 걸쳐 무선 스펙트럼 사용을 분석하고 집성하는 다른 유형의 분산 시스템에서 동작할 수 있다. 예를 들면, 몇몇의 구현들에서, 상기 무선 센서 디바이스 (100)는 "Wireless Spectrum Monitoring and Analysis" 제목의 미국 특허 번호 9,143,168에서 설명된 것처럼 사용될 수 있으며, 또는 상기 무선 센서 디바이스 (100)는 다른 유형의 환경에서 사용되거나 다른 방식으로 동작할 수 있다.
도 2는 예시의 무선 수신기 (200)의 도면이다. 상기 수신기 (200)는 제로-IF 구조, 직전 변환 구조, 저-IF 구조, 또는 유사한 것을 구현할 수 있다. 상기 수신기 (200)는 안테나 (201) (예를 들면, 도 1에서의 안테나 시스템 (102)) 및 상기 안테나 (201)에 결합된 RF-스테이지 회로를 포함한다. 일반적으로, 아이템들이 다른 아이템에 결합되어 있다고 설명될 때에, 그것들은 통신가능하게 (communicatively) 결합되거나 (예를 들면, 그들 사이에서의 신호 통신을 위해 직접적으로 또는 간접적으로 연결됨), 작동적으로 (operatively) 결합되거나 (예를 들면, 그것들 중 하나 또는 둘 모두의 동작을 가능하게 하기 위해 직접적으로 또는 간접적으로 연결됨), 또는 다른 방식일 수 있다. 상기 안테나 (201)는 무선 신호 (예를 들면, 전자기 신호)를 수신하고 그리고 그 후에 그 무선 신호를 전자 신호로 변환하도록 구성된다. 상기 전자 신호는 상기 안테나 (201)로부터 상기 RF-스테이지 회로 (202)로 전송된다. 상기 RF-스테이지 회로 (202)는, 예를 들면, 대역통과 필터 회로, 증폭기 회로 (예를 들면, 저잡음 증폭기 (low noise amplifier (LNA)) 등처럼 원치않는 주파수들에서 신호들을 필터링해서 없애고, 전자 신호를 증폭하는 등과 같이 상기 전자 신호 상에서의 행동들을 수행하도록 구성된 회로를 포함할 수 있다. 상기 RF-스테이지 회로 (202)는 RF 신호를 출력하도록 구성된다.
상기 수신기 (200)는 믹서 (mixer) (203) 및 로컬 발진기 (204)를 더 포함한다. 몇몇의 경우들에, 상기 로컬 발진기 (204)는 도 4에서 보이는 예시의 로컬 발진기 (400) 또는 도 7 및 도 8에서 보이는 예시의 로컬 발진기에 따라 구현될 수 있으며, 또는 상기 로컬 발진기 (204)는 다른 방식으로 구현될 수 있다. 상기 로컬 발진기는 상기 믹서 (203)에 결합되어 동상 (in-phase) RF 레퍼런스 신호 및 직각위상 (quadrature) RF 레퍼런스 신호를 제공한다. 상기 RF-스테이지 회로 (202)는 상기 믹서 (203)에 결합되며 그리고 그 믹서 (203)에게 RF 신호를 전송한다. 상기 RF-스테이지 회로 (202)로부터의 RF 신호 출력은 상기 로컬 발진기 (204)로부터의 상기 동상 RF 레퍼런스 신호를 이용하여 믹서 (203)에 의해 동상 (I) 기저대역/저-IF (baseband/low-IF (BB/lIF)) 신호로 다운-컨버트되며, 그리고 또한, 상기 RF-스테이지 회로 (202)로부터의 RF 신호 출력은 상기 로컬 발진기 (204)로부터의 상기 직각위상 RF 레퍼런스 신호를 이용하여 믹서 (203)에 의해 직각위상 (Q) BB/lIF 신호로 다운-컨버트된다.
상기 수신기 (200)는 BB/lIF-스테이지 회로 (205) 및 DSP 디바이스 (207)를 또한 포함한다. 상기 BB/lIF-스테이지 회로 (205)는 상기 믹서 (203)에 결합되며 그리고 그 믹서 (203)로부터 상기 동상 및 직각위상 BB/lIF 신호들을 수신한다. 상기 BB/lIF-스테이지 회로 (205)는, 예를 들면, 필터 회로, 아날로그-디지털 컨버터 (analog-to-digital converter (ADC)) 회로 등과 같이 원치않는 주파수들에서 신호들을 필터링해서 없애고, 아날로그 신호들을 디지털 신호들로 컨버트하는 등과 같이 상기 BB/lIF-스테이지 신호들 상에서의 행동들을 수행하도록 구성된 회로를 포함할 수 있다. 상기 동상 및 직각위상 BB/lIF 신호들은 위에서 설명된 추가의 프로세싱을 위해 DSP 디바이스 (207)로 입력된다.
도 3은 예시의 무선 전송기 (300)의 도면이다. 상기 전송기 (300)는 제로-IF 구조, 직접 변환 구조, 저-IF 구조, 또는 유사한 것을 구현할 수 있다. 상기 전송기 (300)는 동상 (I) BB/lIF 신호 및 직각위상 (Q) BB/lIF 신호를 출력하는 DSP 디바이스 (301)를 포함한다. 상기 전송기 (300)는 상기 DSP 디바이스 (310)에 결합되며 그 DSP 디바이스 (302)로부터 상기 동상 (I) BB/lIF 신호 및 직각위상 (Q) BB/lIF 신호를 수신하는 BB/lIF-스테이지 회로 (302)를 또한 포함한다. 상기 BB/lIF-스테이지 회로 (302)는, 예를 들면, 디지털-아날로그 컨버터 (DAC) 회로, 필터 회로 등처럼 디지털 신호들을 아날로그 신호들로 변환하고, 원치않는 주파수들에서 신호들을 필터링해서 없애는 등과 같이 상기 BB/lIF 신호들 상에서의 행동들을 수행하도록 구성된 회로를 포함할 수 있다. 상기 BB/lIF-스테이지 회로 (302)는는 동상 및 직각위상 BB/lIF 신호들을 출력하도록 구성된다.
상기 전송기 (300)는 믹서 (mixer) (303) 및 로컬 발진기 (304)를 더 포함한다. 몇몇의 경우들에, 상기 로컬 발진기 (304)는 도 4에서 보이는 예시의 로컬 발진기 (400) 또는 도 7 및 도 8에서 보이는 예시의 로컬 발진기에 따라 구현될 수 있으며, 또는 상기 로컬 발진기 (304)는 다른 방식으로 구현될 수 있다. 상기 로컬 발진기는 상기 믹서 (303)에 결합되어 동상 (in-phase) RF 레퍼런스 신호 및 직각위상 (quadrature) RF 레퍼런스 신호를 제공한다. 상기 BB/lIF-스테이지 회로 (302)는 상기 믹서 (303)에 결합되며 그리고 그 믹서 (303)에게 상기 동상 및 직각위상 BB/lIF 신호들을 전송한다. 상기 BB/lIF-스테이지 회로 (302)로부터의 동상 BB/lIF 신호 출력은 상기 로컬 발진기 (304)로부터의 상기 동상 RF 레퍼런스 신호를 이용하여 믹서 (303)에 의해 동상 (I) RF 신호로 업-컨버트되며, 그리고 또한, 상기 BB/lIF-스테이지 회로 (302)로부터의 직각위상 BB/lIF 신호 출력은 상기 로컬 발진기 (304)로부터의 상기 직각위상 RF 레퍼런스 신호를 이용하여 믹서 (303)에 의해 직각위상 (Q) 신호로 업-컨버트된다.
상기 믹서 (303)에 의해 출력된 상기 동상 및 직각위상 RF 신호들은 참조번호 305에서 결합되어, 결합된 RF 신호를 형성하며, 그리고 그 결합된 RF 신호는 상기 전송기 (300)의 RF-스테이지 회로 (306)로 입력된다. 상기 RF-스테이지 회로 (306)는, 예를 들면, 대역통과 필터 회로, 증폭기 회로 (예를 들면, 저잡음 증폭기) 등처럼 원치않는 주파수들에서 신호들을 필터링해서 없애고, 상기 RF 신호를 증폭하는 등과 같이 상기 전자 신호 상에서의 행동들을 수행하도록 구성된 회로를 포함할 수 있다. 상기 RF-스테이지 회로 (306)는 상기 RF 신호를 안테나 (307)로 전송한다. 상기 안테나 (307)는 상기 RF 신호를 수신하고 그리고 그 후에 상기 전자 RF 신호를 무선 신호 (예를 들면, 전자기 신호)로 변환한다. 상기 무선 신호는 상기 안테나 (307)로부터 전송된다.
도 4는 예시의 로컬 발진기 (400)의 도면이다. 몇몇의 경우들에서, 상기 로컬 발진기 (400)는 무선 센서 디바이스 (예를 들면, 도 1에서 보이는 무선 센서 디바이스) 또는 다른 유형의 무선 시스템에서 사용될 수 있다. 예를 들면, 상기 로컬 발진기는 무선 전송기, 무선 수신기 또는 무선 트랜시버에서 사용될 수 있다. 몇몇의 경우들에서, 도 4에서 보이는 상기 예시의 로컬 발진기 (400)는, 예를 들면, 도 2 및 도 3에서 보이는 로컬 발진기들 (204 및 304)를 구현하기 위해 사용될 수 있다.
도 4에서 보이는 상기 예시의 로컬 발진기 (400)는 전압-제어 발진기 (VCO) (401), 제1 스테이지 (410) 및 제2 스테이지 (411)을 구비한 다중-스테이지 주파수 분할기, 그리고 듀티-사이클 컨버터 (409)를 포함한다. 로컬 발진기는 추가의 또는 상이한 특징들을 포함할 수 있으며, 그리고 로컬 발진기의 컴포넌트들은 도시된 방식으로 또는 다른 방식으로 배치될 될 수 있다.
도 4에서 보이는 예시의 로컬 발진기 (400)에서, 상기 다중-스테이지 주파수 분할기는 일련의 신호들을 프로세싱하는 회로의 다수 스테이지들을 포함한다; 회로의 각 스테이지는, 몇몇의 예들에서, 신호의 주파수를 분할하고 그리고 그 주파수-분할된 신호를 다음의 스테이지로 또는 다른 디바이스로 전파할 수 있다. 각 스테이지에서 적용된 주파수 분할은 그 스테이지로 인도된 제어 신호에 의해 규정될 수 있으며, 그리고 몇몇의 예들에서, 하나 이상의 스테이지들은 입력 신호의 주파수를 분할하지 않고 그 신호를 다음의 스테이지로 (또는 다른 디바이스로) 전파한다. 몇몇의 경우들에서, 하나 이상의 스테이지들은 추가의 또는 상이한 유형의 프로세싱을 수행하도록 구성된다.
도 4에서 보이는 예에서, 상기 다중-스테이지 주파수 분할기의 제1 스테이지 (410)는 제1 스위치 (402)를 구비한 제1 신호 경로, 그리고 제1 주파수 분할기 (403) 및 제2 스위치 (404)를 구비한 제2 신호 경로를 포함한다. 상기 제1 스테이지 내 신호 경로들은 별개 주파수들을 가진 신호들을 산출하도록 구성된다. 예를 들면, 상기 제2 신호 경로는 주파수들을 2로 분할하는 제1 주파수 분할기 (403)를 포함하며, 그리고 상기 제1 신호 경로는 주파수 분할기를 가지지 않으며, 그래서 상기 제2 신호 경로가 상기 제1 신호 경로에 의해 산출된 출력 신호의 주파수의 반을 가진 출력 신호를 산출하도록 한다. 상기 다중-스테이지 주파수 분할기의 제2 스테이지 (411)는 제2 주파수 분할기 (405) 및 제3 스위치 (407)를 구비한 제3 신호 경로, 그리고 제3 주파수 분할기 (406) 및 제4 스위치 (408)를 구비한 제4 신호 경로를 포함한다. 상기 제2 스테이지 내 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된다. 예를 들면, 상기 제3 신호 경로는 주파수들을 2로 분할하는 제2 주파수 분할기 (405)를 포함하며, 그리고 상기 제4 신호 경로는 주파수들을 4로 분할하는 제3 주파수 분할기 (406)를 포함하며, 그래서 상기 제4 신호 경로가 상기 제3 신호 경로에 의해 산출된 출력 신호 주파수의 반을 가진 출력 신호를 산출하도록 한다. 다중-스테이지 주파수 분할기의 각 스테이지들은 추가의 또는 상이한 특징들을 포함할 수 있을 것이며, 그리고 도시된 것처럼 또는 다른 방식으로 구성될 수 있을 것이다.
도 4에서 보이는 상기 예에서, 상기 제1 스테이지 (410)는 제1 라디오 주파수를 구비한 제1 레퍼런스 신호를 (VCO (401)로부터) 수신하도록 구성되며, 그리고 상기 제1 스테이지 (410) 내의 스위치들은 제어 신호를 수신하도로 구성된다. 상기 제1 스테이지 (410) 내의 회로는 상기 제1 레퍼런스 신호로부터 제2 레퍼런스 신호를 생성하도록 구성되며, 그래서 상기 제2 레퍼런스 신호가 상기 제1 라디오 주파수 및 제1 나눔수의 몫인 제2 라디오 주파수를 가지도록 한다; 상기 제1 나눔수는 상기 제1 스테이지 (410) 내 스위치들에 의해 수신된 제어 신호들에 의해 제어된다. 유사하게, 상기 제2 스테이지 (411)는 상기 제1 스테이지로부터 상기 제2 레퍼런스 신호를 수신하도록 구성되며, 그리고 상기 제2 스테이지 (411) 내 스위치들은 제어 신호들을 수신하도록 구성된다. 상기 제2 스테이지 (411) 내 회로는 상기 제2 레퍼런스 신호로부터 제3 레퍼런스 신호를 생성하도록 구성되며, 그래서 상기 제3 레퍼런스 신호가 상기 제2 주파수 및 제2 나눔수의 몫인 제3 주파수를 가지도록 한다; 상기 제2 나눔수는 상기 제2 스테이지 (411) 내 스위치들에 의해 수신된 상기 제어 신호들에 의해 제어된다. 제1 나눔수 및 제2 나눔수의 예들은 아래의 표 1에서 보인다.
상기 예시의 VCO (401)는, 예를 들면, 링-유형 발진기, LC 발진기, 또는 다른 유형의 전압 제어 발진기일 수 있다. 상기 제1 스위치 (402), 제2 스위치 (404), 제3 스위치 (407), 및 제4 스위치 (408) 각각은, 예를 들면, 단일 트랜지스터와 같은 스위치 또는 다른 유형의 스위치일 수 있다. 예를 들면, 스위치는 p-타입 또는 n-타입 금속 산화 반도체 (Metal Oxide Semiconductor (MOS) FET), 전송 게이트에서처럼 p-타입 또는 n-타입 FET의 병렬 조합과 같은 p-타입 또는 n-타입 전계 효과 트랜지스터 (Field Effect Transistor (FET))를 사용하여 구현될 수 있다. 상기 제1 주파수 분할기 (403), 제2 주파수 분할기 (405) 및 제3 주파수 분할기 (406)는 입력 신호의 주파수를 숫자, 예를 들면, 정수 또는 분수로 분할하며, 그리고 그 분할된 주파수를 가진 출력 신호를 산출하는 회로로서 구현될 수 있다. 도시된 예에서, 상기 제1 주파수 분할기 (403), 제2 주파수 분할기 (405) 및 제3 주파수 분할기 (406)는 자신들 각자의 입력 신호들의 주파수들을 각각 2, 2, 및 4로 분할한다. 주파수 분할기는 신호의 주파수를 몇몇의 경우들에서 다른 값으로 분할할 수 있다. 상기 듀티-사이클 컨버터 (409)는 입력 신호의 듀티-사이클을 지시된 양만큼 컨버트할 수 있다. 도시된 상기 예에서, 상기 듀티-사이클은 25 퍼센트 듀티-사이클로 컨버트된다.
도 4에서 보이는 예에서, 상기 VCO (401)의 출력 노드는 상기 제1 스테이지 (410)의 입력 노드에 (예를 들면, 상기 제1 스위치 (402) 및 상기 제1 주파수 분할기 (403) 각자의 입력 노드들에) 결합된다. 상기 제1 주파수 분할기 (403)의 출력 노드는 상기 제2 스위치 (404)의 입력 노드에 결합된다. 상기 제1 스위치 (402)는 상기 제1 스위치 (402)를 선택적으로 개방하거나 폐쇄하기 위해 제1 제어 신호 EN_DIV에 의해 제어되며, 그리고 상기 제2 스위치 (404)는 상기 제2 스위치 (404)를 선택적으로 개방하거나 폐쇄하기 위해 상보적 (complementary) 제1 제어 신호
Figure pct00005
에 의해 제어된다. 따라서, 이 예에서, 상기 제1 스위치 (402) 및 제2 스위치 (404)는 한 스위치가 폐쇄될 때에 다른 스위치는 개방되도록 설정된다 (예를 들면, 제2 스위치 (404)가 폐쇄될 때에 상기 제1 스위치 (402)는 개방되며, 그리고 제1 스위치 (402)가 폐쇄될 때에 상기 제2 스위치 (404)는 개방된다). 상기 제1 스위치 (402) 및 제2 스위치 (404)의 출력 노드들은 함께 결합되어, 상기 제1 스테이지 (410)의 출력 노드를 형성한다.
도 4에서 보이듯이, 상기 제1 스테이지 (410)의 출력 노드는 상기 제2 스테이지 (411)의 입력 노드에 (예를 들면, 상기 제2 주파수 분할기 (405) 및 상기 제3 주파수 분할기 (406)의 입력 노드들에) 결합된다. 상기 제2 주파수 분할기 (405)의 출력 노드는 상기 제3 스위치 (407)의 입력 노드에 결합되며, 그리고 상기 제3 자푸수 분할기 (406)의 출력 노드는 상기 제4 스위치 (408)의 입력 노드에 결합된다. 상기 제3 스위치 (407) 및 상기 제4 스위치 (408)의 출력 노드들은 함께 결합되어 상기 제2 스테이지 (411)의 출력 노드를 형성한다. 상기 제2 스테이지 (411)의 출력 노드는 상기 듀티-사이클 컨버터 (409)의 입력 노드에 결합된다.
도 4에서 보이는 예에서, 상기 제3 스위치 (407)는 제2 제어 신호 EN_DIV2에 의해 제어되어 그 제3 스위치 (407)를 선택적으로 개방하거나 폐쇄하며, 그리고 상기 제4 스위치 (408)는 제3 제어 신호 EN_DIV4에 의해 제어되어 그 제4 스위치 (408)를 선택적으로 개방하거나 폐쇄한다. 몇몇의 예들에서, 상기 제3 제어 신호 EN_DIV4는 상기 제2 제어 신호 EN_DIV2에 상보적이다. 따라서, 상기 제3 스위치 (407) 및 제4 스위치 (408)는 한 스위치가 폐쇄될 때에 다른 스위치는 개방되도록 설정된다 (예를 들면, 제4 스위치 (408)가 폐쇄될 때에 상기 제3 스위치 (407)는 개방되며, 그리고 제3 스위치 (407)가 폐쇄될 때에 상기 제4 스위치 (408)는 개방된다). 몇몇의 예들에서, 상기 제3 스위치 (407) 및 상기 제4 스위치 (408)는 독립적으로 동작하도록 설정되며, 그래서 어느 하나의 스위치는 다른 스위치의 상태에 독립적으로 개방되거나 폐쇄될 수 있다.
몇몇의 동작 모습들에서, 상기 VCO (401)는 원래의 주파수를 가진 원래의 레퍼런스 신호를 생성한다. 상기 VCO (401)는 그 원래의 레퍼런스 신호를 상기 제1 스테이지 (410)의 입력 노드로 (예를 들면, 상기 제1 스위치 (402) 및 상기 제1 주파수 분할기 (403)의 입력 노드들로) 출력한다. 상기 제1 주파수 분할기 (403)는 원래의 레퍼런스 신호의 원래 주파수를 그 후에 분할하며 그리고 상기 제2 스위치 (404)의 입력 노드에게 상기 원래의 주파수가 어떤 숫자로 나누어진 (도시된 예에서 2로 나누어진) 제1-스테이지-분할-주파수를 가진 제1-스테이지-분할 레퍼런스 신호를 출력한다. 도시된 예에서, 상기 제1 신호 EN_DIV 및 상기 상보적 제1 제어 신호
Figure pct00006
는 상기 제1 스위치 (402) 또는 상기 제2 스위치 (404) 중 어느 하나를 선택적으로 폐쇄하며, 그 때에 다른 스위치는 개방한다. 상기 제2 스위치 (402)가 폐쇄되고 그리고 상기 제2 스위치 (404)가 개방될 때에, 원래의 주파수를 가진 상기 원래의 레퍼런스 신호는, 상기 제2 스테이지로 (예를 들면, 상기 제2 주파수 분할기 (405) 및 상기 제3 주파수 분할기 (406)으로) 입력되는 상기 제1 스테이지 출력 신호로서 상기 제1 스테이지 (410)로부터 출력된다. 그런 예에서, 상기 제1 스테이지 (410)로부터 출력되는 상기 제1 스테이지 출력 신호는 상기 원래 주파수를 가진다. 상기 제2 스위치 (404)는 폐쇄되며 그리고 상기 제1 스위치 (402)는 개방될 때에, 상기 제1-스테이지-분할 주파수 (이 예에서, 원래의 주파수를 2로 나눈 것임)를 가진 상기 제1-스테이지-분할 신호는, 상기 제2 스테이지 (411)로 (예를 들면, 상기 제2 주파수 분할기 (405) 및 상기 제3 주파수 분할기 (406)로) 입력되는 상기 제1 스테이지 출력 신호로서 상기 제1 스테이지 (410)로부터 출력된다
상기 제2 스테이지 (411)의 상기 입력 노드로부터, 상기 제2 주파수 분할기 (405)는 그 후에 상기 제1 스테이지 출력 신호의 주파수 (예를 들면, 상기 원래의 레퍼런스 신호의 원래 주파수 또는 상기 제1-스테이지-분할 신호의 제1-스테이지-분할 주파수)를 분할하고 그리고 상기 제1 스테이지 출력 신호의 주파수를 어떤 숫자로 나눈 (이 예에서 보이는 것처럼 2로 나눈) 제1의 제2-스테이지-분할 주파수를 가진 제1의 제2-스테이지-분할 레퍼런스 신호를 상기 제3 스위치 (407)의 입력 노드로 출력한다. 또한, 상기 제2 스테이지 (411)의 상기 입력 노드로부터, 상기 제3 주파수 분할기 (406)는 그 후에 상기 제1 스테이지 출력 신호의 주파수 (예를 들면, 상기 원래의 레퍼런스 신호의 원래 주파수 또는 상기 제1-스테이지-분할 신호의 제1-스테이지-분할 주파수)를 분할하고 그리고 상기 제2 주파수 분할기 (405)에 의해 적용된 나눔수와는 상이한 숫자로 나누어진 상기 제1 스테이지 출력 신호의 주파수인 제2-스테이지-분할 주파수를 가진 제2의 제2-스테이지-분할 레퍼런스 신호를 상기 제4 스위치 (408)의 입력 노드로 출력한다. 상기 제2 제어 신호 EN_DIV2 및 상기 제3 제어 신호 EN_DIV4는 상기 제3 스위치 (407) 또는 상기 제4 스위치 (408) 중 어느 하나를 선택적으로 폐쇄할 것이며, 그때에 다른 스위치는 개방한다. 상기 제3 스위치 (407)가 폐쇄되고 그리고 상기 제4 스위치 (408)가 개방될 때에, 상기 제1의 제2-스테이지-분할 주파수를 가진 상기 제1의 제2 스테이지-분할 신호는 상기 듀티-사이클 컨버터 (409)로 입력되는 상기 제2 스테이지 출력 신호로서 상기 제2 스테이지 (411)로부터 출력된다. 상기 제4 스위치 (408)는 폐쇄되며 그리고 상기 제3 스위치 (407)는 개방될 때에, 상기 제2의 제2-스테이지-분할 주파수를 가지는 상기 상기 제2의 제2-스테이지-분할 신호는 상기 듀티-사이클 컨버터 (409)로 입력되는 제2 스테이지 출력 신호로서 상기 제2 스테이지 (411)로부터 출력된다.
아래에서 표 1은 상기 제2 스테이지 (411)에 의해 산출되며 상기 주어진 상태들 하에서 상기 듀티-사이클 컨버트 (409)에서 수신된 상기 제2 스테이지 출력 신호의 주파수 ff 를 보여준다. 상기 VCO (401)에 의해 산출되며 상기 제1 스테이지 (410)로 입력되는 상기 원래의 레퍼런스 신호는 원래의 주파수 fo 을 가진다. 상기 제1 주파수 분할기 (403)는 입력 신호의 주파수를 제1 나눔수 D1 (예를 들면, 도시된 것처럼 2)으로 나누며; 상기 제2 주파수 분할기 (405)는 입력 신호의 주파수를 제2 나눔수 D2 (예를 들면, 도시된 것처럼 2)로 나누며; 그리고 상기 제3 주파수 분할기 (406)는 입력 신호의 주파수를 제3 나눔수 D3 (예를 들면, 도시된 것처럼 4)로 나눈다.
제1 스위치 402 제2 스위치 404 제3 스위치 407 제4 스위치 408 주파수 ff

폐쇄
개방
폐쇄
개방
Figure pct00007

폐쇄
개방
개방
폐쇄
Figure pct00008

개방
폐쇄
폐쇄
개방
Figure pct00009

개방
폐쇄
개방
폐쇄
Figure pct00010
도 4에서 보이는 예에서, 상기 듀티-사이클 컨버터 (409)는 상기 제2 스테이지 출력 신호 (예를 들면, 상기 제1의 제2-스테이지-분할 신호 또는 상기 제2의 제2-스테이지-분할 신호)의 듀티-사이클을 컨버트하여, 듀티-사이클을 가지며 그리고 상기 제2 스테이지 출력 신호의 주파수를 가지는 대응 로컬 발진기 레퍼런스 신호를 산출한다. 상기 로컬 발진기 레퍼런스 신호는 믹서로 출력된다.
도 5는 도 4의 로컬 발진기 (400)를 사용할 수 있는 예시의 수신기 회로의 일부를 보여주는 도면이다. 도 5에서 보이는 예시의 수신기 회로는 믹서 (500)를 포함한다. 그 믹서 (500)는 RF 신호를, 동상 (in-phase (I)) 신호 및 직각위상 (quadrature (Q))) 신호를 가진 IF 신호와 같은 IF 신호 (예를 들면, 저 (low) IF 신호)로 다운-컨버트하는 회로를 포함할 수 있다. 상기 듀티-사이클 컨버터 (409)의 출력 노드는 믹서 (500)의 입력에 결합된다. 상기 믹서 (500)는 RF 입력 노드 RF, IF 동상 출력 노드 IF_I, 그리고 IF 직교위상 출력 노드 IF_Q를 가진다. 동작의 몇몇의 모습들에서, 상기 로컬 발진기 레퍼런스 신호는 상기 듀티-사이클 컨버터 (409)로부터 출력되며 그리고 믹서 (500)로 입력된다. 상기 믹서 (500)는 RF 입력 노드 RF 상으로 (예를 들면, RF-스테이지 회로를 통해 안테나로부터) RF 신호를 수신한다. 상기 믹서 (500)는 상기 RF 신호를, (예를 들면, BB/lIF-스테이지 회로로) 상기 IF 동상 출력 노드 IF_I 및 상기 IF 직각위상 출력 노드 IF_Q 상으로 각각 출력되는 IF 동상 신호 및 RF 직각위상 신호로 다운-컨버트하기 위해 상기 로컬 발진기 레퍼런스 신호를 그 후에 사용한다. 몇몇의 예들에서, 기저대역 (baseband (BB)) 신호는 위에서 설명된 IF신호와 유사한 방식으로 프로세싱될 수 있다.
도 6은 도 4의 로컬 발진기 (400)를 사용할 수 있는 예시의 전송기 회로의 일부를 보여주는 도면이다. 도 6에 보이는 예시의 전송기 회로는 믹서 (600)를 포함한다. 상기 믹서 (600)는 IF 신호를 RF 신호로 업-컨버트하는 회로를 포함할 수 있다. 상기 듀티-사이클 컨버터 (409)의 출력 노드 (도 4 참조)는 믹서 (600)의 입력에 결합된다. 상기 믹서 (600)는 IF 입력 노드 IF 및 RF 출력 노드 RF를 가진다. 동작의 몇몇 모습들에서, 상기 로컬 발진기 레퍼런스 신호는 상기 듀티-사이클 컨버터 (409)로부터 출력되며 그리고 믹서 (600)로 입력된다. 상기 믹서 (600)는 IF 입력 노드 IF 상으로 (예를 들면, BB/lIF-스테이지 회로부터) IF 신호를 수신한다. 상기 믹서 (600)는 상기 IF 신호를, (예를 들면, RF-스테이지 회로를 통해 안테나로) 상기 RF 출력 노드 RF 상으로 각각 출력되는 RF 신호로 업-컨버트하기 위해 상기 로컬 발진기 레퍼런스 신호를 그 후에 사용한다. 몇몇의 예들에서, 기저대역 (baseband (BB)) 신호는 위에서 설명된 IF신호와 유사한 방식으로 프로세싱될 수 있다.
도 7 및 도 8은 다른 예시의 로컬 발진기의 모습들을 보여준다. 몇몇의 경우들에서, 도 7 및 도 8에서 보이는 로컬 발진기는 무선 센서 디바이스 (예를 들면, 도 1에서 보이는 무선 센서 디바이스 (100) 또는 다른 유형의 무선 시스템에서 사용될 수 있다. 예를 들면, 상기 로컬 발진기는 무선 전송기, 무선 수신기 또는 무선 트랜시버에서 사용될 수 있다. 몇몇의 경우들에서, 도 7 및 도 8에서 보이는 예시의 로컬 발진기는, 예를 들면, 도 2 및 도 3에서 보이는 로컬 발진기들 (204 및 304)를 구현하기 위해 사용될 수 있다. 몇몇의 모습들에서, 도 7 및 도 8에서 보이는 로컬 발진기는 도 4에서 보이는 로컬 발진기 (400)의 예시의 구현으로 간주될 수 있다. 로컬 발진기는 추가의 또는 상이한 특징들을 포함할 수 있을 것이며, 길고 로컬 발진기의 컴포넌트들은 도 7 및 도 8에서 보이는 방식으로 또는 다른 방식으로 배치될 수 있다.
도 7 및 도 8에서 보이는 예시의 로컬 발진기는 다중-스테이지 주파수 분할기를 포함하며, 이는 일련의 신호들을 프로세싱하는 회로의 다중 스테이지들을 포함한다. 특히, 제1 스테이지 (707)는 도 7에서 보이며 그리고 제2 스테이지 (850)는 도 8에서 보인다. 추가의 또는 상이한 스테이지들이 사용될 수 있다. 다중-스테이지 주파수 분할기의 각 스테이지는, 몇몇의 예들에서, 신호의 주파수를 분할하고 그리고 그 주파수-분할된 신호를 후속의 스테이지 또는 다른 디바이스로 전파할 수 있다. 각 스테이지에 적용된 주파 분할은 그 스테이지로 인도된 제어 신호에 의해 규정될 수 있으며, 그리고 몇몇의 경우들에서, 하나 이상의 스테이지들은 입력 신호의 주파수를 분할하지 않으면서 그 신호를 후속의 스테이지나 다른 디바이스로 전파한다. 다중-스테이지 주파수 분할기는 도 7 및 도 8에서 보이는 것처럼 또는 다른 방식으로 설정될 수 있을 것이다.
도 7 및 도 8에서 보이는 예에서, 상기 다중-스테이지 주파수 분할기의 제1 스테이지 (707)는 제1 스위치 (702) 및 제2 스위치 (704)를 가진 제1 신호 경로, 그리고 제1 주파수 분할기 (703) 및 제3 스위치 (705)와 제4 스위치 (706)를 가진 제2 신호 경로를 포함한다. 상기 다중-스테이지 주파수 분할기의 제2 스테이지 (850)는 제2 주파수 분할기 (816) 및 다수의 스위치들 (808, 810, 826, 827, 828, 829)을 가진 제3 신호 경로, 그리고 제3 주파수 분할기 (817) 및 다수의 스위치들 (809, 811, 830, 831, 832, 833)을 가진 제4 신호 경로를 포함한다. 상기 다중-스테이지 주파수 분할기의 각 스테이지들은 추가의 또는 상이한 특징들을 포함할 수 있을 것이며, 그리고 보이는 것처럼 또는 다른 방식으로 구성될 수 있을 것이다.
도 7 및 도 8에서 보이는 예에서, 상기 제1 스테이지 (707)는 제1 라디오 주파수를 가진 차동 제1 레퍼런스 신호를 (상기 VCO (710)로부터) 수신하도록 구성되며, 그리고 상기 제1 스테이지 (707) 내 스위치들은 제어 신호들을 수신하도록 구성된다. 상기 제1 스테이지 (707) 내 회로는 상기 차동 제1 레퍼런스 신호로부터 차동 제2 레퍼런스 신호를 생성하도록 구성되며, 그래서 상기 차동 제2 레퍼런스 신호가 상기 제1 라디오 주파수 및 제1 나눔수의 몫인 제2 라디오 주파수를 가지도록 한다; 상기 제1 나눔수는 상기 제1 스테이지 (707) 내 상기 스위치들에 의해 수신된 제어 신호들에 의해 제어된다. 유사하게, 상기 제2 스테이지 (850)는 상기 제1 스테이지 (707)로부터 상기 차동 제2 레퍼런스 신호를 수신하도록 구성되며, 그리고 상기 제2 스테이지 (850) 내 스위치들은 제어 신호들을 수신하도록 구성된다. 상기 제2 스테이지 (850) 내 회로는 상기 차동 제2 레퍼런스 신호로부터 차동 제3 레퍼런스 신호를 생성하도록 구성되며, 그래서 상기 차동 제3 레퍼런스 신호가 상기 제2 주파수 및 제 나눔수의 몫인 제3 라디오 주파수를 가지도록 한다; 상기 제2 나눔수는 상기 제2 스테이지 (850) 내 스위치들에 의해 수신된 제어 신호들에 의해 제어된다.
도 7은 전압 제어 발진기 (voltage controlled oscillator (VCO)) (701) 및 로컬 발진기의 다중-스테이지 주파수 분할기의 예시의 회로 구현을 보여주는 도면이다. 도 7에서 보이는 예시의 회로 (700)는 차동 신호들 그리고 차동 신호들을 전송하기 위한 적절한 접속들을 활용한다. 상기 차동 신호는 서로에게 180°역상인, 또는 서로에게 상보적인 두 신호들을 포함한다. 여기에서, 차동 신호의 (0°의 위상 시프트를 가지는) 양의 신호 성분 (그리고 그 양의 신호가 실려 운반되는 노드들)은 "P"로 표시되며, 그리고 차동 신호의 (180°의 위상 시프트를 가지는) 음의 신호 성분 (그리고 그 음의 신호가 실려서 운반되는 노드들)은 "N"으로 표시된다.
상기 예시의 VCO (701)는 제1 출력 노드 OR_P 및 제2 출력 노드 OR_N을 가진다. 상기 VCO (701)의 제1 출력 노드 OR_P는 상기 제1 스테이지 (707)의 제1 입력 노드에 (예를 들면, 제1 스위치 (702) 및 상기 제1 주파수 분할기 (703)의 각자의 입력 노드들에) 결합된다. 상기 VCO (701)의 제2 출력 노드 OR_N은 상기 제1 스테이지 (707)의 제2 입력 노드에 (예를 들면, 제2 스위치 (704) 및 상기 제1 주파수 분할기 (703)의 각자의 입력 노드들에) 결합된다. 상기 제1 주파수 분할기 (703)의 제1 출력 노드는 상기 제3 스위치 (705)의 입력 노드에 결합된다. 상기 제1 주파수 분할기 (703)의 제2 출력 노드는 상기 제4 스위치 (706)의 입력 노드에 결합된다. 상기 제1 스위치 (702) 및 상기 제3 스위치 (703)의 출력 노드들은 함께 결합되어 상기 제1 스테이지 (707)의 제1 출력 노드 S1_P를 형성한다. 상기 제2 스위치 (704) 및 상기 제4 스위치 (706)의 출력 노드들은 함께 결합되어 상기 제1 스테이지 (707)의 제2 출력 노드 S1_N을 형성한다. 상기 제1 스위치 (702) 및 상기 제2 스위치는 제1 제어 신호 EN_DIV에 의해 제어되어 상기 제1 스위치 (702) 및 상기 제2 스위치 (704)를 선택적으로 개방하고 폐쇄한다; 상기 제3 스위치 (705) 및 상기 제4 스위치 (706)는 상보적인 제1 제어 신호
Figure pct00011
에 의해 제어되어 상기 제3 스위치 (705) 및 상기 제4 스위치 (706)를 선택적으로 개방하고 폐쇄한다. 따라서, 상기 제3 스위치 (705) 및 상기 제4 스위치 (706)가 폐쇄될 때에, 상기 제1 스위치 (702) 및 상기 제2 스위치 (704)는 개방되며, 그리고 그 반대도 마찬가지이다.
도 8은 도 7에서의 다중-스테이지 주파수 분할기의 제2 스테이지 (850) 및 로컬 발진기의 듀티-사이클 컨버터들 (838, 839, 840, 및 841)의 예시의 회로 구현을 보여주는 도면이다. 상기 예시의 회로 (800)는 차동 신호들을 활용하며, 그래서 차동 신호들을 전송하기 위한 적절한 접속들을 활용한다.
도 8에서 보이듯이, (도 7에서 보이는) 제1 스테이지 (707)의 제1 출력 노드 S1_P는 상기 제2 스테이지 (850)의 제1 입력 노드 (801)에 결합되며, 그리고 (도 7에서 보이는) 상기 제1 스테이지 (707)의 제2 출력 노드 S1_N은 상기 제2 스테이지 (850)의 제2 입력 노드 (802)에 결합된다. 상기 제2 스테이지 (850)의 상기 제1 입력 노드 (801)는 제1 스위치 (808)의 입력 노드 (804) 및 제2 스위치 (809)의 입력 노드 (805)에 결합된다. 상기 제2 스테이지 (850)의 상기 제2 입력 노드 (802)는 제3 스위치 (810)의 입력 노드 (806) 및 제4 스위치 (811)의 입력 노드 (807)에 결합된다. 상기 제1 스위치 (808)의 출력 노드는 제2 주파수 분할기 (816)의 제1 입력 노드 (812)에 결합되며, 그리고 상기 제3 스위치 (810)의 출력 노드는 제2 주파수 분할기 (816)의 제2 입력 노드 (814)에 결합된다. 상기 제2 스위치 (809)의 출력 노드는 제3 주파수 분할기 (817)의 제1 입력 노드 (813)에 결합되며, 그리고 상기 제4 스위치 (811)의 출력 노드는 상기 제3 주파수 분할기 (817)의 제2 입력 노드 (815)에 결합된다.
도 8에서 보이듯이, 상기 제2 주파수 분할기 (816) 및 상기 제3 주파수 분할기 (817) 각각은 네 개의 출력 노드들을 포함한다. 그 네 개의 출력 노드들은 "0°"로 표시된 동상 신호를 가지는 동상 출력 노드 그리고 "90°", "180°" 및 "270°"로 표시된, 상기 동상 출력 노드로부터 각자의 위상 차이를 가진 세 개의 출력 노드들을 포함한다. (예를 들면, 동상 신호를 출력하는) 상기 제2 주파수 분할기 (816)의 제1 출력 노드 (818)는 제5 스위치 (826)의 입력 노드에 결합된다. (예를 들면, 상기 동상 신호와 180°역상인 신호를 출력하는) 상기 제2 주파수 분할기 (816)의 제2 출력 노드 (819)는 제6 스위치 (827)의 입력 노드에 결합된다. (예를 들면, 상기 동상 신호와 90°위상 차이인 신호를 출력하는) 상기 제2 주파수 분할기 (816)의 제3 출력 노드 (820)는 제7 스위치 (828)의 입력 노드에 결합된다. (예를 들면, 상기 동상 신호와 270°위상 차이인 신호를 출력하는) 상기 제2 주파수 분할기 (816)의 제4 출력 노드 (821)는 제8 스위치 (829)의 입력 노드에 결합된다.
도 8에서 보이듯이, (예를 들면, 동상 신호를 출력하는) 상기 제2 주파수 분할기 (817)의 제1 출력 노드 (825)는 제9 스위치 (833)의 입력 노드에 결합된다. (예를 들면, 상기 동상 신호와 180°역상인 신호를 출력하는) 상기 제3 주파수 분할기 (817)의 제2 출력 노드 (824)는 제10 스위치 (832)의 입력 노드에 결합된다. (예를 들면, 상기 동상 신호와 90°위상 차이인 신호를 출력하는) 상기 제3 주파수 분할기 (817)의 제3 출력 노드 (823)는 제11 스위치 (831)의 입력 노드에 결합된다. (예를 들면, 상기 동상 신호와 270°위상 차이인 신호를 출력하는) 상기 제3 주파수 분할기 (817)의 제4 출력 노드 (822)는 제12 스위치 (830)의 입력 노드에 결합된다.
도 8에서 보이듯이, 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 제8 스위치 (829), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)의 출력 노드들은 버스의 제1 버스 라인 (834), 제2 버스 라인 (835), 제3 버스 라인 (836), 또는 제4 버스 라인 (837) 중 각자의 버스 라인에 결합된다. 상기 제5 스위치 (826) 및 상기 제9 스위치 (833)의 출력 노드들은 (예를 들면, 동상 신호를 운반하는) 상기 제1 버스 라인 (834)에 결합된다. 상기 제6 스위치 (827) 및 상기 제10 스위치 (832)의 출력 노드들은 (예를 들면, 상기 동상 신호와 180°역상인 신호를 운반하는) 상기 제3 버스 라인 (836)에 결합된다. 상기 제7 스위치 (828) 및 상기 제11 스위치 (831)의 출력 노드들은 (예를 들면, 상기 동상 신호와 90°위상 차이인 신호를 운반하는) 상기 제2 버스 라인 (835)에 결합된다. 상기 제8 스위치 (829) 및 상기 제12 스위치 (830)의 출력 노드들은 (예를 들면, 상기 동상 신호와 270°위상 차이인 신호를 운반하는) 상기 제4 버스 라인 (837)에 결합된다.
도 8에서 보이는 예에서, 상기 제2 스위치 (809), 제4 스위치 (811), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)는 제2 제어 신호 EN_DIV2에 의해 제어되어 상기 제2 스위치 (809), 제4 스위치 (811), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)를 선택적으로 개방하고 폐쇄한다. 상기 제1 스위치 (808), 제3 스위치 (810), 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 및 제8 스위치 (829)는 제3 제어 신호 EN_DIV4에 의해 제어되어 상기 제1 스위치 (808), 제3 스위치 (810), 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 및 제8 스위치 (829)를 선택적으로 개방하고 폐쇄한다. 상기 제3 제어 신호 EN_DIV4는 상기 제2 제어 신호 EN_DIV2에 상보적일 수 있으며, 따라서, 상기 제1 스위치 (808), 제3 스위치 (810), 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 및 제8 스위치 (829)가 폐쇄될 때에 상기 제2 스위치 (809), 제4 스위치 (811), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)는 개방될 수 있을 것이며, 그 반대도 마찬가지이다. 몇몇의 예들에서, 상기 제1 스위치 (808), 제2 스위치 (809), 제3 스위치 (810), 제4 스위치 (811), 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 제8 스위치 (829), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)는 동시에 개방될 수 있을 것이다.
도 8에서 보이듯이, 듀티-사이클 컨버터들이 상기 버스에 결합된다. 제1 듀티-사이클 컨버터 (838), 제2 듀티-사이클 컨버터 (839), 제3 듀티-사이클 컨버터 (840), 및 제4 듀티-사이클 컨버터 (841) 각각은 제1 인버터 INV1 및 제2 인버터 INV2를 포함한다. 상기 제1 듀티-사이클 컨버터 (838)의 제1 입력 노드 (예를 들면, 상기 제1 인버터 INV1의 입력 노드)는 상기 제1 버스 라인 (834)에 결합되며, 그리고 상기 제1 듀티-사이클 컨버터 (838)의 제2 입력 노드 (예를 들면, 상기 제2 인버터 INV2의 입력 노드)는 상기 제2 버스 라인 (835)에 결합된다. 상기 제1 듀티-사이클 컨버터 (838)의 상기 제1 인버터 INV1 및 상기 제2 인버터 INV2는 함께 결합되어, 상기 제1 듀티-사이클 컨버터 (838)의 양의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QP) (842)를 형성한다. 상기 제2 듀티-사이클 컨버터 (839)의 제1 입력 노드 (예를 들면, 상기 제1 인버터 INV1의 입력 노드)는 상기 제3 버스 라인 (836)에 결합되며, 그리고 상기 제2 듀티-사이클 컨버터 (839)의 제2 입력 노드 (예를 들면, 상기 제2 인버터 INV2의 입력 노드)는 상기 제4 버스 라인 (837)에 결합된다. 상기 제2 듀티-사이클 컨버터 (839)의 상기 제1 인버터 INV1 및 상기 제2 인버터 INV2는 함께 결합되어, 상기 제2 듀티-사이클 컨버터 (839)의 음의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QN) (843)를 형성한다. 상기 제3 듀티-사이클 컨버터 (840)의 제1 입력 노드 (예를 들면, 상기 제1 인버터 INV1의 입력 노드)는 상기 제2 버스 라인 (835)에 결합되며, 그리고 상기 제3 듀티-사이클 컨버터 (840)의 제2 입력 노드 (예를 들면, 상기 제2 인버터 INV2의 입력 노드)는 상기 제3 버스 라인 (836)에 결합된다. 상기 제3 듀티-사이클 컨버터 (840)의 상기 제1 인버터 INV1 및 상기 제2 인버터 INV2는 함께 결합되어, 상기 제3 듀티-사이클 컨버터 (840)의 음의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IN) (844)를 형성한다. 상기 제4 듀티-사이클 컨버터 (841)의 제1 입력 노드 (예를 들면, 상기 제1 인버터 INV1의 입력 노드)는 상기 제1 버스 라인 (834)에 결합되며, 그리고 상기 제4 듀티-사이클 컨버터 (841)의 제2 입력 노드 (예를 들면, 상기 제2 인버터 INV2의 입력 노드)는 상기 제4 버스 라인 (837)에 결합된다. 상기 제4 듀티-사이클 컨버터 (841)의 상기 제1 인버터 INV1 및 상기 제2 인버터 INV2는 함께 결합되어, 상기 제4 듀티-사이클 컨버터 (841)의 양의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IP) (845)를 형성한다.
상기 예시의 VCO (701)은, 예를 들면, 링-유형 발진기, LC 발진기, 또는 다른 유형의 전압 제어 발진기일 수 있다. 도 7 및 도 8의 스위치들 (702, 704, 705, 706, 808, 809, 810, 811, 826, 827, 828, 829, 830, 831, 832 및 833) 각각은, 예를 들면, 단일의 트랜지스터와 같은 스위치 또는 다른 유형의 스위치일 수 있다. 상기 제1 주파수 분할기 (703), 상기 제2 주파수 분할기 (816), 및 상기 제3 주파수 분할기 (817) 각각은 입력 신호의 주파수를 어떤 숫자, 예를 들면, 정수 또는 분수로 분할하며, 그리고 그 분할된 주파수를 가지는 출력 신호를 산출하는 회로로서 구현될 수 있다. 보이는 상기 예에서, 상기 제1 주파수 분할기 (703), 상기 제2 주파수 분할기 (816), 및 상기 제3 주파수 분할기 (817)는 자신들 각자의 입력 신호들의 주파수들을 2, 4, 및 2로 각각 분할한다. 주파수 분할기는 몇몇의 경우들에서는 다른 값으로 신호의 주파수를 분할할 수 있을 것이다. 상기 예시의 듀티-사이클 컨버터들 (838, 839, 840, 841) 각각은 입력 신호의 듀티-사이클을 지시된 양만큼 컨버트할 수 있다. 보이는 상기 예에서, 상기 듀티-사이클은 25 퍼센트 듀티-사이클로 컨버트된다.
도 7 및 도 8에서 보이는 예시의 회로들에서, 예시의 회로들 (700 및 800)에서의 다양한 라인들은 매칭되며 낮은 저항들 및 커패시턴스들을 가질 수 있다. 낮은 저항 및 커패시턴스는 더 낮은 RC 시상수 (time constant)들로 이끌 수 있다. 매칭된 라인들은 대칭적일 수 있으며, 동일한 길이를 가질 수 있으며, 동일한 금속 레이어들을 가질 수 있으며, 그리고 유사한 환경들 (예를 들면, 주변 환경들, 금속, p+ 확산, n+ 확산, 폴리-실리콘 필 (fill)들, 및 기생 커패시턴스들)을 유지할 수 있을 것이다. 예로서, 다음의 라인들이 매칭될 수 있다: 상기 제1 스테이지 (702)의 출력 노드들 S1_P 및 S1_N 그리고 상기 제1 내지 제4 스위치들 (808, 809, 810, 811)의 입력 노드들 (804, 805, 806, 807) 사이의 라인들; 스위치들 (809, 810)의 출력 노드들 그리고 상기 제3 주파수 분할기 (817) 및 상기 제2 주파수 분할기 (816)의 입력 노드들 (813, 814) 사이의 라인들; 스위치들 (808, 809)의 출력 노드들 그리고 상기 제2 주파수 분할기 (816) 및 상기 제3 주파수 분할기 (817)의 입력 노드들 (812, 813) 사이의 라인들; 스위치들 (810, 811)의 출력 노드들 그리고 상기 제2 주파수 분할기 (816) 및 상기 제3 주파수 분할기 (817)의 입력 노드들 (814, 815) 사이의 라인들; 상기 제2 주파수 분할기 (816)의 출력 노드들 (818, 819, 820, 821) 그리고 상기 스위치들 (826, 827, 828, 829)의 입력 노드들 사이의 라인들; 상기 제3 주파수 분할기 (817)의 출력 노드들 (822, 823, 824, 825) 그리고 상기 스위치들 (830, 831, 832, 833)의 입력 노드들 사이의 라인들; 그리고 상기 버스 라인들 (834, 835, 836, 837). 몇몇의 경우들에서, 버스 라인들 (834, 835, 836, 837)의 배치는 각 버스 라인 상에서 각 신호가 바라보는 기생 커패시턴스의 양이 균형 잡히도록 허용할 수 있을 것이며, 이는 믹서에 의한 업-컨버전 또는 다운-컨버전 이후에 관찰되고 있는 DC 오프셋들을 회피하는 것을 도울 수 있을 것이다.
동작의 몇몇의 모습들에서, 상기 VCO (701)는 원래의 주파수를 가진 차동의 원래 레퍼런스 신호를 생성한다. 상기 VCO (701)는 자신의 제1 출력 노드 OR_P 및 제2 출력 노드 OR_N 상으로 그리고 상기 제1 스테이지 (707)의 입력 노드들로 (예를 들면, 상기 제1 스위치 (702), 상기 제2 스위치 (704), 및 상기 제1 주파수 분할기 (703)의 입력 노드들로) 상기 차동의 원래 레퍼런스 신호를 출력한다. 상기 제1 주파수 분할기 (703)는 그 후에 상기 차동의 원래 레퍼런스 신호의 원래 주파수를 분할하며 그리고 상기 원래 주파수를 어떤 숫자로 나눈 제1-스테이지-분할 주파수를 가진 차동 제1-스테이지-분할 레퍼런스 신호를 상기 제3 스위치 (705) 및 상기 제4 스위치 (706)의 입력 노드들에게 출력한다. 상기 제1 제어 신호 EN_DIV 및 상기 상보적인 제1 제어 신호
Figure pct00012
는 상기 제1 스위치 (702)와 상기 제2 스위치 (704) 또는 상기 제3 스위치 (705)와 상기 제4 스위치 (706) 그룹의 어느 하나를 선택적으로 폐쇄하면서 그 스위치들의 다른 그룹은 개방할 수 있다. 상기 제1 스위치 (702)와 상기 제2 스위치 (704)는 폐쇄되며 그리고 상기 제3 스위치 (705)와 상기 제4 스위치 (706)는 개방될 때에, 원래의 주파수를 가진 상기 차동의 원래의 레퍼런스 신호는 상기 제1 및 제2 출력 노드들 S1_P 및 S1_N 상으로 차동 제1 스테이지 출력 신호로서 상기 제1 스테이지 (707)로부터 출력되며 그리고 상기 제2 스테이지 (850)로 (예를 들면, 상기 제2 스테이지 (850)의 제1 입력 노드 (801) 및 제2 입력 노드 (802)로) 입력된다. 그런 예들에서, 상기 제1 스테이지 (707)로부터 출력된 제1 스테이지 출력 신호는 상기 원래의 주파수를 가진다. 상기 제3 스위치 (705) 및 상기 제4 스위치 (706)이 폐쇄되고 상기 제1 스위치 (702)와 상기 제2 스위치 (704)가 개방될 때에, 상기 제1-스테이지-분할 주파수를 가진 상기 차동 제1-스테이지-분할 신호는 상기 제1 및 제2 출력 노드들 S1_P 및 S1_N 상으로 차동 제1 스테이지 출력 신호로서 상기 제1 스테이지 (707)로부터 출력되며 그리고 상기 제2 스테이지 (850)로 (예를 들면, 상기 제2 스테이지 (850)의 제1 입력 노드 (801) 및 제2 입력 노드 (802)로) 입력된다.
동작의 몇몇 모습들에서, 상기 제2 스테이지 (850)에서, 상기 차동 제1 스테이지 출력 신호는 상기 제1 스테이지 (707)의 상기 제1 출력 노드 S1_P 및 제2 출력 노드 S1_N으로부터 상기 제2 스테이지 (850)의 상기 제1 입력 노드 (801) 및 상기 제2 입력 노드 (802)로 각각 입력된다. 상기 차동 제1 스테이지 출력 신호의 양의 부분은 상기 제1 입력 노드 (801)를 따라서 그리고 상기 제1 스위치 (808) 및 제2 스위치 (809)의 입력 노드들 (804 및 805)로 입력된다. 상기 차동 제1 스테이지 출력 신호의 음의 부분은 상기 제2 입력 노드 (802)를 따라서 그리고 상기 제3 스위치 (810) 및 제4 스위치 (811)의 입력 노드들 (806 및 807)로 입력된다. 스위치들은 선택적으로 개방되거나 폐쇄되어, 상기 차동 제1 스테이지 출력 신호를 상기 제2 주파수 분할기 (816)나 상기 제3 주파수 분할기 (817)로 향하도록 하며 그리고 제2 스테이지 출력 신호를 상기 버스로 출력한다.
제1 시나리오에서, 상기 제3 제어 신호 EN_DIV4는 상기 제1 스위치 (808), 제3 스위치 (810), 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 및 제8 스위치 (829)가 폐쇄되도록 하는 상태 (예를 들면, 로우 (low) 또는 하이 (high))에 있으며, 이때에 상기 제2 제어 신호 EN_DIV2는 상기 제2 스위치 (809), 제4 스위치 (811), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)가 개방되도록 하는 상태 (예를 들면, 로우 (low) 또는 하이 (high))이다. 상기 제2 스위치 (809) 및 상기 제4 스위치 (811)가 개방되기 때문에, 상기 차동 제1 스테이지 출력 신호는 상기 제2 스위치 (809) 및 상기 제4 스위치 (811)를 넘어서 전파되지는 않는다. 상기 제1 스위치 (808) 및 상기 제3 스위치 (810)가 폐쇄되기 때문에, 상기 차동 제1 스테이지 출력 신호는 상기 제2 주파수 분할기 (816)의 상기 제1 입력 노드 (812) 및 상기 제2 입력 노드 (814)로 입력된다.
상기 제2 주파수 분할기 (816)는 상기 차동 제1 스테이지 출력 신호의 주파수를 분할하여, 상기 차동 제1 스테이지 출력 신호의 주파수를 어떤 숫자로 나눈 주파수인 제1의 제2-스테이지-분할 주파수를 가진 제1의 제2-스테이지-분할 레퍼런스 신호를 제2 스테이지 출력 신호로서 상기 버스로 출력한다. 상기 제2 주파수 분할기 (816)는 동상인 (예를 들면, 0°위상 차이인) 제1의 제2-스테이지-분할 레퍼런스 신호를 상기 제2 주파수 분할기 (816)의 제1 출력 노드 (818) 상으로, 직각위상인 (예를 들면, 상기 동상 신호와 90°위상 차이인) 제1의 제2-스테이지-분할 레퍼런스 신호를 상기 제2 주파수 분할기 (816)의 제3 출력 노드 (820) 상으로, 상보적인 동상 (예를 들면, 180°위상 차이인) 제1의 제2-스테이지-분할 레퍼런스 신호를 상기 제2 주파수 분할기 (816)의 제2 출력 노드 (819) 상으로, 그리고 상보적인 직각위상 (예를 들면, 270°위상 차이인) 제1의 제2-스테이지-분할 레퍼런스 신호를 상기 제2 주파수 분할기 (816)의 제4 출력 노드 (821) 상으로 출력한다. 상기 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 및 제8 스위치 (829)가 폐쇄되기 때문에, 상기 제2 주파수 분할기 (816)로부터의 상기 동상인 제1의 제2-스테이지-분할 레퍼런스 신호는 상기 제1 버스 라인 (834)으로 출력되며; 상기 제2 주파수 분할기 (816)로부터의 상기 직각위상인 제1의 제2-스테이지-분할 레퍼런스 신호는 상기 제2 버스 라인 (835)으로 출력되며; 상기 제2 주파수 분할기 (816)로부터의 상기 상보적인 동상의 제1의 제2-스테이지-분할 레퍼런스 신호는 상기 제3 버스 라인 (836)으로 출력되며; 그리고 상기 제2 주파수 분할기 (816)로부터의 상기 상보적인 직각위상인 제1의 제2-스테이지-분할 레퍼런스 신호는 상기 제4 버스 라인 (837)으로 출력된다.
두 번째 시나리오에서, 상기 제2 제어 신호 EN_DIV2는 상기 제2 스위치 (809), 제4 스위치 (811), 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)가 폐쇄되도록 하는 상태 (예를 들면, 로우 (low) 또는 하이 (high))에 있으며, 이때에 상기 제3 제어 신호 EN_DIV4는 상기 제1 스위치 (808), 제3 스위치 (810), 제5 스위치 (826), 제6 스위치 (827), 제7 스위치 (828), 및 제8 스위치 (829)가 개방되도록 하는 상태 (예를 들면, 로우 (low) 또는 하이 (high))이다. 상기 제1 스위치 (808) 및 상기 제3 스위치 (810)가 개방되기 때문에, 상기 차동 제1 스테이지 출력 신호는 상기 제1 스위치 (808) 및 상기 제3 스위치 (810)를 넘어서 전파되지는 않는다. 상기 제2 스위치 (809) 및 상기 제4 스위치 (811)가 폐쇄되기 때문에, 상기 차동 제1 스테이지 출력 신호는 상기 제3 주파수 분할기 (817)의 상기 제1 입력 노드 (813) 및 상기 제2 입력 노드 (815)로 입력된다.
상기 제3 주파수 분할기 (817)는 상기 차동 제1 스테이지 출력 신호의 주파수를 분할하여, 상기 차동 제1 스테이지 출력 신호의 주파수를 어떤 숫자로 나눈 주파수인 제2의 제2-스테이지-분할 주파수를 가진 제2의 제2-스테이지-분할 레퍼런스 신호를 제2 스테이지 출력 신호로서 상기 버스로 출력한다. 상기 제3 주파수 분할기 (817)는 동상인 (예를 들면, 0°위상 차이인) 제2의 제2-스테이지-분할 레퍼런스 신호를 상기 제3 주파수 분할기 (817)의 제1 출력 노드 (825) 상으로, 직각위상인 (예를 들면, 상기 동상 신호와 90°위상 차이인) 제2의 제2-스테이지-분할 레퍼런스 신호를 상기 제3 주파수 분할기 (817)의 제3 출력 노드 (823) 상으로, 상보적인 동상 (예를 들면, 180°위상 차이인) 제2의 제2-스테이지-분할 레퍼런스 신호를 상기 제3 주파수 분할기 (817)의 제2 출력 노드 (824) 상으로, 그리고 상보적인 직각위상 (예를 들면, 270°위상 차이인) 제2의 제2-스테이지-분할 레퍼런스 신호를 상기 제3 주파수 분할기 (817)의 제4 출력 노드 (822) 상으로 출력한다. 상기 제9 스위치 (833), 제10 스위치 (832), 제11 스위치 (831), 및 제12 스위치 (830)가 폐쇄되기 때문에, 상기 제3 주파수 분할기 (817)로부터의 상기 동상인 제2의 제2-스테이지-분할 레퍼런스 신호는 상기 제1 버스 라인 (834)으로 출력되며; 상기 제3 주파수 분할기 (817)로부터의 상기 직각위상인 제2의 제2-스테이지-분할 레퍼런스 신호는 상기 제2 버스 라인 (835)으로 출력되며; 상기 제3 주파수 분할기 (817)로부터의 상기 상보적인 동상의 제2의 제2-스테이지-분할 레퍼런스 신호는 상기 제3 버스 라인 (836)으로 출력되며; 그리고 상기 제3 주파수 분할기 (817)로부터의 상기 상보적인 직각위상인 제2의 제2-스테이지-분할 레퍼런스 신호는 상기 제4 버스 라인 (837)으로 출력된다.
위에서 설명된 상기 제1 시나리오 및 제2 시나리오에서, 상기 제2 주파부 분할기 (816) 또는 상기 제3 주파수 분할기 (817) 중 어느 하나로부터의 상기 제2 스테이지 출력 신호는 상기 다중-스테이지 주파수 분할기에 의해 산출될 수 있는 차동의 분할 레퍼런스 신호의 일 예이다. 도 8에서 보이는 예시의 듀티-사이클 컨버터들은 상기 차동 분할 레퍼런스 신호를 수신하고 그리고, 예를 들면, 아래에서 설명된 것과 같은 차동 듀티-사이클 컨버트된 신호를 출력하도록 구성된다.
동작의 몇몇의 모습들에서, 상기 동상인 제2 스테이지 출력 신호 (예를 들면, 상기 제1의 또는 제2의 제2-스테이지-분할 레퍼런스 신호) 및 상기 상보적인 직각위상인 제2 스테이지 출력 신호는 상기 제4 듀티-사이클 컨버터 (841)의 제1 인버터 INV1의 입력 노드 및 제2 인버터 INV2의 입력 노드로 각각 입력된다. 상기 제4 듀티-사이클 컨버터 (841)는 양의 동상 로컬 발진기 레퍼런스 신호를 상기 제4 듀티-사이클 컨버터 (841)의 양의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IP) (845) 상에 출력한다. 상기 직각위상 제2 스테이지 출력 신호 및 상기 상보적인 동상 제2 스테이지 출력 신호는 상기 제3 듀티-사이클 컨버터 (840)의 제1 인버터 INV1의 입력 노드 및 제2 인버터 INV2의 입력 노드로 각각 입력된다. 상기 제3 듀티-사이클 컨버터 (840)는 음의 동상 로컬 발진기 레퍼런스 신호를 상기 제3 듀티-사이클 컨버터 (840)의 음의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IN) (844) 상으로 출력한다. 상기 동상 제2 스테이지 출력 신호 및 상기 직각위상 제2 스테이지 출력 신호는 상기 제1 듀티-사이클 컨버터 (838)의 제1 인버터 INV1의 입력 노드 및 제2 인버터 INV2의 입력 노드로 각각 입력된다. 상기 제1 듀티-사이클 컨버터 (838)는 양의 직각위상 로컬 발진기 레퍼런스 신호를 상기 제1 듀티-사이클 컨버터 (838)의 양의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QP) (842) 상으로 출력한다. 상기 상보적인 동상 제2 스테이지 출력 신호 및 상기 상보적인 직각위상 제2 스테이지 출력 신호는 상기 제2 듀티-사이클 컨버터 (839)의 제1 인버터 INV1의 입력 노드 및 제2 인버터 INV2의 입력 노드로 각각 입력된다. 상기 제2 듀티-사이클 컨버터 (839)는 음의 직각위상 로컬 발진기 레퍼런스 신호를 상기 제2 듀티-사이클 컨버터 (839)의 음의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QN) (843) 상으로 출력한다. 상기 제1 듀티-사이클 컨버터 (838), 제2 듀티-사이클 컨버터 (839), 제3 듀티-사이클 컨버터 (840), 및 제4 듀티-사이클 컨버터 (841)에 의한 각자의 듀티-사이클들 컨버전은, 예를 들면, 도 12 및 도 13에 관하여 설명된 것처럼 또는 다른 방식으로 수행될 수 있다. 몇몇의 예들에서, 상기 양의 동상, 음의 동상, 양의 직각위상, 및 음의 직각위상 로컬 발진기 레퍼런스 신호들은 믹서들로 출력된다.
도 9는 도 7 및 도 8에서 보이는 로컬 발진기를 사용하는 예시의 수신기 회로의 일부를 보여주는 도면이다. 도 9에서 보이는 예에서, 제1 믹서 (900)는 (예를 들면, RF-스테이지 회로를 통해 안테나로 결합될 수 있을) 양의 RF 입력 노드 RF_P 및 음의 RF 입력 노드 RF_N을 가지며 그리고 (예를 들면, BB/lIF-스테이지 회로로 결합될 수 있을) 양의 IF 직각위상 출력 노드 IF_QP 및 음의 IF 직각위상 출력 노드 IF_QN을 가진다. 상기 제1 믹서 (900)는 상기 양의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QP) (842)에 결합되는 제1 레퍼런스 신호 입력 노드 그리고 상기 음의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QN) (843)에 결합되는 제2 레퍼런스 신호 입력 노드를 더 가진다. 제2 믹서 (902)는 (예를 들면, RF-스테이지 회로를 통해 안테나로 결합될 수 있을) 양의 RF 입력 노드 RF_P 및 음의 RF 입력 노드 RF_N을 가지며 그리고 (예를 들면, IF-스테이지 회로로 결합될 수 있을) 양의 IF 동상 출력 노드 IF_IP 및 음의 IF 동상 출력 노드 IF_IN을 가진다. 상기 제2 믹서 (902)는 상기 양의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IP) (845)에 결합되는 제1 레퍼런스 신호 입력 노드 그리고 상기 음의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IN) (844)에 결합되는 제2 레퍼런스 신호 입력 노드를 더 가진다.
추가의 예들로서, 다음의 라인들이 매칭될 수 있다: 상기 제1 듀티-사이클 컨버터 (833) 및 상기 제2 듀티-사이클 컨버터 (839)의 출력 노드들 (842, 843) 그리고 상기 제1 믹서 (900)의 입력 노드들 사이의 라인들; 상기 제3 듀티-사이클 컨버터 (840) 및 상기 제4 듀티-사이클 컨버터 (841)의 출력 노드들 (844, 845) 그리고 상기 제2 믹서 (902)의 입력 노드들 사이의 라인들; 상기 제1 믹서 (900) 및 상기 제2 믹서 (902)의 입력 노드들 RF_P 및 RF_N으로의 라인들; 그리고 상기 제1 믹서 (900) 및 상기 제2 믹서 (902)의 출력 노드들 IF_IP, IF_IN, IF_QP, 및 IF_QN으로의 라인들.
동작의 몇몇의 모습들에서, 상기 차동 직각위상 로컬 발진기 레퍼런스 신호는 상기 제1 듀티-사이클 컨버터 (833) 및 상기 제2 듀티-사이클 컨버터 (839)로부터 상기 양의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QP) (842) 및 상기 음의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QN) (843) 상으로 각각 출력되며, 그리고 상기 제1 믹서 (900)로 입력된다. 상기 제1 믹서 (900)는 상기 양의 RF 입력 노드 RF_P 및 상기 음의 RF 입력 노드 RF_N 상으로 차동 RF 신호를 수신한다. 그 후에 상기 제1 믹서 (900)는 상기 차동 RF 신호를, 상기 양의 IF 직각위상 출력 노드 IF_QP 및 상기 음의 IF 직각위상 출력 노드 IF_QN 상으로 출력되는 차동 IF 직각위상 신호로 다운-컨버트하기 위해 상기 차동 직각위상 로컬 발진기 레퍼런스 신호를 사용한다. 동작의 몇몇의 모습들에서, 상기 차동 동상 로컬 발진기 레퍼런스 신호는 상기 제4 듀티-사이클 컨버터 (841) 및 상기 제3 듀티-사이클 컨버터 (840)로부터 상기 양의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IP) (845) 및 상기 음의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IN) (844) 상으로 각각 출력되며, 그리고 상기 제2 믹서 (902)로 입력된다. 상기 제2 믹서 (902)는 상기 양의 RF 입력 노드 RF_P 및 상기 음의 RF 입력 노드 RF_N 상으로 차동 RF 신호를 수신한다. 그 후에 상기 제2 믹서 (902)는 상기 차동 RF 신호를, 상기 양의 IF 동상 출력 노드 IF_IP 및 상기 음의 IF 동상 출력 노드 IF_IN 상으로 출력되는 차동 IF 동상 신호로 다운-컨버트하기 위해 상기 차동 동상 로컬 발진기 레퍼런스 신호를 사용한다. 몇몇의 예들에서, 기저대역 (baseband (BB)) 신호는 위에서 설명된 IF 신호와 유사한 방식으로 프로세싱될 수 있다.
도 10은 도 7 및 도 8에서 보이는 로컬 발진기를 사용하는 예시의 전송기 회로의 일부를 보여주는 도면이다. 도 10에서 보이는 예에서, 제1 믹서 (1000)는 (예를 들면, BB/lIF-스테이지 회로로 결합될 수 있을) 양의 IF 직각위상 입력 노드 IF_QP 및 음의 IF 직각위상 입력 노드 IF_QN을 가진다. 상기 제1 믹서 (1000)는 상기 양의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QP) (842)에 결합되는 제1 레퍼런스 신호 입력 노드 그리고 상기 음의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QN) (843)에 결합되는 제2 레퍼런스 신호 입력 노드를 더 가진다. 제2 믹서 (1002)는 (예를 들면, IF-스테이지 회로로 결합될 수 있을) 양의 IF 동상 입력 노드 IF_IP 및 음의 IF 동상 입력 노드 IF_IN을 가진다. 상기 제2 믹서 (1002)는 상기 양의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IP) (845)에 결합되는 제1 레퍼런스 신호 입력 노드 그리고 상기 음의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IN) (844)에 결합되는 제2 레퍼런스 신호 입력 노드를 더 가진다. 상기 제1 믹서 (1000) 및 상기 제2 믹서 (1002)의 제1 출력들은 함께 결합되어 (예를 들면, RF-스테이지 회로를 통해 안테나로 결합될 수 있을) 양의 RF 출력 노드 (RF_P) (1003)를 형성한다. 상기 제1 믹서 (1000) 및 상기 제2 믹서 (1002)의 제2 출력들은 함께 결합되어 (예를 들면, RF-스테이지 회로를 통해 안테나로 결합될 수 있을) 음의 RF 출력 노드 (RF_N) (1004)를 형성한다.
추가의 예들로서, 다음의 라인들이 매칭될 수 있다: 상기 제1 듀티-사이클 컨버터 (833) 및 상기 제2 듀티-사이클 컨버터 (839)의 출력 노드들 (842, 843) 그리고 상기 제1 믹서 (1000)의 입력 노드들 사이의 라인들; 상기 제3 듀티-사이클 컨버터 (840) 및 상기 제4 듀티-사이클 컨버터 (841)의 출력 노드들 (844, 845) 그리고 상기 제2 믹서 (1002)의 입력 노드들 사이의 라인들; 상기 제1 믹서 (1000) 및 상기 제2 믹서 (1002)의 입력 노드들 IF_IP, IF_IN, IF_QP, 및 IF_QN으로의 라인들; 그리고 상기 제1 믹서 (1000) 및 상기 제2 믹서 (1002)의 출력 노드들 RF_P 및 RF_N으로의 라인들.
동작의 몇몇의 모습들에서, 상기 차동 직각위상 로컬 발진기 레퍼런스 신호는 상기 제1 듀티-사이클 컨버터 (833) 및 상기 제2 듀티-사이클 컨버터 (839)로부터 상기 양의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QP) (842) 및 상기 음의 직각위상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_QN) (843) 상으로 각각 출력되며, 그리고 상기 제1 믹서 (1000)로 입력된다. 상기 제1 믹서 (1000)는 상기 양의 IF 직각위상 입력 노드 IF_QP 및 상기 음의 IF 직각위상 입력 노드 IF_QN 상으로 차동 IF 직각위상 신호를 수신한다. 그 후에 상기 제1 믹서 (1000)는 상기 차동 RF 직각위상 신호를, 상기 양의 RF 출력 노드 (RF_P) (1003) 및 상기 음의 RF 출력 노드 (RF_N) (1004) 상으로 출력되는 차동 RF 신호로 업-컨버트하기 위해 상기 차동 직각위상 로컬 발진기 레퍼런스 신호를 사용한다. 동작의 몇몇의 모습들에서, 상기 차동 동상 로컬 발진기 레퍼런스 신호는 상기 제4 듀티-사이클 컨버터 (841) 및 상기 제3 듀티-사이클 컨버터 (840)로부터 상기 양의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IP) (845) 및 상기 음의 동상 로컬 발진기 레퍼런스 신호 출력 노드 (LO_IN) (844) 상으로 각각 출력되며, 그리고 상기 제2 믹서 (1002)로 입력된다. 상기 제2 믹서 (1002)는 상기 양의 IF 동상 입력 노드 IF_IP 및 상기 음의 IF 동상 입력 노드 IF_IN 상으로 차동 IF 동상 신호를 수신한다. 그 후에 상기 제2 믹서 (1002)는 상기 차동 IF 동상 신호를, 상기 양의 RF 출력 노드 (RF_P) (1003) 및 상기 음의 RF 출력 노드 (RF_N) (1004) 상으로 출력되는 차동 RF 신호로 업-컨버트하기 위해 상기 차동 동상 로컬 발진기 레퍼런스 신호를 사용한다.
도 11은 듀티-사이클 컨버터의 예시의 회로 구현 (1100)을 보여주는 도면이다. 몇몇의 구현들에서, 도 8, 도 9 및 도 10에서 보이는 듀티-사이클 컨버터들 (838, 839, 840, 및 841)은 도 11에서 보이는 상기 예에 따라 구현될 수 있으며, 또는 도 8, 도 9 및 도 10에서 보이는 상기 듀티-사이클 컨버터들 (838, 839, 840, 및 841)은 다른 방식으로 구현될 수 있다.
도 11에서 보이는 예시의 회로 구현 (1100)은 대칭적인 NOR 로직 회로를 포함한다. 도 11에서 보이듯이, 상기 예시의 회로 구현 (1100)은 제1 p-타입 트랜지스터 (예를 들면, p-타입 MOSFET) Mp1, 제2 p-타입 트랜지스터 (예를 들면, p-타입 MOSFET) Mp2, 제1 n-타입 트랜지스터 (예를 들면, n-타입 MOSFET) Mn1, 및 제2 n-타입 트랜지스터 (예를 들면, n-타입 MOSFET) Mn2를 포함한다. 상기 제1 p-타입 트랜지스터 Mp1 및 상기 제1 n-타입 트랜지스터 Mn1의 게이트들은 함께 연결되며 그리고 상기 듀티 사이클 컨버터의 제1 입력 노드 IN1을 형성한다. 상기 제1 p-타입 트랜지스터 Mp1의 소스는 양의 파워 서플라이 노드 VDD에 결합되며, 그리고 상기 제1 n-타입 트랜지스터 Mn1의 소스는 음의 파워 서플라이 노드 VSS에 결합된다. 상기 제2 p-타입 트랜지스터 Mp2 및 상기 제2 n-타입 트랜지스터 Mn2의 게이트들은 함께 연결되며 그리고 상기 듀티 사이클 컨버터의 제2 입력 노드 IN2를 형성한다. 상기 제2 p-타입 트랜지스터 Mp2의 소스는 양의 파워 서플라이 노드 VDD에 결합되며, 그리고 상기 제2 n-타입 트랜지스터 Mn2의 소스는 음의 파워 서플라이 노드 VSS에 결합된다. 상기 제1 p-타입 트랜지스터 Mp1, 상기 제1 n-타입 트랜지스터 Mn1, 상기 제2 p-타입 트랜지스터 Mp2 및 상기 제2 n-타입 트랜지스터 Mn2의 드레인들은 함께 연결되며 그리고 상기 듀티 사이클 컨버터의 출력 노드 OUT을 형성한다.
도 11에서 보이는 예에서, 상기 제1 p-타입 트랜지스터 Mp1 및 상기 제1 n-타입 트랜지스터 Mn1은 상기 듀티-사이클 컨버터들 (838, 839, 840, 및 841)의 제1 인버터 INV1을 형성하며, 그리고 상기 제2 p-타입 트랜지스터 Mp2 및 상기 제2 n-타입 트랜지스터 Mn2는 상기 듀티-사이클 컨버터들 (838, 839, 840, 및 841)의 제2 인버터 INV2를 형성한다. 동작에 있어서, 상기 예시의 회로 구현 (1100)은 NOR 게이트로서 행동한다. 이 예시의 회로 구현 (1000) 내 상대적으로 작은 개수의 트랜지스터들은, 몇몇의 예들에서, 상기 회로가 고주파수 응용들에 대해 빠른 응답 시간을 가지는 것을 가능하게 한다. 또한, 상기 예시의 회로 구현 (1100)은, 몇몇의 예들에서, 고주파수 응용들에서 더 넓은 출력 스윙 (swing) 능력을 가능하게 히며, 이는 향상된 위상-노이즈 규격을 또한 가능하게 할 수 있다.
도 12는 도 8의 버스 상에서의 예시의 신호들을 보여주는 도면이다. 도 12는 상기 제1 버스 라인 (834) 상으로 운반되는 동상 신호 I(0°); 상기 동상 신호 I(0°)로부터 90°위상 차이이며 상기 제2 버스 라인 (835) 상으로 운반되는 직각위상 신호 Q(90°); 상기 동상 신호 I(0°)로부터 180°위상 차이이며 상기 제3 버스 라인 (836) 상으로 운반되는 상보적인 동상 신호
Figure pct00013
(180°); 그리고 상기 동상 신호 I(0°)로부터 270°위상 차이이며 상기 제4 버스 라인 (837) 상으로 운반되는 상보적인 직각위상 신호
Figure pct00014
(270°)를 보여준다. 이 신호들은 상기 제2 주파수 분할기 (816) 또는 상기 제3 주파수 분할기 (817)로부터 각자의 스위치들을 통해 위에서 설명된 것처럼 제1 버스 (834), 제2 버스 (835), 제3 버스 (836), 및 제4 버스 (837)로 출력될 수 있다. 도 11에서 보이는 예시의 신호들은 오십 퍼센트 (50%) 사이클들을 가진다.
도 13은 도 8의 듀티-사이클 컨버터들로부터 출력되는 예시의 신호들을 보여주는 도면이다. 도 13에서 보이는 예는 이십오 퍼센트 (25%) 듀티-사이클들을 가진다. 도 13은, 상기 제1 버스 라인 (834) 상에서 운반되는 상기 동상 신호 I(0°) 및 상기 제4 버스 라인 (837) 상에서 운반되는 상기 상보적인 직각위상 신호
Figure pct00015
(270°)를 NOR 함으로써 (NOR 블리안 로직 연산을 적용함으로써) 상기 제4 듀티-사이클 컨버터 (841)에 의해 출력되는 컨버트된 동상 신호 I(0°); 상기 제2 버스 라인 (835) 상에서 운반되는 상기 직각위상 신호 Q(90°) 및 상기 제1 버스 라인 (834) 상에서 운반되는 상기 동상 신호 I(0°)를 NOR 함으로써 상기 제1 듀티-사이클 컨버터 (838)에 의해 출력되는 컨버트된 직각위상 신호 Q(90°); 상기 제3 버스 라인 (836) 상에서 운반되는 상기 상보적인 동상 신호
Figure pct00016
(180°) 및 상기 제2 버스 라인 (835) 상에서 운반되는 상기 직각위상 신호 Q(90°)를 NOR 함으로써 상기 제3 듀티-사이클 컨버터 (840)에 의해 출력되는 컨버트된 상보적인 동상 신호
Figure pct00017
(180°); 그리고 상기 제4 버스 라인 (837) 상에서 운반되는 상기 상보적인 직각위상 신호
Figure pct00018
(270°) 및 상기 제3 버스 라인 (836) 상에서 운반되는 상기 상보적인 동상 신호
Figure pct00019
(180°)를 NOR 함으로써 상기 제2 듀티-사이클 컨버터 (839)에 의해 출력되는 컨버트된 상보적인 직각위상 신호
Figure pct00020
(270°)를 보여준다.
일반적인 모습에서, 로컬 발진기들이 설명되었다. 몇몇의 예들에서, 상기 로컬 발진기들은 위에서 설명된 하나 이상의 이점들을 제공하는 특징들이나 컴포넌트들을 포함한다.
첫 번째 예에서, 무선 센서 디바이스는 안테나, 믹서, 그리고 로컬 발진기를 포함한다. 상기 안테나는 무선 신호를 무선으로 전달하도록 구성된다. 상기 믹서는 상기 안테나에 통신가능하게 결합된다. 상기 로컬 발진기는 전압 제어 발진기, 다중-스테이지 주파수 분할기, 및 듀티-사이클 컨버터를 포함한다. 상기 전압 제어 발진기의 출력 노드는 상기 다중-스테이지 주파수 분할기의 제1 스테이지의 입력 노드에 통신가능하게 결합된다. 상기 다중-스테이지 주파수 분할기의 제1 스테이지의 출력 노드는 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 입력 노드에 통신가능하게 결합된다. 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지는 제1의 복수의 신호 경로들 중 적어도 하나로부터의 제1 신호를 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지의 출력 노드로 선택적으로 출력하도록 구성되며, 여기에서 상기 제1의 복수의 신호 경로들 각각은 (다른 신호 경로들이 제공하는 신호들의 주파수들과는 상이한) 별개 주파수를 가진 신호를 제공하도록 구성된다. 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지는 제2의 복수의 신호 경로들 중 적어도 하나로부터의 제2 신호를 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지의 출력 노드로 출력하도록 구성되며, 여기에서 상기 제2의 복수의 신호 경로들 각각은 (다른 신호 경로들이 제공하는 신호들의 주파수들과는 상이한) 별개 주파수를 가진 신호를 제공하도록 구성된다. 상기 다중-스테이지 주파수 분할기의 출력 노드는 상기 듀티-사이클 컨버터의 입력 노드에 통신가능하게 결합된다. 그 듀티-사이클 컨버터의 출력 노드는 상기 믹서의 입력 노드에 통신가능하게 결합된다.
상기 첫 번째 예를 구현하는 것은, 몇몇의 경우들에서, 다음의 특징들 중 하나 이상을 포함할 수 있을 것이다. 상기 안테나는 무선 신호를 수신하고 그리고 라디오-주파수 노드를 통해 상기 믹서로 라디오-주파수 신호를 송신하도록 구성되며, 그리고 상기 믹서는 그 라디오-주파수 신호를 다운-컨버트하도록 구성될 수 있다. 상기 안테나는 상기 무선 신호를 전송하고 그리고 라디오-주파수 노드를 통해 상기 믹서로부터 라디오-주파수 신호를 수신하도록 구성될 수 있으며, 그리고 상기 믹서는 신호를 라디오-주파수 신호로 업-컨버트하도록 구성될 수 있다.
상기 첫 번째 예의 구현들은, 몇몇의 경우들에서, 다음 특징들 중 하나 이상을 포함할 수 있다. 상기 듀티-사이클 컨버터는 25 퍼센트 듀티-사이클을 가지는 레퍼런스 신호를 출력하도록 구성될 수 있다. 상기 듀티-사이클 컨버터는 제1 입력 노드를 구비한 제1 인버터 및 제2 입력 노드를 구비한 제2 인버터를 포함할 수 있으며, 상기 제1 인버터의 제1 출력 노드는 상기 제2 인버터의 제2 출력 노드에 통신가능하게 결합될 수 있어서 상기 듀티-사이클 컨버터의 출력 노드를 형성한다. 상기 전압 제어 발진기는 차동의 원래 레퍼런스 신호를 출력하도록 구성될 수 있으며; 상기 다중-스테이지 주파수 분할기는 차동의 분할된 레퍼런스 신호를 출력하도록 구성될 수 있으며; 그리고 상기 듀티-사이클 컨버터는 차동의 듀티-사이클 컨버트된 신호를 출력하도록 구성될 수 있다.
상기 첫 번째 예 구현들은, 몇몇의 경우들에서, 다음의 특징들 중 하나 이상을 포함할 수 있다. 상기 다중-스테이지 주파수 분할기의 제1 스테이지는 제1의 복수의 신호 경로들 중에서 제1 신호 경로 및 제2 신호 경로를 포함할 수 있으며, 그리고 상기 다중-스테이지 주파수 분할기의 제2 스테이지는 제2의 복수의 신호 경로들 중에서 제3 신호 경로 및 제4 신호 경로를 포함할 수 있다. 상기 제1의 복수의 신호 경로들 중 상기 제1 신호 경로는 제1 스위치를 가지며 신호를 출력하도록 구성된다. 상기 제1의 복수의 신호 경로들 중 상기 제2 신호 경로는 제2 스위치를 가진다. 상기 제2 신호 경로는 상기 제1 스테이지의 상기 입력 노드 상에 입력된 상기 입력 신호의 주파수를 1 보다 큰 제2 나눔수로 분할하여 제2 분할 신호를 형성하도록 구성된다. 상기 제1 스위치 및 상기 제2 스위치는 하나가 개방될 때에 다른 것이 폐쇄되어 상기 제1 신호 경로로부터의 신호 또는 상기 제2 분할 신호를 상기 제1 신호로서 선택적으로 출력하도록 구성된다. 상기 제2의 복수의 신호 경로들 중 상기 제3 신호 경로는 제3 스위치를 가진다. 상기 제3 신호 경로는 상기 제2 스테이지의 상기 입력 노드 상에 입력된 입력 신호의 주파수를 1 보다 큰 제3 나눔수로 분할하여 제3 분할 신호를 형성하도록 구성된다. 상기 제2의 복수의 신호 경로들 중 상기 제4 신호 경로는 제4 스위치를 가진다. 상기 제4 신호 경로는 상기 제2 스테이지의 상기 입력 노드 상에 입력된 입력 신호의 주파수를 1 보다 큰 제4 나눔수로 분할하여 제4 분할 신호를 형성하도록 구성된다. 상기 제3 분할 수는 상기 제4 분할수와 상이하다. 상기 제3 스위치 및 상기 제4 스위치는 하나가 개방될 때에 다른 것이 폐쇄되어 상기 제3 분할 신호 또는 상기 제4 분할 신호를 상기 제2 신호로서 선택적으로 출력하도록 구성된다.
두 번째 예에서, 로컬 발진기는 전압 제어 발진기, 멀티-스테이지 주파수 분할기, 및 듀티-사이클 컨버터를 포함한다. 상기 멀티-스테이지 주파수 분할기는 제1 스테이지 및 제2 스테이지를 포함한다. 상기 제1 스테이지는 상기 전압 제어 발진기로부터 제1 레퍼런스 신호를 수신하도록 구성된 제1 입력 노드, 제1 제어 신호를 수신하도록 구성된 하나 이상의 제1 스위치들, 그리고 상기 제1 레퍼런스 신호로부터 제2 레퍼런스 신호를 생성하도록 구성된 제1 스테이지 회로를 포함한다. 상기 제1 레퍼런스 신호는 제1 라디오 주파수를 가지며, 그리고 상기 제2 레퍼런스 신호는, 상기 제1 라디오 주파수 및 상기 제1 제어 신호에 의해 제어되는 제1 나눔수의 몫인 제2 라디오 주파수를 가진다. 상기 제2 스테이지는 상기 상기 제1 스테이지로부터 상기 제2 레퍼런스 신호를 수신하도록 구성된 제2 입력 노드, 제2 제어 신호를 수신하도록 구성된 하나 이상의 제2 스위치들, 그리고 상기 제2 레퍼런스 신호로부터 제3 레퍼런스 신호를 생성하도록 구성된 제2 스테이지 회로를 포함한다. 상기 제3 레퍼런스 신호는, 상기 제2 라디오 주파수 및 상기 제2 제어 신호에 의해 제어되는 제2 나눔수의 몫인 제3 라디오 주파수를 가진다. 상기 듀티-사이클 컨버터는 상기 다중-스테이지 분할기의 출력을 수신하도록 구성된다.
상기 두 번째 예 구현들은, 몇몇의 예들에서, 다음의 특징들 중 하나 이상을 포함할 수 있다. 상기 듀티-사이클 컨버터는 상기 다중-스테이지 주파수 분할기의 차동 출력을 수신하도록 구성될 수 있으며, 그리고 상기 듀티-사이클 컨버터는 상기 차동 출력의 양의 신호를 수신하도록 구성된 제3 입력 노드를 가진 제1 인버터를 포함할 수 있으며, 그리고 상기 차동 출력의 음의 신호를 수신하도록 구성된 제4 입력 노드를 가진 제2 인버터를 포함한다. 상기 제1 인버터의 제1 출력 노드는 상기 제2 인버터의 제2 출력 노드에 통신가능하게 결합되어 상기 듀티-사이클 컨버터의 출력 노드를 형성한다. 상기 제1 인버터는 제1 p-타입 트랜지스터 및 제1 n-타입 트랜지스터를 포함할 수 있으며, 그리고 상기 제2 인버터는 제2 p-타입 트랜지스터 및 제2 n-타입 트랜지스터를 포함할 수 있다. 상기 제1 p-타입 트랜지스터는 제1 파워 서플라이 노드에 작동적으로 결합된 소스를 가지며, 그리고 상기 제1 n-타입 트랜지스터는 제2 파워 서플라이 노드에 작동적으로 결합된 소스를 가진다. 상기 제1 p-타입 트랜지스터의 게이트 및 상기 제1 n-타입 트랜지스터의 게이트는 상기 제1 인버터의 상기 제3 입력 노드로서 함께 작동적으로 결합된다. 상기 제2 p-타입 트랜지스터는 상기 제1 파워 서플라이 노드에 작동적으로 결합된 소스를 가지며, 그리고 상기 제2 n-타입 트랜지스터는 상기 제2 파워 서플라이 노드에 작동적으로 결합된 소스를 가진다. 상기 제2 p-타입 트랜지스터의 게이트 및 상기 제2 n-타입 트랜지스터의 게이트는 상기 제2 인버터의 상기 제4 입력 노드로서 함께 작동적으로 결합된다. 상기 제1 p-타입 트랜지스터, 상기 제1 n-타입 트랜지스터, 상기 제2 p-타입 트랜지스터, 및 상기 제2 n-타입 트랜지스터 각자의 드레인들은 상기 듀티-사이클 컨버터의 상기 출력 노드로서 함께 작동적으로 결합된다.
상기 제2 예의 구현들은, 몇몇의 경우들에서, 다음의 특징들 중 하나 이상을 포함할 수 있다. 상기 듀티-사이클 컨버터는 25 퍼센트 듀티-사이클을 가지는 레퍼런스 신호를 출력하도록 구성될 수 있다. 상기 제1 레퍼런스 신호는 차동의 제1 레퍼런스 신호일 수 있다; 상기 제2 레퍼런스 신호는 차동의 제2 레퍼런스 신호일 수 있다; 그리고 상기 제3 레퍼런스 신호는 차동의 제3 레퍼런스 신호일 수 있다.
상기 두 번째 예의 구현들은, 몇몇의 경우들에서, 다음의 특징들 중 하나 이상을 포함할 수 있다. 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지는 제1 신호 경로 및 제2 신호 경로를 포함할 수 있으며, 그리고 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지는 제3 신호 경로 및 제4 신호 경로를 포함할 수 있다. 상기 제1 신호 경로는 상기 제1 입력 노드에 통신가능하게 결합되며 그리고 상기 하나 이상의 제1 스위치들 중의 제1 스위치를 포함한다. 상기 제1 스위치는 상기 제1 제어 신호에 의해 제어가능하다. 상기 제2 신호 경로는 상기 제1 입력 노드에 통신가능하게 결합되며 그리고 제1 주파수 분할기 및 상기 하나 이상의 제1 스위치들 중의 제2 스위치를 포함한다. 상기 제1 주파수 분할기는 상기 제1 레퍼런스 신호의 상기 제1 라디오 주파수를 1 보다 큰 제3 나눔수로 분할하도록 구성된다. 상기 제2 스위치는 상기 제1 제어 신호의 상보적 신호에 의해 제어가능하다. 상기 제1 신호 경로로부터의 제1 경로 신호 또는 상기 제2 신호 경로로부터의 제2 경로 신호는 상기 제1 스위치 및 상기 제2 스위치를 제어하는 것을 기반으로 하는 상기 제2 레퍼런스 신호이다. 상기 제3 신호 경로는 상기 제2 입력 노드에 통신가능하게 결합되며 그리고 제2 주파수 분할기 및 상기 하나 이상의 제2 스위치들 중 제3 스위치를 포함한다. 상기 제2 주파수 분할기는 상기 제2 레퍼런스 신호의 상기 제2 라디오 주파수를 1 보다 큰 제4 나눔수로 분할하도록 구성된다. 상기 제3 스위치는 상기 제2 제어 신호에 의해 제어가능하다. 상기 제4 스위치 경로는 상기 제2 입력 노드에 통신가능하게 결합되며 그리고 제3 주파수 분할기 및 상기 하나 이상의 제2 스위치들 중 제4 스위치를 포함한다. 상기 제3 주파수 분할기는 상기 제2 레퍼런스 신호의 상기 제2 라디오 주파수를, 1 보다 크며 상기 제4 나눔수와는 상이한 제5 나눔수로 분할하도록 구성된다. 상기 제4 스위치는 제3 제어 신호에 의해 제어가능하다. 상기 제3 신호 경로로부터의 제3 경로 신호 또는 상기 제4 신호 경로로부터의 제4 경로 신호는 상기 제3 스위치 및 상기 제4 스위치를 제어하는 것에 기반하는 상기 제3 레퍼런스 신호이다.
세 번째 예에서, 원래의 레퍼런스 신호는 전압 제어 발진기로부터 다중-스테이지 주파수 분할기의 제1 스테이지의 입력 노드로 출력된다; 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지로부터 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 입력 노드로 제1 스테이지 레퍼런스 신호를 출력하며, 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지로부터 제2 스테이지 레퍼런스 신호를 출력한다. 상기 제1 스테이지 레퍼런스 신호는 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지 내 제1 신호 경로들로부터 선택되며, 그리고 상기 제1 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된다. 상기 제2 스테이지 레퍼런스 신호는 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지 내 제2 신호 경로들로부터 선택되며, 그리고 상기 제2 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된다.
상기 세 번째 예의 구현들은, 몇몇의 경우들에서, 다음의 특징들 중 하나 이상을 포함할 수 있다. 상기 제2 스테이지 레퍼런스 신호는 듀티-사이클 컨버터의 입력 노드로 입력된다; 그리고 상기 듀티-사이클 컨버터의 출력 노드로부터 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호를 출력한다. 상기 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호를 이용하여 저주파수 신호가 라디오 주파수 신호로 업-컨버트된다. 상기 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호를 이용하여 라디오 주파수 신호는 저주파수 신호로 다운-컨버트된다. 상기 제2 스테이지 레퍼런스 신호는 약 50%의 듀티-사이클을 가질 수 있으며, 그리고 상기 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호는 약 25%의 듀티-사이클을 가질 수 있다. 상기 듀티-사이클 컨버터는 제1 인버터 및 제2 인버터를 포함할 수 있으며, 그리고 상기 제1 인버터의 출력 및 상기 제2 인버터의 출력은 상기 듀티-사이클 컨버터의 상기 출력 노드로서 함께 통신가능하게 결합될 수 있다. 상기 제1 인버터 및 상기 제2 인버터 각각은 p-타입 트랜지스터 및 n-타입 트랜지스터를 포함할 수 있다. 상기 p-타입 트랜지스터는 제1 파워 서플라이 노드에 작동적으로 결합된 소스를 가진다. 상기 n-타입 트랜지스터는 제2 파워 서플라이 노드에 작동적으로 결합된 소스를 가진다. 상기 p-타입 트랜지스터의 게이트 및 상기 n-타입 트랜지스터의 게이트는 함께 작동적으로 결합되며, 그리고 상기 p-타입 트랜지스터의 드레인 및 상기 n-타입 트랜지스터의 드레인은 작동적으로 함께 결합된다.
네 번째 예에서, 무선 센서 디바이스는 안테나, 믹서 및 로컬 발진기를 포함한다. 상기 안테나는 무선 신호를 무선으로 전달하도록 구성되며, 그리고 상기 믹서는 상기 안테나에 통신가능하게 결합된다. 상기 로컬 발진기는 전압 제어 발진기 (VCO), 주파수 분할기 회로 그리고 상기 믹서와 상기 주파수 분할기 회로 사이에 통신가능하게 결합된 듀티-사이클 컨버터를 포함한다. 상기 주파수 분할기 회로는 상기 VCO 및 상기 듀티-사이클 컨버터 사이에 통신가능하게 결합된다. 상기 주파수 분할기 회로는, 상기 VCO로부터 VCO 신호를 수신하도록 구성된 입력 노드; 각자의 제어 신호들을 수신하도록 구성된 스위치들; 그리고 상기 VCO 신호로부터 레퍼런스 신호를 생성하도록 구성된 회로를 포함한다. 상기 VCO 신호는 VCO 주파수를 가지며, 그리고 상기 레퍼런스 신호는 상기 VCO 주파수 및 상기 제어 신호들에 의해 제어되는 나눔수의 몫인 레퍼런스 신호 주파수를 가진다.
상기 네 번째 예의 구현들은, 몇몇의 경우들에서, 다음의 특징들 중 하나 이상을 포함한다. 상기 주파수 분할기 회로는 다중-스테이지 주파수 분할기로서 구현된다. 상기 다중-스테이지 주파수 분할기는 제1의 복수의 신호 경로들 중 적어도 하나로부터 제1 신호를 선택적으로 출력하도록 구성된 제1 스테이지를 포함하며, 상기 제1의 복수의 신호 경로들 각각은 별개 주파수를 가진 신호를 제공하도록 구성된다. 상기 다중-스테이지 주파수 분할기는 제2의 복수의 신호 경로들 중 적어도 하나로부터 제2 신호를 선택적으로 출력하도록 구성된 제2 스테이지를 포함하며, 상기 제2의 복수의 신호 경로들 각각은 별개 주파수를 가진 신호를 제공하도록 구성된다.
본 명세서가 많은 상세 내용들을 포함하지만, 이것들은 청구될 수 있을 범위에 대한 한계들로서 해석되지 않아야 하며, 오히려 특별한 예들에 특정된 특징들에 대한 설명들로서 해석되어야 한다. 분리된 구현들의 맥락에서 본 명세서에서 설명된 특징들은 또한 결합될 수 있다. 반대로, 단일의 구현의 맥락에서 설명된 다양한 특징들은 분리하여 또는 어떤 적합한 하부조합으로 또한 구현될 수 있다.
여러 예들이 설명되었다. 그럼에도 불구하고, 다양한 수정들이 만들어질 수 있다는 것이 이해될 것이다. 따라서, 다른 구현들도 다음의 청구항들의 범위 내에 존재한다.

Claims (23)

  1. 무선 센서 디바이스로:
    무선 신호를 무선으로 전달하도록 구성된 안테나;
    상기 안테나에 통신가능하게 결합된 믹서; 그리고
    로컬 발진기를 포함하며, 상기 로컬 발진기는:
    전압 제어 발진기;
    다중-스테이지 주파수 분할기; 및
    듀티-사이클 컨버터를 포함하며,
    상기 전압 제어 발진기의 출력 노드는 상기 다중-스테이지 주파수 분할기의 제1 스테이지의 입력 노드에 통신가능하게 결합되며,
    상기 다중-스테이지 주파수 분할기의 제1 스테이지의 출력 노드는 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 입력 노드에 통신가능하게 결합되며,
    상기 다중-스테이지 주파수 분할기의 제1 스테이지는 제1의 복수의 신호 경로들 중 적어도 하나로부터의 제1 신호를 상기 다중-스테이지 주파수 분할기의 제1 스테이지의 출력 노드로 선택적으로 출력하도록 구성되며,
    상기 제1의 복수의 신호 경로들 각각은 별개 주파수를 가진 신호를 제공하도록 구성되며,
    상기 다중-스테이지 주파수 분할기의 제2 스테이지는 제2의 복수의 신호 경로들 중 적어도 하나로부터의 제2 신호를 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 출력 노드로 선택적으로 출력하도록 구성되며,
    상기 제2의 복수의 신호 경로들 각각은 별개 주파수를 가진 신호를 제공하도록 구성되며, 그리고
    상기 다중-스테이지 주파수 분할기의 출력 노드는 상기 듀티-사이클 컨버터의 입력 노드에 통신가능하게 결합되며, 상기 듀티-사이클 컨버터의 출력 노드는 상기 믹서의 입력 노드에 통신가능하게 결합된, 무선 센서 디바이스.
  2. 제1항에 있어서,
    상기 안테나는 상기 무선 신호를 수신하고 그리고 라디오-주파수 노드를 통해 상기 믹서로 라디오-주파수 신호를 송신하도록 구성되며, 상기 믹서는 상기 라디오-주파수 신호를 다운-컨버트하도록 구성된, 무선 센서 디바이스.
  3. 제1항에 있어서
    상기 안테나는 상기 무선 신호를 전송하고 그리고 라디오-주파수 노드를 통해 상기 믹서로부터 라디오-주파수 신호를 수신하도록 구성되며, 상기 믹서는 신호를 상기 라디오-주파수 신호로 업-컨버트하도록 구성된, 무선 센서 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 듀티-사이클 컨버터는 25 퍼센트 듀티-사이클을 가지는 레퍼런스 신호를 출력하도록 구성된, 무선 센서 디바이스.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 듀티-사이클 컨버터는 제1 입력 노드를 구비한 제1 인버터 및 제2 입력 노드를 구비한 제2 인버터를 포함하며,
    상기 제1 인버터의 제1 출력 노드는 상기 제2 인버터의 제2 출력 노드에 통신가능하게 결합되어 상기 듀티-사이클 컨버터의 출력 노드를 형성하는, 무선 센서 디바이스.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제어 전압 발진기는 차동의 원래의 레퍼런스 신호를 출력하도록 구성되며, 상기 다중-스테이지 주파수 분할기는 차동의 분할된 레퍼런스 신호를 출력하도록 구성되며, 그리고 상기 듀티-사이클 컨버터는 차동의 듀티-사이클 컨버트된 신호를 출력하도록 구성된, 무선 센서 디바이스.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지는:
    제1 스위치를 구비한 상기 제1의 복수의 신호 경로들 중 제1 신호 경로; 그리고
    제2 스위치를 구비한 상기 제1의 복수의 신호 경로들 중 제2 신호 경로를 포함하며, 상기 제2 신호 경로는 상기 제1 스테이지의 입력 노드 상으로 입력된 상기 입력 신호의 주파수를 제2 나눔수 (divisor)로 분할하여 제2 분할 신호를 형성하도록 구성되며, 상기 제1 스위치 및 상기 제2 스위치는 하나가 폐쇄될 때에 다른 것이 개방되어 상기 제1 분할 신호 또는 상기 제2 분할 신호를 상기 제1 신호로서 선택적으로 출력하도록 구성되며; 그리고
    상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지는:
    제3 스위치를 구비한 상기 제2의 복수의 신호 경로들 중 제3 신호 경로로, 상기 제3 신호 경로는 상기 제2 스테이지의 입력 노드 상에 입력된 입력 신호의 주파수를 제3 나눔수로 분할하여 제3 분할 신호를 형성하도록 구성된, 제3 신호 경로; 그리고
    제4 스위치를 구비한 상기 제2의 복수의 신호 경로들 중 제4 신호 경로를 포함하며, 상기 제4 신호 경로는 상기 제2 스테이지의 입력 노드 상에 입력된 입력 신호의 주파수를 제4 나눔수로 분할하여 제4 분할 신호를 형성하도록 구성되며, 상기 제3 나눔수는 상기 제4 나눔수와 상이하며, 상기 제3 스위치 및 상기 제4 스위치는 하나가 폐쇄될 때에 다른 것이 개방되어 상기 제3 분할 신호 또는 상기 제4 분할 신호를 상기 제2 신호로서 선택적으로 출력하도록 구성된, 무선 센서 디바이스.
  8. 로컬 발진기로서:
    전압 제어 발진기;
    다중-스테이지 주파수 분할기; 그리고
    상기 다중-스테이지 주파수 분할기의 출력을 수신하도록 구성된 듀티-사이클 컨버터를 포함하며,
    상기 다중-스테이지 주파수 분할기는 제1 스테이지 및 제2 스테이지를 포함하며,
    상기 제1 스테이지는:
    상기 전압 제어 발진기로부터 제1 주파수를 구비한 제1 레퍼런스 신호를 수신하도록 구성된 제1 입력 노드;
    제1 제어 신호를 수신하도록 구성된 하나 이상의 스위치들; 및
    상기 제1 레퍼런스 신호로부터 제2 레퍼런스 신호를 생성하도록 구성된 제1 스테이지 회로를 포함하며, 상기 제2 레퍼런스 신호는 상기 제1 주파수 및 상기 제1 제어 신호에 의해 제어된 제1 나눔수의 몫인 제2 주파수를 가지며; 그리고
    상기 제2 스테이지는:
    상기 제1 스테이지로부터 상기 제2 레퍼런스 신호를 수신하도록 구성된 제2 입력 노드;
    제2 제어 신호를 수신하도록 구성된 하나 이상의 스위치들; 및
    상기 제2 레퍼런스 신호로부터 제3 레퍼런스 신호를 생성하도록 구성된 제2 스테이지 회로를 포함하며, 상기 제3 레퍼런스 신호는 상기 제2 주파수 및 상기 제2 제어 신호에 의해 제어된 제2 나눔수의 몫인 제3 주파수를 가지는, 로컬 발진기.
  9. 제8항에 있어서,
    상기 듀티-사이클 컨버터는 25 퍼센트 듀티-사이클을 가지는 레퍼런스 신호를 출력하도록 구성된, 로컬 발진기.
  10. 제8항에 있어서,
    상기 듀티-사이클 컨버터는 상기 다중-스테이지 주파수 분할기의 차동 출력을 수신하도록 구성되며,
    상기 듀티-사이클 컨버터는 상기 차동 출력의 양의 신호를 수신하도록 구성된 제3 입력 노드를 구비한 제1 인터버를 포함하며, 그리고 상기 차동 출력의 음의 신호를 수신하도록 구성된 제4 입력 노드를 구비한 제2 인터버를 포함하며,
    상기 제1 인버터의 제1 출력 노드는 상기 제2 인버터의 제2 출력 노드에 통신가능하게 결합되어 상기 듀티-사이클 컨버터의 출력 노드를 형성하는, 로컬 발진기.
  11. 제10항에 있어서,
    상기 제1 인버터는:
    제1 파워 서플라이 노드에 작동적으로 결합된 소스를 구비한 제1 p-타입 트랜지스터; 및
    제2 파워 서플라이 노드에 작동적으로 결합된 소스를 구비한 제1 n-타입 트랜지스터를 포함하며, 상기 제1 p-타입 트랜지스터의 게이트 및 상기 제1 n-타입 트랜지스터의 게이트는 상기 제1 인버터의 상기 제3 입력 노드로서 함께 작동적으로 결합되며; 그리고
    상기 제2 인버터는:
    상기 제1 파워 서플라이 노드에 작동적으로 결합된 소스를 구비한 제2 p-타입 트랜지스터; 및
    상기 제2 파워 서플라이 노드에 작동적으로 결합된 소스를 구비한 제2 n-타입 트랜지스터를 포함하며,
    상기 제2 p-타입 트랜지스터의 게이트 및 상기 제2 n-타입 트랜지스터의 게이트는 상기 제2 인버터의 상기 제4 입력 노드로서 함께 작동적으로 결합되며,
    상기 제1 p-타입 트랜지스터, 상기 제1 n-타입 트랜지스터, 상기 제2 p-타입 트랜지스터, 및 상기 제2 n-타입 트랜지스터 각자의 드레인들은 상기 듀티-사이클 컨버터의 출력 노드로서 함께 작동적으로 결합된, 로컬 발진기.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 레퍼런스 신호는 차동 제1 레퍼런스 신호이며,
    상기 제2 레퍼런스 신호는 차동 제2 레퍼런스 신호이며, 그리고
    상기 제3 레퍼런스 신호는 차동 제3 레퍼런스 신호인, 로컬 발진기.
  13. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지는:
    상기 제1 입력 노드에 통신가능하게 결합되며 그리고 상기 하나 이상의 제1 스위치들 중 상기 제1 제어 신호에 의해 제어가능한 제1 스위치를 포함하는 제1 신호 경로; 및
    상기 제1 입력 노드에 통신가능하게 결합되며 그리고 상기 하나 이상의 제1 스위치들 중 제2 스위치를 포함하는 제2 신호 경로를 포함하며; 그리고
    상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지는:
    상기 제2 입력 노드에 통신가능하게 결합되며 그리고 제2 주파수 분할기 및 상기 하나 이상의 제2 스위치들 중의 제3 스위치를 포함한 제3 신호 경로; 및
    상기 제2 입력 노드에 통신가능하게 결합되며 그리고 제3 주파수 분할기 및 상기 하나 이상의 제2 스위치들 중의 제4 스위치를 포함한 제4 신호 경로를 포함하는, 로컬 발진기.
  14. 원래의 레퍼런스 신호를 전압 제어 발진기로부터 다중-스테이지 주파수 분할기의 제1 스테이지의 입력 노드로 출력하는 단계;
    제1 스테이지 레퍼런스 신호를 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지로부터 상기 다중-스테이지 주파수 분할기의 제2 스테이지의 입력 노드로 출력하는 단계로, 상기 제1 스테이지 레퍼런스 신호는 상기 다중-스테이지 주파수 분할기의 상기 제1 스테이지 내 제1 신호 경로들로부터 선택되며, 상기 제1 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된, 제1 스테이지 레퍼런스 신호 출력 단계; 그리고
    제2 스테이지 레퍼런스 신호를 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지로부터 출력하는 단계로, 상기 제2 스테이지 레퍼런스 신호는 상기 다중-스테이지 주파수 분할기의 상기 제2 스테이지 내 제2 신호 경로들로부터 선택되며, 상기 제2 신호 경로들은 별개의 주파수들을 가진 신호들을 산출하도록 구성된, 제2 스테이지 레퍼런스 신호 출력 단계를 포함하는, 방법.
  15. 제14항에 있어서,
    상기 제2 스테이지 레퍼런스 신호를 듀티-사이클 컨버터의 입력 노드로 입력하는 단계; 그리고
    상기 듀티-사이클 컨버터의 출력 노드로부터 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호를 출력하는 단계를 더 포함하는, 방법.
  16. 제15항에 있어서,
    저 주파수 신호를 상기 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호를 이용하여 라디오 주파수 신호로 업-컨버트하는 단계를 더 포함하는, 방법.
  17. 제15항에 있어서,
    라디오 주파수 신호를 상기 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호를 이용하여 저 주파수 신호로 다운-컨버트하는 단계를 더 포함하는, 방법.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    상기 제2 스테이지 레퍼런스 신호는 50%의 듀티-사이클을 가지며, 그리고 상기 듀티-사이클 컨버트된 제2 스테이지 레퍼런스 신호는 25%의 듀티-사이클을 가지는, 방법.
  19. 제15항 내지 제17항 중 어느 한 항에 있어서,
    상기 듀티-사이클 컨버터는 제1 인버터 및 제2 인버터를 포함하며,
    상기 제1 인버터의 출력 및 상기 제2 인버터의 출력은 상기 듀티-사이클 컨버터의 상기 출력 노드로서 통신가능하게 함께 결합된, 방법.
  20. 제19항에 있어서,
    상기 제1 컨버터 및 상기 제2 컨버터는:
    제1 파워 서플라이 노드에 작동적으로 결합된 소스를 구비한 p-타입 트랜지스터; 그리고
    제2 파워 서플라이 노드에 작동적으로 결합된 소스를 구비한 n-타입 트랜지스터를 포함하며, 상기 p-타입 트랜지스터의 게이트 및 상기 n-타입 트랜지스터의 게이트는 작동적으로 함께 결합되며,
    상기 p-타입 트랜지스터의 드레인 및 상기 n-타입 트랜지스터의 드레인은 작동적으로 함께 결합된, 방법.
  21. 무선 센서 디바이스로서:
    무선 신호를 무선으로 전달하도록 구성된 안테나;
    상기 안테나에 통신가능하게 결합된 믹서; 그리고
    로컬 발진기를 포함하며, 상기 로컬 발진기는;
    전압 제어 발진기 (VCO);
    상기 믹서에 통신가능하게 결합된 듀티-사이클 컨버터; 그리고
    상기 VCO 및 상기 듀티-사이클 컨버터에 통신가능하게 결합된 주파수 분할기 회로를 포함하며, 상기 주파수 분할기 회로는:
    상기 VCO로부터 VCO 주파수를 가지는 VCO 신호를 수신하도록 구성된 입력 노드;
    각자의 제어 신호들을 수신하도록 구성된 스위치들; 그리고
    상기 VCO 신호로부터 레퍼런스 신호를 생성하도록 구성된 회로를 포함하며, 상기 레퍼런스 신호는 상기 VCO 주파수 및 상기 제어 신호들에 의해 제어된 나눔수의 몫인 레퍼런스 신호 주파수를 가지는, 무선 센서 디바이스.
  22. 제21항에 있어서,
    상기 주파수 분할기 회로는 다중-스테이지 주파수 분할기를 포함하는, 무선 센서 디바이스.
  23. 제22항에 있어서,
    상기 다중-스테이지 주파수 분할기는:
    제1의 복수의 신호 경로들 중 적어도 하나로부터 제1 신호를 선택적으로 출력하도록 구성된 제1 스테이지로, 상기 제1의 복수의 신호 경로들 각각은 별개의 주파수를 가진 신호를 제공하도록 구성된, 제1 스테이지; 그리고
    제2의 복수의 신호 경로들 중 적어도 하나로부터 제2 신호를 선택적으로 출력하도록 구성된 제2 스테이지로, 상기 제2의 복수의 신호 경로들 각각은 별개의 주파수를 가진 신호를 제공하도록 구성된, 제2 스테이지를 포함하는, 무선 센서 디바이스.
KR1020187023333A 2016-03-01 2016-12-13 무선 센서 디바이스에서 로컬 발진기 신호들 생성 KR102098944B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/057,921 US9680461B1 (en) 2016-03-01 2016-03-01 Generating local oscillator signals in a wireless sensor device
US15/057,921 2016-03-01
PCT/CA2016/051463 WO2017147684A1 (en) 2016-03-01 2016-12-13 Generating local oscillator signals in a wireless sensor device

Publications (2)

Publication Number Publication Date
KR20180102640A true KR20180102640A (ko) 2018-09-17
KR102098944B1 KR102098944B1 (ko) 2020-04-08

Family

ID=59009404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187023333A KR102098944B1 (ko) 2016-03-01 2016-12-13 무선 센서 디바이스에서 로컬 발진기 신호들 생성

Country Status (7)

Country Link
US (1) US9680461B1 (ko)
EP (1) EP3424142A4 (ko)
JP (1) JP6746717B2 (ko)
KR (1) KR102098944B1 (ko)
CN (1) CN109075743B (ko)
CA (1) CA3012393C (ko)
WO (1) WO2017147684A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3736994B1 (en) * 2019-05-09 2023-05-03 Nxp B.V. Accurate end of pause-a detection for near field communications
US20240068812A1 (en) * 2022-08-24 2024-02-29 Panasonic Intellectual Property Management Co., Ltd. Continuous monitoring of gyroscope sensor forced-to-rebalance loop electronics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030009159A (ko) * 2001-07-18 2003-01-29 마츠시타 덴끼 산교 가부시키가이샤 트래킹 오차 검출 장치
KR20100124828A (ko) * 2008-03-20 2010-11-29 퀄컴 인코포레이티드 저감된 전력-소모 수신기

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236059B2 (ja) 1997-03-12 2009-03-11 エヌエックスピー ビー ヴィ 周波数変換回路
US6166571A (en) 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US20020030546A1 (en) * 2000-05-31 2002-03-14 Keating Pierce Vincent Frequency synthesizer having an offset frequency summation path
WO2002067413A2 (en) * 2001-02-16 2002-08-29 Analog Devices, Inc. Transmitter and receiver circuit for radio frequency
US6915117B2 (en) 2001-05-03 2005-07-05 International Business Machines Corporation Multistage modulation architecture and method in a radio
US7099643B2 (en) 2003-05-27 2006-08-29 Broadcom Corporation Analog open-loop VCO calibration method
US7113009B2 (en) 2004-03-24 2006-09-26 Silicon Laboratories Inc. Programmable frequency divider
US20060214706A1 (en) * 2005-03-25 2006-09-28 Temple Robert E Reduced phase noise frequency divider
KR101172349B1 (ko) * 2006-01-24 2012-08-14 삼성전자주식회사 다중 대역 ｒｆ 수신기를 위한 다중 주파수 합성 장치 및방법
US7777579B2 (en) * 2006-12-29 2010-08-17 Broadcom Corporation Local oscillation generator with mixer having reduced signal power consumption
TWI329423B (en) * 2007-01-19 2010-08-21 Faraday Tech Corp Wide-locking range phase locked loop using adaptive post division technique
DE602008005157D1 (de) * 2007-05-08 2011-04-07 Nxp Bv Kalibrationsfreie lokale oszillatorsignalerzeugung für einen oberwellenunterdrückungsmischer
TWI341090B (en) * 2007-05-14 2011-04-21 Alcor Micro Corp Frequency synthesizer applied to frequency hopping system
US7941115B2 (en) * 2007-09-14 2011-05-10 Qualcomm Incorporated Mixer with high output power accuracy and low local oscillator leakage
US7821315B2 (en) 2007-11-08 2010-10-26 Qualcomm Incorporated Adjustable duty cycle circuit
TWI348280B (en) 2008-01-21 2011-09-01 Univ Nat Taiwan Dual injection locked frequency dividing circuit
TWI355805B (en) * 2008-06-03 2012-01-01 Ind Tech Res Inst Frequency divider
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
US20100253398A1 (en) * 2009-04-03 2010-10-07 Skyworks Solutions, Inc. Fully Differential Single-Stage Frequency Divider Having 50% Duty Cycle
US8169270B2 (en) 2009-05-07 2012-05-01 Qualcomm Incorporated Overlapping, two-segment capacitor bank for VCO frequency tuning
US8212592B2 (en) 2009-08-20 2012-07-03 Qualcomm, Incorporated Dynamic limiters for frequency dividers
US8761710B2 (en) * 2010-06-03 2014-06-24 Broadcom Corporation Portable computing device with a saw-less transceiver
GB201115119D0 (en) * 2011-09-01 2011-10-19 Multi Mode Multi Media Solutions Nv Generation of digital clock for system having RF circuitry
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US20140266361A1 (en) * 2013-03-15 2014-09-18 Texas Instruments Incorporated Duty cycle correction circuit
US9503066B2 (en) * 2013-07-08 2016-11-22 Micron Technology, Inc. Apparatuses and methods for phase interpolating clock signals and for providing duty cycle corrected clock signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030009159A (ko) * 2001-07-18 2003-01-29 마츠시타 덴끼 산교 가부시키가이샤 트래킹 오차 검출 장치
KR20100124828A (ko) * 2008-03-20 2010-11-29 퀄컴 인코포레이티드 저감된 전력-소모 수신기

Also Published As

Publication number Publication date
KR102098944B1 (ko) 2020-04-08
CN109075743A (zh) 2018-12-21
JP6746717B2 (ja) 2020-08-26
EP3424142A4 (en) 2019-10-30
CN109075743B (zh) 2022-04-12
EP3424142A1 (en) 2019-01-09
JP2019512195A (ja) 2019-05-09
CA3012393A1 (en) 2017-09-08
CA3012393C (en) 2020-11-17
WO2017147684A1 (en) 2017-09-08
US9680461B1 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
US7474885B2 (en) Passive subharmonic mixer
US9124335B1 (en) Wideband receiver robust to radio frequency harmonics
US8868007B2 (en) DC offset cancellation
US9847772B2 (en) N-path filters with flatter frequency response
CN109565291A (zh) 通过基于限幅振荡的校准的双二阶滤波器的中心频率和q调谐
US8493136B2 (en) Driver circuit and a mixer circuit receiving a signal from the driver circuit
CN102075488A (zh) 正交调制器和内置正交调制器的半导体集成电路
KR102098944B1 (ko) 무선 센서 디바이스에서 로컬 발진기 신호들 생성
US8442472B2 (en) Technique to generate divide by two and 25% duty cycle
US9037106B2 (en) Baseband harmonic rejection circuit
US8526905B2 (en) Merged filter-transconductor-upconverter
US10897236B2 (en) Wideband signal buffer
US20230403022A1 (en) Digital-to-analog converter (dac) with adaptive calibration scheme
US9479132B2 (en) Signal conversion with gain in the forward path
US20090039943A1 (en) Mixer and transceiver having the mixer
CN109314498A (zh) 具有轨到轨输出摆幅的源极退化的放大级
US10547289B2 (en) High order miller N-path filter
US11677390B2 (en) Multimode frequency multiplier
Yishay et al. High-performance 81–86 GHz transceiver chipset for Point-to-Point communication in SiGe BiCMOS technology
US11038493B1 (en) Local oscillator (LO) for wireless communication
US20240204753A1 (en) Wideband current-mode low-pass filter circuits
US20150280762A1 (en) Phase Correction Apparatus and Method
KR20210024416A (ko) 무선 통신 시스템에서 신호를 상향 변환하기 위한 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant