KR20180092436A - Preparation method of thin film transistor - Google Patents
Preparation method of thin film transistor Download PDFInfo
- Publication number
- KR20180092436A KR20180092436A KR1020170018104A KR20170018104A KR20180092436A KR 20180092436 A KR20180092436 A KR 20180092436A KR 1020170018104 A KR1020170018104 A KR 1020170018104A KR 20170018104 A KR20170018104 A KR 20170018104A KR 20180092436 A KR20180092436 A KR 20180092436A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- indium
- zinc
- insulating layer
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 32
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 239000012153 distilled water Substances 0.000 claims description 7
- 229960001296 zinc oxide Drugs 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- YHMKWOWVAIPFMP-UHFFFAOYSA-N [O-2].[Fe+2].[In+3].[Zn+2] Chemical compound [O-2].[Fe+2].[In+3].[Zn+2] YHMKWOWVAIPFMP-UHFFFAOYSA-N 0.000 claims description 4
- 238000009835 boiling Methods 0.000 claims description 4
- 229910003437 indium oxide Inorganic materials 0.000 claims description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 4
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 4
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 229910020923 Sn-O Inorganic materials 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 2
- 229910006854 SnOx Inorganic materials 0.000 claims 1
- 229910007541 Zn O Inorganic materials 0.000 claims 1
- TUDPMSCYVZIWFW-UHFFFAOYSA-N [Ti].[In] Chemical compound [Ti].[In] TUDPMSCYVZIWFW-UHFFFAOYSA-N 0.000 claims 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 239000001301 oxygen Substances 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 239000004372 Polyvinyl alcohol Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229920003023 plastic Polymers 0.000 description 8
- 239000004033 plastic Substances 0.000 description 8
- 229920000052 poly(p-xylylene) Polymers 0.000 description 8
- 229920002451 polyvinyl alcohol Polymers 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920000573 polyethylene Polymers 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004937 angle-resolved X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910018516 Al—O Inorganic materials 0.000 description 1
- 229910018512 Al—OH Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001912 gas jet deposition Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본원은 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor.
박막 트랜지스터(Thin Film Transistor, TFT)는 전계 효과 트랜지스터(Field Effect Transistor, FET)의 일종이다. TFT는 기본 구성으로서 게이트, 소스 및 드레인 전극을 갖춘 3단자 소자이다. 또한, 기판 상에 성막한 반도체 박막을 전자 또는 홀이 이동하는 채널층으로서 이용하여 게이트에 전압을 인가하고 채널층에 흐르는 전류를 제어하여 소스와 드레인 전극 사이의 전류를 스위칭하는 기능을 갖는 능동 소자이다. TFT는 현재 가장 많이 실용화되어 있는 전자 기기이다. BACKGROUND ART Thin film transistors (TFTs) are a kind of field effect transistors (FETs). The TFT is a three-terminal device having a gate, a source, and a drain electrode as a basic structure. In addition, a semiconductor thin film formed on a substrate is used as a channel layer in which electrons or holes are moved to apply an electric voltage to a gate, control an electric current flowing in the channel layer, and thereby to switch an electric current between a source and a drain electrode to be. TFT is the most widely used electronic device.
최근 휘거나 구부리더라도 물성의 저하 없이 사용 가능한 차세대 플렉시블 전자기기가 요구됨에 따라, 플렉시블 TFT 구현을 위한 연구가 진행되고 있다. 그 중 넓은 밴드갭을 가지고 있어 가시광 영역에서 투명한 금속 산화물 반도체의 TFT에 대한 관심이 집중되고 있다. Recently, flexible and flexible electronic devices that can be used without deterioration of physical properties are required even if they are bent or bent. Therefore, studies are underway to realize flexible TFTs. Among them, the TFT has a wide bandgap and attention is focused on a transparent metal oxide semiconductor TFT in a visible light region.
산화물 반도체의 경우, 고온에서 장시간 열처리를 통해 금속과 산소와의 강한 결합을 유도하고 결함을 제어했다. 하지만 결함의 제어가 용이하지 않고 높은 공정 온도로 인한 비용과 다양한 소자에 응용하기 어려운 문제점들이 있다. 특히 플렉시블 전자기기 구현을 위한 고분자 소자에 응용하기 어렵다는 문제점이 있어, 이를 해결하기 위한 저온공정이 요구되고 있다. In the case of oxide semiconductors, heat treatment at a high temperature for a long time induces a strong bond between the metal and oxygen and controls the defect. However, it is difficult to control defects, and there are problems in cost due to high process temperature and difficulty in application to various devices. In particular, there is a problem that it is difficult to apply to a polymer device for implementing a flexible electronic device, and a low-temperature process for solving the problem is required.
하지만, 저온에서 산화물 반도체 공정을 진행할 경우, 낮은 성장 온도로 인한 반도체 소재 내의 산소 결함 및 불순물로 인해 낮은 전기적 특성과 신뢰성의 문제가 있다. However, when the oxide semiconductor process is performed at a low temperature, there is a problem of low electrical characteristics and reliability due to oxygen defects and impurities in the semiconductor material due to a low growth temperature.
본원의 배경이 되는 기술은 일본공개특허공보 제2011-108739호는 박막 트랜지스터 기판, 그 제조 방법 및 화상 표시 장치에 관한 것이다. 그러나, 상기 공개특허는 열처리 시간에 따른 TFT의 전기적 성질을 개시하고 있지 않다.BACKGROUND ART [0002] Japanese Patent Laid-Open Publication No. 2011-108739 relates to a thin film transistor substrate, a manufacturing method thereof, and an image display apparatus. However, the above-mentioned patent does not disclose the electrical properties of the TFT according to the heat treatment time.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 박막 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a thin film transistor.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들에 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.It should be understood, however, that the technical scope of the embodiments of the present invention is not limited to the above-described technical problems, and other technical problems may exist.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1측면은, 기판 상에 산화 알루미늄(Al2O3)을 포함하는 절연층을 형성하는 단계; 상기 절연층 상에 산화물 반도체를 포함하는 채널층을 형성하는 단계; 및 상기 절연층 및 상기 채널층을 수증기 분위기 하에서 열처리하는 단계를 포함하는, 박막 트랜지스터의 제조 방법을 제공한다. As a technical means for achieving the above technical object, the first aspect of the present invention provides a method of manufacturing a semiconductor device, comprising: forming an insulating layer containing aluminum oxide (Al 2 O 3 ) on a substrate; Forming a channel layer including an oxide semiconductor on the insulating layer; And heat treating the insulating layer and the channel layer under a steam atmosphere.
본원의 일 구현예에 따르면, 상기 열처리는 100℃ 이하의 온도에서 수행되는 것 일 수 있으나, 이에 제한되는 것은 아니다. According to one embodiment of the present invention, the heat treatment may be performed at a temperature of 100 DEG C or lower, but is not limited thereto.
본원의 일 구현예에 따르면, 상기 절연층을 형성하기 전 게이트 전극을 형성하는 단계 및 상기 열처리 단계 이 후 소스 및 드레인 전극을 형성하는 단계를 추가 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다. According to an embodiment of the present invention, the method may further include forming a gate electrode before forming the insulating layer, and forming the source and drain electrodes after the heat treatment, but the present invention is not limited thereto.
본원의 일 구현예에 따르면, 상기 산화물 반도체는 인듐-갈륨-아연-산화물(In-Ga-Zn-O), 산화아연(ZnO), 산화인듐(In2O3), 산화주석(SnOx), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 아연-주석-산화물(Zn-Sn-O), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 인듐-아연-주석-산화물(In-Zn-Sn-O), 인듐-티타늄-주석-산화물(In-Ti-Sn-O), 인듐-알루미늄-아연 산화물(InAlZnO), 인듐-철-아연 산화물(InFeZnO) 및 이들의 조합들로 이루어진 군에서 선택된 반도체막을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다. According to an embodiment of the present invention, the oxide semiconductor may include indium-gallium-zinc-oxide (In-Ga-Zn-O), zinc oxide (ZnO), indium oxide (In 2 O 3 ), tin oxide (In-Zn-O), indium-zinc-oxide (In-Zn-O), indium-zinc-oxide (In-Sn-O), indium-zinc-tin-oxide (In-Zn-Sn-O), indium- But is not limited to, a semiconductor film selected from the group consisting of aluminum-zinc oxide (InAlZnO), indium-iron-zinc oxide (InFeZnO), and combinations thereof.
본원의 일 구현예에 따르면, 상기 수증기는 증류수를 끓여 공급되는 것일 수 있으나, 이에 제한되는 것은 아니다. According to one embodiment of the present invention, the water vapor may be supplied by boiling distilled water, but is not limited thereto.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described task solution is merely exemplary and should not be construed as limiting the present disclosure. In addition to the exemplary embodiments described above, there may be additional embodiments in the drawings and the detailed description of the invention.
전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 박막 트랜지스터의 제조 방법은 수증기를 만들 수 있는 물을 사용하기 때문에 가격 경쟁력에서 우수하고 저온 공정으로 진행되기 때문에 용융온도가 낮은 고분자 기판을 이용한 TFT 제작에 용이하다. According to the above-described method of manufacturing a thin film transistor according to the present invention, since water for producing water vapor is used, it is excellent in cost competitiveness and proceeds to a low-temperature process. Therefore, TFT fabrication using a polymer substrate having a low melting temperature .
또한, n형 산화물 반도체 박막의 전기적 성능과 플라즈마에 의해 손상된 산화 알루미늄의 전기적 성능을 향상시킨 특성을 이용하여 다른 불안정한 n형 산화물 반도체나 손상된 옥사이드 박막에서도 응용이 가능하다. Further, the present invention can be applied to other unstable n-type oxide semiconductors or damaged oxide thin films by using the characteristics of improving the electrical performance of the n-type oxide semiconductor thin film and the damage of the aluminum oxide damaged by the plasma.
도 1은 본원의 일 구현예에 따른 박막 트랜지스터의 제조방법의 순서도이다.
도 2는 본원의 일 구현예에 따른 플렉시블 기판 상에 박막 트랜지스터를 형성하는 제조방법의 순서도이다.
도 3은 본원의 일 구현예에 따른 플렉시블 기판 상의 박막 트랜지스터를 형성하는 제조방법의 개략도이다.
도 4는 본 발명의 일 실시예에 따른 결과 사진이다.
도 5는 본 발명의 일 실시예에 따라 도출된 제 1 실혐 결과의 그래프이다.
도 6은 본 발명의 일 실시예에 따라 도출된 제 2실험 결과의 그래프이다.
도 7은 본 발명의 일 실시예에 따라 도출된 제 2실험 결과의 그래프이다.
도 8은 본 발명의 일 실시예에 따라 도출된 제 3실험 결과의 그래프이다.
도 8은 본 발명의 일 실시예에 따라 도출된 제 3실험 결과의 그래프이다.
도 9는 본 발명의 일 실시예에 따라 도출된 제 3실험 결과의 그래프이다.1 is a flowchart of a method of manufacturing a thin film transistor according to an embodiment of the present invention.
2 is a flowchart of a manufacturing method of forming a thin film transistor on a flexible substrate according to an embodiment of the present invention.
3 is a schematic diagram of a method of manufacturing a thin film transistor on a flexible substrate according to an embodiment of the present invention.
4 is a photograph of a result according to an embodiment of the present invention.
5 is a graph of a first actual result obtained according to an embodiment of the present invention.
6 is a graph of a second experimental result derived in accordance with an embodiment of the present invention.
7 is a graph of a second experimental result derived in accordance with an embodiment of the present invention.
8 is a graph of a third experimental result derived in accordance with an embodiment of the present invention.
8 is a graph of a third experimental result derived in accordance with an embodiment of the present invention.
9 is a graph of a third experimental result derived in accordance with an embodiment of the present invention.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.It will be appreciated that throughout the specification it will be understood that when a member is located on another member "top", "top", "under", "bottom" But also the case where there is another member between the two members as well as the case where they are in contact with each other.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다. As used herein, the terms "about," " substantially, "and the like are used herein to refer to or approximate the numerical value of manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to prevent unauthorized exploitation by unauthorized intruders of the mentioned disclosure. Also, throughout the present specification, the phrase " step "or" step "does not mean" step for.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term "combination thereof" included in the expression of the machine form means one or more combinations or combinations selected from the group consisting of the constituents described in the expression of the machine form, And the like.
본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A, B, 또는, A 및 B" 를 의미한다. Throughout this specification, the description of "A and / or B" means "A, B, or A and B".
이하에서는 본원의 박막 트랜지스터의 제조 방법에 대하여 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다. Hereinafter, a method of manufacturing the thin film transistor of the present invention will be described in detail with reference to the embodiments, examples and drawings. However, the present invention is not limited to these embodiments and examples and drawings.
본원의 제 1측면은 기판 상에 산화 알루미늄(Al2O3)을 포함하는 절연층을 형성하는 단계; 상기 절연층 상에 산화물 반도체를 포함하는 채널층을 형성하는 단계; 및 상기 절연층 및 상기 채널층을 수증기 분위기 하에서 열처리하는 단계를 포함하는, 박막 트랜지스터의 제조 방법에 관한 것이다. According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an insulating layer on a substrate, the insulating layer including aluminum oxide (Al 2 O 3 ); Forming a channel layer including an oxide semiconductor on the insulating layer; And a step of heat-treating the insulating layer and the channel layer in a water vapor atmosphere.
도1은 본원의 일 구현예에 따른 박막 트랜지스터의 제조 방법의 순서도이다. 1 is a flowchart of a method of manufacturing a thin film transistor according to an embodiment of the present invention.
먼저, 기판 상에 산화 알루미늄을 포함하는 절연층을 형성한다(S110).First, an insulating layer containing aluminum oxide is formed on a substrate (S110).
상기 기판은 유리 기판, 플라스틱 기판, 실리콘 기판, 사파이어 기판, 질화물 기판 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The substrate may include, but is not limited to, a material selected from the group consisting of a glass substrate, a plastic substrate, a silicon substrate, a sapphire substrate, a nitride substrate, and combinations thereof.
상기 플라스틱 기판은 파릴렌 (parylene), 폴리 에테르술폰(PES), 폴리 에틸렌나프탈레이트(PEN), 폴리에틸렌 테레프타레이트(PET), 폴리 카보네이트(PC), 폴리 스티렌(PS), 폴리 이미드(PI), 폴리 에틸린(PE) 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The plastic substrate may be formed of at least one selected from the group consisting of parylene, polyethersulfone (PES), polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polycarbonate (PC), polystyrene (PS) ), Polyethylenes (PEs), and combinations thereof.
상기 절연층은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 실리카(SiO2), 산화 티타늄(TiO2) 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The insulating layer may comprise a material selected from the group consisting of aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), silica (SiO 2 ), titanium oxide (TiO 2 ), and combinations thereof, But is not limited thereto.
이어서, 상기 절연층 상에 산화물 반도체를 포함하는 채널층을 형성한다(S120).Next, a channel layer including an oxide semiconductor is formed on the insulating layer (S120).
본원의 일 구현예에 따르면, 상기 산화물 반도체는 인듐-갈륨-아연-산화물(In-Ga-Zn-O), 산화아연(ZnO), 산화인듐(In2O3), 산화주석(SnOx), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 아연-주석-산화물(Zn-Sn-O), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 인듐-아연-주석-산화물(In-Zn-Sn-O), 인듐-티타늄-주석-산화물(In-Ti-Sn-O), 인듐-알루미늄-아연 산화물(InAlZnO), 인듐-철-아연 산화물(InFeZnO) 및 이들의 조합들로 이루어진 군에서 선택된 반도체막을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.According to an embodiment of the present invention, the oxide semiconductor may include indium-gallium-zinc-oxide (In-Ga-Zn-O), zinc oxide (ZnO), indium oxide (In 2 O 3 ), tin oxide (In-Zn-O), indium-zinc-oxide (In-Zn-O), indium-zinc-oxide (In-Sn-O), indium-zinc-tin-oxide (In-Zn-Sn-O), indium- But is not limited to, a semiconductor film selected from the group consisting of aluminum-zinc oxide (InAlZnO), indium-iron-zinc oxide (InFeZnO), and combinations thereof.
이어서, 상기 절연층 및 상기 채널층을 수증기 분위기 하에서 열처리한다(S130).Subsequently, the insulating layer and the channel layer are heat-treated in a steam atmosphere (S130).
본원의 일 구현예에 따르면, 상기 열처리는 100℃ 이하의 온도에서 수행되는 것 일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the heat treatment may be performed at a temperature of 100 DEG C or lower, but is not limited thereto.
본원의 일 구현예에 따르면, 상기 수증기는 증류수를 끓여서 공급되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the water vapor may be supplied by boiling distilled water, but is not limited thereto.
상기 수증기 분위기의 습도는 50% 내지 95%일 수 있으나, 이에 제한되는 것은 아니다. The humidity of the steam atmosphere may be 50% to 95%, but is not limited thereto.
상기 수증기 분위기 하에서 열처리하는 단계는 1시간 내지 20시간 동안 진행되는 것 일 수 있으나, 이에 제한되는 것은 아니다. The step of heat-treating in the steam atmosphere may be conducted for 1 to 20 hours, but is not limited thereto.
상기 절연층을 형성하기 전 게이트 전극을 형성하는 단계 및 상기 열처리 단계 이 후 소스 및 드레인 전극을 형성하는 단계를 추가 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다. Forming a gate electrode before forming the insulating layer, and forming the source and drain electrodes after the heat treatment step, but the present invention is not limited thereto.
상기 게이트, 소스 및 드레인 전극은 몰리브데넘(Mo), 구리(Cu), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 은(Ag), 철(Fe), 알루미늄(Al) 및 이들의 조합들로 이루어진 군에서 선택된 금속을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The gate, source and drain electrodes may be formed of at least one selected from the group consisting of molybdenum (Mo), copper (Cu), platinum (Pt), nickel (Ni), titanium (Ti), gold (Au), silver (Ag) But are not limited to, metals selected from the group consisting of aluminum (Al) and combinations thereof.
상기 수증기를 이용한 열처리를 통해 상기 산화 알루미늄 절연층이 형성할 때 발생한 플라즈마로 인한 손상을 치유할 수 있다. The heat treatment using the steam can heal damages caused by plasma generated when the aluminum oxide insulating layer is formed.
상기 수증기 분위기에서 발생하는 산소가 상기 산화 알루미늄 절연층 내부의 결합하지 못한 원자들과 결합하여 안정화할 수 있다. Oxygen generated in the steam atmosphere can be stabilized by bonding with atoms that can not bond in the aluminum oxide insulating layer.
도 2는 플라스틱 기판에 박막 트랜지스터(100)를 형성하는 제조 방법의 순서도이다. 2 is a flowchart of a manufacturing method of forming the
도 2를 참조하면, 먼저 리지드(rigid) 기판(200) 상에 희생층 (300)을 스핀코팅 기법으로 형성하였다(S210).Referring to FIG. 2, a
상기 리지드(rigid) 기판(200)은 유리 기판, 실리콘 기판, 사파이어 기판, 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The
상기 희생층 (300)은 수용성 폴리비닐 알코올(PVA)을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The
이어서, 상기 희생층(300) 상에 플라스틱 기판(110)을 형성하였다(S220). Next, a
상기 플라스틱 기판(110)은 파릴렌 (parylene), 폴리 에테르술폰(PES), 폴리 에틸렌나프탈레이트(PEN), 폴리에틸렌 테레프타레이트(PET), 폴리 카보네이트(PC), 폴리 스티렌(PS), 폴리 이미드(PI), 폴리 에틸린(PE) 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The
상기 플라스틱 기판(110)은 CVD(Chemical vapor deposition) 기법으로 형성할 수 있으나, 이에 제한되는 것은 아니다.The
이어서, 상기 플라스틱 기판(110) 상에 박막 트랜지스터TFT(Thin film transistor) (100)를 형성하였다(S230).Subsequently, a thin film transistor TFT (Thin Film Transistor) 100 is formed on the plastic substrate 110 (S230).
상기 TFT(100)를 형성하는 단계는 진공 공정, 용액 공정 및 이들의 조합들로 이루어진 군에서 선택된 공정에 수행되는 것 일 수 있으나, 이에 제한되는 것은 아니다.The step of forming the
상기 진공 공정은 플라즈마 증착법, 전기 도금법, 가스 반응법, 열 증착법, 스퍼터링법, 화학기상 증착법, 레이저 처리 화학 기상 증착법, 이온 플레이팅법, 캐소드 아크 처리법, 제트 기상 증착법을 및 이들의 조합들로 이루어진 군에서 선택된 공정을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The vacuum process may be a plasma process, an electroplating process, a gas reaction process, a thermal vapor deposition process, a sputtering process, a chemical vapor deposition process, a laser treatment chemical vapor deposition process, an ion plating process, a cathode arc process process, a jet vapor deposition process, But is not limited to, the process selected in FIG.
상기 용액 공정은 스핀 코팅, 드롭 캐스팅, 잉크젯 프린팅, 스크린 프린팅, 닥터 레이드, 분사법(spraying), 침지법(dipping), 롤-투-롤(roll-to-roll), 나노 임프린트 및 이들의 조합들로 이루어진 군에서 선택된 공정을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The solution process may be performed by a variety of processes including spin coating, drop casting, inkjet printing, screen printing, doctor raid, spraying, dipping, roll-to-roll, nanoimprint, But are not limited to, those selected from the group consisting of:
상기 TFT(100) 형성은 먼저, 상기 플라스틱 기판(110) 상에 게이트(131)를 형성한다. In forming the
상기 게이트(131)는 몰리브데넘(Mo), 구리(Cu), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 은(Ag), 철(Fe), 알루미늄(Al) 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The
이어서, 상기 게이트(131) 상에 절연층(140)을 형성한다.Then, an insulating
상기 절연층(140)은 산화 알루미늄(Al2O3), 산화 지르코늄(ZrO2), 실리카(SiO2), 산화 티타늄(TiO2) 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다. The insulating
이어서, 상기 절연층(140) 상에 채널층(12)을 형성한다. Then, a
상기 채널층(120)은 인듐-갈륨-아연-산화물(In-Ga-Zn-O), 산화아연(ZnO), 산화인듐(In2O3), 산화주석(SnOx), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 아연-주석-산화물(Zn-Sn-O), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 인듐-아연-주석-산화물(In-Zn-Sn-O), 인듐-티타늄-주석-산화물(In-Ti-Sn-O), 인듐-알루미늄-아연 산화물(InAlZnO), 인듐-철-아연 산화물(InFeZnO) 및 이들의 조합들로 이루어진 군에서 선택된 것일 수 있으나, 이에 제한되는 것은 아니다. The
이어서, 상기 채널층(120)이 증착된 TFT(100)를 수증기 분위기 하에서 열처리한다. Then, the
상기 열처리는 100℃ 이하의 온도에서 수행되는 것 일 수 있으나, 이에 제한되는 것은 아니다.The heat treatment may be performed at a temperature of 100 ° C or lower, but is not limited thereto.
상기 수증기는 증류수를 끓여 공급되는 것일 수 있으나, 이에 제한되는 것은 아니다.The water vapor may be supplied by boiling distilled water, but is not limited thereto.
상기 수증기 분위기 하에서 열처리하는 단계는 1시간 내지 20시간 동안 진행되는 것일 수 있으나, 이에 제한되는 것은 아니다. The step of heat-treating in the steam atmosphere may be conducted for 1 to 20 hours, but is not limited thereto.
이어서, 상기 열처리된 채널층(120)상에 소스(132) 및 드레인(133) 전극을 형성한다. Subsequently, a
상기 소스(132) 및 드레인(133) 전극은 몰리브데넘(Mo), 구리(Cu), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 은(Ag), 철(Fe), 알루미늄(Al) 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The
이어서, 상기 TFT(100)를 증류수(400)에 충분히 담가 희생층(300)을 제거한다(S240).Subsequently, the
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to the following examples. However, the following examples are for illustrative purposes only and are not intended to limit the scope of the present invention.
[실시예][Example]
유리 기판 상에 희생층으로서 수용성 폴리비닐 알코올(PVA)을 스핀코팅 기법으로 형성하였다. Water-soluble polyvinyl alcohol (PVA) was formed as a sacrificial layer on a glass substrate by a spin coating technique.
상기 폴리비닐 알코올 상에 파릴렌을 CVD(Chemical vapor deposition)기법으로 형성하였다.Parylene was formed on the polyvinyl alcohol by a CVD (Chemical Vapor Deposition) technique.
상기 파릴렌 상에 TFT를 형성하였다. A TFT was formed on the parylene.
상기 TFT형성은 먼저 상기 파릴렌 상에 게이트로서 몰리브데넘(Mo)을 100 nm 두께로 DC 스퍼터링 법을 이용하여 증착하였다. The TFT was formed by first depositing molybdenum (Mo) as a gate on the parylene using DC sputtering to a thickness of 100 nm.
상기 몰리브데넘 상에 절연층으로서 산화 알루미늄을 80 nm 두께로 ALD(Atomic Layer Deposition) 기법으로 100 ℃에서 증착하였다.Aluminum oxide was deposited as an insulating layer on the molybdenum layer to a thickness of 80 nm by ALD (Atomic Layer Deposition) technique at 100 ° C.
상기 산화 알루미늄을 인산(H2PO4)을 이용하여 패턴을 형성하였다. The aluminum oxide was patterned using phosphoric acid (H 2 PO 4 ).
상기 알루미늄 상에 채널층으로서 비정질 인듐-갈륨-아연-산화물(In-Ga-Zn-O) (a-IGZO) 을 55 nm 두께로 RF(radio frequency) 스퍼터링 법을 이용하여 증착하였다.Amorphous indium-gallium-zinc-oxide (In-Ga-Zn-O) (a-IGZO) was deposited on the aluminum layer to a thickness of 55 nm by RF (radio frequency) sputtering.
상기 RF 스퍼터링 법은 2/28비율의 산소/아르곤 가스 분압 하에서 이루어졌다. The RF sputtering was performed under a partial pressure of 2/28 ratio of oxygen / argon gas.
상기 a-IGZO는 HCL을 이용하여 패턴을 형성하였다. The a-IGZO pattern was formed using HCL.
상기 채널층이 형성된 TFT를 수증기 분위기 하에서 열처리하였다. The TFT in which the channel layer was formed was heat-treated in a steam atmosphere.
상기 수증기는 증류수를 끓여서 공급하였다. The water vapor was boiled and supplied with distilled water.
도4를 참조하면, 상기 열처리는 온도 90 ℃ 및 습도 89%에서 이루어졌다. Referring to FIG. 4, the heat treatment was performed at a temperature of 90 DEG C and a humidity of 89%.
상기 수증기 분위기 하에서 열처리는 0, 5, 10, 12, 및 15시간 동안 이루어졌으며, 각각의 샘플을 0h, 5h, 10h, 12h 및 15h 라고 칭하였다. The heat treatment under the steam atmosphere was performed for 0, 5, 10, 12, and 15 hours, and each sample was referred to as 0h, 5h, 10h, 12h, and 15h.
상기 수증기 분위기하에서 열처리된 채널층 상에 소스 및 드레인 전극으로서 몰리브데넘(Mo)을 100 nm 두께로 DC 스퍼터링 법을 이용하여 증착하였다.Molybdenum (Mo) was deposited to a thickness of 100 nm as source and drain electrodes on the channel layer heat-treated in the steam atmosphere by DC sputtering.
[비교예][Comparative Example]
유리 기판 상에 희생층으로서 수용성 폴리비닐 알코올(PVA)을 스핀코팅 기법으로 형성하였다. Water-soluble polyvinyl alcohol (PVA) was formed as a sacrificial layer on a glass substrate by a spin coating technique.
상기 폴리비닐 알코올 상에 파릴렌을 CVD(Chemical vapor deposition)기법으로 형성하였다.Parylene was formed on the polyvinyl alcohol by a CVD (Chemical Vapor Deposition) technique.
상기 파릴렌 상에 TFT를 형성하였다. A TFT was formed on the parylene.
상기 TFT형성은 먼저 상기 파릴렌 상에 게이트로서 몰리브데넘(Mo)을 100 nm 두께로 DC 스퍼터링 법을 이용하여 증착하였다. The TFT was formed by first depositing molybdenum (Mo) as a gate on the parylene using DC sputtering to a thickness of 100 nm.
상기 몰리브데넘 상에 절연층으로서 산화 알루미늄을 80 nm 두께로 ALD(Atomic Layer Deposition) 기법으로 100 ℃에서 증착하였다.Aluminum oxide was deposited as an insulating layer on the molybdenum layer to a thickness of 80 nm by ALD (Atomic Layer Deposition) technique at 100 ° C.
상기 산화 알루미늄을 인산(H2PO4)을 이용하여 패턴을 형성하였다. The aluminum oxide was patterned using phosphoric acid (H 2 PO 4 ).
상기 알루미늄 상에 채널층으로서 비정질 인듐-갈륨-아연-산화물(In-Ga-Zn-O) (a-IGZO) 을 55 nm 두께로 RF(radio frequency) 스퍼터링 법을 이용하여 증착하였다.Amorphous indium-gallium-zinc-oxide (In-Ga-Zn-O) (a-IGZO) was deposited on the aluminum layer to a thickness of 55 nm by RF (radio frequency) sputtering.
상기 RF 스퍼터링 법은 2/28비율의 산소/아르곤 가스 분압 하에서 이루어졌다. The RF sputtering was performed under a partial pressure of 2/28 ratio of oxygen / argon gas.
상기 a-IGZO는 HCL을 이용하여 패턴을 형성하였다. The a-IGZO pattern was formed using HCL.
상기 채널층이 형성된 TFT를 350 ℃에서 열처리하였다.The TFT in which the channel layer was formed was heat-treated at 350 ° C.
상기 채널층 상에 소스 및 드레인 전극으로서 몰리브데넘(Mo)을 100 nm 두께로 DC 스퍼터링 법을 이용하여 증착하였고 상기 방법으로 형성된 샘플을 DRY라고 칭하였다. Molybdenum (Mo) was deposited as a source and a drain electrode on the channel layer by a DC sputtering method to a thickness of 100 nm, and a sample formed by the above method was called DRY.
[실험예][Experimental Example]
상기 실시예에서 제조된 박막 트랜지스터의 성능은 HP4145B반도체 파라미터 분석기(semiconductor parameter analyzer)를 이용하여 측정하였다.The performance of the thin film transistor fabricated in the above example was measured using a HP4145B semiconductor parameter analyzer.
상기 0h, 5h, 10h, 12h 및 15h의 전기적 특성을 관찰하였고 (제 1실험) 그 결과를 도 5로서 나타내었다. Electrical characteristics of 0h, 5h, 10h, 12h and 15h were observed (first experiment) and the results are shown in Fig.
도 5에 나타난 전기적 특성 결과에 따르면, 상기 수증기 하에서 열처리가 12시간 이전에 이루어진 0h, 5h 및 10h의 샘플은 일정하지 않은 turn-on이 나타나지만, 12h 샘플은 가장 안정적인 전기적 특성을 나타내었다. 하지만, 15h 샘플의 경우 전기 전도도가 떨어졌다. 이러한 결과는 12시간 이상 수증기 분위기 하에서 저온 열처리를 해야 금속-산소 결합(M-O)이 강하게 이루어지는 것을 뜻한다. 하지만 15시간 이상 열처리를 하는 경우 과도한 수분 분위기로 인해 박막내의 불순물이 증가하여 전기전도도가 감소하는 것으로 나타났다. According to the electrical characteristic results shown in FIG. 5, samples with 0h, 5h, and 10h formed before 12 hours of heat treatment under the steam showed uneven turn-on, but 12h samples showed the most stable electrical characteristics. However, for 15h samples the electrical conductivity dropped. This result implies that the metal-oxygen bond (M-O) is strong when the low-temperature heat treatment is performed in a steam atmosphere for 12 hours or more. However, when the heat treatment is performed for more than 15 hours, the electric conductivity decreases due to the excessive moisture content due to the increase of impurities in the thin film.
상기 12h 및 DRY 샘플의 박막 상의 산소 양을 확인하였고 (제 2실험), 그 결과를 도 6 및 도 7로서 나타내었다. The amount of oxygen on the thin film of the 12h and DRY samples was confirmed (second experiment), and the results are shown in FIGS. 6 and 7.
구체적으로, AR-XPS(angle-resolved X-ray photoelectron spectroscopy)를 이용하여 측정하였다. O 1s 피크는 3 개의 가우시안(Gaussian)과 로렌츠(Lorentzian) 법을 통해 디콘볼루션(deconvolution)하였다. 상기3개의 피크는 각각 metal-oxide bonding (M-O; 529.7 eV, OⅠ), 산소 공공(oxygen deficient bonding) (Vo; 531.1 eV, OⅡ) 및 불순물(M-OH-; 531.4 eV, OⅢ)로 나타내었다. Specifically, it was measured using angle-resolved X-ray photoelectron spectroscopy (AR-XPS). The O 1s peak was deconvoluted through three Gaussian and Lorentzian methods. The three peaks are each metal-oxide bonding (MO; 529.7 eV, O Ⅰ), oxygen vacancies (oxygen deficient bonding) (V o ; 531.1 eV, O Ⅱ) and impurities (M-OH -; 531.4 eV , O Ⅲ ).
도 6에 나타난 결과에 따르면 12h 샘플의 박막의 산소의 함량이 DRY 샘플 보다 증가한 것을 확인할 수 있었다. 6, it was confirmed that the content of oxygen in the thin film of 12h sample was larger than that of the DRY sample.
도 7에 나타난 결과에 따르면, 12 h 샘플의 OⅠ피크의 값이 DRY 샘플보다 증가하는 것을 확인하였다. 이를 통해 상기 수증기 분위기 하에서 열처리를 통해 금속과 산소와의 결합이 강하게 이루어지는 것을 확인하였다. According to the results shown in Figure 7, it was confirmed that the value of the peak of
이어서, 12 h 샘플의 OⅡ 및 OⅢ 피크의 값이 DRY 샘플보다 감소하는 것을 확인하였다. 이를 통해 상기 수증기 분위기 하에서 열처리를 통해 박막 상의 불순물이 감소한 것을 확인하였다. It was then confirmed that the values of the O II and O III peaks of the 12 h sample were less than those of the DRY sample. As a result, it was confirmed that impurities on the thin film were reduced through the heat treatment under the steam atmosphere.
제 2 실험결과에 따르면, 산소 공공 및 불순물이 감소하는 것으로써 채널층인 비정질 InGaZnO가 안정화되었다는 것을 확인하였다. 또한, 산화 알루미늄의 OⅠ피크의 값 증가와 OⅡ 및 OⅢ 피크의 값의 감소로써 산화 알루미늄이 안정화 되었다는 것을 확인하였다. 이러한 결과는 산화알루미늄이 ALD로 성장할 시 발생한 내부의 결합하지 못한 원자들과 상기 수증기 분위기 하에서 열처리를 통해 침투된 산소와 결합하여 안정화된 것을 뜻한다. According to the second experimental result, it was confirmed that the channel layer, amorphous InGaZnO, was stabilized by decreasing oxygen vacancies and impurities. In addition, it was confirmed that the aluminum oxide was stabilized by increasing the value of the O Ⅰ peak of aluminum oxide and decreasing the value of O Ⅱ and O Ⅲ peak. This result means that the aluminum oxide stabilized by bonding with the internal unbonded atoms generated when the aluminum oxide grows into ALD and the oxygen penetrated through the heat treatment under the steam atmosphere.
상기 DRY 및 12h의 박막상의 산소 양을 확인하였고 (제 3실험), 그 결과를 도 8및 도 9로서 나타내었다. The amount of oxygen on the thin film of DRY and 12h was confirmed (the third experiment), and the results are shown in FIG. 8 and FIG.
구체적으로, XPS를 이용하여 수심 프로파일(depth profile)을 측정하였다. Specifically, the depth profile was measured using XPS.
도 8에 나타난 결과에 따르면, (a) 및 (b) 그래프는 각각 DRY 및 12h 샘플의 a-IGZO의 산소 피크 분석 값으로서 나타내었다. According to the results shown in Fig. 8, graphs (a) and (b) are shown as oxygen peak analysis values of a-IGZO of DRY and 12h samples, respectively.
상기 DRY 샘플보다 12 h 샘플의 M-O값이 증가하는 것을 확인하였다. 이를 통해 상기 수증기 분위기 하에서 열처리를 통해 금속과 산소의 결합이 강하게 이루어지는 것을 확인하였다. It was confirmed that the M-O value of the 12-hour sample increased from the DRY sample. Through the heat treatment, it was confirmed that the bond between the metal and oxygen is strong.
상기 DRY 샘플보다 12h 샘플의 M-OH 및 Vo 값이 감소하는 것을 확인하였다. 이를 통해 a-IGZO가 안정화되었다는 것을 확인하였다. It was confirmed that the M-OH and Vo values of the 12h sample were decreased compared to the DRY sample. As a result, it was confirmed that a-IGZO was stabilized.
도 9에 나타난 결과에 따르면, (a) 및 (b) 그래프는 각각 DRY 및 12h 샘플의 산화 알루미늄의 산소 피크 분석 값으로서 나타내었다.According to the results shown in Fig. 9, the graphs (a) and (b) are shown as oxygen peak analysis values of aluminum oxide of DRY and 12h samples, respectively.
상기 DRY 샘플보다 12 h 샘플의 Al-O값이 증가하는 것을 확인하였다. 이를 통해 상기 수증기 분위기 하에서 열처리를 통해 금속과 산소의 결합이 강하게 이루어지는 것을 확인하였다. It was confirmed that the Al-O value of the 12-hour sample increased from the DRY sample. Through the heat treatment, it was confirmed that the bond between the metal and oxygen is strong.
상기 DRY 샘플보다 12h 샘플의 Al-OH 및 Vo 값이 감소하는 것을 확인하였다. 이를 통해 산화 알루미늄이 안정화되었다는 것을 확인하였다. It was confirmed that the Al-OH and Vo values of the 12-hour sample were reduced from the DRY sample. This confirmed that aluminum oxide was stabilized.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention.
100: 박막 트랜지스터
110: 기판
120: 채널층
131: 게이트 전극
132: 소스 전극
133: 드레인 전극
140: 절연층
200: 유리 기판
300: 희생층
400: 증류수 100: thin film transistor
110: substrate
120: channel layer
131: gate electrode
132: source electrode
133: drain electrode
140: insulating layer
200: glass substrate
300: sacrificial layer
400: distilled water
Claims (5)
상기 절연층 상에 산화물 반도체를 포함하는 채널층을 형성하는 단계; 및
상기 절연층 및 상기 채널층을 수증기 분위기 하에서 열처리하는 단계
를 포함하는, 박막 트랜지스터의 제조 방법.
Forming an insulating layer including aluminum oxide (Al 2 O 3 ) on the substrate;
Forming a channel layer including an oxide semiconductor on the insulating layer; And
Heat treating the insulating layer and the channel layer in a steam atmosphere
Wherein the thin film transistor is formed on the substrate.
상기 열처리는 100℃ 이하의 온도에서 수행되는 것인, 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Wherein the heat treatment is performed at a temperature of 100 DEG C or less.
상기 절연층을 형성하기 전 게이트 전극을 형성하는 단계 및
상기 열처리 단계 이 후 소스 및 드레인 전극을 형성하는 단계를 추가 포함하는, 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Forming a gate electrode before forming the insulating layer, and
Wherein the annealing step further comprises forming source and drain electrodes after the annealing step.
상기 산화물 반도체는 인듐-갈륨-아연-산화물(In-Ga-Zn-O), 산화아연(ZnO), 산화인듐(In2O3), 산화주석(SnOx), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 아연-주석-산화물(Zn-Sn-O), 인듐-아연-산화물(In-Zn-O), 인듐-주석-산화물(In-Sn-O), 인듐-아연-주석-산화물(In-Zn-Sn-O), 인듐-티타늄-주석-산화물(In-Ti-Sn-O), 인듐-알루미늄-아연 산화물(InAlZnO), 인듐-철-아연 산화물(InFeZnO) 및 이들의 조합들로 이루어진 군에서 선택된 반도체막을 포함하는 것인, 박막 트랜지스터의 제조 방법.
The method according to claim 1,
The oxide semiconductor is indium-gallium-zinc-oxide (In-Ga-ZnO), zinc oxide (ZnO), indium oxide (In 2 O 3), tin oxide (SnOx), indium-zinc-oxide (In- Zn-O), indium-tin-oxide (In-Sn-O), zinc-tin-oxide (Zn-Sn-O), indium-zinc- Sn-O), indium-zinc-tin-oxide (In-Zn-Sn-O), indium-titanium- , Indium-iron-zinc oxide (InFeZnO), and combinations thereof.
상기 수증기는 증류수를 끓여 공급되는 것인, 박막 트랜지스터의 제조 방법.
The method according to claim 1,
Wherein the water vapor is supplied by boiling distilled water.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170018104A KR20180092436A (en) | 2017-02-09 | 2017-02-09 | Preparation method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170018104A KR20180092436A (en) | 2017-02-09 | 2017-02-09 | Preparation method of thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180092436A true KR20180092436A (en) | 2018-08-20 |
Family
ID=63443192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170018104A KR20180092436A (en) | 2017-02-09 | 2017-02-09 | Preparation method of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180092436A (en) |
-
2017
- 2017-02-09 KR KR1020170018104A patent/KR20180092436A/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104299915B (en) | Method for manufacturing metallic oxide thin-film transistor | |
| KR101919212B1 (en) | Thin-film transistor | |
| TWI566414B (en) | Thin film transistor and manufacturing method thereof | |
| TWI501403B (en) | A thin film transistor structure, and a thin film transistor and a display device having the same | |
| CN108630761A (en) | Semiconductor device manufacturing method | |
| JP2013531383A (en) | Thin film transistor | |
| KR102056407B1 (en) | Method for increasing the electrical conductivity of metal oxide semiconductor layers | |
| TW201137989A (en) | Semiconductor device and method for manufacturing the same | |
| JP5552440B2 (en) | Method for manufacturing transistor | |
| CN104124281A (en) | Bipolar thin film transistor and preparation method thereof | |
| TWI541900B (en) | Insulating film and method of manufacturing the same | |
| JP6613314B2 (en) | Thin film transistor, oxide semiconductor film, and sputtering target | |
| KR20180092436A (en) | Preparation method of thin film transistor | |
| TWI779254B (en) | Manufacturing method of thin film transistor | |
| WO2016035503A1 (en) | Thin film transistor | |
| KR101923649B1 (en) | Preparation method of oxide semiconductor thin film | |
| KR102214812B1 (en) | Amorphous thin film transistor and manufacturing method thereof | |
| KR101914835B1 (en) | Metal oxide heterojunction structure, method of manufacturing the metal oxide heterojunction structure, and thin film transistor having the metal oxide heterojunction structure | |
| KR20200025160A (en) | Surface treatment method for oxide semiconductor device | |
| JP5940124B2 (en) | Method for manufacturing transistor | |
| JP2014222690A (en) | Semiconductor device | |
| KR20190056090A (en) | Thin film transistor based on solution process with selective uv-o3 treatment for electrical conductivity control and method for its fabrication |