JP5940124B2 - A method for manufacturing a transistor - Google Patents

A method for manufacturing a transistor Download PDF

Info

Publication number
JP5940124B2
JP5940124B2 JP2014180242A JP2014180242A JP5940124B2 JP 5940124 B2 JP5940124 B2 JP 5940124B2 JP 2014180242 A JP2014180242 A JP 2014180242A JP 2014180242 A JP2014180242 A JP 2014180242A JP 5940124 B2 JP5940124 B2 JP 5940124B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
metal
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014180242A
Other languages
Japanese (ja)
Other versions
JP2014222789A (en
Inventor
宮永 昭治
昭治 宮永
坂田 淳一郎
淳一郎 坂田
坂倉 真之
真之 坂倉
高橋 正弘
正弘 高橋
英幸 岸田
英幸 岸田
山崎 舜平
舜平 山崎
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2014180242A priority Critical patent/JP5940124B2/en
Publication of JP2014222789A publication Critical patent/JP2014222789A/en
Application granted granted Critical
Publication of JP5940124B2 publication Critical patent/JP5940124B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

技術分野は、酸化物半導体を用いた薄膜トランジスタに関する。 Art relates thin film transistor including an oxide semiconductor.

近年、ポリシリコンにより得られる高い移動度およびアモルファスシリコンにより得られる均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている。 Recently, as a new semiconductor material which has both a uniform element characteristic obtained by a high mobility and the amorphous silicon obtained by polysilicon, an oxide semiconductor has been attracting attention. 例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などが半導体特性を示す金属酸化物としてあげられる。 For example, tungsten oxide, tin oxide, indium oxide, and zinc oxide as a metal oxide having semiconductor characteristics.

特許文献1および2では、半導体特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが提案されている。 In Patent Documents 1 and 2, a thin film transistor using a metal oxide having semiconductor characteristics in a channel formation region has been proposed.

特開2007−123861号 公報 JP 2007-123861 JP 特開2007−96055号 公報 JP 2007-96055 JP

電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することを課題とする。 Good electrical properties, and to provide a thin film transistor including an oxide semiconductor.

本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート電極およびゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の金属酸化物膜と、金属酸化物膜上の金属膜と、を有することを特徴とする薄膜トランジスタである。 One aspect of the present invention includes a gate electrode formed on a substrate, a gate insulating film over the gate electrode, an oxide semiconductor film over the gate electrode and the gate insulating film, a metal oxide film on the oxide semiconductor film When a thin film transistor and having a metal film on the metal oxide film.
なお、金属酸化物膜は、酸化物半導体膜上に金属膜を成膜することによって形成される。 The metal oxide film is formed by depositing a metal film over the oxide semiconductor film.

本発明の一態様は、基板上に形成されたゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート電極およびゲート絶縁膜上のインジウム、ガリウムおよび亜鉛を含む酸化物半導体膜と、酸化物半導体膜上の酸化チタン膜と、酸化チタン膜上のチタン膜と、を有することを特徴とする薄膜トランジスタである。 One aspect of the present invention includes a gate electrode formed on a substrate, a gate insulating film over the gate electrode, indium on the gate electrode and the gate insulating film, an oxide semiconductor film including gallium, and zinc, oxide semiconductor a titanium oxide film on the film, a thin film transistor and having a titanium film on the titanium oxide film. なお、酸化チタン膜は、酸化物半導体膜上にチタン膜を成膜することによって形成される。 Incidentally, the titanium oxide film is formed by depositing a titanium film over the oxide semiconductor film.

電気特性の良好な、酸化物半導体を用いた薄膜トランジスタを提供することができる。 Good electrical properties, it is possible to provide a thin film transistor including an oxide semiconductor.

酸化物半導体を用いた薄膜トランジスタの断面模式図 Cross-sectional schematic view of a thin film transistor including an oxide semiconductor 図1に示す薄膜トランジスタにおけるソース電極−ドレイン電極間のエネルギーバンド図 Energy band diagram of the drain electrodes - the source electrode of the thin film transistor illustrated in FIG 1 IGZO中における、金属と酸素の結晶構造を示す図 In the IGZO, shows the crystal structure of metal and oxygen タングステン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 In the vicinity of the interface between the tungsten film and the oxide semiconductor film, shows a structural model of a metal atom and an oxygen atom モリブデン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 In the vicinity of the interface between the molybdenum film and the oxide semiconductor film, shows a structural model of a metal atom and an oxygen atom チタン膜と酸化物半導体膜の界面近傍における、金属原子と酸素原子の構造モデルを示す図 In the vicinity of the interface between the titanium film and the oxide semiconductor film, shows a structural model of a metal atom and an oxygen atom (A)試料1のC−V特性を示すグラフ、(B)試料1のVgと(1/C) との関係を示すグラフ (A) a graph showing the C-V characteristics of the sample 1, a graph showing the relationship between the 2 (B) and Vg of the sample 1 (1 / C) (A)試料2のC−V特性を示すグラフ、(B)試料2のVgと(1/C) との関係を示すグラフ (A) a graph showing the C-V characteristics of the sample 2, a graph showing the relationship between the 2 (B) and Vg of Sample 2 (1 / C) ルチル構造を有する二酸化チタンの結晶構造を示す図 It illustrates the crystal structure of titanium dioxide having a rutile structure ルチル構造を有する二酸化チタンの状態密度図 State density map of the titanium dioxide having a rutile structure 酸素欠損状態の二酸化チタンの状態密度図 State density map of the titanium dioxide oxygen deficiency states 一酸化チタンの状態密度図 State density diagram of the titanium monoxide 図1に示す薄膜トランジスタを適用した電子機器の例 Examples of electronic apparatus to which the thin film transistor illustrated in FIG 1 In−Ga−Zn−O系酸化物半導体を用いた薄膜トランジスタの断面TEM写真 The thin film transistor of cross-sectional TEM photograph using an In-Ga-Zn-O-based oxide semiconductor

以下、開示される発明の実施の形態について、図面を用いて説明する。 Hereinafter, embodiments of the disclosed invention will be described with reference to the drawings. ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。 However, the invention is not limited to the following description, without departing from the spirit and scope of the invention, that the embodiments and details can be variously changed is easily understood by those skilled in the art. したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Accordingly, the invention is not to be construed as being limited to the description of the embodiments below.

(実施の形態1) (Embodiment 1)
図1(A)は、酸化物半導体を用いた薄膜トランジスタの断面模式図である。 1 (A) is a schematic cross-sectional view of a thin film transistor including an oxide semiconductor. この薄膜トランジスタは、基板10,ゲート電極20,ゲート絶縁膜30,酸化物半導体膜40, The thin film transistor substrate 10, a gate electrode 20, gate insulating film 30, the oxide semiconductor film 40,
金属酸化物膜60,金属膜70および絶縁膜80で構成されている。 Metal oxide film 60, and a metal film 70 and the insulating film 80.

図1(A)に示す薄膜トランジスタは、チャネルエッチ構造のボトムゲート型である。 Thin film transistor illustrated in FIG. 1 (A) is a bottom-gate channel-etched structure.
ただし、薄膜トランジスタの構造はこれに限定されるものでなく、任意のトップゲート構造、ボトムゲート構造などを用いることができる。 However, the structure of the thin film transistor is not limited thereto, any top-gate structure, or the like can be used bottom-gate structure.

基板10は、ガラス基板が適切である。 Substrate 10, a glass substrate is suitable. 後の加熱処理の温度が高い場合には、ガラス基板のなかでも、歪点が730℃以上のものを用いるとよい。 When the temperature of heat treatment to be performed later is high, among the glass substrate, the strain point is preferably used more than 730 ° C.. また、耐熱性を考えると、ホウ酸(B )より、酸化バリウム(BaO)を多く含むガラス基板が好適である。 In consideration of heat resistance, than boric acid (B 2 O 3), a glass substrate containing a large amount of barium oxide (BaO) are preferred.

ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体でなる基板を、基板10として用いてもよい。 Besides glass substrate, a ceramic substrate, a quartz glass substrate, a quartz substrate, a substrate formed of an insulator such as sapphire substrate may be used as the substrate 10. 他にも、結晶化ガラスなどを、 Besides, crystallized glass or the like,
基板10として用いることができる。 It can be used as the substrate 10.

また、下地膜となる絶縁膜を、基板10とゲート電極20との間に設けてもよい。 Further, an insulating film serving as a base film may be provided between the substrate 10 and the gate electrode 20. 下地膜は、基板10からの不純物元素の拡散を防止する機能を有する。 The base film has a function of preventing diffusion of an impurity element from the substrate 10. なお、下地膜は、窒化珪素、酸化珪素、窒化酸化珪素あるいは酸化窒化珪素から選ばれた一または複数の膜により形成することができる。 Note that the base film can be formed of silicon nitride, silicon oxide, by one or more films selected from a silicon nitride oxide or silicon oxynitride.

ゲート電極20としては、金属導電膜を用いることができる。 The gate electrode 20 may be made of a metal conductive film. 金属導電膜の材料としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン( As a material of the metal conductive film, an aluminum (Al), chromium (Cr), copper (Cu), tantalum (Ta), titanium (
Ti),モリブデン(Mo)あるいはタングステン(W)から選ばれた元素、またはこれらの元素を成分とする合金などを用いることができる。 Ti), molybdenum (Mo) or tungsten (W element selected from) or an alloy with the components of these elements can be used. 例えば、チタン膜−アルミニウム膜−チタン膜の3層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の3層構造などを用いることができる。 For example, a titanium film - aluminum film - a three-layer structure or a molybdenum film of a titanium film - aluminum film - such as three-layer structure of a molybdenum film can be used. なお、金属導電膜は3層構造に限られず、単層、または2 The metal conductive film is not limited to a three-layer structure, a single-layer or 2,
層構造、あるいは4層以上の積層構造を用いてもよい。 It may be used a layer structure or four or more layers of the laminated structure.

酸化物半導体膜40としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜,In−Sn−Zn−O膜,In− The oxide semiconductor film 40, and In-Sn-Ga-Zn-O film is a four-component metal oxide, In-Ga-Zn-O film is a three-component metal oxide, an In-Sn-Zn -O film, In-
Al−Zn−O膜,Sn−Ga−Zn−O膜,Al−Ga−Zn−O膜,Sn−Al−Z Al-Zn-O film, Sn-Ga-Zn-O film, Al-Ga-Zn-O film, Sn-Al-Z
n−O系や、二元系金属酸化物であるIn−Zn−O膜,Sn−Zn−O膜,Al−Zn n-O system or, In-Zn-O film is a two-component metal oxide, Sn-Zn-O film, Al-Zn
−O膜,Zn−Mg−O膜,Sn−Mg−O膜,In−Mg−O膜や、In−O膜,Sn -O film, Zn-Mg-O film, Sn-Mg-O film, In-Mg-O film and, an In-O film, Sn
−O膜,Zn−O膜などを用いることができる。 -O film, or the like can be used Zn-O film. また、上記酸化物半導体膜それぞれは、 Also, each the oxide semiconductor film,
酸化シリコン(SiO )を含んでもよい。 It may include a silicon oxide (SiO 2).

また、酸化物半導体膜40としては、InMO (ZnO) (m>0)で表記される構造の酸化物半導体膜を用いることもできる。 The oxide semiconductor film 40 may be an oxide semiconductor film having a structure expressed by InMO 3 (ZnO) m (m > 0). ここで、Mは、ガリウム(Ga),アルミニウム(Al),マンガン(Mn)およびコバルト(Co)から選ばれた一または複数の金属元素を示す。 Here, M represents a gallium (Ga), aluminum (Al), manganese (Mn) and one or more metal elements selected from cobalt (Co). Mに該当する例として、ガリウム単体、ガリウムおよびアルミニウム、 Examples corresponding to M, gallium alone gallium and aluminum,
ガリウムおよびマンガンあるいはガリウムおよびコバルト、などがあげられる。 Gallium and manganese or gallium and cobalt, and the like.

なお、InMO (ZnO) (m>0)で表記される構造の酸化物半導体膜のうち、 Of the oxide semiconductor film having a structure expressed by InMO 3 (ZnO) m (m > 0),
Mとしてガリウム(Ga)を含む構造の酸化物半導体を、In−Ga−Zn−O系酸化物半導体とも記す。 An oxide semiconductor structure comprising gallium (Ga) as M, also referred to as In-Ga-Zn-O-based oxide semiconductor.

酸化物半導体膜40は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物(水素化合物ともいう)などの不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型( The oxide semiconductor film 40, hydrogen that may be causing the donor, moisture (also referred to as a hydrogen compound) hydroxyl or hydroxide After intentionally removed impurities such as been reduced in the process eliminating these impurities by supplying put away oxygen, highly purified and electrically i-type (
真性)化されている。 Intrinsic) are of. 薄膜トランジスタの電気的特性の変動を抑制するためである。 It is to suppress the variation in electric characteristics of the thin film transistor.

酸化物半導体膜40中の水素が少ないほど、酸化物半導体膜40はi型に近づく。 The less hydrogen in the oxide semiconductor film 40, the oxide semiconductor film 40 is closer to i-type. したがって、酸化物半導体膜40に含まれる水素は、5×10 19 /cm 以下、好ましくは5×10 18 /cm 以下、より好ましくは5×10 17 /cm 以下、または5×10 Therefore, hydrogen contained in the oxide semiconductor film 40, 5 × 10 19 / cm 3 or less, preferably 5 × 10 18 / cm 3 or less, more preferably 5 × 10 17 / cm 3 or less, or 5 × 10
16 /cm 未満とするとよい。 Or equal to less than 16 / cm 3. 当該水素濃度は、二次イオン質量分析法(SIMS;S The hydrogen concentration by secondary ion mass spectrometry (SIMS; S
econdary Ion Mass Spectrometry)により測定できる。 econdary Ion Mass Spectrometry) can be measured by.

酸化物半導体膜40に含まれる水素を極力除去することで、酸化物半導体膜40中のキャリア密度は、5×10 14 /cm 未満、好ましくは5×10 12 /cm 以下、より好ましくは5×10 10 /cm 以下となる。 The hydrogen contained in the oxide semiconductor film 40 by as much as possible to remove the carrier density in the oxide semiconductor film 40 is less than 5 × 10 14 / cm 3, preferably 5 × 10 12 / cm 3 or less, more preferably 5 × the 10 10 / cm 3 or less. 当該キャリア密度は、CV(容量および電圧)測定により、測定できる。 The carrier density, the CV (capacitance and voltage) measurement, can be measured.

また、酸化物半導体は、ワイドギャップ半導体である。 In addition, oxide semiconductor is a wide-gap semiconductor. 例えば、シリコンのバンドギャップは1.12eVであるのに対して、In−Ga−Zn−O系酸化物半導体のバンドギャップは3.15eVであることからも、明らかである。 For example, the band gap of silicon whereas a 1.12 eV band gap of In-Ga-Zn-O-based oxide semiconductor is also because it is 3.15 eV, it is clear.

ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャリアが誘起されにくい。 Oxide, which is a wide-gap semiconductor semiconductors, the minority carrier density is low and difficult minority carriers are induced. そのため、酸化物半導体膜40を用いた薄膜トランジスタにおいては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。 Therefore, in the thin film transistor including an oxide semiconductor film 40 hardly tunneling current is generated and thus, it can be said that hardly off current. したがって、酸化物半導体膜40を用いた薄膜トランジスタのチャネル幅1μmあたりのオフ電流として、100aA/μm以下、好ましくは10aA/μm以下、より好ましくは1aA Thus, as an off-current per channel width 1μm of the thin film transistor including an oxide semiconductor film 40, 100 aA / [mu] m or less, preferably 10 aA / [mu] m, more preferably 1aA
/μm以下を実現できる。 / Μm or less can be realized.

また、ワイドギャップ半導体である酸化物半導体膜40を用いた薄膜トランジスタにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。 Further, in the thin film transistor including an oxide semiconductor film 40 is a wide-gap semiconductor, hardly occurs collision ionization and avalanche breakdown. したがって、酸化物半導体膜40を用いた薄膜トランジスタは、ホットキャリア劣化への耐性があるといえる。 Thus, a thin film transistor including an oxide semiconductor film 40 can be said to be resistant to hot carrier degradation. ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリアがゲート絶縁膜へ注入されることにあるためである。 The main reason for the hot carrier degradation, the carrier is increased by avalanche breakdown, it is because the accelerated carrier speed is to be injected into the gate insulating film.

金属膜70は、ソース電極またはドレイン電極として用いられる。 The metal film 70 is used as a source electrode or a drain electrode. 金属膜70としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(T As the metal film 70, aluminum (Al), chromium (Cr), copper (Cu), tantalum (Ta), titanium (T
i),モリブデン(Mo)あるいはタングステン(W)などの金属材料、またはこれらの金属材料を成分とする合金材料を用いることができる。 i), or an alloy material to molybdenum (Mo) or tungsten (W) metal material such as or ingredients of these metallic materials. また、金属膜70は、アルミニウム(Al),銅(Cu)などの金属膜の一方または双方に、クロム(Cr),タンタル( Further, the metal film 70, aluminum (Al), to one or both of a metal film such as copper (Cu), chromium (Cr), tantalum (
Ta),チタン(Ti),モリブデン(Mo)またはタングステン(W)などの高融点金属膜を積層させた構成としてもよい。 Ta), titanium (Ti), molybdenum (Mo) or tungsten (W) may be stacked refractory metal film such as. なお、シリコン(Si),チタン(Ti),タンタル(Ta),タングステン(W),モリブデン(Mo),クロム(Cr),ネオジム(N Incidentally silicon (Si), titanium (Ti), tantalum (Ta), tungsten (W), molybdenum (Mo), chromium (Cr), neodymium (N
d),スカンジウム(Sc)またはイットリウム(Y)など、アルミニウム膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いることで、耐熱性にすぐれた金属膜70を得ることができる。 d), or scandium (Sc) or yttrium (Y), by using the aluminum material to which an element to prevent the generation of hillocks and whiskers generated in the aluminum film is added, to obtain a metal film 70 having excellent heat resistance can.

図1(B)は、図1(A)における領域100を拡大した断面模式図である。 1 (B) is a cross-sectional schematic view of an enlarged area 100 in FIG. 1 (A).

金属酸化物膜60は、酸化物半導体膜40と、金属膜70との間の接触抵抗を減少させる。 Metal oxide film 60, the oxide semiconductor film 40, reducing the contact resistance between the metal film 70. これにより、この薄膜トランジスタは寄生抵抗が減少し、オン電流が向上する。 Thus, the thin film transistor is parasitic resistance is reduced, the on-current is increased. なお、金属酸化物膜60は、5nm程度の厚さが適している。 The metal oxide film 60 is suitable thickness of about 5 nm.

図2は、図1に示す構成の薄膜トランジスタにおける、ソース電極−ドレイン電極間のエネルギーバンド図(模式図)である。 2, in the thin film transistor having the structure shown in FIG. 1, the source electrode - an energy band diagram of a drain electrode (schematic diagram). この図は、ソース電極−ドレイン電極間の電位差がゼロである場合に該当する。 This figure, the source electrode - true when the potential difference between the drain electrode is zero.

このエネルギーバンド図において、金属は縮退しているため、伝導帯とフェルミ準位とは一致している。 In the energy band diagram, metal because it has degenerated, which coincide with the conduction band and the Fermi level. また、不純物を極力除去することにより、酸化物半導体膜40は高純度化および電気的にi型(真性)化している。 Moreover, by as much as possible removal of impurities, the oxide semiconductor film 40 is turned into highly purified and electrically i-type (intrinsic). その結果、フェルミ準位(E )は真性フェルミ準位(E )と同程度とすることができる。 As a result, the Fermi level (E f) can be comparable with the intrinsic Fermi level (E i).

このエネルギーバンド図より、金属酸化物膜60と金属膜70との界面には、空乏層が存在せず、オーミック接触が得られていることがわかる。 From this energy band diagram at the interface between the metal oxide film 60 and the metal film 70, there is no depletion layer, it can be seen that the ohmic contact is obtained.

(実施の形態2) (Embodiment 2)
図1に示す構成の薄膜トランジスタの作成工程について説明する。 Description will be given of a configuration of the thin film transistor of the creation process shown in FIG.

まず、絶縁表面を有する基板10上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極20を形成する。 First, a conductive film is formed over the substrate 10 having an insulating surface, a gate electrode 20 by a first photolithography step.

第1のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。 Resist mask used in the first photolithographic step may be formed by an inkjet method. レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。 The resist mask to form an inkjet method, a photomask is not used, the manufacturing cost can be reduced.

次いで、ゲート電極20上にゲート絶縁膜30を形成する。 Then, a gate insulating film 30 on the gate electrode 20.

ゲート絶縁膜30は、プラズマCVD法またはスパッタリング法などの方法により成膜する。 The gate insulating film 30 is deposited by a method such as a plasma CVD method or a sputtering method. ゲート絶縁膜30としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは酸化ハフニウムなどの膜が好適である。 As the gate insulating film 30, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, the layer such as aluminum nitride oxide or hafnium oxide is preferred.

酸化物半導体膜40と接するゲート絶縁膜30は、緻密で絶縁耐性が高い膜であることが望まれる。 The gate insulating film 30 in contact with the oxide semiconductor film 40 should preferably be dense dielectric strength is high membrane. そのため、特に、μ波(2.45GHz)を用いた高密度プラズマCVD法により、ゲート絶縁膜30を成膜することが適している。 Therefore, in particular, by a high-density plasma CVD method using a μ-wave (2.45 GHz), it is formed is suitable gate insulating film 30.

このようにして得られた緻密で絶縁耐性が高い膜であるゲート絶縁膜30と、不純物を極力除去してi型に近づけた酸化物半導体膜40との界面特性は良好となる。 A gate insulating film 30 dense dielectric strength thus obtained has a high film, interface characteristics with the oxide semiconductor film 40 is brought close to the i-type impurities as much as possible by removing becomes good.

仮に、酸化物半導体膜40と、ゲート絶縁膜30との界面特性が不良であるとすると、 If the oxide semiconductor film 40, the interface characteristics between the gate insulating film 30 is assumed to be defective,
ゲートバイアス・熱ストレス試験(BT試験:85℃,2×10 V/cm,12時間) Gate bias-temperature stress test (BT test: 85 ℃, 2 × 10 6 V / cm, 12 hours)
において、不純物と酸化物半導体の主成分との結合手が切断され、生成された不対結合手により、しきい値電圧のドリフトが誘発される結果となる。 In a bond of a main component of the oxide semiconductor and the impurity is cut, by the generated unpaired bonds hand, results in a drift of the threshold voltage is induced.

ゲート絶縁膜30は、窒化物絶縁膜と、酸化物絶縁膜との積層構造としてもよい。 The gate insulating film 30, a nitride insulating film, or a stacked structure of the oxide insulating film. 例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン膜(SiN (y>0))を形成した後、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化シリコン膜(SiO (x>0 For example, after forming a first gate insulating film as a sputtering method by a thickness of 50nm or more 200nm or less of the silicon nitride film (SiN y (y> 0) ), the second gate insulating film on the first gate insulating film the thickness 5nm or 300nm or less silicon oxide film (SiO x (x> 0
))を形成することによって、積層構造のゲート絶縁膜30とすることができる。 )) By forming a can be a gate insulating film 30 of the laminated structure. ゲート絶縁膜30の膜厚は、薄膜トランジスタに要求される特性によって適宜設定すればよく、 The thickness of the gate insulating film 30 may be appropriately set depending on characteristics needed for a thin film transistor,
350nmないし400nm程度でもよい。 350nm not may be about 400nm.

好ましくは、ゲート絶縁膜30成膜の前処理として、スパッタリング装置の予備加熱室において、ゲート電極20が形成された基板10を予備加熱することによって、基板10 Preferably, as pre-processing of the gate insulating film 30 deposited in a preheating chamber of a sputtering apparatus, a substrate 10 having the gate electrode 20 is formed by pre-heating the substrate 10
に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。 Impurities such as adsorbed hydrogen and moisture desorption and may be evacuated to. その後形成されるゲート絶縁膜30および酸化物半導体膜40に、水素ならびに水分などの不純物が極力含まれないようにするためである。 The gate insulating film 30 and the oxide semiconductor film 40 is then formed, impurities such as hydrogen and moisture is so that little as possible. また、ゲート絶縁膜30までが形成された基板10を予備加熱してもよい。 Further, the substrate 10 having the gate insulating film 30 is formed may be pre-heated.

予備加熱の温度としては、100℃以上400℃以下が適切である。 The temperature of the preheating, it is appropriate 100 ° C. or higher 400 ° C. or less. 150℃以上30 150 ℃ for more than 30
0℃以下であれば、さらに好適である。 If 0 ℃ less, is more preferable. また、予備加熱室における排気手段は、クライオポンプが適切である。 The exhaust means in the preheating chamber, a cryopump is appropriate.

次いで、ゲート絶縁膜30上に、酸化物半導体膜40を形成する。 Then, on the gate insulating film 30, the oxide semiconductor film 40. 酸化物半導体膜40 Oxide semiconductor film 40
は、膜厚2nm以上200nm以下が適切である。 , It is appropriate thickness of 2nm more than 200nm or less.

酸化物半導体膜40は、スパッタリング法により成膜する。 The oxide semiconductor film 40 is formed by a sputtering method. スパッタリング法は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスおよび酸素の混合雰囲気下において行う。 Sputtering, (typically argon) rare gas conducted in a mixed atmosphere of atmosphere, or a rare gas and oxygen.

スパッタリング法による酸化物半導体膜40の成膜に用いるターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。 As a target used for forming the oxide semiconductor film 40 by a sputtering method, it can be used a metal oxide target containing zinc oxide as a main component. また、組成比がそれぞれ、In :Ga :ZnO=1:1:1[mol%]、In:Ga:Zn=1 Further, each composition ratio, In 2 O 3: Ga 2 O 3: ZnO = 1: 1: 1 [mol%], In: Ga: Zn = 1
:1:0.5[atom%]、In:Ga:Zn=1:1:1[atom%]またはIn : 1: 0.5 [atom%], In: Ga: Zn = 1: 1: 1 [atom%] or In
:Ga:Zn=1:1:2[atom%])であるインジウム(In)、ガリウム(Ga : Ga: Zn = 1: 1: 2 [atom%]) in which indium (In), gallium (Ga
)および亜鉛(Zn)を含む酸化物半導体ターゲットを用いることもできる。 ) And it can be used an oxide semiconductor target zinc (Zn). また、当該酸化物半導体ターゲットの充填率は、90%以上100%以下が適切である。 The filling rate of the oxide semiconductor target is suitably 90% to 100% inclusive. 95%以上99.9%以下であれば、さらに好適である。 If 99.9% or less than 95%, is more preferable. 充填率の高い酸化物半導体ターゲットを用いるほど、より緻密な酸化物半導体膜を成膜できるためである。 As having a high filling rate oxide semiconductor target, because that can deposit a denser oxide semiconductor film.

酸化物半導体膜40成膜前に、減圧状態の処理室内に基板10を保持し、基板10を室温ないし400℃未満の温度に加熱する。 Before the oxide semiconductor film 40 deposited to hold the substrate 10 to the processing chamber under evacuation, heated from room temperature to the substrate 10 to a temperature below 400 ° C.. それから、処理室内の残留水分を除去しつつ、 Then, while removing moisture remaining in the treatment chamber,
水素および水分が除去されたスパッタガスを導入しながら、基板10とターゲットとの間に電圧を印加することによって、基板10上に酸化物半導体膜40を成膜する。 While introducing a sputtering gas from which hydrogen and moisture are removed by applying a voltage between the substrate 10 and the target, the oxide semiconductor film 40 on the substrate 10.

処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。 The exhaust means for removing moisture remaining in the treatment chamber, it is appropriate to use an entrapment vacuum pump. 例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。 As an example, a cryopump, an ion pump, and titanium sublimation pump and the like. また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。 Further, as the exhaust means it may be used with a cold trap to a turbo pump. 処理室内より、水(H O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等を排気することにより、当該処理室において成膜した酸化物半導体膜40に含まれる不純物の濃度を低減できる。 From the processing chamber, by such as water (H 2 O) compounds containing hydrogen atoms (more preferably a compound containing a carbon atom) to evacuate the like, impurities contained in the oxide semiconductor film 40 was deposited in the treatment chamber concentration can be reduced of. また、クライオポンプにより処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜4 Further, by performing sputtering film formation while removing moisture remaining in the treatment chamber by a cryopump, the oxide semiconductor film 4
0を成膜する際の基板10の温度を、室温ないし400℃未満とすることができる。 The temperature of the substrate 10 during the formation of the 0, can be a room temperature to less than 400 ° C..

なお、酸化物半導体膜40をスパッタリング法により成膜する前に、逆スパッタによって、ゲート絶縁膜30の表面に付着しているゴミを除去するとよい。 Note that before the oxide semiconductor film 40 by a sputtering method, a reverse sputtering, it is preferable to remove dust attached to a surface of the gate insulating film 30. 逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加することにより生じる反応性プラズマによって、基板表面を洗浄する方法である。 The reverse sputtering, without application of voltage to a target side, by reactive plasma generated by applying a voltage using a RF power to the substrate side, a method of cleaning a substrate surface. なお、逆スパッタは、アルゴン雰囲気中で行う。 Note that reverse sputtering is performed in an argon atmosphere. また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用いてもよい。 Further, instead of argon, nitrogen, such as helium or oxygen may be used.

酸化物半導体膜40成膜後、酸化物半導体膜40の脱水化または脱水素化を行う。 After the oxide semiconductor film 40 deposited, dehydration or dehydrogenation of the oxide semiconductor film 40. 脱水化または脱水素化のための加熱処理の温度は、400℃以上750℃以下が適切であり、 The temperature of the heat treatment for dehydration or dehydrogenation is appropriate 400 ° C. or higher 750 ° C. or less,
特に425℃以上であることが好適である。 It is preferable that particularly at 425 ° C. or higher. なお、加熱処理時間は、当該加熱処理の温度が425℃以上であれば1時間以下でよいが、425℃以下であれば加熱処理時間は1時間よりも長くするべきである。 The heat treatment time may be one hour or shorter when the temperature of the heat treatment is 425 ° C. or higher, but the heat treatment time as long as 425 ° C. or less should be longer than 1 hour.

例えば、加熱処理装置の一つである電気炉に、酸化物半導体膜40が形成された基板1 For example, in an electric furnace which is one of heat treatment apparatuses, the oxide semiconductor film substrate 1 40 is formed
0を導入し、窒素雰囲気下において加熱処理を行う。 0 is introduced, heat treatment is performed in a nitrogen atmosphere. その後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素(N O)ガスまたは超乾燥エア(露点が−40℃以下、好ましくは−60℃以下で、窒素と酸素が4対1の割合で混合された気体)を導入して冷却を行う。 Thereafter, a high-purity oxygen gas, a high-purity dinitrogen monoxide (N 2 O) gas, or ultra-dry air (having a dew point of -40 ℃ or less, preferably at -60 ° C. or less, nitrogen and oxygen 4 pairs into the same furnace gas) mixed at a ratio of 1. 酸素ガスまたはN Oガスには、水、水素などが含まれないことが望まれる。 The oxygen gas or the N 2 O gas, water, that is not contained, such as hydrogen are desired. また、 Also,
酸素ガスまたはN Oガスの純度を、6N(99.9999%)以上、好ましくは7N( The purity of the oxygen gas or the N 2 O gas, 6N (99.9999%) or higher, preferably 7N (
99.99999%)以上、(すなわち酸素ガスまたはN Oガス中の不純物濃度を1p 99.99999%), the impurity concentration (i.e. the oxygen gas or the N 2 O gas 1p
pm以下、好ましくは0.1ppm以下)とすることが適切である。 pm or less, preferably suitably be 0.1ppm or less).

なお、加熱処理装置は電気炉に限られず、例えば、GRTA(Gas Rapid T The heat treatment apparatus is not limited to an electric furnace, for example, GRTA (Gas Rapid T
hermal Anneal)装置、LRTA(Lamp Rapid Thermal hermal Anneal) apparatus, LRTA (Lamp Rapid Thermal
Anneal)装置などのRTA(Rapid Thermal Anneal)装置を用いることができる。 Anneal) RTA such device (Rapid Thermal Anneal) apparatus can be used.

また、酸化物半導体膜40の脱水化または脱水素化のための加熱処理は、島状に加工する前後を問わず、酸化物半導体膜40に対して行うことができる。 The heat treatment for dehydration or dehydrogenation of the oxide semiconductor film 40 may be processed, before or after being processed into the island-shaped, can be performed on the oxide semiconductor film 40.

以上の工程を経て、酸化物半導体膜40全体を酸素過剰な状態とすることによって、酸化物半導体膜40全体を高抵抗化、すなわちI型化させる。 Through the above steps, by the whole oxide semiconductor film 40 and the oxygen-excess state, the high resistance of the entire oxide semiconductor film 40, that is I-type.

次いで、ゲート絶縁膜30および酸化物半導体膜40上に、金属膜70を形成する。 Then, on the gate insulating film 30 and the oxide semiconductor film 40, a metal film 70. 金属膜70は、スパッタリング法や真空蒸着法などで成膜すればよい。 The metal film 70 may be deposited at a sputtering method or a vacuum evaporation method. また、金属膜70は、単層構造であってもよいし、2層以上の積層構造であってもよい。 The metal film 70 may be a single-layer structure or a multilayer structure of two or more layers.

金属膜70を成膜することによって、酸化物半導体膜40と金属膜70との界面に、金属酸化物膜60が形成される。 By forming a metal film 70, the interface between the oxide semiconductor film 40 and the metal film 70, a metal oxide film 60 is formed.

なお、金属酸化物膜60は、金属膜70の形成前に、スパッタリング法などを用いて酸化物半導体膜40上に形成してもよい。 The metal oxide film 60, before the formation of the metal film 70 may be formed over the oxide semiconductor film 40 by sputtering or the like.

その後、第3のフォトリソグラフィ工程により、金属膜70上にレジストマスクを形成し、選択的にエッチングを行ってソース電極およびドレイン電極を形成した後、レジストマスクを除去する。 Then, a third photolithography step, a resist mask is formed on the metal film 70, after forming a source electrode and a drain electrode are formed by selective etching, the resist mask is removed.

薄膜トランジスタのチャネル長Lは、酸化物半導体膜40上で隣り合うソース電極の下端部と、ドレイン電極の下端部との間隔幅によって決定される。 The channel length L of the thin film transistor is determined by the lower end portion of the source electrode adjacent on the oxide semiconductor film 40, the distance width between the lower end portion of the drain electrode. すなわち、第3のフォトリソグラフィ工程におけるレジストマスク形成時の露光の程度によって、薄膜トランジスタのチャネル長Lが決定されるといえる。 That is, it can be said that the degree of forming the resist mask during the exposure in the third photolithography step, the channel length L of the thin film transistor is determined. 第3のフォトリソグラフィ工程におけるレジストマスク形成時の露光には、紫外線、KrFレーザ光ならびにArFレーザ光を用いることができる。 Exposure for forming the resist mask in the third photolithography step may be ultraviolet, a KrF laser beam and ArF laser beam. また、チャネル長Lを25nm未満とする場合には、数nmないし数10n Also, when the channel length L of less than 25nm is several nm to several 10n
mの極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて露光すればよい。 It may be exposed very wavelength of m by using a short extreme ultraviolet (Extreme Ultraviolet). 超紫外線による露光は、解像度が高く焦点深度も大きいためである。 Exposure using extreme ultraviolet light, because there is high resolution and a large depth of focus. したがって、薄膜トランジスタのチャネル長Lは、露光に用いる光の種類によって、10nm Therefore, the channel length L of the thin film transistor, the type of light used for exposure, 10 nm
以上1000nm以下とすることが可能である。 It may be a more 1000nm or less.

なお、金属膜70をエッチングする際に、酸化物半導体膜40を除去しないようにするため、金属膜70の材料および酸化物半導体膜40の材料ならびにエッチング条件を適宜調節する必要がある。 Incidentally, when etching the metal film 70, the oxide in order not to remove the semiconductor film 40, it is necessary to appropriately adjust the material and etching conditions of the material and the oxide semiconductor film 40 of the metal film 70.

一例として、金属膜70としてチタン膜を用い、かつ、酸化物半導体膜40としてIn As an example, a titanium film is used as the metal film 70, and, In the oxide semiconductor film 40
−Ga−Zn−O系酸化物半導体を用いた場合には、エッチャントとして過水アンモニア水(アンモニア、水および過酸化水素水の混合液)を用いるとよい。 In the case of using the -ga-Zn-O-based oxide semiconductor is preferably used peroxide aqueous ammonia (ammonia, a mixture of water and hydrogen peroxide water) as an etchant.

なお、第3のフォトリソグラフィ工程において、酸化物半導体膜40の一部のみがエッチングされることによって、溝部(凹部)を有する酸化物半導体膜40となることがあり得る。 In the third photolithography step, by only a portion of the oxide semiconductor film 40 is etched, it is possible that an oxide semiconductor film 40 having a groove (recess). また、ソース電極およびドレイン電極を形成するためのレジストマスクは、インクジェット法で形成してもよい。 The resist mask for forming the source electrode and the drain electrode may be formed by an inkjet method. レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。 The resist mask to form an inkjet method, a photomask is not used, the manufacturing cost can be reduced.

ソース電極およびドレイン電極を形成後、一酸化二窒素(N O)、窒素(N )またはアルゴン(Ar)などのガスを用いたプラズマ処理によって、露出している酸化物半導体膜40の表面に付着した吸着水などを除去してもよい。 After forming the source electrode and the drain electrode, dinitrogen monoxide (N 2 O), nitrogen (N 2) or argon (Ar) by a plasma treatment using a gas such as, the surface of the oxide semiconductor film 40 exposed it may be removed such as water adsorbed on. 当該プラズマ処理には、酸素およびアルゴンの混合ガスを用いることもできる。 To the plasma treatment may be a mixed gas of oxygen and argon.

プラズマ処理を行った場合は、そのまま大気に触れることなく、酸化物半導体膜40の一部に接する、絶縁膜80を形成する。 When the plasma treatment is performed, without exposure to the air as it is in contact with part of the oxide semiconductor film 40, an insulating film 80. 図1に示す薄膜トランジスタでは、酸化物半導体膜40が、金属膜70と重ならない領域において、酸化物半導体膜40と絶縁膜80とが接するように形成されている。 In the thin film transistor illustrated in FIG 1, the oxide semiconductor film 40 in a region not overlapping with the metal film 70 is formed such that the oxide semiconductor film 40 and the insulating film 80 is in contact.

絶縁膜80の一例として、酸化物半導体膜40および金属膜70が形成された基板10 As an example of the insulating film 80, the substrate 10 of the oxide semiconductor film 40 and the metal film 70 is formed
を、室温ないし100℃未満の温度に加熱した後、水素および水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体のターゲットを用いて成膜した、欠陥を含む酸化シリコン膜があげられる。 And after heating to a temperature of from room temperature to less than 100 ° C., and a sputtering gas containing high-purity oxygen from which hydrogen and moisture are removed, was formed using a silicon semiconductor target, silicon oxide film containing a defect can give.

絶縁膜80は、処理室内の残留水分を除去しつつ成膜することが適している。 Insulating film 80 is suitable to be deposited removing moisture remaining in the treatment chamber. 酸化物半導体膜40および絶縁膜80に水素、水酸基または水分が含まれないようにするためである。 Hydrogen in the oxide semiconductor film 40 and the insulating film 80, in order to do not contain hydroxyl groups or moisture.

処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。 The exhaust means for removing moisture remaining in the treatment chamber, it is appropriate to use an entrapment vacuum pump. 例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。 As an example, a cryopump, an ion pump, and titanium sublimation pump and the like. また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。 Further, as the exhaust means it may be used with a cold trap to a turbo pump. 処理室内より、水素原子や、水(H O)など水素原子を含む化合物等を排気することにより、当該処理室において成膜した絶縁膜80に含まれる不純物の濃度を低減できる。 From the processing chamber, and a hydrogen atom, by evacuating the compounds containing water (H 2 O), hydrogen atoms, thereby reducing the concentration of impurities contained in the insulating film 80 was formed in the treatment chamber.

なお、絶縁膜80としては、酸化シリコン膜の他に、酸化窒化シリコン膜、酸化アルミニウム膜または酸化窒化アルミニウム膜などを用いることもできる。 As the insulating film 80, can be in addition to the silicon oxide film, a silicon nitride film, it may be used as the aluminum oxide film or an aluminum oxynitride film.

絶縁膜80の成膜後に、不活性ガス雰囲気下または窒素ガス雰囲気下において、100 After formation of the insulating film 80, in the atmosphere or under nitrogen gas inert gas atmosphere, 100
℃ないし400℃、好ましくは150℃以上350℃未満の加熱処理を行ってもよい。 ° C. to 400 ° C., preferably heat treatment may be performed below 350 ° C. 0.99 ° C. or higher. 加熱処理を行うと、酸化物半導体膜40中に含まれる水素、水分、水酸基または水素化物などの不純物が、欠陥を含む絶縁膜80中に拡散する。 When the heat treatment, hydrogen contained in the oxide semiconductor film 40, moisture, impurities such as a hydroxyl group, or hydride, diffuses into the insulating film 80 having defects. その結果、酸化物半導体膜40中に含まれる不純物を、より低減させることができる。 As a result, the impurities contained in the oxide semiconductor film 40 can be further reduced.

以上の工程により、図1に示す構成の薄膜トランジスタを形成することができる。 Through the above steps, it is possible to form a structure of a thin film transistor shown in FIG.

(実施の形態3) (Embodiment 3)
図1に示す構成の薄膜トランジスタの、酸化物半導体膜40と金属膜70との界面において、金属酸化物膜60が形成される現象について計算科学により検証した結果を示す。 The configuration of the thin film transistor shown in FIG. 1, at the interface between the oxide semiconductor film 40 and the metal film 70, shows the result of verifying the computational science the phenomenon that the metal oxide film 60 is formed.

以下の計算において、酸化物半導体膜40は、In−Ga−Zn−O系酸化物半導体からなる膜である場合を考える。 In the following calculations, the oxide semiconductor film 40, the case is a film made of In-Ga-Zn-O-based oxide semiconductor. また、金属膜70は、タングステン(W)膜、モリブデン(Mo)膜、チタン(Ti)膜のいずれかである場合を考える。 Further, the metal film 70, a tungsten (W) film, a molybdenum (Mo) film, a case is either titanium (Ti) film.

[金属膜70による酸化物半導体膜40からの酸素の引き抜きについて] About extraction of oxygen from the oxide semiconductor film 40 by the metal film 70 '
最初に、In−Ga−Zn−O系酸化物半導体を構成しているインジウム、ガリウム、 First, indium constituting the In-Ga-Zn-O-based oxide semiconductor, gallium,
亜鉛それぞれの酸化物が、酸素欠損状態を形成するために必要なエネルギー(欠損形成エネルギーE def )を計算する。 Oxides of zinc, respectively, to calculate the energy (defect formation energy E def) required to form an oxygen deficiency state.

欠損形成エネルギーE defは、次の式(1)で定義される。 Defect formation energy E def is defined by the following equation (1).

ただし、E(A n−1 )は酸素欠損のある酸化物A n−1のエネルギー、E( However, E (A m O n- 1) is an oxide A m O n-1 of the energy of oxygen deficiency, E (
O)は酸素分子のエネルギーの半分、E(A )は酸素欠損のある酸化物A のエネルギーである。 O) Half of the energy of the oxygen molecule, E (A m O n) is the energy of the oxide A m O n with oxygen deficiency. また、Aは、インジウム単独、ガリウム単独、亜鉛単独、インジウムとガリウムと亜鉛、のいずれかがあてはまる。 Also, A is indium alone, gallium alone, zinc alone, indium, gallium and zinc, either is true.

また、欠損濃度nと、欠損形成エネルギーE defとの関係は、近似的に次の式(2) Further, the defect density n, the relationship between the defect formation energy E def, approximately the following equation (2)
で表される。 In represented.

ただし、Nは欠損が形成されていない状態における酸素位置の数、k はボルツマン定数、Tは絶対温度である。 However, N is the number of oxygen positions in a state of not being defective formation, k B is the Boltzmann constant, T is the absolute temperature.

式(2)より、欠損形成エネルギーE defが大きくなると、酸素欠損の濃度n、すなわち酸素の欠損量は小さくなることが分かる。 From equation (2), the defect formation energy E def increases, the concentration of oxygen vacancies n, i.e. deficiency of oxygen is can be seen that small.

欠損形成エネルギーE defの計算には、密度汎関数法のプログラムであるCASTE The calculation of defect formation energy E def, a program of the density functional theory CASTE
Pを用いる。 Using a P. 密度汎関数の方法として平面波基底擬ポテンシャル法を用い、汎関数はGG Using plane wave basis pseudopotential method as a method of density functional, functionals GG
APBEを用いる。 Using APBE. カットオフエネルギーは、500eVを用いる。 Cut-off energy, using the 500eV. k点は、IGZOについては3×3×1、In については2×2×2、Ga については2×3× k points, 2 × 3 × for 3 × 3 × 1, In 2 2 × 2 × 2 for O 3, Ga 2 O 3 for IGZO
2、ZnOについては4×4×1のグリッドを用いる。 2, using the 4 × 4 × 1 grid for ZnO.

結晶構造は、IGZO結晶については対称性R−3(国際番号:148)の構造についてa軸、b軸にそれぞれ2倍した84原子の構造に対して、Ga、Znをエネルギーが最小になるように配置した構造を用いる。 Crystal structure, symmetry R-3 for IGZO crystal (international number: 148) a shaft structure of, to the structure of 84 atoms doubled respectively the b-axis, Ga, so that the energy of Zn is minimized the arrangement structure for use. In については80原子のbixbyit Bixbyit 80 atoms for In 2 O 3
e構造を、Ga については80原子のβ−Gallia構造を、ZnOについては80原子のウルツ構造を用いる。 The e structure, the beta-Gallia structure 80 atoms for Ga 2 O 3, using wurtzite structure of 80 atoms for ZnO.

表1は、式(1)において、Aがそれぞれ、インジウム単独、ガリウム単独、亜鉛単独、インジウムとガリウムと亜鉛の場合とした、欠損形成エネルギーE defの値を示した表である。 Table 1, in formula (1), each A is indium alone, gallium alone, zinc alone and the case of indium and gallium and zinc, is a chart illustrating values of defect formation energy E def.

IGZO(Model1)の欠損形成エネルギーE defは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、インジウム3つと亜鉛1つに隣接する酸素(図3(A)参照)についての値である。 Defect formation energy E def of IGZO (Model1), when A is indium, gallium and zinc, the IGZO crystal, the value of the oxygen (see FIG. 3 (A)) adjacent to one of indium three and zinc is there.

IGZO(Model2)の欠損形成エネルギーE defは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、インジウム3つとガリウム1つに隣接する酸素(図3(B)参照)についての値である。 Defect formation energy E def of IGZO (Model2), when A is indium, gallium and zinc, the IGZO crystal, the value of the oxygen (see FIG. 3 (B)) adjacent to one of indium three and gallium is there.

IGZO(Model3)の欠損形成エネルギーE defは、Aがインジウムとガリウムと亜鉛の場合に、IGZO結晶中において、亜鉛2つとガリウム2つに隣接する酸素( Defect formation energy E def of IGZO (Model 3), when A is indium, gallium and zinc, oxygen adjacent to the IGZO crystal, two zinc two and gallium (
図3(C)参照)についての値である。 Is the value for the FIG. 3 (C) see).

欠損形成エネルギーE defの値が大きいほど、酸素欠損状態を形成するために高いエネルギーが必要である。 The larger the value of the defect formation energy E def, it requires a high energy to form an oxygen deficiency state. つまり、欠損形成エネルギーE defの値が大きいほど、酸素との結合が強い傾向にあることを意味する。 In other words, the larger the value of the defect formation energy E def, means that binding of oxygen is a strong trend. 換言すれば、表1より、欠損形成エネルギーE In other words, from Table 1, defects formation energy E
defの値が最も小さいインジウムが、最も酸素との結合が弱いといえる。 smallest indium value of def is, it can be said that binding of most oxygen sensitive.

In−Ga−Zn−O系酸化物半導体における酸素欠損状態は、ソース電極またはドレイン電極として用いられている金属膜70が、酸化物半導体膜40から酸素を引き抜くために起こると考えられる。 Oxygen deficiency states in In-Ga-Zn-O-based oxide semiconductor, a metal film 70 which is used as a source electrode or a drain electrode is thought to occur in order to pull out the oxygen from the oxide semiconductor film 40.

[金属酸化物膜60が形成される現象について] [The phenomenon that the metal oxide film 60 is formed]
次に、In−Ga−Zn−O系酸化物半導体膜40と、金属膜70との界面近傍における量子力学的に安定な構造モデルを、量子分子動力学(QMD)法により計算する。 Next, an In-Ga-Zn-O-based oxide semiconductor film 40, the quantum-mechanically stable structure model in the vicinity of the interface between the metal film 70 is calculated by the quantum molecular dynamics (QMD) method. 考察どおり、金属による酸化物半導体からの酸素の引き抜きが起こっているか、確認するためである。 Discussion exactly, or it has occurred extraction of oxygen from the oxide semiconductor with a metal, in order to confirm.

計算する構造は以下のように作製する。 Structure calculations are made as follows. まず、古典分子動力学(MD)法により作製したアモルファス構造のIn−Ga−Zn−O系酸化物半導体(以下、「a−IGZO」と記す)から、84原子In 12 Ga 12 Zn 1248を含む単位格子を抜き出し、量子分子動力学(QMD)法により構造最適化を行う。 First, classical molecular dynamics (MD) fabricated In-Ga-Zn-O-based oxide semiconductor having an amorphous structure (hereinafter, referred to as "a-IGZO") under the law from 84 atomic In 12 Ga 12 Zn 12 O 48 extracting a unit cell including, subjected to structural optimization by the quantum molecular dynamics (QMD) method. さらに、構造最適化した単位格子を切断することで得られるa−IGZO膜上に、金属原子(W、Mo、Ti)の結晶を有する金属膜を積層し、構造最適化を行う。 Furthermore, on the a-IGZO film obtained by cutting the structure optimized unit cell, the metal atom (W, Mo, Ti) a metal film having a crystal are laminated, subjected to structural optimization. この構造を出発点として、623.0Kで、量子分子動力学(QMD)法を用いて計算を行う。 The structure as a starting point, at 623.0K, the calculation is performed using quantum molecular dynamics (QMD) method. なお、界面の相互作用だけを見積もるために、a−IGZO膜の下端と金属膜の上端は固定している。 In order to estimate the only interaction of the interface, the upper end of the lower end and the metallic film of a-IGZO film is fixed.

古典分子動力学計算の計算条件を以下に示す。 Below the calculation conditions of the classical molecular dynamics calculations. 計算プログラムには、Material The calculation program, Material
s Explorerを用いる。 Using the s Explorer. a−IGZOは、次の条件で作製する。 a-IGZO is prepared under the following conditions. 一辺1nmの計算セルに、In:Ga:Zn:O=1:1:1:4の比率で全84原子をランダムに配置し、密度を5.9g/cm に設定する。 The calculation cell of one side 1nm, In: Ga: Zn: O = 1: 1: 1: total 84 atoms arranged randomly at a ratio of 4, setting the density to 5.9 g / cm 3. NVTアンサンブルで、温度を5500Kから1Kに徐々に下げる。 In NVT ensemble, gradually lowered the temperature from 5500K to 1K. 時間刻み幅は0.1fsで、総計算時間は10nsとする。 Time step size in 0.1fs, the total calculation time is set to 10ns. ポテンシャルは、金属−酸素間および酸素−酸素間にはBorn−Mayer−Huggins Potential, metal - oxygen and between oxygen - the oxygen between Born-Mayer-Huggins
型を適用し、金属−金属間にはUFF型を適用する。 Applying a mold, metal - Between metal to apply UFF type. 電荷は、In:+3、Ga:+3、 Charges, In: + 3, Ga: +3,
Zn:+2、O:−2とする。 Zn: + 2, O: and -2.

QMD計算の計算条件を以下に示す。 The calculation conditions of the QMD calculation are shown below. 計算プログラムには、第一原理計算ソフトCAS The calculation program, first-principles calculation software CAS
TEPを用いる。 Use of the TEP. 汎関数はGGAPBEを用いる。 Functional uses GGAPBE. 擬ポテンシャルはUltrasoft Pseudopotential Ultrasoft
を用いる。 It is used. カットオフエネルギーは260eV、k点の数は1×1×1とする。 Cutoff energy 260EV, number of k points and 1 × 1 × 1. MD計算は、NVTアンサンブルで行い、温度は623Kとする。 MD calculation is carried out at NVT ensemble, temperature is set to 623K. 時間刻み幅は1.0fsで、総計算時間は2.0psとする。 Time step size in 1.0fs, the total calculation time and 2.0ps.

図4ないし図6に上記計算の結果を示す。 4 to 6 show the results of the calculations. 図4ないし図6において、白丸は金属原子を表し、黒丸は酸素原子を表している。 4 through 6, a white circle represents a metal atom, a black circle represents an oxygen atom.

図4は、a−IGZO膜上にタングステン(W)の結晶を有する金属膜を積層した場合の構造モデルを示している。 Figure 4 shows the structure model in the case of laminating a metal film having a crystalline tungsten (W) on the a-IGZO film. 図4(A)はQMD法による計算前の構造、図4(B)はQ FIG. 4 (A) structure before calculation by QMD method, FIG. 4 (B) Q
MD法による計算後の構造に相当する。 It corresponds to the structure after calculation by MD method.

図5は、a−IGZO膜上にモリブデン(Mo)の結晶を有する金属膜を積層した場合の構造モデルを示している。 Figure 5 shows the structure model in the case of laminating a metal film having a crystalline molybdenum (Mo) on the a-IGZO film. 図5(A)はQMD法による計算前の構造、図5(B)はQ FIG. 5 (A) structure before calculation by QMD method, FIG. 5 (B) Q
MD法による計算後の構造に相当する。 It corresponds to the structure after calculation by MD method.

図6は、a−IGZO膜上にチタン(Ti)の結晶を有する金属膜を積層した場合の構造モデルを示している。 Figure 6 shows the structure model in the case of laminating a metal film having a crystalline titanium (Ti) on the a-IGZO film. 図6(A)はQMD法による計算前の構造、図6(B)はQMD FIG 6 (A) the structure of the precomputation by QMD method, FIG. 6 (B) QMD
法による計算後の構造に相当する。 It corresponds to the structure after calculation by law.

図5(A)および図6(A)より、a−IGZO膜上にモリブデンまたはチタンの結晶を有する金属膜を積層した場合には、構造最適化時において、すでに金属膜に移動した酸素が見られることがわかる。 From FIG. 5 (A) and FIG. 6 (A), the case of laminating a metal film having a crystal of molybdenum or titanium on a-IGZO film, at the time of structural optimization, see oxygen already moved to the metal film is it can be seen. また、図4(B),図5(B)および図6(B)を比較すると、a−IGZO膜上にチタンの結晶を有する金属膜を積層した場合に、最も酸素の移動が見られることがわかる。 Further, FIG. 4 (B), the comparison between Fig. 5 (B) and FIG. 6 (B), the in case of laminating a metal film having a crystalline titanium on a-IGZO film, the most oxygen transfer is observed It is seen. したがって、a−IGZO膜に酸素欠損をもたらす電極として最適なものは、チタンの結晶を有する金属膜であると考えられる。 Thus, optimum as an electrode leads to oxygen deficiency in the a-IGZO film is considered to be a metal film having a crystalline titanium.

[酸化物半導体膜40中のキャリア密度について] [About the carrier density in the oxide semiconductor film 40 '
次に、金属膜70による酸化物半導体膜40からの酸素の引き抜きについて、実際に素子を作製し、評価する。 Next, extraction of oxygen from the oxide semiconductor film 40 by the metal film 70, actually fabricated the device was evaluated. 具体的には、酸素引き抜きの効果を有する金属膜を酸化物半導体膜に積層形成する場合と、酸素引き抜きの効果を有さない金属膜を酸化物半導体膜に積層形成する場合の、酸化物半導体膜40中のキャリア密度を計算し、結果を比較する。 Specifically, in the case where a metal film having the effect of oxygen withdrawal laminated formed in the oxide semiconductor film, in the case of laminating a metal film having no effect of oxygen pulling the oxide semiconductor film, an oxide semiconductor calculate the carrier density in the film 40, to compare the results.

酸化物半導体膜中のキャリア密度は、酸化物半導体膜を用いたMOSキャパシタを作製し、当該MOSキャパシタのCV測定の結果(CV特性)を評価することで求めることが可能である。 The carrier density in the oxide semiconductor film, an oxide semiconductor film to form a MOS capacitor using a, it is possible to determine by evaluating the results (CV characteristics) of CV measurement of the MOS capacitor.

キャリア密度の測定は、次の(1)−(3)の手順で行う。 Measurement of the carrier density, the following (1) - performed by the procedure of (3). (1)MOSキャパシタのゲート電圧Vgと、容量Cとの関係をプロットしたC−V特性を取得する。 (1) to obtain the gate voltage Vg of the MOS capacitor, a C-V characteristics obtained by plotting the relationship between the capacitance C. (2)当該C (2) the C
−V特性からゲート電圧Vgと、(1/C) との関係を表すグラフを取得し、当該グラフにおいて弱反転領域での(1/C) の微分値を求める。 And the gate voltage Vg from the -V characteristics, obtains a graph showing the relationship between (1 / C) 2, obtaining the (1 / C) 2 of the differential value in the weak inversion region in the graph. (3)得られた微分値を、キャリア密度N を表す以下の式(3)に代入する。 (3) the resulting derivative value is substituted into the following expression for the carrier density N d (3).

ただし、eは電気素量、ε は真空の誘電率、εは酸化物半導体の誘電率である。 However, e is elementary charge, epsilon 0 is the vacuum dielectric constant, epsilon is the dielectric constant of the oxide semiconductor.

測定に係る試料として、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(以下、「試料1」と記す)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(以下、「試料2」と記す)とを用意する。 As a sample according to the measurement, MOS capacitor using a metal film having the effect of oxygen withdrawal (hereinafter, referred to as "Sample 1") and, MOS capacitor using a metal film which does not have the effect of oxygen withdrawal (hereinafter, " to prepare and referred to) and the sample 2 ". なお、酸素引き抜きの効果を有する金属膜として、チタン膜を適用した。 The metal film having an effect of oxygen withdrawal was applied titanium layer. また、酸素引き抜きの効果を有さない金属膜として、チタン膜の表面(酸化物半導体膜側)に窒化チタン膜を有する膜を適用した。 Further, as the metal film which does not have the effect of oxygen withdrawal was applied a film having a titanium nitride film on the surface (oxide semiconductor film side) of the titanium film.

試料の詳細は、次の通りである。 For more information on the sample, it is as follows.
試料1: Sample 1:
ガラス基板上に400nmの厚さのチタン膜を有し、チタン膜上にIn−Ga−Zn−O On a glass substrate having a titanium film having a thickness of 400nm, In-Ga-Zn-O on the titanium film
系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に300nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。 Having an oxide semiconductor (a-IGZO) 2μm thick oxide semiconductor film using the system, the oxide semiconductor film has a thickness of silicon oxynitride films of 300nm on oxynitride film with a silver film of 300nm to.
試料2: Sample 2:
ガラス基板上にチタン膜を300nmの厚さのチタン膜を有し、チタン膜上に100nm A titanium film on a glass substrate having a titanium film having a thickness of 300 nm, 100 nm on the titanium film
の厚さの窒化チタン膜を有し、窒化チタン膜上にIn−Ga−Zn−O系の酸化物半導体(a−IGZO)を用いた2μmの厚さの酸化物半導体膜を有し、酸化物半導体膜上に3 Of a thickness of the titanium nitride film has a 2μm thick oxide semiconductor film using an In-Ga-Zn-O based oxide semiconductor (a-IGZO) on the titanium nitride film, oxide on the things semiconductor film 3
00nmの厚さの酸窒化珪素膜を有し、酸窒化珪素膜上に300nmの銀膜を有する。 It has a thickness of silicon oxynitride films of nm, with a silver film of 300nm on the silicon oxynitride film.

なお、試料1および試料2において、酸化物半導体膜は、インジウム(In),ガリウム(Ga)および亜鉛(Zn)を含む酸化物半導体ターゲット(In:Ga:Zn=1: Note that in Sample 1 and Sample 2, the oxide semiconductor film, an indium (In), an oxide semiconductor target including gallium (Ga) and zinc (Zn) (In: Ga: Zn = 1:
1:0.5[atom%])を用いたスパッタリング法により形成した。 1: was formed by a sputtering method using a 0.5 [atom%]). また、酸化物半導体膜の形成雰囲気は、アルゴン(Ar)と酸素(O )との混合雰囲気(Ar:O The formation atmosphere in which the oxide semiconductor film, a mixed atmosphere of argon (Ar) and oxygen (O 2) (Ar: O 2 =
30(sccm):15(sccm))とした。 30 (sccm): was 15 (sccm)).

図7(A)は、試料1のC−V特性を示している。 FIG. 7 (A) shows the C-V characteristics of the sample 1. また、図7(B)は、試料1のVg Further, FIG. 7 (B), the sample 1 Vg
と、(1/C) との関係を示している。 When shows the relationship between (1 / C) 2. 図7(B)の弱反転領域における(1/C) In the weak inversion region in FIG. 7 (B) (1 / C ) 2
の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度1.8×10 12 The differential value, is substituted into equation (3), the oxide carrier density 1.8 × 10 12 in the semiconductor film
/cm が得られる。 / Cm 3 is obtained.

図8(A)は、試料2のC−V特性を示している。 FIG. 8 (A) shows the C-V characteristics of the sample 2. また、図8(B)は、試料2のVg Further, FIG. 8 (B) of the sample 2 Vg
と、(1/C) との関係を示している。 When shows the relationship between (1 / C) 2. 図8(B)の弱反転領域における(1/C) In the weak inversion region in FIG. 8 (B) (1 / C ) 2
の微分値を、式(3)に代入すると、酸化物半導体膜中のキャリア密度6.0×10 10 The differential value, is substituted into equation (3), the oxide carrier density 6.0 × 10 10 in the semiconductor film
/cm が得られる。 / Cm 3 is obtained.

以上の結果より、酸素引き抜きの効果を有する金属膜を用いたMOSキャパシタ(試料1)と、酸素引き抜きの効果を有さない金属膜を用いたMOSキャパシタ(試料2)では、酸化物半導体膜中のキャリア密度が少なくとも2桁異なることがわかる。 From the above results, the MOS capacitor using a metal film having the effect of oxygen withdrawal (Sample 1), the oxygen withdrawal MOS capacitor using a metal film having no effect (Sample 2), the oxide semiconductor film it can be seen that the carrier density is different at least 2 orders of magnitude. これより、金属膜によって酸化物半導体膜から酸素が引き抜かれ、酸化物半導体膜における酸素欠損が増加した結果、金属膜近傍の酸化物半導体膜がn化したことが示唆される。 From this, withdrawn oxygen from the oxide semiconductor film by a metal film, a result of oxygen deficiency is increased in the oxide semiconductor film, it is suggested that an oxide semiconductor film of a metal film near ized n. なお、n化とは、多数キャリアである電子が増加することを意味する。 Note that the n of means that the electrons are majority carriers increases.

[酸化チタン膜の導電性について] [About the conductivity of the titanium oxide film]
上記の計算結果を参酌し、図1に示す構成の薄膜トランジスタにおいて、金属膜70がチタンの結晶を有する金属膜である場合を考える。 In consideration of the above calculation result, in a thin film transistor having the structure shown in FIG. 1, consider the case where the metal film 70 is a metal film having a crystalline titanium.

In−Ga−Zn−O系酸化物半導体膜(図1の「酸化物半導体膜40」と対応。以下同じ)とチタン膜(金属膜70)との界面には、チタンに引き抜かれた酸素がチタンと反応することにより、酸化チタン膜(金属酸化物膜60)が形成されると考えられる。 In-Ga-Zn-O-based oxide semiconductor film (corresponding to the "oxide semiconductor film 40" in FIG. 1. Hereinafter the same) at the interface between the titanium film (metal film 70), the oxygen that was pulled out of titanium by reacting with titanium believed titanium oxide film (metal oxide film 60) is formed. 続いては、この酸化チタン膜の導電性について、計算科学により検証した結果を示す。 It is subsequently the conductivity of the titanium oxide film, showing the results of verification by calculation science.

二酸化チタンは、ルチル構造(高温型の正方晶)、アナターゼ構造(低温型の正方晶) Titanium dioxide (tetragonal high-temperature type) rutile, anatase structure (tetragonal low temperature)
、ブルッカイト構造(斜方晶)など、いくつかの結晶構造をとる。 And brookite structure (orthorhombic), taking some of the crystalline structure. アナターゼ型およびブルッカイト型は、加熱すると最も安定な構造のルチル型に不可逆的に変化することから、 Anatase and brookite type, since the irreversible change in the rutile most stable structure when heated,
上記二酸化チタンはルチル構造をとるものと仮定する。 The titanium dioxide is assumed to take rutile structure.

図9は、ルチル構造を有する二酸化チタンの結晶構造を示す図である。 Figure 9 is a diagram showing the crystal structure of titanium dioxide having a rutile structure. ルチル構造は正方晶であり、結晶の対称性を示す空間群はI4 /mnmに属する。 Rutile structure is tetragonal, space group indicating the symmetry of the crystal belongs to I4 2 / mnm. なお、アナターゼ構造の酸化チタンも、ルチル構造と同様に、結晶の対称性を示す空間群はI4 /mnmに属する。 Incidentally, the titanium oxide of anatase structure, similar to the rutile structure, the space group indicating the symmetry of the crystal belongs to I4 2 / mnm.

上記二酸化チタン構造に対して、GGAPBE汎関数を用いた密度汎関数法により、状態密度を求める計算を行う。 With respect to the titanium dioxide structure by density functional method using the GGAPBE functional, it performs calculations to obtain the density of states. 対称性は維持したまま、セル構造も含めた構造最適化を行う。 While maintaining symmetry, performing cell structures including structural optimization. 密度汎関数計算には、CASTEPコードに導入された平面波擬ポテンシャル法を用いる。 Density The functional calculations, using the plane wave pseudopotential method introduced in CASTEP code. カットオフエネルギーは380eVを用いる。 Cut-off energy is used 380eV.

図10は、ルチル構造を有する二酸化チタンの状態密度図である。 Figure 10 is a state density map of the titanium dioxide having a rutile structure. 図10に示すように、ルチル構造を有する二酸化チタンはバンドギャップを有しており、半導体に近い状態密度を有することがわかる。 As shown in FIG. 10, titanium dioxide having a rutile structure has a band gap, it is found to have a density of states near the semiconductor. なお、密度汎関数法ではバンドギャップが小さく見積もられる傾向にあり、実際の二酸化チタンのバンドギャップは3.0eV程度と、図10の状態密度図に示すバンドギャップよりも大きい。 In the density functional theory tends to band gap is estimated to be smaller, the band gap of the actual titanium dioxide and approximately 3.0 eV, greater than the band gap shown in the state density diagram of FIG.

図11は、酸素欠損がある場合の、ルチル構造を有する二酸化チタンの状態密度図である。 11, when there is oxygen deficiency, is a state density map of the titanium dioxide having a rutile structure. 計算には、Ti24原子およびO48原子を有する酸化チタンから、O原子を一つ抜いたTi24原子およびO47原子を有する酸化チタンを、モデルとして用いた。 The calculation, of titanium oxide having a Ti24 atoms and O48 atoms, titanium oxide having an O atom Ti24 atoms and O47 atoms unplugged one, was used as a model. 図11 Figure 11
に示すように、酸素欠損がある場合のフェルミ準位は、バンドギャップの上に移動している。 As shown in Fermi level in the case where there is oxygen deficiency, it is moved over the band gap. これより、二酸化チタンがn型の導電性を示すことがわかる。 From this, it can be seen that the titanium dioxide is an n-type conductivity.

図12は、一酸化チタン(TiO)の状態密度図である。 Figure 12 is a state density map of titanium monoxide (TiO). 図12に示すように、一酸化チタンは金属に近い状態密度を有することがわかる。 As shown in FIG. 12, titanium monoxide is found to have a density of states near the metal.

図10に示す二酸化チタンの状態密度図、図11に示す酸素欠損を有する二酸化チタンの状態密度図および図12に示す一酸化チタンの状態密度図より、酸素欠損を有する二酸化チタン(TiO 2−δ )は、0<δ<1の範囲にわたってn型の導電性を有するものと予測できる。 State density map of the titanium dioxide as shown in FIG. 10, from the state density of titanium monoxide view showing the density of states diagram and Figure 12 of titanium dioxide having an oxygen deficiency shown in FIG. 11, titanium dioxide having an oxygen deficiency (TiO 2-δ ) it can be predicted to have a 0 <δ <n type conductivity over 1. したがって、酸化チタン膜(金属酸化物膜60)の組成が、二酸化チタン、 Therefore, the composition of the titanium oxide film (metal oxide film 60), titanium dioxide,
一酸化チタンまたは酸素欠損を有する二酸化チタンのいずれを含んだものであっても、I Even those that include any of titanium dioxide having a titanium monoxide or oxygen deficiency, I
n−Ga−Zn−O系酸化物半導体膜(酸化物半導体膜40)とチタン膜(金属膜70) n-Ga-Zn-O-based oxide semiconductor film (oxide semiconductor film 40) and titanium film (metal film 70)
との間の電流の流れは、阻害されにくいものと考えられる。 Current flow between is considered to hardly inhibited.

(実施の形態4) (Embodiment 4)
実施の形態1に示す薄膜トランジスタは、さまざまな電子機器(遊技機も含む)に適用することができる。 Thin film transistor described in Embodiment 1 can be applied to a variety of electronic devices (including game machines). 電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう) Examples of electronic devices are (also referred to as a television or a television receiver) television devices, referred to a monitor of a computer or the like, a digital camera, a digital video camera, a digital photo frames, mobile phones (also called cellular telephone device )
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、太陽電池などがあげられる。 , Portable game machines, portable information terminals, audio playback devices, large game machines such as pachinko machines, such as a solar cell, and the like.

図13(A)は、実施の形態1に示す薄膜トランジスタを適用した携帯電話機の一例を示している。 FIG. 13 (A) illustrates an example of a cellular phone including the thin film transistor described in Embodiment 1. この携帯電話機は、筐体120に組み込まれた表示部121を備えている。 This mobile phone includes a display unit 121 incorporated in a housing 120.

この携帯電話機は、表示部121を指などで触れることで、情報の入力ができる。 The mobile phone, the display unit 121 is touched with a finger or the like, you can enter the information. また、電話を掛ける、あるいはメールを打つなどの操作も、表示部121を指などで触れることにより行うことができる。 Moreover, making a call, or even operations such as hitting the mail, the display unit 121 can be performed by touching with a finger or the like.

例えば、表示部121における画素のスイッチング素子として、実施の形態1に示す薄膜トランジスタを複数配置することで、この携帯電話機の性能を高めることができる。 For example, as a switching element of a pixel in the display unit 121, the thin film transistor described in Embodiment 1 by arranging a plurality, it is possible to enhance the performance of the cellular phone.

図13(B)は、実施の形態1に示す薄膜トランジスタを適用したテレビジョン装置の一例を示している。 FIG. 13 (B) illustrates an example of a television device to which the thin film transistor described in Embodiment 1. このテレビジョン装置は、筐体130に表示部131が組み込まれている。 The television device has a display unit 131 in a housing 130 is incorporated.

例えば、表示部131における画素のスイッチング素子として、実施の形態1に示す薄膜トランジスタを複数配置することで、このテレビジョン装置の性能を高めることができる。 For example, as a switching element of a pixel in the display unit 131, the thin film transistor described in Embodiment 1 by arranging a plurality, it is possible to enhance the performance of the television set.

以上のように、実施の形態1で示した薄膜トランジスタは、さまざまな電子機器の表示パネルに配置することで、その電子機器の性能を高めることができる。 As described above, the thin film transistor described in Embodiment 1, by arranging the display panel of various electronic devices, it is possible to improve the performance of the electronic device.

図14は、In−Ga−Zn−O系酸化物半導体を用いた薄膜トランジスタの断面を、 14, the thin film transistor section using an In-Ga-Zn-O-based oxide semiconductor,
透過型電子顕微鏡(TEM,Hitachi H−9000NAR,300kV)で観察した写真である。 Transmission electron microscopy (TEM, Hitachi H-9000NAR, 300kV) is a photograph observed with. なお、符号は図1と共通する。 Incidentally, reference numerals common to FIG. 1.

図14に示す薄膜トランジスタは、酸化物半導体膜40としてIn−Ga−Zn−O系酸化物半導体膜を50nm成膜後、窒素雰囲気下において第1の加熱処理(650℃,1 Thin film transistor, an oxide semiconductor film 40 as In-Ga-Zn-O-based oxide semiconductor film after the 50nm film formation, the first heat treatment in a nitrogen atmosphere (650 ° C. as shown in FIG. 14, 1
時間)を行い、その後金属膜70としてチタン膜を150nm成膜したものである。 Performs time), it is then that the titanium film was 150nm deposited as a metal film 70.

図14において、酸化物半導体膜40と金属膜70との界面には、金属酸化物膜60が確認できる。 14, the interface between the oxide semiconductor film 40 and the metal film 70, a metal oxide film 60 can be confirmed. なお、FFTM(Fast Fourier Transform Map It should be noted, FFTM (Fast Fourier Transform Map
ping)法を用いた解析の結果、この薄膜トランジスタの金属酸化物膜60として、酸化チタン膜が形成されていた。 ping) process results of analysis using, as the metal oxide film 60 of the thin film transistor, a titanium oxide film was formed.

10 基板 20 ゲート電極 30 ゲート絶縁膜 40 酸化物半導体膜 60 金属酸化物膜 70 金属膜 10 substrate 20 a gate electrode 30 a gate insulating film 40 the oxide semiconductor film 60 a metal oxide film 70 a metal film

Claims (2)

  1. インジウムとガリウムと亜鉛とを有する酸化物半導体膜を形成し、 Oxide semiconductor film having indium, gallium, zinc and the formation,
    前記酸化物半導体膜形成後、窒素雰囲気下で第1の加熱処理を行い、 After the oxide semiconductor film, performing a first heat treatment in a nitrogen atmosphere,
    前記第1の加熱処理後、酸素を含む雰囲気下で冷却を行い、 After the first heat treatment, cooling in an atmosphere containing oxygen,
    前記冷却後に、前記酸化物半導体膜上面を覆うように、金属膜を形成し、 After the cooling, so as to cover the oxide semiconductor film top surface, forming a metal film,
    前記金属膜を選択的にエッチングして、第1の金属膜と第2の金属膜を形成し、 Selectively etching the metal film, forming a first metal film and the second metal film,
    前記第1の金属膜は、前記酸化物半導体膜の第1の領域と重なり、 The first metal film overlaps with the first region of the oxide semiconductor film,
    前記第2の金属膜は、前記酸化物半導体膜の第2の領域と重なり、 The second metal film overlaps with the second region of the oxide semiconductor film,
    前記第1の金属膜及び前記第2の金属膜は、前記酸化物半導体膜の第3の領域とは重ならず、 The first metal film and the second metal layer does not overlap the third region of the oxide semiconductor film,
    前記酸化物半導体膜の前記第1の金属膜及び前記第2の金属膜から露出している表面であって且つ前記第3の領域に、プラズマ処理を行い、 Wherein said first metal film and the second and a surface exposed from the metal layer and the third region of the oxide semiconductor film, plasma treatment,
    前記プラズマ処理後、前記第1の金属膜上、前記第2の金属膜上、前記第3の領域と接する絶縁膜を形成し、 After the plasma treatment, the first metal film, the second metal film, an insulating film in contact with said third region,
    前記絶縁膜形成後、加熱処理を行い、 After the insulating film forming, heat treatment is performed,
    前記第1の金属膜と前記酸化物半導体膜との界面には、前記第1の金属膜の一部が酸化された第1の金属酸化物膜があり、 Wherein the interface between the first metal film and the oxide semiconductor film, there is a first metal oxide film a portion of the first metal film is oxidized,
    前記第2の金属膜と前記酸化物半導体膜との界面には、前記第2の金属膜の一部が酸化された第2の金属酸化物膜があり、 Wherein the interface between the second metal film and the oxide semiconductor film, the second metal oxide film there a part of the second metal film is oxidized is,
    前記第1の加熱処理と前記冷却により、前記酸化物半導体膜全体が酸素過剰な状態となることを特徴とするトランジスタの作製方法。 Wherein by said cooling the first heat treatment, a method for manufacturing a transistor entire oxide semiconductor film is characterized by comprising an oxygen-excess state.
  2. 請求項1において、前記酸化物半導体膜のキャリア密度は、5×10 12 /cm 以下であることを特徴とするトランジスタの作製方法。 In claim 1, the carrier density of the oxide semiconductor film, a method for manufacturing the transistor, characterized in that it is 5 × 10 12 / cm 3 or less.
JP2014180242A 2014-09-04 2014-09-04 A method for manufacturing a transistor Active JP5940124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014180242A JP5940124B2 (en) 2014-09-04 2014-09-04 A method for manufacturing a transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014180242A JP5940124B2 (en) 2014-09-04 2014-09-04 A method for manufacturing a transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009265402 Division 2009-11-20

Publications (2)

Publication Number Publication Date
JP2014222789A JP2014222789A (en) 2014-11-27
JP5940124B2 true JP5940124B2 (en) 2016-06-29

Family

ID=52122145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014180242A Active JP5940124B2 (en) 2014-09-04 2014-09-04 A method for manufacturing a transistor

Country Status (1)

Country Link
JP (1) JP5940124B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609797B2 (en) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 Thin film device and manufacturing method thereof
KR100858088B1 (en) * 2007-02-28 2008-09-10 삼성전자주식회사 Thin Film Transistor and method of manufacturing the same
JP4759598B2 (en) * 2007-09-28 2011-08-31 キヤノン株式会社 TFT, a manufacturing method and a display device using the same
JP5325446B2 (en) * 2008-04-16 2013-10-23 株式会社日立製作所 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014222789A (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP6088599B2 (en) Semiconductor device
CN102903758B (en) The semiconductor device
US8890159B2 (en) Oxide semiconductor stacked film and semiconductor device
JP6246852B2 (en) Semiconductor device
JP5693158B2 (en) Semiconductor device
Chen et al. Oxygen-dependent instability and annealing/passivation effects in amorphous In–Ga–Zn–O thin-film transistors
JP5689490B2 (en) Oxide semiconductor film
JP6007267B2 (en) Semiconductor device
US9735284B2 (en) Semiconductor device comprising oxide semiconductor
CN100517601C (en) Method of forming dielectric layer with high dielectric constant, semiconductor device and manufacturing method thereof
JP5839554B2 (en) Semiconductor device
JP6320840B2 (en) Semiconductor device
WO2010001783A1 (en) Thin film transistor and display device
CN101548388B (en) Method for manufacturing thin film transistor which uses an oxide semiconductor
US10043833B2 (en) Semiconductor device
JP5897910B2 (en) A method for manufacturing a semiconductor device
CN103681805B (en) The method of manufacturing a semiconductor device and a semiconductor device
US20190019894A1 (en) Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP5653193B2 (en) A semiconductor device and a manufacturing method thereof
JP6189354B2 (en) A method for manufacturing a semiconductor device
Esro et al. High‐Mobility ZnO Thin Film Transistors Based on Solution‐processed Hafnium Oxide Gate Dielectrics
KR101800854B1 (en) Transistor
JP6542335B2 (en) Semiconductor device
JP2018182344A (en) Semiconductor element manufacturing method
KR20110028385A (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160517

R150 Certificate of patent or registration of utility model

Ref document number: 5940124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250