KR20180087503A - 반도체 디바이스 및 그의 제조 방법 - Google Patents

반도체 디바이스 및 그의 제조 방법 Download PDF

Info

Publication number
KR20180087503A
KR20180087503A KR1020170010703A KR20170010703A KR20180087503A KR 20180087503 A KR20180087503 A KR 20180087503A KR 1020170010703 A KR1020170010703 A KR 1020170010703A KR 20170010703 A KR20170010703 A KR 20170010703A KR 20180087503 A KR20180087503 A KR 20180087503A
Authority
KR
South Korea
Prior art keywords
encapsulant
ground ring
lead frame
ground
semiconductor device
Prior art date
Application number
KR1020170010703A
Other languages
English (en)
Inventor
심기동
김병진
홍성준
문대호
손용호
김기정
Original Assignee
앰코 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 인코포레이티드 filed Critical 앰코 테크놀로지 인코포레이티드
Priority to KR1020170010703A priority Critical patent/KR20180087503A/ko
Publication of KR20180087503A publication Critical patent/KR20180087503A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임을 구비하며 전자파를 차폐할 수 있는 반도체 디바이스 및 그의 제조 방법에 관한 것이다.
일례로, 다수의 패드와, 상기 패드의 외측에서 패드를 둘러싸며 사각의 링 형태로 형성된 그라운드 링과, 상기 그라운드 링에 전기적으로 연결되며 상기 그라운드 링으로부터 내측을 향해 돌출된 다수의 그라운드 핀을 갖는 리드 프레임; 상기 다수의 패드의 상면에 전기적으로 접속된 반도체 소자; 상기 리드 프레임의 상부에서 상기 반도체 소자를 인캡슐레이션 하는 인캡슐란트; 및 상기 인캡슐란트의 상면과 측면에 형성된 쉴드막;을 포함하는 것을 특징으로 하는 반도체 디바이스를 개시한다.

Description

반도체 디바이스 및 그의 제조 방법{Semiconductor device and fabricating method thereof}
본 발명은 반도체 디바이스 및 그의 제조 방법에 관한 것이다.
각종 전자기기에는 다양한 구조로 제조된 다수 개의 반도체 디바이스뿐만 아니라, 각종 신호 교환용 전자 소자들이 집적화되어 설치되어 있기 때문에, 반도체 디바이스와 전자 소자들은 전기적인 작동 중에 전자파를 발산시키는 것으로 알려져 있다.
이러한 전자파들은 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 디바이스 및 전자 소자들로부터 발산될 수 있으며, 그 주변에 인접하여 실장된 반도체 디바이스까지 직간접으로 영향을 끼치게 된다. 따라서, 이러한 전자파를 차폐하기 위한 구조 및/또는 방법이 요구된다.
본 발명은 리드 프레임을 구비하며 전자파를 차폐할 수 있는 반도체 디바이스 및 그의 제조 방법을 제공한다.
본 발명에 의한 반도체 디바이스는 다수의 패드와, 상기 패드의 외측에서 패드를 둘러싸며 사각의 링 형태로 형성된 그라운드 링과, 상기 그라운드 링에 전기적으로 연결되며 상기 그라운드 링으로부터 내측을 향해 돌출된 다수의 그라운드 핀을 갖는 리드 프레임; 상기 다수의 패드의 상면에 전기적으로 접속된 반도체 소자; 상기 리드 프레임의 상부에서 상기 반도체 소자를 인캡슐레이션 하는 인캡슐란트; 및 상기 인캡슐란트의 상면과 측면에 형성된 쉴드막을 포함한다.
상기 그라운드 링의 하면은 하프 에칭될 수 있다.
상기 인캡슐란트는 하프 에칭된 그라운드 링의 하면을 인캡슐레이션 할 수 있다.
상기 인캡슐란트는 상기 다수의 패드와 상기 다수의 그라운드 핀을 인캡슐란트의 하면으로 노출시킬 수 있다.
상기 그라운드 링은 상기 인캡슐란트의 측면으로 노출될 수 있다.
상기 그라운드 링은 상기 인캡슐란트의 측면을 잇는 띠 형태로 형성될 수 있다.
상기 쉴드막은 상기 인캡슐란트의 측면으로 노출된 그라운드 링과 전기적으로 연결될 수 있다.
상기 쉴드막은 상기 인캡슐란트의 상면과 측면에 메탈을 코팅하여 형성될 수 있다.
상기 그라운드 핀은 상기 인캡슐란트의 측면과 하면으로 노출될 수 있다.
또한, 본 발명에 따른 반도체 디바이스의 제조 방법은 다수의 패드와, 상기 패드의 외측에서 패드를 둘러싸며 사각의 링 형태로 형성된 그라운드 링과, 상기 그라운드 링에 전기적으로 연결되며 상기 그라운드 링으로부터 내측을 향해 돌출된 다수의 그라운드 핀과, 상기 그라운드 링과 상기 다수의 패드를 연결하는 다수의 타이 바를 갖는 리드 프레임을 준비하는 단계; 상기 다수의 패드의 상면에 반도체 소자를 전기적으로 접속시키는 단계; 상기 리드 프레임의 상부에서 상기 반도체 소자를 인캡슐란트로 인캡슐레이션하는 단계; 상기 다수의 타이 바를 에칭으로 제거하고, 상기 그라운드 링을 따라서 인캡슐란트와 리드 프레임을 쏘잉하는 단계; 및 상기 인캡슐란트의 상면과 측면에 쉴드막을 형성하는 단계를 포함한다.
상기 리드 프레임을 준비하는 단계에서 상기 그라운드 링의 하면이 하프 에칭될 수 있다.
상기 인캡슐란트는 하프 에칭된 그라운드 링의 하면을 인캡슐레이션 할 수 있다.
상기 인캡슐란트는 상기 다수의 패드와 상기 다수의 타이 바 및 상기 다수의 그라운드 핀을 인캡슐란트의 하면으로 노출시킬 수 있다.
상기 인캡슐란트와 리드 프레임을 쏘잉하는 단계에서 상기 그라운드 링은 상기 인캡슐란트의 측면으로 노출될 수 있다.
상기 그라운드 링은 상기 인캡슐란트의 측면을 잇는 띠 형태로 형성될 수 있다.
상기 쉴드막은 상기 인캡슐란트의 측면으로 노출된 그라운드 링과 전기적으로 연결될 수 있다.
상기 쉴드막은 상기 인캡슐란트의 상면과 측면에 메탈을 코팅하여 형성될 수 있다.
상기 그라운드 핀은 상기 인캡슐란트의 측면과 하면으로 노출될 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스 및 그의 제조 방법은 패드와 상기 패드로부터 이격되며 그라운드에 전기적으로 연결되는 그라운드 링을 포함하는 리드 프레임을 구비하고, 상기 그라운드 링을 인캡슐란트의 측면으로 노출시키고 상기 인캡슐란트의 측면 및 상면에 쉴드막을 형성함으로써, 전자파 차폐 성능을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 디바이스 및 그의 제조 방법은 패드의 외측에 위치한 사각의 링 형태의 그라운드 링의 하면을 하프 에칭하고 그라운드 링의 하면을 인캡슐란트로 인캡슐레이션함으로써, 반도체 디바이스와 외부 회로 기판의 패턴과의 쇼트를 미연에 방지하여 반도체 디바이스의 신뢰성을 향상시킬 수 있다. 더불어, 외부 회로 기판의 패턴을 용이하게 설계할 수 있으며 패턴의 자유도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 2a는 리드 프레임의 상면을 도시한 사시도이고, 도 2b는 리드 프레임의 하면을 도시한 사시도이다.
도 2c는 반도체 소자가 부착된 리드 프레임의 상면을 도시한 사시도이고, 도 2d는 반도체 소자가 부착된 리드 프레임의 하면을 도시한 사시도이다.
도 2e는 인캡슐란트로 인캡슐레이션된 리드 프레임의 상면을 도시한 사시도이고, 도 2f는 인캡슐란트로 인캡슐레이션된 리드 프레임의 하면을 도시한 사시도이다.
도 2g는 에칭 단계 및 쏘잉 단계를 거친 리드 프레임의 상면을 도시한 사시도이고, 도 2h는 에칭 단계 및 쏘잉 단계를 거친 리드 프레임의 하면을 도시한 사시도이다.
도 2i는 쉴딩 단계를 거친 리드 프레임의 상면을 도시한 사시도이고, 도 2j는 쉴딩 단계를 거친 리드 프레임의 하면을 도시한 사시도이다.
도 3은 도 2j의 Ⅰ-Ⅰ’선을 따라 절취하고 상하를 반전시킨 반도체 디바이스의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용된다. 이러한 공간에 관련된 용어는 반도체 디바이스의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 반도체 디바이스가 뒤집어지면, "하부" 또는 "아래"로 설명된 요소는 "상부" 또는 "위에"로 된다. 따라서, "아래"는 "상부" 또는 "아래"를 포괄한다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 순서도이다. 도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 도시한 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 리드 프레임 준비 단계(S1), 반도체 소자 부착 단계(S2), 인캡슐레이션 단계(S3), 에칭 단계(S4), 쏘잉 단계(S5) 및 쉴딩 단계(S5)를 포함한다. 이하에서는 도 1의 각 단계들을 도 2a 내지 도 2j를 참조하여 설명하기로 한다.
도 2a는 리드 프레임의 상면을 도시한 사시도이고, 도 2b는 리드 프레임의 하면을 도시한 사시도이다.
도 2a에 도시된 바와 같이, 상기 리드 프레임 준비 단계(S1)에서는 메탈 프레임을 에칭하여 패드(111), 그라운드 링(112) 및 그라운드 핀(113)을 갖는 리드 프레임(110)을 형성한다. 여기서, 상기 메탈 프레임은 리드 프레임(110)이 에칭 되기 전의 플레이트 형태의 프레임을 말한다. 상기 메탈 프레임은 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni) 및 그 등가물 중에서 선택된 어느 하나를 포함하여 이루어질 수 있다. 예를 들어, 상기 리드 프레임 준비 단계(S1)에서는 구리(Gu)로 이루어진 메탈 프레임을 준비하고, 통상의 건식 에칭 또는 습식 에칭을 이용하여 상기 메탈 프레임에 패드(111), 그라운드 링(112) 및 그라운드 핀(113)을 형성함으로써 본 발명에 따른 리드 프레임(110)을 형성할 수 있다.
상기 리드 프레임 준비 단계(S1)에서는 메탈 프레임을 에칭하여, 반도체 소자가 안착되며 전기적으로 연결될 다수의 패드(111)와, 상기 다수의 패드(111)의 외측에서 상기 다수의 패드(111)를 둘러싸며 사각의 링 형태로 형성된 그라운드 링(112)과, 상기 그라운드 링(112)에 전기적으로 연결되며 상기 그라운드 링(112)으로부터 내측을 향해 형성된 다수의 그라운드 핀(113)을 형성한다. 상기 그라운드 핀(113)은 상기 다수의 패드(111)들 사이에 형성된다. 이러한 리드 프레임(110)은 다수개가 형성될 수 있으며, 다수의 리드 프레임(110)은 상기 그라운드 링(112)의 외측에 형성된 커넥팅 바(114)에 의해 서로 연결되어 후속 공정으로 이동될 수 있다. 여기서, 커넥팅 바(114)는 그라운드 링(112)의 외측에서 상기 그라운드 링(112)을 둘러싸는 사각의 링 형태로 형성되며, 후술되는 쏘잉 단계(S5)에서 잘려져 나가게 된다. 또한, 상기 다수의 패드(111)와 그라운드 링(112) 사이 및 그라운드 링(112)과 커넥팅 바(114) 사이에는 다수의 타이 바(115)가 형성되어, 서로 전기적으로 연결된 동시에 서로를 지지하여 후속 공정으로 이동될 수 있게 한다. 여기서, 상기 다수의 타이 바(115)는 후술되는 에칭 단계(S4)에서 제거되므로, 패드(111)와 그라운드 링(112)은 서로 전기적으로 분리될 수 있다.
또한, 도 2b에 도시된 바와 같이, 상기 리드 프레임 준비 단계(S1)에서는 상기 리드 프레임(110)의 하면의 일부를 하프 에칭한다. 구체적으로 상기 리드 프레임 준비 단계(S1)에서는 그라운드 링(112)의 하면과, 패드(111)의 가장자리(111b)의 하면을 하프 에칭한다. 따라서, 하프 에칭 되지 않은 패드(111)의 내측 부분(111a)과, 그라운드 핀(113) 및 패드(111)와 그라운드 링(112)을 연결하는 다수의 타이 바(115)는 상대적으로 하부로 돌출된다. 한편, 그라운드 링(112)과 커넥팅 바(114)를 연결하는 타이 바(115)의 하면은 하프 에칭될 수 있다.
또한, 상기 패드(111)의 내측 부분(111a)과 그라운드 핀(113) 및 패드(111)와 그라운드 링(112)을 연결하는 다수의 타이 바(115)는 후술되는 인캡슐레이션 단계(S3)에서 외부로 노출될 수 있다. 여기서, 상기 그라운드 핀(113)은 외부 회로 기판의 그라운드(GND)에 전기적으로 연결될 수 있다. 따라서, 상기 그라운드 핀(113)과 전기적으로 연결된 그라운드 링(112)도 그라운드(GND)에 전기적으로 연결된다.
한편, 그라운드 링을 하프 에칭하지 않으면, 후술되는 인캡슐레이션 단계(S3)에서 그라운드 링이 인캡슐란트의 외부(하면)로 노출되게 된다. 이 경우, 반도체 디바이스를 외부 회로 기판에 안착시킬 때 그라운드 링과 외부 회로 기판의 패턴과의 쇼트가 발생될 수 있으므로, 외부 회로 기판의 패턴을 설계하는데 제약이 발생하게 된다. 그러나, 본 발명에서는 그라운드 링(112)의 하면을 하프 에칭함으로써, 본 발명에 따른 반도체 디바이스와 외부 회로 기판과의 쇼트를 미연에 방지하여 반도체 디바이스의 신뢰성을 향상시킬 수 있다. 또한, 외부 회로 기판의 패턴을 용이하게 설계할 수 있으며 패턴의 자유도를 향상시킬 수 있다.
도 2c는 반도체 소자가 부착된 리드 프레임의 상면을 도시한 사시도이고, 도 2d는 반도체 소자가 부착된 리드 프레임의 하면을 도시한 사시도이다.
도 2c 및 도 2d에 도시된 바와 같이, 상기 반도체 소자 부착 단계(S2)에서는 상기 다수의 패드(111) 위에 반도체 소자(120)를 부착한다. 상기 반도체 소자(120)는 상기 다수의 패드(111) 위에 솔더링을 통해 전기적으로 접속될 수 있다. 여기서, 상기 반도체 소자(120)의 하면에는 접속 패드가 형성되고, 상기 접속 패드가 상기 리드 프레임(110)의 패드(111)의 상면에 전기적으로 접속될 수 있다. 상기 반도체 소자(120)는 저항(resistor), 커패시터(capacitor), 인덕터(inductor) 등과 같은 수동 소자로 이루어질 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 물론, 상기 반도체 소자(120)는 다이오드(diode), 트랜지스터(transistor) 등과 같은 능동 소자로 이루어 질 수 있다. 또한, 상기 반도체 소자(120)는 상기 패드(111)의 외주연에 위치한 그라운드 링(112)의 내측에 위치한다. 즉, 상기 반도체 소자(120)는 그라운드 링(112)을 넘지 않는 크기를 가지며, 상기 패드(111)의 상면에 안착된다. 이는 추후에 상기 그라운드 링(112)을 따라 상기 리드 프레임(110)을 쏘잉하기 때문이다.
도 2e는 인캡슐란트로 인캡슐레이션된 리드 프레임의 상면을 도시한 사시도이고, 도 2f는 인캡슐란트로 인캡슐레이션된 리드 프레임의 하면을 도시한 사시도이다.
도 2e에 도시된 바와 같이, 상기 인캡슐레이션 단계(S3)에서는 상기 리드 프레임(110)의 상부를 인캡슐란트(130)로 인캡슐레이션한다. 이때, 상기 인캡슐란트(130)는 상기 리드 프레임(110)의 상부에 부착된 반도체 소자(120)를 함께 인캡슐레이션하여, 상기 반도체 소자(120)를 외부 환경으로부터 보호한다. 상기 인캡슐란트(130)는 통상의 열경화형 에폭시 몰딩 컴파운드(EMC), 디스펜싱을 위한 상온 경화형 글럽 탑(glop top) 및 그 등가물 중 선택된 어느 하나일 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
더불어, 도 2f에 도시된 바와 같이, 상기 리드 프레임 준비 단계(S1)에서 그라운드 링(112)의 하면을 하프 에칭하였으므로, 상기 그라운드 링(112)은 인캡슐란트(130)의 외부(하면)로 노출되지 않는다. 즉, 상기 인캡슐란트(130)는 하프 에칭된 그라운드 링(112)의 하면을 인캡슐레이션 한다. 또한, 패드(111)의 가장자리(111b)의 하면도 하프 에칭되었으므로, 패드(111)의 내측 부분(111a)만 인캡슐란트(130)의 외부(하면)로 노출된다. 즉, 상기 인캡슐란트(130)는 하프 에칭된 패드(111)의 가장자리(111b)의 하면을 인캡슐레이션 한다. 더불어, 하프 에칭되지 않은 그라운드 핀(113)과, 커넥터 바(114) 및 그라운드 링(112)과 패드(111)를 연결하는 타이 바(115)는 인캡슐란트(130)의 외부(하면)로 노출된다.
도 2g는 에칭 단계 및 쏘잉 단계를 거친 리드 프레임의 상면을 도시한 사시도이고, 도 2h는 에칭 단계 및 쏘잉 단계를 거친 리드 프레임의 하면을 도시한 사시도이다.
도 2g 및 도 2h에 도시된 바와 같이, 상기 에칭 단계(S4)에서는 상기 인캡슐란트(130)의 외부(하면)로 노출된 타이 바(115)를 에칭하여 상기 타이 바(115)를 제거한다. 이에 따라, 상기 인캡슐란트(130)의 하면에서 상기 타이 바(115)가 제거된 부분에는 홈(131)이 형성된다. 또한, 상기 에칭 단계(S4)에서 상기 패드(111)와 그라운드 링(112)을 연결하는 타이 바(115)가 제거됨으로써, 상기 패드(111)와 그라운드 링(112)은 전기적으로 분리된다. 따라서, 상기 패드(111)에 접속된 반도체 소자(120)와 그라운드 링(112)도 전기적으로 분리된다. 상기 에칭 단계(S4)에서는 통상의 건식 에칭 또는 습식 에칭을 이용하여 상기 타이 바(115)를 제거할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
상기 쏘잉 단계(S5)에서는, 도 2e 및 도 2f에 도시된 점선(sawing line)을 따라서 상기 인캡슐란트(130) 및 리드 프레임(110)을 쏘잉한다. 구체적으로, 상기 쏘잉 단계(S5)에서는 상기 그라운드 링(112)을 따라서 인캡슐란트(130) 및 리드 프레임(110)을 쏘잉한다. 이때, 상기 그라운드 링(112)의 중심을 따라서 상기 인캡슐란트(130) 및 리드 프레임(110)을 쏘잉할 수 있다. 상기 쏘잉 단계(S5)에서는 다이아몬드 블레이드 또는 레이저 빔을 통해 상기 인캡슐란트(130) 및 리드 프레임(110)을 쏘잉할 수 있으나, 본 발명에서 이를 한정하는 것은 아니다.
더불어, 도 2g 및 도 2h에 도시된 바와 같이, 상기 쏘잉 단계(S5)에서는 그라운드 링(112)의 외주연에 위치한 커넥팅 바(114)와 상기 커넥팅 바(114)와 그라운드 링(112)을 연결하는 타이 바(115)가 제거된다. 또한, 상기 쏘잉 단계(S5)에서 상기 그라운드 링(112)을 따라 인캡슐란트(130) 및 리드 프레임(110)을 쏘잉함으로써, 다수의 리드 프레임(110)이 서로 분리되고 낱개의 반도체 디바이스(100’)가 완성된다.
또한, 상기 그라운드 링(112)은 인캡슐란트(130)의 측면으로 노출된다. 즉, 상기 그라운드 링(112)은 상기 인캡슐란트(130)의 측면을 잇는 띠 형태로 형성된다. 이때, 상기 그라운드 링(112)은 하면이 하프 에칭되었으므로, 인캡슐란트(130)의 하면(또는 하부)으로 노출되지는 않는다. 대신, 상기 그라운드 링(112)에는 그라운드 핀(113)이 전기적으로 연결되어 있고, 상기 그라운드 핀(113)은 하프 에칭 되지 않았으므로, 상기 그라운드 핀(113)은 인캡슐란트(130)의 측면 및 하면(또는 하부)으로 노출된다.
도 2i는 쉴딩 단계를 거친 리드 프레임의 상면을 도시한 사시도이고, 도 2j는 쉴딩 단계를 거친 리드 프레임의 하면을 도시한 사시도이다.
도 2i 및 도 2j에 도시된 바와 같이, 상기 쉴딩 단계(S5)에서는 상기 인캡슐란트(130)의 상면과 측면에 쉴드막(140)을 형성하여 낱개의 반도체 디바이스(100’)를 쉴딩한다. 구체적으로, 상기 쉴딩 단계(S5)에서는 상기 인캡슐란트(130)의 상면과 측면에 메탈을 코팅하여 쉴드막(140)을 형성함으로써, 본 발명에 따른 반도체 디바이스(100)를 완성할 수 있다. 상기 쉴드막(140)은 반도체 디바이스(100) 내에 포함된 다수의 반도체 소자(120)들 사이의 전자파 간섭현상을 방지하거나, 반도체 디바이스(100)와 외부 회로 기판의 반도체 소자 사이의 전자파 간섭현상을 방지할 수 있다.
또한, 상기 쉴드막(140)은 상기 인캡슐란트(130)의 측면으로 노출된 그라운드 링(112)과 전기적으로 연결되므로, 상기 쉴드막(140)도 그라운드(GND)에 전기적으로 연결될 수 있다. 이에 따라, 상기 쉴드막(140)이 전자파를 더욱 효율적으로 차폐시킬 수 있다. 상기 쉴드막(140)은 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 크롬(Cr) 및 그 등가물 중에서 선택된 어느 하나를 포함할 수 있다. 더불어, 상기 쉴드막(140)은 스퍼터링(sputtering), 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 딥 코팅(dip coating), 로드 코팅(rod coating), 화학 기상 증착(CVD) 및 그 등가 방법 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명에서 이를 한정하지 않는다.
도 3은 도 2j의 Ⅰ-Ⅰ’선을 따라 절취하고 상하를 반전시킨 반도체 디바이스의 단면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 패드(111)와, 상기 패드(111)로부터 이격되며 상기 패드(111)의 외주연을 감싸는 사각의 링 형태로 이루어진 그라운드 링(112)을 갖는 리드 프레임(110), 상기 리드 프레임(110)의 상부에 안착되며 상기 패드(111)와 전기적으로 연결된 반도체 소자(120), 상기 리드 프레임(110)의 상부에서 상기 반도체 소자(120)를 인캡슐레이션하는 인캡슐란트(130) 및 상기 인캡슐란트(130)의 상면 및 측면을 감싸도록 형성되며, 상기 그라운드 링(112)과 전기적으로 연결된 쉴드막(140)을 포함한다. 여기서, 상기 그라운드 링(112)은 인캡슐란트(130)의 측면으로 노출되고, 상기 그라운드 링(112)의 하면은 하프 에칭되어 인캡슐란트(130)의 하면으로 노출되지 않는다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스 및 그의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100: 반도체 디바이스 110: 리드 프레임
111: 패드 112: 그라운드 링
113: 그라운드 핀 114: 커넥팅 바
115: 타이 바 120: 반도체 소자
130: 인캡슐란트 140: 쉴드막

Claims (18)

  1. 다수의 패드와, 상기 패드의 외측에서 패드를 둘러싸며 사각의 링 형태로 형성된 그라운드 링과, 상기 그라운드 링에 전기적으로 연결되며 상기 그라운드 링으로부터 내측을 향해 돌출된 다수의 그라운드 핀을 갖는 리드 프레임;
    상기 다수의 패드의 상면에 전기적으로 접속된 반도체 소자;
    상기 리드 프레임의 상부에서 상기 반도체 소자를 인캡슐레이션 하는 인캡슐란트; 및
    상기 인캡슐란트의 상면과 측면에 형성된 쉴드막;을 포함하는 것을 특징으로 하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 그라운드 링의 하면은 하프 에칭된 것을 특징으로 하는 반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 인캡슐란트는 하프 에칭된 그라운드 링의 하면을 인캡슐레이션 하는 것을 특징으로 하는 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 인캡슐란트는 상기 다수의 패드와 상기 다수의 그라운드 핀을 인캡슐란트의 하면으로 노출시키는 것을 특징으로 하는 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 그라운드 링은 상기 인캡슐란트의 측면으로 노출된 것을 특징으로 하는 반도체 디바이스.
  6. 제 5 항에 있어서,
    상기 그라운드 링은 상기 인캡슐란트의 측면을 잇는 띠 형태로 형성된 것을 특징으로 하는 반도체 디바이스.
  7. 제 5 항에 있어서,
    상기 쉴드막은 상기 인캡슐란트의 측면으로 노출된 그라운드 링과 전기적으로 연결된 것을 특징으로 하는 반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 쉴드막은 상기 인캡슐란트의 상면과 측면에 메탈을 코팅하여 형성된 것을 특징으로 하는 반도체 디바이스.
  9. 제 1 항에 있어서,
    상기 그라운드 핀은 상기 인캡슐란트의 측면과 하면으로 노출된 것을 특징으로 하는 반도체 디바이스.
  10. 다수의 패드와, 상기 패드의 외측에서 패드를 둘러싸며 사각의 링 형태로 형성된 그라운드 링과, 상기 그라운드 링에 전기적으로 연결되며 상기 그라운드 링으로부터 내측을 향해 돌출된 다수의 그라운드 핀과, 상기 그라운드 링과 상기 다수의 패드를 연결하는 다수의 타이 바를 갖는 리드 프레임을 준비하는 단계;
    상기 다수의 패드의 상면에 반도체 소자를 전기적으로 접속시키는 단계;
    상기 리드 프레임의 상부에서 상기 반도체 소자를 인캡슐란트로 인캡슐레이션하는 단계;
    상기 다수의 타이 바를 에칭으로 제거하고, 상기 그라운드 링을 따라서 인캡슐란트와 리드 프레임을 쏘잉하는 단계; 및
    상기 인캡슐란트의 상면과 측면에 쉴드막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  11. 제 10 항에 있어서,
    상기 리드 프레임을 준비하는 단계에서 상기 그라운드 링의 하면이 하프 에칭되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  12. 제 11 항에 있어서,
    상기 인캡슐란트는 하프 에칭된 그라운드 링의 하면을 인캡슐레이션하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  13. 제 10 항에 있어서,
    상기 인캡슐란트는 상기 다수의 패드와 상기 다수의 타이 바 및 상기 다수의 그라운드 핀을 인캡슐란트의 하면으로 노출시키는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  14. 제 10 항에 있어서,
    상기 인캡슐란트와 리드 프레임을 쏘잉하는 단계에서 상기 그라운드 링은 상기 인캡슐란트의 측면으로 노출되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  15. 제 14 항에 있어서,
    상기 그라운드 링은 상기 인캡슐란트의 측면을 잇는 띠 형태로 형성된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  16. 제 14 항에 있어서,
    상기 쉴드막은 상기 인캡슐란트의 측면으로 노출된 그라운드 링과 전기적으로 연결된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  17. 제 10 항에 있어서,
    상기 쉴드막은 상기 인캡슐란트의 상면과 측면에 메탈을 코팅하여 형성된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  18. 제 10 항에 있어서,
    상기 그라운드 핀은 상기 인캡슐란트의 측면과 하면으로 노출된 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020170010703A 2017-01-23 2017-01-23 반도체 디바이스 및 그의 제조 방법 KR20180087503A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170010703A KR20180087503A (ko) 2017-01-23 2017-01-23 반도체 디바이스 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170010703A KR20180087503A (ko) 2017-01-23 2017-01-23 반도체 디바이스 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180087503A true KR20180087503A (ko) 2018-08-02

Family

ID=63251697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170010703A KR20180087503A (ko) 2017-01-23 2017-01-23 반도체 디바이스 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20180087503A (ko)

Similar Documents

Publication Publication Date Title
US7626247B2 (en) Electronic package with integral electromagnetic radiation shield and methods related thereto
US7880282B2 (en) Semiconductor package with integrated heatsink and electromagnetic shield
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US8362598B2 (en) Semiconductor device with electromagnetic interference shielding
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
US8184453B1 (en) Increased capacity semiconductor package
US6258629B1 (en) Electronic device package and leadframe and method for making the package
US7350293B2 (en) Low profile ball-grid array package for high power
US7808084B1 (en) Semiconductor package with half-etched locking features
CN108074887B (zh) 半导体装置以及其制造方法
US20070059863A1 (en) Method of manufacturing quad flat non-leaded semiconductor package
US20180096967A1 (en) Electronic package structure and method for fabricating the same
TWI455213B (zh) 無外引腳封裝結構及其製作方法
US20140284785A1 (en) Semiconductor device and manufacturing method thereof
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP6239147B2 (ja) 半導体パッケージ
US11476572B2 (en) Method for fabricating electronic package structure
US20160225642A1 (en) Electronic package structure and fabrication method thereof
US10777457B2 (en) Carrier substrate, package, and method of manufacture
KR101787882B1 (ko) 반도체 패키지 및 그 제조 방법
KR20180087503A (ko) 반도체 디바이스 및 그의 제조 방법
TW201432865A (zh) 晶片封裝結構及其製作方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR101698292B1 (ko) 반도체 모듈
KR101677270B1 (ko) 반도체 패키지 및 그 제조 방법