KR20180085338A - 자기 접합의 제조 방법 및 자기 메모리 - Google Patents

자기 접합의 제조 방법 및 자기 메모리 Download PDF

Info

Publication number
KR20180085338A
KR20180085338A KR1020170056340A KR20170056340A KR20180085338A KR 20180085338 A KR20180085338 A KR 20180085338A KR 1020170056340 A KR1020170056340 A KR 1020170056340A KR 20170056340 A KR20170056340 A KR 20170056340A KR 20180085338 A KR20180085338 A KR 20180085338A
Authority
KR
South Korea
Prior art keywords
magnetic
layer
free layer
junction
magnetoresistive stack
Prior art date
Application number
KR1020170056340A
Other languages
English (en)
Other versions
KR102350684B1 (ko
Inventor
세바스찬 스캐퍼
드미트로 아팔코브
이동건
블라디미르 니키틴
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20180085338A publication Critical patent/KR20180085338A/ko
Application granted granted Critical
Publication of KR102350684B1 publication Critical patent/KR102350684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L43/12—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 접합의 제조 방법 및 자기 메모리가 제공된다. 자기 접합의 제조 방법은, 기판 상에 배치되며 자기 장치에 사용 가능한 자기 접합의 제조 방법으로, 자기 접합에 대응되는 자기저항 스택(magnetoresistive stack)의 제1 부분을 제공하되, 자기저항 스택의 제1 부분을 제공하는 것은 자기 접합의 자유층을 위한 적어도 하나의 층을 제공하는 것을 포함하고, 자기저항 스택의 제1 부분을 제공한 후에, 자기저항 스택의 제2 부분을 제공하고, 자기저항 스택의 제2 부분을 제공한 후에, 자기저항 스택을 패터닝하여 자기 접합을 제공하되, 자유층은 자기저항 스택을 패터닝함으로써 제공되고, 자유층이 제공된 후의 자기저항 스택 및 자기 접합의 주위 온도(ambient temperature)는 자유층의 결정화 온도(crystallization temperature)를 초과하지 않고, 자기저항 스택을 패터닝한 후에, 결정화 온도 이상의 어닐 온도에서 자기 접합을 어닐링하는 것을 포함한다.

Description

자기 접합의 제조 방법 및 자기 메모리{METHOD FOR FABRICATING MAGNETIC JUNCTION, AND MAGNETIC MEMORY}
본 발명은 자기 접합의 제조 방법 및 자기 메모리에 관한 것이다.
자기 메모리, 구체적으로 자기 랜덤 액세스 메모리(MRAMs; magnetic random access memories)는, 작동하는 동안의 높은 판독(read)/기록(write) 속도, 훌륭한 내구성, 비휘발성 및 낮은 전력 소비에 대한 그들의 잠재성으로 인해, 점점 관심을 끌어 왔다. MRAM은 자성 물질(magnetic materials)을 정보 기록 매체로 활용하여 정보를 저장할 수 있다.
MRAM의 한 종류로, 스핀 전달 토크 랜덤 액세스 메모리(STT-MRAM; spin transfer torque random access memory)가 있다. STT-MRAM은, 자기 접합(magnetic junction)을 통과해 구동되는 전류에 의해 적어도 부분적으로 기록된 자기 접합을 이용한다. 자기 접합을 통과해 구동된 스핀 분극된 전류(spin polarized current)는, 자기 접합의 자기 모멘트(magnetic moments)에 스핀 토크(spin torque)를 가한다. 그 결과로, 스핀 토크에 반응하는 자기 모멘트를 갖는 층(들)은 요구되는 상태(state)로 스위칭될(switched) 수 있다.
예를 들어, 자기 터널링 접합(MTJ; magnetic tunneling junction)이 STT-MRAM에 사용될 수 있다. MTJ는 기판 상에 배치될 수 있다. 시드층(seed layer(s))을 사용하는 MTJ는, 캡핑층(capping layer(s))을 포함할 수 있고, 반강자성층(AFM layer; antiferromagnetic layer)을 포함할 수도 있다. MTJ는 기준층(reference layer), 자유층(free layer) 및 기준층과 자유층 사이에 개재되는 터널링 배리어층(tunneling barrier layer)을 포함할 수 있다. MTJ 아래의 하부 컨택 및 MTJ 상의 상부 컨택은, 평면에 수직하는 전류 방향(CPP direction; current-perpendicular-to-plane direction)으로 MTJ를 통과하는 전류를 구동하는데 사용될 수 있다.
기준층 및 자유층은 자성(magnetic)이다. 기준층의 자화(magnetization)는 특정한 방향으로 고정된다. 자유층은 가변적인(changeable) 자화를 갖는다. 자유층은 단일층이거나, 또는 다중층을 포함할 수 있다.
자유층의 자화를 스위칭하기 위해, 평면에 수직하는 전류가 구동될 수 있다. 상부 컨택으로부터 하부 컨택으로 충분한 전류가 구동될 때, 자유층의 자화는 기준층의 자화와 평행하도록 스위칭될 수 있다. 하부 컨택으로부터 상부 컨택으로 충분한 전류가 구동될 때, 자유층의 자화는 기준층의 자화와 역평행(antiparallel)하도록 스위칭될 수 있다. 자기 배열의 차이는 서로 다른 자기저항(magnetoresistances)에 상응한다. 이에 따라, 자기 배열의 차이는 MTJ의 서로 다른 논리 상태(예를 들어, 논리 "0" 및 논리 "1")에 상응한다.
다양한 응용 분야에서의 그들의 이용 가능성 때문에, 자기 메모리에 관한 연구가 진행되고 있다. 특히, STT-MRAM의 성능을 향상시키고 자기 접합의 크기를 줄이는 메커니즘이 요구된다.
그러나, 자유층의 측방향 치수(lateral dimensions)의 감소는 열적 안정성을 감소시키며, 최소 기록 전류(또는 Jc; 임계 전류 밀도), 열 안정성 상수(Δ), 보자력(Hc), 자기 이방성(Hk), 시프트 필드 경험(Hshift)및/또는 다른 자기적 특성의 분포를 증가시킨다. 이에 따라, 스핀 전달 토크 기반의 메모리의 성능을 개선할 수 있는 방법 및 시스템이 요구된다. 본 명세서에서 설명되는 방법 및 시스템은 적어도 이러한 요구를 해결할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 성능이 개선된 자기 접합의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 성능이 개선된 자기 메모리를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 접합의 제조 방법은, 기판 상에 배치되며 자기 장치에 사용 가능한 자기 접합의 제조 방법으로, 자기 접합에 대응되는 자기저항 스택(magnetoresistive stack)의 제1 부분을 제공하되, 자기저항 스택의 제1 부분을 제공하는 것은 자기 접합의 자유층을 위한 적어도 하나의 층을 제공하는 것을 포함하고, 자기저항 스택의 제1 부분을 제공한 후에, 자기저항 스택의 제2 부분을 제공하고, 자기저항 스택의 제2 부분을 제공한 후에, 자기저항 스택을 패터닝하여 자기 접합을 제공하되, 자유층은 자기저항 스택을 패터닝함으로써 제공되고, 자유층이 제공된 후의 자기저항 스택 및 자기 접합의 주위 온도(ambient temperature)는 자유층의 결정화 온도(crystallization temperature)를 초과하지 않고, 자기저항 스택을 패터닝한 후에, 결정화 온도 이상의 어닐 온도에서 자기 접합을 어닐링하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 접합의 제조 방법은, 기판 상에 배치되며 자기 장치에 사용 가능한 자기 접합의 제조 방법으로, 자기 접합의 고정층에 대응되는 자기저항 스택(magnetoresistive stack)의 제1 층을 증착하고, 자기 접합의 터널링 배리어층에 대응되는 자기저항 스택의 제2 층을 증착하고, 자기저항 스택의 자성층을 증착하되, 자성층은 적어도 하나의 희석 물질을 포함하며 증착된 비정질이고, 자기 접합의 자유층은 자성층의 일부를 포함하고, 제2 층은 제1 층과 자성층 사이에 개재되고, 자성층을 증착한 후에, 자기저항 스택을 패터닝하여 자기 접합을 제공하되, 자유층은 자기저항 스택을 패터닝함으로써 제공되고, 자유층이 제공된 후의 자기저항 스택 및 자기 접합의 주위 온도(ambient temperature)는 자유층의 결정화 온도(crystallization temperature)를 초과하지 않고, 자기저항 스택을 패터닝한 후에, 결정화 온도 이상의 어닐 온도에서 자기 접합을 어닐링하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 자기 메모리는, 복수의 자기 저장 셀, 및 복수의 자기 저장 셀에 접속되는 복수의 비트 라인을 포함하되, 각각의 자기 저장 셀은 적어도 하나의 자기 접합을 포함하고, 자기 접합은 자유층, 비자성 스페이서층 및 고정층을 포함하고, 자기 접합은 복수의 측면 및 20 nm 이하의 측방향 치수(lateral dimension)를 갖고, 비자성 스페이서층은 고정층과 자유층 사이에 개재되고, 자유층은 기록 전류가 자기 접합을 통과할 때 복수의 안정한 자기 상태 사이에서 스위칭 가능하고, 자유층은 면외 자기소거 에너지보다 큰 수직 자기 이방성 에너지를 갖고, 자유층은 자기 접합의 복수의 측면의 일부에 배치되는 적어도 하나의 자성층을 포함하되, 적어도 하나의 자성층은 적어도 하나의 희석 물질을 포함하며 10 nm 이상의 고유 그레인 크기(characteristic grain size)를 갖는다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 도시하는 흐름도이다.
도 2 내지 도 5는 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 설명하기 위한 중간 단계 도면들이다.
도 6은 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 몇몇 실시예를 도시한다.
도 7은 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 도시하는 흐름도이다.
도 8은 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 도시하는 흐름도이다.
도 9 내지 도 12는 20 nm 이하의 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 설명하기 위한 중간 단계 도면들이다.
도 13은 20 nm 이하의 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 도시하는 흐름도이다.
도 14 내지 도 16은 20 nm 이하의 작은 측방향 치수에서 단결정 자유층을 가질 수 있고, 스핀 전달 토크를 이용하여 프로그래밍 가능한 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합의 제조 방법의 몇몇 실시예를 설명하기 위한 중간 단계 도면들이다.
도 17은 저장 셀의 메모리 구성 요소에서 자기 접합을 활용하는 메모리의 몇몇 실시예를 도시한다.
예시적인 실시예들은 자기 메모리와 같은 자기 장치에 사용 가능한 자기 접합 및 이러한 자기 접합을 사용하는 장치에 관한 것이다. 자기 메모리는 스핀 전달 토크 자기 랜덤 액세스 메모리(STT-MRAMs)를 포함 할 수 있고, 비 휘발성 메모리를 채택하는 전자 장치에 사용될 수 있다. 이러한 전자 장치는 휴대 전화, 스마트폰, 태블릿, 랩톱 및 기타 휴대용 및 비휴대용 컴퓨팅 장치를 포함하지만, 이들에 제한되는 것은 아니다.
이하의 설명은 당업자가 본 발명을 제조하고 사용할 수 있게 하기 위해 제공되며, 특허 출원 및 그 요구 사항의 맥락에서 제공된다. 예시적인 실시 예들에 대한 다양한 변형들 및 본 명세서에서 설명되는 일반적인 원리들 및 특징들은 쉽게 명백해질 것이다. 예시적인 실시예들은 특정한 구현예에서 제공되는 특정한 방법 및 시스템의 관점에서 주로 설명된다. 그러나, 이러한 방법 및 시스템은 다른 구현예에서도 효과적으로 동작할 것이다.
"예시적인 실시예", "일 실시예" 및 "다른 몇몇 실시예"와 같은 문구는, 다수의 실시예뿐만 아니라 동일하거나 상이한 실시예를 지칭할 수도 있다. 실시예들은 특정한 구성 요소들을 포함하는 시스템 및/또는 장치들에 관하여 설명될 것이다. 그러나, 이러한 시스템 및/또는 장치는 도시된 것보다 많거나 적은 구성 요소를 포함할 수 있으며, 구성 요소의 배열 및 유형의 변형은 본 발명의 기술적 사상의 범위를 벗어나지 않고 이루어질 수 있다.
또한, 예시적인 실시예들은 특정한 단계를 포함하는 특정한 방법의 관점에서 설명될 것이다. 그러나, 본 발명의 기술적 사상의 몇몇 실시예에 따른 방법 및 시스템은, 다른 및/또는 추가적인 단계 및 예시적인 실시예들과 모순되지 않는 다른 순서의 단계를 갖는 다른 방법에 대해서도 효과적으로 동작한다. 즉, 본 발명의 기술적 사상은 도시된 실시예들에 제한되는 것이 아니고, 본 명세서에서 설명되는 원리들 및 특징들과 일치하는 가장 넓은 범위에 따른다.
자기 장치에 사용 가능한 자기 접합 및 자기 접합의 제조 방법이 설명된다. 자기 접합에 대응되는 자기저항 스택(magnetoresistive stack)의 제1 부분이 제공된다. 자기저항 스택의 제1 부분을 제공하는 것은, 자기 접합의 자유층을 위한 적어도 하나의 층을 제공하는 것을 포함한다. 자기저항 스택의 제1 부분을 제공한 후에, 자기저항 스택의 제2 부분이 제공된다. 자기저항 스택의 제2 부분을 제공한 후에, 자기저항 스택은 패터닝되어 자기 접합을 제공한다. 자기저항 스택을 패터닝함으로써 자유층을 제공한 후에, 자기저항 스택 및 자기 접합의 주위 온도(ambient temperature)는 자유층의 결정화 온도(crystallization termperature)를 초과하지 않는다. 자기저항 스택을 패터닝한 후에, 자기 접합은 결정화 온도 이상의 어닐 온도에서 어닐링된다.
예시적인 실시예들은 특정한 구성 요소들을 포함하는 특정한 방법, 자기 접합 및 자기 메모리에 대한 관점에서 설명된다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 본 발명의 기술적 사상이 이와 모순되지 않는 다른 및/또는 추가의 구성 요소 및/또는 다른 특징을 갖는 자기 접합 및 자기 메모리의 사용과 일치되는 것임을 쉽게 인식할 것이다.
본 발명의 기술적 사상의 몇몇 실시예에 따른 방법 및 시스템은 또한, 스핀 전달 현상(spin transfer phenomenon), 자기 이방성(magnetic anisotropy) 및 다른 물리적 현상에 대한 현재의 이해의 맥락에서 기술된다. 결론적으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 상기 방법 및 시스템의 거동에 대한 이론적 설명이 스핀 전달, 자기 이방성 및 다른 물리적 현상에 대한 현재의 이해에 기초하여 이루어는 것임을 쉽게 인식할 것이다. 그러나, 본 명세서에서 설명되는 방법 및 시스템은, 특정한 물리적인 설명에 의존하지 않는다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 또한, 이러한 방법 및 시스템이 기판에 대해 특정한 관계를 갖는 구조의 관점에서 설명된다는 것을 쉽게 인식할 것이다. 그러나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 이러한 방법 및 시스템이 다른 구조들에도 적용된다는 것을 쉽게 인식할 것이다.
또한, 본 발명의 기술적 사상의 몇몇 실시예에 따른 방법 및 시스템은, 특정한 합성층 및/또는 단순한 층에 대한 관점에서 설명된다. 그러나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 이러한 층들이 다른 구조를 가질 수도 있다는 것을 쉽게 인식할 것이다.
또한, 본 발명의 기술적 사상의 몇몇 실시예에 따른 방법 및 시스템은, 특정한 층들을 포함하는 자기 접합 및/또는 하부 구조에 대한 관점에서 설명된다. 그러나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 이러한 방법 및 시스템과 모순되지 않는 추가 및/또는 다른 층을 포함하는 자기 접합 및/또는 하부 구조도 사용될 수 있음을 쉽게 인식할 것이다.
또한, 특정한 구성 요소는 자성(magnetic), 강자성(ferromagnetic) 및 페리 자성(ferrimagnetic)으로 설명된다. 본 명세서에서, "자성"은 강자성, 페리 자성, 또는 유사한 구조를 포함할 수있다. 즉, 본 명세서에서, "자성" 또는 "강자성"이라는 용어는 강자성체(ferromagnets) 및 페리 자성체(ferrimagnets)를 포함하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 명세서에서, "평면 내(in-plane)"는 실질적으로 하나 이상의 자기 접합층의 평면 내에 배치되거나, 이와 평행한 것을 의미한다. 이와 달리, "수직(perpendicular)" 및 "평면에 수직(perpendicular-to-plane)"은 하나 이상의 자기 접합층 층에 실질적으로 수직인 방향에 대응된다.
도 1은 작은 측방향 치수에서 단결정, 또는 단일 그레인 자유층을 가질 수 있는 자기 접합의 제조 방법의 몇몇 실시예를 도시하는 흐름도이다.
몇몇 실시예에서, 자기 접합은 20 nm를 초과하지 않는 측방향 치수의 단일 그레인일 수 있다. 이러한 자기 접합은 STT-MRAM과 같은 자기 장치, 따라서, 다양한 전자 장치에 사용 가능할 수 있다.
제조 방법(100)을 이용하여 형성된 자기 접합은, 적어도 가변적인 자기 모멘트를 갖는 자유층, 고정층, 및 결정성 MgO층과 같은 비자성 스페이서층을 포함한다. 자기 접합의 자유층 및/또는 고정층은 높은 수직 자기 이방성(PMA; perpendicular magnetic anisotropy)을 갖는다. 다르게 설명하면, 수직 자기 이방성 에너지는 면외 자기 소거 에너지(out-of-plane demagnetization energy)를 초과한다. 이러한 구성은 높은 PMA층의 자기 모멘트가 평면에 수직할 때 안정되도록 한다.
도 2 내지 도 5는 제조 공정 동안의 자기 접합을 포함하는 자기 장치(200)의 몇몇 실시예를 도시한다. 즉, 도 2 내지 도 5는 제조 방법(100)을 이용하여 제조될 수 있는 자기 접합의 몇몇 실시예를 도시한다. 도 2 내지 도 5는 비례로 도시되지 않으며(not to scale), 관심 대상이 되는 구조만이 따로 분류되고 포함된다.
도 1 내지 도 5를 참조하면, 제조 방법(100)은 특정한 자기 접합을 포함하는 자기 장치(200)의 관점에서 설명된다. 그러나, 다른 자기 접합을 포함하는 다른 자기 장치가 형성될 수도 있다. 또한, 제조 방법(100)은 자기 장치(200)를 형성하는 다른 단계가 수행된 후에 시작될 수 있다. 설명의 간결함을 위해, 몇몇 단계는 생략될 수 있고, 다른 순서로 수행될 수 있고, 하위 단계(substeps)를 포함하거나, 결합될 수 있다.
단계(102)에서, 자기저항 스택의 제1 부분이 제공된다. 자기저항 스택은 자기 접합을 위한 층들을 포함하지만, 개별적인 자기 접합으로 패터닝되지 않은 것이다. 즉, 단계(102)는, 패터닝 후에 자기 접합의 부분이 될 하나 이상의 층들을 증착하는 것을 포함한다. 자기저항 스택의 제1 부분은 자유층을 위한 층을 포함한다. 즉, 단계(102)는 자유층의 하나 이상의 층들을 증착하는 것을 명시적으로 포함한다.
만일 자기 접합이 하부 고정 자기 접합(bottom pinned magnetic junction; 고정층이 자유층보다 기판에 가까운 자기 접합)이면, 단계(102)는 고정층, 비자성 스페이서층, 및 자유층을 위한 층들을 제공하는 것을 포함한다. 편광 강화층(PELs; polarization enhancement layers), 커플링층, 반강자성(AFM; antiferromagnetic) 또는 다른 고정층과 같은 다른 층들, 및/또는 기판과 자유층 사이의 다른 층들이 증착될 수 있다. 만일 형성될 자기 접합이 이중 자기 접합이면, 단계(102)는 적어도 하부 고정층, 하부 비자성 스페이서층, 및 자유층을 위한 층들을 증착하는 것을 포함한다. 만일 자기 접합이 상부 고정 자기 접합(top pinned magnetic junction; 자유층이 고정층보다 기판에 가까운 자기 접합)이면, 단계(102)는 자유층을 위한 층들과 시드층과 같이 자유층보다 기판에 가까운 임의의 층들을 제공하는 것을 포함한다. 이러한 상부 고정 자기 접합에서, 비자성 스페이서층과 고정층의 증착은 단계(102)의 일부가 아닐 수 있다.
몇몇 실시예에서, 자유층은 단일층일 수 있다. 다른 몇몇 실시예에서, 자유층은 복수의 층들을 포함할 수 있다. 이러한 층들의 적어도 하나는, 자성 물질 및 적어도 하나의 희석 물질을 포함하는 자성층일 수 있다. 예를 들어, 이러한 자성층은 자성 물질로 CoFe를 포함할 수 있고, 희석 물질로 Mo, B, Be, Si, SiO 및 SiN 중 하나 이상을 포함할 수 있다. 그러나, 다른 자성 물질 및/또는 희석 물질이 사용될 수도 있다.
자성층은 20 원자 퍼센트 이하의 희석 물질을 포함하는 것이 바람직할 수 있다. 몇몇 실시예에서, 자성층은 10 원자 퍼센트 이하의 희석 물질을 포함할 수 있다. 몇몇 경우에, 10 원자 퍼센트 이하의 희석 물질이 사용될 수 있다. 예를 들어, 자성층은 약 5 원자 퍼센트의 B, Be, Mo, Si, SiO, SiN 및/또는 다른 희석 물질을 포함할 수 있다. 몇몇 실시예에서, 자성층은 CoFeB층일 수 있다. CoFeB층은 (CoFe)1-xBx층일 수 있다. 여기서, x는 0보다 크고 0.2보다 작다.
특별히 언급되지 않는 한, 본 명세서에서 언급되는 함금은 특정한 화학량론을 나타내는 것이 아니다. 희석 물질은, 자성층이 증착된 비정질(amorphous as-deposited) 구조를 갖도록 하는데 사용될 수 있다. 즉, 단계(102)는 자유층을 위한 하나 이상의 이러한 자성층의 증착을 포함한다.
희석 물질을 포함하는 각각의 자성층은 증착된 비정질일 수 있으나, 결정화 온도(crystallization temperature)를 갖는다. 결정화 온도는, 자성층이 비정질 구조로부터 결정성 격자 구조로 전이하는 온도이다. 몇몇 자성층에서, 결정화 온도는 300℃일 수 있다. 몇몇 자성층에서, 결정화 온도는 적어도 325℃ 이상일 수 있다. 다른 몇몇 실시예에서, 자성층의 결정화 온도는 적어도 350℃ 이상일 수 있다. 예를 들어, CoFeB 자성층은 약 325-350℃의 결정화 온도를 가질 수 있다.
만일 자유층이 복수의 자성층을 포함하면, 자유층의 결정화 온도는 층들 중 하나의 결정화 온도일 수 있다. 몇몇 실시예에서, 자유층의 결정화 온도는 자성층의 가장 낮은 결정화 온도일 수 있다. 다른 몇몇 실시예에서, 가장 높은 결정화 온도와 같은 다른 결정화 온도가 자유층의 결정화 온도로 간주될 수 있다.
이와 달리, 자유층은 복수의 결정화 온도를 갖는 것으로 간주될 수 있다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 비정질층의 결정화가 비정질층이 존재하는 환경의 주위 온도(ambient temperature)뿐만 아니라, 비정질층이 그 주위 온도에 있는 시간 모두에 기초한다는 것을 인식할 것이다. 비정질층이 오랜 시간 동안 노출되는 경우에는, 낮은(그러나, 여전히 상승된) 온도 또한 비정질층을 결정화할 수 있다.
단계(102)의 일부로, 자기저항 스택의 노출이 자성층의 증착 전에 수행되는 한, 자기저항 스택은 자유층의 자성층의 결정화 온도를 초과하는 온도에 노출될 수 있다. 예를 들어, 만일 하부 고정 자기 접합 또는 이중 자기 접합이 형성되는 경우에, 비자성 스페이서층을 위한 MgO(즉, 터널링 배리어층)이 자유층 이전에 증착될 수 있다. 이러한 경우에, 단계(102)는, MgO가 증착된 후와 자유층의 자성층이 증착되기 전에 증착된 층들을 어닐링하는 것을 포함할 수 있다. 이는 자성층의 증착 전에 결정성 MgO가 형성되게 할 수 있다.
그러나, 일단 자성층이 증착되면, 자기저항 스택의 주위 온도는 자유층의 결정화 온도를 초과하지 않는다. 몇몇 실시예에서, 일단 자성층이 증착되면, 주위 온도는 자유층의 결정화 온도보다 낮을 수 있다. 예를 들어, 자성층의 형성 후에, 주위 온도는 결정화 온도보다 적어도 50℃ 또는 적어도 100℃ 이상 낮게 유지될 수 있다.
주위 온도는, 웨이퍼와 같은 기판이 부착되는 척의 온도로 간주될 수 있다. 또한, 주위 온도는 자기저항 스택이 배치되는 챔버 내의 가스/진공 온도로 간주될 수도 있다. 이 온도들 중 하나 또는 둘 모두뿐만 아니라, 자기저항 스택이 노출되는 환경의 온도의 다른 측정값이 주변 온도로 간주될 수 있다. 자기저항 스택에서, 자유층의 증착 후에 결정화 온도를 초과하는 국부적인 핫 스팟(hot spots)이 있을 수 있다. 예를 들어, 후속 층의 스퍼터링(sputtering) 동안에, 자기저항 스택의 표면 영역에서 국부적인 온도는 300℃를 초과할 수 있으나, 주위 온도는 그렇지 않을 수 있다.
몇몇 실시예에서, 자기저항 스택의 주위 온도를 결정화 온도보다 작거나 이와 같게 유지하는 것은, 결정화 온도와 가까운 온도, 결정화 온도와 동일하거나 이보다 높은 온도에서 수행되는 어닐링을 생략함으로써 간단히 수행된다. 그 결과로, 자유층의 자성층은 비정질 결정 구조를 유지할 수 있다.
단계(104)에서, 자기저항 스택의 제2 부분이 제공된다. 단계(104)는 단계(102) 후에 수행된다. 단계(104)는 자유층 상에 하나 이상의 층을 증착하는 것을 포함한다. 예를 들어, MgO층과 같은 PMA 강화층에 대응되는 층, 편광 강화층 및/또는 다른 캡핑층들이 제공될 수 있다.
만일 자기 접합이 하부 고정 자기 접합이면, 단계(104)는 캡핑층을 증착하는 것을 포함할 수 있다. 만일 형성될 자기 접합이 이중 자기 접합이면, 추가적인/상부 비자성 스페이서층, 추가적인/상부 고정층 및 다른 층들이 단계(104)의 일부로 증착될 수 있다. 만일 형성될 자기 접합이 상부 고정 자기 접합이면, 단계(104)는 비자성 스페이서층 및 고정층을 증착하는 것을 포함할 수 있다. 또한, 캡핑층 및/또는 다른 층들이 단계(104)에서 증착될 수 있다. 그러나, 어닐링은 수행되지 않을 수 있다. 상술한 것처럼, 주위 온도는 자유층의 결정화 온도 아래로 남아있거나 유지될 수 있다. 단계(102) 및 단계(104)를 이용하여, 자기저항 스택이 제공될 수 있다.
도 2는 단계(104)가 수행된 후의 자기 장치(200)의 일부의 몇몇 실시예를 도시한다. 즉, 자기저항 스택(202)은 기판(201) 상에 형성된다.
자기저항 스택(202)은 자유층(203)을 포함한다. 몇몇 실시예에서, 희석 물질을 포함하는 단일 자성층만이 자유층(203)에 포함될 수 있다. 다른 몇몇 실시예에서, 자성층 및 자기 스페이서층 및/또는 비자성 스페이서층이 자유층(203)의 일부일 수 있다. 존재할 수 있는 고정층, 비자성 스페이서층, 시드층, 캡핑층, 임의의 편광 강화층 및 다른 층들은 명시적으로 도시되지 않는다. 희석 물질을 포함하는 자성층은 자유층(203)에 포함될 수 있으나, 간결함을 위해 도시되지 않는다. 이러한 자성층은 증착된 비정질이며, 따라서 도 2에서 비정질일 수 있다.
이어지는 단계(106)에서, 자기저항 스택(202)이 패터닝된다. 그 결과로, 하나 이상의 자기 접합이 자기저항 스택(202)으로부터 형성된다.
단계(106)는 자기 접합을 형성할 자기저항 스택의 영역을 커버하는 마스크를 제공하고, 반응 이온 식각(RIE; reactive ion etch) 및/또는 다른 제거 공정을 수행하는 것을 포함한다.
단계(106)의 패터닝을 통해 자유층의 자성층을 증착하는 것으로부터, 자기저항 스택 및 자기 접합의 주위 온도는 자유층의 결정화 온도를 초과하지 않을 수 있다. 이러한 경우에, 주위 온도는 결정화 온도보다 낮을 수 있다. 몇몇 실시예에서, 주위 온도는 결정화 온도보다 현저히 낮을 수 있다. 예를 들어, 단계(106) 동안에, 주위 온도는 결정화 온도보다 50℃ 또는 100℃ 이하로 낮을 수 있다.
도 3은 단계(106)가 수행된 후의 자기 장치(200)의 일부의 몇몇 실시예를 도시한다. 자기 접합(202')은 자기저항 스택(202)으로부터 정의된다. 각각의 자기 접합(202')은 적어도 하나의 자유층(203')을 포함한다. 주위 온도는 결정화 온도보다 충분히 낮게 유지되므로, 자유층(203')의 자성층은 비정질로 유지된다.
자기 접합(202')의 측방향 치수는 측방향 치수(I)로 도시된다. 몇몇 실시예에서, 측방향 치수(I)는 20 nm를 초과하지 않는다. 몇몇 실시예에서, 측방향 치수(I)는 20 nm보다 작을 수 있다. 예를 들어, 측방향 치수(I)는 15 nm이거나 이보다 작을 수 있다. 몇몇 실시예에서, 자기 접합(202')의 측방향 치수(I)는 10 nm를 초과하지 않을 수 있다. 비록 전체 자기 접합(202')이 측방향 치수(I)를 갖는 것으로 도시되지만, 다른 층들은 다른 측방향 치수를 가질 수 있다. 예를 들어, 고정층은 측방향 치수에서 자유층(203')보다 더 연장될 수 있다.
자유층(203')은 자성이며, 기록 전류(write current)가 자기 접합(202')을 통과할 때 안정한 자기 상태(magnetic states) 사이에서 스위칭 가능할(switchable) 수 있다. 예를 들어, STT를 이용하여 자유층을 스위칭하기 위해, 기판(201)의 평면에 실질적으로 수직하도록(CPP) 전류가 구동될 수 있다. 다른 몇몇 실시예에서, 다른 스위칭 메커니즘 및/또는 추가적인 스위칭 메커니즘이 이용될 수 있다.
단계(108)에서, 자기 접합(202')은 결정화 온도보다 낮지 않은 어닐 온도에서 어닐링된다. 단계(108)는 단계(106)에서 자기저항 스택을 패터닝한 후에 수행된다.
몇몇 실시예에서, 단계(108) 이전에, 자기 접합(202') 사이의 공간은 절연체로 리필될 수 있고, 자기 접합(202')에 전기적 컨택이 제공될 수 있다. 이러한 실시예에서, 단계(108)의 어닐링 동안에, 자기 접합(202')에 걸쳐 전압이 인가될 수 있다. 다른 몇몇 실시예에서, 전압은 어닐링 동안에 인가되지 않을 수도 있다. 이러한 몇몇 실시예에서, 단계(108)는 리필 단계가 수행되기 전과 전기적 컨택이 제공되기 전에 수행될 수 있다. 즉, 어닐링은 제조 공정의 후공정 또는 인 라인(in line)에서 수행될 수 있다. 예를 들어, 어닐링은 단계(106)가 완료된 직후에 수행될 수 있다.
도 4는 단계(108) 동안의 자기 장치(200)의 일부의 몇몇 실시예를 도시한다. 간결함을 위해, 리필 물질 및 전기적 컨택은 도시되지 않는다.
자기 접합(202')은, 원하는 시간 동안 결정화 온도보다 크거나 이와 동일한 온도에 노출될 수 있다. 예를 들어, 어닐 온도는 300℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 적어도 325℃ 이상일 수 있다. 이러한 몇몇 실시예에서, 어닐 온도는 적어도 350℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 400℃ 이상일 수 있다. 그러나, 어닐 온도는 600℃를 초과하지 않는 것이 바람직할 수 있다. 어닐링으로 인해, 자유층(203')의 자성층은 결정화될 수 있다.
몇몇 실시예에서, 자기 접합(202')은 복수의 측면을 포함할 수 있다. 도 4에 도시된 것처럼, 자기 접합(202')을 어닐링하는 단계(108)는, 자기 접합(202')의 복수의 측면이 노출될 때 수행될 수 있다.
이어지는 단계(110)에서, 자기 장치(200)의 제조 공정이 완료된다. 예를 들어, 절연체 리필 및 전기적 컨택이 미리 형성되지 않은 경우에, 이들이 형성될 수 있다. 자기 접합(202')의 측방향 치수가 더 작도록 요구되면, 이온 빔 식각(ion beam etch) 또는 다른 제거 공정이 수행될 수 있다. 또한, 비트 라인 및/또는 워드 라인과 같은 다른 구조들이 형성될 수 있다.
도 5는 제조 공정이 완료된 후의 자기 장치(200')의 몇몇 실시예를 도시한다. 간결함을 위해, 자기 접합(202'')의 상부 및 하부에 배치될 수 있는 전기적 컨택은 도시되지 않는다. 이러한 컨택들은, 어닐링 동안에 자기 접합(202'')에 걸쳐 전압을 인가하는데 사용될 수 있거나, 또는 STT 스위칭 동안에 자기 접합(202'')을 통과하는 전류를 구동하는데 사용될 수 있다. 자기 접합(202'')에 인접하는 임의의 절연 물질 또한 도시되지 않는다. 도 5는 비례로 도시되지 않으며, 도 5에 모든 구성 요소들이 도시되는 것은 아니다.
자기 접합(202'')은 제조 방법(100)을 이용하여 형성된다. 자기 접합(202'')은 기판(201) 상에 배치될 수 있으며, 고정층(204), 터널링 배리어층(206), 자유층(203'') 및 선택적인 PMA 강화층(208)을 포함한다. 도시된 자기 접합(202'')은 하부 고정 자기 접합이다.
다른 몇몇 실시예에서, 고정층(204), 터널링 배리어층(206), 자유층(203'') 및 PMA 강화층(208)의 순서는 역전되어, 상부 고정 자기 접합을 형성할 수도 있다. 이러한 몇몇 실시예에서, PMA 강화층(208)은 자유층(203'')과 기판(201) 사이에 개재되어 시드층을 형성할 수 있다.
도시된 몇몇 실시예에서, 터널링 배리어층(206) 및 PMA 강화층(208)은 결정성 MgO층일 수 있다. 터널링 배리어층(206) 및 PMA 강화층(208)의 결정 성질은, 격자로의 MgO의 규칙적인 배열에 의해 보여질 수 있다(이는 터널링 배리어층(206) 및 PMA 강화층(208)에서 원으로 도시된다). 다른 몇몇 실시예에서, 터널링 배리어층(206) 및/또는 PMA 강화층(208)은 다른 물질을 포함할 수도 있다.
고정층(204)은 자성이며, 실질적으로 고정된 모멘트(미도시)를 가질 수 있다. 몇몇 실시예에서, 고정층(204)은 고정층 면외 자기소거 에너지를 초과하는 수직 자기 이방성 에너지를 가질 수 있다. 즉, 고정층(204)의 자기 모멘트는 실질적으로 평면에 수직할 때 안정할 수 있다. 고정층(204)은 단일층일 수 있으며, 또는 합성 반강자성체(synthetic antiferromagnet; 본 발명의 기술적 사상이 이에 제한되는 것은 아니다)를 포함하는 다중층일 수도 있다.
자유층(203'')은 높은 수직 자기 이방성을 가질 수 있다. 다르게 설명하면, 자유층(203'')에서 수직 자기 이방성 에너지는 면외 자기소거 에너지를 초과할 수 있다. 자유층(203'')의 자기 모멘트(211)는 평면에 실질적으로 수직할 때 안정할 수 있다. 간결함을 위해, 도시된 자유층(203'')은 자성 물질 및 희석 물질을 포함하는 자성층으로 구성된다.
다른 몇몇 실시예에서, 자유층(203'')은, 희석 물질을 포함하는 다른 자성 물질을 포함하는 다른 층들을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 또한, 자유층(203'')과 희석 물질(210A, 210B)의 격자가 도시되는데, 희석 물질(210A, 210B)은 어닐링 동안에 자유층(203'')의 가장자리로 분리된다. 비록 자유층(203'')의 중앙부에는 희석 물질이 도시되지 않으나, 일부 희석 물질이 남을 수도 있다. 자유층(203'')의 중앙부는, 결정성 MgO층(터널링 배리어층(206))으로부터 결정화되고 템플릿화된(templated off) 자성 물질이 대부분이다. 자유층(203'')의 결정화는, 자유층(203'')의 중앙부의 격자에서 자성 물질(자유층(203'')의 다이아몬드)의 배열에 의해 보여질 수 있다.
자기 접합(202'')은 단계(106) 후에 어닐링되었으므로, 자유층(203'')은 단결정(single crystal) 또는 단결정에 가까울 수 있다. 다른 몇몇 실시예에서, 자유층(203'')은 하나 이상의 그레인을 가질 수 있다. 어느 경우라도, 자유층(203'')의 그레인 수는 감소될 수 있고, 그레인 크기는 증가할 수 있으며, 배향 및 다른 결정학적 특성들은 더 밀집되어 분포될 수 있다.
제조 방법(100) 및/또는 생성된 자기 접합이 특정한 물리적 설명에 의존하는 것은 아니지만, 자유층(203'')에서 그레인 수의 감소, 그레인 축의 밀집된 분포, 그레인 크기의 증가는 다음과 같이 이해될 수 있다. 그레인 형성은, 하부층과의 격자 불일치(lattice mismatch) 및/또는 희석 물질의 존재에 의해 야기될 수 있다. 하부층과의 큰 격자 불일치는, 어닐링 동안에 많은 수의 작은 그레인이 형성되는 것을 야기할 수 있다. 마찬가지로, 희석 물질의 위치에서 격자 내의 전위(dislocations)는, 어닐링 동안에 그레인 바운더리(grain boundary)의 형성을 야기할 수 있다. 어닐링되는 큰 연속적인 필름에서, 이러한 메커니즘은 랜덤한 위치에서 그레인이 형성되게 할 수 있다. 다르게 설명하면, 그레인 바운더리의 위치는 자유층(203'')의 평면에 걸쳐 랜덤할 수 있다. 전체 필름의 어닐링에서, 이렇게 형성된 그레인의 고유 크기는 5 nm 정도이다(전체 필름의 고유 그레인 크기(characteristic grain size)는 약 5 nm이다). 또한, 그렌인의 배향은 다를 수 있다.
자기 접합이 어닐링 후의 자기저항 스택으로부터 정의되면, 자유층의 특성은 자유층의 측방향 범위에 의존할 수 있다. 측방향 치수(I)가 전체 필름 고유 그레인 크기에 비해 큰 자기 접합에서, 자유층은 많은 그레인을 가질 수 있다. 이러한 자유층은, 평균화된 그레인의 랜덤한 성질과 관련된 문제를 가질 수 있다. 자유층 특성의 분포는 충분히 좁을 수 있다. 자유층의 작은 측방향 치수에서, 예를 들어 측방향 치수(I)가 20 nm보다 작거나 이와 동일한 경우에서, 그레인의 수는 적을 수 있다. 예를 들어, 자유층은 2개 내지 5개 정도의 그레인을 가질 수 있다. 다른 배향 또는 약간 다른 특성을 갖는 그레인은, 특성의 분포에 지대한 영향을 미칠 수 있다. 결과적으로, 자유층의 특성은 그레인 형성의 랜덤한 성질에 영향을 받을 수 있다. 그 결과로, 자유층의 PMA는 감소될 수 있으며, 자유층의 이방성(anisotropy), 보자력(coercivity) 및 시프트 필드(shift field)는 변할 수 있다. 또한, 자기저항(magnetoresistance)은 악영향을 받을 수 있다. 이러한 방법으로 형성된 자유층 및 작은 측방향 치수를 갖는 자기 접합의 성능은 악화될 수 있다.
대조적으로, 단계(106)에서 정의된 자기 접합(202'') 후의 어닐링은, 어닐링 동안에 희석 물질(210A, 210B)이 자유층(203'')의 측면으로 분리되게 할 수 있다. 이러한 상황은 도 5에 도시될 수 있다. 희석 물질(210A, 210B)은 자유층(203'')의 가장자리로 확산된다. 가장자리로 분리되려는 희석 물질(210A, 210B)에 의해, 자기 접합(202'')의 가장자리에서 전위(dislocations)가 발생하는 경향이 있다. 측방향 치수(I)가 전체 필름 고유 그레인 크기보다 현저히 크지 않으면, 이러한 전위는 자유층(203'') 내에 그레인 바운더리를 형성하는 경향이 더 적을 수 있다. 예를 들어, 5 nm의 전체 필름 고유 그레인 크기에 대해, 측방향 치수(I)는 20 nm보다 작거나 이와 동일할 수 있다. 이러한 측방향 치수에서, 희석 물질(210A, 210B)은 가장자리에서 분리되며, 그레인 바운더리를 형성하는 경향이 적다. 이에 따라, 자유층(203'')은 단결정만을 포함하기 쉽다.
또한, 어닐링 동안에, 나머지 자성 물질은 결정성 터널링 배리어층(206) 및 PMA 강화층(208)을 템플릿화하는(templates off) 결정 구조를 형성한다. 비록 도 5는 실질적으로 동일한 격자 파라미터를 갖는 것으로 도시되지만, 몇몇 실시예에서, 자유층(203'')과 터널링 배리어층(206)의 격자 파라미터 및/또는 자유층(203'')과 PMA 강화층(208)의 격자 파라미터는 5% 내지 10%만큼 다를 수 있다. 적은 격자 불일치 및 터널링 배리어층(206)과 PMA 강화층(208)의 어닐링으로 인해, 희석 물질의 분리로 인해, 그레인 크기는 증가될 수 있으며, 자유층(203'')의 특성의 분포는 좁아질 수 있다. 격자 불일치로 인한 스트레스는 자기 접합(202'')의 크기 내에서만 형성된다. 즉, 격자 불일치로 인한 스트레스는 완화될 수 있다. 이에 따라, 적은 수의 큰 그레인이 자유층(203'')에 형성되는 경향이 있다. 몇몇 실시예에서, 고유 그레인 크기는 적어도 10 nm 이상일 수 있다. 몇몇 실시예에서, 고유 그레인 크기는 약 20 nm이거나 이보다 클 수 있다.
자유층(203'')은 적은 그레인을 가질 수 있거나 단일 그레인을 가질 수 있으므로, 자유층(203'')은 부분적으로 원하는 수직 자기 이방성, 보자력, 시프트 필드 및 자기저항을 가질 수 있다. 따라서, 자기 접합(202'')의 성능은 개선될 수 있다.
도 6은 제조 공정이 완료된 후의 자기 장치(200'')의 몇몇 실시예를 도시한다. 간결함을 위해, 자기 접합(202''')의 상부 및 하부에 배치될 수 있는 전기적 컨택은 도시되지 않는다. 이러한 컨택들은, 어닐링 동안에 자기 접합(202''')에 걸쳐 전압을 인가하는데 사용될 수 있거나, 또는 STT 스위칭 동안에 자기 접합(202''')을 통과하는 전류를 구동하는데 사용될 수 있다. 자기 접합(202''')에 인접하는 임의의 절연 물질 또한 도시되지 않는다. 도 6는 비례로 도시되지 않으며, 도 6에 모든 구성 요소들이 도시되는 것은 아니다. 자기 접합(202''')의 구성 요소는, 도 5에 도시된 자기 접합(202'')의 구성 요소와 유사하다.
자기 접합(202''')은 제조 방법(100)을 이용하여 형성된다. 자기 접합(202''')은 기판(201) 상에 배치될 수 있으며, 고정층(204), 터널링 배리어층(206) 및 자기 모멘트(211)를 갖는 자유층(203'')을 포함한다.
즉, 자기 접합(202''')의 자유층(203'')은 큰 그레인 크기를 가지며, 단결정일 수 있다. 도시된 자유층(203'')은 자성 물질 및 희석 물질을 포함하는 자성층을 포함할 수 있다. 다른 몇몇 실시예에서, 자유층(203'')은 희석 물질을 포함하는 다른 자성층을 포함하는 다른 층들을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 또한, 자유층(203'') 및 희석 물질(210A, 210B)의 격자가 도시되는데, 희석 물질(210A, 210B)은 자유층(203'')의 측면으로 분리된다. 즉, 자유층(203'')은 자기 접합(202'')에서 설명된 자유층과 유사한 장점을 제공할 수 있다.
또한, 자기 접합(202''')은 추가적인 터널링 배리어층(208') 및 추가적인 고정층(212)을 포함한다. 추가적인 고정층(212) 및 추가적인 터널링 배리어층(208')은 고정층(204) 및 터널링 배리어층(206)과 각각 유사할 수 있다. 즉, 자기 접합(202''')은 이중 자기 접합일 수 있다. 도시되지 않았으나, 자기 접합(202''')은 편광 강화층 및/또는 다른 층들을 포함할 수도 있다.
자기 접합(202''')은 자기 접합(202', 202'')의 이익을 공유한다. 즉, 자유층(203'')은 높은 수직 자기 이방성을 가질 수 있으며, 단결정이거나 단지 몇 개의 그레인만을 포함할 수 있다. 희석 물질(210A, 210B)은 자유층(203'')의 가장자리로 분리될 수 있다. 나머지 자성 물질은 결정성 터널링 배리어층(206) 및 추가적인 터널링 배리어층(208')을 템플릿화하는 결정 구조를 형성한다. 자유층(203'')의 그레인 크기는 증가될 수 있으며, 자유층(203'') 특성의 분포는 좁아질 수 있다. 즉, 자유층(203'')은 원하는 수직 자기 이방성, 보자력, 시프트 필드 및 자기저항을 가질 수 있다. 따라서, 자기 접합(202''')의 성능은 개선될 수 있다.
도 7은 20 nm를 초과하지 않는 작은 측방향 치수에서 단결정 자유층을 가질 수 있는 자기 접합의 제조 방법(120)의 몇몇 실시예를 도시하는 흐름도이다.
이러한 자기 접합은 STT-MRAM과 같은 자기 장치, 따라서, 다양한 전자 장치에 사용 가능할 수 있다. 자기 접합의 자성층은 높은 PMA를 가질 수 있다. 설명의 간결함을 위해, 몇몇 단계는 생략될 수 있고, 다른 순서로 수행될 수 있고, 하위 단계(substeps)를 포함하거나, 결합될 수 있다. 또한, 제조 방법(120)은 자기 메모리를 형성하는 다른 단계가 수행된 후에 시작될 수 있다.
단계(122)에서, 고정층이 제공된다. 즉, 고정층에 대응되는 자기저항 스택의 부분은 단계(122)에서 제공된다. 단계(122)는 하나 이상의 자성층을 증착하는 것을 포함할 수 있다. 또한, 비자성층은 단계(122)의 일부로 증착될 수 있다. 예를 들어, Co/Pt 다중층 및/또는 높은 PMA를 갖는 다른 층이 단계(122)에서 증착될 수 있다. 만일 단계(126; 후술함)에서 자유층의 적절한 자성층 이전에 고정층을 위한 층이 제공되는 경우에, 단계(122)는 어닐링 또는 자유층의 자성층의 결정화 온도를 초과하는 주위 온도에 층들을 노출하는 것을 포함할 수도 있다. 그러나, 만일 단계(126)에서 자성층이 제공된 후에 단계(122)가 수행되는 경우에, 단계(122)는 이미 형성된 부분 자기저항 스택이 자유층 결정화 온도를 초과하는 주위 온도에 노출되지 않도록 하는 것을 포함할 수 있다.
단계(124)에서, 비자성 스페이서층을 위한 층이 제공된다. 단계(124)는 MgO층을 증착하고, Mg층을 증착하고, 층들을 산화하고, 복수의 Mg층을 증착하고 산화하는 것, 또는 다른 유사한 단계를 포함한다. 반대로, 하나 이상의 도전층이 증착될 수 있다.
다른 몇몇 실시예는 비자성 스페이서층을 위한 다른 층을 형성하는 것을 포함할 수 있다. 만일 단계(126)에서 자유층의 적절한 자성층이 제공되기 전에 단계(124)가 수행되는 경우에, 어닐링은 단계(124)의 일부로 선택적으로 수행될 수 있다. 이러한 어닐링은 MgO층을 원하는 배향으로 결정화하는데 사용될 수 있다. 그러나, 만일 단계(126)에서 자유층의 자성층이 형성된 후에 단계(124)가 수행되는 경우에, 단계(124)는 이미 형성된 부분 자기저항 스택이 자유층 결정화 온도를 초과하는 주위 온도에 노출되지 않도록 하는 것을 포함할 수 있다.
단계(126)에서, 자유층이 제공된다. 단계(126)는 자성 물질 및 희석 물질을 포함하는 하나 이상의 자성층을 증착하는 것을 포함한다. 자성 물질은 CoFe 및 Fe를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 희석 물질은 B, Be, Mo, Si, SiO 및/또는 SiN과 같은 물질을 포함할 수 있다. 희석 물질의 존재는 자성층이 증착된 비정질이 되도록 하므로, 희석 물질은 유리 형성 물질(glass-forming materials)로 간주될 수 있다.
몇몇 실시예에서, 이러한 자성층은 단계(126)에서 제공될 수 있다. 이러한 경우에, 자유층은 자성층으로 구성된다. 다른 몇몇 실시예에서, 희석 물질을 포함하는 다른 자성층이 또한 증착될 수 있다. 또한, 이러한 희석 물질 및/또는 비자성층을 배제하는 자성 물질이 단계(126)의 일부로 증착될 수 있다. 만일 단계(122, 124, 126)가 순차적으로 수행되는 경우에, 형성될 자기 접합은 하부 고정 자기 접합 또는 이중 자기 접합일 수 있다. 만일 단계(126)가 단계(122, 124) 전에 수행되는 경우에, 상부 고정 자기 접합이 형성될 수 있다.
단계(128)에서, 자유층이 증착된 후에 자기저항 스택의 나머지 부분이 제공된다. 단계(128)는 단계(122, 124, 126) 후에 수행된다. 단계(128)는 자유층 상에 하나 이상의 층을 증착하는 것을 포함할 수 있다. 예를 들어, MgO층과 같은 PMA 강화층에 대응되는 층, 편광 강화층 및/또는 다른 캡핑층이 제공될 수 있다.
만일 형성될 자기 접합이 이중 자기 접합이면, 추가적인/상부 비자성 스페이서층, 추가적인/상부 고정층 및 다른 층들이 단계(126)의 일부로 증착될 수 있다. 그러나, 상술한 것처럼, 단계(128)는 단계(126) 후에 수행되므로, 주위 온도는 자유층의 결정화 온도 아래로 남아있거나 유지될 수 있다. 단계(122, 124, 126, 128)는 제조 방법(100)의 단계(102, 104)에 대응될 수 있다.
단계(130)에서, 자기저항 스택이 패터닝된다. 그 결과로, 하나 이상의 자기 접합이 자기저항 스택으로부터 형성된다.
단계(130)는 제조 방법(100)의 단계(106)와 유사할 수 있다. 단계(130)는 자기 접합을 형성할 자기저항 스택의 영역을 커버하는 마스크를 제공하고, 반응 이온 식각(RIE; reactive ion etch) 및/또는 다른 제거 공정을 수행하는 것을 포함한다.
단계(130)의 패터닝을 통해 단계(126)에서 자유층의 자성층을 증착하는 것으로부터, 자기저항 스택 및 자기 접합의 주위 온도는 자유층의 결정화 온도를 초과하지 않을 수 있다. 이러한 경우에, 주위 온도는 결정화 온도보다 낮을 수 있다. 몇몇 실시예에서, 주위 온도는 결정화 온도보다 현저히 낮을 수 있다. 예를 들어, 주위 온도는 결정화 온도보다 50℃ 또는 100℃ 이하로 낮을 수 있다.
단계(130)는 적어도 자유층의 측방향(in-plane; 평면 내) 치수가 20 nm보다 크지 않도록 수행될 수 있다. 몇몇 실시예에서, 자유층의 측방향 치수는 10 nm를 초과하지 않을 수 있다. 몇몇 실시예에서, 전체 자기 접합은 자유층의 측방향 치수에 대응되는 측방향 치수를 가질 수 있다.
단계(132)에서, 자기 접합은 결정화 온도보다 낮지 않은 어닐 온도에서 어닐링된다. 단계(132)는 단계(130)에서 자기저항 스택을 패터닝한 후에 수행된다.
몇몇 실시예에서, 단계(130) 이전에, 자기 접합 사이의 공간은 절연체로 리필될 수 있고, 자기 접합에 전기적 컨택이 제공될 수 있다. 다른 몇몇 실시예에서, 전압은 어닐링 동안에 인가되지 않을 수도 있다. 이러한 몇몇 실시예에서, 단계(130)는 리필 단계가 수행되기 전과 전기적 컨택이 제공되기 전에 수행될 수 있다.
즉, 자기 접합은, 원하는 시간 동안 자유층의 자성층의 결정화 온도보다 크거나 이와 동일한 온도에 노출될 수 있다. 예를 들어, 어닐 온도는 300℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 적어도 325℃ 이상일 수 있다. 이러한 몇몇 실시예에서, 어닐 온도는 적어도 350℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 400℃ 이상일 수 있다. 어닐링으로 인해, 자유층의 자성층은 결정화되며, 희석 물질은 자유층의 측면, 즉, 자기 접합의 측면에 분리될 수 있다.
이어지는 단계(134)에서, 자기 장치의 제조 공정이 완료된다. 예를 들어, 절연체 리필 및 전기적 컨택이 미리 형성되지 않은 경우에, 이들이 형성될 수 있다. 자기 접합의 측방향 치수가 더 작도록 요구되면, 이온 빔 식각(ion beam etch) 또는 다른 제거 공정이 수행될 수 있다. 또한, 비트 라인 및/또는 워드 라인과 같은 다른 구조들이 형성될 수 있다.
제조 방법(120)을 이용하여, 자기 접합(202', 202'' 및/또는 202''')과 같은 자기 접합이 형성될 수 있다. 이러한 자기 접합은 높은 수직 자기 이방성을 갖는 자유층을 포함할 수 있으며, 단결정이거나 단지 몇 개의 그레인만을 포함할 수 있다. 희석 물질(210A, 210B)은 자유층(203)의 가장자리로 분리될 수 있다. 나머지 자성 물질은 결정성 터널링 배리어층(206) 및 추가적인 터널링 배리어층(208')을 템플릿화하는 결정 구조를 형성한다. 자유층(203'')의 그레인 크기는 증가될 수 있으며, 자유층(203'') 특성의 분포는 좁아질 수 있다. 즉, 자유층(203'')은 원하는 수직 자기 이방성, 보자력, 시프트 필드 및 자기저항을 가질 수 있다. 따라서, 자기 접합(202'')의 성능은 개선될 수 있다.
도 8은 20 nm를 초과하지 않는 작은 측방향 치수에서 단결정 자유층을 가질 수 있는 자기 접합의 제조 방법(140)의 몇몇 실시예를 도시하는 흐름도이다.
도 9 내지 도 12는 제조 방법(140)을 이용하는 제조 공정 동안의 자기 접합(222)을 포함하는 자기 장치(220)의 몇몇 실시예를 도시한다. 자기 장치(220)는 STT-MRAM 또는 다른 유사한 장치일 수 있다. 도 9 내지 도 12는 비례로 도시되지 않으며(not to scale), 관심 대상이 되는 구조만이 따로 분류되고 포함된다.
도 8 내지 도 12를 참조하면, 제조 방법(140)은 특정한 자기 접합(222)을 포함하는 자기 장치(220)의 관점에서 설명된다. 그러나, 다른 자기 접합을 포함하는 다른 자기 장치가 형성될 수도 있다. 설명의 간결함을 위해, 몇몇 단계는 생략될 수 있고, 다른 순서로 수행될 수 있고, 하위 단계(substeps)를 포함하거나, 결합될 수 있다. 또한, 제조 방법(140)은 자기 메모리를 형성하는 다른 단계가 수행된 후에 시작될 수 있다.
단계(142)에서, 고정층이 제공된다. 단계(142)는, 상술된 단계(122)와 유사하다. 만일 단계(146; 후술함)에서 자유층의 적절한 자성층 이전에 고정층을 위한 층이 제공되는 경우에, 단계(142)는 어닐링 또는 자유층의 자성층의 결정화 온도를 초과하는 주위 온도에 층들을 노출하는 것을 포함할 수도 있다. 그러나, 만일 단계(146)에서 자성층이 제공된 후에 단계(142)가 수행되는 경우에, 단계(142)는 이미 형성된 부분 자기저항 스택이 자유층 결정화 온도를 초과하는 주위 온도에 노출되지 않도록 하는 것을 포함할 수 있다.
단계(144)에서, 비자성 스페이서층이 제공된다. 단계(144)는 제조 방법(120)의 단계(124)와 유사하다. 만일 단계(146)에서 자유층의 적절한 자성층이 제공되기 전에 단계(144)가 수행되는 경우에, 어닐링은 단계(144)의 일부로 선택적으로 수행될 수 있다. 이러한 어닐링은 MgO층을 원하는 배향으로 결정화하는데 사용될 수 있다. 그러나, 만일 단계(146)에서 자유층의 자성층이 형성된 후에 단계(144)가 수행되는 경우에, 단계(144)는 이미 형성된 부분 자기저항 스택이 자유층 결정화 온도를 초과하는 주위 온도에 노출되지 않도록 하는 것을 포함할 수 있다.
단계(146)에서, 자유층이 제공된다. 단계(146)는 단계(126)와 유사하다. 즉, 단계(146)는 자성 물질 및 희석 물질을 포함하는 하나 이상의 자성층을 증착하는 것을 포함한다. 자성 물질은 CoFe 및 Fe를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 희석 물질은 B, Be, Mo, Si, SiO 및/또는 SiN과 같은 물질을 포함할 수 있다.
만일 단계(142, 144, 146)가 순차적으로 수행되는 경우에, 형성될 자기 접합은 하부 고정 자기 접합 또는 이중 자기 접합일 수 있다. 만일 단계(146)가 단계(142, 144) 전에 수행되는 경우에, 상부 고정 자기 접합이 형성될 수 있다.
단계(148)에서, 자유층이 증착된 후에 자기저항 스택의 나머지 부분이 제공된다. 단계(148)는 단계(128)와 유사하다. 상술한 것처럼, 주위 온도는 자유층의 결정화 온도 아래로 남아있거나 유지될 수 있다.
이어지는 단계(150)에서, 자기저항 스택이 패터닝된다. 단계(150)는 단계(130)와 유사하다. 단계(150)의 패터닝을 통해 단계(146)에서 자유층의 자성층을 증착하는 것으로부터, 자기저항 스택 및 자기 접합의 주위 온도는 자유층의 결정화 온도를 초과하지 않을 수 있다. 이러한 경우에, 주위 온도는 결정화 온도보다 낮을 수 있다. 몇몇 실시예에서, 주위 온도는 결정화 온도보다 현저히 낮을 수 있다. 예를 들어, 주위 온도는 결정화 온도보다 50℃, 100℃ 낮거나, 또는 결정화 온도보다 훨씬 낮을 수 있다.
단계(150)는 적어도 자유층의 측방향(in-plane; 평면 내) 치수가 20 nm보다 크지 않도록 수행될 수 있다. 몇몇 실시예에서, 자유층의 측방향 치수는 10 nm를 초과하지 않을 수 있다. 몇몇 실시예에서, 전체 자기 접합은 자유층의 측방향 치수에 대응되는 측방향 치수를 가질 수 있다.
도 9는 단계(150)가 수행된 후의 자기 장치(220)의 하나의 자기 접합(222)의 몇몇 실시예를 도시한다. 즉, 20 nm 이하의 측방향 치수(I)를 갖는 자기 접합(222)이 형성된다. 비록 하나의 자기 접합(222)만이 도시되지만, 자기 장치(220)에는 복수의 자기 접합이 존재할 수 있다.
고정층(224), 비자성 스페이서층(226) 및 자유층(223)이 기판(221) 상에 도시된다. 또한, 선택적인 PMA 강화층(228)이 도시된다. 다른 층들이 존재할 수 있으나, 명확성을 위해 도시되지 않는다. 도시된 실시예에서, 자기 접합(222)은 하부 고정 자기 접합이다. 그러나, 상부 고정 자기 접합 또는 이중 자기 접합이 형성될 수도 있다.
도 9에 도시된 것처럼, 자유층(223)은 비정질 자유층으로 지칭될 수 있다. 이는, 자성 물질 및 희석 물질을 모두 포함하는 자유층 내의 자성층이 증착된 비정질이기 때문이다. 상술한 것처럼, 자유층 내의 층들이 노출되는 주위 온도는, 자유층의 자성층의 결정화 온도와 비교할 때 적당할 수 있다. 그 결과로, 자유층(223)은 자기 접합(222)이 정의된 후에 비정질로 남을 수 있다.
단계(152)에서, 자기 접합 사이에 절연 리필이 제공되며, 자기 접합에 전기적 컨택이 형성된다. 단계(154)에서, 전기적 컨택을 통해 자기 접합(222)에 전압이 인가된다. 즉, 자기 접합(222)의 상부와 하부 사이에 전압이 인가될 수 있다.
도 10은 단계(152)에서 전압이 인가될 때의 자기 접합을 도시한다. 간결함을 위해, 임의의 전기적 컨택 및 절연 리필 물질은 도시되지 않는다. 비자성 스페이서층(226)은 터널링 배리어층이므로, 비자성 스페이서층(226)은 용량성 배리어층(capacitive barrier layer)으로 기능할 수 있다. 즉, 인가된 전압은 자기 접합(222)에 수직적 스트레스를 형성할 수 있다. 이 수직적 스트레스는, 평면 내 및 평면에 수직 모두에서 격자 상수의 변화를 야기할 수 있따. 이는 도 10에 도시될 수 있다. 평면에 수직하는 격자 상수는 감소된 반면에, 평면 내의 격자 상수는 증가되었다. 격자 상수의 변화의 크기는 인가되는 전압의 크기에 의해 조절될 수 있다.
단계(156)에서, 전압이 인가될 때, 자기 접합은 결정화 온도보다 낮지 않은 어닐 온도에서 어닐링된다. 단계(156)는 단계(154)에서 자기저항 스택을 패터닝한 후에 수행된다.
즉, 자기 접합(222)은, 원하는 시간 동안 자유층(223)의 자성층의 결정화 온도보다 크거나 이와 동일한 온도에 노출될 수 있다. 예를 들어, 어닐 온도는 300℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 적어도 325℃ 이상일 수 있다. 이러한 몇몇 실시예에서, 어닐 온도는 적어도 350℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 400℃ 이상일 수 있다. 어닐링으로 인해, 자유층(223)의 자성층은 결정화되며, 희석 물질은 자유층의 측면, 즉, 자기 접합(222)의 측면에 분리될 수 있다.
도 11은 어닐링 후의 자기 장치(220)의 자기 접합(222)을 도시한다. 도 11에 도시된 것처럼, 희석 물질(230A, 230B)은 자유층(223')의 측면에 분리된다. 또한, 자유층(223')의 격자는, 스트레인된(strained) 비자성 스페이서층(226) 및 스트레인된 선택적인 PMA 강화층(228)을 템플릿화한다. 또한, 자유층(223')은 단결정 또는 거의 단결정(그레인 크기가 크고 그레인 수가 적은 결정)일 수 있다.
이어지는 단계(158)에서, 자기 장치의 제조 공정이 완료된다. 단계(158)는 인가된 전압을 제거하는 것을 포함한다. 또한, 비트 라인 및/또는 워드 라인과 같은 다른 구조들이 형성될 수 있다.
도 12는 단계(158)가 수행된 후의 자기 장치(220)의 자기 접합(222)을 도시한다. 전압이 제거되기 때문에, 비자성 스페이서층(226)은 전압으로 인한 스트레스를 받지 않는다. 즉, 이미 결정화된 자유층(223'') 및 비자성 스페이서층(226)은, 어닐링 동안에 더 이상 동일한 스트레스를 받지 않는다. 자유층(223'')은 스트레스를 받으며 결정화되므로, 나머지 스트레스, PMA 및 다른 특성들이 조절될 수 있다. 다르게 설명하면, 이러한 특성들은 어닐링 동안에 인가된 전압을 이용하여 조절될 수 있다.
제조 방법(140)을 이용하여, 자기 접합(222)이 형성될 수 있다. 이러한 자기 접합은 높은 수직 자기 이방성을 갖는 자유층을 포함할 수 있으며, 단결정이거나 단지 몇 개의 그레인만을 포함할 수 있다. 희석 물질(210A, 210B)은 자유층(223'')의 가장자리로 분리될 수 있다. 나머지 자성 물질은 결정성 터널링 배리어층(비자성 스페이서층(226) 및 PMA 강화층(228))을 템플릿화하는 결정 구조를 형성한다. 자유층(223'')의 그레인 크기는 증가될 수 있으며, 자유층(223'') 특성의 분포는 좁아질 수 있다. 즉, 자유층(223'')은 원하는 수직 자기 이방성, 보자력, 시프트 필드 및 자기저항을 가질 수 있다. 따라서, 자기 접합(222)의 성능은 개선될 수 있다.
도 13은 20 nm를 초과하지 않는 작은 측방향 치수에서 단결정 자유층을 가질 수 있는 자기 접합의 제조 방법(160)의 몇몇 실시예를 도시하는 흐름도이다.
도 14 내지 도 16은 제조 방법(160)을 이용하는 제조 공정 동안의 자기 접합(242)을 포함하는 자기 장치(240)의 몇몇 실시예를 도시한다. 자기 장치(240)는 STT-MRAM 또는 다른 유사한 장치일 수 있다. 도 14 내지 도 16은 비례로 도시되지 않으며(not to scale), 관심 대상이 되는 구조만이 따로 분류되고 포함된다.
도 13 내지 도 16을 참조하면, 제조 방법(160)은 특정한 자기 접합(242)을 포함하는 자기 장치(240)의 관점에서 설명된다. 그러나, 다른 자기 접합을 포함하는 다른 자기 장치가 형성될 수도 있다. 설명의 간결함을 위해, 몇몇 단계는 생략될 수 있고, 다른 순서로 수행될 수 있고, 하위 단계(substeps)를 포함하거나, 결합될 수 있다. 또한, 제조 방법(160)은 자기 메모리를 형성하는 다른 단계가 수행된 후에 시작될 수 있다.
단계(162)에서, 고정층이 제공된다. 단계(162)는, 단계(122) 및 단계(142)와 유사하다. 만일 단계(166; 후술함)에서 자유층의 적절한 자성층 이전에 고정층을 위한 층이 제공되는 경우에, 단계(162)는 어닐링 또는 자유층의 자성층의 결정화 온도를 초과하는 주위 온도에 층들을 노출하는 것을 포함할 수도 있다. 그러나, 만일 단계(166)에서 자성층이 제공된 후에 단계(162)가 수행되는 경우에, 단계(162)는 이미 형성된 부분 자기저항 스택이 자유층 결정화 온도를 초과하는 주위 온도에 노출되지 않도록 하는 것을 포함할 수 있다.
단계(164)에서, 비자성 스페이서층이 제공된다. 단계(164)는, 단계(124) 및 단계(144)와 유사하다. 만일 단계(166)에서 자유층의 적절한 자성층이 제공되기 전에 단계(164)가 수행되는 경우에, 어닐링은 단계(164)의 일부로 선택적으로 수행될 수 있다. 이러한 어닐링은 MgO층을 원하는 배향으로 결정화하는데 사용될 수 있다. 그러나, 만일 단계(166)에서 자유층의 자성층이 형성된 후에 단계(164)가 수행되는 경우에, 단계(164)는 이미 형성된 부분 자기저항 스택이 자유층 결정화 온도를 초과하는 주위 온도에 노출되지 않도록 하는 것을 포함할 수 있다.
단계(166)에서, 자유층이 제공된다. 단계(166)는, 단계(126) 및 단계(146)와 유사하다. 즉, 단계(166)는 자성 물질 및 희석 물질을 포함하는 하나 이상의 자성층을 증착하는 것을 포함한다. 자성 물질은 CoFe 및 Fe를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 희석 물질은 B, Be, Mo, Si, SiO 및/또는 SiN과 같은 물질을 포함할 수 있다.
만일 단계(162, 164, 166)가 순차적으로 수행되는 경우에, 형성될 자기 접합은 하부 고정 자기 접합 또는 이중 자기 접합일 수 있다. 만일 단계(166)가 단계(162, 164) 전에 수행되는 경우에, 상부 고정 자기 접합이 형성될 수 있다.
단계(168)에서, 자유층이 증착된 후에 자기저항 스택의 나머지 부분이 제공된다. 단계(168)는, 단계(128) 및 단계(148)와 유사하다. 상술한 것처럼, 주위 온도는 자유층의 결정화 온도 아래로 남아있거나 유지될 수 있다.
이어지는 단계(170)에서, 자기저항 스택이 패터닝된다. 단계(170)는, 단계(130) 및 단계(150)와 유사하다. 단계(170)의 패터닝을 통해 단계(166)에서 자유층의 자성층을 증착하는 것으로부터, 자기저항 스택 및 자기 접합의 주위 온도는 자유층의 결정화 온도를 초과하지 않을 수 있다. 이러한 경우에, 주위 온도는 결정화 온도보다 낮을 수 있다. 몇몇 실시예에서, 주위 온도는 결정화 온도보다 현저히 낮을 수 있다. 예를 들어, 주위 온도는 결정화 온도보다 50℃, 100℃ 낮거나, 또는 결정화 온도보다 훨씬 낮을 수 있다.
단계(170)는 적어도 자유층의 측방향(in-plane; 평면 내) 치수가 20 nm보다 크지 않도록 수행될 수 있다. 몇몇 실시예에서, 자유층의 측방향 치수는 10 nm를 초과하지 않을 수 있다. 몇몇 실시예에서, 전체 자기 접합은 자유층의 측방향 치수에 대응되는 측방향 치수를 가질 수 있다.
도 14는 단계(170)가 수행된 후의 자기 장치(240)의 하나의 자기 접합(242)의 몇몇 실시예를 도시한다. 즉, 20 nm 이하의 측방향 치수(I)를 갖는 자기 접합(242)이 형성된다. 비록 하나의 자기 접합(242)만이 도시되지만, 자기 장치(240)에는 복수의 자기 접합이 존재할 수 있다.
고정층(244), 비자성 스페이서층(246) 및 자유층(243)이 기판(241) 상에 도시된다. 또한, 선택적인 PMA 강화층(248)이 도시된다. 다른 층들이 존재할 수 있으나, 명확성을 위해 도시되지 않는다. 도시된 실시예에서, 자기 접합(242)은 하부 고정 자기 접합이다. 그러나, 상부 고정 자기 접합 또는 이중 자기 접합이 형성될 수도 있다.
도 14에 도시된 것처럼, 자유층(243)은 비정질 자유층으로 지칭될 수 있다. 이는, 자성 물질 및 희석 물질을 모두 포함하는 자유층 내의 자성층이 증착된 비정질이기 때문이다. 상술한 것처럼, 자유층 내의 층들이 노출되는 주위 온도는, 자유층의 자성층의 결정화 온도와 비교할 때 적당할 수 있다. 그 결과로, 자유층(243)은 자기 접합(242)이 정의된 후에 비정질로 남을 수 있다.
단계(172)에서, 어닐링 전에, 전기적 컨택이 자기 접합에 선택적으로 제공될 수 있다. 그러나, 리필 물질은 자기 접합(242) 사이에 제공되지 않을 수 있다. 결과적으로, 단계(172)는 생략될 수도 있다.
단계(174)에서, 전기적 컨택을 통해 자기 접합(242)에 전압이 선택적으로 인가된다. 즉, 자기 접합(242)의 상부와 하부 사이에 전압이 인가될 수 있다. 그러나, 단계(174) 또한 생략될 수 있다. 만일 단계(174)가 수행되면, 형성되는 자기 접합(242)은 자기 접합(222)과 더 유사할 수 있다.
단계(176)에서, 전압이 인가될 때, 자기 접합(242)은 결정화 온도보다 낮지 않은 어닐 온도에서 어닐링된다. 단계(176)는 단계(174)에서 자기저항 스택을 패터닝한 후에 수행된다.
즉, 자기 접합(242)은, 원하는 시간 동안 자유층(243)의 자성층의 결정화 온도보다 크거나 이와 동일한 온도에 노출될 수 있다. 예를 들어, 어닐 온도는 300℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 적어도 325℃ 이상일 수 있다. 이러한 몇몇 실시예에서, 어닐 온도는 적어도 350℃ 이상일 수 있다. 몇몇 실시예에서, 어닐 온도는 400℃ 이상일 수 있다. 어닐링으로 인해, 자유층(243)의 자성층은 결정화되며, 희석 물질은 자유층의 측면, 즉, 자기 접합(242)의 측면에 분리될 수 있다.
도 15는 어닐링 후의 자기 장치(240)의 자기 접합(242)을 도시한다. 도 15에 도시된 것처럼, 희석 물질(230A, 230B)은 자유층(243')의 측면에 분리된다. 상술한 것처럼, 희석 물질은 절연체일 수 있다. 즉, 희석 물질(250A, 250B)의 영역은, 자유층(243')을 전기적으로 절연시키는 것을 도울 수 있다. 자유층(243')의 격자는, 결정성 배리어층(246) 및 선택적인 PMA 강화층(248)을 템플릿화한다. 또한, 자유층(243')은 단결정 또는 거의 단결정(그레인 크기가 크고 그레인 수가 적은 결정)일 수 있다.
이어지는 단계(178)에서, 측방향 또는 평면 내의 자기 접합(242)의 크기는 감소된다. 단계(178)는 자기 접합을 마스킹하고, 자기 접합을 이온 빔 식각하여, 자기 접합을 더 작게 만드는 것을 포함한다.
도 16은 단계(178)가 완료된 후의 자기 접합(242)을 도시한다. 즉, 자기 접합(242)의 측방향 치수는 측방향 치수(I')가 된다. 그 결과로, 자유층(243'') 및 분리된 희석 물질(250A, 250B)은 더 적은 측방향 공간을 차지한다.
이에 더해, 재증착 물질(252; 도 16에 삼각형으로 도시됨)이 자기 접합(242)의 측면 상에 배치될 수 있다. 재증착 물질은 금속일 수 있다. 그러나, 절연 희석 물질(250A, 250B)의 존재로 인해, 자유층(243'')은 전기적으로 절연될 수 있다. 즉, 재증착 물질(252)의 존재는, 자기 접합(242)의 션팅(shunting)을 야기할 가능성이 적다.
이어지는 단계(180)에서, 자기 장치의 제조 공정이 완료된다. 단계(180)는, 만일 전압이 인가된다면, 인가된 전압을 제거하는 것을 포함한다. 자기 접합(242)을 둘러싸는 공간은 절연 물질로 리필될 수 있으며, 전기적 컨택이 제공될 수 있다. 또한, 비트 라인 및/또는 워드 라인과 같은 다른 구조들이 형성될 수 있다.
제조 방법(160)을 이용하여, 자기 접합(242)이 형성될 수 있다. 이러한 자기 접합은 높은 수직 자기 이방성을 갖는 자유층을 포함할 수 있다. 또한, 이러한 자기 접합은, 20 nm보다 작은 정도의 측방향 치수에서, 단결정이거나 단지 몇 개의 그레인만을 포함할 수 있다. 이온 빔 식각의 사용은, 자기 접합의 측방향 치수를 더욱 감소시킬 수 있다. 희석 물질(210A, 210B)은 자유층(243'')의 가장자리로 분리될 수 있으며, 자유층(243'')을 절연시킬 수 있다. 나머지 자성 물질은 결정성 터널링 배리어층(비자성 스페이서층(246) 및 PMA 강화층(248))을 템플릿화하는 결정 구조를 형성한다. 자유층(243'')의 그레인 크기는 증가될 수 있으며, 자유층(243'') 특성의 분포는 좁아질 수 있다. 즉, 자유층(243'')은 원하는 수직 자기 이방성, 보자력, 시프트 필드 및 자기저항을 가질 수 있다. 따라서, 자기 접합(222)의 성능은 개선될 수 있다.
비록 제조 방법 및 장치가 특정한 성질, 단계 및 구성 요소의 관점에서 설명되지만, 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자는, 하나 이상의 성질, 단계 및/또는 구성 요소가 본 명세서의 설명과 모순되지 않는 다른 방식으로 결합될 수 있다는 것을 인지할 것이다.
도 17은 자기 접합(202', 202'', 222, 242) 및/또는 본 명세서에서 설명된 제조 방법에 따라 형성된 다른 자기 접합을 이용할 수 있는 메모리(300)의 몇몇 실시예를 도시한다.
자기 메모리(300)는, 워드 라인 선택 드라이버(304; word line select driver)뿐만 아니라, 판독/기록 칼럼 선택 드라이버(302, 306; reading/writing column select drivers)를 포함한다. 또한, 다른 및/또는 상이한 구성 요소들도 제공될 수 있다.
자기 메모리(300)의 저장 영역은 자기 저장 셀(310)을 포함한다. 각각의 자기 저장 셀은 적어도 하나의 자기 접합(312) 및 적어도 하나의 선택 장치(314)를 포함한다. 몇몇 실시예에서, 선택 장치(314)는 트랜지스터(transistor)이다. 자기 접합(312)은 자기 접합(202', 202'', 222, 242) 및/또는 본 명세서에서 설명된 제조 방법에 따라 형성된 다른 자기 접합 중 하나일 수 있다.
비록 자기 저장 셀(310) 당 하나의 자기 접합(312)이 도시되지만, 다른 몇몇 실시예에서, 자기 저장 셀(310) 당 다른 수의 자기 접합(312)이 제공될 수 있다. 따라서, 자기 메모리(300)는 상술된 이점들을 누릴 수 있다.
이상 자기 접합을 이용하여 제조되는 자기 접합 및 메모리의 제조 방법 및 시스템이 설명되었다. 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 제조 방법 200: 자기 장치
201: 기판 202: 자기저항 스택
202': 자기 접합 203, 203': 자유층
I: 측방향 치수

Claims (10)

  1. 기판 상에 배치되며 자기 장치에 사용 가능한 자기 접합의 제조 방법으로,
    상기 자기 접합에 대응되는 자기저항 스택(magnetoresistive stack)의 제1 부분을 제공하되, 상기 자기저항 스택의 상기 제1 부분을 제공하는 것은 상기 자기 접합의 자유층을 위한 적어도 하나의 층을 제공하는 것을 포함하고,
    상기 자기저항 스택의 상기 제1 부분을 제공한 후에, 상기 자기저항 스택의 제2 부분을 제공하고,
    상기 자기저항 스택의 상기 제2 부분을 제공한 후에, 상기 자기저항 스택을 패터닝하여 상기 자기 접합을 제공하되, 상기 자유층은 상기 자기저항 스택을 패터닝함으로써 제공되고, 상기 자유층이 제공된 후의 상기 자기저항 스택 및 상기 자기 접합의 주위 온도(ambient temperature)는 상기 자유층의 결정화 온도(crystallization temperature)를 초과하지 않고,
    상기 자기저항 스택을 패터닝한 후에, 상기 결정화 온도 이상의 어닐 온도에서 상기 자기 접합을 어닐링하는 것을 포함하는 자기 접합의 제조 방법.
  2. 제 1항에 있어서,
    상기 자기저항 스택의 상기 제1 부분을 제공하는 것은,
    상기 자기 접합의 고정층을 위한 제1 층을 제공하고,
    상기 고정층과 상기 자유층 사이에 개재되는 비자성 스페이서층을 위한 제2 층을 제공하는 것을 포함하고,
    상기 자유층은 자성이며, 기록 전류(write current)가 상기 자기 접합을 통과할 때 복수의 안정한 자기 상태(magnetic states) 사이에서 스위칭 가능한(switchable) 자기 접합의 제조 방법.
  3. 제 1항에 있어서,
    상기 자유층을 위한 상기 적어도 하나의 층은 증착된 비정질(amorphous as-deposited) 자성층을 포함하고,
    상기 결정화 온도는 상기 증착된 비정질 자성층의 결정화 온도인 자기 접합의 제조 방법.
  4. 제 1항에 있어서,
    상기 자유층을 제공하는 것은, 희석 물질을 포함하는 자성층을 증착하는 것을 포함하고,
    상기 희석 물질은, 상기 자기 접합을 어닐링할 때 분리되는 자기 접합의 제조 방법.
  5. 제 4항에 있어서,
    상기 자성층은 증착된 비정질인 자기 접합의 제조 방법.
  6. 제 1항에 있어서,
    상기 자기 접합을 어닐링하는 것은, 상기 자기 접합을 어닐링하는 동안에 상기 자기 접합에 전압을 인가하는 것을 포함하는 자기 접합의 제조 방법.
  7. 제 1항에 있어서,
    상기 자기 접합을 패터닝한 후에, 상기 자기 접합의 크기를 감소시키는 것을 더 포함하는 자기 접합의 제조 방법.
  8. 기판 상에 배치되며 자기 장치에 사용 가능한 자기 접합의 제조 방법으로,
    상기 자기 접합의 고정층에 대응되는 자기저항 스택(magnetoresistive stack)의 제1 층을 증착하고,
    상기 자기 접합의 터널링 배리어층에 대응되는 상기 자기저항 스택의 제2 층을 증착하고,
    상기 자기저항 스택의 자성층을 증착하되, 상기 자성층은 적어도 하나의 희석 물질을 포함하며 증착된 비정질이고, 상기 자기 접합의 자유층은 상기 자성층의 일부를 포함하고, 상기 제2 층은 상기 제1 층과 상기 자성층 사이에 개재되고,
    상기 자성층을 증착한 후에, 상기 자기저항 스택을 패터닝하여 상기 자기 접합을 제공하되, 상기 자유층은 상기 자기저항 스택을 패터닝함으로써 제공되고, 상기 자유층이 제공된 후의 상기 자기저항 스택 및 상기 자기 접합의 주위 온도(ambient temperature)는 상기 자유층의 결정화 온도(crystallization temperature)를 초과하지 않고,
    상기 자기저항 스택을 패터닝한 후에, 상기 결정화 온도 이상의 어닐 온도에서 상기 자기 접합을 어닐링하는 것을 포함하는 자기 접합의 제조 방법.
  9. 제 8항에 있어서,
    상기 자기 접합을 어닐링하는 것은, 상기 자기 접합이 노출된 상태에서 수행되는 자기 접합의 제조 방법.
  10. 복수의 자기 저장 셀; 및
    복수의 상기 자기 저장 셀에 접속되는 복수의 비트 라인을 포함하되,
    각각의 상기 자기 저장 셀은 적어도 하나의 자기 접합을 포함하고,
    상기 자기 접합은 자유층, 비자성 스페이서층 및 고정층을 포함하고,
    상기 자기 접합은 복수의 측면 및 20 nm 이하의 측방향 치수(lateral dimension)를 갖고,
    상기 비자성 스페이서층은 상기 고정층과 상기 자유층 사이에 개재되고,
    상기 자유층은 기록 전류가 상기 자기 접합을 통과할 때 복수의 안정한 자기 상태 사이에서 스위칭 가능하고,
    상기 자유층은 면외 자기소거 에너지보다 큰 수직 자기 이방성 에너지를 갖고,
    상기 자유층은 상기 자기 접합의 복수의 상기 측면의 일부에 배치되는 적어도 하나의 자성층을 포함하되, 적어도 하나의 상기 자성층은 적어도 하나의 희석 물질을 포함하며 10 nm 이상의 고유 그레인 크기(characteristic grain size)를 갖는 자기 메모리.
KR1020170056340A 2017-01-18 2017-05-02 자기 접합의 제조 방법 및 자기 메모리 KR102350684B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762447763P 2017-01-18 2017-01-18
US62/447,763 2017-01-18
US15/445,695 2017-02-28
US15/445,695 US10164177B2 (en) 2017-01-18 2017-02-28 Method and system for providing a magnetic junction usable in spin transfer torque applications using a post-pattern anneal

Publications (2)

Publication Number Publication Date
KR20180085338A true KR20180085338A (ko) 2018-07-26
KR102350684B1 KR102350684B1 (ko) 2022-01-12

Family

ID=62841119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056340A KR102350684B1 (ko) 2017-01-18 2017-05-02 자기 접합의 제조 방법 및 자기 메모리

Country Status (3)

Country Link
US (1) US10164177B2 (ko)
KR (1) KR102350684B1 (ko)
CN (1) CN108335977B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10475987B1 (en) * 2018-05-01 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a magnetic tunneling junction (MTJ) structure
US10497858B1 (en) * 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
US11031058B2 (en) 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036734A2 (en) * 2001-10-12 2003-05-01 Sony Corp Magnetoresistance effect element, magetic memory element, magnetic memory device, and their manufacturing method
US20060221510A1 (en) * 2005-04-04 2006-10-05 Parkin Stuart Stephen P Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US20120264234A1 (en) * 2010-12-10 2012-10-18 Avalanche Technology Inc. Magnetic random access memory (mram) with enhanced magnetic stiffness and method of making same
KR20150129625A (ko) * 2014-05-12 2015-11-20 삼성전자주식회사 스핀 토크 전달 자기 램 어플리케이션들에 사용 가능한 자기 접합의 이온 확산을 통한 자기 특성의 제어 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376259B1 (en) 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6756237B2 (en) 2002-03-25 2004-06-29 Brown University Research Foundation Reduction of noise, and optimization of magnetic field sensitivity and electrical properties in magnetic tunnel junction devices
US7473914B2 (en) * 2004-07-30 2009-01-06 Advanced Energy Systems, Inc. System and method for producing terahertz radiation
US9034149B2 (en) 2009-05-01 2015-05-19 Headway Technologies, Inc. Method for fabricating a high coercivity hard bias structure for magnetoresistive sensor
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
KR101779566B1 (ko) 2010-11-29 2017-09-19 삼성전자주식회사 반도체 소자의 제조 방법 및 그 제조 장치
US9028910B2 (en) * 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
JP5683344B2 (ja) * 2011-03-25 2015-03-11 Ｊｘ日鉱日石エネルギー株式会社 単環芳香族炭化水素の製造方法
US8957487B2 (en) * 2012-01-04 2015-02-17 Industrial Technology Research Institute Tunneling magneto-resistor reference unit and magnetic field sensing circuit using the same
US8788994B2 (en) * 2012-06-29 2014-07-22 International Business Machines Corporation Routing of local clock interconnects
US8841739B2 (en) * 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US9006849B2 (en) 2013-04-07 2015-04-14 Yimin Guo Hybrid method of patterning MTJ stack
US9281168B2 (en) 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
KR102277490B1 (ko) * 2014-07-18 2021-07-14 삼성전자주식회사 자기 기억 소자 및 그의 형성 방법
US9853208B2 (en) 2014-12-30 2017-12-26 International Business Machines Corporation In-situ annealing to improve the tunneling magneto-resistance of magnetic tunnel junctions
US10439131B2 (en) * 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036734A2 (en) * 2001-10-12 2003-05-01 Sony Corp Magnetoresistance effect element, magetic memory element, magnetic memory device, and their manufacturing method
US20060221510A1 (en) * 2005-04-04 2006-10-05 Parkin Stuart Stephen P Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US20120264234A1 (en) * 2010-12-10 2012-10-18 Avalanche Technology Inc. Magnetic random access memory (mram) with enhanced magnetic stiffness and method of making same
KR20150129625A (ko) * 2014-05-12 2015-11-20 삼성전자주식회사 스핀 토크 전달 자기 램 어플리케이션들에 사용 가능한 자기 접합의 이온 확산을 통한 자기 특성의 제어 방법

Also Published As

Publication number Publication date
US10164177B2 (en) 2018-12-25
CN108335977A (zh) 2018-07-27
US20180205009A1 (en) 2018-07-19
CN108335977B (zh) 2023-04-07
KR102350684B1 (ko) 2022-01-12

Similar Documents

Publication Publication Date Title
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US9577181B2 (en) Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
EP2450903B1 (en) Method and system for providing hybrid magnetic tunneling junction elements with improved switching
KR102198034B1 (ko) 호이슬러 다중층을 포함하는 자기 접합을 제공하는 방법 및 시스템
US8374048B2 (en) Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
US9559296B2 (en) Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
US9799382B2 (en) Method for providing a magnetic junction on a substrate and usable in a magnetic device
KR20140071252A (ko) 그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템
US8780665B2 (en) Method and system for providing magnetic tunneling junction elements having an easy cone anisotropy
US9287322B2 (en) Method for controlling magnetic properties through ion diffusion in a magnetic junction usable in spin transfer torque magnetic random access memory applications
US20180269384A1 (en) Method and system for providing a dual magnetic junction having mitigated flowering field effects
KR102350684B1 (ko) 자기 접합의 제조 방법 및 자기 메모리
US20170140804A1 (en) Magnetic junctions having elongated free layers
US8987006B2 (en) Method and system for providing a magnetic junction having an engineered barrier layer
US9472750B2 (en) Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US10170518B2 (en) Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
KR102300702B1 (ko) 스핀 전달 토크 어플리케이션에서 사용 가능한 낮은 모멘트 자유층 자기 접합부 및 그것을 제공하기 위한 방법
KR102163823B1 (ko) 자기 장치에 사용 가능한 자기 접합 및 그 제조 방법
US9559143B2 (en) Method and system for providing magnetic junctions including free layers that are cobalt-free

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant