KR20180079986A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20180079986A
KR20180079986A KR1020170000809A KR20170000809A KR20180079986A KR 20180079986 A KR20180079986 A KR 20180079986A KR 1020170000809 A KR1020170000809 A KR 1020170000809A KR 20170000809 A KR20170000809 A KR 20170000809A KR 20180079986 A KR20180079986 A KR 20180079986A
Authority
KR
South Korea
Prior art keywords
oxide film
thickness
semiconductor substrate
silicon oxide
film
Prior art date
Application number
KR1020170000809A
Other languages
Korean (ko)
Other versions
KR102624381B1 (en
Inventor
최석철
정영배
홍창직
김대철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020170000809A priority Critical patent/KR102624381B1/en
Publication of KR20180079986A publication Critical patent/KR20180079986A/en
Application granted granted Critical
Publication of KR102624381B1 publication Critical patent/KR102624381B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • H01L31/049Protective back sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

The present invention relates to a solar cell which has an improved damp heat property while maintaining efficiency. According to an embodiment of the present invention, the solar cell comprises: a semiconductor substrate containing an impurity of a first conductivity type; an emitter unit which is positioned on a front surface of the semiconductor substrate and contains an impurity of a second conductivity type opposite to the first conductivity type; a rear electric field unit which is positioned on a rear surface of the semiconductor substrate and contains an impurity of the first conductivity type at a higher concentration than the semiconductor substrate; a rear protection film positioned on the rear electric field unit; a first electrode connected to the emitter unit; and a second electrode connected to the rear electric field unit through the rear protection film. The rear protection film includes a silicon nitride film positioned on the rear electric field unit and a silicon oxide film positioned on the silicon nitride film. The thickness of the silicon oxide film is larger than the thickness of the silicon nitride film.

Description

태양 전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다. With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells produce electric energy from solar energy, and they are attracting attention because they have abundant energy resources and there is no problem about environmental pollution.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.Typical solar cells have a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter layer, and electrodes connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes, so that electrons and holes are directed toward the n-type semiconductor and the p- And is collected by an electrode electrically connected to the substrate and the emitter portion, and these electrodes are connected to each other by electric wires to obtain electric power.

한편, 이와 같은 태양 전지는 최적의 상태에서 동작하기 위해서는 장시간동안 태양 전지를 사용하더라도, 외부로부터의 습기와 열의 장기간 침투에 대한 모듈의 내구성을 나타내는 Damp Heat 특성이 고도로 요구된다. On the other hand, in order to operate the solar cell optimally, even if a solar cell is used for a long period of time, a damp heat characteristic indicating a durability of the module against moisture and heat penetration from the outside is highly required.

아울러, Damp Heat 특성이 저하되면, 태양 전지 내부로 침투한 습기로 인하여, 컨텍 저항(Rs)의 증가로 fill factor(FF)가 감소하는 등 태양 전지의 동작에 치명적인 영향을 주어 태양 전지의 효율이 급격하게 저하되고, 이에 따라 태양 전지의 신뢰성을 크게 저하시킬 수 있는 문제점이 있다.In addition, if the Damp Heat characteristic deteriorates, the moisture content penetrates into the solar cell, and the fill factor (FF) decreases due to the increase of the contact resistance (Rs) There is a problem that the reliability of the solar cell can be greatly lowered.

한편, 이와 같이 장시간 사용에 따른 태양 전지의 신뢰성에 관련된 Damp Heat 특성은 주로 태양 전지에 구비된 반도체 기판의 후면에 위치하는 보호막에 의해 수행되는데, 종래에 공개된 일본 공개특허 JP2008533730 또는 한국 공개특허 10-2011-0139066에는 보호막에 대해서는 개시되어 있으나, 태양 전지의 Damp Heat 특성과는 무관한 두께를 가지는 것으로 기재되어 있고, Damp Heat 특성의 열위로 인하여, 종래의 기술은 태양 전지의 신뢰성이 크게 저하시킬 수 있는 문제점이 있다. Meanwhile, the damp heat characteristics related to the reliability of the solar cell according to the long-time use are mainly performed by the protective film located on the rear surface of the semiconductor substrate provided in the solar cell. However, -2011-0139066 discloses a protective film which has a thickness irrelevant to the damp heat characteristic of the solar cell and due to the dampness of the damp heat characteristic, There is a problem.

본 발명은 효율을 적절하게 유지시키면서, Damp Heat 특성이 보다 향상된 태양 전지를 제공하는데 그 목적이 있다. An object of the present invention is to provide a solar cell having improved Damp Heat characteristics while maintaining efficiency properly.

본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 반도체 기판의 후면에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판보다 고농도로 함유되는 후면 전계부; 후면 전계부 위에 위치하는 후면 보호막; 에미터부와 연결되는 제1 전극; 및 후면 보호막을 뚫고 후면 전계부와 연결되는 제2 전극;을 포함하고, 후면 보호막은 후면 전계부 위에 위치하는 실리콘 질화막과 실리콘 질화막 위에 위치하는 실리콘 산화막을 포함하고, 실리콘 산화막의 두께는 실리콘 질화막의 두께보다 크다.A solar cell according to an example of the present invention includes: a semiconductor substrate containing an impurity of a first conductivity type; An emitter section located on the front surface of the semiconductor substrate and containing an impurity of a second conductivity type opposite to the first conductivity type; A rear electric field portion located on the rear surface of the semiconductor substrate and containing impurities of the first conductive type at a higher concentration than the semiconductor substrate; A backside shield positioned over the backside electrical portion; A first electrode connected to the emitter portion; And a second electrode connected to the rear electric part through the rear passivation film, wherein the rear passivation film comprises a silicon nitride film positioned on the rear electric field part and a silicon oxide film positioned on the silicon nitride film, Is greater than the thickness.

구체적으로, 실리콘 산화막의 두께는 실리콘 질화막 두께의 2배 내지 3배 사이일 수 있다.Specifically, the thickness of the silicon oxide film may be between two and three times the thickness of the silicon nitride film.

일례로, 반도체 기판의 전면은 텍스쳐링(texturing) 요철을 구비하고, 반도체 기판의 후면은 텍스쳐링(texturing) 요철을 구비하지 않고, 반도체 기판의 전면보다 평탄할 수 있다.For example, the front surface of the semiconductor substrate has texturing irregularities, and the rear surface of the semiconductor substrate does not have texturing irregularities, and may be flatter than the front surface of the semiconductor substrate.

이와 같은 경우, 실리콘 질화막의 두께는 30nm ~ 40nm 사이이고, 실리콘 산화막의 두께는 95nm ~ 105nm 사이일 수 있다.In such a case, the thickness of the silicon nitride film may be between 30 nm and 40 nm, and the thickness of the silicon oxide film may be between 95 nm and 105 nm.

아울러, 실리콘 산화막의 굴절률은 실리콘 질화막의 굴절률보다 작을 수 있다.In addition, the refractive index of the silicon oxide film may be smaller than that of the silicon nitride film.

일례로, 실리콘 산화막의 굴절률은 1.53 ~ 1.75 사이일 수 있다.For example, the refractive index of the silicon oxide film may be between 1.53 and 1.75.

또한, 실리콘 산화막 위에는 알루미늄 산화막이 더 위치할 수 있다. 이와 같은 경우, 알루미늄 산화막의 두께는 실리콘 산화막 및 실리콘 질화막의 두께보다 작을 수 있다.Further, an aluminum oxide film may be further disposed on the silicon oxide film. In such a case, the thickness of the aluminum oxide film may be smaller than the thickness of the silicon oxide film and the silicon nitride film.

일례로, 알루미늄 산화막의 두께는 실리콘 질화막 두께의 1/5 ~ 1/3 사이일 수 있다.For example, the thickness of the aluminum oxide film may be between 1/5 and 1/3 of the thickness of the silicon nitride film.

또한, 반도체 기판의 전면 및 후면은 텍스쳐링(texturing) 요철을 구비하는 경우, 실리콘 산화막의 두께는 125nm ~ 145nm 사이일 수 있다.When the front and rear surfaces of the semiconductor substrate are provided with texturing irregularities, the thickness of the silicon oxide film may be between 125 nm and 145 nm.

본 발명에 따른 태양 전지는 실리콘 산화막의 두께를 실리콘 질화막의 두께보다 크게 형성함으로써, 태양 전지의 효율을 저하를 최소화하면서, 후면 패시베이션층의 Damp Heat 특성을 보다 향상시켜, 태양 전지의 신뢰성을 보다 향상시킬 수 있다.The solar cell according to the present invention can improve the reliability of the solar cell by further improving the damp heat characteristics of the rear passivation layer while minimizing the deterioration of the efficiency of the solar cell by forming the silicon oxide film thicker than the silicon nitride film .

도 1 내지 도 2는 본 발명의 일례에 따른 태양 전지를 설명하기 위한 도이다.
도 3은 도 2에 도시된 실리콘 산화막의 두께에 따른 Damp Heat 특성을 측정한 그래프이다.
도 4는 도 2에 도시된 실리콘 산화막의 두께에 따른 제2 전극과 후면 전계부 사이의 컨텍 저항을 측정한 그래프이다.
도 5는 도 2에 도시된 실리콘 산화막의 두께에 따른 태양 전지의 효율 변화율을 측정한 그래프이다.
도 6은 본 발명의 다른 일례에 따른 태양 전지를 설명하기 위한 도이다.
1 and 2 are views for explaining a solar cell according to an example of the present invention.
FIG. 3 is a graph illustrating the Damp Heat characteristic according to the thickness of the silicon oxide film shown in FIG. 2. FIG.
4 is a graph illustrating a contact resistance between the second electrode and the rear electric field depending on the thickness of the silicon oxide film shown in FIG.
FIG. 5 is a graph illustrating the rate of efficiency change of the solar cell according to the thickness of the silicon oxide film shown in FIG. 2. FIG.
6 is a view for explaining a solar cell according to another example of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thicknesses are enlarged to clearly indicate layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

또한, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.The front surface may be a surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate on which no direct light is incident or on which reflected light other than direct light may be incident.

아울러, 어떠한 두 개의 값이 동일하다는 것은 오차 범위 10% 이하에서 동일하다는 것을 의미한다.In addition, the fact that any two values are equal means that the error range is equal to or less than 10%.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 2는 본 발명의 일례에 따른 태양 전지를 설명하기 위한 도이고, 구체적으로, 도 1은 본 발명의 일례에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 단면을 잘라 도시한 단면도이다.1 and 2 are views for explaining a solar cell according to an example of the present invention. Specifically, FIG. 1 is a perspective view of a solar cell according to an example of the present invention, and FIG. 2 is a cross- Fig.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 에미터부(120), 반사 방지막(130), 후면 전계부(170), 후면 보호막(190), 제1 전극(140) 및 제2 전극(150)을 포함한다.1, an example of a solar cell according to the present invention includes a semiconductor substrate 110, an emitter section 120, an antireflection film 130, a rear electric section 170, a rear protective film 190, An electrode 140 and a second electrode 150. [

도 1에서는 본 발명에 따른 태양 전지가 반사 방지막(130)을 포함하는 것을 일례로 도시하고 있으나, 본 발명은 이와 다르게 반사 방지막(130)이 생략되는 것도 가능하다. 그러나, 태양 전지의 효율을 고려했을 때, 반사 방지막(130)이 포함되는 것이 더 나은 효율이 발생하므로, 반사 방지막(130)이 포함되는 것을 일례로 설명한다.Although the solar cell according to the present invention includes the antireflection film 130 in FIG. 1, the antireflection film 130 may be omitted in the present invention. However, in consideration of the efficiency of the solar cell, since it is more efficient to include the antireflection film 130, it will be explained that the antireflection film 130 is included as an example.

반도체 기판(110)은 제1 도전성 타입의 불순물을 함유하는 실리콘 반도체 기판(110)일 수 있다.The semiconductor substrate 110 may be a silicon semiconductor substrate 110 containing an impurity of the first conductivity type.

여기서, 제1 도전성 타입의 불순물은 p형 도전성 타입 또는 n형 불순물 타입의 불순물 중 어느 하나의 불순물일 수 있다. Here, the impurity of the first conductivity type may be any one of impurities of the p-type conductivity type or the n-type impurity type.

아울러, 실리콘 반도체 기판(110)은 단결정 실리콘 웨이퍼 기판 또는 다결정 실리콘 웨이퍼 기판일 수 있다. In addition, the silicon semiconductor substrate 110 may be a single crystal silicon wafer substrate or a polycrystalline silicon wafer substrate.

여기서, 일례로, 반도체 기판(110)이 p형의 도전성 타입인 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다. Here, for example, when the semiconductor substrate 110 is a p-type conductive type, it may contain an impurity of a trivalent element such as boron (B), gallium, indium, or the like.

그러나, 반도체 기판(110)이 n형 도전성 타입인 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. 이하에서는 반도체 기판(110)의 제1 도전성 타입의 불순물이 n형의 도전성 타입인 경우를 일례로 설명한다.However, when the semiconductor substrate 110 is an n-type conductive type, impurities such as phosphorus (P), arsenic (As), antimony (Sb), and the like may be contained. Hereinafter, a case where the impurity of the first conductivity type of the semiconductor substrate 110 is an n-type conductivity type will be described as an example.

아울러, 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 전면 표면은 전체적으로 텍스쳐링(texturing)처리되어 있는 요철면인 텍스쳐링 표면(texturing surface)을 가질 수 있다. In addition, as shown in FIGS. 1 and 2, the front surface of the semiconductor substrate 110 may have a texturing surface that is an uneven surface that is entirely textured.

아울러, 반도체 기판(110)의 후면 표면은 텍스쳐링 처리가 되어 있지 않아, 반도체 기판(110)의 전면보다 상대적으로 평탄한 표면을 가질 수 있다.In addition, the rear surface of the semiconductor substrate 110 is not textured and may have a relatively flat surface than the front surface of the semiconductor substrate 110.

에미터부(120)는 빛이 입사되는 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입의 불순물을 함유하여 반도체 기판(110)과 p-n 접합을 형성할 수 있다. The emitter section 120 is disposed on the front surface of the semiconductor substrate 110 on which light is incident and includes a second conductive type opposite to the conductive type of the semiconductor substrate 110, for example, a p-type conductive type impurity So that a pn junction with the semiconductor substrate 110 can be formed.

이와 같은 p-n 접합에 의해 외부로부터 반도체 기판(110)에 빛이 입사되어 생성된 캐리어인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 반도체 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 반도체 기판(110)의 후면쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다. The pair of electrons and holes, which are carriers generated by light incident on the semiconductor substrate 110 from the outside by the p-n junction, are separated into electrons and holes, electrons move toward the n-type, and holes move toward the p-type. Therefore, when the semiconductor substrate 110 is n-type and the emitter section 120 is p-type, the separated electrons can move toward the rear surface of the semiconductor substrate 110 and the separated holes can move toward the emitter section 120.

이와 같은 에미터부(120)는 반도체 기판(110)의 전면 표면에 제2 도전성 타입의 불순물이 확산되어 형성될 수 있으며, 이와 같은 경우, 에미터부(120)는 반도체 기판(110)과 동일한 실리콘 재질로 형성될 수 있다.The emitter layer 120 may be formed by diffusing a second conductive type impurity into the front surface of the semiconductor substrate 110. In this case, the emitter layer 120 may be formed of the same silicon material as the semiconductor substrate 110 As shown in FIG.

일례로, 반도체 기판(110)이 다결정 실리콘 재질의 웨이퍼로 형성된 경우, 에미터부(120)도 다결정 실리콘 재질로 형성될 수 있으며, 반도체 기판(110)이 단결정 실리콘 재질의 웨이퍼로 형성되는 경우, 에미터부(120)도 단결절 실리콘 재질로 형성될 수 있다.For example, when the semiconductor substrate 110 is formed of a polycrystalline silicon wafer, the emitter section 120 may be formed of a polycrystalline silicon material. When the semiconductor substrate 110 is formed of a wafer of monocrystalline silicon, The tip portion 120 may also be formed of a single-sided silicon material.

반사 방지막(130)은 에미터부(120) 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있고, 단일막 또는 다층막으로 형성될 수 있다. The antireflection film 130 is disposed on the emitter layer 120 and may be formed of at least one of an aluminum oxide film (AlOx), a silicon nitride film (SiNx), a silicon oxide film (SiOx), and a silicon oxynitride film (SiOxNy) Layer film.

도 1 및 도 2에서는 반사 방지막(130)이 단일막으로 형성된 경우를 일례로 도시하였으나, 반드시 단일막에 한정되지는 않는다.Although FIGS. 1 and 2 illustrate the case where the anti-reflection film 130 is formed as a single film, it is not limited to a single film.

이와 같은 반사 방지막(130)은 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. The antireflection film 130 reduces the reflectivity of light incident on the solar cell and increases the selectivity of a specific wavelength region, thereby enhancing the efficiency of the solar cell.

제1 전극(140)은 에미터부(120) 위에 직접 접하여 배치되며, 에미터부(120)와 전기적으로 연결될 수 있다. The first electrode 140 may be disposed directly on the emitter section 120 and may be electrically connected to the emitter section 120.

이와 같은 제1 전극(140)은 도 1에 도시된 바와 같이, 복수의 제1 핑거 전극(141) 및 복수의 제1 연결 전극(143)를 포함할 수 있다.The first electrode 140 may include a plurality of first finger electrodes 141 and a plurality of first connection electrodes 143, as shown in FIG.

여기서, 복수의 제1 핑거 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어, 어느 한 방향으로 길게 뻗어 있고, 복수의 제1 핑거 전극(141)은 서로 이격될 수 있다. The plurality of first finger electrodes 141 are located on the emitter section 120 and are electrically connected to the emitter section 120 and extended in one direction. Can be spaced apart.

이와 같은 복수의 제1 핑거 전극(141)은 에미터부(120)쪽으로 이동한 캐리어를 수집할 수 있다.The plurality of first finger electrodes 141 may collect the carriers that have migrated toward the emitter unit 120.

그리고, 복수의 제1 연결 전극(143)는 에미터부(120) 위에서 복수의 제1 핑거 전극(141)과 동일 층에 위치하고, 복수의 제1 핑거 전극(141)을 서로 전기적으로 연결시키며, 복수의 제1 핑거 전극(141)과 교차하는 방향으로 뻗어있을 수 있다. The plurality of first connection electrodes 143 are located on the same layer as the plurality of first finger electrodes 141 on the emitter section 120 and electrically connect the plurality of first finger electrodes 141 to each other, The first finger electrode 141 of FIG.

이와 같은 복수의 제1 연결 전극(143)는 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 복수의 제1 핑거 전극(141)에 의해 수집되어 이동하는 캐리어를 수집하여 외부 장치로 출력한다.The plurality of first connection electrodes 143 are connected to an interconnector (not shown) for connecting the solar cells to each other. The plurality of first connection electrodes 143 collect the carriers collected by the plurality of first finger electrodes 141, Output.

복수의 제1 핑거 전극(141)과 제1 연결 전극(143)는 적어도 하나의 도전성 금속 물질로 이루어져 있고, 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.The plurality of first finger electrodes 141 and the first connection electrodes 143 are formed of at least one conductive metal material. Examples of the conductive metal materials include nickel (Ni), copper (Cu), silver (Ag) May be at least one selected from the group consisting of aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au) ≪ / RTI >

이와 같은 제1 전극(140)은 반도체 기판(110)의 전면에 반사 방지막(130)이 형성된 이후, 제1 전극(140)을 형성하기 위한 전극 형성용 패이스트를 반사 방지막(130)의 전면 위에 패터닝하여 도포한 이후, 열처리 공정을 통하여 전극 형성용 패이스트가 반사 방지막(130)을 뚫고 에미터부(120)에 접속되어 형성될 수 있다.The first electrode 140 is formed on the entire surface of the semiconductor substrate 110 and then the electrode forming paste for forming the first electrode 140 is formed on the front surface of the anti- After the patterning is applied, an electrode forming paste may be formed through the heat treatment process and connected to the emitter section 120 through the anti-reflection film 130.

아울러, 도 1에서는 제1 전극(140)이 제1 핑거 전극(141)과 제1 연결 전극(143)을 구비하는 경우를 일례로 설명하였으나, 제1 연결 전극(143)은 경우에 따라 생략할 수 있으며, 복수의 제1 핑거 전극(141) 중 일부의 제1 핑거 전극(141)만 서로 연결되도록 선택적으로 구비되는 것도 가능하다.Although the first electrode 140 includes the first finger electrode 141 and the first connection electrode 143 in FIG. 1, the first connection electrode 143 may be omitted in some cases. And may be selectively provided so that only a part of the first finger electrodes 141 of the plurality of first finger electrodes 141 are connected to each other.

후면 전계부(170)는 반도체 기판(110)의 후면에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유되는 될 수 있다.The rear electric field portion 170 is located on the rear surface of the semiconductor substrate 110 and impurities of the first conductive type may be contained at a higher concentration than the semiconductor substrate 110.

이와 같은 후면 전계부(170)는 반도체 기판(110)의 후면에 전체적으로 위치하여, 정공이 반도체 기판(110)의 후면 쪽으로 이동하는 것을 방해하고, 전자가 반도체 기판(110)의 후면 쪽으로 이동하는 것으로 보다 원활하게 할 수 있다.The rear electric field portion 170 is located entirely on the rear surface of the semiconductor substrate 110 to prevent the holes from moving toward the rear surface of the semiconductor substrate 110 and electrons to move toward the rear surface of the semiconductor substrate 110 It can be done more smoothly.

이와 같은 후면 전계부(170)는 반도체 기판(110)의 후면 표면에 제1 도전성 타입의 불순물이 확산되어 형성될 수 있고, 이로 인하여, 후면 전계부(170)는 반도체 기판(110)과 동일한 실리콘 재질로 형성될 수 있다.The rear electric field portion 170 may be formed by diffusing impurities of the first conductive type on the rear surface of the semiconductor substrate 110. As a result, And may be formed of a material.

일례로, 반도체 기판(110)이 단결정 실리콘 재질의 웨이퍼로 형성된 경우, 후면 전계부(170)도 단결정 실리콘 재질로 형성될 수 있으며, 반도체 기판(110)이 다결정 실리콘 재질의 웨이퍼로 형성되는 경우, 후면 전계부(170)도 다결정 실리콘 재질로 형성될 수 있다.For example, when the semiconductor substrate 110 is formed of a wafer of monocrystalline silicon, the rear electric section 170 may be formed of a single crystal silicon material. When the semiconductor substrate 110 is formed of a polycrystalline silicon wafer, The rear electric section 170 may also be formed of a polycrystalline silicon material.

이와 같은, 후면 전계부(170)의 두께는 1um ~ 1.4um 사이의 범위로 형성될 수 있다.The thickness of the rear electric section 170 may be in the range of 1 [mu] m to 1.4 [mu] m.

다음, 후면 보호막(190)은 도 1 및 도 2에 도시된 바와 같이, 후면 전계부(170)의 후면 중에서 제2 전극(150)이 형성된 영역을 제외한 전체 영역 위에 위치할 수 있다. 1 and 2, the rear protective layer 190 may be located on the entire surface of the back surface of the rear electric part 170 except the area where the second electrode 150 is formed.

이와 같은 후면 보호막(190)은 유전체 재질로 형성될 수 있으며, 다수의 층으로 형성될 수 있다.The rear protective layer 190 may be formed of a dielectric material or may be formed of a plurality of layers.

이와 같은 후면 보호막(190)은 후면 전계부(170)의 후면 표면을 패시베이션하는 기능을 수행할 수 있으며, 외부로부터 반도체 기판(110)의 후면으로 유입되는 열과 습기를 차단하여, 태양 전지의 신뢰성을 향상시키는 기능을 함께 수행할 수 있다.The rear protective layer 190 may function to passivate the rear surface of the rear electric part 170 and may block the heat and moisture flowing into the rear surface of the semiconductor substrate 110 from the outside, Can be performed together.

이와 같은 후면 보호막(190)에 대해서는 태양 전지의 나머지 구성 요소에 대해 설명한 이후에 보다 구체적으로 설명한다.Such a rear protective film 190 will be described in more detail after describing the remaining components of the solar cell.

제2 전극(150)은 후면 전계부(170)의 후면 위에 배치되며, 후면 전계부(170)와 전기적으로 연결되어 있다. The second electrode 150 is disposed on the rear surface of the rear electric part 170 and is electrically connected to the rear electric part 170.

이와 같은 제2 전극(150)은 도 1에 도시된 바와 같이, 복수의 제2 핑거 전극(151) 및 복수의 제2 연결 전극(153)를 포함할 수 있다.The second electrode 150 may include a plurality of second finger electrodes 151 and a plurality of second connection electrodes 153, as shown in FIG.

여기서, 복수의 제2 핑거 전극(151)은 후면 전계부(170)의 후면 위에 서로 이격하여 어느 한 방향으로 길게 뻗어있을 수 있으며, 후면 전계부(170) 쪽으로 이동한 캐리어, 예를 들면, 정공을 수집할 수 있다.Here, the plurality of second finger electrodes 151 may extend in a direction away from each other on the rear surface of the rear electric unit 170, and may include a carrier moved toward the rear electric unit 170, for example, Can be collected.

그리고, 복수의 제2 연결 전극(153)는 후면 전계부(170) 위에서 복수의 제2 핑거 전극(151)과 동일 층에 위치하고, 복수의 제2 핑거 전극(151)을 서로 전기적으로 연결시키며, 복수의 제2 핑거 전극(151)과 교차하는 방향으로 뻗어 있을 수 있다. The plurality of second connection electrodes 153 are located on the same layer as the plurality of second finger electrodes 151 on the rear electric unit 170 and electrically connect the plurality of second finger electrodes 151 to each other, And may extend in a direction intersecting the plurality of second finger electrodes 151.

이와 같은 복수의 제2 연결 전극(153)는 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 제2 핑거 전극(151)에 의해 수집되어 이동하는 캐리어를 수집하여 외부 장치로 출력할 수 있다.The plurality of second connection electrodes 153 are connected to an interconnector (not shown) for connecting the solar cells to each other. The second connection electrodes 153 collect the carriers collected by the second finger electrodes 151 and output the collected carriers to an external device .

여기서, 제2 연결 전극(153)의 길이 방향은 제1 연결 전극(143)의 길이 방향과 동일하고, 제2 핑거 전극(151)의 길이 방향도 제1 핑거 전극(141)의 길이 방향과 동일할 수 있으며, 제2 전극(150)의 재질은 제1 전극(140)의 재질과 동일할 수 있다.Here, the longitudinal direction of the second connection electrode 153 is the same as the longitudinal direction of the first connection electrode 143, and the longitudinal direction of the second finger electrode 151 is the same as the longitudinal direction of the first finger electrode 141 And the material of the second electrode 150 may be the same as that of the first electrode 140.

아울러, 제1, 2 핑거 전극(141, 151)의 선폭과 제1, 2 연결 전극(143, 153)의 선폭은 서로 동일할 수 있다.In addition, the line widths of the first and second finger electrodes 141 and 151 and the line widths of the first and second connection electrodes 143 and 153 may be the same.

이와 같은 제2 전극(150)은 후면 보호막(190) 위에 전극 형성용 페이스트를 패터닝하여 도포한 이후, 열처리 공정을 통해, 전극 형성용 페이스트가 후면 보호막(190)을 뚫고 후면 전계부(170)에 접속되어 형성될 수 있다. In the second electrode 150, the electrode forming paste is patterned on the rear protective layer 190, and then the electrode forming paste penetrates the rear protective layer 190 through the heat treatment process, As shown in FIG.

아울러, 도 1에서는 제2 전극(150)이 제2 핑거 전극(151)과 제2 연결 전극(153)을 구비하는 경우를 일례로 설명하였으나, 제2 연결 전극(153)은 경우에 따라 생략할 수 있으며, 복수의 제2 핑거 전극(151) 중 일부의 제2 핑거 전극(151)만 서로 연결되도록 선택적으로 구비되는 것도 가능하다.Although the second electrode 150 includes the second finger electrode 151 and the second connection electrode 153 in FIG. 1 as an example, the second connection electrode 153 may be omitted in some cases. And it is also possible to selectively connect only the second finger electrodes 151 of a plurality of the second finger electrodes 151 to each other.

한편, 본 발명의 일례에 따른 태양 전지는 후면 보호막(190)의 패시베이션 기능을 향상시키고, Damp Heat 특성을 보다 향상시키기 위하여, 후면 보호막(190)이 복수의 기능성층을 갖는 구조로 형성할 수 있다.Meanwhile, the solar cell according to an exemplary embodiment of the present invention may have a structure in which the rear protective layer 190 has a plurality of functional layers in order to improve the passivation function of the rear protective layer 190 and further improve the damp heat characteristic .

일례로, 후면 보호막(190)은 도 2에 도시된 바와 같이, 실리콘 질화막(SiNx, 190a) 및 실리콘 산화막(SiOx, 190b)을 포함할 수 있다.For example, the rear protective layer 190 may include a silicon nitride (SiNx) layer 190a and a silicon oxide (SiOx) layer 190b, as shown in FIG.

여기서, 실리콘 질화막(190a)은 후면 전계부(170)의 표면에 접하여 위치하며, 수소를 다량 함유하여 반도체 기판(110)의 후면을 패시베이션 기능을 수행할 수 있다.Here, the silicon nitride film 190a is located in contact with the surface of the rear electric section 170 and contains a large amount of hydrogen, thereby performing the passivation function on the rear surface of the semiconductor substrate 110. [

여기서, 실리콘 질화막에 수소를 함유하게 하는 공정은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공법을 이용할 수 있다. Here, a PECVD (Plasma Enhanced Chemical Vapor Deposition) method can be used for the process of containing hydrogen in the silicon nitride film.

예를 들면, SiH4, NH3, N2 Gas를 주입한 상태에서 Plasma를 인가하여 비정질 상태의 SiNx 층을 형성하고, 비정질이기 때문에 SiNx층 내부에 있는 많이 존재하는 Dangling bond 고리에 Hydrogen를 연결하기 위하여, 수소(H)를 함유하게 되는 방식으로 증착될 수 있다.For example, in order to connect the hydrogen to the dangling bond ring existing in the SiNx layer because of the amorphous state, the amorphous SiNx layer is formed by applying plasma in the state of injecting SiH4, NH3, N2 gas, (H). ≪ / RTI >

아울러, 실리콘 산화막(190b)은 실리콘 질화막(190a) 위에 위치하며, 실리콘 질화막(190a)에 함유된 수소가 외부로 방출되는 것을 방지하는 캡핑(capping) 기능을 수행하며, 셀 외부의 열과 습기를 차단하여, 후면 보호막(190)의 Damp Heat 특성을 보다 향상시킬 수 있다.The silicon oxide film 190b is located on the silicon nitride film 190a and performs a capping function to prevent the hydrogen contained in the silicon nitride film 190a from being discharged to the outside. Thus, the Damp Heat characteristic of the rear passivation film 190 can be further improved.

여기서, 실리콘 산화막(190b)은 상당한 두께를 가지고 짧은 시간에 형성되어야 하므로 실리콘 질화막(190a)층과 마찬가지로 PECVD 방법으로 제조될 수 있다.Here, since the silicon oxide film 190b has a considerable thickness and needs to be formed in a short time, it can be manufactured by the PECVD method like the silicon nitride film 190a.

여기서, 후면 보호막(190)의 Damp Heat 특성을 보다 향상시키기 위하여, 실리콘 산화막(190b)의 두께(T2)는 실리콘 질화막(190a)의 두께(T1)보다 크게 할 수 있다.The thickness T2 of the silicon oxide film 190b may be greater than the thickness T1 of the silicon nitride film 190a to further improve the Damp heat characteristics of the rear surface protection film 190. [

일례로, 실리콘 산화막(190b)의 두께(T2)는 실리콘 질화막(190a) 두께의 2배 내지 3배 사이로 형성할 수 있다.For example, the thickness T2 of the silicon oxide film 190b may be between two and three times the thickness of the silicon nitride film 190a.

여기서, 실리콘 산화막(190b)의 두께(T2)를 실리콘 질화막(190a) 두께의 2배 이상이 되도록 하는 것은 실리콘 산화막(190b)의 Damp Heat 특성을 보다 향상시키기 위함이고, 3배 이하가 되도록 하는 것은 실리콘 산화막(190b)의 두께(T2)가 과도하게 두꺼워지는 경우, Damp Heat 특성은 충분히 향상된 상태이지만, 셀 제조 공정시 제2 전극(150)이 후면 보호막(190)을 뚫고 후면 전계부(170)에 접속할 때에, 제2 전극(150)과 후면 전계부(170) 사이의 컨텍 저항이 증가하여, 오히려 셀 효율의 감소율이 상대적으로 커질 수 있기 때문이다.The reason why the thickness T2 of the silicon oxide film 190b is made to be twice or more the thickness of the silicon nitride film 190a is to further improve the Damp Heat characteristic of the silicon oxide film 190b and to make the thickness thereof 3 times or less When the thickness T2 of the silicon oxide film 190b is excessively increased, the second electrode 150 penetrates the rear protective film 190 and is electrically connected to the rear electric part 170 during the cell manufacturing process, The contact resistance between the second electrode 150 and the rear electric section 170 increases, and the reduction rate of the cell efficiency can be relatively increased.

일례로, 본 발명에 따른 태양 전지에서 실리콘 질화막(190a)의 두께(T1)는 30nm ~ 40nm 사이일 수 있다.For example, the thickness T1 of the silicon nitride film 190a in the solar cell according to the present invention may be between 30 nm and 40 nm.

여기서, 실리콘 질화막(190a)의 두께(T1)는 30nm 이상이 되도록 하는 것은 실리콘 질화막(190a)의 패시베이션 기능이 충분히 발휘되도록 하기 위함이고, 40nm 이하가 되도록 하는 것은 실리콘 질화막(190a)의 형성 공정 시간을 최소화하기 위함이다.The reason why the thickness T1 of the silicon nitride film 190a is set to 30 nm or more is that the passivation function of the silicon nitride film 190a is sufficiently exhibited, .

아울러, 실리콘 산화막(190b)의 두께(T2)는 95nm ~ 105nm 사이로 형성될 수 있다. 여기서, 실리콘 산화막(190b)의 두께(T2)에 대해서는 도 3 내지 도 5를 참조하여 설명한다.In addition, the thickness (T2) of the silicon oxide film 190b may be between 95 nm and 105 nm. Here, the thickness T2 of the silicon oxide film 190b will be described with reference to FIGS. 3 to 5. FIG.

여기서, 도 3은 도 2에 도시된 실리콘 산화막(190b)의 두께(T2)에 따른 Damp Heat 특성을 측정한 그래프이고, 도 4는 도 2에 도시된 실리콘 산화막(190b)의 두께(T2)에 따른 제2 전극(150)과 후면 전계부(170) 사이의 컨텍 저항을 측정한 그래프이고, 도 5는 도 2에 도시된 실리콘 산화막(190b)의 두께(T2)에 따른 태양 전지의 효율 변화율을 측정한 그래프이다.FIG. 3 is a graph showing the Damp Heat characteristics according to the thickness T2 of the silicon oxide film 190b shown in FIG. 2. FIG. 4 is a graph showing the thickness T2 of the silicon oxide film 190b shown in FIG. FIG. 5 is a graph showing the contact resistance between the second electrode 150 and the rear electric field portion 170 according to the thickness T2 of the silicon oxide layer 190b shown in FIG. FIG.

참고로, 도 3은 Damp Heat 특성 테스트의 결과이다. 통상 Damp Heat 특성은 1000 시간 기준, 85℃ 온도 및 85% 습도에서 수행하였을 때, 육안의 이상이나 5% 이상의 출력 저하를 나타내지 않아야 만족될 수 있다. 3 is a result of the Damp Heat characteristic test. Normally, the Damp Heat characteristic can be satisfied only when it is performed at a temperature of 85 ° C and a humidity of 85% for 1000 hours, and does not show a visual abnormality or an output drop of 5% or more.

그러나, 본 발명에서는 1000시간 이상의 시간인 2000시간으로 실험했지만 damp heat 특성을 만족시키고 있다.In the present invention, however, the damp heat characteristics are satisfied even though the experiment was performed for 2000 hours or more, which is 1000 hours or more.

도 3에 도시된 바와 같이, 실리콘 산화막(190b)의 두께(T2)가 90nm 이하일 때에는 Damp Heat이 -4% 이하로 저조하고, Damp Heat이 향상되는 정도를 나타내는 기울기가 다소 완만하나, 실리콘 산화막(190b)의 두께(T2)가 95nm에서 Damp Heat이 -3.2%로 크게 향상되는 반면 95nm 이상부터는 Damp Heat의 개선율이 -3% ~ -2.5% 사이로 완만해지는 것을 알 수 있다.3, when the thickness T2 of the silicon oxide film 190b is 90 nm or less, the Damp heat is low to -4% or less and the slope indicating the degree of improvement of the Damp Heat is somewhat moderate. However, 190b is 95 nm, the Damp heat is greatly improved to -3.2%. On the other hand, the improvement rate of the damp heat is gradually decreased from -395% to -2.5% from 95 nm or more.

따라서, 본 발명의 일례에 따른 태양 전지에서는 이와 같은 Damp Heat 특성을 고려하여, 실리콘 산화막(190b)의 두께(T2)를 95nm 이상이 되도록 할 수 있다.Therefore, in the solar cell according to an exemplary embodiment of the present invention, the thickness T2 of the silicon oxide film 190b may be 95 nm or more in consideration of the damp heat characteristics.

그러나, 실리콘 산화막(190b)의 두께(T2)가 110nm 이상으로 과도하게 커지는 경우, 도 4에 도시된 바와 같이, 제2 전극(150)과 후면 전계부(170) 사이의 컨텍 저항이 과도하게 거지는 것을 알 수 있다.However, when the thickness T2 of the silicon oxide film 190b becomes excessively larger than 110 nm, the contact resistance between the second electrode 150 and the rear electric section 170 becomes excessively large as shown in FIG. .

즉, 실리콘 산화막(190b)의 두께(T2)가 105nm ~ 110nm 사이일 때, 컨텍 저항의 증가율이 실리콘 산화막(190b)의 두께(T2)가 105nm 이하일 때보다 크게 증가되는 것을 알 수 있다.That is, when the thickness T2 of the silicon oxide film 190b is between 105 nm and 110 nm, the increase rate of the contact resistance is greatly increased as compared with the case where the thickness T2 of the silicon oxide film 190b is 105 nm or less.

아울러, 이와 같은 컨텍 저항의 증가에 따라, 도 5에 도시된 바와 같이, 셀 효율의 변화율도 실리콘 산화막(190b)의 두께(T2)가 105nm ~ 110nm 사이일 때, 상대적으로 크게 감소하는 것을 알 수 있다.5, when the thickness T2 of the silicon oxide film 190b is between 105 nm and 110 nm, the change rate of the cell efficiency is relatively largely decreased as shown in FIG. 5 have.

따라서, 본 발명의 일례에 따른 태양 전지는 이와 같은 컨텍 저항 및 셀 효율을 고려하여, 실리콘 산화막(190b)의 두께(T2)를 105nm 이하가 되도록 할 수 있다.Therefore, in consideration of such contact resistance and cell efficiency, the solar cell according to an exemplary embodiment of the present invention can make the thickness T2 of the silicon oxide film 190b 105 nm or less.

이와 같은 실리콘 산화막(190b)의 굴절률은 실리콘 질화막(190a)의 굴절률보다 작게 하되, 실리콘 산화막(190b)의 굴절률은 1.53 ~ 1.75 사이로 형성될 수 있다.The refractive index of the silicon oxide film 190b may be less than the refractive index of the silicon nitride film 190a while the refractive index of the silicon oxide film 190b may be between 1.53 and 1.75.

여기서, 실리콘 산화막(190b)의 굴절률을 1.75 이하로 하는 것은 이 수치가 실리콘 산화막(190b)으로 구현할 수 있는 굴절률의 최대값이기 때문이다.Here, the refractive index of the silicon oxide film 190b is set to 1.75 or less because this value is the maximum value of the refractive index that can be realized by the silicon oxide film 190b.

아울러, 실리콘 산화막(190b)의 굴절률을 1.53보다 크게 하는 것은 실리콘 산화막(190b)의 밀도가 저하되는 것을 방지하기 위함이다. 즉 실리콘 산화막(190b)의 밀도는 굴절률과 관계되고, 굴절률이 낮을수록 밀도 역시 저하되고, 굴절률이 높을수록 밀도가 향상될 수 있다.In addition, the refractive index of the silicon oxide film 190b is set to be larger than 1.53 in order to prevent the density of the silicon oxide film 190b from decreasing. That is, the density of the silicon oxide film 190b is related to the refractive index. The lower the refractive index, the lower the density. The higher the refractive index, the higher the density.

따라서, 이와 같은 실리콘 산화막(190b)의 밀도를 적정 수준 이상이 되도록 굴절률을 조정하여, 실리콘 산화막(190b)으로 외부의 습기가 침투하는 것을 더욱 방지할 수 있고, 이로 인하여, 실리콘 산화막(190b)의 Damp Heat을 보다 개선할 수 있다.Therefore, the refractive index is adjusted so that the density of the silicon oxide film 190b is set to an appropriate level or higher, so that external moisture can be prevented from penetrating into the silicon oxide film 190b. As a result, Damp heat can be further improved.

아울러, 후면 보호막(190)은 전술한 도 2에 도시된 바와 같이, 실리콘 질화막(190a) 및 실리콘 산화막(190b) 이외에 실리콘 산화막(190b)의 후면에 알루미늄 산화막(AlOx, 190c)이 더 포함되어 형성될 수 있다. 이와 같은 알루미늄 산화막(190c) 경우에 따라 생략될 수 있다.2, in addition to the silicon nitride film 190a and the silicon oxide film 190b, an aluminum oxide film (AlOx, 190c) is further formed on the rear surface of the silicon oxide film 190b, . The aluminum oxide film 190c may be omitted depending on the case.

그러나, 알루미늄 산화막(190c)이 구비되는 경우, 실리콘 산화막(190b)의 캡핑(capping) 기능 및 Damp Heat 특성을 보조할 수 있다.However, when the aluminum oxide film 190c is provided, the capping function and the damp heat characteristic of the silicon oxide film 190b can be assisted.

이와 같은 알루미늄 산화막(190c)의 두께(T3)는 제2 전극(150)과 후면 전계부(170)의 컨텍 저항이 훼손되는 것을 방지하기 위하여, 실리콘 산화막(190b) 및 실리콘 질화막(190a)의 두께(T1, T2)보다 작게 형성될 수 있다.The thickness T3 of the aluminum oxide film 190c is set to a thickness of the silicon oxide film 190b and the thickness of the silicon nitride film 190a in order to prevent the contact resistance between the second electrode 150 and the rear electric part 170 from being damaged. (T1, T2).

따라서, 알루미늄 산화막(190c)의 두께(T3)는 실리콘 질화막(190a) 두께(T1)의 1/5 ~ 1/3 사이로 형성될 수 있다.Therefore, the thickness T3 of the aluminum oxide film 190c may be between 1/5 and 1/3 of the thickness T1 of the silicon nitride film 190a.

여기서, 알루미늄 산화막(190c)의 경우도 PECVD등으로 형성할 수 있으며, Stack coverage 확보가 용이하도록 ALD를 사용하는 것도 가능하다.In this case, the aluminum oxide film 190c may be formed by PECVD or the like, and ALD may be used so that stack coverage can be secured easily.

지금까지 본 발명의 일례에 따른 태양 전지는 반도체 기판(110)의 전면에는 텍스쳐링(texturing) 요철을 구비되고, 반도체 기판(110)의 후면에는 텍스쳐링(texturing) 요철을 구비되지 않고, 반도체 기판(110)의 전면보다 평탄한 경우를 일례로 설명하였다. 그러나, 본 발명에 따른 태양 전지는 이에 한정되는 아니다.In the solar cell according to an example of the present invention, texturing irregularities are provided on the front surface of the semiconductor substrate 110, texturing irregularities are not formed on the rear surface of the semiconductor substrate 110, ) Than that of the front surface. However, the solar cell according to the present invention is not limited thereto.

도 6은 본 발명의 다른 일례에 따른 태양 전지를 설명하기 위한 도이다.6 is a view for explaining a solar cell according to another example of the present invention.

도 6에 도시된 바와 같이, 반도체 기판(110)의 전면 및 후면에 모두 텍스쳐링(texturing) 요철이 구비된 경우에도 적용될 수 있다.6, texturing irregularities may be provided on the front and rear surfaces of the semiconductor substrate 110, respectively.

이와 같이, 반도체 기판(110)의 후면에 텍스쳐링(texturing) 요철이 구비된 경우, 전술한 실리콘 산화막(190b)의 캡핑 기능이나 Damp Heat 특성은 반도체 기판(110)의 후면이 평탄한 도 1 및 도 2와 비교하여, 상대적으로 저하될 수 있다.When the texturing irregularities are provided on the rear surface of the semiconductor substrate 110, the capping function and the damp heat characteristic of the silicon oxide film 190b are substantially the same as those of the semiconductor substrate 110 in FIGS. 1 and 2 , It can be relatively lowered.

따라서, 반도체 기판(110)의 후면에 텍스쳐링(texturing) 요철이 구비된 경우에는 실리콘 산화막(190b)의 캡핑 기능이나 Damp Heat 특성을 보완하기 위하여, 도 1 내지 도 5에서 설명한 실리콘 산화막(190b)의 두께(T2)보다 상대적으로 더 두꺼워질 수 있다.Therefore, in order to complement the capping function and the damp heat characteristic of the silicon oxide film 190b when the texturing irregularities are provided on the rear surface of the semiconductor substrate 110, the silicon oxide film 190b described in FIGS. Can be relatively thicker than the thickness T2.

이를 위하여, 본 발명의 다른 일례에 따른 태양 전지에서 실리콘 산화막(190b)의 두께(T2)는 도 1 내지 도 5에서 설명한 실리콘 산화막(190b)의 두께(T2)보다 25% ~ 35% 정도 더 두껍게 형성될 수 있다.For this, the thickness T2 of the silicon oxide film 190b in the solar cell according to another embodiment of the present invention is 25% ~ 35% larger than the thickness T2 of the silicon oxide film 190b described in Figures 1 to 5 .

일례로, 실리콘 산화막(190b)의 두께(T2)는 125nm ~ 145nm 사이로 형성될 수 있으며, 이와 같은 경우에 도 3 내지 도 5에서 설명한 바와 같은 Damp Heat 특성과 컨텍 저항 특성을 유지할 수 있다.For example, the thickness T2 of the silicon oxide film 190b may be between 125 nm and 145 nm. In this case, the Damp heat characteristic and the contact resistance characteristic as described with reference to FIGS. 3 to 5 can be maintained.

이와 같이, 본 발명에 따른 태양 전지는 실리콘 산화막(190b)의 두께(T2)를 실리콘 질화막(190a)의 두께(T1)보다 크게 형성함으로써, 태양 전지의 효율을 저하를 최소화하면서, 후면 패시베이션층의 Damp Heat 특성을 보다 향상시켜, 태양 전지의 신뢰성을 더욱 향상시킬 수 있다.As described above, in the solar cell according to the present invention, the thickness T2 of the silicon oxide film 190b is made larger than the thickness T1 of the silicon nitride film 190a, It is possible to further improve the reliability of the solar cell by further improving the damp heat characteristic.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (12)

제1 도전성 타입의 불순물을 함유하는 반도체 기판;
상기 반도체 기판의 전면에 위치하고 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부;
상기 반도체 기판의 후면에 위치하고, 상기 제1 도전성 타입의 불순물이 상기 반도체 기판보다 고농도로 함유되는 후면 전계부;
상기 후면 전계부 위에 위치하는 후면 보호막;
상기 에미터부와 연결되는 제1 전극; 및
상기 후면 보호막을 뚫고 상기 후면 전계부와 연결되는 제2 전극;을 포함하고,
상기 후면 보호막은 상기 후면 전계부 위에 위치하는 실리콘 질화막과 상기 실리콘 질화막 위에 위치하는 실리콘 산화막을 포함하고,
상기 실리콘 산화막의 두께는 상기 실리콘 질화막의 두께보다 큰 태양 전지.
A semiconductor substrate containing an impurity of a first conductivity type;
An emitter section located on the front surface of the semiconductor substrate and containing an impurity of a second conductivity type opposite to the first conductivity type;
A rear electric field located on the rear surface of the semiconductor substrate and containing impurities of the first conductive type at a higher concentration than the semiconductor substrate;
A rear protective film located on the rear electric field portion;
A first electrode connected to the emitter; And
And a second electrode connected to the rear electric part through the rear protective film,
Wherein the rear protective film comprises a silicon nitride film located on the rear electric field portion and a silicon oxide film located on the silicon nitride film,
Wherein the thickness of the silicon oxide film is larger than the thickness of the silicon nitride film.
제1 항에 있어서,
상기 실리콘 산화막의 두께는 상기 실리콘 질화막 두께의 2배 내지 3배 사이인 태양 전지.
The method according to claim 1,
Wherein a thickness of the silicon oxide film is between two times and three times the thickness of the silicon nitride film.
제1 항에 있어서,
상기 반도체 기판의 전면은 텍스쳐링(texturing) 요철을 구비하고,
상기 반도체 기판의 후면은 상기 텍스쳐링(texturing) 요철을 구비하지 않고, 상기 반도체 기판의 전면보다 평탄한 태양 전지.
The method according to claim 1,
Wherein a front surface of the semiconductor substrate has texturing irregularities,
Wherein a back surface of the semiconductor substrate has no texturing irregularities and is flatter than a front surface of the semiconductor substrate.
제3 항에 있어서,
상기 실리콘 질화막의 두께는 30nm ~ 40nm 사이인 태양 전지.
The method of claim 3,
Wherein the silicon nitride film has a thickness of 30 nm to 40 nm.
제3 항에 있어서,
상기 실리콘 산화막의 두께는 95nm ~ 105nm 사이인 태양 전지.
The method of claim 3,
Wherein the thickness of the silicon oxide film is between 95 nm and 105 nm.
제1 항에 있어서,
상기 실리콘 산화막의 굴절률은 상기 실리콘 질화막의 굴절률보다 작은 태양 전지.
The method according to claim 1,
Wherein the refractive index of the silicon oxide film is smaller than the refractive index of the silicon nitride film.
제6 항에 있어서,
상기 실리콘 산화막의 굴절률은 1.53 ~ 1.75 사이인 태양 전지.
The method according to claim 6,
And the refractive index of the silicon oxide film is between 1.53 and 1.75.
제1 항에 있어서,
상기 실리콘 산화막 위에는 알루미늄 산화막이 더 위치하는 태양 전지.
The method according to claim 1,
And an aluminum oxide film is further disposed on the silicon oxide film.
제7 항에 있어서,
상기 알루미늄 산화막의 두께는 상기 실리콘 산화막 및 상기 실리콘 질화막의 두께보다 작은 태양 전지.
8. The method of claim 7,
Wherein the thickness of the aluminum oxide film is smaller than the thickness of the silicon oxide film and the silicon nitride film.
제9 항에 있어서,
상기 알루미늄 산화막의 두께는 상기 실리콘 질화막 두께의 1/5 ~ 1/3 사이인 태양 전지.
10. The method of claim 9,
Wherein the thickness of the aluminum oxide film is between 1/5 and 1/3 of the thickness of the silicon nitride film.
제1 항에 있어서,
상기 반도체 기판의 전면 및 후면은 텍스쳐링(texturing) 요철을 구비하는 태양 전지.
The method according to claim 1,
Wherein a front surface and a rear surface of the semiconductor substrate have texturing irregularities.
제1 항에 있어서,
상기 실리콘 산화막의 두께는 125nm ~ 145nm 사이인 태양 전지.
The method according to claim 1,
Wherein the thickness of the silicon oxide film is between 125 nm and 145 nm.
KR1020170000809A 2017-01-03 2017-01-03 Solar cell KR102624381B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170000809A KR102624381B1 (en) 2017-01-03 2017-01-03 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170000809A KR102624381B1 (en) 2017-01-03 2017-01-03 Solar cell

Publications (2)

Publication Number Publication Date
KR20180079986A true KR20180079986A (en) 2018-07-11
KR102624381B1 KR102624381B1 (en) 2024-01-15

Family

ID=62917957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170000809A KR102624381B1 (en) 2017-01-03 2017-01-03 Solar cell

Country Status (1)

Country Link
KR (1) KR102624381B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736144A (en) * 2019-10-15 2021-04-30 浙江爱旭太阳能科技有限公司 Solar cell and method for producing a layer structure for a solar cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164544A (en) * 2007-12-28 2009-07-23 Ind Technol Res Inst Passivation layer structure of solar cell, and fabricating method thereof
JP2010539727A (en) * 2008-04-17 2010-12-16 エルジー エレクトロニクス インコーポレイティド Solar cell and manufacturing method thereof
KR20130071698A (en) * 2011-12-21 2013-07-01 엘지전자 주식회사 Solar cell
JP2014039018A (en) * 2012-08-13 2014-02-27 Lg Electronics Inc Solar cell
KR20140110177A (en) * 2013-03-05 2014-09-17 엘지전자 주식회사 Bifacial solar cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164544A (en) * 2007-12-28 2009-07-23 Ind Technol Res Inst Passivation layer structure of solar cell, and fabricating method thereof
JP2010539727A (en) * 2008-04-17 2010-12-16 エルジー エレクトロニクス インコーポレイティド Solar cell and manufacturing method thereof
KR20130071698A (en) * 2011-12-21 2013-07-01 엘지전자 주식회사 Solar cell
JP2014039018A (en) * 2012-08-13 2014-02-27 Lg Electronics Inc Solar cell
KR20140110177A (en) * 2013-03-05 2014-09-17 엘지전자 주식회사 Bifacial solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736144A (en) * 2019-10-15 2021-04-30 浙江爱旭太阳能科技有限公司 Solar cell and method for producing a layer structure for a solar cell

Also Published As

Publication number Publication date
KR102624381B1 (en) 2024-01-15

Similar Documents

Publication Publication Date Title
USRE46515E1 (en) Solar cell
US20170170340A1 (en) Solar cell
US11251319B2 (en) Solar cell
US20130269771A1 (en) Solar cell
US20110061732A1 (en) Solar cell
US9349884B2 (en) Solar cell
EP2458649B1 (en) Solar cell
KR101630526B1 (en) Solar cell
US9577132B2 (en) Solar cell module
US9929297B2 (en) Solar cell and method for manufacturing the same
KR101146734B1 (en) Solar cell and solar cell module with the same
KR102295984B1 (en) Solar cell
KR102624381B1 (en) Solar cell
US20120318345A1 (en) Solar cell
KR101983361B1 (en) Bifacial solar cell
KR101925929B1 (en) Solar cell and manufacturing method thereof
KR101975580B1 (en) Solar cell
KR20130037395A (en) Solar cell
KR101186529B1 (en) Solar cell
KR101130193B1 (en) Solar cell
CN107482074B (en) Built-in diode structure of battery piece, manufacturing process of built-in diode structure and solar module
KR101979843B1 (en) Solar cell
KR102183580B1 (en) Solar cell and solar cell module
KR101198870B1 (en) Solar cell and method for manufacturing the same
KR102087813B1 (en) Solar cell with enhanced passivation properties

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant