KR20180076467A - Pixel sensing apparatus and panel driving apparatus - Google Patents

Pixel sensing apparatus and panel driving apparatus Download PDF

Info

Publication number
KR20180076467A
KR20180076467A KR1020160180653A KR20160180653A KR20180076467A KR 20180076467 A KR20180076467 A KR 20180076467A KR 1020160180653 A KR1020160180653 A KR 1020160180653A KR 20160180653 A KR20160180653 A KR 20160180653A KR 20180076467 A KR20180076467 A KR 20180076467A
Authority
KR
South Korea
Prior art keywords
sensing
data
pixel
circuit
signal
Prior art date
Application number
KR1020160180653A
Other languages
Korean (ko)
Inventor
황동현
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020160180653A priority Critical patent/KR20180076467A/en
Publication of KR20180076467A publication Critical patent/KR20180076467A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Abstract

The present invention relates to a technology for compensating for a deviation existing between individual channel circuits in a pixel sensing apparatus. The technology provides a two-point sensing method for compensating for a sensing offset value through a zero sensing mode and compensating for a sensing gain value through a maximum sensing mode. The pixel sensing apparatus comprises a plurality of channel circuits and a data transfer unit.

Description

화소센싱장치 및 패널구동장치{PIXEL SENSING APPARATUS AND PANEL DRIVING APPARATUS}Technical Field [0001] The present invention relates to a pixel sensing device and a panel driving device,

본 발명은 표시장치를 구동하는 기술에 관한 것이다. TECHNICAL FIELD The present invention relates to a technique for driving a display device.

표시장치에는 패널에 배치되는 화소들을 구동하기 위한 소스드라이버가 포함된다.The display device includes a source driver for driving pixels arranged on the panel.

소스드라이버는 영상데이터에 따라 데이터전압을 결정하고, 이러한 데이터전압을 화소들로 공급함으로써 각 화소의 밝기를 제어한다.The source driver determines the data voltage according to the image data, and supplies the data voltages to the pixels to control the brightness of each pixel.

한편, 동일한 데이터전압이 공급되더라도 화소들의 특성에 따라 각 화소의 밝기는 달라질 수 있다. 예를 들어, 화소에는 구동트랜지스터가 포함되는데, 구동트랜지스터의 문턱전압이 달라지면 동일한 데이터전압이 공급되더라도 화소의 밝기가 달라진다. 소스드라이버가 이러한 화소들의 특성변화를 고려하지 않게 되면 화소들이 원하지 않는 밝기로 구동되고, 화질이 저하되는 문제가 발생할 수 있다.On the other hand, even if the same data voltage is supplied, the brightness of each pixel may vary depending on the characteristics of the pixels. For example, a pixel includes a driving transistor. If the threshold voltage of the driving transistor is changed, the brightness of the pixel is different even if the same data voltage is supplied. If the source driver does not consider a change in the characteristics of these pixels, the pixels may be driven with an undesired brightness and the image quality may be degraded.

구체적으로, 화소들은 시간에 따라 혹은 주변 환경에 따라 특성이 변한다. 이때, 소스드라이버가 화소들의 변화된 특성을 고려하지 않고 데이터전압을 공급하게 되면, 화질이 저하되는 문제-예를 들어, 화면얼룩 등의 문제-가 발생한다.Specifically, the characteristics of pixels vary with time or depending on the surrounding environment. At this time, if the source driver supplies the data voltage without considering the changed characteristics of the pixels, there occurs a problem that the image quality is degraded (for example, a problem such as screen unevenness).

이러한 화질 저하의 문제를 개선하기 위해 표시장치는 화소들의 특성을 센싱하는 화소센싱장치를 포함할 수 있다.In order to solve this problem of image degradation, the display device may include a pixel sensing device for sensing the characteristics of the pixels.

화소센싱장치는 각 화소와 연결되는 센싱라인을 통해 각 화소에 대한 아날로그신호를 수신할 수 있다. 그리고, 화소센싱장치는 아날로그신호를 화소센싱데이터로 변환하여 타이밍컨트롤러로 전송하는데, 타이밍컨트롤러는 이러한 화소센싱데이터를 통해 각 화소의 특성을 파악하게 된다. 그리고, 타이밍컨트롤러는 각 화소의 특성을 반영하여 영상데이터를 보상함으로써 화소의 편차에 따른 화질 저하의 문제를 개선시킬 수 있다.The pixel sensing device may receive an analog signal for each pixel through a sensing line connected to each pixel. The pixel sensing device converts an analog signal into pixel sensing data and transmits the pixel sensing data to the timing controller. The timing controller recognizes the characteristics of each pixel through the pixel sensing data. Then, the timing controller compensates the image data by reflecting the characteristics of each pixel, thereby making it possible to improve the image quality degradation due to the pixel deviation.

한편, 화소센싱장치는 패널에 배치되는 많은 화소들-예를 들어, 수 천 개 이상의 많은 화소들-을 짧은 시간 내에 측정하기 위해 다수의 채널회로를 포함할 수 있다. 그런데, 이러한 다수의 채널회로는 제조 과정에 따라, 혹은, 주변 환경에 따라 편차를 가지게 됨으로써 센싱의 정확도를 낮추는 문제를 일으키고 있다.On the other hand, the pixel sensing device may include a plurality of channel circuits for measuring within a short time a number of pixels arranged on the panel, for example, several thousand or more pixels. However, such a large number of channel circuits have a problem of lowering the accuracy of sensing due to variations in the manufacturing process or the surrounding environment.

이러한 배경에서, 본 발명의 목적은, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상하는 기술을 제공하는 것이다.In view of the foregoing, it is an object of the present invention to provide a technique for compensating for a deviation existing between channel circuits of a pixel sensing device.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서, 상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와, 상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와, 상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로; 및 상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 상기 디지털데이터를 전송하는 데이터전송부를 포함하고, 상기 복수의 채널회로에 포함된 상기 테스트소스부는 영점센싱모드(zero-signal sensing mode)에서 상기 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 상기 테스트아날로그신호를 동시에 상기 입력단으로 공급하고, 상기 데이터처리회로는 상기 영점센싱모드에서 수신되는 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하는 화소센싱장치를 제공한다. According to an aspect of the present invention, there is provided an apparatus for sensing characteristics of a plurality of pixels disposed on a display panel, the apparatus comprising: an analog-to-digital converter for pre- An analog-digital-conversion unit for converting an output signal of the analog front end into digital data, and a test source unit for supplying a test analog signal to the analog front end through the input end A plurality of channel circuits; And a data transfer unit for transferring the digital data to a data processing circuit for compensating image data according to characteristics of the pixel, wherein the test source unit included in the plurality of channel circuits is a zero-signal sensing mode ) Simultaneously supplies the test analog signal to the input terminal so that the input of the analog front end becomes a zero level, and the data processing circuit supplies the test analog signal to the input terminal using the digital data received in the zero- The pixel sensing device compensates the sensing offset value of the pixel.

다른 측면에서, 본 발명은, 복수의 화소가 배치되고 상기 화소와 연결되는 복수의 데이터라인 및 복수의 센싱라인이 배치되는 패널을 구동하는 장치에 있어서, 영상데이터를 데이터전압으로 변환하여 상기 데이터라인으로 공급하는 데이터구동회로; 상기 화소의 특성에 대응되는 화소센싱데이터를 이용하여 상기 영상데이터를 보상처리하는 데이터처리회로; 및 복수의 채널회로에 포함된 아날로그전단부를 통해 상기 센싱라인으로부터 전달되는 아날로그신호를 전처리하고, 상기 아날로그전단부의 출력신호를 상기 화소센싱데이터로 변환하여 상기 데이터처리회로로 전송하며, 상기 채널회로 사이의 센싱 게인값 및 센싱 오프셋값의 편차를 제거하기 위해 영점센싱모드(zero-signal sensing mode)에서 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 테스트아날로그신호가 상기 아날로그전단부로 공급되고 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호가 상기 아날로그전단부로 공급되는 화소센싱회로를 포함하는 패널구동장치를 제공한다. According to another aspect of the present invention, there is provided an apparatus for driving a panel in which a plurality of data lines and a plurality of sensing lines are arranged, the plurality of pixels being arranged and connected to the pixels, To a data driving circuit; A data processing circuit for compensating the image data using pixel sensing data corresponding to the characteristics of the pixel; And an analog front end included in the plurality of channel circuits, and converts an output signal of the analog front end into the pixel sensing data and transmits the pixel sensing data to the data processing circuit. A test analog signal is supplied to the analog front end so that the input of the analog front end becomes a zero level in a zero-signal sensing mode in order to eliminate a deviation of a sensing gain value and a sensing offset value of the analog front end And a pixel sensing circuit in which the test analog signal having a preset maximum level in a maximum-signal sensing mode is supplied to the analog front end.

또 다른 측면에서, 본 발명은, 디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서, 상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와, 상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와, 상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로; 상기 디지털데이터를 저장하는 메모리; 상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 편차를 분석하고 분석된 상기 채널회로의 편차에 따라 상기 디지털데이터를 보상하는 편차보상부; 상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 디지털데이터를 전송하는 데이터전송부를 포함하는 화소센싱장치를 제공한다. According to another aspect of the present invention, there is provided an apparatus for sensing characteristics of a plurality of pixels arranged on a display panel, comprising: an analog front-end unit for pre-processing an analog signal transmitted from the pixel to an input terminal; A plurality of channel circuits including an analog-digital-conversion unit for converting an output signal of the analog front end into digital data, and a test source unit for supplying a test analog signal to the analog front end through the input end; A memory for storing the digital data; A deviation compensator which analyzes the deviation of the channel circuit using the digital data stored in the memory and compensates the digital data according to a deviation of the analyzed channel circuit; And a data transfer unit for transferring the digital data compensated by the data processing circuit for compensating the image data according to the characteristics of the pixel.

이상에서 설명한 바와 같이 본 발명에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있게 된다.As described above, according to the present invention, the deviation existing between the channel circuits of the pixel sensing device can be compensated.

도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 3은 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 4는 일 실시예에 따른 편차 보상 과정을 나타내는 도면이다.
도 5는 일 실시예에 따른 테스트소스부의 내부 구성도이다.
도 6은 채널회로의 아날로그전단부에 레벨시프터가 더 포함되는 예시를 나타내는 도면이다.
도 7은 외부테스트소스장치를 이용하여 최대값센싱모드를 진행하는 예시를 나타내는 도면이다.
도 8은 일 실시예에 따른 패널구동방법의 흐름도이다.
도 9는 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
1 is a configuration diagram of a display device according to an embodiment.
FIG. 2 is a view showing a structure of each pixel of FIG. 1 and a signal inputted / outputted to / from a pixel in a data driving circuit and a pixel sensing circuit.
3 is a diagram showing an internal configuration of a pixel sensing circuit and a data processing circuit according to an embodiment.
4 is a view illustrating a deviation compensation process according to an embodiment.
5 is an internal configuration diagram of a test source unit according to an embodiment.
6 is a diagram showing an example in which a level shifter is further included in the analog front end portion of the channel circuit.
7 is a diagram showing an example of proceeding to a maximum value sensing mode using an external test source device.
8 is a flowchart of a panel driving method according to an embodiment.
9 is a diagram showing an internal configuration of a pixel sensing circuit according to another embodiment.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. It should be noted that, in adding reference numerals to the constituent elements of the drawings, the same constituent elements are denoted by the same reference symbols as possible even if they are shown in different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the constituent elements from other constituent elements, and the terms do not limit the nature, order or order of the constituent elements. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected to or connected to the other component, It should be understood that an element may be "connected," "coupled," or "connected."

도 1은 일 실시예에 따른 표시장치의 구성도이다.1 is a configuration diagram of a display device according to an embodiment.

도 1을 참조하면, 표시장치(100)는 패널(110) 및 패널(110)을 구동하는 패널구동장치(120, 130, 140, 150)를 포함할 수 있다.Referring to FIG. 1, a display apparatus 100 may include a panel driving apparatus 120, 130, 140, 150 for driving a panel 110 and a panel 110.

패널(110)에는 복수의 데이터라인(DL), 복수의 게이트라인(GL) 및 복수의 센싱라인(SL)이 배치되고, 복수의 화소(P)가 배치될 수 있다.A plurality of data lines DL, a plurality of gate lines GL and a plurality of sensing lines SL may be disposed in the panel 110 and a plurality of pixels P may be disposed.

패널(110)에 포함되는 적어도 하나의 구성을 구동하는 장치들(120, 130, 140, 150)이 패널구동장치로 호칭될 수 있다. 예를 들어, 데이터구동회로(120), 화소센싱회로(130), 게이트구동회로(140), 데이터처리회로(150) 등이 패널구동장치로 호칭될 수 있다.The devices 120, 130, 140, and 150 that drive at least one configuration included in the panel 110 may be referred to as a panel drive. For example, the data driving circuit 120, the pixel sensing circuit 130, the gate driving circuit 140, the data processing circuit 150, and the like may be referred to as panel driving devices.

전술한 각각의 회로(120, 130, 140, 150)가 패널구동장치로 호칭될 수 있고, 전체 혹은 복수의 회로가 패널구동장치로 호칭될 수도 있다.Each of the circuits 120, 130, 140, and 150 described above may be referred to as a panel drive, and the whole or a plurality of circuits may be referred to as a panel drive.

패널구동장치에서, 게이트구동회로(140)는 턴온전압 혹은 턴오프전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다.In the panel driving apparatus, the gate driving circuit 140 can supply a scan signal of a turn-on voltage or a turn-off voltage to the gate line GL. When a scan signal of a turn-on voltage is supplied to the pixel P, the pixel P is connected to the data line DL, and when a scan signal of a turn- DL) is released.

패널구동장치에서, 데이터구동회로(120)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달되게 된다.In the panel driving apparatus, the data driving circuit 120 supplies the data voltage to the data line DL. The data voltage supplied to the data line DL is transferred to the pixel P connected to the data line DL according to the scan signal.

패널구동장치에서, 화소센싱회로(130)는 각 화소(P)에 형성되는 아날로그신호-예를 들어, 전압, 전류 등-를 수신한다. 화소센싱회로(130)는 스캔신호에 따라 각 화소(P)와 연결될 수도 있고, 별도의 센싱신호에 따라 각 화소(P)와 연결될 수도 있다. 이때, 별도의 센싱신호는 게이트구동회로(140)에 의해 생성될 수 있다.In the panel driving apparatus, the pixel sensing circuit 130 receives an analog signal (e.g., voltage, current, etc.) formed in each pixel P. The pixel sensing circuit 130 may be connected to each pixel P according to a scan signal or may be connected to each pixel P according to a separate sensing signal. At this time, a separate sensing signal may be generated by the gate driving circuit 140.

패널구동장치에서, 데이터처리회로(150)는 게이트구동회로(140) 및 데이터구동회로(120)로 각종 제어신호를 공급할 수 있다. 데이터처리회로(150)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트구동회로(140)로 전송할 수 있다. 그리고, 데이터처리회로(150)는 외부에서 입력되는 영상데이터를 데이터구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환한 영상데이터(RGB)를 데이터구동회로(120)로 출력할 수 있다. 또한, 데이터처리회로(150)는 각 타이밍에 맞게 데이터구동회로(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다.In the panel driving apparatus, the data processing circuit 150 can supply various control signals to the gate driving circuit 140 and the data driving circuit 120. The data processing circuit 150 may generate a gate control signal (GCS) to start the scan in accordance with the timing to be implemented in each frame, and may transmit the gate control signal to the gate driving circuit 140. The data processing circuit 150 can output the video data (RGB) obtained by converting the externally input video data according to the data signal format used by the data driving circuit 120 to the data driving circuit 120. The data processing circuit 150 may transmit a data control signal DCS for controlling the data driving circuit 120 to supply the data voltage to each pixel P in accordance with each timing.

데이터처리회로(150)는 화소(P)의 특성에 따라 영상데이터(RGB)를 보상하여 전송할 수 있다. 이때, 데이터처리회로(150)는 화소센싱회로(130)로부터 화소센싱데이터(S_DATA)를 수신할 수 있다. 화소센싱데이터(S_DATA)에는 화소(P)의 특성에 대한 측정값이 포함될 수 있다.The data processing circuit 150 can compensate and transmit the image data RGB according to the characteristics of the pixel P. [ At this time, the data processing circuit 150 may receive the pixel sensing data S_DATA from the pixel sensing circuit 130. The pixel sensing data S_DATA may include a measurement value for the characteristic of the pixel P. [

한편, 데이터구동회로(120)는 소스드라이버라는 명칭으로 불리울 수 있다. 그리고, 게이트구동회로(140)는 게이트드라이버라는 명칭으로 불리울 수 있다. 그리고, 데이터처리회로(150)는 타이밍컨트롤러라는 명칭으로 불리울 수 있다. 데이터구동회로(120)와 화소센싱회로(130)는 하나의 집적회로(125)에 포함되어 있으면서, 소스드라이버IC(Integrated Circuit)라는 명칭으로 불리울 수 있다. 또한, 데이터구동회로(120), 화소센싱회로(130) 및 데이터처리회로(150)는 하나의 집적회로에 포함되어 있으면서, 통합IC라는 명칭으로 불리울 수 있다. 본 실시예가 이러한 명칭으로 제한되는 것은 아니나, 아래 실시예에 대한 설명에서는 소스드라이버, 게이트드라이버, 타이밍컨트롤러 등에서 일반적으로 알려진 일부 구성들의 설명은 생략한다. 따라서, 실시예에 대한 이해에 있어서는 이러한 일부 구성들이 생략되어 있는 것을 고려하여야 한다.On the other hand, the data driving circuit 120 may be called a source driver. The gate drive circuit 140 may be called a gate driver. The data processing circuit 150 may be called a timing controller. The data driving circuit 120 and the pixel sensing circuit 130 may be included in one integrated circuit 125 and may be referred to as a source driver IC (Integrated Circuit). The data driving circuit 120, the pixel sensing circuit 130, and the data processing circuit 150 are included in one integrated circuit, and may be called integrated ICs. Although the present embodiment is not limited to this name, descriptions of some components generally known in a source driver, a gate driver, a timing controller and the like are omitted in the following description of the embodiments. Therefore, in understanding the embodiment, it should be considered that some of these configurations are omitted.

한편, 패널(110)은 유기발광표시패널일 수 있다. 이때, 패널(110)에 배치되는 화소(P)들은 유기발광다이오드(OLED: Organic Light Emitting Diode) 및 하나 이상의 트랜지스터를 포함할 수 있다. 각 화소(P)에 포함되는 유기발광다이오드(OLED) 및 트랜지스터의 특성은 시간 혹은 주변 환경에 따라 변할 수 있다. 일 실시예에 따른 화소센싱회로(130)는 각 화소(P)에 포함된 이러한 구성요소들의 특성을 센싱하여 데이터처리회로(150)로 전송할 수 있다.Meanwhile, the panel 110 may be an organic light emitting display panel. At this time, the pixels P disposed on the panel 110 may include an organic light emitting diode (OLED) and one or more transistors. The characteristics of the organic light emitting diode (OLED) and the transistor included in each pixel P may vary depending on time or the surrounding environment. The pixel sensing circuit 130 according to an exemplary embodiment may sense characteristics of the components included in each pixel P and transmit the sensed characteristics to the data processing circuit 150.

도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.FIG. 2 is a view showing a structure of each pixel of FIG. 1 and a signal inputted / outputted to / from a pixel in a data driving circuit and a pixel sensing circuit.

도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DRT), 스위칭트랜지스터(SWT), 센싱트랜지스터(SENT) 및 스토리지캐패시터(Cstg) 등을 포함할 수 있다.2, the pixel P may include an organic light emitting diode (OLED), a driving transistor DRT, a switching transistor SWT, a sensing transistor SENT, and a storage capacitor Cstg.

유기발광다이오드(OLED)는 애노드전극, 유기층 및 캐소드전극 등으로 이루어질 수 있다. 구동트랜지스터(DRT)의 제어에 따라 애노드전극은 구동전압(EVDD)과 연결되고 캐소드전극은 기저전압(EVSS)과 연결되면서 발광하게 된다.The organic light emitting diode (OLED) may include an anode electrode, an organic layer, and a cathode electrode. Under the control of the driving transistor DRT, the anode electrode is connected to the driving voltage EVDD and the cathode electrode is connected to the ground voltage EVSS.

구동트랜지스터(DRT)는 유기발광다이오드(OLED)로 공급되는 구동전류를 제어함으로써 유기발광다이오드(OLED)의 밝기를 제어할 수 있다.The driving transistor DRT can control the brightness of the organic light emitting diode OLED by controlling the driving current supplied to the organic light emitting diode OLED.

구동트랜지스터(DRT)의 제1노드(N1)는 유기발광다이오드(OLED)의 애노드전극과 전기적으로 연결될 수 있으며, 소스 노드 혹은 드레인 노드일 수 있다. 구동트랜지스터(DRT)의 제2노드(N2)는 스위칭트랜지스터(SWT)의 소스 노드 혹은 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동트랜지스터(DRT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 혹은 소스 노드일 수 있다.The first node N1 of the driving transistor DRT may be electrically connected to the anode electrode of the organic light emitting diode OLED and may be a source node or a drain node. The second node N2 of the driving transistor DRT may be electrically connected to the source node or the drain node of the switching transistor SWT and may be a gate node. The third node N3 of the driving transistor DRT may be electrically connected to the driving voltage line DVL for supplying the driving voltage EVDD and may be a drain node or a source node.

스위칭트랜지스터(SWT)는 데이터라인(DL)과 구동트랜지스터(DRT)의 제2노드(N2) 사이에 전기적으로 연결되고, 게이트 라인(GL1 및 GL2)을 통해 스캔신호를 공급받아 턴온될 수 있다.The switching transistor SWT is electrically connected between the data line DL and the second node N2 of the driving transistor DRT and can be turned on by receiving a scan signal through the gate lines GL1 and GL2.

이러한 스위칭트랜지스터(SWT)가 턴온되면 데이터라인(DL)을 통해 데이터구동회로(120)로부터 공급된 데이터전압(Vdata)이 구동트랜지스터(DRT)의 제2노드(N2)로 전달되게 된다.When the switching transistor SWT is turned on, the data voltage Vdata supplied from the data driving circuit 120 through the data line DL is transferred to the second node N2 of the driving transistor DRT.

스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결될 수 있다.The storage capacitor Cstg may be electrically connected between the first node N1 and the second node N2 of the driving transistor DRT.

스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 존재하는 기생캐패시터일 수도 있고, 구동트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터일 수 있다.The storage capacitor Cstg may be a parasitic capacitor existing between the first node N1 and the second node N2 of the driving transistor DRT and may be an external capacitor deliberately designed outside the driving transistor DRT .

센싱트랜지스터(SENT)는 구동트랜지스터(DRT)의 제1노드(N1)와 센싱라인(SL)을 연결시키고, 센싱라인(SL)은 제1노드(N1)로 기준전압(Vref)을 전달하고 제1노드(N1)에 형성되는 아날로그신호-예를 들어, 전압 혹은 전류-를 화소센싱회로(130)로 전달할 수 있다.The sensing transistor SENT connects the first node N1 of the driving transistor DRT and the sensing line SL and the sensing line SL transmits the reference voltage Vref to the first node N1, For example, a voltage or a current, to the pixel sensing circuit 130, which is formed at the node N1.

그리고, 화소센싱회로(130)는 센싱라인(SL)을 통해 전달되는 아날로그신호(Vsense 혹은 Isense)를 이용하여 화소(P)의 특성을 측정하게 된다.The pixel sensing circuit 130 measures the characteristics of the pixel P using an analog signal Vsense or Isense transmitted through the sensing line SL.

제1노드(N1)의 전압을 측정하면, 구동트랜지스터(DRT)의 문턱전압, 이동도(mobility), 전류특성 등을 파악할 수 있다. 또한, 제1노드(N1)의 전압을 측정하면, 유기발광다이오드(OLED)의 기생정전용량, 전류특성 등의 유기발광다이오드(OLED)의 열화정도를 파악할 수 있다.When the voltage of the first node N1 is measured, the threshold voltage, mobility, current characteristics, and the like of the driving transistor DRT can be grasped. Further, by measuring the voltage of the first node N1, the degree of deterioration of the organic light emitting diode OLED such as parasitic capacitance and current characteristics of the organic light emitting diode OLED can be grasped.

화소센싱회로(130)는 제1노드(N1)의 전압을 측정하고 측정값을 데이터처리회로(도 1의 150 참조)로 전송할 수 있다. 그리고, 데이터처리회로(도 1의 150 참조)는 이러한 제1노드(N1)의 전압을 분석하여 각 화소(P)의 특성을 파악할 수 있다.The pixel sensing circuit 130 may measure the voltage of the first node N1 and transmit the measured value to the data processing circuit 150 (see FIG. 1). Then, the data processing circuit (see 150 in FIG. 1) can analyze the voltage of the first node N1 to grasp the characteristics of each pixel P.

도 3은 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.3 is a diagram showing an internal configuration of a pixel sensing circuit and a data processing circuit according to an embodiment.

도 3을 참조하면, 패널(110)에는 복수의 화소(P)가 배치될 수 있다. 그리고, 화소센싱회로(130)는 복수의 화소(P)를 센싱하는 복수의 채널회로(310) 및 데이터전송부(320) 등을 포함할 수 있다. 그리고, 데이터처리회로(150)는 데이터수신부(330), 센싱데이터보상부(340), 영상데이터처리부(350) 등을 포함할 수 있다.Referring to FIG. 3, a plurality of pixels P may be disposed on the panel 110. The pixel sensing circuit 130 may include a plurality of channel circuits 310 for sensing a plurality of pixels P, a data transfer unit 320, and the like. The data processing circuit 150 may include a data receiving unit 330, a sensing data compensating unit 340, an image data processing unit 350, and the like.

각각의 채널회로(310)는 아날로그전단(AFE: Analog-Front-End)부(312), 아날로그디지털변환(ADC: Analog-Digital-Convert)부(314), 테스트소스부(316) 등을 포함할 수 있다.Each channel circuit 310 includes an analog front-end (AFE) unit 312, an analog-digital-conversion (ADC) unit 314, a test source unit 316, can do.

아날로그전단부(312)는 화소(P)로부터 입력단(T)으로 전달되는 아날로그신호를 전처리할 수 있다.The analog front end 312 may pre-process an analog signal transmitted from the pixel P to the input T.

아날로그전단부(312)는 적분기(313)를 포함할 수 있다. 그리고, 적분기(313)는 증폭기(Ap), 증폭기(Ap)의 일 입력단자-예를 들어, 마이너스 입력단자-와 출력단자 사이에 연결되는 캐패시터(Ci) 및 캐패시터(Ci)와 병렬로 연결되는 리셋스위치(Sr) 등을 포함할 수 있다.The analog front end 312 may include an integrator 313. The integrator 313 is connected in parallel with a capacitor Ci and a capacitor Ci connected between one input terminal of the amplifier Ap and the other input terminal of the amplifier Ap, A reset switch Sr and the like.

아날로그신호가 전압신호인 경우, 적분기(313)의 리셋스위치(Sr)가 턴온된 상태로 유지되면서, 아날로그신호가 그대로 아날로그디지털변환부(314)로 전달될 수 있다.When the analog signal is a voltage signal, the analog signal can be directly transmitted to the analog-to-digital converter 314 while the reset switch Sr of the integrator 313 is kept turned on.

혹은 리셋스위치(Sr)가 턴오프된 상태로 유지되고, 증폭기(Ap)의 일 입력단자로 입력되는 아날로그신호와 다른 일 입력단자로 입력되는 참조전압(Vr)의 차이가 증폭기(Ap)에 의해 증폭되어 아날로그디지털변환부(314)로 전달될 수 있다.Or the reset switch Sr is kept turned off and the difference between the analog signal input to one input terminal of the amplifier Ap and the reference voltage Vr input to the other input terminal is amplified by the amplifier Ap Amplified and transmitted to the analog-to-digital converter 314.

아날로그신호가 전류신호인 경우, 전류신호는 캐패시터(Ci)를 통해 적분되면서 아날로그디지털변환부(314)로는 전류신호의 적분값이 전달될 수 있다. 캐패시터(Ci)에 적분된 값은 다음 번 측정에서 리셋스위치(Sr)에 의해 리셋될 수 있다.When the analog signal is a current signal, the current signal is integrated through the capacitor Ci, and the integrated value of the current signal can be transmitted to the analog-to-digital converter 314. The value integrated in the capacitor Ci can be reset by the reset switch Sr in the next measurement.

아날로그디지털변환부(314)는 아날로그전단부(312)의 출력신호를 디지털데이터로 변환할 수 있다.The analog-to-digital converter 314 can convert the output signal of the analog front end 312 into digital data.

그리고, 데이터전송부(320)는 아날로그디지털변환부(314)로부터 전달되는 디지털데이터를 외부-예를 들어, 데이터처리회로(150)-로 전송할 수 있다.The data transmission unit 320 may transmit the digital data transmitted from the analog-to-digital conversion unit 314 to the outside, for example, the data processing circuit 150 -.

한편, 패널(110)에는 많은 화소(P)가 배치되기 때문에 이러한 많은 화소(P)를 짧은 시간 내에 센싱하기 위해 화소센싱회로(130)에는 다수의 채널회로(310)가 포함될 수 있다. 각각의 채널회로(310)는 패널(110)에 배치되는 적어도 하나의 화소(P)를 병렬적으로 동시에 센싱함으로써 전체 화소(P)에 대한 센싱 시간을 단축하게 된다.Since many pixels P are arranged on the panel 110, a plurality of channel circuits 310 may be included in the pixel sensing circuit 130 to sense the many pixels P in a short time. Each channel circuit 310 shortens the sensing time for all the pixels P by simultaneously sensing at least one pixel P arranged in the panel 110 in parallel.

그런데, 화소센싱장치(130)에 복수의 채널회로(310)가 포함됨으로써 채널회로(310) 사이에 편차가 생기는 문제가 발생할 수 있다.Incidentally, since a plurality of channel circuits 310 are included in the pixel sensing device 130, there may arise a problem that a deviation occurs between the channel circuits 310.

예를 들어, 아날로그전단부(312)에 포함된 적분기(313)에서 증폭기(Ap)는 채널회로(310) 사이에 게인값 및 오프셋값의 편차를 발생시킬 수 있다. 또한, 적분기(313)에서 캐패시터(Ci)는 채널회로(310) 사이에 정전용량 편차를 발생시킬 수 있다 정전용량의 편차는 전류신호의 적분값에 대한 분모값의 편차를 만들어서 결과적으로는 채널회로(310) 사이의 게인값 편차를 발생시키게 된다. 이외에도, 상세한 구성이 예시되지는 않았으나 아날로그디지털변환부(314)에 포함된 구성들도 채널회로(310) 사이에 게인값 및 오프셋값의 편차를 발생시킬 수 있다.For example, in the integrator 313 included in the analog front end 312, the amplifier Ap may cause a deviation of the gain value and the offset value between the channel circuits 310. Also, in the integrator 313, the capacitor Ci can cause a capacitance deviation between the channel circuits 310. The deviation of the capacitance results in a deviation of the denominator value from the integral value of the current signal, And a gain value deviation between the first and second output terminals 310 and 310 is generated. In addition, although the detailed configuration is not illustrated, the configurations included in the analog-to-digital converter 314 may also cause a deviation of the gain value and the offset value between the channel circuits 310. [

이러한 채널회로(310)의 편차를 보상하기 위해 각 채널회로(310)는 테스트소스부(316)를 포함할 수 있다. 테스트소스부(316)는 입력단(T)을 통해 아날로그전단부(312)로 테스트아날로그신호를 공급할 수 있다.Each channel circuit 310 may include a test source portion 316 to compensate for such channel circuit 310 deviations. The test source unit 316 may supply the test analog signal to the analog front end 312 via the input T. [

그리고, 데이터처리회로(150)는 테스트아날로그신호에 의해 생성된 디지털데이터를 이용하여 채널회로(310)의 편차-예를 들어, 센싱 오프셋값 편차 혹은 센싱 게인값 편차-를 보상할 수 있다.Then, the data processing circuit 150 can compensate for the deviation of the channel circuit 310 (for example, the deviation of the sensing offset value or the deviation of the sensing gain value) by using the digital data generated by the test analog signal.

데이터처리회로(150)의 데이터수신부(330)는 데이터전송부(320)에서 전송되는 디지털데이터-화소센싱데이터(S_DATA)-를 수신하고, 센싱데이터보상부(340)는 수신된 화소센싱데이터(S_DATA)를 이용하여 각 채널회로(310)의 편차를 보상할 수 있다.The data receiving unit 330 of the data processing circuit 150 receives the digital data-pixel sensing data S_DATA- transmitted from the data transmitting unit 320 and the sensing data compensating unit 340 receives the received pixel sensing data S_DATA) can be used to compensate for the deviation of each channel circuit 310.

센싱데이터보상부(340)는 각 채널회로(310)에 대한 편차 보상이 완료되면, 그 후에 전달되는 화소센싱데이터(S_DATA)에 대해 보상값-예를 들어, 센싱 오프셋 보상값 혹은 센싱 게인 보상값-을 적용하여 영상데이터처리부(350)로 전달할 수 있다.The sensing data compensating unit 340 compensates the pixel sensing data S_DATA transmitted after the deviation compensation for each channel circuit 310 is completed, for example, a sensing offset compensation value or a sensing gain compensation value - to the image data processing unit 350. [0050]

그리고, 영상데이터처리부(350)는 보상된 화소센싱데이터를 이용하여 각 화소(P)의 특성을 파악하고, 각 화소(P)의 특성에 맞게 영상데이터를 보상처리할 수 있다.The image data processing unit 350 can recognize the characteristics of each pixel P by using the compensated pixel sensing data and compensate the image data according to the characteristics of each pixel P. [

도 4는 일 실시예에 따른 편차 보상 과정을 나타내는 도면이다.4 is a view illustrating a deviation compensation process according to an embodiment.

화소센싱회로 및 데이터처리회로는 2 포인트 센싱을 통해 채널회로의 편차를 보상할 수 있다. 여기서, 2 포인트는 영점과 최대점일 수 있다. 화소센싱회로 및 데이터처리회로는 영점과 최대점에 대한 센싱을 통해 센싱 오프셋값과 센싱 게인값을 보상할 수 있다. 구체적인 예로서, 화소센싱회로 및 데이터처리회로는 영점에서의 센싱을 통해 센싱 오프셋값을 보상하고, 최대점에서의 센싱을 통해 센싱 게인값을 보상할 수 있다.The pixel sensing circuit and the data processing circuit can compensate for the deviation of the channel circuit through two-point sensing. Here, 2 points may be a zero point and a maximum point. The pixel sensing circuit and the data processing circuit can compensate the sensing offset value and the sensing gain value by sensing the zero point and the maximum point. As a specific example, the pixel sensing circuit and the data processing circuit can compensate the sensing offset value through sensing at the zero point and compensate the sensing gain value through sensing at the maximum point.

도 3 및 도 4를 함께 참조하면, 각각의 채널회로(310)에 포함된 테스트소스부(316)는 영점센싱모드(zero-signal sensing mode)에서 아날로그전단부(312)의 입력이 제로레벨(zero level)이 되도록 하는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다.3 and 4, the test source portion 316 included in each channel circuit 310 may be configured such that the input of the analog front end 312 in the zero-signal sensing mode is at a zero level zero level) to the input terminal T at the same time.

채널회로(310)에 센싱 오프셋이 없는 경우, 아날로그전단부(312)에 대한 제로레벨의 입력에 따라 생성되는 디지털데이터-화소센싱데이터(S_DATA)-는 0(zero) 값을 가질 수 있다. 하지만, 채널회로(310)에 센싱 오프셋이 있는 경우, 아날로그전단부(312)에 대한 제로레벨의 입력에 따라 생성되는 디지털데이터-화소센싱데이터(S_DATA)-는 A 포인트와 같이 센싱 오프셋값을 가질 수 있다.If there is no sensing offset in the channel circuit 310, the digital data-pixel sensing data S_DATA - generated according to the zero level input to the analog front end 312 may have a zero value. However, when there is a sensing offset in the channel circuit 310, the digital data-pixel sensing data S_DATA - generated according to the zero level input to the analog front end 312 has a sensing offset value like the A point .

데이터처리회로(150)-예를 들어, 센싱데이터보상부(340)-는 영점센싱모드에서 수신되는 화소센싱데이터(S_DATA)를 이용하여 채널회로(310)의 센싱 오프셋값을 보상할 수 있다. 예를 들어, 센싱데이터보상부(340)는 영점센싱모드에서 수신되는 화소센싱데이터(S_DATA)에 포함된 측정값을 저장하고 있다가 이후에 수신되는 화소센싱데이터(S_DATA)에서 저장된 측정값을 빼는 방식으로 각 채널회로(310)의 센싱 오프셋값을 보상할 수 있다.The data processing circuit 150, for example, the sensing data compensator 340, may compensate the sensing offset value of the channel circuit 310 using the pixel sensing data S_DATA received in the zero sensing mode. For example, the sensing data compensator 340 stores a measurement value included in the pixel sensing data S_DATA received in the zero-point sensing mode, and subtracts the measured value from the received pixel sensing data S_DATA The sensing offset value of each channel circuit 310 can be compensated.

개념적으로 볼 때, 도 4에서, 센싱 오프셋값이 보상되기 전의 화소센싱데이터는 제1곡선(LN1)과 같이 도시될 수 있는데, 영점센싱모드를 통해 센싱 오프셋값이 보상되면 화소센싱데이터는 제2곡선(LN2)과 같이 시작점이 영점(B)이 되는 곡선으로 도시될 수 있다.Conceptually, in FIG. 4, the pixel sensing data before the sensing offset value is compensated can be shown as a first curve LN1. When the sensing offset value is compensated through the zero sensing mode, Can be shown as a curve such that the starting point becomes a zero point B like the curve LN2.

한편, 도 3 및 도 4를 함께 참조하면, 각각의 채널회로(310)에 포함된 테스트소스부(316)는 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다.3 and 4, the test source unit 316 included in each of the channel circuits 310 may be a test analog unit having a predetermined maximum level in a maximum-signal sensing mode, Signals can be supplied to the input terminal T at the same time.

그리고, 데이터처리회로(150)-예를 들어, 센싱데이터보상부(340)-는 최대값센싱모드에서 수신되는 디지털데이터-화소센싱데이터(S_DATA)-를 이용하여 채널회로(310)의 센싱 게인값을 보상할 수 있다.Then, the data processing circuit 150 (for example, the sensing data compensating unit 340) calculates the sensing gain of the channel circuit 310 using the digital data-pixel sensing data S_DATA - received in the maximum value sensing mode The value can be compensated.

최대값센싱모드에서, 센싱 게인값이 보상되기 전의 화소센싱데이터(S_DATA)는 C 점을 나타내게 되는데, 센싱데이터보상부(340)는 최대값센싱모드에서 미리 저장된 설정에 따라 화소센싱데이터(S_DATA)가 D 점을 나타내야한다는 것을 알고 있기 때문에, C 점과 D 점의 관계에 따라 센싱 게인에 대한 보상값을 계산할 수 있게 된다.In the maximum value sensing mode, the pixel sensing data S_DATA before the sensing gain value is compensated represents the point C. The sensing data compensating unit 340 compensates the pixel sensing data S_DATA according to the preset setting in the maximum value sensing mode, It is possible to calculate the compensation value for the sensing gain according to the relationship between the point C and the point D.

[수학식 1][Equation 1]

Y' = (Y - Ya) × Yd / Yc Y '= (Y - Ya) x Yd / Yc

Y는 보상 전 화소센싱데이터이고, Y'는 보상 후 화소센싱데이터이며, Ya는 영점센싱모드에서 보상 전 화소센싱데이터로서 센싱 오프셋 보상값이고, Yc는 최대값센싱모드에서 센싱 오프셋 보상값이 적용된 화소센싱데이터이고, Yd는 최대값센싱모드에서 최대값 레벨의 테스트아날로그신호에 대응하여 미리 저장된 화소센싱데이터로서 Yd/Yc는 센싱 게인 보상값이다.Y is the pre-compensation pixel sensing data, Y 'is the compensated pixel sensing data, Ya is the sensing offset compensation value as the pre-compensation pixel sensing data in the zero-point sensing mode, Yc is the sensing offset compensation value, Yd is pixel sensing data previously stored corresponding to the test analog signal at the maximum level in the maximum value sensing mode, and Yd / Yc is a sensing gain compensation value.

데이터처리회로(150)-예를 들어, 센싱데이터보상부(340)-는 영점센싱모드와 최대값센싱모드에서 획득한 화소센싱데이터를 이용하여 수학식 1과 같은 보상식을 생성할 수 있다. The data processing circuit 150 (for example, the sensing data compensator 340) may generate the complementary expression (1) using the pixel sensing data obtained in the zero sensing mode and the maximum sensing mode.

한편, 도 3에 도시된 실시예와 같이 각 채널회로(310)에 테스트소스부(316)가 각각 포함되는 경우, 테스트소스부(316)의 편차에 의해 각 채널회로(310)의 편차가 정확하게 보상되지 못하는 문제가 발생할 수 있다. 예를 들어, 테스트소스부(316)에서 출력하는 테스트아날로그신호 자체가 채널회로(310) 사이에서 편차를 가질 수 있다.3, when the test source part 316 is included in each of the channel circuits 310, the deviation of each channel circuit 310 can be corrected accurately by the deviation of the test source part 316 A problem that can not be compensated can occur. For example, the test analog signal itself output from the test source unit 316 may have a deviation between the channel circuits 310. [

그런데, 전술한 실시예와 같이 화소센싱회로(130) 및 데이터처리회로(150)가 영점센싱모드에서 센싱 오프셋값을 보상하게 되면 테스트소스부(316)에서의 편차가 반영되지 않기 때문에 보다 정확하게 채널회로(310)의 편차를 보상할 수 있게 된다. 도 5를 참조하여, 영점센싱모드에서 테스트소스부(316)의 편차가 반영되지 않는 실시예를 설명한다.However, if the pixel sensing circuit 130 and the data processing circuit 150 compensate the sensing offset value in the zero-point sensing mode as in the above-described embodiment, the deviation in the test source unit 316 is not reflected, So that the deviation of the circuit 310 can be compensated. Referring to FIG. 5, an embodiment in which the deviation of the test source unit 316 is not reflected in the zero-point sensing mode will be described.

도 5는 일 실시예에 따른 테스트소스부의 내부 구성도이다.5 is an internal configuration diagram of a test source unit according to an embodiment.

도 3, 도 4 및 도 5를 함께 참조하면, 테스트소스부(316)는 가변전류소스(510), 가변전압소스(520) 및 3개의 스위치들(S1, S2, S3) 등을 포함할 수 있다.3, 4, and 5, the test source portion 316 may include a variable current source 510, a variable voltage source 520, and three switches S1, S2, S3, have.

테스트아날로그신호가 전류신호인 경우, 테스트소스부(316)는 가변전류소스(510)와 입력단(T)을 연결시키는 제1스위치(S1)를 턴오프시켜 테스트소스부(316)에서 아날로그전단부(312)로 전류가 흐르지 않게 할 수 있다. 이러한 스위치 차단방식으로 제로레벨의 테스트아날로그신호를 생성하게 되면 각 채널회로(310)의 테스트아날로그신호 사이에 편차가 발생하지 않게 된다.When the test analog signal is a current signal, the test source unit 316 turns off the first switch S1 connecting the variable current source 510 and the input terminal T, It is possible to prevent the current from flowing to the first electrode 312. When the zero-level test analog signal is generated by the switch-off method, no deviation occurs between the test analog signals of the respective channel circuits 310.

테스트아날로그신호가 전압신호인 경우, 테스트소스부(316)는 가변전압소스(520)와 입력단(T)을 연결시키는 제2스위치(S2)를 턴오프시키고 참조전압(Vr)과 입력단(T)을 연결시키는 제3스위치(S3)를 턴온시킬 수 있다. 이렇게 하면, 증폭기(Ap)의 일 입력단자와 다른 일 입력단자로 동일한 참조전압(Vr)이 공급되게 되고, 아날로그전단부(312)의 입력이 제로레벨이 될 수 있다.When the test analog signal is a voltage signal, the test source unit 316 turns off the second switch S2 connecting the variable voltage source 520 and the input terminal T and outputs the reference voltage Vr and the input terminal T, The third switch S3 may be turned on. In this way, the same reference voltage Vr is supplied to one input terminal of the amplifier Ap and the other input terminal, and the input of the analog front end 312 can be a zero level.

한편, 테스트아날로그신호가 전류신호인 경우, 최대값센싱모드에서, 제1스위치(S1)가 턴온되고 미리 설정된 값에 따라 가변전류소스(510)에서 최대값레벨을 가지는 테스트아날로그신호가 입력단(T)으로 출력될 수 있다.On the other hand, when the test analog signal is the current signal, in the maximum value sensing mode, the first switch S1 is turned on and the test analog signal having the maximum value level in the variable current source 510 according to the preset value is input to the input terminal T ). ≪ / RTI >

그리고, 테스트아날로그신호가 전압신호인 경우, 최대값센싱모드에서, 제2스위치(S2)가 턴온되고 미리 설정된 값에 따라 가변전압소스(520)에서 최대값레벨을 가지는 테스트아날로그신호가 입력단(T)으로 출력될 수 있다.When the test analog signal is a voltage signal, in the maximum value sensing mode, the second switch S2 is turned on and the test analog signal having the maximum value level in the variable voltage source 520 according to the preset value is input to the input terminal T ). ≪ / RTI >

한편, 영점센싱모드에서는 각 채널회로(310)에서의 테스트소스부(316)의 편차가 반영되지 않으나 최대값센싱모드에서는 각 채널회로(310)에서의 테스트소스부(316)의 편차가 반영될 수 있다. 이때, 최대값센싱모드에서의 테스트아날로그신호의 신호레벨 크기를 크게 하면 각 채널회로(310)에서의 테스트소스부(316)의 편차 영향이 작아질 수 있다. 하지만, 테스트아날로그신호의 신호레벨 크기가 커지면 아날로그전단부(312)의 출력단자에 형성되는 신호-아날로그전단부(312)의 출력신호-가 아날로그디지털변환부(314)의 입력범위를 벗어날 수 있다.In the zero sensing mode, the deviation of the test source part 316 in each channel circuit 310 is not reflected, but in the maximum value sensing mode, the deviation of the test source part 316 in each channel circuit 310 is reflected . At this time, if the signal level magnitude of the test analog signal in the maximum value sensing mode is increased, the influence of the deviation of the test source portion 316 in each channel circuit 310 can be reduced. However, if the magnitude of the signal level of the test analog signal becomes large, the signal - the output signal of the analog front end 312 formed at the output terminal of the analog front end 312 may deviate from the input range of the analog digital converter 314 .

이러한 문제를 해결하기 위해 아날로그전단부는 적분기(313)와 아날로그디지털변환부(314) 사이에 연결되는 레벨시프터를 더 포함할 수 있다.To solve this problem, the analog front end may further include a level shifter connected between the integrator 313 and the analog-to-digital converter 314.

도 6은 채널회로의 아날로그전단부에 레벨시프터가 더 포함되는 예시를 나타내는 도면이다.6 is a diagram showing an example in which a level shifter is further included in the analog front end portion of the channel circuit.

도 6을 참조하면, 채널회로(610)는 아날로그전단부(612)에서 적분기(313)와 아날로그디지털변환부(314) 사이에 연결되는 레벨시프터(618)를 더 포함할 수 있다.6, the channel circuit 610 may further include a level shifter 618 connected between the integrator 313 and the analog-to-digital converter 314 at the analog front end 612.

최대값센싱모드에서 테스트소스부(316)는 최대값레벨을 가지는 테스트아날로그신호를 출력할 수 있다. 그리고, 이러한 최대값레벨을 가지는 테스트아날로그신호에 의해 적분기(313)의 출력단자에 형성되는 신호가 아날로그디지털변환부(314)의 입력범위를 벗어날 수 있다.In the maximum value sensing mode, the test source unit 316 may output a test analog signal having a maximum level. A signal formed at the output terminal of the integrator 313 may deviate from the input range of the analog-to-digital converter 314 by the test analog signal having the maximum level.

레벨시프터(618)는 적분기(313)의 출력단자에 형성되는 신호를 아날로그디지털변환부(314)의 입력범위로 축소시킬 수 있다.The level shifter 618 can reduce the signal formed at the output terminal of the integrator 313 to the input range of the analog-to-digital converter 314.

한편, 최대값센싱모드에서, 각 채널회로의 테스트소스부(316)에서 발생하는 편차의 영향을 제거하기 위해 외부테스트소스장치를 이용하여 모든 채널회로에 동일한 외부테스트아날로그신호를 공급할 수 있다.On the other hand, in the maximum value sensing mode, an external test source device can be used to supply the same external test analog signal to all the channel circuits in order to eliminate the influence of the deviation occurring in the test source section 316 of each channel circuit.

도 7은 외부테스트소스장치를 이용하여 최대값센싱모드를 진행하는 예시를 나타내는 도면이다.7 is a diagram showing an example of proceeding to a maximum value sensing mode using an external test source device.

도 7을 참조하면, 최대값센싱모드에서 복수의 채널회로(710)의 아날로그전단부(312) 입력단(T)으로 하나의 외부테스트소스장치(740)이 연결될 수 있다.Referring to FIG. 7, one external test source device 740 may be connected to the analog front end 312 of the plurality of channel circuits 710 at the input T of the maximum value sensing mode.

그리고, 외부테스트소스장치(740)는 최대값센싱모드에서 미리 설정된 최대값레벨을 가지는 외부테스트아날로그신호를 각 채널회로(710)의 입력단(T)으로 순차적으로 공급할 수 있다.The external test source device 740 can sequentially supply an external test analog signal having a preset maximum level in the maximum value sensing mode to the input terminal T of each channel circuit 710.

하나의 외부테스트소스장치(740)를 통해 동일한 외부테스트아날로그신호를 복수의 채널회로(710)로 공급하기 때문에 테스트아날로그신호의 편차에 따라 센싱 오차는 발생하지 않는다. 영점센싱모드도 외부테스트소스장치(740)를 통해 진행할 수도 있으나 외부테스트소스장치(740)를 통한 센싱은 복수의 채널회로를 동시에 진행할 수 없기 때문에 센싱 속도가 느려지는 문제가 있다. 이에 따라, 절충적으로 영점센싱모드는 테스트소스부(716)를 통해 진행하고 최대값센싱모드는 외부테스트소스장치(740)를 통해 진행하는 방법이 적용될 수도 있다.Since the same external test analog signal is supplied to the plurality of channel circuits 710 through one external test source device 740, a sensing error does not occur according to the deviation of the test analog signal. The zero point sensing mode may be performed through the external test source device 740. However, since the sensing through the external test source device 740 can not simultaneously execute a plurality of channel circuits, there is a problem that the sensing speed is slowed down. Accordingly, a method may be applied in which the zero sensing mode is run through the test source unit 716 and the maximum value sensing mode is run through the external test source device 740 in an eclectic manner.

도 8은 일 실시예에 따른 패널구동방법의 흐름도이다.8 is a flowchart of a panel driving method according to an embodiment.

패널구동방법이 적용되는 표시장치에는 패널, 데이터구동회로, 데이터처리회로, 화소센싱회로 등이 포함될 수 있다.A display device to which the panel driving method is applied may include a panel, a data driving circuit, a data processing circuit, a pixel sensing circuit, and the like.

그리고, 패널에는 복수의 화소가 배치되고 화소와 연결되는 복수의 데이터라인 및 복수의 센싱라인이 배치될 수 있다.A plurality of data lines and a plurality of sensing lines may be arranged in the panel, in which a plurality of pixels are arranged and connected to the pixels.

그리고, 데이터구동회로는 영상데이터를 데이터전압으로 변환하여 데이터라인으로 공급하고, 데이터처리회로는 화소의 특성에 대응되는 화소센싱데이터를 이용하여 영상데이터를 보상처리할 수 있다.The data driving circuit converts the image data into a data voltage and supplies the data voltage to the data line, and the data processing circuit can compensate the image data using the pixel sensing data corresponding to the characteristics of the pixel.

그리고, 화소센싱회로는 복수의 채널회로에 포함된 아날로그전단부를 통해 센싱라인으로부터 전달되는 아날로그신호를 전처리하고, 아날로그전단부의 출력신호를 화소센싱데이터로 변환하여 데이터처리회로로 전송할 수 있다. 이때, 각 채널회로 사이에 편차가 발생할 수 있는데, 일 실시예에 따른 패널구동방법은 2 포인트 센싱을 통해 각 채널회로 사이에 발생하는 편차를 보상할 수 있다.The pixel sensing circuit may pre-process an analog signal transmitted from the sensing line through the analog front end included in the plurality of channel circuits, convert the output signal of the analog front end into pixel sensing data, and transmit the pixel sensing data to the data processing circuit. At this time, a deviation may occur between the respective channel circuits. The panel driving method according to an embodiment can compensate a deviation occurring between each channel circuit through 2-point sensing.

먼저, 화소센싱회로는 영점센싱모드에서 아날로그전단부의 입력이 제로레벨이 되도록 하는 테스트아날로그신호를 아날로그전단부로 공급할 수 있다(S800). 그리고, 데이터처리회로는 영점센싱모드에서 수신되는 제1화소센싱데이터를 이용하여 채널회로의 센싱 오프셋값을 보상할 수 있다.First, the pixel sensing circuit can supply a test analog signal to the analog front end so that the input of the analog front end becomes zero level in the zero sensing mode (S800). The data processing circuit can compensate the sensing offset value of the channel circuit using the first pixel sensing data received in the zero sensing mode.

그리고, 화소센싱회로는 최대값센싱모드에서 미리 설정된 최대값레벨을 가지는 테스트아날로그신호를 아날로그전단부로 공급할 수 있다(S802). 그리고, 데이터처리회로는 최대값센싱모드에서 수신되는 제2화소센싱데이터를 이용하여 채널회로의 센싱 게인값을 보상할 수 있다.Then, the pixel sensing circuit can supply a test analog signal having a preset maximum level in the maximum value sensing mode to the analog front end (S802). And, the data processing circuit can compensate the sensing gain value of the channel circuit by using the second pixel sensing data received in the maximum value sensing mode.

센싱 오프셋값과 센싱 게인값에 대한 보상이 이루어지면, 데이터처리회로는 이러한 센싱 오프셋값과 센싱 게인값을 이용하여 수신되는 화소센싱데이터를 보상처리할 수 있다(S804).When compensation is made for the sensing offset value and the sensing gain value, the data processing circuit can compensate the received pixel sensing data using the sensing offset value and the sensing gain value (S804).

그리고, 데이터처리회로는 보상된 화소센싱데이터를 이용하여 각 화소의 특성을 파악할 수 있다. 이러한 각 화소의 특성데이터는 룩업테이블 형태로 저장될 수 있다.Then, the data processing circuit can grasp the characteristics of each pixel by using the compensated pixel sensing data. The characteristic data of each pixel can be stored in the form of a look-up table.

그리고, 데이터처리회로는 각 화소의 특성에 대응되는 룩업테이블을 이용하여 영상데이터를 보상처리할 수 있다(S806). 그리고, 보상처리된 영상데이터를 데이터구동회로로 전송할 수 있다.Then, the data processing circuit can compensate the image data using a lookup table corresponding to the characteristic of each pixel (S806). Then, the compensated image data can be transmitted to the data driving circuit.

그리고, 데이터구동회로는 보상처리된 영상데이터에 따라 데이터전압을 생성하고 각 화소와 연결되는 데이터라인을 구동할 수 있다(S808).Then, the data driving circuit generates a data voltage according to the compensated image data, and drives the data line connected to each pixel (S808).

한편, 데이터처리회로는 화소센싱회로로 영점센싱모드 혹은 최대값센싱모드를 지시하는 모드신호를 전송할 수 있다. 이러한 모드신호에 따라 화소센싱회로는 영점센싱모드로 작동되거나 최대값센싱모드로 작동될 수 있다.Meanwhile, the data processing circuit can transmit a mode signal indicating a zero sensing mode or a maximum value sensing mode to the pixel sensing circuit. Depending on the mode signal, the pixel sensing circuit may operate in a zero sensing mode or in a maximum sensing mode.

이와 달리, 화소센싱회로는 모드신호 없이 영점센싱모드 혹은 최대값센싱모드로 작동하고, 화소센싱데이터에 영점센싱모드 혹은 최대값센싱모드를 지시하는 모드정보를 포함시켜 전송할 수 있다. 그리고, 데이터처리회로는 이러한 모드정보를 이용하여 화소센싱데이터에 적용된 모드를 인식할 수 있다.Alternatively, the pixel sensing circuit may operate in a zero sensing mode or a maximum sensing mode without a mode signal, and may include mode information indicating a zero sensing mode or a maximum sensing mode in the pixel sensing data. The data processing circuit can recognize the mode applied to the pixel sensing data using the mode information.

화소센싱회로에서는 각 화소를 센싱한 디지털데이터만 생성하고 디지털데이터-화소센싱데이터-에 대한 보상은 데이터처리회로에서 이루어질 수 있다. 하지만 실시예에 따라서는 화소센싱회로에서 디지털데이터에 대한 보상을 수행하고 보상된 화소센싱데이터를 데이터처리회로로 전송할 수 있다.In the pixel sensing circuit, only the digital data sensing each pixel and the compensation for the digital data-pixel sensing data can be performed in the data processing circuit. However, in some embodiments, the pixel sensing circuit may perform compensation for the digital data and transmit the compensated pixel sensing data to the data processing circuitry.

도 9는 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.9 is a diagram showing an internal configuration of a pixel sensing circuit according to another embodiment.

도 9를 참조하면, 화소센싱회로(930)는 복수의 채널회로(310), 메모리(922), 편차보상부(924) 및 데이터전송부(320) 등을 포함할 수 있다.9, the pixel sensing circuit 930 may include a plurality of channel circuits 310, a memory 922, a deviation compensating unit 924, a data transmitting unit 320, and the like.

각각의 채널회로(310)는 아날로그전단부(312), 아날로그디지털변환부(314) 및 테스트소스부(316) 등을 포함할 수 있다.Each channel circuit 310 may include an analog front end 312, an analog-to-digital converter 314, a test source 316, and the like.

아날로그전단부(312)는 화소(P)로부터 입력단(T)으로 전달되는 아날로그신호를 전처리할 수 있다. 그리고, 아날로그디지털변환부(314)는 아날로그전단부(312)의 출력신호를 디지털데이터로 변환할 수 있다. 그리고, 테스트소스부(316)는 입력단(T)을 통해 아날로그전단부(312)로 테스트아날로그신호를 공급할 수 있다.The analog front end 312 may pre-process an analog signal transmitted from the pixel P to the input T. The analog-to-digital converter 314 can convert the output signal of the analog front end 312 into digital data. The test source unit 316 may supply the test analog signal to the analog front end 312 via the input terminal T. [

메모리(922)는 각각의 채널회로(310)에서 출력되는 디지털데이터를 저장할 수 있다.The memory 922 may store digital data output from each of the channel circuits 310.

그리고, 편차보상부(922)는 메모리(922)에 저장된 디지털데이터를 이용하여 채널회로(310)의 편차를 분석하고 분석된 채널회로(310)의 편차에 따라 디지털데이터를 보상할 수 있다.The deviation compensating unit 922 may analyze the deviation of the channel circuit 310 using the digital data stored in the memory 922 and compensate the digital data according to the deviation of the analyzed channel circuit 310. [

그리고, 데이터전송부(320)는 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 디지털데이터-화소센싱데이터(S_DATA)-를 전송할 수 있다.The data transfer unit 320 may transmit the compensated digital data-pixel sensing data (S_DATA) to the data processing circuit for compensating the image data according to the characteristics of the pixels.

이러한 화소센싱회로(930)에서 복수의 채널회로(310)에 포함된 테스트소스부(316)는 영점센싱모드에서 제로레벨(zero level)을 가지는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다. 그리고, 편차보상부(924)는 영점센싱모드에서 메모리(922)에 저장된 디지털데이터를 이용하여 채널회로(310)의 센싱 오프셋값을 보상할 수 있다.The test source unit 316 included in the plurality of channel circuits 310 in the pixel sensing circuit 930 can simultaneously supply a test analog signal having a zero level in the zero point sensing mode to the input terminal T . The deviation compensating unit 924 can compensate the sensing offset value of the channel circuit 310 using the digital data stored in the memory 922 in the zero point sensing mode.

그리고, 이러한 화소센싱회로(930)에서 복수의 채널회로(310)에 포함된 테스트소스부(316)는 최대값센싱모드에서 미리 설정된 최대값레벨을 가지는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다. 그리고, 편차보상부(924)는 최대값센싱모드에서 메모리(922)에 저장된 디지털데이터를 이용하여 채널회로(310)의 센싱 게인값을 보상할 수 있다.In this pixel sensing circuit 930, the test source unit 316 included in the plurality of channel circuits 310 simultaneously supplies the test analog signal having the preset maximum level in the maximum value sensing mode to the input terminal T . The deviation compensating unit 924 can compensate the sensing gain value of the channel circuit 310 using the digital data stored in the memory 922 in the maximum value sensing mode.

이상에서 설명한 실시예에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있다. 또한, 이러한 실시예에 의하면 2 포인트 센싱 방식에 따라 신속하고 정확하게 센싱 오프셋값과 센싱 게인값을 보상할 수 있게 된다. 또한, 이러한 실시예에 의하면 영점센싱모드에 따라 각 채널회로에 적용되는 테스트아날로그신호의 편차에 영향을 받지 않고 각 채널회로의 센싱 오프셋값을 보상할 수 있게 된다.According to the embodiments described above, the deviation existing between the channel circuits of the pixel sensing device can be compensated. According to this embodiment, it is possible to quickly and accurately compensate the sensing offset value and the sensing gain value according to the two-point sensing method. According to this embodiment, it is possible to compensate the sensing offset value of each channel circuit without being influenced by the deviation of the test analog signal applied to each channel circuit according to the zero point sensing mode.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.It is to be understood that the terms "comprises", "comprising", or "having" as used in the foregoing description mean that the constituent element can be implanted unless specifically stated to the contrary, But should be construed as further including other elements. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Commonly used terms, such as predefined terms, should be interpreted to be consistent with the contextual meanings of the related art, and are not to be construed as ideal or overly formal, unless expressly defined to the contrary.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (13)

디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서,
상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와,
상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와,
상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로; 및
상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 상기 디지털데이터를 전송하는 데이터전송부를 포함하고,
상기 복수의 채널회로에 포함된 상기 테스트소스부는 영점센싱모드(zero-signal sensing mode)에서 상기 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 상기 테스트아날로그신호를 동시에 상기 입력단으로 공급하고,
상기 데이터처리회로는 상기 영점센싱모드에서 수신되는 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하는 화소센싱장치.
An apparatus for sensing characteristics of a plurality of pixels arranged in a display panel,
An analog front-end unit for pre-processing an analog signal transmitted from the pixel to an input terminal,
An analog-digital-conversion unit for converting an output signal of the analog front end into digital data,
A plurality of channel circuits including a test source section for supplying a test analog signal to the analog front end section through the input terminal; And
And a data transfer unit for transferring the digital data to a data processing circuit for compensating the image data according to the characteristics of the pixel,
Wherein the test source part included in the plurality of channel circuits simultaneously supplies the test analog signal to the input terminal so that the input of the analog front end part becomes zero level in a zero-signal sensing mode,
Wherein the data processing circuit compensates the sensing offset value of the channel circuit using the digital data received in the zero sensing mode.
제1항에 있어서,
상기 복수의 채널회로에 포함된 상기 테스트소스부는 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호를 동시에 상기 입력단으로 공급하고,
상기 데이터처리회로는 상기 최대값센싱모드에서 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하는 화소센싱장치.
The method according to claim 1,
Wherein the test source unit included in the plurality of channel circuits simultaneously supplies the test analog signal having a predetermined maximum level in a maximum-signal sensing mode to the input,
Wherein the data processing circuit compensates the sensing gain value of the channel circuit using the digital data in the maximum value sensing mode.
제2항에 있어서,
상기 아날로그전단부는 상기 채널회로 사이에 게인값 및 오프셋값의 편차가 발생할 수 있는 증폭기 및 상기 증폭기의 일 입력단자와 출력단자 사이에 연결되고 상기 채널회로 사이에 정전용량 편차가 발생할 수 있는 캐패시터를 포함하는 화소센싱장치.
3. The method of claim 2,
Wherein the analog front end includes an amplifier capable of causing a deviation of a gain value and an offset value between the channel circuits and a capacitor connected between one input terminal and an output terminal of the amplifier and having a capacitance deviation between the channel circuits Gt;
제3항에 있어서,
상기 최대값센싱모드에서 상기 출력단자에 형성되는 신호는 상기 아날로그디지털변환부의 입력범위를 벗어나고,
상기 아날로그전단부는 상기 출력단자와 상기 아날로그디지털변환부 사이에 연결되는 레벨시프터를 통해 상기 출력단자에 형성되는 신호를 상기 아날로그디지털변환부의 입력범위로 축소하는 화소센싱장치.
The method of claim 3,
The signal formed at the output terminal in the maximum value sensing mode is out of the input range of the analog-to-
Wherein the analog front end reduces the signal formed at the output terminal to an input range of the analog-to-digital converter through a level shifter connected between the output terminal and the analog-to-digital converter.
제1항에 있어서,
상기 아날로그전단부는 상기 채널회로 사이에 게인값 및 오프셋값의 편차가 발생할 수 있는 증폭기를 포함하고,
상기 테스트소스부는 상기 아날로그신호가 전압신호일 때, 상기 증폭기의 일 입력단자로 다른 일 입력단자와 동일한 전압을 공급하는 화소센싱장치.
The method according to claim 1,
Wherein the analog front end includes an amplifier capable of causing a deviation of a gain value and an offset value between the channel circuits,
Wherein the test source unit supplies the same voltage as one input terminal to one input terminal of the amplifier when the analog signal is a voltage signal.
제1항에 있어서,
최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 외부테스트아날로그신호가 외부테스트소스장치로부터 각 채널회로의 상기 입력단으로 순차적으로 공급되고,
상기 데이터처리회로는 상기 최대값센싱모드에서 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하는 화소센싱장치.
The method according to claim 1,
An external test analog signal having a preset maximum value level in a maximum-signal sensing mode is sequentially supplied from the external test source device to the input terminal of each channel circuit,
Wherein the data processing circuit compensates the sensing gain value of the channel circuit using the digital data in the maximum value sensing mode.
복수의 화소가 배치되고 상기 화소와 연결되는 복수의 데이터라인 및 복수의 센싱라인이 배치되는 패널을 구동하는 장치에 있어서,
영상데이터를 데이터전압으로 변환하여 상기 데이터라인으로 공급하는 데이터구동회로;
상기 화소의 특성에 대응되는 화소센싱데이터를 이용하여 상기 영상데이터를 보상처리하는 데이터처리회로; 및
복수의 채널회로에 포함된 아날로그전단부를 통해 상기 센싱라인으로부터 전달되는 아날로그신호를 전처리하고, 상기 아날로그전단부의 출력신호를 상기 화소센싱데이터로 변환하여 상기 데이터처리회로로 전송하며, 상기 채널회로 사이의 센싱 게인값 및 센싱 오프셋값의 편차를 제거하기 위해 영점센싱모드(zero-signal sensing mode)에서 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 테스트아날로그신호가 상기 아날로그전단부로 공급되고 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호가 상기 아날로그전단부로 공급되는 화소센싱회로
를 포함하는 패널구동장치.
An apparatus for driving a panel in which a plurality of pixels are arranged and a plurality of data lines and a plurality of sensing lines are connected to the pixels,
A data driving circuit for converting the image data into a data voltage and supplying the data voltage to the data line;
A data processing circuit for compensating the image data using pixel sensing data corresponding to the characteristics of the pixel; And
And an analog front end unit for pre-processing an analog signal transmitted from the sensing line through an analog front end unit included in the plurality of channel circuits, converting the output signal of the analog front end unit into the pixel sensing data and transmitting the pixel sensing data to the data processing circuit, A test analog signal is supplied to the analog front end so that the input of the analog front end becomes zero level in a zero-signal sensing mode in order to eliminate the deviation of the sensing gain value and the sensing offset value, The test analog signal having a preset maximum level in a maximum-signal sensing mode is supplied to the analog front end of the pixel sensing circuit,
And the panel driving device.
제7항에 있어서,
상기 데이터처리회로는,
상기 영점센싱모드에서 수신되는 제1화소센싱데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하고, 상기 최대값센싱모드에서 수신되는 제2화소센싱데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하는 패널구동장치.
8. The method of claim 7,
The data processing circuit comprising:
The sensing offset value of the channel circuit is compensated by using the first pixel sensing data received in the zero sensing mode and the sensing gain value of the channel circuit is compensated by using the second pixel sensing data received in the maximum sensing mode Compensating panel drive.
제7항에 있어서,
상기 데이터처리회로에서 상기 화소센싱회로로 상기 영점센싱모드 혹은 상기 최대값센싱모드를 지시하는 모드신호를 전송하는 패널구동장치.
8. The method of claim 7,
Wherein the data processing circuit transmits a mode signal indicating the zero sensing mode or the maximum value sensing mode to the pixel sensing circuit.
제7항에 있어서,
상기 화소센싱회로는 상기 화소센싱데이터에 상기 영점센싱모드 혹은 상기 최대값센싱모드를 지시하는 모드정보를 포함시켜 전송하는 패널구동장치.
8. The method of claim 7,
Wherein the pixel sensing circuit includes mode information for indicating the zero sensing mode or the maximum sensing mode to the pixel sensing data.
디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서,
상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와,
상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와,
상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로;
상기 디지털데이터를 저장하는 메모리;
상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 편차를 분석하고 분석된 상기 채널회로의 편차에 따라 상기 디지털데이터를 보상하는 편차보상부;
상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 디지털데이터를 전송하는 데이터전송부
를 포함하는 화소센싱장치.
An apparatus for sensing characteristics of a plurality of pixels arranged in a display panel,
An analog front-end unit for pre-processing an analog signal transmitted from the pixel to an input terminal,
An analog-digital-conversion unit for converting an output signal of the analog front end into digital data,
A plurality of channel circuits including a test source section for supplying a test analog signal to the analog front end section through the input terminal;
A memory for storing the digital data;
A deviation compensator which analyzes the deviation of the channel circuit using the digital data stored in the memory and compensates the digital data according to a deviation of the analyzed channel circuit;
A data transfer unit for transferring the digital data compensated by the data processing circuit for compensating the image data according to the characteristics of the pixel,
And the pixel sensing device.
제11항에 있어서,
상기 복수의 채널회로에 포함된 상기 테스트소스부는 영점센싱모드(zero-signal sensing mode)에서 제로레벨(zero level)을 가지는 상기 테스트아날로그신호를 동시에 상기 입력단으로 공급하고,
상기 편차보상부는 상기 영점센싱모드에서 상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하는 화소센싱장치.
12. The method of claim 11,
Wherein the test source unit included in the plurality of channel circuits simultaneously supplies the test analog signal having a zero level in a zero-signal sensing mode to the input terminal,
Wherein the deviation compensating unit compensates the sensing offset value of the channel circuit using the digital data stored in the memory in the zero point sensing mode.
제12항에 있어서,
상기 복수의 채널회로에 포함된 상기 테스트소스부는 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호를 동시에 상기 입력단으로 공급하고,
상기 편차보상부는 상기 최대값센싱모드에서 상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하는 화소센싱장치.
13. The method of claim 12,
Wherein the test source unit included in the plurality of channel circuits simultaneously supplies the test analog signal having a predetermined maximum level in a maximum-signal sensing mode to the input,
Wherein the deviation compensating unit compensates the sensing gain value of the channel circuit using the digital data stored in the memory in the maximum value sensing mode.
KR1020160180653A 2016-12-28 2016-12-28 Pixel sensing apparatus and panel driving apparatus KR20180076467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180653A KR20180076467A (en) 2016-12-28 2016-12-28 Pixel sensing apparatus and panel driving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180653A KR20180076467A (en) 2016-12-28 2016-12-28 Pixel sensing apparatus and panel driving apparatus

Publications (1)

Publication Number Publication Date
KR20180076467A true KR20180076467A (en) 2018-07-06

Family

ID=62920907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180653A KR20180076467A (en) 2016-12-28 2016-12-28 Pixel sensing apparatus and panel driving apparatus

Country Status (1)

Country Link
KR (1) KR20180076467A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114375470A (en) * 2019-09-30 2022-04-19 Lx半导体科技有限公司 Pixel sensing circuit and integrated circuit
WO2022255752A1 (en) * 2021-05-31 2022-12-08 삼성디스플레이 주식회사 Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114375470A (en) * 2019-09-30 2022-04-19 Lx半导体科技有限公司 Pixel sensing circuit and integrated circuit
WO2022255752A1 (en) * 2021-05-31 2022-12-08 삼성디스플레이 주식회사 Display device

Similar Documents

Publication Publication Date Title
US9542873B2 (en) Organic light emitting display for sensing electrical characteristics of driving element
US10957251B2 (en) Pixel sensing device and panel driving device
KR20180071469A (en) Display Device
KR20180057752A (en) Display Device
KR20210016680A (en) Organic Light-Emitting Diode driving characteristic detection circuit AND ORGANIC LIGHT-EMMITTING DISPLAY
CN107799059B (en) Display device and driving method thereof
US9412308B2 (en) Sample and hold circuit and source driver including the same
US11610553B2 (en) Pixel sensing device and panel driving device for adjusting differences among integrated circuits
US11282456B2 (en) Pixel sensing device and panel driving device for sensing characteristics of pixels
US10229621B2 (en) Display device and calibration method thereof
KR20190011150A (en) Conroller, display device and method for controlling method thereof
KR20180076467A (en) Pixel sensing apparatus and panel driving apparatus
CN109564744B (en) Display driving device
US11508315B2 (en) Pixel sensing circuit and pixel sensing method
KR20170064162A (en) Source driver ic, organic light emitting display device, and the method for driving the organic light emitting display device
US11361716B2 (en) Pixel sensing circuit and panel driving device
KR20220086012A (en) Source driver integrated circuit
KR102565967B1 (en) Sensing apparatus, panel driving apparatus and display device
US11475851B2 (en) Pixel sensing apparatus and panel driving apparatus
US20230178021A1 (en) Integrated circuit for driving pixel of display panel and method for processing driving signal of display panel in the integrated circuit
KR20180004366A (en) Source driver, display device and sensing apparatus
KR20220113185A (en) Multi-channel voltage sensing circuit for pixel compensation
KR20220068364A (en) Pixel sensing apparatus and panel driving apparatus
KR20210109760A (en) Source driver and display device including the same
CN116030749A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal