KR20180069975A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180069975A
KR20180069975A KR1020160171881A KR20160171881A KR20180069975A KR 20180069975 A KR20180069975 A KR 20180069975A KR 1020160171881 A KR1020160171881 A KR 1020160171881A KR 20160171881 A KR20160171881 A KR 20160171881A KR 20180069975 A KR20180069975 A KR 20180069975A
Authority
KR
South Korea
Prior art keywords
layer
guide line
guideline
lower substrate
dgl1
Prior art date
Application number
KR1020160171881A
Other languages
English (en)
Inventor
강경윤
윤재웅
이기형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160171881A priority Critical patent/KR20180069975A/ko
Priority to CN201711164846.9A priority patent/CN108231828B/zh
Priority to US15/831,886 priority patent/US10355066B2/en
Publication of KR20180069975A publication Critical patent/KR20180069975A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • H01L51/524
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • H01L51/5246
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/173Passive-matrix OLED displays comprising banks or shadow masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/176Passive-matrix OLED displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • H01L2227/32
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 하부기판, 표시영역 및 가이드라인을 포함하는 표시장치를 제공한다. 표시영역은 하부기판 상에 위치한다. 가이드라인은 표시영역의 외측에 배치된 가이드라인을 포함한다. 가이드라인은 하부기판 상에 위치하고 이격 공간을 가지며 다수로 분리된 제1가이드라인층과, 제1가이드라인층 상에 위치하고 다수로 분리된 제2가이드라인층을 포함한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 전계발광표시장치(Light Emitting Display: LED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 전계발광표시장치에는 서브 픽셀들을 포함하는 표시 패널과 표시 패널을 구동하는 구동부가 포함된다. 구동부에는 표시 패널에 게이트신호(또는 스캔신호)를 공급하는 스캔 구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
위와 같은 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 게이트신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀을 통해 빛이 나가게 됨으로써 영상을 표시할 수 있게 된다.
표시 패널에는 서브 픽셀들은 물론 신호라인 및 전원라인 등과 같이 박막 형태로 형성된 구조물들이 포함되어 있다. 이러한 박막형 구조물들은 수분이나 산소 등의 외기에 취약하다. 이 때문에, 표시 패널 제작시 하부기판의 외곽에 실란트를 형성하고 하부기판과 상부기판을 합착 밀봉하여 하부기판 상에 형성된 박막형 구조물들을 보호하게 된다. 그런데 종래에 제안된 밀봉 구조 및 방식은 수분 침투의 패스가 존재하고 또한 침투된 수분을 저지하기 어려운 문제가 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 수분(습기)이나 산소 등의 외기가 표시영역으로 침투하는 문제를 저지(또는 지연)함과 더불어 접착층의 범람을 방지하여 표시 패널의 수명, 생산 수율 및 공정 신뢰성을 향상하는 것이다.
상술한 과제 해결 수단으로 본 발명은 하부기판, 표시영역 및 가이드라인을 포함하는 표시장치를 제공한다. 표시영역은 하부기판 상에 위치한다. 가이드라인은 표시영역의 외측에 배치된 가이드라인을 포함한다. 가이드라인은 하부기판 상에 위치하고 이격 공간을 가지며 다수로 분리된 제1가이드라인층과, 제1가이드라인층 상에 위치하고 다수로 분리된 제2가이드라인층을 포함한다.
가이드라인은 표시영역에 인접한 내측 가이드라인과, 하부기판의 에지에 인접한 외측 가이드라인을 포함할 수 있다.
내측 가이드라인과 외측 가이드라인 사이에 위치하는 접착층을 더 포함할 수 있다.
제1가이드라인층은 수직 방향보다 수평 방향의 길이가 길고, 사각형, 사다리꼴 또는 역 사다리꼴 형상을 가질 수 있다.
제2가이드라인층은 수평 방향보다 수직 방향의 길이가 길고, 직사각형 기둥, 원기둥, 사다리꼴 기둥 또는 역 사다리꼴 기둥 형상을 가질 수 있다.
가이드라인은 표시영역을 둘러싸는 폐곡선 형상을 가질 수 있다.
접착층은 내측 가이드라인 및 외측 가이드라인 중 하나 또는 둘을 덮으며 제1가이드라인층과 제2가이드라인층의 공간에 채워질 수 있다.
제1가이드라인층과 제2가이드라인층 중 하나 또는 둘은 유기재료, 무기재료 또는 유무기 복합재료로 이루어질 수 있다.
다른 측면에서 본 발명은 하부기판, 표시영역, 가이드라인 및 접착층을 포함하는 표시장치를 제공한다. 표시영역은 하부기판 상에 위치한다. 가이드라인은 표시영역에 인접한 내측 가이드라인과, 하부기판의 에지에 인접한 외측 가이드라인을 포함한다. 접착층은 내측 가이드라인과 외측 가이드라인 사이에 위치한다. 내측 가이드라인과 외측 가이드라인은 하부기판 상에 위치하고 이격 공간을 가지며 다수로 분리된 제1가이드라인층과, 제1가이드라인층 상에 위치하고 다수로 분리된 제2가이드라인층을 포함한다.
접착층은 내측 가이드라인 및 외측 가이드라인 중 하나 또는 둘을 덮으며 제1가이드라인층과 제2가이드라인층의 공간에 채워질 수 있다.
본 발명은 수분(습기)이나 산소 등의 외기가 표시영역으로 침투하는 문제를 저지(또는 지연)함과 더불어 접착층의 범람을 방지할 수 있는 밀봉 구조를 기반으로 표시 패널의 수명을 향상할 수 있는 효과가 있다. 또한, 본 발명은 다목적 베리어 역할을 수행하는 구조물을 기반으로 표시 패널의 생산 수율 및 공정 신뢰성을 향상할 수 있는 효과가 있다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 본 발명의 실시예에 따른 서브 픽셀의 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 도 4에 도시된 표시 패널의 기구적 특성을 보여주는 예시도.
도 6은 표시 패널의 평면 예시도.
도 7은 하나의 서브 픽셀을 기준으로 나타낸 표시 패널의 단면 예시도.
도 8은 실험예에 따른 표시 패널의 밀봉 구조를 설명하기 위한 평면도.
도 9는 실험예에 구현된 가이드라인의 단면도.
도 10은 제1실시예에 따른 표시 패널의 밀봉 구조를 설명하기 위한 평면도.
도 11은 제1실시예에 구현된 가이드라인의 단면도.
도 12 및 도 13은 실험예와 제1실시예의 차이점을 설명하기 위한 도면들.
도 14는 제2실시예에 따른 표시 패널의 밀봉 구조를 설명하기 위한 평면도.
도 15 내지 도 17은 제2실시예에 구현된 가이드라인의 단면도들.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰 등으로 구현될 수 있나 이에 제한되지 않는다. 이하에서 설명되는 표시장치는 유기발광다이오드 또는 무기발광다이오드를 기반으로 구현된 전계발광표시장치를 일례로 하지만 본 발명은 이에 한정되지 않고 이와 유사한 방식의 표시장치에 적용될 수 있다. 그러나 이하에서는 설명의 편의를 위해, 유기발광다이오드를 기반으로 구현된 유기전계발광표시장치를 일례로 한다.
아울러, 이하에서 설명되는 신호, 라인, 장치 등의 명칭은 표시장치를 제작하는 업체마다 다를 수 있는바 이들 각각에 대해 기능적인 해석이 요구된다. 이하에서 설명되는 박막 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이며, 도 3은 본 발명의 실시예에 따른 서브 픽셀의 회로 구성 예시도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 게이트 구동부(140) 및 표시 패널(150)이 포함된다.
영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(110)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.
타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.
타이밍 제어부(120)는 구동신호에 기초하여 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(120)는 제어 회로기판에 IC 형태로 형성된다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(130)는 데이터 회로기판에 IC 형태로 형성된다.
게이트 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트신호를 출력한다. 게이트 구동부(140)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(140)는 게이트 회로기판에 IC 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(150)은 데이터 구동부(130) 및 게이트 구동부(140)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.
서브 픽셀은 구조에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 형성된다. 서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
스위칭 트랜지스터(SW)는 제1a게이트라인(GL1a)을 통해 공급된 게이트신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 고전위전원라인(VDD)과 저전위전원라인(VGND) 사이로 구동 전류가 흐르도록 동작한다.
보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한바 이에 대해 하나만 예시하여 다음과 같이 설명한다.
도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 레퍼런스라인(VREF)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소오스라인과 유기 발광다이오드(OLED)의 애노드전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 레퍼런스라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 센싱노드에 공급하거나 센싱노드의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제1a게이트라인(GL1a)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 구동 트랜지스터(DR)의 게이트전극에 제2전극이 연결된다. 구동 트랜지스터(DR)는 스위칭 트랜지스터(SW)의 제2전극에 게이트전극이 연결되고 제1전원라인(VDD)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)의 제2전극에 애노드전극이 연결되고 제2전원라인(VGND)에 캐소드전극이 연결된다. 센싱 트랜지스터(ST)는 제1b게이트라인(GL1b)에 게이트전극이 연결되고 레퍼런스라인(VREF)에 제1전극이 연결되고 센싱노드인 구동 트랜지스터(DR)의 제2전극 및 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다.
일례로, 센싱 트랜지스터(ST)의 동작 시간은 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 레퍼런스라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브 픽셀의 센싱노드를 센싱하고 센싱결과를 생성할 수 있게 된다.
이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다.
기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기 발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브 픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.
또한, 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 센싱 트랜지스터(ST)와 같은 박막 트랜지스터들은 저온 폴리실리콘(LTPS), 아몰포스 실리콘(a-Si), 산화물(Oxide) 또는 유기물(Organic) 반도체층을 기반으로 구현될 수 있다.
도 4는 표시 패널의 단면 예시도이고, 도 5는 도 4에 도시된 표시 패널의 기구적 특성을 보여주는 예시도이며, 도 6은 표시 패널의 평면 예시도이고, 도 7은 하나의 서브 픽셀을 기준으로 나타낸 표시 패널의 단면 예시도이다.
도 4에 도시된 바와 같이, 표시 패널(150)에는 하부기판(150a), 표시영역(AA), 접착층(165) 및 상부기판(150b)이 포함된다. 하부기판(150a)과 상부기판(150b) 중 하나 이상은 유리(Glass)나 폴리이미드 (polyimide; PI), 폴리에테르술폰 (polyethersulfone; PES), 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate; PET), 폴리카보네이트 (Polycarbonates; PC), 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate; PEN), 아크릴로니트릴 부타디엔 스티렌 (Acrylonitrile butadiene styrene; ABS) 등의 플라스틱으로 선택된다.
표시영역(AA)은 하부기판(150a)과 상부기판(150b) 사이에 형성된다. 표시영역(AA)에는 서브 픽셀들, 각종 신호라인 및 전원라인들이 형성된다. 표시영역(AA)에 위치하는 서브 픽셀들, 각종 신호라인 및 전원라인들은 박막 공정에 의해 형성된다.
표시영역(AA)에 형성된 서브 픽셀들, 각종 신호라인 및 전원라인들과 같은 박막 구조물들은 수분(습기)이나 산소 등의 외기에 취약하다. 이 때문에, 하부기판(150a)과 상부기판(150b)은 이들 사이에 위치하는 접착층(165)에 의해 합착 밀봉된다. 접착층(165)은 접착 능력이 있는 실란트(selant)나 프릿(frit) 등으로 선택된다. 한편, 표시영역(AA)은 보호막층에 의해 보호될 수도 있다. 보호막층은 단층 또는 복층으로 구성될 수 있고 또한 유기층과 무기층이 교번 적층되도록 형성될 수 있다.
위와 같은 표시 패널(150)을 기반으로 제작된 유기전계발광표시장치는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다. 이하, 표시 패널(150)이 전면발광(Top-Emission) 방식으로 구현된 경우를 일례로 서브 픽셀의 구조에 대해 설명하면 다음과 같다.
도 5 및 도 6에 도시된 바와 같이, 하부기판(150a) 상에는 버퍼층(BUF)이 위치한다. 버퍼층(BUF)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다.
버퍼층(BUF) 상에는 반도체층(ACT1, ACT2)이 위치한다. 제1 및 제2반도체층(ACT1, ACT2)은 패턴 공정에 의해 분리된다. 제1반도체층(ACT1)은 구동 트랜지스터(DR)의 반도체영역(소오스, 채널 및 드레인 영역 포함)이 되고, 제2반도체층(ACT2)은 커패시터(Cst)의 하부전극이 된다.
반도체층(ACT1, ACT2) 상에는 제1절연층(151)이 위치한다. 제1절연층(151)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다.
제1절연층(151) 상에는 게이트금속층(153a, 153b)이 위치한다. 제1 및 제2게이트금속층(153a, 153b)은 패턴 공정에 의해 분리된다. 제1게이트금속층(153a)은 제1반도체층(ACT1)에 대응하여 위치한다. 제1게이트금속층(153a)은 구동 트랜지스터(DR)의 게이트전극이 된다. 제2게이트금속층(153b)은 제2반도체층(ACT2)에 대응하여 위치한다. 제2게이트금속층(153b)은 커패시터(Cst)의 중간전극이 된다.
게이트금속층(153a, 153b) 상에는 제2절연층(154)이 위치한다. 제2절연층(154)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다.
제2절연층(154) 상에는 데이터금속층(155a, 155b)이 위치한다. 제1 및 제2데이터금속층(155a, 155b)은 패턴 공정에 의해 분리된다. 제1데이터금속층(155a)은 절연층들(151, 154)의 콘택홀을 통해 제1반도체층(ACT1)의 드레인영역과 연결된다. 제1데이터금속층(155a)은 구동 트랜지스터(DR)의 드레인전극이 된다. 제2데이터금속층(155b)은 절연층들(151, 154)의 콘택홀을 통해 제1반도체층(ACT1)의 소오스영역과 연결된다. 제2데이터금속층(155b)은 구동 트랜지스터(DR)의 소오스전극이 된다. 제2데이터금속층(155b)은 커패시터(Cst)의 상부전극이 된다.
데이터금속층(155a, 155b) 상에는 제3절연층(156)이 위치한다. 제3절연층(156)은 표면을 평탄하게 할 수 있는 유기재료로 선택된다. 제3절연층(156)은 평탄화층으로 명명될 수 있다. 제3절연층(156)은 폴리아크릴레이트(Polyacrylate) 등이 선택될 수 있으나 이에 한정되지 않는다.
제3절연층(156) 상에는 하부전극(157)이 위치한다. 하부전극(157)은 제3절연층(156)의 콘택홀을 통해 구동 트랜지스터(DR)의 드레인전극인 제1데이터금속층(155a)에 연결된다. 하부전극(157)은 유기 발광다이오드(OLED)의 애노드전극이 된다. 하부전극(157)은 ITO, IZO, ITZO 등과 같은 투명한 전극재료로 선택될 수 있으나 이에 한정되지 않는다.
제3절연층(156) 상에는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 하부전극(157)을 덮으면서 유기 발광다이오드(OLED)의 발광영역을 정의하는 개구영역을 갖도록 패턴된다. 뱅크층(BNK)은 유기재료로 선택된다.
하부전극(157) 상에는 유기 발광층(158)이 위치한다. 유기 발광층(158)은 적색, 녹색, 청색 또는 백색을 발광하는 유기 물질로 선택된다. 유기 발광층(158)은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층은 물론 각종 기능층(전자 트랩층, 버퍼층 등)을 더 포함할 수 있다.
유기 발광층(158) 상에는 상부전극(159)이 위치한다. 상부전극(159)은 유기 발광다이오드(OLED)의 캐소드전극이 된다. 상부전극(159)은 알루미늄(Al), 은(Ag) 등과 같은 불투명한 전극재료로 선택될 수 있으나 이에 한정되지 않는다. 한편, 상부전극(159) 상에는 보호막층이 위치할 수 있으나 이에 한정되지 않는다.
이하, 실험예에 따른 표시 패널의 밀봉 구조 및 이의 문제점을 고찰하고, 실험예의 문제점을 해결하기 위한 본 발명의 실시예들을 설명한다. 이하에서 설명되는 가이드라인은 접착층을 도포하고 하부기판과 상부기판과의 합착 시, 접착층을 고르게 도포하기 위한 가이드라인(Guide Line)을 제공하는 패턴을 의미한다. 가이드라인은 하부기판 상에 박막 형태로 형성되어 특정 높이와 폭을 갖고 있고 댐(Dam) 또는 격벽(partition)처럼 형성된다.
<실험예>
도 8은 실험예에 따른 표시 패널의 밀봉 구조를 설명하기 위한 평면도이고, 도 9는 실험예에 구현된 가이드라인의 단면도이다.
도 8에 도시된 바와 같이, 하부기판(150a)의 외곽에는 표시영역(AA)을 둘러싸는 가이드라인(DGL)이 형성된다. 가이드라인(DGL)은 내측 가이드라인(DGLI)과 외측 가이드라인(DGLO)을 포함한다. 내측 가이드라인(DGLI)과 외측 가이드라인(DGLO) 사이에는 접착층(165)이 형성된다.
내측 가이드라인(DGLI)은 표시영역(AA)을 둘러싸도록 배치된다. 따라서, 내측 가이드라인(DGLI)은 표시영역(AA)과 인접하여 배치된다. 외측 가이드라인(DGLO)은 내측 가이드라인(DGLI)을 둘러싸도록 배치된다. 따라서, 외측 가이드라인(DGLO)은 내측 가이드라인(DGLI) 또는 하부기판(150a)의 에지(edge)와 인접하여 배치된다.
도 9에 도시된 바와 같이, 가이드라인(DGL)은 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)을 포함한다. 제1가이드라인층(DGL1)은 하부기판(150a) 상에 형성되고, 제2가이드라인층(DGL2)은 제1가이드라인층(DGL1) 상에 형성된다. 제1가이드라인층(DGL1)은 수평 방향의 길이가 긴 직사각형 또는 바(bar) 형태로 형성된다. 제2가이드라인층(DGL2)은 수직 방향의 길이가 긴 직사각형 형태를 가지며 다수로 분리되어 형성된다.
제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)은 유기재료로 이루어진다. 제1가이드라인층(DGL1)은 하부층에 형성되므로, 공정의 특성상 평탄화층으로 선택될 수 있다. 그리고 제2가이드라인층(DGL2)은 상부층에 형성되므로, 공정의 특성상 뱅크층으로 선택될 수 있다.
제1가이드라인층(DGL1)은 넓은 선폭(ww)을 갖는다. 하지만 제2가이드라인층(DGL2)은 다수로 분리되어 배치되므로 제1가이드라인층(DGL1)보다 좁은 선폭(w1)을 갖는다. 제2가이드라인층(DGL2)은 좁은 선폭(w1)을 갖고 있고 일정 거리의 이격 폭(w2)을 갖도록 다수 배치된다.
제2가이드라인층(DGL2)의 폭을 결정하는 선폭(w1)과 제2가이드라인층(DGL2) 간의 이격 거리를 결정하는 선폭(w2)은 동일할수록 좋다. 그 이유는 두 선폭(w1, w2)을 동일하게 하면 균일한 형상으로 제2가이드라인층(DGL2)을 제작할 수 있게 되고 또한 설계 및 공정의 용이성을 가질 수 있기 때문이다. 그러나 제2가이드라인층(DGL2)의 폭을 결정하는 선폭(w1)과 제2가이드라인층(DGL2) 간의 이격 거리를 결정하는 선폭(w2)은 제1가이드라인층(DGL1)의 선폭(ww)에 따라 결정되는바 다를 수도 있다.
실험예는 하부기판(150a)과 상부기판(미도시)을 합착 밀봉하기 위해, 도 8 및 도 9에 도시된 가이드라인(DGL)과 접착층(165)을 이용한다. 가이드라인(DGL)은 접착층(165)이 표시영역(AA)의 방향으로 또는 하부기판(150a)의 외곽 방향으로 넘치는 문제를 방지하는 역할을 한다. 또한, 가이드라인(DGL)은 접착층(165)과 함께 수분(습기)이나 산소 등의 외기가 표시영역(AA)으로 침투하는 문제를 저지(또는 지연)하는 역할을 한다. 즉, 가이드라인(DGL)은 다목적 베리어(barrier) 역할을 한다.
그런데 실험예에 따른 가이드라인(DGL)을 갖는 표시 패널에 대한 신뢰성 검사를 수행한 결과, 만족할 만큼의 수준으로 외기의 침투를 저지하지 못하는 것으로 나타났다. 실험예는 가이드라인(DGL)과 접착층(165)을 이용한 밀봉 구조를 기반으로, 접착력을 향상시키면서 접착층(165)의 범람을 방지함과 더불어 외기의 침투를 저지할 수 있었지만 만족스러운 결과를 얻지 못하였다.
이와 관련하여, 다양한 실험을 수행한 결과 가이드라인(DGL)의 제1가이드라인층(DGL1)이 침투된 수분을 내측으로 이동시키는 경로(path)를 제공하였기 때문인 것으로 나타났다. 이하, 실험예를 기반으로 얻은 결과에 기초하여 이를 개선할 수 있는 실시예들을 설명하면 다음과 같다.
<제1실시예>
도 10은 제1실시예에 따른 표시 패널의 밀봉 구조를 설명하기 위한 평면도이고, 도 11은 제1실시예에 구현된 가이드라인의 단면도이며, 도 12 및 도 13은 실험예와 제1실시예의 차이점을 설명하기 위한 도면들이다.
도 10에 도시된 바와 같이, 하부기판(150a)의 외곽에는 표시영역(AA)을 둘러싸는 가이드라인(DGL)이 형성된다. 가이드라인(DGL)은 외기의 침투를 효과적으로 방지하기 위해 사각형 또는 폐곡선 형상을 가질 수 있다. 그러나 접착층(165)이 폐곡선 형상으로 형성될 경우, 가이드라인(DGL)은 모서리를 제외한 사면에 직선형으로 형성할 수도 있다. 가이드라인(DGL)은 내측 가이드라인(DGLI)과 외측 가이드라인(DGLO)을 포함한다. 내측 가이드라인(DGLI)과 외측 가이드라인(DGLO) 사이에는 접착층(165)이 형성된다.
내측 가이드라인(DGLI)은 표시영역(AA)을 둘러싸도록 배치된다. 따라서, 내측 가이드라인(DGLI)은 표시영역(AA)과 인접하여 배치된다. 외측 가이드라인(DGLO)은 내측 가이드라인(DGLI)을 둘러싸도록 배치된다. 따라서, 외측 가이드라인(DGLO)은 내측 가이드라인(DGLI) 또는 하부기판(150a)의 에지(edge)와 인접하여 배치된다.
도 11에 도시된 바와 같이, 가이드라인(DGL)은 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)을 포함한다. 제1가이드라인층(DGL1)은 하부기판(150a) 상에 형성되고, 제2가이드라인층(DGL2)은 제1가이드라인층(DGL1) 상에 형성된다. 제1가이드라인층(DGL1)은 수직 방향보다 수평 방향의 길이가 길고, 직사각형 또는 바(bar) 형태를 가지며 다수로 분리되어 형성된다. 제2가이드라인층(DGL2)은 수평 방향보다 수직 방향의 길이가 길고, 기둥(사각기둥, 원기둥 포함) 형태를 가지며 다수로 분리되어 형성된다.
제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)은 유기재료로 이루어진다. 제1가이드라인층(DGL1)은 하부층에 형성되므로, 공정의 특성상 평탄화층으로 선택될 수 있다. 그리고 제2가이드라인층(DGL2)은 상부층에 형성되므로, 공정의 특성상 뱅크층으로 선택될 수 있다. 그러나 이는 하나의 예시일 뿐, 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)을 구성하는 재료는 이에 한정되지 않고 무기재료 또는 유무기 복합재료 등으로 선택될 수 있다. 즉, 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2) 중 하나는 다른 재료로 선택될 수 있다.
제1실시예의 제1가이드라인층(DGL1)은 실험예의 제1가이드라인층(DGL1)과 동일한 선폭(ww)을 차지한다. 하지만, 제1실시예의 제1가이드라인층(DGL1)은 실험예와 유사 동일한 선폭(ww)을 갖지만 제2가이드라인층(DGL2)의 이격 폭(w2)보다 넓은 폭의 이격 공간(SB)을 갖도록 다수로 분리되는 점에 차이가 있다. 제1실시예의 제2가이드라인층(DGL2)은 실험예와 마찬가지로 좁은 선폭(w1)을 갖고 있고 일정 거리의 이격 폭(w2)을 갖도록 다수 배치된다.
제1실시예의 제1가이드라인층(DGL1)은 이격 공간(SB)을 가짐에 따라 신뢰성 실험(투습의 정도) 등의 결과에 기초하여 제1가이드라인층(DGL1)의 선폭(w3 ~ W6)은 달라진다. 또한, 제1가이드라인층(DGL1)의 선폭(w3 ~ W6)은 이들 사이에 포함된 이격 공간(SB)의 거리 및 개수에 따라 달라진다. 일례로, 외측에 배치된 제1가이드라인층(DGL1)의 선폭(w5, w6)은 내측에 배치된 제1가이드라인층(DGL1)의 선폭(w3, w4)보다 넓거나 또는 이와 반대가 될 수 있다. 다른 예로, 외측에 배치된 제1가이드라인층(DGL1)의 선폭(w5, w6)과 내측에 배치된 제1가이드라인층(DGL1)의 선폭(w3, w4)은 동일할 수 있다.
제1실시예는 하부기판(150a)과 상부기판(미도시)을 합착 밀봉하기 위해, 도 10 및 도 11에 도시된 가이드라인(DGL)과 접착층(165)을 이용한다. 가이드라인(DGL)은 접착층(165)이 표시영역(AA)의 방향으로 또는 하부기판(150a)의 외곽 방향으로 넘치는 문제를 방지하는 역할을 한다. 또한, 가이드라인(DGL)은 접착층(165)과 함께 수분(습기)이나 산소 등의 외기가 표시영역(AA)으로 침투하는 문제를 저지(또는 지연)하는 역할을 한다. 즉, 가이드라인(DGL)은 다목적 베리어(barrier) 역할을 한다.
도 12(a)의 실험예에 따른 가이드라인(DGL)은 수평 방향의 길이가 긴 직사각형 또는 바(bar) 형태의 제1가이드라인층(DGL1)을 갖는다. 신뢰성 실험을 수행한 결과에 따르면, 실험예의 제1가이드라인층(DGL1)은 침투된 수분을 내측으로 이동시키는 것으로 나타났다. 그 이유는 실험예에 따른 제1가이드라인층(DGL1)이 침투된 수분을 이동 시키는 경로(path)를 제공하였기 때문이다.
도 12(b)의 제1실시예에 따른 가이드라인(DGL)은 수평 방향의 길이가 긴 직사각형 또는 바(bar) 형태를 갖되, 이격 공간(SB)을 갖고 다수로 분리된 형태의 제1가이드라인층(DGL1)을 갖는다. 신뢰성 실험을 수행한 결과에 따르면, 제1실험예의 제1가이드라인층(DGL1)은 침투된 수분이 내측으로 이동할 수 없도록 침투 경로를 차단(또는 지연)할 수 있는 것으로 나타났다. 그 이유는 제1실시예에 따른 제1가이드라인층(DGL1)이 침투된 수분을 차단하는 이격 공간(SB)을 갖기 때문이다.
설명을 덧붙이면, 외부로부터 침투된 수분은 가장 외측의 제1가이드라인층(DGL1)의 계면을 타고 내측으로 들어온다. 하지만, 이격 공간(SB)이 존재함에 따라 이동 경로가 단절되어 다음 위치의 제1가이드라인층(DGL1)으로 쉽게 이동하지 못한다. 그러므로 이격 공간(SB)은 침투된 수분이 일정시간 동안 채워질 수 있는 공간을 제공하여 다음 위치로의 이동을 저지 또는 지연하는 역할을 한다.
도 13(a)의 실험예에 따른 가이드라인(DGL)은 수직 방향의 길이가 긴 직사각형 기둥 형태를 가지며 다수로 분리된 제2가이드라인층(DGL2)을 갖는다. 제2가이드라인층(DGL2)은 접착층(165)의 과잉 토출에 의한 범람을 방지하는 역할을 겸한다. 접착층(165)은 내측 가이드라인 및 외측 가이드라인 중 하나 또는 둘을 덮게 된다. 그리고 접착층(165)은 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)의 공간에 채워진다.
접착층 과잉 토출 실험을 수행한 결과에 따르면, 실험예는 접착층(165)의 과잉 토출분을 모두 수용하기 어려운 수준인 것으로 나타났다. 그 이유는 실험예에 따른 제2가이드라인층(DGL2)에 형성된 공간만 이용 가능하기 때문이다.
도 13(b)의 제1실시예에 따른 가이드라인(DGL)은 수직 방향의 길이가 긴 직사각형 기둥 형태를 가지며 다수로 분리된 제2가이드라인층(DGL2)과 더불어 이격 공간(SB)을 갖는 제1가이드라인층(DGL1)을 갖는다. 이격 공간(SB)을 갖는 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)은 접착층(165)의 과잉 토출에 의한 범람을 방지하는 역할을 겸한다.
접착층 과잉 토출 실험을 수행한 결과에 따르면, 제1실시예는 접착층(165)의 과잉 토출분을 모두 수용할 수 있는 수준인 것으로 나타났다. 그 이유는 제1실시예에 따른 제2가이드라인층(DGL2)에 형성된 공간과 더불어 제1가이드라인층(DGL1)에 형성된 이격 공간(SB) 또한 이용 가능하기 때문이다.
이하, 본 발명의 제1실시예와 유사 동일한 효과를 나타낼 수 있는 다른 실시예들에 대해 설명한다. 다만, 이하의 설명에서는 설명의 중복을 피하기 위해, 제1실시예 대비 차이점을 위주로 설명한다.
<제2실시예>
도 14는 제2실시예에 따른 표시 패널의 밀봉 구조를 설명하기 위한 평면도이고, 도 15 내지 도 17은 제2실시예에 구현된 가이드라인의 단면도들이다.
도 14 내지 도 16에 도시된 바와 같이, 가이드라인(DGL)은 제1가이드라인층(DGL1)과 제2가이드라인층(DGL2)을 포함한다. 제1가이드라인층(DGL1)은 하부기판(150a) 상에 형성되고, 제2가이드라인층(DGL2)은 제1가이드라인층(DGL1) 상에 형성된다. 제1가이드라인층(DGL1)은 수직 방향보다 수평 방향의 길이가 길고, 사다리꼴 또는 역 사다리꼴(하부의 면적보다 상부의 면적이 넓은) 형태를 가지며 다수로 분리되어 형성된다. 제2가이드라인층(DGL2)은 수평 방향보다 수직 방향의 길이가 길고, 직사각형 기둥, 사다리꼴 기둥 또는 역 사다리꼴 기둥 형태를 가지며 다수로 분리되어 형성된다. 가이드라인(DGL)의 구조는 도 15 내지 도 17의 형상을 적절히 조합하여 형성할 수 있다.
제2실시예에 따른 가이드라인(DGL)은 수평 방향의 길이가 긴 사다리꼴 또는 역 사다리꼴 형태를 갖되, 이격 공간(SB)을 갖고 다수로 분리된 형태의 제1가이드라인층(DGL1)을 갖는다. 또한, 제2실시예에 따른 가이드라인(DGL)은 수직 방향의 길이가 긴 사다리꼴 기둥 또는 역 사다리꼴 기둥 형태를 가지며 다수로 분리된 제2가이드라인층(DGL2)과 더불어 이격 공간(SB)을 갖는 제1가이드라인층(DGL1)을 갖는다.
제2실시예는 이와 같은 구조를 가지므로 제1실시예보다 더 넓은 공간을 제공할 수 있다. 따라서, 제2실시예는 침투된 수분이 일정시간 동안 채워질 수 있는 공간과 접착층(165)의 과잉 토출분을 수용할 수 있는 공간의 증가로 제1실시예보다 향상된 효과를 발현할 수 있다.
한편, 앞서 설명된 가이드라인(DGL)은 증착방식으로 구조물을 형성하고 이를 식각 및 패터닝함에 따라 형성된다. 가이드라인(DGL)은 이를 구성하는 재료, 식각 방식 및 식각 선택비 등에 따라 달라질 수 있다. 그러므로 가이드라인(DGL)의 형상은 제1 및 제2실시예에 한정되지 않고 또 다른 형상으로 나타날 수도 있다.
이상 본 발명은 수분(습기)이나 산소 등의 외기가 표시영역으로 침투하는 문제를 저지(또는 지연)함과 더불어 접착층의 범람을 방지할 수 있는 밀봉 구조를 기반으로 표시 패널의 수명을 향상할 수 있는 효과가 있다. 또한, 본 발명은 다목적 베리어 역할을 수행하는 구조물을 기반으로 표시 패널의 생산 수율 및 공정 신뢰성을 향상할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
150: 표시 패널 150a: 하부기판
AA: 표시영역 165: 접착층
DGL: 가이드라인 DGLI: 내측 가이드라인
DGLO: 외측 가이드라인 DGL1: 제1가이드라인층
DGL2: 제2가이드라인층

Claims (10)

  1. 하부기판;
    상기 하부기판 상에 위치하는 표시영역; 및
    상기 표시영역의 외측에 배치된 가이드라인을 포함하고,
    상기 가이드라인은
    상기 하부기판 상에 위치하고 이격 공간을 가지며 다수로 분리된 제1가이드라인층과,
    상기 제1가이드라인층 상에 위치하고 다수로 분리된 제2가이드라인층을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 가이드라인은
    상기 표시영역에 인접한 내측 가이드라인과,
    상기 하부기판의 에지에 인접한 외측 가이드라인을 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 내측 가이드라인과 상기 외측 가이드라인 사이에 위치하는 접착층을 더 포함하는 표시장치.
  4. 제2항에 있어서,
    상기 제1가이드라인층은
    수직 방향보다 수평 방향의 길이가 길고,
    사각형, 사다리꼴 또는 역 사다리꼴 형상을 갖는 표시장치.
  5. 제2항에 있어서,
    상기 제2가이드라인층은
    수평 방향보다 수직 방향의 길이가 길고,
    직사각형 기둥, 원기둥, 사다리꼴 기둥 또는 역 사다리꼴 기둥 형상을 갖는 표시장치.
  6. 제1항에 있어서,
    상기 가이드라인은
    상기 표시영역을 둘러싸는 폐곡선 형상을 갖는 표시장치.
  7. 제3항에 있어서,
    상기 접착층은
    상기 내측 가이드라인 및 상기 외측 가이드라인 중 하나 또는 둘을 덮으며 상기 제1가이드라인층과 상기 제2가이드라인층의 공간에 채워지는 표시장치.
  8. 제1항에 있어서,
    상기 제1가이드라인층과 상기 제2가이드라인층 중 하나 또는 둘은
    유기재료, 무기재료 또는 유무기 복합재료로 이루어진 표시장치.
  9. 하부기판;
    상기 하부기판 상에 위치하는 표시영역;
    상기 표시영역에 인접한 내측 가이드라인과, 상기 하부기판의 에지에 인접한 외측 가이드라인을 포함하는 가이드라인; 및
    상기 내측 가이드라인과 상기 외측 가이드라인 사이에 위치하는 접착층을 포함하고,
    상기 내측 가이드라인과 상기 외측 가이드라인은
    상기 하부기판 상에 위치하고 이격 공간을 가지며 다수로 분리된 제1가이드라인층과, 상기 제1가이드라인층 상에 위치하고 다수로 분리된 제2가이드라인층을 포함하는 표시장치.
  10. 제9항에 있어서,
    상기 접착층은
    상기 내측 가이드라인 및 상기 외측 가이드라인 중 하나 또는 둘을 덮으며 상기 제1가이드라인층과 상기 제2가이드라인층의 공간에 채워지는 표시장치.
KR1020160171881A 2016-12-15 2016-12-15 표시장치 KR20180069975A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160171881A KR20180069975A (ko) 2016-12-15 2016-12-15 표시장치
CN201711164846.9A CN108231828B (zh) 2016-12-15 2017-11-21 显示装置
US15/831,886 US10355066B2 (en) 2016-12-15 2017-12-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160171881A KR20180069975A (ko) 2016-12-15 2016-12-15 표시장치

Publications (1)

Publication Number Publication Date
KR20180069975A true KR20180069975A (ko) 2018-06-26

Family

ID=62561891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160171881A KR20180069975A (ko) 2016-12-15 2016-12-15 표시장치

Country Status (3)

Country Link
US (1) US10355066B2 (ko)
KR (1) KR20180069975A (ko)
CN (1) CN108231828B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766976B (zh) * 2018-05-21 2020-08-14 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN109309173B (zh) * 2018-11-07 2020-11-24 京东方科技集团股份有限公司 显示面板和显示装置
KR102551690B1 (ko) 2018-12-06 2023-07-05 삼성전자주식회사 접착 구조를 포함하는 전자 장치
CN109786573B (zh) * 2018-12-29 2021-10-22 厦门天马微电子有限公司 显示面板及其制造方法和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
JP2005340020A (ja) * 2004-05-27 2005-12-08 Hitachi Displays Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
KR101585244B1 (ko) * 2009-06-08 2016-01-13 엘지디스플레이 주식회사 백라이트 유닛 및 이를 구비한 액정표시장치
US9488772B2 (en) * 2011-07-11 2016-11-08 Seiko Epson Corporation Display device, electronic apparatus and illumination device
KR101915733B1 (ko) * 2013-08-02 2018-11-07 삼성디스플레이 주식회사 곡면표시장치
KR102117612B1 (ko) * 2013-08-28 2020-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102126714B1 (ko) * 2013-09-03 2020-06-26 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR20150092436A (ko) * 2014-02-04 2015-08-13 삼성디스플레이 주식회사 표시 장치
EP2960962B1 (en) * 2014-06-25 2020-04-01 LG Display Co., Ltd. Organic light emitting display apparatus
JP6544094B2 (ja) * 2015-07-08 2019-07-17 富士ゼロックス株式会社 情報処理装置、画像形成装置及びプログラム
KR102484136B1 (ko) * 2015-11-09 2023-01-05 삼성디스플레이 주식회사 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법

Also Published As

Publication number Publication date
US20180175130A1 (en) 2018-06-21
CN108231828B (zh) 2022-01-25
US10355066B2 (en) 2019-07-16
CN108231828A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US10014358B2 (en) Organic light emitting display having a first insulating layer and a gate metal layer constitute a first capacitor
KR102593455B1 (ko) 유기전계발광표시장치
CN108231828B (zh) 显示装置
KR101746841B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
US20180040684A1 (en) Display apparatus
KR102468861B1 (ko) 전계발광표시장치
KR101421288B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
US11871616B2 (en) Organic light emitting display device
KR20190026155A (ko) 전계발광표시장치 및 이의 제조방법
KR20160053043A (ko) 유기전계발광표시장치와 이의 제조방법
JP2008226483A (ja) 有機el表示装置
KR20160013460A (ko) 플렉서블 유기전계발광 표시장치
KR20210083824A (ko) 발광표시장치
KR102612371B1 (ko) 표시장치
US11997880B2 (en) Organic light emitting display device
KR102656842B1 (ko) 플렉서블 표시장치
KR102237834B1 (ko) 캡핑층을 구비한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20230085519A (ko) 발광표시장치 및 이의 제조방법
KR102563777B1 (ko) 유기전계발광표시장치
KR102638207B1 (ko) 표시장치
KR102569742B1 (ko) 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법
KR102593451B1 (ko) 표시장치와 이의 제조방법
KR20170071816A (ko) 유기전계발광표시장치 및 이의 제조방법
KR102593450B1 (ko) 유기발광 표시장치
KR102428433B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal