KR20180060311A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20180060311A
KR20180060311A KR1020160159666A KR20160159666A KR20180060311A KR 20180060311 A KR20180060311 A KR 20180060311A KR 1020160159666 A KR1020160159666 A KR 1020160159666A KR 20160159666 A KR20160159666 A KR 20160159666A KR 20180060311 A KR20180060311 A KR 20180060311A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
holes
organic light
Prior art date
Application number
KR1020160159666A
Other languages
Korean (ko)
Other versions
KR102683599B1 (en
Inventor
박해준
박종백
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160159666A priority Critical patent/KR102683599B1/en
Publication of KR20180060311A publication Critical patent/KR20180060311A/en
Application granted granted Critical
Publication of KR102683599B1 publication Critical patent/KR102683599B1/en

Links

Images

Classifications

    • H01L27/3258
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • H01L27/3211
    • H01L27/3246
    • H01L27/3248
    • H01L27/3262
    • H01L51/5253
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L2251/301
    • H01L2251/303
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

According to an embodiment of the present invention, an organic light emitting display device which can minimize a defect from occurring by out-gassing, and can improve reliability. The organic light emitting display device comprises: a display region; a non-display region outside the display region; a thin film transistor positioned in the display region; a protection layer positioned on the non-display region and the thin film transistor; a first electrode positioned on the protection layer, and connected to the thin film transistor; a bank layer arranged on one side of the first electrode, and exposing a part of the first electrode; a light emitting unit positioned on the first electrode; and a second electrode positioned on the light emitting unit, wherein the protection layer positioned on the non-display region includes a plurality of holes.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 아웃 개싱(out-gassing)에 의한 불량 발생을 최소화하고 신뢰성을 개선할 수 있는 유기 발광 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting diode (OLED) display, and more particularly, to an organic light emitting diode (OLED) display capable of minimizing occurrence of defects caused by out-gassing and improving reliability.

유기 발광 표시 장치(OLED)는 자체 발광형 표시 장치로서, 전자(electron) 주입을 위한 전극(cathode)과 정공(hole) 주입을 위한 전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 유기 발광 소자를 이용한 표시 장치이다. The organic light emitting diode (OLED) is a self-luminous display device in which electrons and holes are injected into the light emitting layer from an anode for injecting electrons and an anode for injecting holes, And emits light when an exciton in which injected electrons and holes are coupled falls from an excited state to a ground state.

유기 발광 표시 장치는 빛이 방출되는 방향에 따라서 상부 발광(Top Emission) 방식, 하부 발광(Bottom Emission) 방식 및 양면 발광(Dual Emission) 방식 등으로 나누어지고, 구동 방식에 따라서는 수동 매트릭스형(Passive Matrix)과 능동 매트릭스형(Active Matrix) 등으로 나누어질 수 있다.The organic light emitting display device is classified into a top emission type, a bottom emission type, and a dual emission type depending on a direction in which light is emitted, and a passive matrix type Matrix) and an active matrix (active matrix).

유기 발광 표시 장치는 액정 표시 장치(LCD)와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암비(contrast ratio: CR)도 우수하여, 차세대 디스플레이 장치로서 연구되고 있다.Unlike a liquid crystal display (LCD), an organic light emitting display does not require a separate light source and can be manufactured in a light and thin shape. In addition, the organic light emitting display device is not only advantageous from the viewpoint of power consumption by low voltage driving, but also has excellent color reproduction, response speed, viewing angle, and contrast ratio (CR) and is being studied as a next generation display device.

유기 발광 표시 장치는 수분 또는 산소에 취약하여, 유기 발광 표시 장치 내부로 수분 또는 산소가 침투되는 경우, 유기 발광 표시 장치의 금속 전극이 산화되거나 유기 발광층이 변질되면서 화소 수축(pixel shrinkage) 또는 흑점(dark spot) 등과 각종 화질 불량 및 수명 저하의 문제가 발생할 수 있다. The organic light emitting display device is vulnerable to moisture or oxygen, and when moisture or oxygen penetrates into the organic light emitting display device, the metal electrode of the organic light emitting display device is oxidized, or the organic light emitting layer is deteriorated and pixel shrinkage or black spots dark spot) and various other defects such as poor image quality and reduced life.

화소 수축 불량은 금속 전극과 유기 발광층의 계면이 수분 침투에 의해 산화 또는 변질됨으로써 화소의 가장 자리부터 검게 변하는 불량이며, 흑점 불량은 화소 수축 불량이 장시간 지속되어 악화되면서 화소 전체 면적이 검게 변색되는 불량으로, 상기 불량들은 유기 발광 표시 장치의 신뢰성에 심각한 영향을 줄 수 있다.The defective pixel shrinkage is a defect in which the interface between the metal electrode and the organic light emitting layer is oxidized or altered due to the infiltration of moisture, thereby changing to darkness from the edge of the pixel, and the defective black spot is deteriorated by the long- The defects can seriously affect the reliability of the OLED display.

또한 유기 발광 표시 장치의 발광부와 인접하여 위치한 복수의 유기물층에서 발생하는 아웃 개싱(out-gassing)에 의해 유기 발광 표시 장치의 성능이 저하되는 문제가 발생할 수 있다. Further, the performance of the organic light emitting diode display may be deteriorated due to out-gassing occurring in a plurality of organic layers disposed adjacent to the light emitting portion of the OLED display.

특히, 유기 발광 표시 장치가 경화(curing) 공정과 같은 제조 과정에서 UV(Ultra Violet)에 지속적으로 노출되는 경우, 유기 발광 표시 장치 내에서 발생한 아웃 개싱(out-gassing)에 의해 유기 발광 표시 장치의 발광부가 손상되면서, 화소 수축 또는 흑점 등과 같은 화질 불량 및 수명 저하의 문제가 발생할 수 있어 이에 대한 개선이 요구되고 있다.Particularly, when the organic light emitting display device is continuously exposed to UV (Ultra Violet) in a manufacturing process such as a curing process, out-gassing occurs in the organic light emitting display device, As the light emitting portion is damaged, defects such as image shrinkage or black spots may occur.

이에 본 발명의 발명자는 아웃 개싱(out-gassing)에 의한 불량 발생을 최소화하고 신뢰성을 개선할 수 있는 유기 발광 표시 장치를 발명하였다. Accordingly, the inventor of the present invention invented an organic light emitting display device capable of minimizing occurrence of defects due to out-gassing and improving reliability.

본 발명의 실시예에 따른 해결 과제는 비표시 영역의 평탄화층 상에 있는 보호층이 복수의 홀을 갖도록 구성되어 아웃 개싱(out-gassing)에 의한 불량 발생을 최소화하고 신뢰성을 개선할 수 있는 유기 발광 표시 장치를 제공하는 것을 목적으로 한다.A problem to be solved according to an embodiment of the present invention is that the protective layer on the planarization layer of the non-display area is configured to have a plurality of holes to minimize the occurrence of defects due to out-gassing, And an object thereof is to provide a light emitting display device.

본 발명의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The solutions according to the embodiments of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여, 비표시 영역의 평탄화층 상에 있는 보호층이 복수의 홀을 갖도록 구성하여 아웃 개싱(out-gassing)에 의한 불량 발생을 최소화하고 신뢰성 향상이 가능한 유기 발광 표시 장치가 제공된다.In order to solve the above-described problems, it is an object of the present invention to provide an organic light emitting diode display having a plurality of holes on a planarization layer of a non-display area, thereby minimizing the occurrence of defects caused by out-gassing, Device is provided.

본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 영역, 표시 영역 외곽에 있는 비표시 영역과, 표시 영역에 있는 박막 트랜지스터와, 박막 트랜지스터 및 비표시 영역 상에 있는 보호층과, 보호층 상에 있고, 박막 트랜지스터와 접속된 제 1 전극과, 제 1 전극의 일측 상에 배치되고, 제 1 전극의 일부를 노출시키는 뱅크층과, 제 1 전극 상에 있는 발광부 및 발광부 상에 있는 제 2 전극을 포함하고, 비표시 영역의 보호층은 복수의 홀을 포함한다. An OLED display according to an embodiment of the present invention includes a display region, a non-display region outside the display region, a thin film transistor in the display region, a protective layer on the thin film transistor and the non-display region, A bank layer disposed on one side of the first electrode and exposing a part of the first electrode; a bank layer formed on the light emitting section on the first electrode and a bank layer on the second electrode on the light emitting section; And the protective layer in the non-display area includes a plurality of holes.

또한 다른 측면에서, 표시 영역 및 비표시 영역을 갖는 기판, 기판 상에 있는 박막 트랜지스터, 박막 트랜지스터 상의 제 1 전극, 제 2 전극 및 제 1 전극과 제 2 전극 사이에 있는 발광부를 포함하는 유기 발광 표시 장치에 있어서, 비표시 영역에서 박막 트랜지스터 상에 있는 하부 평탄화층 및 하부 평탄화층 상에 복수의 홀을 갖는 보호층을 포함하고, 보호층에 구비된 복수의 홀을 통해 하부 평탄화층의 아웃 개싱(out-gassing)이 배출될 수 있다. In another aspect, there is provided an organic light emitting display comprising a substrate having a display region and a non-display region, a thin film transistor on the substrate, a first electrode, a second electrode on the thin film transistor, and a light emitting portion between the first electrode and the second electrode A device, comprising: a lower planarization layer on a thin film transistor in a non-display area; and a protection layer having a plurality of holes on the lower planarization layer, wherein outgassing of the lower planarization layer through a plurality of holes in the protection layer out-gassing may be evacuated.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예에 따른 유기 발광 표시 장치는 비표시 영역에서 하부 평탄화층 상에 있는 보호층이 복수의 홀을 갖도록 구성되어, 보호층에 구비된 복수의 홀을 통해 하부 평탄화층의 아웃 개싱(out-gassing)이 용이하게 배출될 수 있으므로, 유기 발광 표시 장치 내부의 아웃 개싱(out-gassing)의 잔류를 최소화 할 수 있다. The organic light emitting display according to an embodiment of the present invention is configured such that the protective layer on the lower planarization layer in the non-display area has a plurality of holes, and the outgassing of the lower planarization layer out-gassing can be easily discharged, thereby minimizing the out-gassing residue inside the OLED display.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치는 보호층에 구비된 복수의 홀을 통해 아웃 개싱(out-gassing)이 배출될 수 있으므로, 아웃 개싱에 의한 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.In addition, since the out-gassing can be discharged through the plurality of holes provided in the protective layer, the organic light emitting display according to the embodiment of the present invention can prevent out- And the reliability of the organic light emitting display device can be improved.

본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.The scope of the claims is not limited by the matters described in the contents of the invention, as the contents of the invention described in the problems, the solutions to the problems and the effects to be solved do not specify essential features of the claims.

도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 구조를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 회로 구성을 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 서브 화소의 회로 구성 예시도이다.
도 4는 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면 구조를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 4의 A-A'의 단면 구조를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 5의 B의 단면 구조를 확대하여 나타낸 도면이다.
FIG. 1 is a diagram showing a schematic structure of an organic light emitting diode display according to an embodiment of the present invention. Referring to FIG.
2 is a schematic circuit diagram of an OLED display according to an embodiment of the present invention.
3 is a circuit diagram of a sub-pixel of an organic light emitting display according to an embodiment of the present invention.
4 is a plan view illustrating an organic light emitting display according to an exemplary embodiment of the present invention.
5 is a cross-sectional view taken along the line A-A 'in FIG. 4 of the OLED display according to the embodiment of the present invention.
6 is an enlarged view of a cross-sectional structure of FIG. 5B of an OLED display according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.Also, the first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 도면을 참조하여 본 발명에 대해 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 구조를 나타내는 도면이다.FIG. 1 is a diagram showing a schematic structure of an organic light emitting diode display according to an embodiment of the present invention. Referring to FIG.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 영상 처리부(11), 타이밍 제어부(12), 데이터 구동부(13), 게이트 구동부(14) 및 표시 패널(15)을 포함한다.1, an OLED display 100 according to an exemplary embodiment of the present invention includes an image processing unit 11, a timing controller 12, a data driver 13, a gate driver 14, 15).

영상 처리부(11)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(11)는 데이터 인에이블 신호(DE) 외에도 수직 동기 신호, 수평 동기 신호 및 클럭 신호 중 하나 이상을 출력할 수 있다. 영상 처리부(11)는 시스템 회로 기판에 IC(Integrated Circuit) 형태로 형성된다.The image processing unit 11 outputs a data enable signal DE together with a data signal DATA supplied from the outside. The image processing unit 11 can output at least one of a vertical synchronization signal, a horizontal synchronization signal, and a clock signal in addition to the data enable signal DE. The image processing unit 11 is formed on the system circuit board in the form of an IC (Integrated Circuit).

타이밍 제어부(12)는 영상 처리부(11)로부터 데이터 인에이블 신호(DE) 또는 수직 동기 신호, 수평 동기 신호 및 클럭 신호 등을 포함하는 구동 신호와 더불어 데이터 신호(DATA)를 공급받는다.The timing controller 12 receives a data signal DATA from a video processor 11 in addition to a data enable signal DE or a driving signal including a vertical synchronizing signal, a horizontal synchronizing signal and a clock signal.

타이밍 제어부(12)는 구동 신호에 기초하여 게이트 구동부(14)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 구동부(13)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 출력한다. 타이밍 제어부(12)는 제어 회로 기판에 IC 형태로 형성된다.The timing control unit 12 generates a gate timing control signal GDC for controlling the operation timing of the gate driving unit 14 and a data timing control signal DDC for controlling the operation timing of the data driving unit 13, . The timing control section 12 is formed on the control circuit board in the form of an IC.

데이터 구동부(13)는 타이밍 제어부(12)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 타이밍 제어부(12)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준 전압으로 변환하여 출력한다. 데이터 구동부(13)는 복수의 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(13)는 데이터 회로 기판에 IC 형태로 형성된다.The data driver 13 samples and latches the data signal DATA supplied from the timing controller 12 in response to the data timing control signal DDC supplied from the timing controller 12 and converts the sampled data signal into a gamma reference voltage . The data driver 13 outputs the data signal DATA through the plurality of data lines DL1 to DLn. The data driver 13 is formed on the data circuit board in the form of an IC.

게이트 구동부(14)는 타이밍 제어부(12)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 게이트 신호를 출력한다. 게이트 구동부(14)는 복수의 게이트 라인들(GL1 ~ GLm)을 통해 게이트 신호를 출력한다. 게이트 구동부(14)는 게이트 회로 기판에 IC 형태로 형성되거나, 표시 패널(15) 상에 게이트 인 패널(Gate In Panel: GIP) 방식으로 형성될 수 있다.The gate driver 14 outputs a gate signal in response to the gate timing control signal GDC supplied from the timing controller 12. [ The gate driver 14 outputs a gate signal through the plurality of gate lines GL1 to GLm. The gate driver 14 may be formed on the gate circuit board in the form of an IC or may be formed on the display panel 15 in a gate in panel (GIP) manner.

표시 패널(15)은 데이터 구동부(13) 및 게이트 구동부(14)로부터 공급된 데이터 신호(DATA) 및 게이트 신호에 대응하여 영상을 표시한다. 표시 패널(15)은 영상을 표시하는 복수의 서브 화소들(SP)을 포함한다.The display panel 15 displays an image corresponding to the data signal DATA and the gate signal supplied from the data driver 13 and the gate driver 14. The display panel 15 includes a plurality of sub-pixels SP for displaying an image.

유기 발광 표시 장치(100)의 구조에 따라, 복수의 서브 화소들(SP)은 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함하거나, 백색 서브 화소, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있다. 또한 서브 화소들(SP)은 발광 특성에 따라 하나 이상의 서로 다른 발광 면적을 가질 수 있다.According to the structure of the OLED display 100, the plurality of sub-pixels SP includes a red sub-pixel, a green sub-pixel and a blue sub-pixel, or a white sub-pixel, a red sub- Pixel. In addition, the sub-pixels SP may have one or more different emission areas depending on the emission characteristics.

본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 TV, 모바일(Mobile), 테블릿 PC(Tablet PC), 모니터(Monitor), 노트북 컴퓨터(Laptop Computer), 차량용 표시 장치, 및 차량용 조명 장치 등을 포함한 표시 장치 등에 적용될 수 있다. 또는 웨어러블(wearable) 표시 장치, 폴더블(foldable) 표시 장치 및 롤러블(rollable) 표시 장치 등에도 적용될 수 있다.The OLED display 100 according to the exemplary embodiment of the present invention may be applied to a display device such as a TV, a mobile device, a tablet PC, a monitor, a laptop computer, a vehicle display device, And the like. Or a wearable display device, a foldable display device, and a rollable display device.

도 2는 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 회로 구성을 나타내는 도면이다.2 is a schematic circuit diagram of an OLED display according to an embodiment of the present invention.

또한 도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 서브 화소의 회로 구성 예시도이다. 3 is a circuit diagram of a sub-pixel of an organic light emitting display according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 하나의 서브 화소에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광 다이오드(OLED)가 포함된다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.2, a switching transistor SW, a driving transistor DR, a capacitor Cst, and a compensation circuit CC are connected to one sub-pixel of the OLED display 100 according to an exemplary embodiment of the present invention. And an organic light emitting diode (OLED). The organic light emitting diode OLED operates to emit light in accordance with the driving current generated by the driving transistor DR.

스위칭 트랜지스터(SW)는 제 1a 게이트 라인(GL1a)을 통해 공급된 게이트 신호에 응답하여 제 1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 고전위 전원 배선(VDD)과 저전위 전원 배선(VGND) 사이로 구동 전류가 흐르도록 동작한다.The switching transistor SW is operated so that the data signal supplied through the first data line DL1 is stored as a data voltage in the capacitor Cst in response to the gate signal supplied through the first gate line GL1a. The driving transistor DR operates so that a driving current flows between the high potential power supply wiring VDD and the low potential power supply wiring VGND in accordance with the data voltage stored in the capacitor Cst.

보상 회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 보상 회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 레퍼런스 라인(VREF)은 보상 회로(CC)의 초기화 전압 등을 데이터 구동부에 전달하는 라인일 수 있다. 보상 회로(CC)의 구성은 보상 방법에 따라 다양하게 구성될 수 있으며, 본 명세서에서는 도 3을 참조하여 예시적으로 하나의 보상 회로에 대해 설명한다.The compensation circuit CC is a circuit for compensating the threshold voltage and the like of the driving transistor DR. The compensation circuit CC consists of one or more thin film transistors and a capacitor. The reference line VREF may be a line for transmitting the initialization voltage of the compensation circuit CC to the data driver. The configuration of the compensation circuit CC may be variously configured according to the compensation method, and one compensation circuit will be exemplarily described with reference to FIG. 3 herein.

도 3에 도시된 바와 같이, 보상 회로(CC)에는 센싱 트랜지스터(ST)와 레퍼런스 라인(VREF)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 라인과 유기 발광 다이오드(OLED)의 애노드 전극 사이(이하 센싱 노드)에 접속된다. 센싱 트랜지스터(ST)는 레퍼런스 라인(VREF)을 통해 전달되는 초기화 전압(또는 센싱 전압)을 센싱 노드에 공급하거나 센싱 노드의 전압 또는 전류를 센싱할 수 있도록 동작한다.As shown in Fig. 3, the compensation circuit CC includes a sensing transistor ST and a reference line VREF. The sensing transistor ST is connected between a source line of the driving transistor DR and an anode electrode of the organic light emitting diode OLED (hereinafter referred to as a sensing node). The sensing transistor ST operates to supply the initialization voltage (or sensing voltage) transmitted through the reference line VREF to the sensing node or to sense the voltage or current of the sensing node.

스위칭 트랜지스터(SW)는 제 1a 게이트 라인(GL1a)에 게이트 전극이 연결되고, 제 1 데이터 라인(DL1)에 제 1 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 제 2 전극이 연결된다. The switching transistor SW has a gate electrode connected to the first gate line GL1a and a first electrode connected to the first data line DL1 and a second electrode connected to the gate electrode of the driving transistor DR .

구동 트랜지스터(DR)는 스위칭 트랜지스터(SW)의 제 2 전극에 게이트 전극이 연결되고, 제 1 전원 배선(VDD)에 제 1 전극이 연결되고, 유기 발광 다이오드(OLED)의 애노드 전극에 제 2 전극이 연결된다. The driving transistor DR has a gate electrode connected to the second electrode of the switching transistor SW and a first electrode connected to the first power supply line VDD and a second electrode connected to the anode electrode of the organic light emitting diode OLED. Lt; / RTI >

커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 제 1 전극이 연결되고, 유기 발광 다이오드(OLED)의 애노드 전극에 제 2 전극이 연결된다.In the capacitor Cst, the first electrode is connected to the gate electrode of the driving transistor DR, and the second electrode is connected to the anode electrode of the organic light emitting diode OLED.

유기 발광 다이오드(OLED)는 구동 트랜지스터(DR)의 제 2 전극에 애노드 전극이 연결되고 제 2 전원 배선(VGND)에 캐소드 전극이 연결된다. In the organic light emitting diode OLED, the anode electrode is connected to the second electrode of the driving transistor DR and the cathode electrode is connected to the second power supply line VGND.

센싱 트랜지스터(ST)는 제 1b 게이트 라인(GL1b)에 게이트 전극이 연결되고, 레퍼런스 라인(VREF)에 제 1 전극이 연결되고, 센싱 노드인 구동 트랜지스터(DR)의 제 2 전극 및 유기 발광 다이오드(OLED)의 애노드 전극에 제 2 전극이 연결된다.The sensing transistor ST has a gate electrode connected to the first gate line GL1b, a first electrode connected to the reference line VREF, a second electrode of the driving transistor DR, which is a sensing node, The second electrode is connected to the anode electrode of the OLED.

예를 들어서, 센싱 트랜지스터(ST)의 동작 시간은 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사 또는 동일하거나 다를 수 있다. 레퍼런스 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시 기간 또는 N 프레임(N은 1 이상의 정수) 기간 동안 서브 화소의 센싱 노드를 센싱하고 센싱 결과를 생성할 수 있게 된다.For example, the operating time of the sensing transistor ST may be similar to, or the same as, or different from the switching transistor SW depending on the compensation algorithm (or the configuration of the compensation circuit). The reference line VREF may be connected to the data driver. In this case, the data driver can sense the sensing node of the sub-pixel during the non-display period of the real time image, or the N frame (N is an integer of 1 or more) and generate the sensing result.

또한, 센싱 결과에 따른 보상 대상은 디지털 형태의 데이터 신호, 아날로그 형태의 데이터 신호 또는 감마 등이 될 수 있다. 그리고 센싱 결과를 기반으로 보상 신호(또는 보상 전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.In addition, the compensation target according to the sensing result may be a digital data signal, an analog data signal, gamma, or the like. The compensation circuit for generating the compensation signal (or the compensation voltage) based on the sensing result may be implemented in the interior of the data driver, in the timing controller, or in a separate circuit.

또한 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기 발광 다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브 화소를 일례로 설명하였지만, 보상회로(CC)가 추가되는 경우, 3T2C, 4T2C, 5T1C, 6T1C, 6T2C, 7T1C 등으로 다양하게 구성될 수 있다.3, a sub-pixel of a 3T (Capacitor) structure including a switching transistor SW, a driving transistor DR, a capacitor Cst, an organic light emitting diode OLED, and a sensing transistor ST is referred to as a However, when the compensation circuit CC is added, it can be variously configured as 3T2C, 4T2C, 5T1C, 6T1C, 6T2C, 7T1C, and the like.

또한, 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 센싱 트랜지스터(ST)와 같은 박막 트랜지스터들(TFT)은 비정질 실리콘(amorphous silicon: a-Si), 다결정 실리콘(polycrystalline silicon: poly-Si), 산화물(oxide) 반도체 또는 유기물(organic)로 이루어진 반도체층을 기반으로 다양하게 구현될 수 있다.The thin film transistors (TFT) such as the switching transistor SW, the driving transistor DR and the sensing transistor ST may be formed of amorphous silicon (a-Si), polycrystalline silicon (poly-Si) And may be variously implemented based on a semiconductor layer made of an oxide semiconductor or an organic material.

도 4는 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면 구조를 나타내는 도면이다.4 is a plan view illustrating an organic light emitting display according to an exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 표시 패널(15)은 표시 영역(16) 및 표시 영역(16)의 외곽에 있는 비표시 영역(17)을 포함한다. 4, the display panel 15 of the OLED display 100 according to the embodiment of the present invention includes a display region 16 and a non-display region 17 located outside the display region 16, .

보다 구체적으로, 표시 패널(15)의 제 1 기판(110)은 복수의 서브 화소들(SP)이 형성된 표시 영역(16)과 제 1 게이트 구동부(14a), 제 2 게이트 구동부(14b), 고전위 전원 배선(VDD), 저전위 전원 배선(VGND), 레퍼런스 라인(VREF) 및 패드부(18)가 형성된 비표시 영역(17)을 포함하여 이루어진다. More specifically, the first substrate 110 of the display panel 15 includes a display region 16 in which a plurality of sub-pixels SP are formed, a first gate driver 14a, a second gate driver 14b, And a non-display area 17 in which the upper power supply wiring VDD, the lower potential power supply wiring VGND, the reference line VREF, and the pad unit 18 are formed.

패드부(18)는 제 1 기판(110)의 상부 외곽의 비표시 영역(17)에 형성된다. 패드부(18)는 외부 회로 기판과 전기적으로 연결되는 패드 영역이다. 패드부(18)는 예를 들어서, 데이터 구동부가 실장된 데이터 회로 기판 또는 타이밍 제어부가 실장된 제어 회로 기판 등에 연결된다.The pad portion 18 is formed in the non-display region 17 on the upper outer side of the first substrate 110. [ The pad portion 18 is a pad region electrically connected to the external circuit board. The pad portion 18 is connected to, for example, a data circuit board on which the data driver is mounted or a control circuit board on which the timing controller is mounted.

제 1 게이트 구동부(14a) 및 제 2 게이트 구동부(14b)는 표시 패널(15) 상에 게이트 인 패널(Gate In Panel: GIP) 방식으로 형성된 게이트 구동부이며, 표시 영역(16)에 형성된 서브 화소들(SP)에 게이트 신호를 출력하는 회로이다. 제 1 게이트 구동부(14a)는 표시 영역(16) 좌측의 비표시 영역(17)에 형성되어 표시 영역(16)에 게이트 신호를 공급하고, 제 2 게이트 구동부(14b)는 표시 영역(16)의 우측의 비표시 영역(17)에 형성되어 표시 영역(16)에 게이트 신호를 공급한다.The first gate driver 14a and the second gate driver 14b are gate drivers formed on the display panel 15 in a gate in panel (GIP) And outputs a gate signal to the control signal SP. The first gate driver 14a is formed in the non-display area 17 on the left side of the display area 16 and supplies a gate signal to the display area 16, And the gate signal is supplied to the display region 16 in the non-display region 17 on the right side.

본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)을 포함하여 구성되며, 제 1 기판(110)의 상부 외곽의 패드부(18)와 표시 영역(16) 사이의 비표시 영역(17)에 배치된다. The power supply wiring of the OLED display 100 according to the embodiment of the present invention includes a high potential power supply line VDD, a low potential power supply line VGND, and a reference line VREF, Display region 17 between the pad portion 18 and the display region 16 on the upper side of the display region 16. [

보다 구체적으로, 고전위 전원 배선(VDD)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 고전위 전원을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하는 라인이다. More specifically, the high-potential power supply line VDD is a line for transmitting a high-potential power supplied from the outside, such as a power supply unit, to the sub-pixels SP formed in the display region 16 through the pad unit 18.

또한 저전위 전원 배선(VGND)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 저전위 전원(또는 그라운드 전원)을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하는 라인이다. The low potential power supply line VGND is connected to a line for transmitting a low potential power (or ground power) supplied from the outside such as a power supply unit to the sub pixels SP formed in the display region 16 through the pad portion 18 to be.

또한 레퍼런스 라인(VREF)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 초기화 전압(또는 센싱 전압)을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하거나 센싱 결과를 데이터 구동부에 전달하는 라인이다. The reference line VREF transfers the initialization voltage (or sensing voltage) supplied from the outside such as a power supply unit to the sub pixels SP formed in the display region 16 through the pad unit 18, To the driving unit.

본 발명의 실시예에 따른 전원 배선, 즉 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)은 반드시 도 4에 도시된 배치 구조에 한정되지 않는 것은 아니며, 다양한 위치 및 다양한 개수로 배치될 수 있다. 즉, 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF) 중 적어도 하나를 포함하도록 구성될 수 있다.The power supply wiring, that is, the high-potential power supply line VDD, the low-potential power supply line VGND, and the reference line VREF according to the embodiment of the present invention is not necessarily limited to the arrangement structure shown in FIG. 4, And may be arranged in various numbers. That is, the power supply wiring may be configured to include at least one of the high potential power supply wiring VDD, the low potential power supply wiring VGND, and the reference line VREF.

도 5는 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 4의 A-A'의 단면 구조를 나타내는 도면이다. 5 is a cross-sectional view taken along the line A-A 'in FIG. 4 of the OLED display according to the embodiment of the present invention.

도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 기판(110), 기판(110) 상에 위치하는 박막 트랜지스터(Thin Film Transistor, 120)와 제 1 전극(140), 제 2 전극(150) 및 제 1 전극(140)과 제 2 전극(150) 사이에 위치하고 복수의 유기물층과 유기 발광층(Organic Light Emitting Layer: EML)으로 이루어진 발광부(145)를 갖는 유기 발광 다이오드(OLED)를 포함하여 구성된다. 5, an OLED display 100 according to an exemplary embodiment of the present invention includes a substrate 110, a thin film transistor 120 disposed on the substrate 110, a first electrode 140, A second electrode 150 and an organic light emitting diode 145 disposed between the first electrode 140 and the second electrode 150 and having a plurality of organic layers and a light emitting portion 145 formed of an organic light emitting layer (EML) (OLED).

유기 발광 표시 장치(100)는 복수의 서브 화소(Sub Pixel: SP)를 포함한다. 서브 화소는 실제 빛이 발광되는 최소 단위의 영역을 말한다. 또한, 복수의 서브 화소가 모여 백색의 광을 표현할 수 있는 최소의 군으로 이루어질 수 있으며, 예를 들어, 세 개의 서브 화소가 하나의 군으로서, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소가 하나의 군을 이룰 수 있다. 그러나, 이에 한정된 것은 아니며, 다양한 서브 화소 설계가 가능하다. 도 5에서는 설명의 편의를 위해 유기 발광 표시 장치(100)의 복수의 서브 화소 중 하나의 서브 화소만을 도시하였다.The OLED display 100 includes a plurality of sub pixels (SPs). The sub-pixel is a minimum unit area in which the actual light is emitted. In addition, a plurality of sub-pixels may be gathered to form a minimum group capable of expressing white light. For example, three sub-pixels may be a group, and red sub-pixels, green sub- Of the population. However, the present invention is not limited thereto, and various sub-pixel designs are possible. In FIG. 5, only one sub-pixel of the plurality of sub-pixels of the organic light emitting display 100 is illustrated for convenience of explanation.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 상기 복수의 서브 화소(SP)를 포함하는 표시 영역(DA, 16) 및 표시 영역(16)의 외곽에 있는 비표시 영역(NDA, 17)을 포함하여 구성된다. The OLED display 100 according to the embodiment of the present invention includes a display area DA 16 including the plurality of sub pixels SP and a non-display area NDA , 17).

표시 영역(DA, 16)은 박막 트랜지스터(120) 및 박막 트랜지스터(120) 상에 발광부(145)를 갖는 유기 발광 다이오드(OLED)를 포함하며, 비표시 영역(NDA, 17)은 게이트 인 패널(Gate In Panel: GIP) 방식으로 이루어진 제 2 게이트 구동부(14b) 및 저전위 전원 배선(VGND)과 제 1 전극(140)이 전기적으로 연결되는 저전위 전원 배선 컨택부(VGND Contact)를 포함할 수 있다.The display area DA 16 includes an organic light emitting diode OLED having a thin film transistor 120 and a light emitting part 145 on the thin film transistor 120. The non-display area NDA 17 is a gate- A second gate driver 14b of a gate in panel (GIP) scheme and a low potential power wiring contact VGND contact electrically connected to the first electrode 140 and the low potential power supply line VGND .

도 5를 참조하면, 기판(110)은 유기 발광 표시 장치(100)의 다양한 구성 요소들을 지지하기 위한 것으로 절연 물질로 형성된다. 기판(110)은 글래스(Glass) 뿐만 아니라, 유연한 특성을 갖는 플렉서블(flexible) 기판으로 이루어질 수 있으며, 예를 들어서, PET(Polyethylene Terephthalate), PEN(Polyethylene Naphthalate), 폴리이미드(Polyimide) 등의 플라스틱 기판 등으로 이루어질 수 있다.Referring to FIG. 5, the substrate 110 is formed of an insulating material for supporting various components of the OLED display 100. The substrate 110 may be formed of not only glass but also a flexible substrate having a flexible property. Examples of the substrate 110 include plastic such as PET (polyethylene terephthalate), PEN (polyethylene naphthalate), and polyimide A substrate or the like.

기판(110) 상에는 기판(110) 및 외부로부터의 불순 원소의 침투를 차단하고 유기 발광 표시 장치(100)의 다양한 구성 요소들을 보호하기 위한 버퍼층(115)이 형성될 수 있다. 버퍼층(115)은 예를 들어 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 복수층 구조로 형성될 수 있다. 버퍼층(115)은 유기 발광 표시 장치(200)의 구조나 특성에 따라 생략될 수도 있다.A buffer layer 115 may be formed on the substrate 110 to block penetration of impurities from the substrate 110 and from the outside and to protect various components of the organic light emitting display 100. The buffer layer 115 may be formed as a single layer or a multilayer structure of, for example, a silicon oxide film (SiOx) or a silicon nitride film (SiNx). The buffer layer 115 may be omitted depending on the structure and characteristics of the organic light emitting diode display 200.

버퍼층(115) 상에는 반도체층(121), 게이트 전극(123), 제 1 소스 및 드레인 전극(125) 및 제 2 소스 및 드레인 전극(129)을 포함하는 박막 트랜지스터(120)가 형성된다. A thin film transistor 120 including a semiconductor layer 121, a gate electrode 123, a first source and drain electrode 125, and a second source and drain electrode 129 is formed on the buffer layer 115.

구체적으로, 기판(110) 상에 반도체층(121)이 형성되고, 반도체층(121) 상에 반도체층(121)과 게이트 전극(123)을 절연시키기 위한 게이트 절연층(122)이 형성된다. Specifically, a semiconductor layer 121 is formed on the substrate 110, and a gate insulating layer 122 is formed on the semiconductor layer 121 to insulate the semiconductor layer 121 from the gate electrode 123.

게이트 전극(123) 상에는 게이트 전극(123)과 제 1 소스 및 드레인 전극(125)을 절연시키기 위한 층간 절연층(124)이 형성된다. An interlayer insulating layer 124 for insulating the gate electrode 123 and the first source and drain electrodes 125 is formed on the gate electrode 123.

층간 절연층(124) 상에는 반도체층(121)과 각각 접하는 제 1 소스 및 드레인 전극(125)이 형성된다. 제 1 소스 및 드레인 전극(125)은 층간 절연층(124)에 구비된 컨택홀을 통해 반도체층(121)과 전기적으로 연결된다.On the interlayer insulating layer 124, first source and drain electrodes 125, which are in contact with the semiconductor layer 121, respectively, are formed. The first source and drain electrodes 125 are electrically connected to the semiconductor layer 121 through contact holes provided in the interlayer insulating layer 124.

반도체층(121)은 비정질 실리콘(amorphous silicon: a-Si), 다결정 실리콘(polycrystalline silicon: poly-Si), 산화물(oxide) 반도체 또는 유기물 (organic) 반도체 등으로 형성될 수 있다. 반도체층(121)이 산화물 반도체로 이루어지는 경우, IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 중 어느 하나의 물질로 이루어질 수 있으나 이에 한정되지 않는다.The semiconductor layer 121 may be formed of an amorphous silicon (a-Si), a polycrystalline silicon (poly-Si), an oxide semiconductor, an organic semiconductor, or the like. When the semiconductor layer 121 is made of an oxide semiconductor, it may be made of any one of indium gallium zinc oxide (IGZO), zinc tin oxide (ZTO), indium zinc oxide (IZO), and indium tin zinc oxide But is not limited thereto.

게이트 절연층(122)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등과 같은 무기 절연 물질로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다. The gate insulating layer 122 may be formed of a single layer or a multilayer structure made of an inorganic insulating material such as a silicon oxide film (SiOx), a silicon nitride film (SiNx), or the like.

게이트 전극(123)은 게이트 신호를 박막 트랜지스터(120)에 전달하는 기능을 수행하고, 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있으며, 상기 금속 또는 이들의 합금으로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다. The gate electrode 123 performs a function of transmitting a gate signal to the thin film transistor 120 and includes at least one of aluminum (Al), molybdenum (Mo), titanium (Ti), and copper (Cu) And may be formed of a single layer or a multilayer structure of the metal or an alloy thereof.

제 1 소스 및 드레인 전극(125)은 외부에서 전달되는 전기적인 신호가 박막 트랜지스터(120)에서 발광부(145)로 전달되도록 하는 역할을 한다. 제 1 소스 및 드레인 전극(125)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있고, 상기 금속 또는 이들의 합금으로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다.The first source and drain electrodes 125 serve to transmit an external electrical signal from the thin film transistor 120 to the light emitting unit 145. The first source and drain electrodes 125 may be formed of at least one of aluminum (Al), molybdenum (Mo), titanium (Ti), and copper (Cu), or an alloy thereof. Layer structure or a multi-layer structure.

제 1 소스 및 드레인 전극(125) 상에는 제 1 평탄화층(126)이 형성된다. 제 1 평탄화층(126)은 박막 트랜지스터(120) 상부를 평탄화하는 기능을 한다. 제 1 평탄화층(126)은 단일층 또는 복수층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 예를 들어서, 제 1 평탄화층(126)은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl) 중 어느 하나로 이루어질 수 있다. A first planarization layer 126 is formed on the first source and drain electrodes 125. The first planarization layer 126 functions to flatten the upper surface of the thin film transistor 120. The first planarization layer 126 may be composed of a single layer or a plurality of layers, and may be formed of an organic material. For example, the first planarization layer 126 may be formed of any one of polyimide and photoacryl.

제 1 평탄화층(126) 상에는 제 2 소스 및 드레인 전극(129)이 형성된다. 제 2 소스 및 드레인 전극(129)은 제 1 평탄화층(126)에 구비된 컨택홀을 통해 제 1 소스 및 드레인 전극(125)과 전기적으로 연결되며, 외부에서 전달되는 전기적인 신호를 발광부(145)로 전달하는 역할을 한다. A second source and drain electrode 129 is formed on the first planarization layer 126. The second source and drain electrodes 129 are electrically connected to the first source and drain electrodes 125 through the contact holes formed in the first planarization layer 126 and electrically transmit external electrical signals to the light- 145).

제 2 소스 및 드레인 전극(129)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있고, 상기 금속 또는 이들의 합금으로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다.The second source and drain electrodes 129 may be formed of at least one of aluminum (Al), molybdenum (Mo), titanium (Ti), and copper (Cu), or an alloy thereof. Layer structure or a multi-layer structure.

제 2 소스 및 드레인 전극(129) 상에는 보호층(127)이 형성된다. 보호층(127)은 제 2 소스 및 드레인 전극(129)을 덮도록 형성되며 박막 트랜지스터(120)를 보호하는 역할을 한다. 보호층(127)은 무기 절연 물질로 이루어질 수 있으며, 예를 들어서, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등과 같은 무기 절연 물질로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다.A protective layer 127 is formed on the second source and drain electrodes 129. The protective layer 127 is formed to cover the second source and drain electrodes 129 and protects the thin film transistor 120. The protective layer 127 may be formed of an inorganic insulating material and may be formed of a single layer or a multilayer structure of an inorganic insulating material such as a silicon oxide film (SiOx), a silicon nitride film (SiNx), or the like.

보호층(127) 상에는 제 2 평탄화층(130)이 형성된다. 제 2 평탄화층(130)은 제 2 소스 및 드레인 전극(129) 및 보호층(127) 상부를 평탄화하는 기능을 한다. 제 2 평탄화층(130)은 단일층 또는 복수층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 또한 제 2 평탄화층(130)은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl) 중 어느 하나로 이루어질 수 있다.A second planarization layer 130 is formed on the protective layer 127. The second planarization layer 130 functions to planarize the second source and drain electrodes 129 and the protective layer 127. The second planarization layer 130 may be composed of a single layer or a plurality of layers, and may be formed of an organic material. In addition, the second planarization layer 130 may be formed of any one of polyimide and photo acryl.

또한, 제 2 평탄화층(130)은 각각의 서브 화소에서 박막 트랜지스터(120)와 제 1 전극(140)을 전기적으로 연결하기 위한 애노드 컨택홀(135)을 포함한다. The second planarization layer 130 includes an anode contact hole 135 for electrically connecting the thin film transistor 120 to the first electrode 140 in each sub-pixel.

본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 보호층(127)의 상부 또는 하부에 적어도 하나의 평탄화층을 포함하도록 구성될 수 있다. The organic light emitting diode display 100 according to the embodiment of the present invention may be configured to include at least one planarization layer on the top or bottom of the passivation layer 127. [

도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 박막 트랜지스터(120) 상에 위치하는 하부 평탄화층인 제 1 평탄화층(126) 및 제 1 평탄화층(126) 상에 위치하는 상부 평탄화층인 제 2 평탄화층(130)을 포함하여 구성될 수 있다. 5, an OLED display 100 according to an exemplary embodiment of the present invention includes a first planarization layer 126 and a second planarization layer 126, which are a lower planarization layer 126 and a second planarization layer 126, And a second planarization layer 130, which is an upper planarization layer, located on the second planarization layer 130.

이와 같은 이중층의 평탄화층을 적용하는 경우, 제 1 소스 및 드레인 전극(125)의 상부에 제 2 소스 및 드레인 전극(129)을 추가적으로 배치하고, 제 1 소스 및 드레인 전극(125)과 제 2 소스 및 드레인 전극(129)을 전기적으로 연결함으로써 소스 및 드레인 전극 및 배선의 저항을 낮출 수 있다. 또한, 전극 및 배선 사이의 간격을 최소화할 수 있으므로 전극 및 배선의 배치 및 설계가 용이해질 수 있다. When such a double-layered planarization layer is applied, second source and drain electrodes 129 are additionally disposed on top of the first source and drain electrodes 125, and first and second source and drain electrodes 125, And the drain electrode 129 are electrically connected to each other, the resistance of the source and drain electrodes and the wiring can be lowered. Further, since the interval between the electrodes and the wiring can be minimized, the arrangement and design of the electrodes and the wiring can be facilitated.

본 명세서에서는 설명의 편의를 위해, 유기 발광 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중에서 제 1 전극(140)과 전기적으로 연결된 구동 트랜지스터(120)만을 도시하였다. 각각의 서브 화소는 스위칭 트랜지스터나 커패시터 등이 더 포함될 수 있다.Only the driving transistor 120 electrically connected to the first electrode 140 among the various thin film transistors that may be included in the organic light emitting diode display 100 are illustrated for convenience of explanation. Each sub-pixel may further include a switching transistor, a capacitor, and the like.

제 1 전극(140)은 제 2 평탄화층(130) 상에 형성된다. 제 1 전극(140)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 형성되어 발광부(145)의 유기 발광층(EML)에 정공(hole)을 공급하는 역할을 한다. 제 1 전극(140)은 제 2 평탄화층(130)에 구비된 애노드 컨택홀(135)을 통해 박막 트랜지스터(120)와 전기적으로 연결되고, 예를 들어서, 박막 트랜지스터(120)의 제 2 소스 및 드레인 전극(129)과 전기적으로 연결될 수 있다. 또한 제 1 전극(140)은 서브 화소 별로 이격되어 배치된다. 제 1 전극(140)은 투명 도전성 물질로 형성되고, 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO) 등과 같은 물질로 형성될 수 있다.The first electrode 140 is formed on the second planarization layer 130. The first electrode 140 may be an anode and is formed of a conductive material having a relatively high work function value to supply a hole to the organic light emitting layer EML of the light emitting portion 145. The first electrode 140 is electrically connected to the thin film transistor 120 through the anode contact hole 135 provided in the second planarization layer 130 and is electrically connected to the second source and the drain of the thin film transistor 120, Drain electrode 129, as shown in FIG. In addition, the first electrodes 140 are spaced apart from one another by the sub-pixels. The first electrode 140 is formed of a transparent conductive material and may be formed of a material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like.

또한 본 발명의 실시예에 따른 유기 발광 표시 장치(100)가 상부 발광 방식(Top Emission)인 경우, 발광부(145)의 유기 발광층(EML)으로부터 발광된 광이 제 1 전극(140)에 반사되어 보다 원활하게 상부 방향으로 방출될 수 있도록, 제 1 전극(140)의 상부 또는 하부에 반사 효율이 우수한 금속 물질, 예를 들면, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가로 형성될 수 있다.When the OLED display 100 according to the exemplary embodiment of the present invention is the top emission type, the light emitted from the organic emission layer EML of the emission part 145 is reflected by the first electrode 140 A reflective layer made of a metal material such as aluminum (Al) or silver (Ag) having excellent reflection efficiency is formed on the upper or lower portion of the first electrode 140 so as to be more smoothly emitted upward. May be additionally formed.

예를 들어, 제 1 전극(140)은 투명 도전성 물질로 형성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있다. 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있으며, 예를 들어서 은(Ag) 또는 APC(Ag/Pd/Cu)일 수 있다.For example, the first electrode 140 may have a two-layer structure in which a transparent conductive layer formed of a transparent conductive material and a reflective layer are sequentially stacked, or a three-layer structure in which a transparent conductive layer, a reflective layer, and a transparent conductive layer are sequentially stacked. The reflective layer may be silver (Ag) or an alloy containing silver, for example silver (Ag) or APC (Ag / Pd / Cu).

본 발명의 실시예를 설명함에 있어서 상부 발광 방식(Top Emission)은 발광부(145)의 유기 발광층(EML)으로부터 발광되는 광이 제 2 전극(150)의 방향으로 출사되는 방식을 의미하고, 하부 발광 방식(Bottom Emission)은 상부 발광 방식과 반대의 방향인 제 1 전극(140)의 방향으로 광이 출사되는 방식을 의미한다.In describing an embodiment of the present invention, the top emission means a method in which light emitted from the organic light emitting layer (EML) of the light emitting portion 145 is emitted in the direction of the second electrode 150, Bottom emission refers to a method in which light is emitted in the direction of the first electrode 140, which is opposite to the top emission type.

본 실시예에 따른 유기 발광 표시 장치(100)의 경우, 발광부(145)의 유기 발광층(EML)으로부터 발광되는 광이 제 2 전극(150)의 방향으로 출사되는 상부 발광 방식(Top Emission)의 유기 발광 표시 장치이다.In the OLED display 100 according to the present embodiment, the light emitted from the organic emission layer EML of the emission part 145 is emitted to the second electrode 150 in the direction of the top emission Organic light emitting display device.

제 1 전극(140) 상에 뱅크층(155)이 형성된다. 뱅크층(155)은 인접하는 서브 화소를 구분하며, 제 1 전극(140)의 일측 상에 배치되어 제 1 전극(240)의 일부를 노출시킨다. A bank layer 155 is formed on the first electrode 140. The bank layer 155 separates adjacent sub-pixels and is disposed on one side of the first electrode 140 to expose a part of the first electrode 240.

뱅크층(155)은 유기 물질로 이루어질 수 있다. 예를 들어서, 뱅크층(155)은 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지로 이루어질 수 있으나, 이에 한정되지 않는다.The bank layer 155 may be made of an organic material. For example, the bank layer 155 may be made of polyimide, acryl, or benzocyclobutene (BCB) resin, but is not limited thereto.

유기 발광 표시 장치(100)의 외부 광에 의한 반사를 최소화하기 위해서, 뱅크층(155)은 외부 광의 반사가 최소화되는 물질로 구성될 수 있다. 예를 들어서, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 뱅크층(155)은 블랙 피그먼트(black pigment)를 포함할 수 있다. 즉, 뱅크층(155)을 형성하기 위한 포토 레지스트는 블랙 피그먼트(black pigment)가 포함된 물질로 구성될 수 있다. 블랙 피그먼트는 유기 물질 또는 무기 물질로 구성될 수 있다. In order to minimize the reflection by the external light of the OLED display 100, the bank layer 155 may be made of a material whose reflection of external light is minimized. For example, the bank layer 155 of the OLED display 100 according to the embodiment of the present invention may include a black pigment. That is, the photoresist for forming the bank layer 155 may be made of a material containing black pigment. Black pigments may be composed of organic or inorganic materials.

블랙 피그먼트는 카본계열(carbon-based) 또는 금속 산화물(metal oxide) 등으로 구성될 수 있다. 그리고, 포토 레지스트는 폴리머(polymer), 모노머(monomer) 및 광개시제(photoinitiator) 중 적어도 하나를 포함하는 감광성 화합물(photosensitive compounds)을 포함할 수 있다. 그리고, 포토 레지스트는 감광성 화합물을 분산시키는 용매를 포함할 수 있다.The black pigments may be composed of carbon-based or metal oxide. And, the photoresist may include photosensitive compounds comprising at least one of a polymer, a monomer, and a photoinitiator. And, the photoresist may include a solvent for dispersing the photosensitive compound.

뱅크층(155) 상에는 스페이서(160)가 형성된다. 스페이서(160)는 유기 발광 다이오드(OLED)를 구성하는 발광부(145) 내 복수의 유기물층 또는 유기 발광층(EML)의 증착 공정 또는 제 2 전극(150) 형성 공정 시 마스크(mask)에 의한 불량 발생을 방지하는 역할을 할 수 있다. 스페이서(160)는 유기 발광 표시 장치의 제조 방법에 따라 생략될 수도 있다.Spacers 160 are formed on the bank layer 155. The spacers 160 may be formed by a process of depositing a plurality of organic layers or organic light emitting layers EML in the light emitting portion 145 constituting the organic light emitting diode OLED or a defect caused by a mask in the process of forming the second electrode 150 Can be prevented. The spacers 160 may be omitted according to the manufacturing method of the OLED display.

제 2 전극(150)은 발광부(145) 및 제 1 전극(140) 상에 형성된다. 제 2 전극(150)은 캐소드(cathode)일 수 있으며, 발광부(145)의 유기 발광층(EML)으로 전자(electron)를 공급하여야 하므로 일함수가 낮은 도전성 물질로 형성된다. 보다 구체적으로, 제 2 전극(150)은 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질일 수 있다. The second electrode 150 is formed on the light emitting portion 145 and the first electrode 140. The second electrode 150 may be a cathode and may be formed of a conductive material having a low work function since electrons must be supplied to the organic light emitting layer EML of the light emitting portion 145. More specifically, the second electrode 150 may be a metal material such as magnesium (Mg), silver-magnesium (Ag: Mg), or the like.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)가 상부 발광 방식인 경우, 제 2 전극(150)은 인듐 주석 산화물(Indium Tin Oxide: ITO), 인듐 아연 산화물(Indium Zinc Oxide: IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide: ITZO), 아연 산화물(Zinc Oxide: ZnO) 및 주석 산화물(Tin Oxide: TiO) 계열의 투명 도전성 산화물로 이루어질 수 있다.When the OLED display 100 according to the embodiment of the present invention is a top emission type, the second electrode 150 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO) ), Indium tin zinc oxide (ITZO), zinc oxide (ZnO), and tin oxide (TiO) based transparent conductive oxide.

제 1 전극(140)과 제 2 전극(150)의 사이에 발광부(145)가 형성된다. 발광부(145)는 필요에 따라 다양한 유기물층을 포함할 수 있으며, 유기 발광층(EML)을 필수적으로 포함하여 구성된다. 상기 유기물층은 적어도 하나의 정공 수송층(HTL)과 전자 수송층(ETL)을 포함하여 이루어질 수 있으며, 정공 주입층(HIL), 전자 주입층(EIL), 정공 저지층(HBL), 전자 저지층(EBL) 등을 포함한 기능층을 더 포함할 수 있다. A light emitting portion 145 is formed between the first electrode 140 and the second electrode 150. The light emitting portion 145 may include various organic layers as necessary, and may include an organic light emitting layer (EML). The organic material layer may include at least one hole transport layer (HTL) and an electron transport layer (ETL), and may include a hole injection layer (HIL), an electron injection layer (EIL), a hole blocking layer (HBL) ), And the like.

발광부(145)에 포함된 유기 발광층(EML)은 적색 서브 화소에 대응되도록 구성된 적색 발광층, 녹색 서브 화소에 대응되도록 구성된 녹색 발광층 및 청색 서브 화소에 대응되도록 구성된 청색 발광층을 포함하여 이루어질 수 있다.The organic light emitting layer EML included in the light emitting portion 145 may include a red light emitting layer configured to correspond to a red sub pixel, a green light emitting layer configured to correspond to a green sub pixel, and a blue light emitting layer configured to correspond to a blue sub pixel.

도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 비표시 영역(NDA, 17)은 서브 화소들(SP)에 게이트 신호를 출력하는 회로인 게이트 인 패널(Gate In Panel: GIP) 방식으로 이루어진 제 2 게이트 구동부(14b) 및 저전위 전원 배선(VGND)과 제 1 전극(140)이 전기적으로 연결되는 저전위 전원 배선 컨택부(VGND Contact)를 포함하여 구성된다.5, the non-display area NDA 17 of the OLED display 100 according to the exemplary embodiment of the present invention includes a gate-in- And a low potential power supply wiring contact VGND contact electrically connected to the first electrode 140 and the low potential power supply wiring VGND.

제 2 게이트 구동부(14b), 즉, 게이트 인 패널(GIP)은 게이트 전압을 발생시키는 다양한 회로(circuit)들을 포함할 수 있다. 예를 들어서, 게이트 인 패널(GIP)는 쉬프트 레지스터(shift register), 레벨 쉬프터 등을 포함할 수 있으며, 복수의 박막 트랜지스터를 포함하는 회로들 및 회로들을 서로 연결하는 회로 배선을 포함하여 구성될 수 있다.The second gate driver 14b, i.e., the gate-in-panel (GIP), may comprise various circuits for generating a gate voltage. For example, the gate-in-panel (GIP) may include a shift register, a level shifter, etc., and may include circuitry including a plurality of thin film transistors and circuitry interconnecting the circuits have.

도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 비표시 영역(NDA)에서 제 1 평탄화층(126)의 상부에 복수의 홀(128)을 갖는 보호층(127)을 포함하도록 구성될 수 있다. 상기 보호층(127)에 구비된 복수의 홀(128)은 비표시 영역(NDA)의 GIP(Gate In Panel) 상에 위치할 수 있다.5, an OLED display 100 according to an embodiment of the present invention includes a protective layer 127 having a plurality of holes 128 on a first planarization layer 126 in a non-display area NDA, ). ≪ / RTI > The plurality of holes 128 provided in the passivation layer 127 may be located on a GIP (Gate In Panel) of the non-display area NDA.

비표시 영역(NDA)의 보호층(127)에 구비된 적어도 하나의 홀(128)은 보호층(127)의 하부에 위치하는 제 1 평탄화층(126)에서 발생한 아웃 개싱(out-gassing)이 용이하게 배출되도록 하는 통로의 역할을 할 수 있다. At least one hole 128 provided in the protective layer 127 of the non-display area NDA is formed by out-gassing generated in the first planarization layer 126 located under the protective layer 127 It can serve as a passage for facilitating the discharge.

또한, 도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 비표시 영역(NDA)에서 제 2 평탄화층(130) 상에 복수의 홀(141)을 갖는 제 1 전극(140)을 포함하도록 구성될 수 있다. 5, an OLED display 100 according to an exemplary embodiment of the present invention includes a first electrode 140 having a plurality of holes 141 on a second planarization layer 130 in a non-display region NDA, (140). ≪ / RTI >

비표시 영역(NDA)의 제 1 전극(140)에 구비된 적어도 하나의 홀(141)은 보호층(127)의 하부에 위치하는 제 1 평탄화층(126) 및 제 1 전극(140)의 하부에 위치하는 제 2 평탄화층(130)에서 발생한 아웃 개싱(out-gassing)이 용이하게 배출되도록 하는 통로의 역할을 할 수 있다. At least one hole 141 provided in the first electrode 140 of the non-display area NDA is formed in the first planarization layer 126 and the second planarization layer 126 located under the protection layer 127, Out-gassing occurring in the second planarization layer 130 positioned in the second planarization layer 130 can be easily discharged.

또한, 도 5를 참조하면, 비표시 영역(NDA)에서 보호층(127)에 구비된 복수의 홀(128)은 제 1 전극(140)에 구비된 복수의 홀(141)과 적어도 일부가 중첩되도록 형성될 수 있다. 즉, 비표시 영역(NDA)의 제 1 전극(140)에 구비된 복수의 홀(141) 중에서 적어도 하나를 보호층(127)에 구비된 홀(128)과 완전히 중첩되도록 형성함으로써, 제 1 평탄화층(126) 및 제 2 평탄화층(130)을 관통하는 직선 경로(path)가 형성될 수 있으므로, 유기 발광 표시 장치 내에서 발생한 아웃 개싱(out-gassing)의 배출이 보다 용이하게 일어날 수 있다. 5, a plurality of holes 128 provided in the protection layer 127 in the non-display area NDA are overlapped with a plurality of holes 141 provided in the first electrode 140, . That is, at least one of the plurality of holes 141 provided in the first electrode 140 of the non-display area NDA is formed to be completely overlapped with the hole 128 provided in the protective layer 127, A straight path through the layer 126 and the second planarization layer 130 may be formed so that out-gassing discharge occurring in the OLED may occur more easily.

또한, 도 5를 참조하면, 비표시 영역(NDA)에서 뱅크층(155)은 제 1 전극(140)의 복수의 홀(141)을 노출시키는 적어도 하나의 홀(156)을 포함하도록 구성될 수 있다. 즉, 비표시 영역(NDA)에서 제 1 전극(140) 상에 형성되는 뱅크층(155)은 제 1 전극(140)에 구비된 복수의 홀(141)의 적어도 일부를 덮도록 형성되고, 제 1 전극(140)의 복수의 홀(141)을 노출시키는 적어도 하나의 홀(156)을 포함할 수 있다. 5, in the non-display area NDA, the bank layer 155 may be configured to include at least one hole 156 that exposes a plurality of holes 141 of the first electrode 140 have. That is, the bank layer 155 formed on the first electrode 140 in the non-display area NDA is formed to cover at least a part of the plurality of holes 141 provided in the first electrode 140, And at least one hole 156 for exposing a plurality of holes 141 of the one electrode 140. [

비표시 영역(NDA)에서 뱅크층(155)에 구비된 적어도 하나의 홀(156)은 뱅크층(155)의 하부에 위치하는 제 1 전극(140)의 복수의 홀(141)을 노출시킴으로써, 보호층(127)의 하부에 위치하는 제 1 평탄화층(126) 및 제 1 전극(140)의 하부에 위치하는 제 2 평탄화층(130)으로부터 발생한 아웃 개싱(out-gassing)이 용이하게 배출되도록 하는 통로의 역할을 할 수 있다. At least one hole 156 provided in the bank layer 155 in the non-display area NDA exposes the plurality of holes 141 of the first electrode 140 located under the bank layer 155, The outgassing generated from the first planarization layer 126 located under the protection layer 127 and the second planarization layer 130 located under the first electrode 140 can be easily discharged It can serve as a passageway.

그리고, 비표시 영역에서 하부 평탄화층과 상부 평탄화층의 사이에 위치하는 보호층이 하부 평탄화층을 덮도록 형성되어, 평탄화층 또는 뱅크층 형성 후 경화(curing) 공정과 같은 제조 과정에서 발생하는 유기 발광 표시 장치 내 아웃 개싱(out-gassing)이 상기 보호층에 의해 이동이 차단되면서 외부로 원활하게 배출되지 못하는 문제가 있었다. A protective layer located between the lower planarization layer and the upper planarization layer in the non-display area is formed so as to cover the lower planarization layer, and the organic layer formed in the manufacturing process such as a planarization layer or a curing process after the formation of the bank layer Out-gassing in the light-emitting display device is blocked by the protective layer and is not smoothly discharged to the outside.

이에 따라, 유기 발광 표시 장치 내에서 배출되지 못하고 잔류한 아웃 개싱(out-gassing)이 표시 영역의 발광부(145)로 이동하여 침투하는 경우, 발광부가 아웃 개싱(out-gassing)에 의해 손상되면서, 화소 수축 또는 흑점 등과 같은 화질 불량 및 수명 저하의 문제가 발생할 수 있다. Accordingly, when out-gassing which is not discharged in the organic light emitting display device moves to the light emitting part 145 of the display area and penetrates, the light emitting part is damaged by out-gassing , Image quality defects such as pixel shrinkage or black spots, and life degradation may occur.

본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 비표시 영역(NDA)에서 제 1 평탄화층(126)의 상부에 형성되는 보호층(127)이 복수의 홀(128)을 포함하고, 제 2 평탄화층(130) 상에 형성되는 제 1 전극(140)이 보호층(127)에 구비된 복수의 홀(128)과 중첩하는 복수의 홀(141)을 포함하며, 제 1 전극(140)의 상에 형성되는 뱅크층(155)이 제 1 전극(140)에 형성된 복수의 홀(141)을 노출시키는 적어도 하나의 홀(156)을 포함하도록 구성됨으로써, 유기 발광 표시 장치 내에서 발생한 아웃 개싱(out-gassing)이 상기 홀들을 통해서 용이하게 배출될 수 있다. The organic light emitting diode display 100 according to the exemplary embodiment of the present invention may be configured such that the protective layer 127 formed on the first planarization layer 126 in the non-display area NDA includes a plurality of holes 128, The first electrode 140 formed on the second planarization layer 130 includes a plurality of holes 141 overlapping the plurality of holes 128 provided in the passivation layer 127 and the first electrode 140 The bank layer 155 formed on the organic light emitting display device includes at least one hole 156 exposing a plurality of holes 141 formed in the first electrode 140, Out-gassing can be easily discharged through the holes.

즉, 본 발명의 실시예에 따른 유기 발광 표시 장치는 비표시 영역에서 하부 평탄화층 상에 있는 보호층이 복수의 홀을 갖도록 구성되어, 보호층에 구비된 복수의 홀을 통해 하부 평탄화층의 아웃 개싱(out-gassing)이 용이하게 배출될 수 있으므로, 유기 발광 표시 장치 내부의 아웃 개싱(out-gassing)의 잔류를 최소화 할 수 있다. That is, in the organic light emitting display according to the embodiment of the present invention, the protective layer on the lower planarization layer in the non-display area is configured to have a plurality of holes, and the holes of the lower planarization layer Out-gassing can be easily discharged, so that the residual of out-gassing inside the organic light emitting display can be minimized.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치는 보호층에 구비된 복수의 홀을 통해 아웃 개싱(out-gassing)이 배출될 수 있으므로, 아웃 개싱에 의한 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.In addition, since the out-gassing can be discharged through the plurality of holes provided in the protective layer, the organic light emitting display according to the embodiment of the present invention can prevent out- And the reliability of the organic light emitting display device can be improved.

도 6은 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 5의 B의 단면 구조를 확대하여 나타낸 도면이다.6 is an enlarged view of a cross-sectional structure of FIG. 5B of an OLED display according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 비표시 영역(NDA)에서 보호층(127)에 구비된 홀(128)의 너비(W1)는 제 1 전극(140)에 구비된 홀(141)의 너비(W2)보다 크도록 형성될 수 있다. 즉, 제 1 평탄화층(126)의 상부에 형성되는 보호층(127)에 구비된 복수의 홀(128)이 제 2 평탄화층(130) 상에 형성되는 제 1 전극(140)에 구비된 복수의 홀(141)보다 크게 형성됨으로써, 하부 평탄화층인 제 1 평탄화층(126)에서 발생한 아웃 개싱(out-gassing)이 보호층(127)에 구비된 홀(128) 및 제 1 전극(140)에 구비된 홀(141)을 통해서 보다 용이하게 배출될 수 있다.6, the width W1 of the hole 128 provided in the passivation layer 127 in the non-display area NDA of the organic light emitting diode display 100 according to the exemplary embodiment of the present invention is smaller than the width W1 of the first electrode 140 and the width W2 of the hole 141 provided in the first through fourth holes 140, 140, respectively. That is, a plurality of holes 128 formed in the passivation layer 127 formed on the first planarization layer 126 are formed on the first electrode 140 formed on the second planarization layer 130, Outgassing generated in the first planarization layer 126 as the lower planarization layer is formed by the hole 128 and the first electrode 140 provided in the protection layer 127, So that it can be discharged more easily.

또한, 보호층(127)에 구비된 홀(128)의 너비(W1)가 제 1 전극(140)에 구비된 홀(141)의 너비(W2)보다 크도록 형성되므로, 보호층(127)에 구비된 홀(128)의 개수는 제 1 전극(140)에 구비된 홀(141)의 개수보다 적도록 형성될 수 있다.Since the width W1 of the hole 128 provided in the protective layer 127 is larger than the width W2 of the hole 141 formed in the first electrode 140, The number of the holes 128 may be less than the number of the holes 141 provided in the first electrode 140.

또한 도 6을 참조하면, 뱅크층(155)에 구비된 적어도 하나의 홀(156)의 너비(W3)는 보호층(127)의 홀(128)의 너비(W1) 및 제 1 전극(140)의 홀(141)의 너비(W2)보다 크도록 형성될 수 있다. 뱅크층(155)에 구비된 홀(156)이 보호층(127)의 홀(128) 및 제 1 전극(140)의 홀(141)보다 크게 형성됨으로써 아웃 개싱(out-gassing)의 배출이 보다 용이하게 이루어질 수 있다. 6, the width W3 of the at least one hole 156 provided in the bank layer 155 is greater than the width W1 of the hole 128 of the protective layer 127 and the width W1 of the first electrode 140, The width W2 of the hole 141 of the light-emitting element. The hole 156 provided in the bank layer 155 is formed to be larger than the hole 128 of the protective layer 127 and the hole 141 of the first electrode 140 so that the out- Can be easily achieved.

즉, 본 발명의 실시예에 따른 유기 발광 표시 장치는 비표시 영역에서 하부 평탄화층 상에 있는 보호층이 복수의 홀을 갖도록 구성되어, 보호층에 구비된 복수의 홀을 통해 하부 평탄화층의 아웃 개싱(out-gassing)이 용이하게 배출될 수 있으므로, 유기 발광 표시 장치 내부의 아웃 개싱(out-gassing)의 잔류를 최소화 할 수 있다. That is, in the organic light emitting display according to the embodiment of the present invention, the protective layer on the lower planarization layer in the non-display area is configured to have a plurality of holes, and the holes of the lower planarization layer Out-gassing can be easily discharged, so that the residual of out-gassing inside the organic light emitting display can be minimized.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치는 보호층에 구비된 복수의 홀을 통해 아웃 개싱(out-gassing)이 배출될 수 있으므로, 아웃 개싱에 의한 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.In addition, since the out-gassing can be discharged through the plurality of holes provided in the protective layer, the organic light emitting display according to the embodiment of the present invention can prevent out- And the reliability of the organic light emitting display device can be improved.

본 발명의 실시예에 따른 유기 발광 표시 장치는 다음과 같이 설명될 수 있다. An organic light emitting display according to an embodiment of the present invention can be described as follows.

본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 영역, 표시 영역 외곽에 있는 비표시 영역과, 표시 영역에 있는 박막 트랜지스터와, 박막 트랜지스터 및 비표시 영역 상에 있는 보호층과, 보호층 상에 있고, 박막 트랜지스터와 접속된 제 1 전극과, 제 1 전극의 일측 상에 배치되고, 제 1 전극의 일부를 노출시키는 뱅크층과, 제 1 전극 상에 있는 발광부 및 발광부 상에 있는 제 2 전극을 포함하고, 비표시 영역의 보호층은 복수의 홀을 포함한다. 따라서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 보호층에 구비된 복수의 홀을 통해 아웃 개싱(out-gassing)이 배출될 수 있으므로, 아웃 개싱에 의한 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.An OLED display according to an embodiment of the present invention includes a display region, a non-display region outside the display region, a thin film transistor in the display region, a protective layer on the thin film transistor and the non-display region, A bank layer disposed on one side of the first electrode and exposing a part of the first electrode; a bank layer formed on the light emitting section on the first electrode and a bank layer on the second electrode on the light emitting section; And the protective layer in the non-display area includes a plurality of holes. Therefore, since the out-gassing can be discharged through the plurality of holes provided in the protective layer, the organic light emitting display according to the embodiment of the present invention can cause out- And the reliability of the organic light emitting display device can be improved.

본 발명의 다른 특징에 따르면, 비표시 영역에서, 제 1 전극은 복수의 홀을 포함할 수 있다. According to another aspect of the present invention, in the non-display region, the first electrode may include a plurality of holes.

본 발명의 또 다른 특징에 따르면, 비표시 영역에서, 보호층의 복수의 홀은 제 1 전극의 복수의 홀과 적어도 일부가 중첩될 수 있다.According to still another aspect of the present invention, in the non-display area, the plurality of holes of the protective layer may overlap at least a part of the plurality of holes of the first electrode.

본 발명의 또 다른 특징에 따르면, 비표시 영역에서, 뱅크층은 제 1 전극의 복수의 홀을 노출시키는 적어도 하나의 홀을 포함할 수 있다. According to another aspect of the present invention, in the non-display region, the bank layer may include at least one hole exposing a plurality of holes of the first electrode.

본 발명의 또 다른 특징에 따르면, 보호층의 홀의 너비는 제 1 전극의 홀의 너비보다 클 수 있다. According to another aspect of the present invention, the width of the hole of the protective layer may be larger than the width of the hole of the first electrode.

본 발명의 또 다른 특징에 따르면, 보호층의 홀의 개수는 제 1 전극의 홀의 개수보다 적을 수 있다.According to another aspect of the present invention, the number of holes in the protective layer may be smaller than the number of holes in the first electrode.

본 발명의 또 다른 특징에 따르면, 보호층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 중 어느 하나로 이루어질 수 있다.According to another aspect of the present invention, the protective layer may be formed of any one of a silicon oxide film (SiOx) and a silicon nitride film (SiNx).

본 발명의 또 다른 특징에 따르면, 보호층에 구비된 복수의 홀은 비표시 영역의 GIP(Gate In Panel) 상에 있을 수 있다.According to another aspect of the present invention, the plurality of holes provided in the protective layer may be on a GIP (Gate In Panel) of the non-display area.

본 발명의 또 다른 특징에 따르면, 보호층의 상부 또는 하부에 적어도 하나의 평탄화층을 더 포함할 수 있다.According to another aspect of the present invention, at least one planarization layer may be further provided on the top or bottom of the protective layer.

본 발명의 또 다른 특징에 따르면, 발광부는 유기 발광층 및 적어도 하나의 정공 수송층과 전자 수송층을 포함할 수 있다.According to another aspect of the present invention, the light emitting portion may include an organic light emitting layer, at least one hole transporting layer, and an electron transporting layer.

본 발명의 또 다른 특징에 따르면, 유기 발광층은 적색 서브 화소의 적색 발광층, 녹색 서브 화소의 녹색 발광층 및 청색 서브 화소의 청색 발광층을 포함하여 이루어질 수 있다.According to another aspect of the present invention, the organic light emitting layer may include a red light emitting layer of a red sub-pixel, a green light emitting layer of a green sub-pixel, and a blue light emitting layer of a blue sub-pixel.

또한 다른 측면에서, 표시 영역 및 비표시 영역을 갖는 기판, 기판 상에 있는 박막 트랜지스터, 박막 트랜지스터 상의 제 1 전극 및 제 2 전극, 제 1 전극과 제 2 전극 사이에 있는 발광부를 포함하는 유기 발광 표시 장치에 있어서, 비표시 영역에서 박막 트랜지스터 상에 있는 하부 평탄화층 및 하부 평탄화층 상에 복수의 홀을 갖는 보호층을 포함하고, 보호층에 구비된 복수의 홀을 통해 하부 평탄화층의 아웃 개싱(out-gassing)이 배출될 수 있다. 따라서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 비표시 영역에서 하부 평탄화층 상에 있는 보호층이 복수의 홀을 갖도록 구성되어, 보호층에 구비된 복수의 홀을 통해 하부 평탄화층의 아웃 개싱(out-gassing)이 용이하게 배출될 수 있으므로, 유기 발광 표시 장치 내부의 아웃 개싱(out-gassing)의 잔류를 최소화 할 수 있다. In another aspect, the organic light emitting display device includes a substrate having a display region and a non-display region, a thin film transistor on the substrate, a first electrode and a second electrode on the thin film transistor, and a light emitting portion between the first electrode and the second electrode A device, comprising: a lower planarization layer on a thin film transistor in a non-display area; and a protection layer having a plurality of holes on the lower planarization layer, wherein outgassing of the lower planarization layer through a plurality of holes in the protection layer out-gassing may be evacuated. Therefore, in the organic light emitting diode display according to the embodiment of the present invention, the protective layer on the lower planarization layer in the non-display area is configured to have a plurality of holes, and the holes of the lower planarization layer Out-gassing can be easily discharged, so that the residual of out-gassing inside the organic light emitting display can be minimized.

본 발명의 다른 특징에 따르면, 비표시 영역에서, 보호층 상에 있는 제 1 전극은 복수의 홀을 포함할 수 있다. According to another aspect of the present invention, in the non-display area, the first electrode on the protective layer may include a plurality of holes.

본 발명의 또 다른 특징에 따르면, 보호층에 구비된 홀의 너비는 제 1 전극에 구비된 홀의 너비보다 클 수 있다.According to another aspect of the present invention, the width of the hole provided in the protective layer may be larger than the width of the hole provided in the first electrode.

본 발명의 또 다른 특징에 따르면, 제 1 전극에 구비된 홀 중에서 적어도 하나는 보호층에 구비된 홀과 중첩될 수 있다.According to another aspect of the present invention, at least one of the holes provided in the first electrode may overlap the hole provided in the protective layer.

본 발명의 또 다른 특징에 따르면, 제 1 전극에 구비된 복수의 홀의 적어도 일부를 덮는 뱅크층을 포함할 수 있다.According to another aspect of the present invention, a bank layer covering at least a part of a plurality of holes provided in the first electrode may be included.

본 발명의 또 다른 특징에 따르면, 비표시 영역에서, 보호층에 구비된 홀의 개수는 제 1 전극에 구비된 홀의 개수보다 적을 수 있다.According to another aspect of the present invention, in the non-display area, the number of holes provided in the protective layer may be smaller than the number of holes provided in the first electrode.

본 발명의 또 다른 특징에 따르면, 보호층 상에 상부 평탄화층을 더 포함할 수 있다. According to another aspect of the present invention, an upper planarization layer may be further included on the protective layer.

본 발명의 또 다른 특징에 따르면, 상부 평탄화층 및 하부 평탄화층은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl) 중 어느 하나로 이루어질 수 있다. According to another aspect of the present invention, the upper planarization layer and the lower planarization layer may be formed of any one of polyimide and photoacryl.

본 발명의 또 다른 특징에 따르면, 보호층은 무기 절연 물질로 이루어질 수 있다. According to another aspect of the present invention, the protective layer may be formed of an inorganic insulating material.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형되어 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, have. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.

11: 영상 처리부
12: 타이밍 제어부
13: 데이터 구동부
14: 게이트 구동부
14a, 14b: GIP(Gate In Panel)
15: 표시 패널
16: 표시 영역
17: 비표시 영역
18: 패드부
100: 유기 발광 표시 장치
110: 기판
115: 버퍼층
120: 박막 트랜지스터
121: 반도체층
122: 게이트 절연층
123: 게이트 전극
124: 층간 절연층
125: 제 1 소스 및 드레인 전극
126: 제 1 평탄화층
127: 보호층
128: 보호층 홀
129: 제 2 소스 및 드레인 전극
130: 제 2 평탄화층
135: 애노드 컨택홀
140: 제 1 전극
141: 제 1 전극 홀
145: 발광부
150: 제 2 전극
155: 뱅크층
156: 뱅크층 홀
160: 스페이서
VGND: 저전위 전원 배선
VREF: 레퍼런스 라인
VDD: 고전위 전원 배선
SP: 표시 화소
11:
12:
13:
14: Gate driver
14a and 14b: GIP (Gate In Panel)
15: Display panel
16: Display area
17: Non-display area
18: Pad portion
100: organic light emitting display
110: substrate
115: buffer layer
120: thin film transistor
121: semiconductor layer
122: gate insulating layer
123: gate electrode
124: interlayer insulating layer
125: first source and drain electrodes
126: first planarization layer
127: protective layer
128: Protective layer hole
129: second source and drain electrodes
130: second planarization layer
135: Anode contact hole
140: first electrode
141: first electrode hole
145:
150: second electrode
155: bank layer
156: bank layer hole
160: Spacer
VGND: Low-potential power wiring
VREF: Reference line
VDD: high-potential power wiring
SP: display pixel

Claims (20)

표시 영역;
상기 표시 영역 외곽에 있는 비표시 영역;
상기 표시 영역에 있는 박막 트랜지스터;
상기 박막 트랜지스터 및 비표시 영역 상에 있는 보호층,
상기 보호층 상에 있고, 상기 박막 트랜지스터와 접속된 제 1 전극;
상기 제 1 전극의 일측 상에 배치되고, 상기 제 1 전극의 일부를 노출시키는 뱅크층;
상기 제 1 전극 상에 있는 발광부; 및
상기 발광부 상에 있는 제 2 전극을 포함하고,
상기 비표시 영역의 상기 보호층은 복수의 홀을 포함하는 유기 발광 표시 장치.
Display area;
A non-display area outside the display area;
A thin film transistor in the display region;
A protective layer on the thin film transistor and the non-display region,
A first electrode on the protective layer and connected to the thin film transistor;
A bank layer disposed on one side of the first electrode and exposing a part of the first electrode;
A light emitting portion on the first electrode; And
And a second electrode on the light emitting portion,
And the protective layer of the non-display area includes a plurality of holes.
제 1 항에 있어서,
상기 비표시 영역에서, 상기 제 1 전극은 복수의 홀을 포함하는 유기 발광 표시 장치.
The method according to claim 1,
In the non-display region, the first electrode includes a plurality of holes.
제 2 항에 있어서,
상기 비표시 영역에서, 상기 보호층의 복수의 홀은 상기 제 1 전극의 복수의 홀과 적어도 일부가 중첩된 유기 발광 표시 장치.
3. The method of claim 2,
In the non-display area, a plurality of holes of the protective layer are overlapped with at least a part of the plurality of holes of the first electrode.
제 2 항에 있어서,
상기 비표시 영역에서, 상기 뱅크층은 상기 제 1 전극의 복수의 홀을 노출시키는 적어도 하나의 홀을 포함하는 유기 발광 표시 장치.
3. The method of claim 2,
In the non-display region, the bank layer includes at least one hole exposing a plurality of holes of the first electrode.
제 2 항에 있어서,
상기 보호층의 홀의 너비는 상기 제 1 전극의 홀의 너비보다 큰 유기 발광 표시 장치.
3. The method of claim 2,
Wherein a width of the hole of the protective layer is larger than a width of the hole of the first electrode.
제 2 항에 있어서,
상기 보호층의 홀의 개수는 상기 제 1 전극의 홀의 개수보다 적은 유기 발광 표시 장치.
3. The method of claim 2,
Wherein the number of holes in the protective layer is smaller than the number of holes in the first electrode.
제 1 항에 있어서,
상기 보호층은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx) 중 어느 하나로 이루어진 유기 발광 표시 장치.
The method according to claim 1,
Wherein the protective layer is made of one of a silicon oxide film (SiOx) and a silicon nitride film (SiNx).
제 1 항에 있어서,
상기 보호층에 구비된 복수의 홀은 상기 비표시 영역의 GIP(Gate In Panel) 상에 있는 유기 발광 표시 장치.
The method according to claim 1,
And the plurality of holes provided in the protective layer are on a GIP (Gate In Panel) of the non-display area.
제 1 항에 있어서,
상기 보호층의 상부 또는 하부에 적어도 하나의 평탄화층을 더 포함하는 유기 발광 표시 장치.
The method according to claim 1,
Further comprising at least one planarization layer on or under the protective layer.
제 1 항에 있어서,
상기 발광부는 유기 발광층 및 적어도 하나의 정공 수송층과 전자 수송층을 포함하는 유기 발광 표시 장치.
The method according to claim 1,
Wherein the light emitting portion includes an organic light emitting layer, at least one hole transporting layer, and an electron transporting layer.
제 10 항에 있어서,
상기 유기 발광층은 적색 서브 화소의 적색 발광층, 녹색 서브 화소의 녹색 발광층 및 청색 서브 화소의 청색 발광층을 포함하여 이루어진 유기 발광 표시 장치.
11. The method of claim 10,
Wherein the organic light emitting layer includes a red light emitting layer of a red sub-pixel, a green light emitting layer of a green sub-pixel, and a blue light emitting layer of a blue sub-pixel.
표시 영역 및 비표시 영역을 갖는 기판, 상기 기판 상에 있는 박막 트랜지스터, 상기 박막 트랜지스터 상의 제 1 전극 및 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 있는 발광부를 포함하는 유기 발광 표시 장치에 있어서, 상기 비표시 영역에서 상기 박막 트랜지스터 상에 있는 하부 평탄화층 및 상기 하부 평탄화층 상에 복수의 홀을 갖는 보호층을 포함하고, 상기 보호층에 구비된 복수의 홀을 통해 상기 하부 평탄화층의 아웃 개싱(out-gassing)이 배출될 수 있는 유기 발광 표시 장치.An organic light emitting display device comprising a substrate having a display region and a non-display region, a thin film transistor on the substrate, a first electrode and a second electrode on the thin film transistor, and a light emitting portion between the first electrode and the second electrode A lower planarization layer on the thin film transistor in the non-display area, and a protection layer having a plurality of holes on the lower planarization layer, wherein the lower planarization layer includes a plurality of holes, The out-gassing of the organic light-emitting device can be discharged. 제 12 항에 있어서,
상기 비표시 영역에서, 상기 보호층 상에 있는 상기 제 1 전극은 복수의 홀을 포함하는 유기 발광 표시 장치.
13. The method of claim 12,
In the non-display region, the first electrode on the protective layer includes a plurality of holes.
제 13 항에 있어서,
상기 보호층에 구비된 홀의 너비는 상기 제 1 전극에 구비된 홀의 너비보다 큰 유기 발광 표시 장치.
14. The method of claim 13,
Wherein a width of a hole provided in the passivation layer is larger than a width of a hole provided in the first electrode.
제 13 항에 있어서,
상기 제 1 전극에 구비된 홀 중에서 적어도 하나는 상기 보호층에 구비된 홀과 중첩된 유기 발광 표시 장치.
14. The method of claim 13,
Wherein at least one of holes provided in the first electrode overlaps a hole provided in the passivation layer.
제 13 항에 있어서,
상기 제 1 전극에 구비된 복수의 홀의 적어도 일부를 덮는 뱅크층을 포함하는 유기 발광 표시 장치.
14. The method of claim 13,
And a bank layer covering at least a part of the plurality of holes provided in the first electrode.
제 13 항에 있어서,
상기 비표시 영역에서, 상기 보호층에 구비된 홀의 개수는 상기 제 1 전극에 구비된 홀의 개수보다 적은 유기 발광 표시 장치.
14. The method of claim 13,
In the non-display area, the number of holes provided in the passivation layer is smaller than the number of holes provided in the first electrode.
제 12 항에 있어서,
상기 보호층 상에 상부 평탄화층을 더 포함하는 유기 발광 표시 장치.
13. The method of claim 12,
And an upper planarization layer on the passivation layer.
제 18 항에 있어서,
상기 상부 평탄화층 및 상기 하부 평탄화층은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl) 중 어느 하나로 이루어진 유기 발광 표시 장치.
19. The method of claim 18,
Wherein the upper planarization layer and the lower planarization layer are formed of one of polyimide and photoacid.
제 12 항에 있어서,
상기 보호층은 무기 절연 물질로 이루어진 유기 발광 표시 장치.
13. The method of claim 12,
Wherein the protective layer is made of an inorganic insulating material.
KR1020160159666A 2016-11-28 2016-11-28 Organic light emitting display device KR102683599B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160159666A KR102683599B1 (en) 2016-11-28 2016-11-28 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160159666A KR102683599B1 (en) 2016-11-28 2016-11-28 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20180060311A true KR20180060311A (en) 2018-06-07
KR102683599B1 KR102683599B1 (en) 2024-07-09

Family

ID=62621141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159666A KR102683599B1 (en) 2016-11-28 2016-11-28 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102683599B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190259822A1 (en) * 2018-02-19 2019-08-22 Samsung Display Co., Ltd. Organic light emitting diode display device
KR20200049943A (en) * 2018-10-29 2020-05-11 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
CN113130570A (en) * 2019-12-31 2021-07-16 乐金显示有限公司 Display device and method for manufacturing the same
US11088233B2 (en) 2019-02-18 2021-08-10 Samsung Display Co., Ltd. Display device
US11417864B2 (en) 2019-03-05 2022-08-16 Samsung Display Co., Ltd. Display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031101A (en) * 2011-09-20 2013-03-28 엘지디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
KR20130053280A (en) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 Chip on glass type flexible organic light emitting diodes
KR20150094950A (en) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031101A (en) * 2011-09-20 2013-03-28 엘지디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
KR20130053280A (en) * 2011-11-15 2013-05-23 엘지디스플레이 주식회사 Chip on glass type flexible organic light emitting diodes
KR20150094950A (en) * 2014-02-12 2015-08-20 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190259822A1 (en) * 2018-02-19 2019-08-22 Samsung Display Co., Ltd. Organic light emitting diode display device
US10861918B2 (en) * 2018-02-19 2020-12-08 Samsung Display Co., Ltd. Organic light emitting diode display device
KR20200049943A (en) * 2018-10-29 2020-05-11 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
US11088233B2 (en) 2019-02-18 2021-08-10 Samsung Display Co., Ltd. Display device
US11417864B2 (en) 2019-03-05 2022-08-16 Samsung Display Co., Ltd. Display panel
CN113130570A (en) * 2019-12-31 2021-07-16 乐金显示有限公司 Display device and method for manufacturing the same
CN113130570B (en) * 2019-12-31 2024-04-26 乐金显示有限公司 Display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR102683599B1 (en) 2024-07-09

Similar Documents

Publication Publication Date Title
CN109994522B (en) Display device
KR102382487B1 (en) Organic light emitting display device
CN107664862B (en) Display device and method for manufacturing the same
US10692958B2 (en) Organic light emitting diode display
KR102683599B1 (en) Organic light emitting display device
KR102423799B1 (en) Organic light emitting display device
KR102392503B1 (en) Organic light emitting display device
KR20190060473A (en) Organic light emitting display device
KR102433353B1 (en) Organic light emitting display device
US10997921B2 (en) Organic light-emitting display device
US20240065028A1 (en) Display device and pixel array substrate thereof
US12058896B2 (en) Display panel and display device including the same
KR102517448B1 (en) Organic light emitting display device and method of fabricating the same
CN111326673A (en) Display device
JP2024123160A (en) Organic electroluminescent display device
US20220131104A1 (en) Light emitting display panel and light emitting display apparatus including the same
JP5617319B2 (en) Display device and electronic device
CN108010939B (en) Electroluminescent display device
US11705546B2 (en) Display apparatus
US20240324355A1 (en) Display device
US20240224745A1 (en) Display device
US20230165084A1 (en) Display apparatus
KR20240097389A (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant