KR20180053924A - Solar cell and manufacturing method thereof - Google Patents

Solar cell and manufacturing method thereof Download PDF

Info

Publication number
KR20180053924A
KR20180053924A KR1020160151091A KR20160151091A KR20180053924A KR 20180053924 A KR20180053924 A KR 20180053924A KR 1020160151091 A KR1020160151091 A KR 1020160151091A KR 20160151091 A KR20160151091 A KR 20160151091A KR 20180053924 A KR20180053924 A KR 20180053924A
Authority
KR
South Korea
Prior art keywords
hole
line
pattern
passivation layer
open portion
Prior art date
Application number
KR1020160151091A
Other languages
Korean (ko)
Inventor
강민구
송희은
이정인
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Priority to KR1020160151091A priority Critical patent/KR20180053924A/en
Publication of KR20180053924A publication Critical patent/KR20180053924A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell and a manufacturing method thereof. The solar cell comprises: a silicon substrate (110) made of a semiconductor; a passivation layer (120) which is formed on a rear surface of the silicon substrate (110), and includes an open part (130, 130a, 130b); and an electrode which is formed on the open part (130, 130a, 130b) of the passivation layer (120), and comes in contact with the silicon substrate (110) through the open part (130, 130a, 130b). The open part (130, 130a, 130b) is formed by a pattern to facilitate electrical connection through a different portion even if a void is locally formed. Since the present invention has a structure designed to facilitate electrical connection even if a void is locally formed on the open part of the passivation layer, solar cell efficiency can be increased.

Description

태양전지 및 이의 제조방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}SOLAR CELL AND MANUFACTURING METHOD THEREOF BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 태양전지 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 PERC 구조의 태양전지 및 이의 제조방법에 관한 것이다. The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a solar cell having a PERC structure and a manufacturing method thereof.

현재 상업용으로 널리 사용되는 태양전지는 결정질 실리콘 태양전지로 그 중에서도 Al 후면전계형 태양전지가 주를 이루고 있다. Currently, solar cells widely used for commercial use are crystalline silicon solar cells, and in particular, Al back electroluminescent type solar cells are dominant.

최근에는 고효율 태양전지의 수요가 높아지면서 PERC 구조의 태양전지의 연구가 필요하다.Recently, as the demand for high efficiency solar cells increases, it is necessary to study the solar cell with PERC structure.

일반적인 구조의 태양전지는 실리콘 기판의 후면에 후면전계층(BSF) 및 전극의 구조로 되고 후면전계층 전체에 전극을 형성하므로 후면 재결합율이 높아 고효율 태양전지를 구현하기 어렵다.The general structure of the solar cell has a structure of the backside front layer (BSF) and the electrode on the rear side of the silicon substrate and the electrode is formed on the entire front side of the rear layer, so that the rear side recombination rate is high and it is difficult to realize a high efficiency solar cell.

반면, PERC 구조의 태양전지는 실리콘 기판의 후면에 패시베이션층(절연층)이 형성되고 오픈부에 국부적으로 전극이 프린트되고 소성되면서 실리콘 기판 안쪽으로 전극이 형성되므로 후면 재결합율이 낮아 고효율의 태양전지를 구현할 수 있다.On the other hand, in the solar cell of the PERC structure, since a passivation layer (insulating layer) is formed on the back surface of the silicon substrate, electrodes are printed on the open part and fired locally and electrodes are formed inside the silicon substrate, Can be implemented.

그런데 종래의 PERC 구조의 태양전지는 패시베이션층에 하나의 점 또는 하나의 선 형상으로 오픈부가 형성되어 국부적으로 전극이 접촉되므로 일부 전극 경우 Al 전극의 프린트 후 소성 공정에서 실리콘이 Al 전극으로 확산되어 공동(void)이 형성되므로 실리콘 기판과 전극의 전기적 연결이 불량하거나 아예 끊어지는 문제점이 발생하고 있다.However, in the conventional solar cell having the PERC structure, an open portion is formed in one pass or one line in the passivation layer, and the electrode is locally contacted. Therefore, in some electrodes, silicon is diffused into the Al electrode in the post- voids are formed between the silicon substrate and the electrode.

특허문헌 1: 국내등록특허 제1382741호(2013.06.27 공개)Patent Document 1: Korean Patent No. 1382741 (published on June 27, 2013)

본 발명의 목적은 실리콘과 Al 전극이 접촉하는 면적에 변화를 주어 국부적으로 공동(void)이 형성되어도 다른 부분을 통해 전기적 연결이 원활하도록, 후면 전극 패턴이 형성되는 오픈부 형상을 새롭게 구성한 PERC 구조의 태양전지 및 이의 제조방법을 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a PERC structure in which an open portion shape in which a rear electrode pattern is formed is formed so as to facilitate electrical connection through other portions even if a void is locally formed by changing the area of contact between silicon and an Al electrode And a method of manufacturing the same.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 반도체로 이루어진 실리콘 기판과 상기 실리콘 기판의 후면에 형성되며 오픈부를 포함하는 패시베이션층과 상기 패시베이션층의 오픈부에 형성되고 상기 오픈부를 통해 상기 실리콘 기판과 접촉하는 전극을 포함하며, 상기 오픈부는 국부적으로 공동(void)이 형성되어도 다른 부분을 통해 전기적 연결이 용이하도록 인접한 구멍들을 갖는 패턴으로 형성한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a silicon substrate made of a semiconductor; a passivation layer formed on a rear surface of the silicon substrate and including an open portion; And an electrode which is in contact with the silicon substrate through an open portion, wherein the open portion is formed in a pattern having adjacent holes so as to facilitate electrical connection through another portion even if a void is locally formed.

상기 오픈부는 링 패턴으로 형성된다.The open portion is formed in a ring pattern.

상기 링 패턴은 원형으로 형성된 제1 구멍과, 상기 제1 구멍의 외경을 이격되게 감싸는 링 형상의 제2 구멍을 포함하는 형상이 반복 형성된다.The ring pattern is repeatedly formed in a shape including a first hole formed in a circular shape and a second ring-shaped hole surrounding the outer periphery of the first hole.

상기 제1 구멍의 직경은 상기 제2 구멍의 폭에 비해 상대적으로 크거나 같다.The diameter of the first hole is greater than or equal to the width of the second hole.

상기 제1 구멍과 상기 제2 구멍의 이격 거리는 40㎛ 이상 ~ 500㎛ 이하이다.And the distance between the first hole and the second hole is 40 占 퐉 or more to 500 占 퐉 or less.

상기 오픈부는 라인 패턴으로 형성된다.The open portion is formed in a line pattern.

상기 라인 패턴은 상기 패시베이션층의 가로 방향 또는 세로 방향으로 길게 형성된 제1 라인구멍과, 상기 제1 라인구멍의 일측 또는 양측에 인접하게 나란히 형성된 제2 라인구멍을 포함하는 형상이 반복 형성된다.The line pattern is repeatedly formed in a shape including a first line hole formed long in the lateral direction or a longitudinal direction of the passivation layer and a second line hole formed adjacent to one side or both sides of the first line hole.

상기 제1 라인구멍의 폭은 상기 제2 라인구멍의 폭에 비해 상대적으로 크거나 같다.And the width of the first line hole is greater than or equal to the width of the second line hole.

상기 제1 라인구멍과 상기 제2 라인구멍 사이의 간격은 40㎛ 이상 ~ 500㎛ 이하이다.And the distance between the first line hole and the second line hole is 40 占 퐉 or more to 500 占 퐉 or less.

상기 라인 패턴은 체인 형상으로 형성된다.The line pattern is formed in a chain shape.

상기 패시베이션층은 실리콘 산화막, 알루미늄 산화막, 실리콘 질화막, SiOxNy막 및 이들의 조합으로 된다.The passivation layer may be a silicon oxide film, an aluminum oxide film, a silicon nitride film, a SiOxNy film, or a combination thereof.

상기 전극은 Al 또는 Al 합금으로 된다.The electrode is made of Al or Al alloy.

본 발명은 패시베이션층의 오픈부를 링 패턴, 라인 패턴 등 인접한 구멍들을 갖는 패턴 형상으로 형성하여 국부적으로 공동이 형성되어도 다른 구멍들을 통해 전기적 연결이 용이하게 설계하므로 태양전지 효율을 높일 수 있어 PERC 구조의 태양전지를 적용하여 최적화된 전극 구조로 고효율에 기여할 수 있는 효과가 있다.The present invention can improve the solar cell efficiency by designing the open portion of the passivation layer in a pattern shape having adjacent holes such as a ring pattern and a line pattern so that the electrical connection is easily made through other holes even if a cavity is locally formed. It is possible to contribute to high efficiency with optimized electrode structure by applying solar cell.

도 1은 일반적인 PERC 구조의 태양전지에서 공동(void)이 형성되는 원인을 설명하기 위한 도면.
도 2는 일반적인 PERC 구조의 태양전지에서 오픈부 형상에 따른 실리콘 확산 방향을 보인 도면.
도 3는 본 발명에 의한 태양전지에서 패시베이션층에 형성한 오픈부 형상을 보인 일 실시예의 도면.
도 4은 본 발명에 의한 태양전지에서 패시베이션층에 형성한 오픈부 형상을 보인 다른 실시예의 도면.
도 5은 본 발명에 의한 태양전지에서 패시베이션층에 형성한 오픈부 형상을 보인 또 다른 실시예의 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view for explaining the reason why a void is formed in a solar cell having a general PERC structure. FIG.
2 is a view showing a silicon diffusion direction according to the shape of an open part in a solar cell having a general PERC structure.
3 is a view of an embodiment showing an open section shape formed in a passivation layer in a solar cell according to the present invention.
FIG. 4 is a view of another embodiment showing a shape of an opening formed in a passivation layer in a solar cell according to the present invention. FIG.
5 is a view of another embodiment showing an open shape formed in a passivation layer in a solar cell according to the present invention.

이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 태양전지는 반도체로 이루어진 실리콘 기판(110)과, 실리콘 기판(110)의 후면에 형성되며 오픈부(130,130a,130b)를 포함하는 패시베이션층(120)과, 패시베이션층(120)에 형성되며 오픈부(130,130a,130b)를 통해 실리콘 기판(110)과 접촉하는 전극(140)을 포함하는 PERC 구조의 태양전지이다.The solar cell of the present invention includes a silicon substrate 110 made of a semiconductor, a passivation layer 120 formed on the rear surface of the silicon substrate 110 and including open portions 130, 130a and 130b, a passivation layer 120 formed on the passivation layer 120, And electrodes 140 that are in contact with the silicon substrate 110 through the openings 130, 130a, and 130b.

패시베이션층(120)은 절연막이며 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 실리콘 질화막(SiNx), SiOxNy막 및 이들의 조합으로 될 수 있다. Al2O3는 CVD, ALD, 스퍼터링 등의 방법으로 형성할 수 있고, SiNx는 PECVD 방법으로 형성할 수 있으며, SiO2는 산화법, 스퍼터링, 증착법 등으로 형성할 수 있다.The passivation layer 120 is an insulating layer and may be a silicon oxide layer (SiO 2 ), an aluminum oxide layer (Al 2 O 3 ), a silicon nitride layer (SiNx), a SiOxNy layer, or a combination thereof. Al 2 O 3 can be formed by CVD, ALD, sputtering, etc. SiNx can be formed by a PECVD method, and SiO 2 can be formed by an oxidation method, a sputtering method, a vapor deposition method, or the like.

예를 들어, 페시베이션층은 Al2O3/SiNx 또는 SiO2/SiOxNy 등을 적층하여 형성할 수 있으며, Al2O3가 형성될 때 두께 1~3nm 정도의 SiO2가 형성될 수 있다.For example, the passivation layer may be formed by stacking or the like Al 2 O 3 / SiNx or SiO 2 / SiOxNy, Al 2 O is 3 to become a thickness of 1 ~ 3nm amount of SiO 2 is formed when to be formed.

전극(140)은 Al 또는 Al 합금으로 된다. 전극(140)은 패시베이션층(120)에서 일부분만 오픈한 오픈부(130,130a,130b)에 Al 또는 Al 합금 페이스트를 스크린 프린팅하고 소성하여 형성한 것이다.The electrode 140 is made of Al or an Al alloy. The electrode 140 is formed by screen printing and firing an Al or Al alloy paste on the open portions 130, 130a, and 130b, which are partially opened in the passivation layer 120. [

설명의 편의를 위해 PERC 구조의 태양전지에서 공동(void)이 형성되는 원인을 우선 설명한다.For the convenience of explanation, the cause of the void formation in the solar cell of the PERC structure will be explained first.

도 1에 도시된 바와 같이, ①국부적으로 오픈부를 갖는 패시베이션층(120)에 Al 전극을 형성하면, 전극의 소성 공정에서 ②온도 상승에 따라 실리콘이 Al 전극으로 확산된다. ③온도가 더 상승함에 따라 실리콘 기판에서 공동이 형성되기 시작하고, ④가장 높은 온도에서는 실리콘의 용해도가 늘어나 실리콘이 Al 전극으로 최대한 확산된다. 그리고 ⑤온도가 하강함에 따라 Al 전극에 존재하던 실리콘이 실리콘 표면으로 이동하는데, 온도가 급격하게 하강하면 실리콘이 실리콘 표면으로 충분히 이동되지 못하고 전극 측에서 고상을 형성하므로 공동을 충분히 메우지 못하게 된다. 따라서 공동이 형성되고 Al 전극과 실리콘 기판이 전기적으로 연결되지 못하게 된다.1, when (1) an Al electrode is formed in the passivation layer 120 having a locally open portion, silicon is diffused into the Al electrode in the step (2) in the firing step of the electrode. ③ As the temperature increases, the cavity begins to form in the silicon substrate. ④ At the highest temperature, the solubility of the silicon increases and the silicon spreads to the Al electrode as much as possible. And (5) As the temperature drops, the silicon existing on the Al electrode moves to the silicon surface. If the temperature suddenly drops, the silicon does not sufficiently move to the silicon surface and forms a solid phase on the electrode side. Therefore, a cavity is formed and the Al electrode and the silicon substrate are not electrically connected.

도 1의 Al-Si 상태도에서 확인되는 바와 같이, 이러한 공동은 온도 변화에 따른 실리콘의 알루미늄에 대한 용해도에 의해 발생하므로 전극 소성 공정에 수반되는 PERC 구조의 태양전지 제조에서는 공동 형성을 방지하기 어렵다.As can be seen from the Al-Si phase diagram of FIG. 1, such cavities are generated by the solubility of silicon in aluminum with temperature change, and thus it is difficult to prevent cavitation in solar cell fabrication of PERC structure accompanied by electrode firing process.

도 2에 도시된 바와 같이, Al 전극(40)과 실리콘 기판(10)이 패시베이션층(20)의 오픈부(30)에 의해 선 접촉 또는 면 접촉하게 되면, 실리콘은 전극(40)의 전체 방향으로 확산된다.2, when the Al electrode 40 and the silicon substrate 10 are brought into line contact or face contact by the open portion 30 of the passivation layer 20, the silicon contacts the entire direction of the electrode 40 .

그리고 온도가 상승하면 Al에서 실리콘의 용해도가 증가하기 때문에 온도가 상승하면서 실리콘이 Al 쪽으로 확산되고 최고 온도를 지난 후 온도가 하강함에 따라 용해도를 초과하는 실리콘은 실리콘 기판으로 이동하게 된다.As the temperature rises, the solubility of silicon in Al increases. As the temperature rises, the silicon diffuses to the Al side. As the temperature decreases after the highest temperature, the silicon that exceeds the solubility moves to the silicon substrate.

따라서, 공동(void) 형성되어도 전기적 연결이 용이하도록 전극이 형성되어 실리콘 기판과 접촉하는 오픈부 형상을 새롭게 구성한다. Therefore, even if a void is formed, an electrode is formed so as to facilitate electrical connection, thereby newly forming an open portion shape in contact with the silicon substrate.

이하에서는 도 3 내지 도 6을 참조하여 오픈부 형상에 대해 구체적으로 설명한다.Hereinafter, the shape of the open portion will be described in detail with reference to Figs. 3 to 6. Fig.

도 3에 도시된 바와 같이, 오픈부(130)는 링 패턴으로 형성될 수 있다.As shown in FIG. 3, the open portion 130 may be formed in a ring pattern.

링 패턴은 원형으로 형성된 제1 구멍(131)과, 제1 구멍(131)의 외경을 이격되게 감싸는 링 형상의 제2 구멍(133)을 포함하는 형상이 일정 간격을 두고 반복 형성된 것일 수 있다.The ring pattern may be formed by repeatedly forming a shape including a first hole 131 formed in a circular shape and a second hole 133 shaped like a ring to surround the first hole 131 so as to surround the outer periphery of the first hole 131.

링 패턴은 실리콘 기판(110)과 Al 전극(140)이 접촉하는 면적에 변화를 주어 실리콘이 Al 전극(140)으로 확산시 농도구배를 가지도록 하기 위한 것이다. 구체적으로, 실리콘과 Al 전극이 접촉하는 구멍을 인접한 위치에 둘 이상 형성하여 실리콘이 Al 전극으로 확산시 인접한 구멍에 영향을 받아 실리콘 확산이 농도 구배를 갖도록 형성하므로써 국부적으로 공동(void)이 형성되어도 인접한 다른 부분을 통해 전기적 연결이 용이하도록 한 것이다.The ring pattern is for changing the contact area between the silicon substrate 110 and the Al electrode 140 so that silicon has a concentration gradient upon diffusion to the Al electrode 140. [ More specifically, it is preferable that at least two holes in which silicon and an Al electrode are in contact are formed at adjacent positions so that silicon is diffused to the Al electrode to be affected by the adjacent holes to form a concentration gradient, Thereby facilitating electrical connection through other adjacent portions.

또한, 실리콘이 Al 전극으로 확산시 확산된 실리콘이 인접한 구멍 쪽으로 확산되므로 제1 구멍과 인접한 제2 구멍 측 실리콘 농도가 높아지고 제1 구멍 측에서 공동이 형성되어도 제2 구멍 측에서는 공동이 형성되지 않아 전기적 연결이 용이할 수 있다. Further, since the silicon diffused into the Al electrode diffuses into the adjacent hole when silicon is diffused into the Al electrode, the second hole-side silicon concentration adjacent to the first hole becomes high and no cavity is formed on the second hole side even if a cavity is formed on the first hole side. The connection may be easy.

제1 구멍(131)의 직경은 제2 구멍(133)의 폭에 비해 상대적으로 크거나 같은 것이 바람직하고, 제1 구멍(131)과 제2 구멍(133)의 이격 거리는 40㎛ 이상 ~ 500㎛ 이하인 것이 바람직하다.The diameter of the first hole 131 is preferably equal to or greater than the width of the second hole 133 and the distance between the first hole 131 and the second hole 133 is preferably from 40 μm to 500 μm Or less.

제1 구멍(131)의 직경이 제2 구멍(133)의 폭에 비해 상대적으로 크면, 제1 구멍(131)을 통한 실리콘의 확산과 제2 구멍(133)을 통한 실리콘의 확산 농도에 더 큰 차이가 발생하고 실리콘의 확산이 많이 일어나는 부분에서 공동이 발생하더라도 상대적으로 덜 확산되는 부분을 통해 실리콘 기판(110)과 전극(140)의 전기적 연결이 이루어질 수 있다.If the diameter of the first hole 131 is relatively larger than the width of the second hole 133, the diffusion of silicon through the first hole 131 and the diffusion density of silicon through the second hole 133 are larger The electrical connection between the silicon substrate 110 and the electrode 140 can be achieved through the relatively less diffused portion even if cavitation occurs in a portion where a difference occurs and silicon diffuses more frequently.

제2 구멍(133)은 제1 구멍(131)의 외경을 이격되게 감싸는 하나의 링 형상으로 도시하였으나, 제2 구멍(133)은 제1 구멍(131)의 외경을 이격되게 감싸는 다수 개의 링 형상일 수 있다. 즉, 원형의 제1 구멍의 외경을 이격되게 다수개의 링 형상 구멍이 감싸는 구조로 패턴을 형성할 수 있다.The second hole 133 is formed in the shape of one ring that surrounds the outer diameter of the first hole 131 at a distance but the second hole 133 is formed in the shape of a ring that surrounds the outer diameter of the first hole 131 in a spaced- Lt; / RTI > That is, the pattern can be formed by a structure in which a plurality of ring-shaped holes are surrounded by the circular first hole so as to be spaced apart from each other.

다른 실시예로, 도 4에 도시된 바와 같이, 오픈부(130a)는 체인 형상 패턴으로 형성될 수 있다.In another embodiment, as shown in FIG. 4, the open portion 130a may be formed in a chain-like pattern.

체인 형상은 제1 곡선구멍(131a)과 제2 곡선구멍(133a)이 이격되고 만나고를 반복하는 형상이며 이러한 체인 형상은 일정 간격을 두고 반복 형상될 수 있다. The chain shape is a shape in which the first curved hole 131a and the second curved hole 133a are spaced apart and meet repeatedly, and such chain shape can be repeatedly formed at regular intervals.

후면 전극(140)은 라인 패턴을 따라 형성하므로 라인 패턴과 동일한 패턴을 갖는다. Since the back electrode 140 is formed along the line pattern, it has the same pattern as the line pattern.

또 다른 실시예로, 도 5에 도시된 바와 같이, 오픈부(130b)는 라인 패턴으로 형성될 수 있다. In another embodiment, as shown in Fig. 5, the open portion 130b may be formed in a line pattern.

라인 패턴은 패시베이션층(120)의 가로 방향 또는 세로 방향으로 길게 형성된 제1 라인구멍(131b)과, 제1 라인구멍(131b)의 일측 또는 양측에 인접하게 나란히 형성된 제2 라인구멍(133b)을 포함하는 형상이 일정 간격을 두고 반복 형성된 것일 수 있다. The line pattern includes a first line hole 131b formed long in the transverse direction or a longitudinal direction of the passivation layer 120 and a second line hole 133b formed adjacent to one side or both sides of the first line hole 131b And may be formed repeatedly at regular intervals.

제2 라인구멍(133b)은 제1 라인구멍(131b)의 일측 또는 양측에 인접하게 나란히 형성된 하나의 라인 형상으로 도시하였으나, 제2 라인구멍(133b)은 제1 라인구멍(131b)의 일측 또는 양측에 인접하게 나란히 형성된 다수 개의 라인 형상일 수 있다.The second line hole 133b is formed in one line formed adjacent to one side or both sides of the first line hole 131b, but the second line hole 133b may be formed on one side of the first line hole 131b And may be in the form of a plurality of lines formed adjacent to each other on both sides.

상술한 PERC 구조의 태양전지는 실리콘 기판(110)의 후면에 패시베이션층(120)을 형성하고, 패시베이션층(120)에 오픈부(130,130a,130b)를 형성한 후 패시베이션층(120)의 오픈부(130,130a,130b)에 Al 또는 Al 합금 페이스트를 스크린 프린트하여 전극(140)을 형성한다. 이후 소성 공정을 수행한다. The solar cell having the above-described PERC structure includes a passivation layer 120 formed on the rear surface of the silicon substrate 110, open portions 130, 130a and 130b formed on the passivation layer 120, Al electrodes or Al alloy paste is screen printed on the electrodes 130, 130a, and 130b to form the electrodes 140. Thereafter, the firing process is performed.

제조 완료된 PERC 구조의 태양전지는 오픈부(130,130a,130b)가 전극(140)으로 채워져 실리콘 기판(110)과 전극(140)이 접촉하게 된다.The completed solar cells of the PERC structure are filled with the openings 130, 130a and 130b by the electrodes 140, so that the silicon substrate 110 and the electrodes 140 are in contact with each other.

오픈부(130,130a,130b)는 링 패턴, 라인 패턴, 체인 형상 패턴 중 선택된 1종 또는 이들의 조합으로 형성할 수 있다.The open portions 130, 130a, and 130b may be formed of one selected from a ring pattern, a line pattern, and a chain pattern, or a combination thereof.

한편, 태양전지의 전면에는 이미터층과 전면 전극 등을 형성하나, 전면 전극에는 은(Ag)이 사용되므로 전면에 패시베이션층을 형성하거나 오픈부 패턴 형상을 적용할 필요가 없다. 따라서 태양전지의 전면 측 설명을 생략하고 후면 측 패시베이션층과 전극에 대해서만 중점적으로 설명한다. On the other hand, since the emitter layer and the front electrode are formed on the front surface of the solar cell, silver (Ag) is used for the front electrode, so that it is not necessary to form the passivation layer on the front surface or apply the opening portion pattern. Therefore, the description of the front side of the solar cell is omitted and only the rear side passivation layer and the electrode will be mainly described.

이하에서는 본 발명의 작용을 설명한다.Hereinafter, the operation of the present invention will be described.

소성 공정 과정에서 패시베이션층(120)의 오픈부(130, 130a,130b) 또는 오픈부(130, 130a,130b)와 접하는 실리콘 기판(110)측에 국부적으로 공동이 형성되어도 인접하는 다른 부분을 통해 전기적 연결이 용이한 원리에 대해 설명한다. Even if a local cavity is formed on the side of the silicon substrate 110 in contact with the open portions 130, 130a and 130b or the open portions 130, 130a and 130b of the passivation layer 120 during the firing process, Describe the principle of easy electrical connection.

본 발명은, 도 3 내지 도 5에 도시된 바와 같이, 패시베이션층(120)의 오픈부(130, 130a,130b)가 링 패턴, 라인 패턴, 체인 형상 패턴 등으로 형성되며, 이러한 패턴들은 인접한 두 구멍이 나란히 형성된 구조를 갖는다. 3 to 5, the open portions 130, 130a, and 130b of the passivation layer 120 are formed by a ring pattern, a line pattern, a chain pattern, or the like, And have a structure in which holes are formed side by side.

도 3에 도시된 바에 의하면, 제1 구멍(131)과 제2 구멍(133)이 인접 형성되고 단면 기준으로 제1 구멍(131)을 통한 실리콘 기판(110)과 Al 전극(140)의 접촉 면적이 제2 구멍(133)을 통한 실리콘 기판(110)과 Al 전극(140)의 접촉 면적에 비해 크다.3, the first hole 131 and the second hole 133 are formed adjacent to each other, and the contact area between the silicon substrate 110 and the Al electrode 140 through the first hole 131, Is larger than the contact area between the silicon substrate 110 and the Al electrode 140 through the second hole 133.

제1 구멍(131)을 통한 실리콘의 Al 전극 측 이동은 전체 방향에서 일어나게 되나, 결국에는 제1 구멍(131)과 인접한 제2 구멍(133) 측으로 이동하게 되고, 제1 구멍(131) 측에 공동이 형성되어도 제2 구멍(133) 측에서는 공동이 형성되지 않아 제2 구멍(133)을 통해 접촉된 실리콘 기판(110)과 Al 전극(140)에 의해 전기적 연결이 가능하다.The movement of the silicon toward the Al electrode through the first hole 131 occurs in the entire direction but eventually moves to the second hole 133 side adjacent to the first hole 131 and reaches the first hole 131 side A cavity is not formed on the second hole 133 side so that the silicon substrate 110 and the Al electrode 140 can be electrically connected to each other through the second hole 133.

또한, 제1 구멍(131)을 통해서는 실리콘의 확산이 많이 발생하나 상대적으로 단면적이 좁은 제2 구멍(133)을 통해서는 실리콘의 확산이 상대적으로 적어 확산 분산 효과를 가지므로 제1 구멍(131) 측에 공동이 형성되어도 제2 구멍(133) 측에서는 공동이 형성되지 않는다. 따라서 제2 구멍(133)을 통해 접촉된 실리콘 기판(110)과 Al 전극(140)에 의해 전기적 연결이 가능한 것이다. In addition, although silicon diffuses much through the first hole 131, diffusion of silicon is relatively less through the second hole 133 having a relatively small cross-sectional area, The cavity is not formed on the second hole 133 side. Therefore, the silicon substrate 110 and the Al electrode 140, which are in contact with each other through the second hole 133, can be electrically connected.

또한, 구멍이 커 실리콘 기판(110)과 전극(140)의 접촉면적이 큰 경우, 구멍 중앙부에서는 실리콘의 확산이 최소화되고 가장자리로 갈수록 높아지는 경향을 보이므로 제1 구멍(131)의 중앙부를 통해서는 실리콘 기판(110)과 전극(140)이 전기적으로 연결될 수 있다. When the contact area between the silicon substrate 110 and the electrode 140 is large due to a large hole, diffusion of silicon is minimized at the central portion of the hole and tends to increase toward the edge, The silicon substrate 110 and the electrode 140 can be electrically connected.

상술한, 원리는 도 4 및 도 5에서도 동일하게 적용된다. The principle described above applies equally to Fig. 4 and Fig.

본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Best Mode for Carrying Out the Invention The present invention has been described with reference to the drawings and the specification. Although specific terms are used herein, they are used for the purpose of describing the present invention only and are not used to limit the scope of the present invention described in the meaning of the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

110: 실리콘 기판 120: 패시베이션층
130, 130a,130b: 오픈부 131: 제1 구멍
133: 제2 구멍 131a: 제1 곡선구멍
133a: 제2 곡선구멍 131b: 제1 라인구멍
133b: 제2 라인구멍 140: 전극110: silicon substrate 120: passivation layer
130, 130a, 130b: open portion 131: first hole
133: second hole 131a: first curved hole
133a: second curved hole 131b: first line hole
133b: second line hole 140: electrode

Claims (16)

반도체로 이루어진 실리콘 기판;
상기 실리콘 기판의 후면에 형성되며 오픈부를 포함하는 패시베이션층; 및
상기 패시베이션층의 오픈부에 형성되고 상기 오픈부를 통해 상기 실리콘 기판과 접촉하는 전극;을 포함하며,
상기 오픈부는 국부적으로 공동(void)이 형성되어도 다른 부분을 통해 전기적 연결이 용이하도록 인접한 구멍들을 갖는 패턴으로 형성한 것을 특징으로 하는 태양전지.A silicon substrate made of a semiconductor;
A passivation layer formed on a back surface of the silicon substrate and including an open portion; And
And an electrode formed in an open portion of the passivation layer and in contact with the silicon substrate through the open portion,
Wherein the open portion is formed in a pattern having adjacent holes so as to facilitate electrical connection through another portion even if a void is locally formed. 청구항 1에 있어서,
상기 오픈부는 링 패턴으로 형성되는 것을 특징으로 하는 태양전지.The method according to claim 1,
Wherein the open portion is formed in a ring pattern. 청구항 2에 있어서,
상기 링 패턴은
원형으로 형성된 제1 구멍과,
상기 제1 구멍의 외경을 이격되게 감싸는 링 형상의 제2 구멍을 포함하는 것을 특징으로 하는 태양전지. The method of claim 2,
The ring pattern
A first hole formed in a circular shape,
And a ring-shaped second hole that surrounds the outer diameter of the first hole in a spaced-apart manner. 청구항 3에 있어서,
상기 제2 구멍은 상기 제1 구멍의 외경을 이격되게 감싸는 하나의 링 형상 또는 다수 개의 링 형상인 것을 특징으로 하는 태양전지.The method of claim 3,
And the second hole is one ring shape or a plurality of ring shapes that surround the outer diameter of the first hole. 청구항 3에 있어서,
상기 제1 구멍의 직경은 상기 제2 구멍의 폭에 비해 상대적으로 크거나 같은 것을 특징으로 하는 태양전지.The method of claim 3,
And the diameter of the first hole is greater than or equal to the width of the second hole. 청구항 3에 있어서,
상기 제1 구멍과 상기 제2 구멍의 이격 거리는 40㎛ 이상 ~ 500㎛ 이하인 것을 특징으로 하는 태양전지. The method of claim 3,
Wherein a distance between the first hole and the second hole is 40 占 퐉 or more to 500 占 퐉 or less. 청구항 1에 있어서,
상기 오픈부는 라인 패턴으로 형성되는 것을 특징으로 하는 태양전지.The method according to claim 1,
Wherein the open portion is formed in a line pattern. 청구항 7에 있어서,
상기 라인 패턴은
상기 패시베이션층의 가로 방향 또는 세로 방향으로 길게 형성된 제1 라인구멍과,
상기 제1 라인구멍의 일측 또는 양측에 인접하게 나란히 형성된 제2 라인구멍을 포함하는 것을 특징으로 하는 태양전지.The method of claim 7,
The line pattern
A first line hole formed in the lateral direction or the longitudinal direction of the passivation layer,
And a second line hole formed adjacent to one side or both sides of the first line hole. 청구항 8에 있어서,
상기 제2 라인구멍은 상기 제1 라인구멍의 일측 또는 양측에 인접하게 나란히 형성된 하나의 라인 형상 또는 다수 개의 라인 형상인 것을 특징으로 하는 태양전지.The method of claim 8,
And the second line hole is one line shape or a plurality of line shapes formed adjacent to one side or both sides of the first line hole. 청구항 8에 있어서,
상기 제1 라인구멍의 폭은 상기 제2 라인구멍의 폭에 비해 상대적으로 크거나 같은 것을 특징으로 하는 태양전지.The method of claim 8,
And the width of the first line hole is relatively larger or equal to the width of the second line hole. 청구항 8에 있어서,
상기 제1 라인구멍과 상기 제2 라인구멍 사이의 간격은 40㎛ 이상 ~ 500㎛ 이하인 것을 특징으로 하는 태양전지.The method of claim 8,
And the interval between the first line hole and the second line hole is 40 占 퐉 or more to 500 占 퐉 or less. 청구항 7에 있어서,
상기 라인 패턴은 체인 형상으로 형성되는 것을 특징으로 하는 태양전지.The method of claim 7,
Wherein the line pattern is formed in a chain shape. 청구항 1에 있어서,
상기 패시베이션층은 실리콘 산화막, 알루미늄 산화막, 실리콘 질화막, SiOxNy막 및 이들의 조합으로 된 것을 특징으로 하는 태양전지.The method according to claim 1,
Wherein the passivation layer is formed of a silicon oxide film, an aluminum oxide film, a silicon nitride film, a SiOxNy film, or a combination thereof. 청구항 1에 있어서,
상기 전극은 Al 또는 Al 합금으로 되는 것을 특징으로 하는 태양전지.The method according to claim 1,
Wherein the electrode is made of Al or an Al alloy. 실리콘 기판의 후면에 패시베이션층을 형성하는 단계;
상기 패시베이션층에 오픈부를 형성하고 상기 패시베이션층의 오픈부에 Al 또는 Al 합금 페이스트를 스크린 프린트하여 전극을 형성하는 단계; 및
소성 공정을 수행하는 단계를 포함하며,
상기 오픈부는 상기 소성 공정을 수행하는 단계에 의해 국부적으로 공동이 형성되어도 다른 부분을 통해 전기적 연결이 용이하도록 인접한 구멍들을 갖는 패턴으로 형성하는 것을 특징으로 하는 태양전지의 제조방법. Forming a passivation layer on the back surface of the silicon substrate;
Forming an open portion in the passivation layer and screen printing the open portion of the passivation layer with an Al or Al alloy paste to form an electrode; And
And performing a firing process,
Wherein the open portion is formed in a pattern having adjacent holes so as to facilitate electrical connection through other portions even if a cavity is locally formed by performing the firing process. 청구항 15에 있어서,
상기 오픈부는 링 패턴, 라인 패턴, 체인 형상 패턴 중 선택된 1종 또는 이들의 조합으로 형성하는 것을 특징으로 하는 태양전지의 제조방법.16. The method of claim 15,
Wherein the open portion is formed of one selected from a ring pattern, a line pattern, and a chain pattern, or a combination thereof.
KR1020160151091A 2016-11-14 2016-11-14 Solar cell and manufacturing method thereof KR20180053924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160151091A KR20180053924A (en) 2016-11-14 2016-11-14 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160151091A KR20180053924A (en) 2016-11-14 2016-11-14 Solar cell and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20180053924A true KR20180053924A (en) 2018-05-24

Family

ID=62296611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160151091A KR20180053924A (en) 2016-11-14 2016-11-14 Solar cell and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20180053924A (en)

Similar Documents

Publication Publication Date Title
TWI643354B (en) Solar cell emitter region fabrication with differentiated p-type and n-type region architectures
KR102453503B1 (en) Metallization of solar cells
KR101192548B1 (en) Method for the contact separation of electrically conducting layers on the back contacts of solar cells and corresponding solar cells
KR101573934B1 (en) Solar cell and manufacturing mehtod of the same
US20130008501A1 (en) Method of fabrication of a back-contacted photovoltaic cell, and back-contacted photovoltaic cell made by such a method.
CN104282782A (en) Solar cell and method for manufacturing the same
JP2008537331A (en) Back contact solar cell and method for manufacturing the same
KR20130108496A (en) Fine line metallization of photovoltaic devices by partial lift-off of optical coatings
JP2008204967A (en) Solar cell element and method for fabricating the same
KR20110063546A (en) Method for fabricating a solar cell using a direct-pattern pin-hole-free masking layer
JP6407263B2 (en) Back-bridge contact electrode for crystalline silicon solar cell and manufacturing method thereof
CN105308755A (en) Epitaxial silicon solar cells with moisture barrier
US20120094421A1 (en) Method of manufacturing solar cell
KR20080091104A (en) Low area screen printed metal contact structure and method
CN109983584A (en) Photovoltaic cell with passivation contact
KR20130048948A (en) Bi-facial solar cell and method for fabricating the same
CN105161569A (en) MWT (metal wrap through) solar cell and preparation method therefor
US8927324B2 (en) Method for the production of a wafer-based, back-contacted heterojunction solar cell and heterojunction solar cell produced by the method
JP2010251343A (en) Solar cell and method of manufacturing the same
KR101153377B1 (en) Back junction solar cell having improved rear structure and method for manufacturing therof
JP2011142210A (en) Solar cell and method of manufacturing the same
JP3190982U (en) Solar cell with improved back structure
KR20180053924A (en) Solar cell and manufacturing method thereof
TWI429097B (en) Method for manufacturing a back-contact solar cell
KR20190094464A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment