KR20180047384A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20180047384A
KR20180047384A KR1020160143389A KR20160143389A KR20180047384A KR 20180047384 A KR20180047384 A KR 20180047384A KR 1020160143389 A KR1020160143389 A KR 1020160143389A KR 20160143389 A KR20160143389 A KR 20160143389A KR 20180047384 A KR20180047384 A KR 20180047384A
Authority
KR
South Korea
Prior art keywords
region
layer
power supply
supply wiring
light emitting
Prior art date
Application number
KR1020160143389A
Other languages
English (en)
Other versions
KR102594921B1 (ko
Inventor
신상일
김도형
나세환
박영주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160143389A priority Critical patent/KR102594921B1/ko
Priority to US15/789,836 priority patent/US10833142B2/en
Priority to CN201711052598.9A priority patent/CN108010939B/zh
Publication of KR20180047384A publication Critical patent/KR20180047384A/ko
Application granted granted Critical
Publication of KR102594921B1 publication Critical patent/KR102594921B1/ko

Links

Images

Classifications

    • H01L51/5203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5253—
    • H01L51/5259—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant

Abstract

본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 영역과 표시 영역 외곽에 있는 비표시 영역과 표시 영역에 있는 박막 트랜지스터 및 비표시 영역에 있고, 박막 트랜지스터와 연결된 전원 배선을 포함하고, 전원 배선은 서로 분리된 제 1 영역과 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역과 연결된 제 3 영역을 포함하고, 전원 배선의 에지(edge)를 따라 형성되고, 전원 배선의 에지를 덮는 층을 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 전원 배선 영역의 투습에 의한 불량 발생을 최소화하고 신뢰성을 개선할 수 있는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치(OLED)는 자체 발광형 표시 장치로서, 전자(electron) 주입을 위한 전극(cathode)과 정공(hole) 주입을 위한 전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 유기 발광 소자를 이용한 표시 장치이다.
유기 발광 표시 장치는 빛이 방출되는 방향에 따라서 상부 발광(Top Emission) 방식, 하부 발광(Bottom Emission) 방식 및 양면 발광(Dual Emission) 방식 등으로 나누어지고, 구동 방식에 따라서는 수동 매트릭스형(Passive Matrix)과 능동 매트릭스형(Active Matrix) 등으로 나누어질 수 있다.
유기 발광 표시 장치는 액정 표시 장치(LCD)와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 유기 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암비(contrast ratio: CR)도 우수하여, 차세대 디스플레이 장치로서 연구되고 있다.
유기 발광 표시 장치는 수분 또는 산소에 취약하여, 유기 발광 표시 장치 내부로 수분 또는 산소가 침투되는 경우, 유기 발광 표시 장치의 금속 전극이 산화되거나 또는 유기 발광층이 변질되면서 화소 수축(pixel shrinkage) 또는 흑점(dark spot) 등과 같은 각종 화질 불량 및 수명 저하의 문제가 발생할 수 있다.
화소 수축 불량은 금속 전극과 유기 발광층의 계면이 수분 침투에 의해 산화 또는 변질됨으로써 화소의 가장 자리부터 검게 변하는 불량이며, 화소 수축 불량이 장시간 지속되면 화소 전체 면적이 검게 변색되는 흑점 불량으로 악화되어 유기 발광 표시 장치의 신뢰성에 심각한 영향을 줄 수 있다.
기존의 유기 발광 표시 장치의 경우, 특히 고온 고습의 신뢰성 환경에서 유기 발광 표시 장치의 제조 공정 중에 전원 배선의 에지(edge)에서 발생한 손상(damage)이나 균열(crack), 또는 보호층 하부에서 전원 배선의 에지(edge)를 따라서 형성된 공간(void)을 통해 투습이 발생하면서, 화소 수축 불량 또는 흑점 불량과 같은 화질 불량이 발생하여 이에 대한 개선이 요구되고 있다.
이에 본 발명의 발명자는 전원 배선 에지를 통한 투습에 의한 불량 발생을 최소화할 수 있는 유기 발광 표시 장치를 발명하였다.
본 발명의 실시예에 따른 해결 과제는 유기 발광 표시 장치의 전원 배선이 보호층 하부에 전원 배선과 다른 층에 형성된 연결부를 포함하고, 전원 배선의 에지(edge)를 따라 형성되고 전원 배선의 에지를 덮는 투습 방지 패턴을 포함하도록 구성함으로써, 전원 배선의 에지를 통한 투습을 최소화할 수 있는 유기 발광 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여, 전원 배선의 에지를 따라 발생하는 투습을 최소화함으로써 화질 불량 발생 가능성을 낮추고 신뢰성 향상이 가능한 유기 발광 표시 장치가 제공된다.
본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 영역과 표시 영역 외곽에 있는 비표시 영역과 표시 영역에 있는 박막 트랜지스터 및 비표시 영역에 있고, 박막 트랜지스터와 연결된 전원 배선을 포함하고, 전원 배선은 서로 분리된 제 1 영역과 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역과 연결된 제 3 영역을 포함하고, 전원 배선의 에지(edge)를 따라 형성되고, 전원 배선의 에지를 덮는 층을 포함한다.
또한 다른 측면에서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 비표시 영역을 갖는 기판, 기판 상에 있는 제 1 전극 및 제 2 전극 및 제 1 전극과 제 2 전극 사이에 있는 발광부를 포함하는 유기 발광 표시 장치는 비표시 영역에 위치하고, 표시 영역에 위치하는 박막 트랜지스터와 연결된 전원 배선 및 전원 배선의 적어도 일부를 덮도록 형성된 보호층을 포함하고, 전원 배선은 보호층의 하부에 연결부 및 전원 배선의 에지(edge)를 따라 형성되고, 전원 배선의 에지를 덮는 투습 방지 패턴을 포함함으로써, 전원 배선의 에지를 통한 투습을 최소화할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 따른 유기 발광 표시 장치는 전원 배선이 보호층의 하부에 전원 배선과 다른 층에 형성된 적어도 하나의 연결부를 포함하고, 전원 배선의 에지(edge)를 따라 형성되고 전원 배선의 에지를 덮는 투습 방지 패턴을 포함함으로써, 전원 배선의 에지를 따라 보호층 하부에 형성된 공간(void) 또는 전원 배선의 에지에서의 손상(damage)이나 균열(crack)에 의해 발생한 투습 경로를 차단할 수 있으므로, 전원 배선의 에지를 통한 유기 발광 표시 장치로의 투습 발생이 최소화될 수 있다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치는 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있으므로, 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 구조를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 회로 구성을 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 서브 화소의 회로 구성 예시도이다.
도 4는 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면 구조를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 유기 발광 표시 장치의 단면 구조를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면 구조를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 6의 a-a'에서의 단면 구조를 나타내는 도면이다.
도 8은 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 6의 b-b'에서의 단면 구조를 나타내는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 도 6의 a-a'에서의 단면 구조를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 구조를 나타내는 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 영상 처리부(11), 타이밍 제어부(12), 데이터 구동부(13), 게이트 구동부(14) 및 표시 패널(15)이 포함된다.
영상 처리부(11)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(11)는 데이터 인에이블 신호(DE) 외에도 수직 동기 신호, 수평 동기 신호 및 클럭 신호 중 하나 이상을 출력할 수 있다. 영상 처리부(11)는 시스템 회로 기판에 IC(Integrated Circuit) 형태로 형성된다.
타이밍 제어부(12)는 영상 처리부(11)로부터 데이터 인에이블 신호(DE) 또는 수직 동기 신호, 수평 동기 신호 및 클럭 신호 등을 포함하는 구동 신호와 더불어 데이터 신호(DATA)를 공급받는다.
타이밍 제어부(12)는 구동 신호에 기초하여 게이트 구동부(14)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 구동부(13)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 출력한다. 타이밍 제어부(12)는 제어 회로 기판에 IC 형태로 형성된다.
데이터 구동부(13)는 타이밍 제어부(12)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 타이밍 제어부(12)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준 전압으로 변환하여 출력한다. 데이터 구동부(13)는 복수의 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(13)는 데이터 회로기 판에 IC 형태로 형성된다.
게이트 구동부(14)는 타이밍 제어부(12)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 게이트 신호를 출력한다. 게이트 구동부(14)는 복수의 게이트 라인들(GL1 ~ GLm)을 통해 게이트 신호를 출력한다. 게이트 구동부(14)는 게이트 회로 기판에 IC 형태로 형성되거나, 표시 패널(15) 상에 게이트 인 패널(Gate In Panel) 방식으로 형성될 수 있다.
표시 패널(15)은 데이터 구동부(13) 및 게이트 구동부(14)로부터 공급된 데이터 신호(DATA) 및 게이트 신호에 대응하여 영상을 표시한다. 표시 패널(15)은 영상을 표시하는 복수의 서브 화소들(SP)을 포함한다.
유기 발광 표시 장치(100)의 구조에 따라, 서브 화소들(SP)은 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함하거나, 백색 서브 화소, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있다. 또한 서브 화소들(SP)은 발광 특성에 따라 하나 이상의 서로 다른 발광 면적을 가질 수 있다.
본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 TV, 모바일(Mobile), 테블릿 PC(Tablet PC), 모니터(Monitor), 노트북 컴퓨터(Laptop Computer), 차량용 표시 장치, 및 차량용 조명 장치 등을 포함한 표시 장치 등에 적용될 수 있다. 또는 웨어러블(wearable) 표시 장치, 폴더블(foldable) 표시 장치 및 롤러블(rollable) 표시 장치 등에도 적용될 수 있다.
도 2는 유기 발광 표시 장치의 서브 화소의 개략적인 회로 구성을 나타내는 도면이다.
또한 도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 서브 화소의 회로 구성 예시도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 하나의 서브 화소에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광 다이오드(OLED)가 포함된다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
스위칭 트랜지스터(SW)는 제 1a 게이트 라인(GL1a)을 통해 공급된 게이트 신호에 응답하여 제 1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 고전위 전원 배선(VDD)과 저전위 전원 배선(VGND) 사이로 구동 전류가 흐르도록 동작한다.
보상 회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 보상 회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상 회로(CC)의 구성은 보상 방법에 따라 다양하게 구성될 수 있으며, 본 명세서에서는 도 3을 참조하여 예시적으로 하나의 보상 회로에 대해 설명한다.
도 3에 도시된 바와 같이, 보상 회로(CC)에는 센싱 트랜지스터(ST)와 레퍼런스 라인(VREF)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 라인과 유기 발광 다이오드(OLED)의 애노드 전극 사이(이하 센싱 노드)에 접속된다. 센싱 트랜지스터(ST)는 레퍼런스 라인(VREF)을 통해 전달되는 초기화 전압(또는 센싱 전압)을 센싱 노드에 공급하거나 센싱 노드의 전압 또는 전류를 센싱할 수 있도록 동작한다.
스위칭 트랜지스터(SW)는 제 1a 게이트 라인(GL1a)에 게이트 전극이 연결되고, 제 1 데이터 라인(DL1)에 제 1 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 제 2 전극이 연결된다.
구동 트랜지스터(DR)는 스위칭 트랜지스터(SW)의 제 2 전극에 게이트 전극이 연결되고, 제 1 전원 배선(VDD)에 제 1 전극이 연결되고, 유기 발광 다이오드(OLED)의 애노드 전극에 제 2 전극이 연결된다.
커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 제 1 전극이 연결되고, 유기 발광 다이오드(OLED)의 애노드 전극에 제 2 전극이 연결된다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(DR)의 제 2 전극에 애노드 전극이 연결되고 제 2 전원 배선(VGND)에 캐소드 전극이 연결된다.
센싱 트랜지스터(ST)는 제 1b 게이트 라인(GL1b)에 게이트 전극이 연결되고, 레퍼런스 라인(VREF)에 제 1 전극이 연결되고, 센싱 노드인 구동 트랜지스터(DR)의 제 2 전극 및 유기 발광 다이오드(OLED)의 애노드 전극에 제 2 전극이 연결된다.
예를 들어서, 센싱 트랜지스터(ST)의 동작 시간은 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사 또는 동일하거나 다를 수 있다. 레퍼런스 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시 기간 또는 N 프레임(N은 1 이상의 정수) 기간 동안 서브 화소의 센싱 노드를 센싱하고 센싱 결과를 생성할 수 있게 된다.
또한, 센싱 결과에 따른 보상 대상은 디지털 형태의 데이터 신호, 아날로그 형태의 데이터 신호 또는 감마 등이 될 수 있다. 그리고 센싱 결과를 기반으로 보상 신호(또는 보상 전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.
또한 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기 발광 다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브 화소를 일례로 설명하였지만, 보상회로(CC)가 추가되는 경우, 3T2C, 4T2C, 5T1C, 6T1C, 6T2C, 7T1C 등으로 다양하게 구성될 수 있다.
또한, 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 센싱 트랜지스터(ST)와 같은 박막 트랜지스터들(TFT)은 비정질 실리콘(amorphous silicon: a-Si), 다결정 실리콘(polycrystalline silicon: poly-Si), 산화물(oxide) 반도체 또는 유기물(organic)로 이루어진 반도체층을 기반으로 다양하게 구현될 수 있다.
도 4는 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면 구조를 나타내는 도면이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 표시 패널(15)은 표시 영역(16) 및 표시 영역의 외곽에 있는 비표시 영역(17)을 포함한다.
보다 구체적으로, 표시 패널(15)의 제 1 기판(110)은 복수의 서브 화소들(SP)이 형성된 표시 영역(16)과 제 1 게이트 구동부(14a), 제 2 게이트 구동부(14b), 고전위 전원 배선(VDD), 저전위 전원 배선(VGND), 레퍼런스 라인(VREF) 및 패드부(18)가 형성된 비표시 영역(17)을 포함하여 이루어진다.
패드부(18)는 제 1 기판(110)의 상부 외곽의 비표시 영역(17)에 형성된다. 패드부(18)는 외부 회로 기판과 전기적으로 연결되는 패드 영역이다. 패드부(18)는 예를 들어서, 데이터 구동부가 실장된 데이터 회로 기판 또는 타이밍 제어부가 실장된 제어 회로 기판 등에 연결된다.
제 1 게이트 구동부(14a) 및 제 2 게이트 구동부(14b)는 표시 패널(15) 상에 게이트 인 패널(Gate In Panel) 방식으로 형성된 게이트 구동부이며, 표시 영역(16)에 형성된 서브 화소들(SP)에 게이트 신호를 출력하는 회로이다. 제 1 게이트 구동부(14a)는 표시 영역(16) 좌측의 비표시 영역(17)에 형성되어 표시 영역(16)에 게이트 신호를 공급하고, 제 2 게이트 구동부(14b)는 표시 영역(16)의 우측의 비표시 영역(17)에 형성되어 표시 영역(16)에 게이트 신호를 공급한다.
본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)을 포함하여 구성되며, 제 1 기판(110)의 상부 외곽의 패드부(18)와 표시 영역(16) 사이의 비표시 영역(17)에 배치된다.
보다 구체적으로, 고전위 전원 배선(VDD)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 고전위 전원을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하는 라인이다.
또한 저전위 전원 배선(VGND)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 저전위 전원(또는 그라운드 전원)을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하는 라인이다.
또한 레퍼런스 라인(VREF)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 초기화 전압(또는 센싱 전압)을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하거나 센싱 결과를 데이터 구동부에 전달하는 라인이다.
본 발명의 실시예에 따른 전원 배선, 즉 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)은 반드시 도 4에 도시된 배치 구조에 한정되지 않는 것은 아니며, 다양한 위치 및 다양한 개수로 배치될 수 있다. 즉, 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF) 중 적어도 하나를 포함하도록 구성될 수 있다.
도 5는 본 발명의 실시예에 따른 유기 발광 표시 장치의 단면 구조를 나타내는 도면이다.
즉, 도 5는 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 표시 영역에 형성된 박막 트랜지스터 및 유기 발광 다이오드(OLED)의 상세 단면 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 기판(110), 기판(110) 상에 위치하는 박막 트랜지스터(Thin Film Transistor, 120)와 제 1 전극(150), 제 2 전극(160) 및 제 1 전극(150)과 제 2 전극(160) 사이에 위치하고 복수의 유기물층과 유기 발광층(Organic Light Emitting Layer: EML)을 포함하는 발광부(155)를 갖는 유기 발광 다이오드(OLED)를 포함하여 구성된다.
유기 발광 표시 장치(100)는 복수의 서브 화소(sub pixel)를 포함한다. 서브 화소는 실제 빛이 발광되는 최소 단위의 영역을 말한다. 또한, 복수의 서브 화소가 모여 백색의 광을 표현할 수 있는 최소의 군으로 이루어질 수 있으며, 예를 들어, 세 개의 서브 화소가 하나의 군으로서, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소가 하나의 군을 이룰 수 있다. 그러나, 이에 한정된 것은 아니며, 다양한 서브 화소 설계가 가능하다. 도 5에서는 설명의 편의를 위해 유기 발광 표시 장치(100)의 복수의 서브 화소 중 하나의 서브 화소만을 도시하였다.
기판(110)은 유기 발광 표시 장치(100)의 다양한 구성 요소들을 지지하기 위한 것으로 절연 물질로 형성된다. 기판(110)은 글래스(Glass) 뿐만 아니라, 유연한 특성을 갖는 플렉서블(flexible) 기판으로 이루어질 수 있으며, 예를 들어서, PET(Polyethylene Terephthalate), PEN(Polyethylene Naphthalate), 폴리이미드(Polyimide) 등의 플라스틱 기판 등으로 이루어질 수 있다.
기판(110) 상에는 기판(110) 및 외부로부터의 불순 원소의 침투를 차단하고 유기 발광 표시 장치(100)의 다양한 구성 요소들을 보호하기 위한 버퍼층(115)이 형성될 수 있다. 버퍼층(115)은 예를 들어 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 복수층 구조로 형성될 수 있다. 버퍼층(115)은 유기 발광 표시 장치(200)의 구조나 특성에 따라 생략될 수도 있다.
버퍼층(115) 상에는 반도체층(121), 게이트 전극(123), 소스 전극(127) 및 드레인 전극(128)을 포함하는 박막 트랜지스터(120)가 형성된다.
구체적으로, 기판(110) 상에 반도체층(121)이 형성되고, 반도체층(121) 상에 반도체층(121)과 게이트 전극(123)을 절연시키기 위한 게이트 절연층(122)이 형성된다.
게이트 전극(123) 상에는 게이트 전극(123)과 소스 전극(127) 및 드레인 전극(128)을 절연시키기 위한 층간 절연층(124)이 형성된다.
층간 절연층(124) 상에는 반도체층(121)과 각각 접하는 소스 전극(127) 및 드레인 전극(128)이 형성된다. 소스 전극(127) 및 드레인 전극(128)은 컨택홀을 통해 반도체층(121)과 전기적으로 연결된다.
반도체층(121)은 비정질 실리콘(amorphous silicon: a-Si), 다결정 실리콘(polycrystalline silicon: poly-Si), 산화물(oxide) 반도체 또는 유기물 (organic) 반도체 등으로 형성될 수 있다. 반도체층(121)이 산화물 반도체로 이루어지는 경우, IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 중 어느 하나의 물질로 이루어질 수 있으나 이에 한정되지 않는다.
게이트 절연층(122)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등과 같은 무기 절연 물질로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다.
게이트 전극(123)은 게이트 신호를 박막 트랜지스터(120)에 전달하는 기능을 수행하고, 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있고, 상기 금속 또는 이들의 합금으로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다.
도 5를 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 층간 절연층(124) 상에 형성된 보조 게이트 전극(125)을 더 포함할 수 있다. 보조 게이트 전극(125)은 게이트 전극(123)과 전기적으로 연결되어, 게이트 라인의 저항을 낮추는 역할을 할 수 있다. 또한 보조 게이트 전극(125) 상에는 보조 게이트 전극(125)과 소스 전극(127) 및 드레인 전극(128)을 절연시키기 위한 제 2 층간 절연층(126)이 추가로 형성될 수 있다.
소스 전극(127)과 드레인 전극(128)은 외부에서 전달되는 전기적인 신호가 박막 트랜지스터(120)에서 발광부(155)로 전달되도록 하는 역할을 한다. 소스 전극127)과 드레인 전극(128)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 중 적어도 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있고, 상기 금속 또는 이들의 합금으로 이루어진 단일층 또는 복수층 구조로 형성될 수 있다.
본 명세서에서는 설명의 편의를 위해, 유기 발광 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중에서 제 1 전극(150)과 전기적으로 연결된 구동 트랜지스터(120)만을 도시하였다. 각각의 서브 화소는 스위칭 트랜지스터나 커패시터 등이 더 포함될 수 있다.
박막 트랜지스터(120) 상에는 평탄화층(130)이 형성된다. 평탄화층(130)은 박막 트랜지스터(120) 상부를 평탄화하는 기능을 한다. 평탄화층(130)은 단일층 또는 복수층으로 구성될 수 있으며, 유기 물질로 이루어질 수 있다. 예를 들어서, 평탄화층(130)은 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl) 중 어느 하나로 이루어질 수 있다. 평탄화층(130)은 각각의 서브 화소에서 박막 트랜지스터(120)와 제 1 전극(150)을 전기적으로 연결하기 위한 애노드 컨택홀(135)을 포함한다.
제 1 전극(150)은 평탄화층(130) 상에 형성된다. 제 1 전극(150)은 애노드(anode)일 수 있으며, 일함수 값이 비교적 큰 도전성 물질로 형성되어 발광부(155)의 유기 발광층(EML)에 정공을 공급하는 역할을 한다. 제 1 전극(150)은 평탄화층(130)에 구비된 애노드 컨택홀(135)을 통해 박막 트랜지스터(120)와 전기적으로 연결되고, 예를 들어서, 박막 트랜지스터(120)의 소스 전극(127)과 전기적으로 연결될 수 있다. 또한 제 1 전극(150)은 서브 화소 별로 이격되어 배치된다. 제 1 전극(150)은 투명 도전성 물질로 형성되고, 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO) 등과 같은 물질로 형성될 수 있다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치(100)가 상부 발광 방식(Top Emission)인 경우, 발광부(155)의 유기 발광층(EML)으로부터 발광된 광이 제 1 전극(150)에 반사되어 보다 원활하게 상부 방향으로 방출될 수 있도록, 제 1 전극(150)의 상부 또는 하부에 반사 효율이 우수한 금속 물질, 예를 들면, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가로 형성될 수 있다.
예를 들어, 제 1 전극(150)은 투명 도전성 물질로 형성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있다. 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있으며, 예를 들어서 은(Ag) 또는 APC(Ag/Pd/Cu)일 수 있다.
본 발명의 실시예를 설명함에 있어서 상부 발광 방식(Top Emission)은 발광부(155)의 유기 발광층(EML)으로부터 발광되는 광이 제 2 전극(160)의 방향으로 출사되는 방식을 의미하고, 하부 발광 방식(Bottom Emission)은 상부 발광 방식과 반대의 방향인 제 1 전극(150)의 방향으로 광이 출사되는 방식을 의미한다.
본 실시예에 따른 유기 발광 표시 장치(100)의 경우, 발광부(155)의 유기 발광층(EML)으로부터 발광되는 광이 제 2 전극(160)의 방향으로 출사되는 상부 발광 방식(Top Emission)의 유기 발광 표시 장치이다.
제 1 전극(150) 상에 뱅크층(140)이 형성된다. 뱅크층(140)은 인접하는 서브 화소를 구분하며, 제 1 전극(150)의 일측 상에 배치되어 제 1 전극(240)의 일부를 노출시킨다. 또한, 뱅크층(140)은 복수의 서브 화소를 구분할 수 있다.
뱅크층(140)은 유기 물질로 이루어질 수 있다. 예를 들어서, 뱅크층(140)은 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지로 이루어질 수 있으나, 이에 한정되지 않는다.
유기 발광 표시 장치(100)의 외부 광에 의한 반사를 최소화하기 위해서, 뱅크층(140)은 외부 광의 반사가 최소화되는 물질로 구성될 수 있다. 예를 들어서, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 뱅크층(140)은 블랙 피그먼트(black pigment)를 포함할 수 있다. 즉, 뱅크층(140)을 형성하기 위한 포토 레지스트는 블랙 피그먼트(black pigment)가 포함된 물질로 구성될 수 있다. 블랙 피그먼트는 유기 물질 또는 무기 물질로 구성될 수 있다.
블랙 피그먼트는 카본계열(carbon-based) 또는 금속 산화물(metal oxide) 등으로 구성될 수 있다. 그리고, 포토 레지스트는 폴리머(polymer), 모노머(monomer) 및 광개시제(photoinitiator) 중 적어도 하나를 포함하는 감광성 화합물(photosensitive compounds)을 포함할 수 있다. 그리고, 포토 레지스트는 감광성 화합물을 분산시키는 용매를 포함할 수 있다.
뱅크층(140) 상에는 스페이서(141)가 형성된다. 스페이서(141)는 유기 발광 다이오드(OLED)를 구성하는 발광부(155) 내 복수의 유기물층 또는 유기 발광층(EML)의 증착 공정 또는 제 2 전극(160) 형성 공정 시 마스크(mask)에 의한 불량 발생을 방지하는 역할을 할 수 있다. 스페이서(141)는 유기 발광 표시 장치의 제조 방법에 따라 생략될 수도 있다.
제 2 전극(160)은 발광부(155) 및 제 1 전극(150) 상에 형성된다. 제 2 전극(160)은 캐소드(cathode)일 수 있으며, 발광부(155)의 유기 발광층(EML)으로 전자를 공급하여야 하므로 일함수가 낮은 도전성 물질로 형성된다. 보다 구체적으로, 제 2 전극(160)은 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질일 수 있다.
또한, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)가 상부 발광 방식인 경우, 제 2 전극(160)은 인듐 주석 산화물(Indium Tin Oxide: ITO), 인듐 아연 산화물(Indium Zinc Oxide: IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide: ITZO), 아연 산화물(Zinc Oxide: ZnO) 및 주석 산화물(Tin Oxide: TiO) 계열의 투명 도전성 산화물로 이루어질 수 있다.
제 1 전극(140)과 제 2 전극(160)의 사이에 발광부(155)가 형성된다. 발광부(155)는 필요에 따라 다양한 유기물층을 포함할 수 있으며, 유기 발광층(EML)을 필수적으로 포함하여 구성된다. 상기 유기물층은 적어도 하나의 정공 수송층(HTL)과 전자 수송층(ETL)을 포함하여 이루어질 수 있으며, 정공 주입층, 전자 주입층, 정공 저지층, 전자 저지층 등을 포함한 기능층을 더 포함할 수 있다.
발광부(155)에 포함된 유기 발광층(EML)은 적색 서브 화소에 대응되도록 구성된 적색 발광층, 녹색 서브 화소에 대응되도록 구성된 녹색 발광층 및 청색 서브 화소에 대응되도록 구성된 청색 발광층을 포함하여 이루어질 수 있다.
제 2 전극(160) 상에는 보호층(170)이 형성된다. 보호층(170)은 무기막 또는 유기막으로 이루어진 단일층 또는 무기막과 유기막이 적층된 복수층의 구조를 가질 수 있다. 예를 들어서, 보호층(170)은 무기막으로 이루어진 제 1 보호층(171), 유기막으로 이루어진 제 2 보호층(172) 및 무기막으로 이루어진 제 3 보호층(173)이 적층된 복수의 층으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 또한 보호층(170)은 외부로부터의 산소 또는 수분을 흡착할 수 있는 흡습층 또는 산소 또는 수분의 투습을 지연시키는 버퍼층과 같은 기능층을 더 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 유기 발광 표시 장치의 평면 구조를 나타내는 도면이다.
즉, 도 6은 도 4에서 도시한 비표시 영역(17)의 X에서의 전원 배선 형성 영역의 상세 평면 구조를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)을 포함하여 구성된다. 상기 전원 배선은 제 1 기판(110)의 상부 외곽의 패드부(18)와 연결되어 외부로부터의 신호 또는 전원을 표시 영역(16) 내의 박막 트랜지스터에 전달하는 역할을 한다.
보다 구체적으로, 고전위 전원 배선(VDD)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 고전위 전원을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하는 라인이다.
저전위 전원 배선(VGND)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 저전위 전원(또는 그라운드 전원)을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하는 라인이다.
레퍼런스 라인(VREF)은 패드부(18)를 통해 전원 공급부와 같은 외부로부터 공급된 초기화 전압(또는 센싱 전압)을 표시 영역(16)에 형성된 서브 화소들(SP)에 전달하거나 센싱 결과를 데이터 구동부에 전달하는 라인이다.
기존의 유기 발광 표시 장치의 경우, 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)을 포함하여 구성된 전원 배선은 데이터 라인, 즉 소스 전극 및 드레인 전극과 동일한 층에 동일한 물질로 형성되었다. 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)은 이후 공정에서 전원 배선의 상부에 형성되는 보호층에 의해 보호된다.
고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)은 구조적 특성 상 배선의 에지(edge) 부분이 급격한 경사 형태를 갖는다. 상기 전원 배선들 및 레퍼런스 라인은 에지 부분의 급격한 경사로 인하여 패터닝 공정에 사용되는 현상액이나 식각 공정 중 식각액에 의해서 상기 전원 배선 에지의 일부 영역이 손상(damage)되거나 또는 균열(crack)이 발생할 수 있다.
따라서, 기존의 유기 발광 표시 장치의 경우, 패드부(18)를 통해 외부로부터 투습이 발생하면, 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF) 에지의 손상 또는 균열이 발생한 영역을 통해 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)의 에지를 타고 외측부터 내측까지 수분 또는 산소가 전파될 수 있다.
또한, 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)의 상부에 형성된 보호층이 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)의 에지를 완전히 덮지 못하면서 에지를 따라 발생한 공간(void)이 투습의 경로를 형성하면서, 전원 배선의 에지를 타고 외측부터 내측까지 수분 또는 산소가 전파되는 문제가 발생하였다.
도 6을 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 전원 배선, 즉 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)은 각각 서로 분리된 A1 영역, A2 영역 및 A1 영역과 A2 영역의 사이에 위치하고, A1 영역 및 A2 영역과 연결된 A3 영역을 포함하여 구성된다. 여기서 전원 배선의 A1 영역은 패드부(18)와 인접하여 위치하며, 전원 배선의 A2 영역은 표시 영역의 박막 트랜지스터와 인접하여 위치한다. 또한 전원 배선의 상부에 형성되는 보호층(170)은 전원 배선의 제 1 영역(A1)의 적어도 일부를 덮도록 형성되고, 전원 배선의 제 2 영역(A2) 및 제 3 영역(A3)는 완전히 덮도록 형성된다.
보다 구체적으로, 도 6을 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 저전위 전원 배선(VGND)은 A1 영역에 위치한 제 1 영역(127a), A2 영역에 위치한 제 2 영역(127d) 및 A3 영역에 위치한 제 3 영역(123a)을 포함하여 구성된다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 레퍼런스 라인(VREF)은 A1 영역에 위치한 제 1 영역(127b), A2 영역에 위치한 제 2 영역(127e) 및 A3 영역에 위치한 제 3 영역(123b)을 포함하여 구성된다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치(100)의 고전위 전원 배선(VDD)은 A1 영역에 위치한 제 1 영역(127c), A2 영역에 위치한 제 2 영역(127f) 및 A3 영역에 위치한 제 3 영역(123c)을 포함하여 구성된다.
A3 영역에 위치한 저전위 전원 배선(VGND)의 제 3 영역(123a)은 서로 분리된 A1 영역에 위치한 제 1 영역(127a)과 A2 영역에 위치한 제 2 영역(127d)을 연결하는 연결부로서의 역할을 한다. 제 3 영역(123a)은 저전위 전원 배선(VGND)의 에지를 따라서 형성될 수 있는 투습 경로를 차단하는 역할을 할 수 있다.
또한 A3 영역에 위치한 레퍼런스 라인(VREF)의 제 3 영역(123b)은 서로 분리된 A1 영역에 위치한 제 1 영역(127b)과 A2 영역에 위치한 제 2 영역(127e)을 연결하는 연결부로서의 역할을 한다. 제 3 영역(123b)은 레퍼런스 라인(VREF)의 에지를 따라서 형성될 수 있는 투습 경로를 차단하는 역할을 할 수 있다.
또한 A3 영역에 위치한 고전위 전원 배선(VDD)의 제 3 영역(123c)은 서로 분리된 A1 영역에 위치한 제 1 영역(127c)과 A2 영역에 위치한 제 2 영역(127f)을 연결하는 연결부로서의 역할을 한다. 제 3 영역(123c)은 고전위 전원 배선(VDD)의 에지를 따라서 형성될 수 있는 투습 경로를 차단하는 역할을 할 수 있다.
도 7은 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 6의 a-a'에서의 단면 구조를 나타내는 도면이다.
도 7을 참조하면, 서로 분리된 A1 영역에 위치한 고전위 전원 배선(VDD)의 제 1 영역(127c)과 A2 영역에 위치한 고전위 전원 배선(VDD)의 제 2 영역(127f)은 동일한 층에 형성되고, A3 영역에 위치한 고전위 전원 배선(VDD)의 제 3 영역(123c)은 제 1 영역(127c) 및 제 2 영역(127f)과 다른 층에 형성될 수 있다. 또한, 도 7을 참조하면 제 1 영역(127c) 및 제 2 영역(127f)을 연결하는 연결부인 제 3 영역(123c)은 층간 절연층에 형성된 하나 이상의 컨택홀을 통해 제 1 영역(127c) 및 제 2 영역(127f)과 각각 연결될 수 있다.
즉, 제 1 영역(127c) 및 제 2 영역(127f)과 서로 다른 층에 형성되고, 적어도 하나의 컨택홀을 통해 제 1 영역(127c) 및 제 2 영역(127f)을 연결하는 연결부인 고전위 전원 배선(VDD)의 제 3 영역(123c)은 고전위 전원 배선(VDD)의 에지를 따라서 형성될 수 있는 투습 경로를 차단시킴으로써 외부로부터의 투습을 최소화하는 역할을 할 수 있다.
보다 구체적으로, 서로 분리된 A1 영역에 위치한 고전위 전원 배선(VDD)의 제 1 영역(127c)과 A2 영역에 위치한 고전위 전원 배선(VDD)의 제 2 영역(127f)은 표시 영역에 형성된 박막 트랜지스터의 소스 전극(127) 및 드레인 전극(128)과 동일한 층에서 동일한 물질로 이루어질 수 있다.
또한 A1 영역과 A2 영역의 사이에 위치한 고전위 전원 배선(VDD)의 제 3 영역(123c)은 표시 영역에 형성된 박막 트랜지스터의 게이트 전극(123)과 동일한 층에서 동일한 물질로 이루어질 수 있다.
그리고, 제 1 영역(127c)은 층간 절연층(124) 및 제 2 층간 절연층(126)에 형성된 제 1 게이트-소스 및 드레인 컨택홀(129a)을 통해 제 3 영역(123c)과 연결되고, 제 2 영역(127f)은 층간 절연층(124) 및 제 2 층간 절연층(126)에 형성된 제 2 게이트-소스 및 드레인 컨택홀(129b)을 통해 제 3 영역(123c)과 연결될 수 있다.
또한 도 6을 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 전원 배선의 A2 영역, 즉, 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)의 A2 영역에서 각각의 전원 배선의 에지(edge)를 따라 형성되며, 각각의 전원 배선의 에지를 덮는 층인 투습 방지 패턴(180a, 180b, 180c)을 포함하여 구성된다. 투습 방지 패턴(180a, 180b, 180c)은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF) 덮도록 형성된 보호층(170)의 하부에 형성된다.
보다 구체적으로, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 저전위 전원 배선(VGND)의 제 2 영역(127d)의 에지를 따라 형성되고, 상기 에지를 덮도록 형성된 층인 저전위 전원 배선(VGND)의 투습 방지 패턴(180a), 레퍼런스 라인(VREF)의 제 2 영역(127e)의 에지를 따라 형성되고, 상기 에지를 덮도록 형성된 층인 레퍼런스 라인(VREF)의 투습 방지 패턴(180b) 및 고전위 전원 배선(VDD)의 제 2 영역(127f)의 에지를 따라 형성되고, 상기 에지를 덮도록 형성된 층인 고전위 전원 배선(VDD)의 투습 방지 패턴(180c)을 포함한다.
도 8은 본 발명의 실시예에 따른 유기 발광 표시 장치의 도 6의 b-b'에서의 단면 구조를 나타내는 도면이다.
도 8을 참조하면, A2 영역에 위치한 고전위 전원 배선(VDD)의 제 2 영역(127f)은 표시 영역에 형성된 박막 트랜지스터의 소스 전극(127) 및 드레인 전극(128)과 동일한 층에서 동일한 물질로 이루어지며, 고전위 전원 배선(VDD)의 투습 방지 패턴(180c)이 상기 제 2 영역(127f)의 좌측 및 우측 에지를 덮도록 형성된다.
즉, 투습 방지 패턴(180c)이 고전위 전원 배선(VDD)의 제 2 영역(127f)의 좌측 및 우측 에지를 완전히 덮도록 형성함으로써, 기존 구조의 유기 발광 표시 장치에서 고전위 전원 배선(VDD)의 상부에 형성된 보호층(170)이 고전위 전원 배선(VDD)의 에지를 완전히 덮지 못하면서 상기 에지를 따라 투습의 경로가 되는 공간(void)이 발생하는 것을 최소화할 수 있다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 저전위 전원 배선(VGND)의 투습 방지 패턴(180a), 레퍼런스 라인(VREF)의 투습 방지 패턴(180b) 및 고전위 전원 배선(VDD)의 투습 방지 패턴(180c)은 모두 표시 영역의 박막 트랜지스터 상에 형성된 평탄화층(130)과 동일한 층에서 동일한 물질로 패터닝되어 이루어질 수 있다.
또한 도 6 및 도 7을 참조하면, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 전원 배선의 A1 영역에서 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF)의 적어도 일부를 덮도록 형성되고, 보호층(170)과 적어도 일부가 중첩되도록 형성된 추가 투습 방지 패턴(181)을 더 포함할 수 있다.
보다 구체적으로, 추가 투습 방지 패턴(181)은 A1 영역에 위치한 저전위 전원 배선(VGND)의 제 1 영역(127a), 레퍼런스 라인(VREF)의 제 1 영역(127b) 및 고전위 전원 배선(VDD)의 제 1 영역(127c)의 상에서 상기 전원 배선의 일부 영역을 완전히 덮도록 형성되고, 또한 보호층(170)과 적어도 일부가 중첩되도록 형성되어, 저전위 전원 배선(VGND), 레퍼런스 라인(VREF) 및 고전위 전원 배선(VDD)의 에지를 통한 외부로부터의 투습을 방지하고, 상기 전원 배선을 외부 환경으로부터 보호할 수 있다.
상기 추가 투습 방지 패턴(181)은 표시 영역의 박막 트랜지스터 상에 형성된 평탄화층(130)과 동일한 층에서 동일한 물질로 패터닝되어 이루어질 수 있다.
즉, 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 전원 배선(VGND, VREF, VDD)이 보호층(170)의 하부에 전원 배선과 다른 층에 형성된 적어도 하나의 연결부(123a, 123b, 123c)를 포함하고, 전원 배선의 에지(edge)를 따라 형성되고 전원 배선의 에지를 덮는 투습 방지 패턴(180a, 180b, 180c)을 포함함으로써, 전원 배선의 에지를 따라 보호층 하부에 형성된 공간(void) 또는 전원 배선의 에지에서의 손상(damage)이나 균열(crack)에 의해 발생한 투습 경로를 차단할 수 있으므로, 유기 발광 표시 장치의 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치(100)는 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있으므로, 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 또한 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 도 6의 a-a'에서의 단면 구조를 나타내는 도면이다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)를 설명함에 있어서, 이전 설명한 실시예에서와 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)는 전원 배선의 A3 영역에 위치하고, A1 영역에 위치한 고전위 전원 배선(VDD)의 제 1 영역(127c)과 A2 영역에 위치한 고전위 전원 배선(VDD)의 제 2 영역(127f)을 연결하는 연결부인 고전위 전원 배선(VDD)의 제 3 영역(123c)과 함께 제 1 영역(127c)과 제 2 영역(127f)을 연결하는 추가 연결부(255c)를 더 포함할 수 있다.
상기 추가 연결부(255c)는 박막 트랜지스터의 층간 절연층(124) 상에 형성된 보조 게이트 전극(125)과 동일한 층에서 동일한 물질로 이루어질 수 있으며, 고전위 전원 배선(VDD)의 제 1 영역(127c)과 제 2 영역(127f)의 컨택(contact) 특성을 향상시키고, 고전위 전원 배선(VDD)의 저항을 낮출 수 있다.
즉, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)는 제 1 영역(127c) 및 제 2 영역(127f)과 서로 다른 층에 형성되고, 적어도 하나의 컨택홀을 통해 제 1 영역(127c) 및 제 2 영역(127f)을 연결하는 연결부인 고전위 전원 배선(VDD)의 제 3 영역(123c) 및 제 1 영역(127c)과 제 2 영역(127f)을 연결하는 추가 연결부(255c)를 포함하도록 구성되어, 고전위 전원 배선(VDD)의 에지를 따라서 형성될 수 있는 투습 경로를 차단시킴으로써 외부로부터의 투습을 최소화할 수 있다.
본 발명의 실시예에 따른 유기 발광 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 영역과 표시 영역 외곽에 있는 비표시 영역과 표시 영역에 있는 박막 트랜지스터 및 비표시 영역에 있고, 박막 트랜지스터와 연결된 전원 배선을 포함하고, 전원 배선은 서로 분리된 제 1 영역과 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역과 연결된 제 3 영역을 포함하고, 전원 배선의 에지(edge)를 따라 형성되고, 전원 배선의 에지를 덮는 층을 포함한다. 즉, 본 발명의 실시예에 따른 유기 발광 표시 장치는 전원 배선이 보호층의 하부에 전원 배선과 다른 층에 형성된 적어도 하나의 연결부를 포함하고, 전원 배선의 에지(edge)를 따라 형성되고 전원 배선의 에지를 덮는 투습 방지 패턴을 포함함으로써, 전원 배선의 에지를 따라 보호층 하부에 형성된 공간(void) 또는 전원 배선의 에지에서의 손상(damage)이나 균열(crack)에 의해 발생한 투습 경로를 차단할 수 있으므로, 유기 발광 표시 장치의 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치는 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있으므로, 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 또한 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.
본 발명의 다른 특징에 따르면, 박막 트랜지스터를 덮는 평탄화층을 포함하고, 층은 평탄화층과 동일한 층에서 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 영역과 제 2 영역은 동일한 층에 있고, 제 3 영역은 제 1 영역 및 제 2 영역과 다른 층에 있는 연결부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 3 영역의 연결부는 층간 절연층의 적어도 하나 이상의 컨택홀을 통해 제 1 영역 및 제 2 영역과 각각 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터는 순차적으로 적층된 반도체층, 게이트 절연층, 게이트 전극, 층간 절연층 및 소스 및 드레인 전극을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 영역 및 상기 제 2 영역은 소스 및 드레인 전극과 동일한 층에서 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 제 3 영역의 연결부는 상기 게이트 전극과 동일한 층에서 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터는 층간 절연층 상에 형성된 보조 게이트 전극을 더 포함하고, 제 3 영역은 보조 게이트 전극과 동일한 층에서 동일한 물질로 이루어진 추가 연결부를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 층은 상기 제 2 영역에 위치할 수 있다.
본 발명의 또 다른 특징에 따르면, 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF) 중 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 영역을 덮는 제 2 층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터를 덮는 평탄화층을 포함하고, 제 2 층은 상기 평탄화층과 동일한 층에서 동일한 물질로 이루어질 수 있다.
또한 다른 측면에서, 본 발명의 실시예에 따른 표시 영역 및 비표시 영역을 갖는 기판, 기판 상에 있는 제 1 전극 및 제 2 전극 및 제 1 전극과 제 2 전극 사이에 있는 발광부를 포함하는 유기 발광 표시 장치는 비표시 영역에 위치하고, 표시 영역에 위치하는 박막 트랜지스터와 연결된 전원 배선 및 전원 배선의 적어도 일부를 덮도록 형성된 보호층을 포함하고, 전원 배선은 보호층의 하부에 있는 연결부 및 전원 배선의 에지(edge)를 따라 형성되고, 전원 배선의 에지를 덮는 투습 방지 패턴을 포함함으로써, 전원 배선의 에지를 통한 투습을 최소화할 수 있다. 즉, 본 발명의 실시예에 따른 유기 발광 표시 장치는 전원 배선이 보호층의 하부에 전원 배선과 다른 층에 형성된 적어도 하나의 연결부를 포함하고, 전원 배선의 에지(edge)를 따라 형성되고 전원 배선의 에지를 덮는 투습 방지 패턴을 포함함으로써, 전원 배선의 에지를 따라 보호층 하부에 형성된 공간(void) 또는 전원 배선의 에지에서의 손상(damage)이나 균열(crack)에 의해 발생한 투습 경로를 차단할 수 있으므로, 유기 발광 표시 장치의 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있다.
또한 본 발명의 실시예에 따른 유기 발광 표시 장치는 전원 배선의 에지를 통한 투습 발생이 최소화될 수 있으므로, 유기 발광 표시 장치의 화질 불량 발생이 최소화되고, 또한 유기 발광 표시 장치의 신뢰성이 개선될 수 있다.
본 발명의 다른 특징에 따르면, 비표시 영역에 있는 패드부를 더 포함하고, 전원 배선은 패드부와 인접하여 위치하는 제 1 영역 및 표시 영역의 박막 트랜지스터와 인접하여 위치하는 제 2 영역을 포함하고, 연결부는 제 1 영역과 제 2 영역 사이의 제 3 영역에 위치하여 제 1 영역과 제 2 영역을 연결할 수 있다.
본 발명의 또 다른 특징에 따르면, 제 3 영역의 연결부는 박막 트랜지스터의 층간 절연층에 형성된 적어도 하나 이상의 컨택홀을 통해 제 1 영역 및 제 2 영역과 각각 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 제 1 영역 및 제 2 영역은 박막 트랜지스터의 소스 및 드레인 전극과 동일한 층에서 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 제 3 영역의 연결부는 박막 트랜지스터의 게이트 전극과 동일한 층에서 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 투습 방지 패턴은 박막 트랜지스터를 덮는 평탄화층과 동일한 층에서 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 투습 방지 패턴은 상기 제 2 영역에 위치할 수 있다.
본 발명의 또 다른 특징에 따르면, 보호층의 적어도 일부와 중첩되고, 제 1 영역을 덮는 추가 투습 방지 패턴을 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형되어 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
11: 영상 처리부
12: 타이밍 제어부
13: 데이터 구동부
14: 게이트 구동부
15: 표시 패널
16: 표시 영역
17: 비표시 영역
18: 패드부
100: 유기 발광 표시 장치
110: 기판
115: 버퍼층
120: 박막 트랜지스터
121: 반도체층
122: 게이트 절연층
123: 게이트 전극
123a: 저전위 전원 배선(VGND)(A3 영역)
123b: 레퍼런스 라인(VREF)(A3 영역)
123c: 고전위 전원 배선(VDD)(A3 영역)
124: 층간 절연층
125: 보조 게이트 전극
126: 제 2 층간 절연층
127: 소스 전극
127a: 저전위 전원 배선(VGND)(A1 영역)
127b: 레퍼런스 라인(VREF)(A1 영역)
127c: 고전위 전원 배선(VDD)(A1 영역)
127d: 저전위 전원 배선(VGND)(A2 영역)
127e: 레퍼런스 라인(VREF)(A2 영역)
127f: 고전위 전원 배선(VDD)(A2 영역)
128: 드레인 전극
129a: 제 1 게이트-소스 드레인 컨택홀
129b: 제 2 게이트-소스 드레인 컨택홀
130: 평탄화층
135: 애노드 컨택홀
140: 뱅크층
141: 스페이서
150: 제 1 전극
155: 발광부
160: 제 2 전극
OLED: 유기 발광 다이오드
170: 보호층
171: 제 1 보호층
172: 제 2 보호층
173: 제 3 보호층
180a, 180b, 180c: 투습 방지 패턴
181: 추가 투습 방지 패턴

Claims (20)

  1. 표시 영역;
    상기 표시 영역 외곽에 있는 비표시 영역;
    상기 표시 영역에 있는 박막 트랜지스터; 및
    상기 비표시 영역에 있고, 상기 박막 트랜지스터와 연결된 전원 배선을 포함하고,
    상기 전원 배선은 서로 분리된 제 1 영역, 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역과 연결된 제 3 영역을 포함하고,
    상기 전원 배선의 에지(edge)를 따라 형성되고, 상기 전원 배선의 에지를 덮는 층을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터를 덮는 평탄화층을 포함하고,
    상기 층은 상기 평탄화층과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  3. 제 1 항에 있어서,
    상기 박막 트랜지스터는 순차적으로 적층된 반도체층, 게이트 절연층, 게이트 전극, 층간 절연층 및 소스 및 드레인 전극을 포함하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 1 영역 및 상기 제 2 영역은 상기 소스 및 드레인 전극과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  5. 제 3 항에 있어서,
    상기 제 1 영역과 상기 제 2 영역은 동일한 층에 있고,
    상기 제 3 영역은 상기 제 1 영역 및 상기 제 2 영역과 다른 층에 있는 연결부를 포함하는 유기 발광 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 3 영역의 상기 연결부는 상기 층간 절연층의 적어도 하나 이상의 컨택홀을 통해 상기 제 1 영역 및 상기 제 2 영역과 각각 연결된 유기 발광 표시 장치.
  7. 제 5 항에 있어서,
    상기 제 3 영역의 상기 연결부는 상기 게이트 전극과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  8. 제 3 항에 있어서,
    상기 박막 트랜지스터는 상기 층간 절연층 상에 형성된 보조 게이트 전극을 더 포함하고,
    상기 제 3 영역은 상기 보조 게이트 전극과 동일한 층에서 동일한 물질로 이루어진 추가 연결부를 더 포함하는 유기 발광 표시 장치.
  9. 제 1 항에 있어서,
    상기 층은 상기 제 2 영역에 위치한 유기 발광 표시 장치.
  10. 제 1 항에 있어서,
    상기 전원 배선은 고전위 전원 배선(VDD), 저전위 전원 배선(VGND) 및 레퍼런스 라인(VREF) 중 적어도 하나를 포함하는 유기 발광 표시 장치.
  11. 제 1 항에 있어서,
    상기 제 1 영역을 덮는 제 2 층을 더 포함하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서,
    상기 박막 트랜지스터를 덮는 평탄화층을 포함하고,
    상기 제 2 층은 상기 평탄화층과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  13. 표시 영역 및 비표시 영역을 갖는 기판, 상기 기판 상에 있는 제 1 전극 및 제 2 전극 및 상기 제 1 전극과 상기 제 2 전극 사이에 있는 발광부를 포함하는 유기 발광 표시 장치에 있어서, 상기 비표시 영역에 위치하고, 상기 표시 영역에 위치하는 박막 트랜지스터와 연결된 전원 배선 및 상기 전원 배선의 적어도 일부를 덮도록 형성된 보호층을 포함하고, 상기 전원 배선은 상기 보호층의 하부에 있는 연결부 및 상기 전원 배선의 에지(edge)를 따라 형성되고, 상기 전원 배선의 에지를 덮는 투습 방지 패턴을 포함하는 유기 발광 표시 장치.
  14. 제 13 항에 있어서,
    상기 비표시 영역에 있는 패드부를 더 포함하고,
    상기 전원 배선은 상기 패드부와 인접하여 위치하는 제 1 영역 및 상기 표시 영역의 박막 트랜지스터와 인접하여 위치하는 제 2 영역을 포함하고,
    상기 연결부는 상기 제 1 영역과 상기 제 2 영역 사이의 제 3 영역에 위치하여 상기 제 1 영역과 상기 제 2 영역을 연결하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서,
    상기 제 3 영역의 상기 연결부는 상기 박막 트랜지스터의 층간 절연층에 형성된 적어도 하나 이상의 컨택홀을 통해 상기 제 1 영역 및 상기 제 2 영역과 각각 연결된 유기 발광 표시 장치.
  16. 제 14 항에 있어서,
    상기 제 1 영역 및 상기 제 2 영역은 상기 박막 트랜지스터의 소스 및 드레인 전극과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  17. 제 16 항에 있어서,
    상기 제 3 영역의 상기 연결부는 상기 박막 트랜지스터의 게이트 전극과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  18. 제 13 항에 있어서,
    상기 투습 방지 패턴은 상기 박막 트랜지스터를 덮는 평탄화층과 동일한 층에서 동일한 물질로 이루어진 유기 발광 표시 장치.
  19. 제 13 항에 있어서,
    상기 투습 방지 패턴은 상기 제 2 영역에 위치한 유기 발광 표시 장치.
  20. 제 13 항에 있어서,
    상기 보호층의 적어도 일부와 중첩되고, 상기 제 1 영역을 덮는 추가 투습 방지 패턴을 포함하는 유기 발광 표시 장치.
KR1020160143389A 2016-10-31 2016-10-31 유기 발광 표시 장치 KR102594921B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160143389A KR102594921B1 (ko) 2016-10-31 2016-10-31 유기 발광 표시 장치
US15/789,836 US10833142B2 (en) 2016-10-31 2017-10-20 Electroluminescence display device
CN201711052598.9A CN108010939B (zh) 2016-10-31 2017-10-30 电致发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160143389A KR102594921B1 (ko) 2016-10-31 2016-10-31 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20180047384A true KR20180047384A (ko) 2018-05-10
KR102594921B1 KR102594921B1 (ko) 2023-10-26

Family

ID=62019960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160143389A KR102594921B1 (ko) 2016-10-31 2016-10-31 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US10833142B2 (ko)
KR (1) KR102594921B1 (ko)
CN (1) CN108010939B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335713B2 (en) 2019-03-22 2022-05-17 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210376046A1 (en) * 2019-10-29 2021-12-02 Boe Technology Group Co., Ltd. Display Substrate and Manufacturing Method Thereof, and Display Apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050385A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법
KR20140055606A (ko) * 2012-10-31 2014-05-09 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
KR20150017978A (ko) * 2013-08-08 2015-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
KR101280649B1 (ko) * 2010-03-11 2013-07-01 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
CN103094276B (zh) * 2011-10-27 2016-03-02 元太科技工业股份有限公司 薄膜晶体管基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050385A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법
KR20140055606A (ko) * 2012-10-31 2014-05-09 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
KR20150017978A (ko) * 2013-08-08 2015-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335713B2 (en) 2019-03-22 2022-05-17 Samsung Display Co., Ltd. Display device
US11798955B2 (en) 2019-03-22 2023-10-24 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN108010939A (zh) 2018-05-08
US10833142B2 (en) 2020-11-10
KR102594921B1 (ko) 2023-10-26
CN108010939B (zh) 2021-12-21
US20180122881A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN109994522B (zh) 显示装置
US11882738B2 (en) Display device with dam and driving circuit portions disposed on peripheral area
US9696838B2 (en) Organic light emitting display apparatus having a touch sensing layer and method of manufacturing the same
KR102382487B1 (ko) 유기발광 다이오드 표시장치
US9466810B2 (en) Organic light emitting diode display
KR102620576B1 (ko) 유기발광 표시장치 및 그의 제조방법
JP2018097361A (ja) 有機発光表示装置およびその製造方法
CN109887953B (zh) 发光二极管显示器
US20170263895A1 (en) Organic light emitting display device
KR102392503B1 (ko) 유기발광 표시장치
US9911802B2 (en) Display device and method for manufacturing the same
JP2021092774A (ja) ディスプレイ装置
KR20180060311A (ko) 유기 발광 표시 장치
US20240065028A1 (en) Display device and pixel array substrate thereof
KR102594921B1 (ko) 유기 발광 표시 장치
KR102517448B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
US20220254849A1 (en) Display panel and display apparatus including the same
CN113035908A (zh) 有机发光显示装置
KR20210074549A (ko) 유기발광 표시장치
US11705546B2 (en) Display apparatus
KR20230072991A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20230095239A (ko) 표시 장치
KR20220068013A (ko) 표시장치
KR20220071511A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant