KR20180042514A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20180042514A
KR20180042514A KR1020160134542A KR20160134542A KR20180042514A KR 20180042514 A KR20180042514 A KR 20180042514A KR 1020160134542 A KR1020160134542 A KR 1020160134542A KR 20160134542 A KR20160134542 A KR 20160134542A KR 20180042514 A KR20180042514 A KR 20180042514A
Authority
KR
South Korea
Prior art keywords
layer
inorganic
emboss
plastic
substrate
Prior art date
Application number
KR1020160134542A
Other languages
English (en)
Inventor
설영국
박주찬
이선희
이필석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160134542A priority Critical patent/KR20180042514A/ko
Priority to US15/722,902 priority patent/US10163991B2/en
Publication of KR20180042514A publication Critical patent/KR20180042514A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L51/5253—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/0097—
    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/105—
    • H01L2251/301—
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 제1플라스틱층과, 제1플라스틱층의 제2플라스틱층과, 제1플라스틱층 및 상기 제2플라스틱층 사이의 무기층을 포함하는 기판, 기판 상에 배치되며, 복수의 산부들을 포함한 무기 엠보층, 무기 엠보층 상의 유기층, 유기층 상의 무기 버퍼층, 무기 버퍼층 상의 박막트랜지스터, 및 박막트랜지스터와 전기적으로 연결된 표시소자를 포함하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 연구되고 있다.
본 발명의 실시예들은 디스플레이 장치에 관한 것으로, 플렉서블 디스플레이 장치의 구조를 개시한다.
본 발명의 일 실시예는, 제1플라스틱층과, 상기 제1플라스틱층의 제2플라스틱층과, 상기 제1플라스틱층 및 상기 제2플라스틱층 사이의 무기층을 포함하는 기판; 상기 기판 상에 배치되며, 복수의 산부들을 포함한 무기 엠보층; 상기 무기 엠보층 상의 유기층; 상기 유기층 상의 무기 버퍼층; 상기 무기 버퍼층 상의 박막트랜지스터; 및 상기 박막트랜지스터와 전기적으로 연결된 표시소자;를 포함하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 무기 엠보층은, 상기 복수의 산부들 중 이웃한 산부 사이의 골부를 포함하고, 상기 유기층의 일부는 상기 골부에 배치될 수 있다.
본 실시예에 있어서, 상기 골부의 깊이는 상기 산부의 높이와 같거나 그보다 작을 수 있다.
본 실시예에 있어서, 상기 무기 엠보층은, 산화규소 및 질화규소 중 적어도 어느 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 무기 엠보층과 상기 유기층 사이에 개재되며, 상기 복수의 산부들과 대응하도록 위치하는 메탈 패턴층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 메탈 패턴층은 몰리브데넘, 티타늄 및 질화티타늄 중 적어도 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 메탈 패턴층은, 상기 복수의 산부들 중 이웃하는 산부들 사이와 대응하는 개구를 포함할 수 있다.
본 실시예에 있어서, 상기 무기 엠보층과 상기 유기층 사이에 개재되는 추가 무기층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 추가 무기층은 상기 무기 엠보층의 상기 복수의 산부들을 따르는 요철면을 가질 수 있다.
본 실시예에 있어서, 상기 제1플라스틱층 및 상기 제2플라스틱층은 플렉서블할 수 있다.
본 실시예에 있어서, 상기 기판은 상기 무기 엠보층을 향하는 제1면 및 상기 제1면의 반대편인 제2면을 포함하고, 상기 기판의 상기 제2면 상의 배면 필름을 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판과 상기 배면 필름 사이에는 점착층이 개재될 수 있다.
본 실시예에 있어서, 상기 박막트랜지스터는, 반도체층, 및 상기 반도체층의 채널영역과 중첩하는 게이트전극을 포함할 수 있다.
본 실시예에 있어서, 상기 반도체층 및 상기 게이트전극 중 어느 하나는, 상기 무기 버퍼층과 접촉할 수 있다.
본 실시예에 있어서, 상기 표시소자는, 상기 박막트랜지스터와 전기적으로 연결된 화소전극; 상기 화소전극 상에 배치되는 발광층; 및 상기 발광층 상에 배치되는 대향전극;을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 디스플레이 장치는 산부들 및 골부들을 포함하는 무기 엠보층을 구비함으로써 외부 압력 또는 충격 등을 분산시켜, 압력 또는 충격에 의해 디스플레이 장치의 하부, 예컨대 기판과 인접한 층들에 크랙이 발생하는 등의 문제를 방지할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 II-II선에 따른 단면도이다.
도 3a 및 도 3b는 무기 엠보층을 도 2의 K 방향에서 바라본 평면도들이다.
도 4a 및 도 4b는 도 2의 IV부분을 발췌하여 나타낸 단면도들이다.
도 5a는 본 발명의 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 5b는 도 5a의 디스플레이 장치의 외부에서 압력이 작용한 상태를 나타낸 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 표시영역(DA) 및 비표시영역인 주변영역(PA)을 포함한다. 표시영역(DA)에는 유기발광소자(organic light-emitting device, OLED)와 같은 표시소자를 구비한 화소(P)들이 배치되어, 소정의 이미지를 제공한다. 주변영역(PA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)의 화소(P)들에 인가할 전기적 신호 및 전원을 전달하는 스캔 드라이버 및 데이터 드라이버와 같은 드라이버, 스캔선 및 데이터선과 같은 신호선, 및 구동전압 및 공통전압과 같은 전원을 제공하는 전원선들을 포함한다.
도 2는 도 1의 II-II선에 따른 단면도이고, 도 3a 및 도 3b는 무기 엠보층을 도 2의 K 방향에서 바라본 평면도들이며, 도 4a 및 도 4b는 도 2의 IV부분을 발췌하여 나타낸 단면도들이다.
도 2를 참조하면, 기판(100)은 플렉서블한 특성을 가져, 구부러지거나, 돌돌 말릴 수 있다. 기판(100)은 플렉서블한 제1플라스틱층(101)과 제2플라스틱층(102), 및 이들 사이에 개재되는 무기층(103)을 포함한다.
제1플라스틱층(101) 및 제2플라스틱층(102)은 폴리이미드(polyimide, PI), 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyether imide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 환형 올레핀 고분자(Cyclic olefin polymer), 환형 올레핀 공중합체(Cyclic olefin copolymer)등일 수 있다.
제1플라스틱층(101) 및 제2플라스틱층(102)은 일정한 두께를 갖는 판상으로, 플렉서블한 특성을 갖는다. 제1 및 제2플라스틱층(101, 102)은 약 3㎛ 내지 50㎛의 두께를 가질 수 있다. 선택적인 일 실시예로서 제1 및 제2플라스틱층(101, 102)은 약 3㎛ 내지 20㎛의 두께를 가질 수 있으며, 또 다른 선택적인 일 실시예로서 제1 및 제2플라스틱층(101, 102)은 약 5㎛ 내지 10㎛의 두께를 가질 수 있다. 제1플라스틱층(101) 및 제2플라스틱층(102)의 두께는 전술한 범위 내에서 다양하게 선택될 수 있다. 제1플라스틱층(101) 및 제2플라스틱층(102)의 두께는 서로 동일하거나, 서로 다르게 선택될 수 있다.
무기층(103)은 기판(100)을 통해 수분과 같은 외부 이물질이 침투하는 것을 방지할 수 있다. 무기층(103)은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다. 선택적인 실시예로, 무기층(103)은 약 5000Å 내지 6000Å의 두께를 갖는 산화규소(SiOx)일 수 있다.
비정질의 실리콘층(105)은 무기층(103)과 제2플라스틱층(102) 사이에 개재될 수 있다. 비정질의 실리콘층(105)은 무기층(103)과 제2플라스틱층(102)간의 접착력을 향상시킬 수 있다. 비제한적인 실시예로, 비정질의 실리콘층(105)은 약 10Å 내지 20 Å의 두께를 가질 수 있으며 선택적 실시예로 약 15Å 일 수 있으나, 본 발명은 이에 한정되지 않는다. 도 2에는 비정질의 실리콘층(105)은 무기층(103)과 제2플라스틱층(102) 사이에 개재된 경우를 도시하였으나, 다른 실시예에 따르면 무기층(103)과 제1플라스틱층(101) 사이에 개재될 수 있다.
무기 엠보층(111)은 기판(100)과 무기 버퍼층(201) 사이에 배치된다. 무기 엠보층(111)은 도 2의 확대된 부분에 도시된 바와 같이, 복수의 산부(111e)들, 및 이웃한 산부(111e)들 사이에 개재되는 골부(111d)들을 포함한다. 골부(111d)의 깊이(d)는 산부(111e)의 높이(t)와 같거나 그보다 작을 수 있다. 본 발명의 비제한적인 실시예로, 산부(111e)의 높이(t)는 약 5000Å 내지 6000Å의 두께를 가질 수 있다.
무기 엠보층(111)의 산부(111e)들은 도 3a에 도시된 바와 같이 평면도 상에서 스트라이프 형으로 배치되거나, 도 3b에 도시된 바와 같이 섬형으로 배치될 수 있다. 일부 실시예에서 골부(111d)들은 도 3a에 도시된 바와 같이 이웃한 산부(111e)들 사이에 개재된 채로 서로 이격되어 있거나, 다른 실시예에서 골부(111d)들은 도 3b에 도시된 바와 같이 서로 연결될 수 있다. 스트라이프 형의 산부(111e)들 및 골부(111d)들은 평면도 상에서 서로 교번적으로 배치되면 족할 뿐 지그재그 패턴이거나 웨이브 패턴 등 다양한 형상을 가질 수 있으며 그 구체적인 패턴을 제한할 것은 아니다. 섬형의 산부(111e)들 각각은 평면도 상에서 원형, 타원형, 삼각형과 같은 다각형으로 다양하게 형성될 수 있다.
무기 엠보층(111)은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다. 무기 엠보층(111)은 기판(100)과 접촉하도록 배치되므로, 선택적 실시예에서 무기 엠보층(111)을 산화규소(SiOx)로 형성하는 경우, 질화규소(SiNx) 보다 상대적으로 기판(100)과의 점착력을 향상시킬 수 있다.
다시 도 2를 참조하면, 추가 무기층(113)은 무기 엠보층(111) 상에 배치될 수 있다. 일부 실시예에서, 무기 엠보층(111)의 골부(111d)의 깊이(d)가 산부(111e)의 높이(t)와 실질적으로 동일한 경우, 추가 무기층(113)은 무기 엠보층(111)을 전체적으로 덮도록 일체로 형성되어 외부 이물질이 기판(100)을 통과하여 회로소자층(210) 및 표시소자층(300)으로 진행하는 것을 방지할 수 있다.
추가 무기층(113)의 두께는 무기 엠보층(111)의 두께, 예컨대 산부(111e)의 높이(t) 보다 작을 수 있다. 따라서, 추가 무기층(113)은 무기 엠보층(111)의 산부(111e)들 및 골부(111d)들이 이루는 요철 구조을 따를 수 있다. 즉, 추가 무기층(113)의 상면은 산부(111e)들을 따르는(conformity to) 요철면을 가질 수 있다. 선택적 실시예로 추가 무기층(113)의 두께는 약 1000Å 일 수 있으나 본 발명은 이에 제한되지 않는다.
추가 무기층(113)은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다. 선택적 실시예에서, 추가 무기층(113)은 질화규소(SiNx)일 수 있다.
유기층(115)은 추가 무기층(113) 상에 배치된다. 유기층(115)은 무기 엠보층(111)에 의한 요철면을 평탄화하는 일종의 평탄화층이다. 유기층(115)은 무기 엠보층(111) 및 추가 무기층(113)을 전체적으로 커버하도록 일체로 형성되되, 유기층(115)의 일부는 골부(111d)에 배치될 수 있다.
유기층(115)은 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 페닐렌계 등과 같은 폴리머 계열의 소재를 포함할 수 있다. 특히, 폴리이미드, 폴리페닐렌 등의 소재는 고열(예컨대, 300℃ 이상)에 견딜 수 있는 소재로서, 디스플레이 장치(1)의 제조 공정 중 수행되는 고열 공정(예컨대, 박막트랜지스터의 열처리 공정) 등에 의해 유기층(115)이 손상되는 것을 방지할 수 있다.
무기 버퍼층(201)은 유기층(115) 상에 배치된다. 무기 버퍼층(201)은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
회로소자층(210)은 표시소자층(300)의 표시소자를 구동하기 위한 회로소자들을 포함한다. 예컨대, 회로소자층(210)은 도 4a 및 도 4b에 도시된 바와 같이 구동 박막트랜지스터(T1), 스위`칭 박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
도 4a를 참조하면, 구동 박막트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트전극(G1), 구동 소스전극(S1), 및 구동 드레인전극(D1)을 포함하고, 스위칭 박막트랜지스터(T2)는 스위칭 반도체층(A2), 스위칭 게이트전극(G2), 스위칭 소스전극(S2), 및 스위칭 드레인전극(D2)을 포함하며, 스토리지 커패시터(Cst)는 제1 및 제2스토리지 축전판(CE1, CE2)을 포함할 수 있다.
구동 및 스위칭 반도체층(A1, A2)과 구동 및 스위칭 게이트전극(G1, G2) 사이에는 게이트 절연층(203)이 개재되며, 제1 및 제2스토리지 축전판(CE1, CE2) 사이에는 유전체층(205)이 개재되고, 구동 및 스위칭 게이트전극(G1, G2)과 구동 및 스위칭 소스/드레인전극(S1, D1, S2, D2) 사이에는 층간 절연층(207)이 개재되며, 구동 및 스위칭 소스/드레인전극(S1, D1, S2, D2) 상에는 절연층(209)이 배치된다.
게이트 절연층(203)은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다. 유전체층(205) 및 층간 절연층(207)은 전술한 산화규소, 질화규소, 및 또는 산화알루미늄(Al2O3) 등과 같은 무기물을 포함하는 다층 또는 다층일 수 있다. 절연층(209)은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기물을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다.
도 4a에는 스토리지 커패시터(Cst)가 구동 및 스위칭 박막트랜지스터(T1, T2)와 중첩하도록 배치되며, 구동 게이트전극(G1)이 제1스토리지 축전판(CE1)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
도 4b를 참조하면, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)와 비중첩되도록 배치될 수 있다. 예컨대, 제1스토리지 축전판(CE1)과 구동 게이트전극(G1)이 동일한 물질을 포함하고, 제2스토리지 축전판(CE2)은 구동 소스 및 드레인전극(S1, D1)과 동일한 물질을 포함하며, 제1 및 제2스토리지 축전판(CE1, CE2)사이에는 층간 절연층(207)이 개재될 수 있다.
도 4a 및 도 4b를 참조하여 설명한 실시예들에 따르면, 구동 및 스위칭 박막트랜지스터(T1, T2)의 구동 및 스위칭 게이트전극(G1, G2)이 구동 및 스위칭 반도체층(A1, A2)의 위에 배치되는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 구동 및 스위칭 게이트전극(G1, G2)은 각각 구동 및 스위칭 반도체층(A1, A2)의 아래에 배치될 수 있다. 구동 및 스위칭 게이트전극(G1, G2)의 위치에 따라, 일부 실시예들에서는 구동 및 스위칭 반도체층(A1, A2)가 무기 버퍼층(201)의 바로 위에 배치될 수 있으며, 다른 실시예들에서는 구동 및 스위칭 게이트전극(G1, G2)이 무기 버퍼층(201)의 바로 위에 배치될 수 있다.
도 2, 도 4a 및 도 4b를 참조하면, 표시소자층(300)은 회로소자층(210)의 회로소자들과 전기적으로 연결된 표시소자들을 포함한다. 표시소자는 화소전극(310), 발광층(320) 및 대향전극(330)을 포함하는 유기발광소자일 수 있다. 유기발광소자는 화소전극(310)과 대향전극(330) 각각에서 주입된 홀과 전자가 발광층에서 결합하여 형성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 발생하는 빛(예컨대, 적색, 녹색, 청색)을 방출한다.
화소전극(310)은 평탄화층인 절연층(209) 상에 배치된다. 화소전극(310)은 은(Ag) 또는 은(Ag) 합금을 포함하는 금속 박막이거나, 전술한 금속 박막 상에 형성된 투명 도전성 산화물(TCO, Transparent conductive oxide)층의 다층일 수 있다. 비제한적인 실시예로, 화소전극(310)은 순차적으로 70Å/850Å?/50Å 의 두께를 갖는 ITO/Ag/ITO의 3층일 수 있다. 화소전극(310)의 가장자리는 화소전극(310)을 노출하는 화소정의막(215)에 의해 커버될 수 있다.
발광층(320)은 적색, 녹색, 또는 청색의 빛을 방출하는 유기물을 포함할 수 있다. 발광층은 화소정의막(215)을 통해 노출된 화소전극(310)과 중첩되도록 배치된다. 발광층(320)의 아래와 위에는 제1 및 제2기능층(321, 322)이 배치될 수 있다.
제1기능층(321)은 화소전극(310)과 발광층(320) 사이에 개재된다. 제1기능층(321)은 홀 수송층(HTL), 및 홀 주입층(HIL)을 포함할 수 있다. 제2기능층(322)은 발광층(320)과 대향전극(330) 사이에 개재된다. 제2기능층(322)은 전자 수송층(ETL) 및 전자 주입층(EIL)을 포함할 수 있다.
대향전극(330)은 기판(100)을 전체적으로 커버하도록 일체로 형성될 수 있다. 대향전극(330)은 일함수가 작은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Ag와 Mg의 합금 중 적어도 어느 하나를 포함하는 반투과 금속 박막일 수 있다. 또는, 대향전극(330)은 전술한 반투과 금속 박막 및 반투과 금속 박막 상에 배치되는 ITO, IZO, ZnO, In2O3, IGO 또는 AZO 등의 투명 도전성 산화물 막을 포함할 수 있다.
봉지박막(encapsulation layer, 400)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함한다. 봉지박막(400)은 외부의 이물질, 예컨대 수분 등으로부터 표시소자층(300)을 보호한다. 선택적 실시예에서, 봉지박막(400)은 무기층과 유기층이 교번적으로 적층된 구조를 가질 수 있다. 예컨대, 도 4a 및 도 4b에 도시된 바와 같이 봉지박막(400)은 제1 및 제2무기층(410, 420)과 이들 사이에 개재되는 유기층(430)을 포함할 수 있다.
제1 및 제2무기층(410, 420)은 질화알루미늄(AlN), 산화알루미늄(Al2O3) 질화티타늄(TiN), 산화티타늄(TiO2), 산질화규소(SiON), 질화규소(SiNx), 산화규소(SiOx) 등을 포함할 수 있다. 제1 및 제2무기층(410, 420)은 수분 등으로부터 표시소자들을 보호할 수 있다.
유기층(430)은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리스티렌(PS), 아크릴계 수지, 에폭시계 수지, 폴리이미드, 폴리에틸렌 등과 같은 폴리머(polymer)계열의 소재를 포함할 수 있다. 유기층(430)은 제1 및 제2무기층(410, 420) 보다 두껍게 형성될 수 있다. 유기층(430)은 제1 및 제2무기층(410, 420)의 내부 스트레스를 완화시키고, 제1 및 제2무기층(410, 420)의 결함을 보완하며 평탄화하는 등의 기능을 수행할 수 있다.
제1 및 제2무기층(410, 420)의 아래에는 제1 및 제2무기층(410, 420)의 형성시 대향전극(330) 등이 손상되는 것을 방지하기 위하여 LiF등을 포함하는 배리어층(350)이 배치될 수 있다.
기능층(500)은 도 2에 도시된 바와 같이 봉지박막(400) 상에 배치될 수 있다. 기능층(500)은 터치입력을 인식하는 전극들을 포함하는 터치 전극층일 수 있다. 또는, 기능층(500)은 굴절률이 다른 복수의 층을 포함하거나, 렌즈를 포함하거나, 및/또는 편광판 등을 포함하는 광학적 기능층을 포함할 수 있다.
배면 필름(BP)은 무기 엠보층(111)이 배치된 기판(100)의 제1면의 반대편인 제2면 상에 배치될 수 있다. 배면 필름(BP)은 플렉서블 디스플레이 패널(FPN)의 배면을 커버하며, 배면 보호층(610) 및 완충층(630)을 포함할 수 있다. 배면 보호층(610)은 예컨대 폴리이미드(PI), 폴리에틸렌 테레프탈레이드(PET)를 포함할 수 있다. 완충층(630)은 고분자 수지재를 포함할 수 있다. 기판(100)과 배면 보호층(610), 및 배면 보호층(610)과 완충층(630) 사이에는 각각 점착층(601, 602)이 개재될 수 있다.
본 실시예에서는 배면 필름(BP)이 배면 보호층(610) 및 완충층(630)을 모두 포함한 경우를 도시하고 있으나, 다른 선택적 실시예에서 배면 필름(BP)은 배면 보호층(610) 및 완충층(630) 중 어느 하나만 포함하거나, 다른 층(예컨대, 블랙 유기물을 포함하는 층, 또는 금속 박막층 등)을 더 포함할 수 있다.
도 5a는 본 발명의 디스플레이 장치를 개략적으로 나타낸 단면도이고, 도 5b는 도 5a의 디스플레이 장치의 외부에서 압력(또는 충격)이 작용한 상태를 나타낸 단면도이다.
도 5a를 참조하면, 디스플레이 장치(1)는 플렉서블 디스플레이 패널(FPN) 및 디스플레이 패널(FPN)의 아래에 배치된 배면 필름(BF)을 포함할 수 있다. 플렉서블 디스플레이 패널(FPN)은 도 2를 참조하여 설명한 기판(100), 회로소자층(200), 표시소자층(300), 봉지박막(400) 및 기능층(500)을 포함할 수 있다.
본 발명의 비제한적인 실시예로서, 디스플레이 장치(1)가 휴대폰, 스마트 워치, 태블릿 PC 등과 같은 전자기기에 채용되는 경우, 디스플레이 장치(1)의 배면에는 내부 배리어 또는 배면 케이스와 같은 구조물(CA)이 배치될 수 있다. 도시되지는 않았으나, 플렉서블 디스플레이 패널(FPN) 상에 보호 커버 등이 더 배치될 수 있다.
도 5b에 도시된 바와 같이, 디스플레이 장치(1)에 터치 펜(TP)과 같은 외부 입력 장치나 기타 다양한 물체 등에 의해 소정의 압력(또는 충격)이 가해지면, 압력이 가해진 지점을 중심으로 디스플레이 장치(1)에 변형이 생긴다. 예컨대, 압력이 가해진 지점을 중심으로 플렉서블 디스플레이 패널(FPN)의 상부에는 압축력(Fc)이 가해지고, 하부에는 인장력(Ft)이 가해질 수 있다. 플렉서블 디스플레이 패널(FPN)은 압축력(Fc)과 인장력(Ft) 중 플렉서블 디스플레이 패널(FPN)의 하부에 작용하는 인장력(Ft)에 의해 더 취약하다. 예컨대, 플렉서블 디스플레이 패널(FPN)에 구비된 다양한 층들은 인장력(Ft)에 의해 크랙이 발생하거나 변형되는 등의 문제가 있다. 그러나, 디스플레이 장치(1)는 도 2를 참조하여 전술한 바와 같이 산부(111e)들과 골부(111d)들을 포함하는 무기 엠보층(111)을 통해 인장력(Ft)등을 분산시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 디스플레이 장치(2)는 앞서 도 2를 참조하여 설명한 디스플레이 장치(1)와 유사한 구조를 가지므로 이하에서는 차이점을 중심으로 설명한다.
도 6을 참조하면, 디스플레이 장치(2)는 무기 엠보층(111) 상에 배치된 메탈 패턴층(120)을 더 포함할 수 있다. 메탈 패턴층(120)은 금속성 소재를 포함할 수 있다. 예컨대, 메탈 패턴층(120)은 몰리브데넘(Mo), 티타늄(Ti), 및 질화티타늄(TiN) 등과 같이 비교적 고온(예컨대, 300℃ 이상)에 견디는 소재를 포함할 수 있다.
메탈 패턴층(120)은 산부(111e)와 대응하여 위치하며 산부(111e)를 커버한다. 메탈 패턴층(120)은 골부(111d)와 대응하는 개구(120h)를 포함한다. 메탈 패턴층(120)은 무기재인 무기 엠보층(111) 또는/및 추가 무기층(113) 보다 상대적으로 연성(ductility)이 큰 금속성 소재를 포함함으로써, 외부 압력(또는 충격)에 의한 인장력이 가해지더라도 끊어지지 않으면서 충격을 분산할 수 있다.
메탈 패턴층(120)은 무기 엠보층(111)에 산부(111e)와 골부(111d)를 패터닝하는 공정 중에서, 무기 엠보층(111)을 덮는 마스크의 역할을 수행할 수 있다. 예컨대, 균일한 두께의 예비 무기 엠보층(미도시)을 형성하고, 예비 무기 엠보층층 상에 소정의 패턴을 갖는 메탈 패턴층(120)을 형성한 후, 메탈 패턴층(120)을 마스크로 이용하여 골부(111d)에 해당하는 예비 무기 엠보층의 부분을 식각함으로써 산부(111e)와 골부(111d)를 갖는 무기 엠보층(111)을 형성할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 디스플레이 장치(3)는 앞서 도 2를 참조하여 설명한 디스플레이 장치(1)와 유사한 구조를 가지므로 이하에서는 차이점을 중심으로 설명한다.
도 7을 참조하면, 디스플레이 장치(3)의 무기 엠보층(111)은 복수 층으로 형성될 수 있다. 예컨대, 무기 엠보층(111)은 제1무기 엠보층(111a) 및 제2무기 엠보층(111b)을 포함할 수 있으며, 골부(111d)의 깊이(d)는 산부(111e)의 높이(t) 보다 작게 형성될 수 있다.
제1 및 제2무기 엠보층(111a, 111b)은 서로 다른 소재를 포함할 수 있다. 선택적 실시예로, 제1무기 엠보층(111a)은 산화규소(SiOx)를 포함하고, 제2무기 엠보층(111b)은 질화규소(SiNx)를 포함할 수 있다. 1무기 엠보층(111a)은 기판(100)을 전체적으로 커버하도록 배치되되, 골부(111d)와 대응되는 부분이 두께 방향을 따라 오목하게 형성될 수 있으며, 제2무기 엠보층(111b)은 골부와 골부(111d)와 대응되는 부분이 제거됨으로써 산부(111e)와 대응되는 위치에만 남을 수 있다.
일부 실시예에서 골부(111d)의 깊이(d)는 산부(111e)의 높이(t) 보다 작게 형성된 무기 엠보층(111)을 구비하는 경우, 유기층(115)은 무기 엠보층(111)과 직접 접촉할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 단면도이다. 디스플레이 장치(4)는 앞서 도 7를 참조하여 설명한 디스플레이 장치(3)와 유사한 구조를 가지므로 이하에서는 차이점을 중심으로 설명한다.
도 8을 참조하면, 디스플레이 장치(4)는 무기 엠보층(111) 상에 배치된 메탈 패턴층(120)을 더 포함할 수 있다. 메탈 패턴층(120)은 금속성 소재를 포함할 수 있다. 예컨대, 메탈 패턴층(120)은 몰리브데넘(Mo), 티타늄(Ti), 및 질화티타늄(TiN) 등과 같이 비교적 고온(예컨대, 300℃ 이상)에 견디는 소재를 포함할 수 있다.
메탈 패턴층(120)은 산부(111e)와 대응하여 위치하며 산부(111e)를 커버한다. 메탈 패턴층(120)은 골부(111d)와 대응하는 개구(120h)를 포함한다. 메탈 패턴층(120)은 무기재인 무기 엠보층(111) 또는/및 추가 무기층(113) 보다 상대적으로 연성(ductility)이 큰 금속성 소재를 포함함으로써, 외부 압력(또는 충격)에 의한 인장력이 가해지더라도 끊어지지 않으면서 충격을 분산할 수 있다. 또한, 전술한 바와 같이 메탈 패턴층(120)은 무기 엠보층(111)의 패터닝 공정(식각 공정)에서 마스크로 사용될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1,2, 3, 4: 디스플레이 장치.
100: 기판
101: 제1플라스틱층
102: 제2플라스틱층
103: 무기층
111: 무기 엠보층
111e: 산부
111d: 골부
113: 추가 무기층
115: 유기층
201: 무기 버퍼층
210: 회로소자층
300: 표시소자층
400: 봉지박막
500: 기능층

Claims (15)

  1. 제1플라스틱층과, 상기 제1플라스틱층의 제2플라스틱층과, 상기 제1플라스틱층 및 상기 제2플라스틱층 사이의 무기층을 포함하는 기판;
    상기 기판 상에 배치되며, 복수의 산부들을 포함한 무기 엠보층;
    상기 무기 엠보층 상의 유기층;
    상기 유기층 상의 무기 버퍼층;
    상기 무기 버퍼층 상의 박막트랜지스터; 및
    상기 박막트랜지스터와 전기적으로 연결된 표시소자;
    를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 무기 엠보층은, 상기 복수의 산부들 중 이웃한 산부 사이의 골부를 포함하고,
    상기 유기층의 일부는 상기 골부에 배치된, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 골부의 깊이는 상기 산부의 높이와 같거나 그보다 작은, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 무기 엠보층은, 산화규소 및 질화규소 중 적어도 어느 하나를 포함하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 무기 엠보층과 상기 유기층 사이에 개재되며, 상기 복수의 산부들과 대응하도록 위치하는 메탈 패턴층을 더 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 메탈 패턴층은 몰리브데넘, 티타늄 및 질화티타늄 중 적어도 하나를 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 메탈 패턴층은,
    상기 복수의 산부들 중 이웃하는 산부들 사이와 대응하는 개구를 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 무기 엠보층과 상기 유기층 사이에 개재되는 추가 무기층을 더 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 추가 무기층은 상기 무기 엠보층의 상기 복수의 산부들을 따르는 요철면을 갖는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1플라스틱층 및 상기 제2플라스틱층은 플렉서블한, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 기판은 상기 무기 엠보층을 향하는 제1면 및 상기 제1면의 반대편인 제2면을 포함하고,
    상기 기판의 상기 제2면 상의 배면 필름을 더 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 기판과 상기 배면 필름 사이에는 점착층이 개재된, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 박막트랜지스터는, 반도체층, 및 상기 반도체층의 채널영역과 중첩하는 게이트전극을 포함하는, 디스플레이 장치
  14. 제13항에 있어서,
    상기 반도체층 및 상기 게이트전극 중 어느 하나는, 상기 무기 버퍼층과 접촉하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 표시소자는,
    상기 박막트랜지스터와 전기적으로 연결된 화소전극;
    상기 화소전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 대향전극;을 포함하는, 디스플레이 장치.
KR1020160134542A 2016-10-17 2016-10-17 디스플레이 장치 KR20180042514A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160134542A KR20180042514A (ko) 2016-10-17 2016-10-17 디스플레이 장치
US15/722,902 US10163991B2 (en) 2016-10-17 2017-10-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160134542A KR20180042514A (ko) 2016-10-17 2016-10-17 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20180042514A true KR20180042514A (ko) 2018-04-26

Family

ID=61904053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134542A KR20180042514A (ko) 2016-10-17 2016-10-17 디스플레이 장치

Country Status (2)

Country Link
US (1) US10163991B2 (ko)
KR (1) KR20180042514A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375685B1 (ko) 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20180061866A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 봉지 유닛 및 이를 포함하는 유기 발광 표시 장치
US11768560B2 (en) * 2018-12-21 2023-09-26 Synaptics Incorporated System and method for reducing display interference
US11294505B2 (en) 2019-09-27 2022-04-05 Synaptics Incorporated Display interference mitigation
KR102146730B1 (ko) * 2019-12-23 2020-08-24 (주)유티아이 플렉시블 커버 윈도우
CN111863898A (zh) * 2020-07-20 2020-10-30 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290768B (en) * 2003-06-05 2007-12-01 Au Optronics Corp Method for manufacturing polysilicon film
KR101830894B1 (ko) * 2011-09-09 2018-02-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102048941B1 (ko) 2013-04-12 2020-01-09 삼성디스플레이 주식회사 가요성 기판 및 그 제조 방법, 유기 발광 표시 장치
KR102133433B1 (ko) 2013-05-24 2020-07-14 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법
KR102366701B1 (ko) 2014-10-22 2022-02-22 엘지디스플레이 주식회사 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치
CN204302628U (zh) 2015-01-04 2015-04-29 合肥京东方显示光源有限公司 灯条组件和背光源

Also Published As

Publication number Publication date
US20180108717A1 (en) 2018-04-19
US10163991B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
US11171311B2 (en) Display device
CN109509769B (zh) 有机发光显示装置及其制造方法
US11094912B2 (en) Flexible display apparatus
CN107871770B (zh) 显示装置
US10916601B2 (en) Display device
KR20180042514A (ko) 디스플레이 장치
US9966420B2 (en) Display devices and methods of manufacturing display devices
US9991465B2 (en) Display device having crack prevention portion
KR102378361B1 (ko) 플렉서블 디스플레이 장치 및 이의 제조 방법
US10963086B2 (en) Display device including a touch sensor and a method of manufacturing the same
US11296167B2 (en) Display device
CN112117299A (zh) 显示装置
KR102608416B1 (ko) 디스플레이 장치
CN112117301A (zh) 显示面板
US11527588B2 (en) Display apparatus having an even pattern layer comprising a plurality of protrusions and grooves arranged on a substrate and manufacturing method thereof
US11943975B2 (en) Method of manufacturing a display panel using a sacrificial layer
KR102651935B1 (ko) 표시 장치 및 이의 제조 방법
KR20180035272A (ko) 디스플레이 장치
US20220131111A1 (en) Display apparatus
CN113889501A (zh) 显示面板及该显示面板的制造方法
US11925054B2 (en) Display apparatus including groove between dams
KR102665320B1 (ko) 디스플레이 장치
CN117479698A (zh) 显示面板和包括该显示面板的显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal