KR20180038943A - 무선 통신 시스템에서 시간 동기화를 위한 장치 및 방법 - Google Patents

무선 통신 시스템에서 시간 동기화를 위한 장치 및 방법 Download PDF

Info

Publication number
KR20180038943A
KR20180038943A KR1020170020137A KR20170020137A KR20180038943A KR 20180038943 A KR20180038943 A KR 20180038943A KR 1020170020137 A KR1020170020137 A KR 1020170020137A KR 20170020137 A KR20170020137 A KR 20170020137A KR 20180038943 A KR20180038943 A KR 20180038943A
Authority
KR
South Korea
Prior art keywords
offset
sampling
time
time offset
sampling frequency
Prior art date
Application number
KR1020170020137A
Other languages
English (en)
Inventor
김덕환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/718,812 priority Critical patent/US10925016B2/en
Publication of KR20180038943A publication Critical patent/KR20180038943A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation

Abstract

본 개시의 예시적 실시예에 따른 무선 통신을 위한 방법은, 무선 채널을 통해서 수신된 입력 신호의 샘플링 주파수에 의한 샘플링 시간 오프셋을 추정하는 단계, 무선 채널에 의한 채널 시간 오프셋을 추정하는 단계, 및 샘플링 시간 오프셋 및 채널 시간 오프셋에 기초하여 입력 신호의 송신 장치와의 시간 동기화를 위하여 시간 오프셋 보상 단위로 시간 오프셋을 보상하는 단계를 포함할 수 있다.

Description

무선 통신 시스템에서 시간 동기화를 위한 장치 및 방법{APPRATUS AND METHOD FOR TIME SYNCHRONIZATION IN A WIRELESS COMMUNICATION SYSTEM}
본 개시의 기술적 사상은 무선 통신에 관한 것으로서, 자세하게는 시간 동기화를 위한 장치 및 방법에 관한 것이다.
무선 통신 시스템에서, 기지국(예컨대, Node B)과 사용자 기기(user equipment; UE)는 신호의 송수신을 위하여 시간 동기화될 수 있고, 미리 정해진 신호를 송신하고 수신함으로써 시간 동기를 유지할 수 있다. 예를 들면, 기지국이 전송하는 신호는 무선 채널을 통과하면서 지연을 경험할 수 있고, 사용자 기기는 수신된 신호에 발생한 지연을 추정함으로써 기지국과의 시간 동기를 맞출 수 있다. 이러한 시간 동기화는 높은 정확도를 가지는 것과 동시에 높은 효율, 예컨대 낮은 전력 소비 및 낮은 비용을 가질 것이 요구되며, 특히 사용자 기기의 경우 낮은 전력 소비 및 비용은 중요할 수 있다.
본 개시의 기술적 사상은 무선 통신 시스템에서, 향상된 효율성을 갖는 시간 동기화를 위한 장치 및 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 무선 통신을 위한 장치는, 무선 채널을 통해서 수신된 입력 신호의 샘플링 주파수에 의한 샘플링 시간 오프셋을 추정함으로써 제1 제어 신호를 생성하는 샘플링 시간 오프셋 추정기, 무선 채널에 의한 채널 시간 오프셋을 추정함으로써 제2 제어 신호를 생성하는 채널 시간 오프셋 추정기, 활성화된 제1 제어 신호 또는 활성화된 제2 제어 신호에 응답하여, 활성화된 시간 제어 신호를 생성하는 시간 제어 신호 생성기, 및 활성화된 시간 제어 신호에 응답하여 입력 신호의 송신 장치와의 시간 동기화를 위하여 시간 오프셋 보상 단위로 시간 오프셋을 보상하는 시간 오프셋 보상기를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 무선 통신을 위한 방법은, 무선 채널을 통해서 수신된 입력 신호의 샘플링 주파수에 의한 샘플링 시간 오프셋을 추정하는 단계, 무선 채널에 의한 채널 시간 오프셋을 추정하는 단계, 및 샘플링 시간 오프셋 및 채널 시간 오프셋에 기초하여 입력 신호의 송신 장치와의 시간 동기화를 위하여 시간 오프셋 보상 단위로 시간 오프셋을 보상하는 단계를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 시간 동기화를 위한 장치 및 방법에 의하면, 낮은 전력 소비 및 낮은 비용으로 시간 동기화가 수행될 수 있다.
도 1은 본 개시의 예시적 실시예에 따라 사용자 기기 및 기지국을 포함하는 무선 통신 시스템의 블록도를 나타낸다.
도 2는 본 개시의 예시적 실시예에 따라 도 1의 사용자 기기에서 발생하는 시간 오프셋을 나타내는 그래프이다.
도 3은 본 개시의 예시적 실시예에 따라 도 1의 시간 오프셋 추정기의 예시적인 블록도를 나타낸다.
도 4는 본 개시의 예시적 실시예에 따라 도 1의 무선 시스템에서 예시적인 타임-도메인 구조를 나타낸다.
도 5는 본 개시의 예시적 실시예에 따라 도 3의 샘플링 시간 오프셋 추정기의 예시적인 블록도를 나타낸다.
도 6은 본 개시의 예시적 실시예에 따라 도 5의 샘플링 주파수 오프셋 추정기의 동작을 설명하기 위한 도면이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따라 도 5의 샘플링 시간 동기화 제어기의 예시적인 동작들을 나타내는 순서도들이다.
도 8은 본 개시의 예시적 실시예에 따라 도 3의 샘플링 시간 오프셋 추정기 및 채널 시간 오프셋 추정기의 예시적인 블록도를 나타낸다.
도 9는 본 개시의 예시적 실시예에 따라 시간 오프셋이 보상되는 실험 결과를 나타내는 그래프이다.
도 10은 본 개시의 예시적 실시예에 따라 무선 통신 시스템에서 시간 동기화를 위한 방법을 나타내는 순서도이다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따라 도 10의 단계 S120의 예시들을 나타내는 순서도들이다.
도 12는 개시의 예시적 실시예에 따른 무선 통신 기기의 예시적인 블록도를 나타낸다.
도 1은 본 개시의 예시적 실시예에 따라 사용자 기기(10) 및 기지국(20)을 포함하는 무선 통신 시스템의 블록도를 나타낸다. 도 1에 도시된 바와 같이, 사용자 기기(10) 및 기지국(20)은 하향링크(downlink; DL) 채널(2) 및 상향링크(uplink; UL) 채널(4)을 통해서 통신할 수 있다.
사용자 기기(User Equipment; UE)(10)는 무선 통신 기기로서, 고정되거나 이동성을 가질 수 있고, 기지국(20)과 통신하여 데이터 및/또는 제어정보를 송수신할 수 있는 다양한 기기들을 지칭할 수 있다. 예를 들면, 사용자 기기(10)는 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수 있다. 기지국(Base Station; BS)(20)은 일반적으로 사용자 기기 및/또는 다른 기지국과 통신하는 고정된 지점(fixed station)을 지칭할 수 있고, 사용자 기기 및/또는 타 기지국과 통신함으로써 데이터 및 제어정보를 교환할 수 있다. 예를 들면, 기지국(20)은 Node B, eNB(evolved-Node B), BTS(Base Transceiver System) 및 AP(Access Pint) 등으로 지칭될 수도 있다.
사용자 기기(10) 및 기지국(20) 사이 무선 통신 네트워크는 가용 네트워크 자원들을 공유함으로써 다수의 사용자들이 통신하는 것을 지원할 수 있다. 예를 들면, 무선 통신 네트워크에서 CDMA(code division multiple access), FDMA(frequency division multiple access), TDMA(time division multiple access), OFDMA(orthogonal frequency division multiple access), SC-FDMA(single carrier frequency division multiple access) 등과 같은 다양한 방식으로 정보가 전달할 수 있다.
사용자 기기(10)는 하향링크 채널(2)을 통해서 기지국(20)이 전송하는 신호를 수신할 수 있다. 하향링크 채널(2)은 사용자 기기(10) 및 기지국(20)의 상태들 및/또는 주변 상황들에 기인하여 시간에 따라 특성이 변경될 수 있고, 하향링크 채널(2)을 통해서 사용자 기기(10)에 수신되는 신호는 지연을 경험할 수 있다. 사용자 기기(10)는 신호의 지연을 추정할 수 있고, 추정된 신호의 지연에 기초하여 신호의 지연을 보상할 수 있다. 이와 같은 하향링크 채널(2)에 의해서 발생한 신호의 지연은 채널 시간 오프셋으로서 지칭될 수 있다.
도 1을 참조하면, 사용자 기기(10)는 안테나(100), RF(radio frequency) 회로(200), PLL(phase locked loop)(300), 오실레이터(400), 주파수 오프셋 추정기(500), 아날로그-디지털 컨버터(analog digital converter; ADC)(600), 시간 오프셋 보상기(700) 및 시간 오프셋 추정기(800)를 포함할 수 있다. 사용자 기기(10)에 포함된 구성요소들 각각은, 아날로그 회로 및/또는 디지털 회로를 포함하는 하드웨어 블록일 수도 있고, 프로세서 등에 의해서 실행되는 복수의 명령어들을 포함하는 소프트웨어 블록일 수도 있다.
RF 회로(200)는 안테나(100)를 통해서 기지국(20)이 전송한 입력 신호(IN_SIG)를 수신할 수 있고, PLL(300)로부터 반송파 신호(C_SIG)을 수신할 수 있다. 안테나(100)를 통해서 수신된 입력 신호(IN_SIG)는 반송파(carrier)에 의해서 높은 중심 주파수를 가지는 주파수 대역에 있을 수 있고, RF 회로(200)는 입력 신호(IN_SIG)의 반송파에 대응하는 반송파 신호(C_SIG)에 기초하여 높은 중심 주파수의 주파수 대역에 있는 입력 신호(IN_SIG)를 베이스 밴드(base band)로 이동시킴으로써 베이스 밴드 신호(B_SIG)를 출력할 수 있다. 도 6을 참조하여 후술되는 바와 같이, PLL(300)로부터 수신되는 반송파 신호(C_SIG)의 주파수가 입력 신호(IN_SIG)의 반송파의 주파수와 일치하지 아니하는 경우, 베이스 밴드 신호(B_SIG)의 주파수 대역은 오프셋을 가질 수 있다.
PLL(300)은 오실레이터(400)로부터 수신된 진동 신호(OSC)로부터 반송파 신호(C_SIG)를 생성하여 RF 회로(200)에 제공할 수 있다. 예를 들면, PLL(300)은 진동 신호(OSC)의 주파수의 N(N > 0)배 주파수를 가지는 반송파 신호(C_SIG)를 출력할 수 있다. 또한, 도 1에 도시된 바와 같이, PLL(300)은 주파수 오프셋 추정기(600)로부터 주파수 제어 신호(F_CTR)를 수신할 수 있고, 주파수 제어 신호(F_CTR)에 따라 반송파 신호(C_SIG)의 주파수를 조절할 수 있다.
주파수 오프셋 추정기(500)는 반송파 신호(C_SIG)의 오프셋, 반송파 주파수 오프셋을 추정함으로써 주파수 제어 신호(F_CTR)를 생성할 수 있다. 즉, 반송파 신호(C_SIG)의 주파수 및 입력 신호(IN_SIG)의 반송파 주파수를 일치시키기 위하여, 주파수 오프셋 추정기(500)는 아날로그-디지털 컨버터(600)가 베이스 밴드 신호(B_SIG)를 변환함으로써 출력하는 디지털 신호(D_SIG)를 수신할 수 있고, 반송파 주파수 오프셋을 추정할 수 있다. 비록 도 1에 도시되지 아니하였으나, 사용자 기기(10)는 아날로그-디지털 컨버터(600)가 출력하는 디지털 신호(D_SIG)를 수신하는 디지털 믹서(digital mixer)를 더 포함할 수 있고, 주파수 오프셋 추정기(500)는 디지털 믹서를 제어함으로써 반송파 주파수 오프셋을 보상할 수도 있다.
아날로그-디지털 컨버터(600)는 RF 회로(200)에 의해서 생성된 베이스 밴드 신호(B_SIG)를 변환함으로써 디지털 신호(D_SIG)를 출력할 수 있다. 도 1에 도시된 바와 같이, 아날로그-디지털 컨버터(600)는 샘플링 클락(S_CLK)을 수신할 수 있고, 아날로그-디지털 컨버터(600)가 출력하는 디지털 신호(600)는 샘플링 클락(S_CLK)에 동기화될 수 있다. 예를 들면, 아날로그-디지털 컨버터(600)는 샘플링 클락(S_CLK)의 상승 에지에서 베이스 밴드 신호(B_SIG)를 샘플링함으로써 디지털 신호(D_SIG)를 생성할 수 있다.
도 1에 도시된 바와 같이, 샘플링 클락(S_CLK)은 오실레이터(400)가 출력하는 진동 신호(OSC)로부터 생성될 수 있다. 예를 들면, 샘플링 클락(S_CLK)은 오실레이터(400)의 진동 신호(OSC)와 동일할 수도 있고, 진동 신호(OSC)를 체배하거나 분할함으로써 진동 신호(OSC)와 상이한 주파수를 가질 수도 있다. 도 6을 참조하여 후술되는 바와 같이, 샘플링 클락(S_CLK)의 주파수가 오프셋을 가지는 경우, 즉 샘플링 클락(S_CLK)의 주파수가 베이스 밴드 신호(B_SIG)를 샘플링하기 위하여 미리 정의된 주파수(즉, 목표 샘플링 주파수)와 일치하지 아니한 경우, 디지털 신호(D_SIG)는 지연되거나 앞당겨질 수 있다. 이러한, 샘플링 클락(S_CLK)의 주파수 오프셋은 샘플링 주파수 오프셋으로 지칭 될 수 있다. 결과적으로, 샘플링 주파수 오프셋에 기인하여, 디지털 신호(D_SIG)는 시간 오프셋을 가질 수 있고, 이러한 시간 오프셋은 샘플링 시간 오프셋으로서 지칭될 수 있다.
오실레이터(400)는 일정한 주파수를 가지는 진동 신호(OSC)를 출력할 수 있다. 본 개시의 예시적 실시예에 따라, 오실레이터(400)는 낮은 비용의 하드웨어를 포함할 수 있다. 예를 들면, 오실레이터(400)는 고정된 주파수의 진동 신호(OSC)를 출력하는 크리스털 오실레이터(crystal oscillator) 또는 온도 보상 크리스털 오실레이터(temperature compensated crystal oscillator; TCXO)일 수 있다.
전술된 샘플링 클락(S_CLK)의 주파수의 오프셋(즉, 샘플링 주파수 오프셋)를 보상하기 위하여, 진동 신호(OSC)의 주파수를 조절하기 위한 구조, 예컨대 디지털-아날로그 컨버터(digital analog converter; DAC) 및 전압 조절 온도 보상 크리스털 오실레이터(voltage controlled TCXO; VC-TCXO)가 사용되는 경우, 높은 비용 및 높은 전력 소비가 요구될 수 있다. 또한, 샘플링 주파수 오프셋을 보상하기 위하여, 사용자 기기(10)가, 오실레이터(400)가 출력하는 진동 신호(OSC)로부터 조절 가능한 주파수를 가지는 샘플링 클락(S_CLK)을 생성하는 PLL 및/또는 아날로그-디지털 컨버터(600)가 출력하는 디지털 신호(D_SIG)를 수신하는 리샘플러(re-sampler)를 더 포함하는 경우, 그러한 추가적인 구조들에 기인하여 높은 전력 소비, 높은 비용 및 공간의 낭비가 유발될 수 있다. 반면, 이하에서 도면들을 참조하여 후술되는 바와 같이, 본 개시의 예시적 실시예에 따른 시간 오프셋 보상기(700) 및 시간 오프셋 추정기(800)에 의해서 저비용의 오실레이터(400)에도 불구하고 샘플링 주파수 오프셋, 또는 샘플링 주파수 오프셋에 기인하는 샘플링 시간 오프셋은 보상될 수 있다. 이에 따라, 저비용 및 소형의 사용자 기기(10)가 가능할 수 있고, 사용자 기기(10)의 전력 소비 또한 감소할 수 있다.
시간 오프셋 보상기(700)는 아날로그-디지털 컨버터(600)로부터 디지털 신호(D_SIG)를 수신할 수 있고, 시간 오프셋 추정기(800)로부터 시간 제어 신호(T_CTR)를 수신할 수 있으며, 시간 보상된 신호(TC_SIG)를 출력할 수 있다. 시간 오프셋 보상기(700)가 출력하는 시간 보상된 신호(TC_SIG)는, 복조기(demodulator), 복호기(decoder) 등으로 전달됨으로써 처리될 수 있다. 시간 오프셋 보상기(700)는 시간 제어 신호(T_CTR)에 기초하여 디지털 신호(D_SIG)로부터 시간 오프셋을 보상함으로써 시간 보상된 신호(TC_SIG)를 생성할 수 있다. 예를 들면, 시간 오프셋 보상기(700)는 활성화된 시간 제어 신호(T_CTR)에 응답하여, 시간 동기화를 위하여 시간 오프셋 보상 단위로 시간 오프셋을 보상할 수 있다. 시간 오프셋 보상 단위는 시간 오프셋이 한번에 보상될 수 있는 시간의 길이를 지칭할 수 있고, 무선 통신 시스템에서 미리 정의될 수 있다. 예를 들면, 도 4를 참조하여 후술되는 바와 같이, GSM(Global System for Mobile communication)에서 시간 오프셋 보상 단위는 1/4 심볼일 수 있다.
시간 오프셋 추정기(800)는 시간 오프셋 보상기(700)가 출력하는 시간 보상된 신호(TC_SIG)를 수신할 수 있고, 시간 제어 신호(T_CTR)를 출력할 수 있다. 시간 오프셋 추정기(800)는 전술된 하향링크 채널(2)에 의한 채널 시간 오프셋뿐만 아니라 샘플링 클락(S_CLK)에 의한 샘플링 시간 오프셋을 보상할 수 있다. 예를 들면, 도 3을 참조하여 후술되는 바와 같이, 시간 오프셋 추정기(800)는 샘플링 시간 오프셋 및 채널 시간 오프셋을 병렬적으로 보상할 수 있다.
도 2는 본 개시의 예시적 실시예에 따라 도 1의 사용자 기기(10)에서 발생하는 시간 오프셋을 나타내는 그래프이다. 도 1을 참조하여 전술된 바와 같이, 사용자 기기(10)의 시간 오프셋 추정기(800)는 채널 시간 오프셋뿐만 아니라 샘플링 시간 오프셋을 추정함으로써 시간 제어 신호(T_CTR)를 생성할 수 있고, 시간 오프셋 보상기(700)는 시간 제어 신호(T_CTR)에 응답하여 시간 오프셋을 보상할 수 있다.
시간 오프셋, 특히 채널 시간 오프셋을 추정하는 경우, 추정된 시간 오프셋에 노이즈 또는 편차가 발생할 수 있고, 이에 따라 일정 기간 동안 누적된 시간 오프셋 또는 필터링된 시간 오프셋이 사용될 수 있다. 도 1의 샘플링 클락(S_CLK)의 주파수 오프셋이 (예컨대, 고비용의 디지털-아날로그 컨버터 및 전압 제어 온도 보상 크리스털 오실레이터에 기인하여) 크지 아니한 경우, 샘플링 시간 오프셋은 감소할 수 있고, 그에 따라 시간 오프셋을 누적하거나 필터링하기 위한 기간이 확보될 수 있다. 다른 한편으로, 도 1의 샘플링 클락(S_CLK)의 주파수 오프셋이 (예컨대, 저비용의 온도 보상 크리스털 오실레이터에 기인하여) 상대적으로 큰 경우, 샘플링 시간 오프셋은 증가할 수 있고, 그에 따라 시간 오프셋을 누적하거나 필터링하기 위한 기간의 확보가 어려울 수 있고, 시간 오프셋의 감소된 누적 기간에 기인하여 최종적으로 추정된 시간 오프셋의 신뢰도는 감소할 수 있다. 시간 't'에서의 시간 오프셋 'ΔT(t)'는 아래 [수학식 1]과 같이 나타낼 수 있다.
Figure pat00001
[수학식 1]에서, 'ΔFS'는 샘플링 클락(S_CLK)의 주파수 오프셋, 즉 샘플링 주파수 오프셋을 의미하고, 'ΔTC(t)'는 시간 't'에서 채널 시간 오프셋을 의미한다. [수학식 1]을 참조하면, 시간 오프셋 'ΔT(t)'는 기간 'p' 동안 각각 발생한 채널 시간 오프셋(즉, 'ΔTC(t) - ΔTC(t-p)') 및 샘플링 시간 오프셋(즉, 'pαΔFS')를 포함할 수 있다.
도 2를 참조하면, 시간 't'에서 시간 오프셋 'ΔT(t)'의 크기인 'A'는, 추정된 시간 오프셋 'ΔT(t)''를 누적함으로써 계산된 (예컨대, 누적된 값을 평균한) 'B'와 상이할 수 있다. 이러한 추정의 부정확을 해소하기 위하여, 추정된 시간 오프셋 'ΔT(t)'' 누적 기간을 단축시키는 경우, 계산된 값의 증가된 편차(variance)에 기인하여 추정의 신뢰도가 감소할 수 있다. 즉, 채널 시간 오프셋 'ΔTC(t)'을 보상하는 것에 추가적으로, 샘플링 시간 오프셋 'αΔFS'의 보상이 필요할 수 있다.
도 3은 본 개시의 예시적 실시예에 따라 도 1의 시간 오프셋 추정기(800)의 예시적인 블록도를 나타낸다. 도 1을 참조하여 전술된 바와 같이, 도 3의 시간 오프셋 추정기(800')는 시간 오프셋 보상기(700)로부터 시간 보상된 신호(TC_SIG)를 수신할 수 있고, 시간 오프셋 보상기(700)에 시간 제어 신호(T_CTR)를 제공할 수 있다. 도 3에 도시된 바와 같이, 시간 오프셋 추정기(800')는 샘플링 시간 오프셋 추정기(820), 채널 시간 오프셋 추정기(840) 및 시간 제어 신호 생성기(860)를 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 시간 오프셋 추정기(800')는 샘플링 시간 오프셋 및 채널 시간 오프셋을 병렬적으로 추정할 수 있다. 즉, 도 3에 도시된 바와 같이, 샘플링 시간 오프셋 추정기(820) 및 채널 시간 오프셋 추정기(840)는 제1 제어 신호(CTR_1) 및 제2 제어 신호(CTR_2)를 독립적으로 생성할 수 있고, 시간 제어 신호 생성기(860)는 제1 및 제2 제어 신호(CTR_1, CTR_2)로부터 시간 제어 신호(T_CTR)를 생성할 수 있다. 예를 들면, 시간 오프셋 보상기(700)는 활성화된 시간 제어 신호(T_CTR)에 응답하여 시간 오프셋 보상 단위로 시간 오프셋을 보상할 수 있고, 시간 제어 신호 생성기(860)는 제1 제어 신호(CTR_1) 또는 제2 제어 신호(CTR_2)가 활성화되는 경우 활성화된 시간 제어 신호를 생성할 수 있다.
도 3을 참조하면, 샘플링 시간 오프셋 추정기(820)는 시간 보상된 신호(TC_SIG)를 수신할 수 있고, 샘플링 시간 오프셋, 즉 도 1의 샘플링 클락(S_CLK)의 주파수 오프셋에 의해서 발생한 시간 오프셋을 추정함으로써 제1 제어 신호(CTR_1)를 생성할 수 있다. 예를 들면, 샘플링 시간 오프셋 추정기(820)는 샘플링 클락(S_CLK)의 주파수 오프셋, 즉 샘플링 주파수 오프셋을 추정할 수 있고, 추정된 샘플링 주파수 오프셋에 기초하여 샘플링 시간 오프셋을 추정할 수 있다. 추정된 샘플링 시간 오프셋이 시간 오프셋 보상 단위로 보상이 필요한 시점에서, 샘플링 시간 오프셋 추정기(820)는 활성화된 제1 제어 신호(CTR_1)를 생성할 수 있다. 샘플링 시간 오프셋 추정기(820)에 대한 자세한 내용은 도 5 및 도 8을 참조하여 후술될 것이다.
채널 시간 오프셋 추정기(840)는 시간 보상된 신호(TC_SIG)를 수신할 수 있고, 채널 시간 오프셋, 즉 도 1의 하향링크 채널(2)에 의해서 발생한 시간 오프셋을 추정함으로써 제2 제어 신호(CTR_2)를 생성할 수 있다. 예를 들면, 도 4를 참조하여 후술되는 바와 같이, 채널 시간 오프셋 추정기(840)는, 미리 정해진 비트 시퀀스를 가지는 동기화 비트들을 검출할 수 있고, 동기화 비트들에 기초하여 채널 시간 오프셋을 추정할 수 있다. 추정된 채널 시간 오프셋이 시간 오프셋 보상 단위로 보상이 필요한 시점에서, 채널 시간 오프셋 추정기(840)는 활성화된 제2 제어 신호(CTR_2)를 생성할 수 있다. 도 8을 참조하여 후술되는 바와 같이, 본 개시의 예시적 실시예에 따라, 채널 시간 오프셋 추정기(840)에서 추정된 채널 시간 오프셋은, 샘플링 시간 오프셋 추정기(820)가 샘플링 시간 오프셋을 추정하는데 사용될 수도 있다.
도 4는 본 개시의 예시적 실시예에 따라 도 1의 무선 시스템에서 예시적인 타임-도메인 구조를 나타낸다. 구체적으로, 도 4는 GSM(Global System for Mobile communication)의 타임-도메인 구조를 나타낸다. 이하에서 본 개시의 예시적 실시예들은 GSM을 참조하여 설명될 것이나 GSM과 상이한 통신 표준, 예컨대 LTE(Long-Term Evolution), HSPA(High Speed Packet Access), UMTS(Universal Mobile Telecommunication System) 등에도 본 개시의 예시적 실시예들이 적용될 수 있음은 이해될 것이다.
도 4를 참조하면, GSM에서 신호의 송신 단위로서 프레임(frame)은 약 4.615 ms의 길이를 가질 수 있고, 8개의 슬롯(slot)들로 구성될 수 있다. 하나의 슬롯은 약 577 us의 길이를 가질 수 있고, 다양한 버스트(burst) 형식을 가질 수 있다. 도 4에 도시된 바와 같이 동기화 버스트 및 노멀 버스트는 특정 비트 시퀀스들을 가질 수 있고, 이러한 비트들은 시간 동기화를 위하여 미리 정해진 비트 시퀀스를 가질 수 있다. 도 3을 참조하여 전술된 바와 같이, 도 3의 채널 시간 오프셋 추정기(840)는 동기화 비트들을 검출함으로써 채널 시간 오프셋을 추정할 수 있다.
GSM에서 도 1의 기지국(20)은 하나의 프레임을 구성하는 8개의 슬롯들 중 하나의 슬롯을 사용자 기기(10)에 할당할 수 있다. 이에 따라, 사용자 기기(10)에 할당되지 아니한 슬롯들에 대응하는 시간 동안 사용자 기기(10)는 시간 오프셋을 보상할 수 있는 시간을 확보할 수 있다. 즉, 사용자 기기(10)는 매 프레임마다 시간 오프셋을 보상하기에 필요한 시간을 가질 수 있다. 따라서, 본 개시의 예시적 실시예에 따라, 고비용의 하드웨어(예컨대, 정밀 주파수 조정을 위한 디지털-아날로그 컨버터 및 전압 제어 온도 보상 크리스털 오실레이터 등)를 사용하지 아니하고서 시간 동기가 유지될 수 있고, 무선 통신 시스템의 성능 또한 유지될 수 있다.
GSM에서 시간 오프셋은 1/4 심볼(즉, 1/4 비트에 대응하는 시간) 단위로 보상될 수 있다. 즉, 도 3의 시간 오프셋 보상기(700)는 시간 오프셋 추정기(800)로부터 수신되는 시간 제어 신호(T_CTR)에 응답하여 1/4 심볼씩 시간 오프셋을 보상할 수 있다.
도 5는 본 개시의 예시적 실시예에 따라 도 3의 샘플링 시간 오프셋 추정기(820)의 예시적인 블록도를 나타낸다. 도 3을 참조하여 전술된 바와 같이, 도 5의 샘플링 시간 오프셋 추정기(820a)는 시간 샘플링 주파수(예컨대, 도 1의 샘플링 클락(S_CLK)의 주파수)의 오프셋에 기인하는 시간 오프셋을 추정함으로써 제1 제어 신호(CTR_1)를 생성할 수 있다. 도 5에 도시된 바와 같이, 샘플링 시간 오프셋 추정기(820a)는 샘플링 주파수 오프셋 추정기(822a) 및 샘플링 시간 동기화 제어기(824a)를 포함할 수 있다.
샘플링 주파수 오프셋 추정기(822a)는 반송파 주파수 오프셋에 기초하여 샘플링 주파수 오프셋을 추정할 수 있고, 추정된 샘플링 주파수 오프셋에 관한 정보를 포함하는 샘플링 주파수 오프셋 신호(SF_OFF)를 생성할 수 있다. 예를 들면, 도 5에 도시된 바와 같이, 샘플링 주파수 오프셋 추정기(822a)는 (예컨대, 도 1의 주파수 오프셋 추정기(500)로부터) 반송파 주파수 오프셋 신호(CF_OFF)를 수신할 수 있고, 반송파 주파수 오프셋 신호(CF_OFF)로부터 반송파 주파수 오프셋(즉, 도 1의 반송파 신호(SIG)의 주파수 오프셋)을 획득할 수 있다. 도 1을 참조하여 전술된 바와 같이, 반송파 신호(C_SIG) 및 샘플링 클락(S_CLK)은 오실레이터(400)가 출력하는 진동 신호(OSC)로부터 생성되므로, 반송파 신호(C_SIG)의 주파수 오프셋 및 샘플링 클락(S_CLK)의 주파수 오프셋은 진동 신호(OSC)의 주파수 오프셋으로부터 생성될 수 있다. 따라서, (예컨대, 도 1의 주파수 오프셋 추정기(500)에 의해서 추정된) 반송파 주파수 오프셋 및 샘플링 주파수 오프셋은 상관관계가 있을 수 있고, 샘플링 주파수 오프셋 추정기(822a)는 이러한 상관관계를 이용하여 샘플링 주파수 오프셋을 추정할 수 있다. 샘플링 주파수 오프셋 추정기(822a)에 대한 자세한 내용은 도 6을 참조하여 후술될 것이다.
샘플링 시간 동기화 제어기(824a)는 샘플링 주파수 오프셋 추정기(822a)로부터 샘플링 주파수 오프셋 신호(SF_OFF)를 수신할 수 있고, 샘플링 주파수 오프셋 신호(SF_OFF)로부터 획득된 샘플링 주파수 오프셋에 기초하여 제1 제어 신호(CTR_1)를 생성할 수 있다. [수학식 1]을 참조하여 전술된 바와 같이, 샘플링 시간 오프셋은 샘플링 주파수 오프셋에 비례하므로, 샘플링 시간 동기화 제어기(824a)는 샘플링 주파수 오프셋으로부터 샘플링 시간 오프셋을 계산할 수 있고, 계산된 샘플링 시간 오프셋에 기초하여 제1 제어 신호(CTR_1)의 활성화 시점을 결정할 수 있다. 샘플링 시간 동기화 제어기(824a)에 대한 자세한 내용은 도 7a 및 도 7b를 참조하여 후술될 것이다.
도 6은 본 개시의 예시적 실시예에 따라 도 5의 샘플링 주파수 오프셋 추정기(820a)의 동작을 설명하기 위한 도면이다. 도 5를 참조하여 전술된 바와 같이, 샘플링 주파수 오프셋 추정기(820a)는 반송파 주파수 오프셋에 기초하여 샘플링 주파수 오프셋을 추정할 수 있다. 이하에서 도 6은 도 1 및 도 5를 참조하여 설명될 것이다.
도 6을 참조하면, 오실레이터(400)가 출력하는 진동 신호(OSC)의 주파수 'FO''는, 진동 신호(OSC)의 목표 주파수 'FO' 및 주파수 오프셋 'δ'의 합일 수 있다. 진동 신호(OSC)의 주파수 오프셋 'δ'는 오실레이터(400)의 특성에 기인할 수 있고, 사용자 기기(10)를 포함하는 복수의 사용자 기기들에서 상이할 수 있다.
반송파 신호(C_SIG)는 진동 신호(OSC)를 N(N은 0보다 큰 정수)배 체배함으로써 생성될 수 있고, 이에 따라, 반송파 신호(C_SIG)의 목표 주파수(즉, 목표 반송파 주파수) 'FC' 및 반송파 주파수 오프셋 'ΔFC'의 합인 반송파 신호(C_SIG)의 주파수 'FC''에서, 반송파 주파수 오프셋 'ΔFC'는 진동 신호(OSC)의 주파수 오프셋 'δ'의 N배일 수 있다(ΔFC = Nδ). 반송파 주파수 오프셋 'ΔFC'에 기인하여, 도 6에 도시된 바와 같이 RF 회로(200)에 의해서 베이스 밴드로 이동한 베이스 밴드 신호(B_SIG)의 주파수 대역은 'ΔFC'만큼 시프트될 수 있다.
유사하게, 샘플링 클락(S_CLK)은 진동 신호(OSC)를 M(M은 0보다 큰 정수)배 체배함으로써 생성될 수 있고, 이에 따라, 샘플링 클락(S_CLK)의 목표 주파수(즉, 목표 샘플링 주파수) 'FS' 및 샘플링 주파수 오프셋 'ΔFS'의 합인 샘플링 클락(S_CLK)의 주파수 'FS''에서, 샘플링 주파수 오프셋 'ΔFS'는 진동 신호(OSC)의 주파수 오프셋 'δ'의 M배일 수 있다(ΔFS = Mδ). 샘플링 주파수 오프셋 'ΔFS'에 기인하여, 도 6에 도시된 바와 같이 아날로그-디지털 컨버터(600)가 베이스 밴드 신호(B_SIG)를 '1/FS'' 주기로 샘플링함으로써 생성한 디지털 신호(D_SIG)를 복원한 신호는, 베이스 밴드 신호(B_SIG)와 상이할 수 있다.
전술된 바와 같이, 반송파 주파수 오프셋 'ΔFC' 및 샘플링 주파수 오프셋 'ΔFS'는 진동 신호(OSC)의 주파수 오프셋 'δ'로부터 결정될 수 있으므로, 반송파 주파수 오프셋 'ΔFC' 및 샘플링 주파수 오프셋 'ΔFS'는 아래 [수학식 2]와 같은 관계를 가질 수 있다.
Figure pat00002
또한, [수학식 2]에서 'N'은 'FC/FO'이고, 'M'은 FS/FO'이므로, 반송파 주파수 오프셋 'ΔFC' 및 샘플링 주파수 오프셋 'ΔFS'는 아래 [수학식 3]과 같은 관계를 가질 수 있다.
Figure pat00003
즉, 목표 샘플링 주파수 'FS' 및 샘플링 주파수 오프셋 'ΔFS'의 비율이 목표 반송파 주파수 'FC' 및 반송파 주파수 오프셋 'ΔFC'의 비율과 일치하도록, 샘플링 주파수 오프셋 'ΔFS'가 추정될 수 있다. 이에 따라, 목표 반송파 주파수 'FC', 목표 샘플링 주파수 'FS'는 미리 결정되어 있고, 반송파 주파수 오프셋 'ΔFC'는 (예컨대, 도 1의 주파수 오프셋 추정기(500)로부터 수신된) 반송파 주파수 오프셋 신호(CF_OFF)로부터 획득될 수 있으므로, 샘플링 주파수 오프셋 'ΔFS'는 아래 [수학식 4]와 같이 계산될 수 있다.
Figure pat00004
샘플링 주파수 오프셋 추정기(822a)는 반송파 주파수 오프셋 'ΔFC'에 기초하여 일정한 주기로 샘플링 주파수 오프셋 'ΔFS'를 추정할 수 있다. 예를 들면, 샘플링 주파수 오프셋 추정기(822a)는 프레임마다 샘플링 주파수 오프셋 'ΔFS'를 추정함으로써 샘플링 주파수 오프셋 신호(SF_OFF)를 생성할 수 있다. 후술되는 바와 같이, 샘플링 동기화 제어기(824a)는 주기적으로 생성되는 샘플링 주파수 오프셋 신호(SF_OFF)에 기초하여 제1 제어 신호(CTR_1)를 생성할 수 있다. 이하에서, 주파수 오프셋 추정기(822a)는 매 프레임마다 샘플링 주파수 오프셋 'ΔFS'를 추정함으로써 샘플링 주파수 오프셋 신호(SF_OFF)를 생성하는 것으로 설명되나, 본 개시의 기술적 사상이 이에 제한되지 아니하는 점은 이해될 것이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예들에 따라 도 5의 샘플링 시간 동기화 제어기(824a)의 예시적인 동작들을 나타내는 순서도들이다. 도 5를 참조하여 전술된 바와 같이, 샘플링 동기화 제어기(824a)는 샘플링 주파수 오프셋 신호(SF_OFF)로부터 획득된 샘플링 주파수 오프셋에 기초하여 제1 제어 신호(CTR_1)를 생성할 수 있다.
본 개시의 예시적 실시예에 따라 샘플링 시간 동기화 제어기(824a)는, 일정한 기간 동안 발생한 샘플링 시간 오프셋을 누적할 수 있고, 누적된 샘플링 시간 오프셋이 시간 오프셋 보정 단위를 초과하는 경우 활성화된 제1 제어 신호(CTR_1)를 생성할 수 있다. 또한, 본 개시의 예시적 실시예에 따라 샘플링 시간 동기화 제어기(824a)는, 일정한 기간 동안 발생한 샘플링 시간 오프셋 및 시간 오프셋 보정 단위에 기초하여 제1 제어 신호(CTR_1)가 활성화되는 시점을 계산할 수 있고, 계산된 시점에 제1 제어 신호(CTR_1)를 활성화할 수 있다. 이하에서, 도 7a 및 도 7b를 참조하여 샘플링 시간 동기화 제어기(824a)의 동작의 예시들이 설명될 것이고, 도 7a 및 도 7b에 대한 설명 중 중복되는 내용은 생략될 것이다.
도 7a를 참조하면, 단계 S71a에서 샘플링 시간 동기화 제어기(824a)는 제1 제어 신호(CTR_1)를 비활성화할 수 있고, 단계 S72a에서 샘플링 시간 동기화 제어기(824a)는 샘플링 주파수 오프셋 'ΔFS'로부터 샘플링 시간 오프셋 'ΔTS'를 계산할 수 있다. 즉, 샘플링 시간 오프셋 'ΔTS'는 하나의 프레임에서 샘플링 주파수 오프셋 'ΔFS'에 의해서 발생한 시간 오프셋을 의미할 수 있다. 비례 상수 'α'는 샘플링 주파수 오프셋 추정기(822a)가 샘플링 주파수 오프셋 신호(SF_OFF)를 생성하는 주기(예컨대, 프레임의 길이)에 기초하여 결정될 수 있다.
단계 S73a에서, 샘플링 시간 동기화 제어기(824a)는 단계 S72a에서 계산된 샘플링 시간 오프셋 'ΔTS'를 누적할 수 있다. 즉, 도 7a에 도시된 바와 같이, 샘플링 시간 동기화 제어기(824a)는 샘플링 시간 오프셋 'ΔTS'를 누적함으로써 누적된 샘플링 시간 오프셋 'TACC'를 계산할 수 있다.
단계 S74a에서, 샘플링 시간 동기화 제어기(824a)는 누적된 샘플링 시간 오프셋 'TACC' 및 기준 기간 'TTHR'을 비교할 수 있다. 기준 기간 'TTHR'은 시간 오프셋 보상기(700)에 의해서 시간 오프셋이 한번에 보상될 수 있는 시간의 길이(예컨대, GSM에서 1/4 심볼의 길이)일 수 있다. 누적된 샘플링 시간 오프셋 'TACC'가 기준 기간 'TTHR'보다 크지 아니한 경우, 샘플링 시간 동기화 제어기(824a)는 샘플링 주파수 오프셋 추정기(822a)로부터 새로이 수신된 샘플링 주파수 오프셋 신호(SF_OFF)에 기초하여 단계 S71a 내지 단계 S73a를 다시 수행할 수 있다. 다른 한편으로, 누적된 샘플링 시간 오프셋 'TACC'가 기준 기간 'TTHR'을 초과하는 경우, 샘플링 시간 동기화 제어기(824a)는 단계 S75a로 진행할 수 있다.
단계 S75a에서, 샘플링 시간 동기화 제어기(824a)는 제1 제어 신호(CTR_1)를 활성화시킬 수 있다. 즉, 누적된 샘플링 시간 오프셋 'TACC'가 시간 오프셋 보상 단위를 초과하였으므로, 샘플링 시간 동기화 제어기(824a)는 제1 제어 신호(CTR_1)를 활성화시킬 수 있다.
단계 S76a에서, 샘플링 시간 동기화 제어기(824a)는 누적된 샘플링 시간 오프셋 'TACC'를 갱신할 수 있다. 즉, 도 7a에 도시된 바와 같이, 단계 S76a에서 활성화된 제1 제어 신호(CTR_1)에 기인하여 시간 오프셋은 시간 오프셋 단위만큼 (시간 오프셋 보상기(700)에 의해서) 보상되므로, 샘플링 시간 동기화 제어기(824a)는 누적된 샘플링 시간 오프셋 'TACC'에서 기준 기간 'TTHR'를 감산함으로써 누적된 샘플링 시간 오프셋 'TACC'를 갱신할 수 있다. 그 다음에 샘플링 시간 동기화 제어기(824a)는 단계 S71a부터 다시 동작을 수행할 수 있다.
도 7b를 참조하면, 단계 S71b에서 샘플링 시간 동기화 제어기(824a)는 제1 제어 신호(CTR_1)를 비활성화할 수 있고, 변수 'i'를 1로서 설정할 수 있다. 변수 'i'는 프레임의 인덱스를 나타낼 수 있고, (새로운 프레임에 대응하는) 새로운 샘플링 주파수 오프셋 신호(SF_OFF)가 수신되면 1만큼 증가할 수 있다. 단계 S72b에서 샘플링 시간 동기화 제어기(824a)는 샘플링 주파수 오프셋 'ΔFS'로부터 샘플링 시간 오프셋 'ΔTS'를 계산할 수 있다.
단계 S73b에서, 샘플링 시간 동기화 제어기(824a)는 제1 제어 신호(CTR_1)가 활성화되는 시점을 계산할 수 있다. 즉, 도 7b에 도시된 바와 같이, 기준 기간 'TTHR'을 샘플링 시간 오프셋 'ΔTS'으로 제산함으로써 변수 'K'를 계산할 수 있다. 이에 따라, 활성화된 제1 제어 신호(CTR_1)를 생성할 때까지 수신할 샘플링 주파수 오프셋 신호(SF_OFF)의 개수(또는, 프레임의 개수)가 변수 'K'로부터 도출될 수 있다.
단계 S74b에서, 샘플링 시간 동기화 제어기(824a)는 변수 'K' 및 변수 'i'를 비교할 수 있고, 변수 'i'가 변수 'K'보다 크거나 같은 경우, 단계 S75b에서 샘플링 시간 동기화 제어기(824a)는 활성화된 제1 제어 신호(CTR_1)를 출력할 수 있다. 다른 한편으로, 변수 'i'가 변수 'K'보다 작은 경우, 단계 S76b에서 샘플링 시간 동기화 제어기(824a)는 새로운 샘플링 주파수 오프셋 신호(SF_OFF)가 수신되었는지 판단할 수 있다. 즉, 샘플링 주파수 오프셋 추정기(822a)는 프레임마다 샘플링 주파수 오프셋 신호(SF_OFF)를 생성하므로, 단계 S76b에서 샘플링 시간 동기화 제어기(824a)는 프레임 길이에 해당하는 시간이 도과하였는지 체크할 수 있다. 새로운 주파수 오프셋 신호(SF_OFF)가 수신되면, 단계 S77b에서 샘플링 시간 동기화 제어기(824a)는 변수 'i'를 1만큼 증가시킬 수 있고, 그 다음에 단계 S74b에서 변수 'K'와 변수 'i'를 비교하는 동작을 다시 수행할 수 있다. 샘플링 시간 동기화 제어기(824a)가 논리 합성 등을 통해서 설계된 하드웨어 블록인 경우, 도 7a의 예시에 따라 샘플링 시간 동기화 제어기(824a)는 누적된 샘플링 시간 오프셋 'TACC'를 위한 누산기(accumulator)를 포함할 수 있는 한편, 도 7b의 예시에 따라 샘플링 시간 동기화 제어기(824a)는 변수 'i'를 위한 카운터를 포함할 수 있다.
도 8은 본 개시의 예시적 실시예에 따라 도 3의 샘플링 시간 오프셋 추정기(820) 및 채널 시간 오프셋 추정기(840)의 예시적인 블록도를 나타낸다. 도 8에 대한 설명 중 도 5에 대한 설명과 중복되는 내용은 생략될 것이다.
도 8을 참조하면, 샘플링 시간 오프셋 추정기(820b)는 샘플링 주파수 오프셋 추정기(822b) 및 샘플링 시간 동기화 제어기(824b)를 포함할 수 있다. 본 개시의 예시적 실시예에 따라 샘플링 시간 오프셋 추정기(820b)는 채널 시간 오프셋의 변화량에 기초하여 샘플링 주파수 오프셋을 추정할 수 있다. 도 2를 참조하여 전술된 바와 같이, 샘플링 주파수에 오프셋이 존재하는 경우, 추정된 시간 오프셋의 크기는 시간이 흐름에 따라 증가할 수 있고, 이를 이용하여 단위 시간당 추정된 시간 오프셋의 크기 변화에 기초하여 샘플링 주파수 오프셋을 추정할 수 있다. 이에 따라, 샘플링 주파수 오프셋 추정기(822b)는 비트 시퀀스 검출기(842b)로부터 채널 시간 오프셋 신호(CH_OFF)를 수신할 수 있고, 채널 시간 오프셋 신호(CH_OFF)로부터 채널 시간 오프셋의 변화량을 계산함으로써 샘플링 주파수 오프셋을 추정할 수 있다. 즉, 비트 시퀀스 검출기(842b)에 의해서 추정된 채널 시간 오프셋은 샘플링 주파수 오프셋에 의한 샘플링 시간 오프셋을 포함하고 있으므로, 채널 시간 오프셋의 변화량을 계산함으로써 샘플링 주파수 오프셋을 추정할 수 있다. 시간 't'에서의 채널 시간 오프셋 'ΔTC(t)' 및 샘플링 주파수 오프셋 'ΔFS'는 아래 [수학식 5]와 같은 관계를 가질 수 있다.
Figure pat00005
채널 시간 오프셋의 변화량을 계산하기 위하여, 샘플링 주파수 오프셋 추정기(822b)는 2차 IIR(infinite impulse response) 필터를 포함할 수 있고, 채널 시간 오프셋의 변화량 'A(i)'는 아래 [수학식 6]과 같이 계산될 수 있다.
Figure pat00006
[수학식 6]에서, 'i'는 프레임의 인덱스를 나타낼 수 있고, 'β'는 0과 1사이의 값을 가질 수 있다. [수학식 2]와 유사하게, 진동 신호(OSC)의 주파수 오프셋 'δ'는 채널 시간 오프셋의 변화량 'A(i)'로부터 아래 [수학식 7]과 같이 계산될 수 있고, 그에 따라 샘플링 주파수 오프셋 'ΔFS'는 [수학식 8]과 같이 계산될 수 있다. 즉, 목표 샘플링 주파수 'FS' 및 샘플링 주파수 오프셋 'ΔFS' 사이 비율이 프레임 길이 및 채널 시간 오프셋 'ΔTC(i)'의 변화량 'A(i)'의 비율과 일치하도록, 샘플링 주파수 오프셋 'ΔFS'가 추정될 수 있다.
Figure pat00007
Figure pat00008
본 개시의 예시적 실시예에 따라, 샘플링 주파수 오프셋 추정기(822b)는 채널 시간 오프셋 및 샘플링 시간 오프셋을 포함하는 전체 시간 오프셋의 변화량에 기초하여 샘플링 주파수 오프셋을 추정할 수도 있다. 즉, 채널 시간 오프셋 신호(CH_OFF)로부터 획득된 채널 시간 오프셋 및 이전에 추정된 샘플링 주파수 오프셋으로부터 계산된 샘플링 시간 오프셋을 포함하는 전체 시간 오프셋을 계산하고, 그 전체 시간 오프셋의 변화량으로부터 새로운 샘플링 주파수 오프셋을 계산할 수도 있다. 예를 들면, [수학식 5] 및 [수학식 6]에서 채널 시간 오프셋 'ΔTC'는, 샘플링 시간 오프셋을 포함하는 전체 시간 오프셋 'ΔT'로 대체될 수 있다.
샘플링 시간 동기화 제어기(824b)는 도 5의 샘플링 시간 동기화 제어기(824a)와 동일하거나 유사하게 동작할 수 있다. 예를 들면, 샘플링 시간 동기화 제어기(824b)는, 도 7a 및 도 7b를 참조하여 전술된 바와 같이, 샘플링 주파수 오프셋 신호(SF_OFF)로부터 획득된 샘플링 주파수 오프셋에 기초하여 샘플링 주파수 오프셋을 누적하거나 제1 제어 신호(CTR_1)의 활성화 시점을 계산함으로써 제1 제어 신호(CTR_1)를 생성할 수 있다.
도 8을 참조하면, 채널 시간 오프셋 추정기(840b)는 비트 시퀀스 검출기(842b) 및 채널 시간 동기화 제어기(844b)를 포함할 수 있다. 비트 시퀀스 검출기(842b)는 채널 시간 오프셋을 추정하기 위하여 디지털 신호(D_SIG)로부터 동기화 비트들에 대응하는 비트 시퀀스를 검출할 수 있다. 도 4를 참조하여 전술된 바와 같이, 슬롯에 포함된 동기화 비트들은 미리 정해진 비트 시퀀스를 포함할 수 있고, 비트 시퀀스 검출기(842b)는 그러한 비트 시퀀스를 검출함으로써 채널 시간 오프셋에 관한 정보를 포함하는 채널 시간 오프셋 신호(CH_OFF)를 생성할 수 있다.
채널 시간 동기화 제어기(844b)는 비트 시퀀스 검출기(842b)로부터 수신된 채널 시간 오프셋 신호(CH_OFF)로부터 채널 시간 오프셋을 획득하고, 획득된 채널 시간 오프셋에 기초하여 제2 제어 신호(CTR_2)를 생성할 수 있다. 예를 들면, 비트 시퀀스 검출기(842b)는 노이즈 및/또는 편차를 제거하기 위하여 일정 기간 동안 획득된 채널 시간 오프셋들을 누적하거나 필터링할 수 있고, 그 결과에 따라 제2 제어 신호(CTR_2)를 활성화시키거나 비활성화시킬 수 있다. 도 9를 참조하여 후술되는 바와 같이, 샘플링 시간 오프셋 추정기(820b)에 의해서 샘플링 시간 오프셋은 프레임마다 추정될 수 있고, 이에 따라 제1 제어 신호(CTR_1)는 프레임마다(제1 주기로) 활성화되거나 비활성화될 수 있는 한편, 채널 시간 오프셋 추정기(840b)는 프레임보다 긴 기간 마다(제2 주기로) 제2 제어 신호(CTR_2)를 활성화시키거나 비활성화시킬 수 있다(즉, 제1 주기는 제2 주기보다 짧을 수 있다).
도 9는 본 개시의 예시적 실시예에 따라 시간 오프셋이 보상되는 실험 결과를 나타내는 그래프이다. 도 9에서 수평축은 GSM 라디오 블록(radio block)(4 프레임)의 인덱스를 나타내고, 수직축은 시간 오프셋을 1/8 심볼 단위로 나타낸다. 도 9의 그래프에서, 채널 시간 오프셋의 추정에 따른 보상은 1초를 주기로 발생하고, 초기 시간 오프셋은 -7/8 심볼로서 설정된다. 또한, 진동 신호(OSC)의 주파수 오프셋은 3 ppm으로 설정되고, 샘플링 주파수는 진동 신호(OSC)의 주파수와 일치하는 것으로 가정된다. 이에 따라, GSM에서 시간 오프셋 보상 단위는 1/4 심볼이므로, 도 9에서 샘플링 주파수의 오프셋으로 인한 샘플링 시간 오프셋은, 약 64 프레임마다 1/4 심볼만큼 발생할 수 있다. 도 9에 도시된 바와 같이, 샘플링 시간 보상은 약 64 프레임(즉, 약 16 radio block)마다 1/4 심볼씩 보정될 수 있고, 채널 시간 보상은 약 1초마다 1/4 심볼씩 보정될 수 있다. 즉, 본 개시의 예시적 실시예에 따라 샘플링 오프셋 시간의 보상에 기인하여 채널 시간 보상을 위하여 채널 시간 오프셋들을 누적하거나 필터링하는 시간은 충분히 확보될 수 있고, 결과적으로 시간 오프셋은 정확하게 보상될 수 있다.
도 10은 본 개시의 예시적 실시예에 따라 무선 통신 시스템에서 시간 동기화를 위한 방법을 나타내는 순서도이다. 예를 들면, 무선 통신 시스템에서 시간 동기화를 위한 방법은, 도 1의 사용자 기기(10)에 포함된 시간 오프셋 추정기(800) 및 시간 오프셋 보상기(700)에 의해서 수행될 수 있다. 도 10에 도시된 바와 같이, 무선 통신 시스템에서 시간 동기화를 위한 방법은, 복수의 단계들(S120, S140, S160)을 포함할 수 있다.
도 10을 참조하면, 단계 S120에서 샘플링 주파수에 의한 샘플링 시간 오프셋을 추정하는 동작이 수행될 수 있다. 도 2 등을 참조하여 전술된 바와 같이, 샘플링 주파수 오프셋은 시간 오프셋(즉, 샘플링 시간 오프셋)을 유발할 수 있으므로, 샘플링 주파수 오프셋이 추정되고, 추정된 샘플링 주파수에 기초하여 샘플링 시간 오프셋이 추정될 수 있다.
단계 S140에서, 무선 채널에 의한 채널 시간 오프셋을 추정하는 동작이 수행될 수 있다. 도 4 등을 참조하여 전술된 바와 같이, 미리 정의된 비트 시퀀스를 포함하는 동기화 비트들을 검출함으로써 무선 채널(예컨대, 도 1의 하향링크 채널(2)에 의한 채널 시간 오프셋이 추정될 수 있다. 도 10에 도시된 바와 같이, 단계 S120 및 단계 S140은 병렬적으로 수행될 수 있다. 즉, 샘플링 시간 오프셋을 추정하는 동작 및 채널 시간 오프셋을 추정하는 동작은 병렬적으로 수행될 수 있다.
단계 S160에서, 시간 오프셋 보상 단위로 시간 오프셋을 보상하는 동작이 수행될 수 있다. 예를 들면, 추정된 샘플링 시간 오프셋을 누적함으로써 누적된 샘플링 시간 오프셋이 시간 오프셋 보상 단위를 초과하는 경우, 시간 오프셋 보상 단위만큼 시간 오프셋이 보상될 수 있다. 또한, 일정 기간 동안 채널 시간 오프셋들이 누적되거나 필터링됨으로써 계산된 채널 시간 오프셋이 시간 오프셋 보상 단위를 초과하는 경우, 시간 오프셋 보상 단위만큼 시간 오프셋이 보상될 수 있다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따라 도 10의 단계 S120의 예시들을 나타내는 순서도들이다. 본 개시의 예시적 실시예에 따라, 무선 통신 시스템에서 시간 동기화를 위한 방법은 샘플링 주파수 오프셋을 추정하기 위하여, 도 11a에 도시된 바와 같이 반송파 주파수 오프셋을 이용할 수도 있고, 도 11b에 도시된 바와 같이 채널 시간 오프셋의 변화량을 이용할 수도 있다.
도 11a를 참조하면, 단계 S122a에서 반송파 주파수 오프셋에 기초하여 샘플링 주파수 오프셋을 추정하는 동작이 수행될 수 있다. 예를 들면, 도 11a에 도시된 바와 같이, 샘플링 주파수 오프셋 'ΔFS'는, 목표 샘플링 주파수 'FS' 및 샘플링 주파수의 오프셋 'ΔFS'의 비율이 목표 반송파 주파수 'FC' 및 반송파 주파수 오프셋 'ΔFC'의 비율과 일치하도록, 추정될 수 있다.
단계 S124a에서, 추정된 샘플링 주파수 오프셋에 기초하여 샘플링 시간 오프셋이 추정될 수 있다. 예를 들면, 도 11a에 도시된 바와 같이, 샘플링 시간 오프셋 'ΔTS'는 샘플링 주파수 오프셋 'ΔFS'에 비례할 수 있고, 비례 상수 'α'는 샘플링 시간 오프셋 'ΔTS'가 발생한 기간(예컨대, 프레임)에 기초하여 결정될 수 있다.
도 11b를 참조하면, 단계 S122b에서 채널 시간 오프셋에 기초하여 샘플링 주파수 오프셋을 추정하는 동작이 수행될 수 있다. 예를 들면, 도 11b에 도시된 바와 같이, 샘플링 주파수 오프셋 'ΔFS'는, 목표 샘플링 주파수 'FS' 및 샘플링 주파수 오프셋 'ΔFS' 사이 비율이 프레임 길이 및 채널 시간 오프셋 'ΔTC(t)'의 변화량의 비율, 즉 채널 시간 오프셋의 변화율
Figure pat00009
과 일치하도록, 추정될 수 있다.
단계 S124b에서, 추정된 샘플링 주파수 오프셋에 기초하여 샘플링 시간 오프셋이 추정될 수 있다. 예를 들면, 도 11a에 도시된 바와 같이, 샘플링 시간 오프셋 'ΔTS'는 샘플링 주파수 오프셋 'ΔFS'에 비례할 수 있고, 비례 상수 'α'는 샘플링 시간 오프셋 'ΔTS'가 발생한 기간(예컨대, 프레임)에 기초하여 결정될 수 있다.
도 12는 개시의 예시적 실시예에 따른 무선 통신 기기(1000)의 예시적인 블록도를 나타낸다. 도 12에 도시된 바와 같이, 무선 통신 기기(1000)는 ASIC(Application Specific Integrated Circuit)(1100), ASIP(Application Specific Instruction set Processor)(1300), 메모리(1500), 메인 프로세서(1700) 및 메인 메모리(1900)를 포함할 수 있다. ASIC(1100), ASIP(1300) 및 메인 프로세서(1700) 중 2개 이상은 서로 통신할 수 있다. 또한, ASIC(1100), ASIP(1300), 메모리(1500), 메인 프로세서(1700) 및 메인 메모리(1900) 중 적어도 2개 이상은 하나의 칩에 내장될 수 있다.
ASIP(1300)은 특정한 용도를 위하여 커스텀화된 집적 회로로서, 특정 어플리케이션을 위한 전용의 명령어 세트(instruction set)를 지원할 수 있고, 명령어 세트에 포함된 명령어를 실행할 수 있다. 메모리(1500)는 ASIP(1300)와 통신할 수 있고, 비일시적인 저장장치로서 ASIP(1300)에 의해서 실행되는 복수의 명령어들을 저장할 수도 있다. 예를 들면, 메모리(1500)는, 비제한적인 예시로서 RAM(Random Access Memory), ROM(Read Only Memory), 테이프, 자기디스크, 광학디스크, 휘발성 메모리, 비휘발성 메모리 및 이들의 조합과 같이, ASIP(1300)에 의해서 접근가능한 임의의 유형의 메모리를 포함할 수 있다.
메인 프로세서(1700)는 복수의 명령어들을 실행함으로써 무선 통신 기기(1000)를 제어할 수 있다. 예를 들면, 메인 프로세서(1700)는 ASIC(1100) 및 ASIP(1300)를 제어할 수도 있고, 무선 통신 네트워크를 통해서 수신된 데이터를 처리하거나 사용자 기기(1000)에 대한 사용자의 입력을 처리할 수도 있다. 메인 메모리(1900)는 메인 프로세서(1700)와 통신할 수 있고, 비일시적인 저장장치로서 메인 프로세서(1900)에 의해서 실행되는 복수의 명령어들을 저장할 수도 있다. 예를 들면, 메인 메모리(1900)는, 비제한적인 예시로서 RAM(Random Access Memory), ROM(Read Only Memory), 테이프, 자기디스크, 광학디스크, 휘발성 메모리, 비휘발성 메모리 및 이들의 조합과 같이, 메인 프로세서(1700)에 의해서 접근가능한 임의의 유형의 메모리를 포함할 수 있다.
전술된 본 개시의 예시적 실시예에 따른 시간 동기화를 위한 장치의 구성요소 또는 시간 동기화를 위한 방법을 구성하는 단계는, 도 12의 무선 통신 기기(1000)에 포함된 구성요소들 중 적어도 하나에 포함될 수 있다. 예를 들면, 도 1의 시간 오프셋 추정기(800) 또는 도 10의 시간 동기화를 위한 방법의 단계들 중 적어도 하나의 단계는 메모리(1500)에 저장된 복수의 명령어들로서 구현될 수 있고, ASIP(1300)가 메모리(1500)에 저장된 복수의 명령어들을 실행함으로써 시간 오프셋 추정기(800)의 동작 또는 적어도 하나의 단계를 수행할 수 있다. 다른 예시로서, 도 1의 시간 오프셋 추정기(800) 또는 도 10의 시간 동기화를 위한 방법의 단계들 중 적어도 하나의 단계는 논리 합성 등을 통해서 설계된 하드웨어 블록으로 구현되어 ASIC(1100)에 포함될 수도 있다. 또 다른 예시로서, 도 1의 시간 오프셋 추정기(800) 또는 도 10의 시간 동기화를 위한 방법의 단계들 중 적어도 하나의 단계는 메인 메모리(1900)에 저장된 복수의 명령어들로서 구현될 수 있고, 메인 프로세서(1700)가 메인 메모리(1900)에 저장된 복수의 명령어들을 실행함으로써 시간 오프셋 추정기(800)의 동작 또는 도 10의 시간 동기화를 위한 방법의 단계들 중 적어도 하나의 단계를 수행할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 무선 통신을 위한 장치로서,
    무선 채널을 통해서 수신된 입력 신호의 샘플링 주파수에 의한 샘플링 시간 오프셋을 추정함으로써 제1 제어 신호를 생성하는 샘플링 시간 오프셋 추정기;
    상기 무선 채널에 의한 채널 시간 오프셋을 추정함으로써 제2 제어 신호를 생성하는 채널 시간 오프셋 추정기;
    활성화된 상기 제1 제어 신호 또는 활성화된 상기 제2 제어 신호에 응답하여, 활성화된 시간 제어 신호를 생성하는 시간 제어 신호 생성기; 및
    활성화된 상기 시간 제어 신호에 응답하여, 상기 입력 신호의 송신 장치와의 시간 동기화를 위하여 시간 오프셋 보상 단위로 시간 오프셋을 보상하는 시간 오프셋 보상기를 포함하는 장치.
  2. 청구항 1에 있어서,
    상기 샘플링 시간 오프셋 추정기는,
    상기 샘플링 주파수의 오프셋을 추정함으로써, 제1 기간마다 샘플링 주파수 오프셋 신호를 생성하는 샘플링 주파수 오프셋 추정기; 및
    상기 샘플링 주파수 오프셋 신호에 기초하여 상기 제1 기간 동안 발생한 상기 샘플링 시간 오프셋을 계산함으로써, 상기 제1 제어 신호를 생성하는 샘플링 시간 동기화 제어기를 포함하는 것을 특징으로 하는 장치.
  3. 청구항 2에 있어서,
    상기 샘플링 주파수 오프셋 추정기는, 상기 입력 신호의 주파수 대역 이동을 위한 반송파 주파수의 오프셋에 기초하여 상기 샘플링 주파수의 오프셋을 추정함으로써 상기 샘플링 주파수 오프셋 신호를 생성하는 것을 특징으로 하는 장치.
  4. 청구항 3에 있어서,
    상기 샘플링 주파수 오프셋 추정기는, 목표 샘플링 주파수 및 상기 샘플링 주파수의 오프셋 사이 비율이 목표 반송파 주파수 및 상기 반송파 주파수 오프셋의 비율과 일치하도록, 상기 샘플링 주파수의 오프셋을 추정하는 것을 특징으로 하는 장치.
  5. 청구항 3에 있어서,
    상기 장치는 진동 신호를 출력하는 오실레이터를 포함하고,
    상기 샘플링 주파수 및 상기 반송파 주파수 각각은 상기 진동 신호의 주파수의 배수인 것을 특징으로 하는 장치.
  6. 청구항 2에 있어서,
    상기 샘플링 시간 오프셋 추정기는, 상기 제1 기간 동안의 상기 채널 시간 오프셋의 변화량에 기초하여 상기 샘플링 주파수의 오프셋을 추정함으로써, 상기 샘플링 주파수 오프셋 신호를 생성하는 것을 특징으로 하는 장치.
  7. 청구항 6에 있어서,
    상기 샘플링 주파수 오프셋 추정기는, 목표 샘플링 주파수 및 상기 샘플링 주파수의 오프셋 사이 비율이 상기 제1 기간 및 상기 채널 시간 오프셋의 변화량의 비율과 일치하도록, 상기 샘플링 주파수의 오프셋을 추정하는 것을 특징으로 하는 장치.
  8. 청구항 2에 있어서,
    상기 샘플링 시간 동기화 제어기는, 상기 제1 기간 동안 발생한 상기 샘플링 시간 오프셋을 누적하고, 누적된 상기 샘플링 시간 오프셋이 상기 시간 오프셋 보정 단위를 초과하는 경우 활성화된 상기 제1 제어 신호를 생성하는 것을 특징으로 하는 장치.
  9. 청구항 2에 있어서,
    상기 샘플링 시간 동기화 제어기는, 상기 제1 기간 동안 발생한 상기 샘플링 시간 오프셋 및 상기 시간 오프셋 보정 단위에 기초하여 상기 제1 제어 신호가 활성화되는 시점을 계산하고, 계산된 상기 시점에 활성화된 상기 제1 제어 신호를 생성하는 것을 특징으로 하는 장치.
  10. 청구항 2에 있어서,
    상기 제1 기간은 상기 무선 통신의 한 프레임에 대응하는 것을 특징으로 하는 장치.
KR1020170020137A 2016-10-07 2017-02-14 무선 통신 시스템에서 시간 동기화를 위한 장치 및 방법 KR20180038943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/718,812 US10925016B2 (en) 2016-10-07 2017-09-28 Apparatus and method for time synchronization in wireless communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160129876 2016-10-07
KR20160129876 2016-10-07

Publications (1)

Publication Number Publication Date
KR20180038943A true KR20180038943A (ko) 2018-04-17

Family

ID=62083070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020137A KR20180038943A (ko) 2016-10-07 2017-02-14 무선 통신 시스템에서 시간 동기화를 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20180038943A (ko)

Similar Documents

Publication Publication Date Title
EP2490389B1 (en) Apparatus, method and computer program for determining a frequency offset
CN102724149B (zh) 频偏预补偿方法、随机接入方法、设备及系统
JP4291282B2 (ja) 非同期移動通信システムにおける初期周波数オフセット推定装置及び方法
US9306680B2 (en) Method and device for calibrating frequency synthesizer in communication terminal
US20070019767A1 (en) Method and system for synchronizing a base station of a wireless communication system and a subscriber communication equipment
CN107005245B (zh) 基准信号产生装置
US20110007625A1 (en) Demodulator and frame synchronization method
KR101505235B1 (ko) 셀룰러 통신 네트워크 내 주파수 동기화를 위한 통신 유닛 및 방법
EP3420665A1 (en) Time synchronized networks of wireless nodes and the wireless nodes
RU2558668C2 (ru) Передатчик навигационного сигнала и способ генерации навигационного сигнала
CN105049150A (zh) 一种自适应速率的信号处理方法和装置
WO2019143785A1 (en) Frequency re-bander with ue and doppler correction
US8879585B2 (en) Frame timing controller and frame timing control method for triggering at least receiver in mobile station to start receiving transmitted information of base station by referring to at least frame pointer
US10356736B2 (en) Circuit arrangement for clock synchronization
JP5556412B2 (ja) タイミング同期装置、タイミング同期方法
KR20180038943A (ko) 무선 통신 시스템에서 시간 동기화를 위한 장치 및 방법
US10666420B1 (en) Time Processing Technology
US10925016B2 (en) Apparatus and method for time synchronization in wireless communication system
KR101278031B1 (ko) 병렬 자동 주파수 오프셋 추정장치 및 방법
JP4824801B2 (ja) デジタル位相同期回路
EP3497864A1 (en) Methods and apparatuses for communicating position reference signals
JP2013153242A (ja) 基地局
JP6845044B2 (ja) 無線通信装置および周波数オフセット補償方法
KR20090072529A (ko) 신호 지연장치
KR101146167B1 (ko) Ｗｃｄｍａ 하향 링크 신호를 이용한 기준 클럭 발생 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal