KR20180036889A - 액정표시장치와 그 구동 방법 - Google Patents

액정표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR20180036889A
KR20180036889A KR1020160127111A KR20160127111A KR20180036889A KR 20180036889 A KR20180036889 A KR 20180036889A KR 1020160127111 A KR1020160127111 A KR 1020160127111A KR 20160127111 A KR20160127111 A KR 20160127111A KR 20180036889 A KR20180036889 A KR 20180036889A
Authority
KR
South Korea
Prior art keywords
voltage
data
target
spi
reference level
Prior art date
Application number
KR1020160127111A
Other languages
English (en)
Other versions
KR102651807B1 (ko
Inventor
이주희
조용완
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160127111A priority Critical patent/KR102651807B1/ko
Priority to EP17192302.2A priority patent/EP3301668B1/en
Priority to US15/716,128 priority patent/US10417980B2/en
Priority to CN201710882363.6A priority patent/CN107886911B/zh
Publication of KR20180036889A publication Critical patent/KR20180036889A/ko
Application granted granted Critical
Publication of KR102651807B1 publication Critical patent/KR102651807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치와 그 구동 방법에 관한 것이다. 이 액정표시장치의 구동 방법은 고전위 전원 전압과 저전위 전원 전압 사이의 전압을 분압하여 정극성 감마기준 레벨 전압과 부극성 감마기준 레벨 전압을 발생하는 단계, 입력 영상의 데이터를 상기 정극성 감마기준 레벨 전압과 상기 부극성 감마기준 레벨 전압으로 변환하여 정극성 데이터 전압과 부극성 데이터 전압을 발생하는 단계, 극성제어신호에 응답하여 상기 정극성 데이터 전압과 상기 부극성 데이터 전압을 선택하여 상기 데이터 라인들에 공급하는 단계, 더미 데이터 전압과 미리 설정된 기준 감마기준 레벨 전압의 차를 바탕으로 보상전압을 발생하는 단계, 및 상기 보상전압 만큼 상기 고전위 전원전압을 높이고 상기 보상전압 만큼 상기 저전위 전원전압을 낮추는 단계를 포함한다.

Description

액정표시장치와 그 구동 방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 입력 영상의 데이터 변화를 분석하여 공통 전압을 가변하는 액정표시장치와 그 구동 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : 이하 “OLED 표시장치”라 함) 등 각종 평판 표시장치가 시판되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 배치되어 있다.
액정표시장치는 표시패널의 데이터라인들에 데이터전압을 공급하기 위한 다수의 소스 드라이브 집적회로(Integrated Circuit, SIC), 표시패널의 게이트라인들(또는 스캔 라인들)에 게이트펄스(또는 스캔펄스)를 순차적으로 공급하기 위한 다수의 게이트 드라이브 IC, 및 드라이브 IC들을 제어하기 위한 타이밍 콘트롤러(Timing controller) 등을 구비한다.
액정표시장치의 픽셀들은 컬러 구현을 위하여 적색(Red : R), 녹색(Green : G) 및 청색(Blue : B)의 서브 픽셀들(sub-pixel)로 나뉘어진다. 액정표시장치는 잔상과 플리커를 줄이기 위하여 서브 픽셀들에 인가되는 데이터 전압의 극성을 반전시키고 있다. 데이터 전압의 극성을 반전시키는 방법은 도트 인버젼(dot inversion), 라인 인버젼(line inversion), 컬럼 인버젼(column inversion) 등이 있다. 도트(dot)는 서브 픽셀을 의미한다. 도트 인버젼은 수직 및 수평 방향으로 이웃한 서브 픽셀들 간에 데이터 전압의 극성을 서로 상반되게 제어한다. 라인 인버젼은 이웃한 라인들 간에 데이터 전압의 극성을 서로 상반되게 제어한다. 여기서, 라인은 표시패널의 픽셀 어레이에서 수평 방향을 따라 픽셀들이 배열된 로 라인(row line)을 의미한다. 라인 인버젼에서 데이터 전압의 스윙폭을 줄이기 위하여 데이터 전압의 극성과 상반된 극성으로 공통 전압(Vcom)이 반전될 수 있다. 컬럼 인버젼은 이웃한 컬럼들 간에 데이터 전압의 극성을 서로 상반되게 제어한다. 여기서, 컬럼은 표시패널의 픽셀 어레이에서 수직 방향을 따라 픽셀들이 배열된 컬럼 라인(column line)을 의미한다.
액정표시장치에서 화질을 검사하기 위하여, 도 1과 같은 테스트 패턴이 액정표시장치의 검사공정에서 이용될 수 있다. 검사 공정은 도 1과 같이 화이트 계조전압이 충전되는 픽셀과 블랙 계조전압이 충전되는 픽셀이 교번되는 스트라이프 패턴을 액정표시장치에 인가하여 스트라이프 패턴을 일정시간 동안 표시한 후에, 화면의 중간 부분에 인가되는 전압을 화이트 계조와 블랙 계조 사이의 화이트 계조 또는 중간 계조 전압으로 조정한다. 그 결과, 화면의 위치에 따라 공통 전압의 시프트(shift)가 발생하여 크로스토크(Cross talk)가 발생된다. 이는 액정셀의 픽셀 전극과 공통 전극의 커플링(coupling)에 의해 픽셀 전극에 인가되는 데이터전압의 변화에 따라 공통 전극에 인가되는 공통전압이 시프트(shift)되기 때문이다.
도 1과 같은 테스트 패턴을 액정표시장치의 화면에 표시할 때 데이터전압의 극성은 도 2와 같다. 도 2는 도 1의 테스트 패턴의 일부에 데이터전압의 극성을 표시한 도면이다. 일반적인 영상이 입력될 때와 마찬가지로 테스트 패턴의 데이터 전압은 수평 및 수직 1 도트 인버젼 방식으로 반전된다. 수평 및 수직 1 도트 인버젼 형태은 수평방향으로 이웃한 액정셀들에 공급되는 데이터전압의 극성이 서로 반대이고, 수직방향으로 이웃한 액정셀들의 극성이 서로 반대이다.
도 3을 참조하면, A 라인에서 화이트 데이터전압이 인가되는 픽셀들을 보면 R 데이터 전압과 B 데이터전압의 극성이 정극성이고, G 데이터전압의 극성이 부극성이다. 따라서, A 라인에서는 정극성 데이터전압이 부극성 데이터전압에 비하여 우세하다.(+ polarity dominant) 그 결과, A 라인에서 공통전압(Vcom)의 리플(Ripple)이 정극성 쪽으로 발생하여 공통 전압(Vcom)이 정극성 쪽으로 시프트된다. 또한, 이전 프레임기간에서 정극성 블랙전압(+Vblack)으로 인가되었던 G 데이터전압이 현재 프레임기간에서 부극성 화이트전압(-Vwhite)으로 변화기 때문에 G 데이터전압의 전압차가 커진다.
도 4를 참조하면, B 라인에서 화이트 데이터전압이 인가되는 픽셀들을 보면 R 데이터 전압과 B 데이터전압의 극성이 부극성이고, G 데이터전압의 극성이 정극성이다. 따라서, B 라인에서는 정극성 데이터전압이 부극성 데이터전압에 비하여 우세하다(- polarity dominant). 그 결과, B 라인에서 공통 전압(Vcom)의 리플이 부극성 쪽으로 발생하여 공통전압(Vcom)이 부극성 쪽으로 시프트된다. 또한, 이전 프레임기간에서 부극성 블랙전압(-Vblack)으로 인가되었던 G 데이터전압이 현재 프레임기간에서 정극성 화이트전압(+Vwhite)으로 변화기 때문에 G 데이터전압의 전압차가 커진다.
이웃한 픽셀들에서 데이터전압의 전압차가 화이트 전압과 블랙 전압처럼 커지는 데이터들이 입력될 때 종래의 액정표시장치는 데이터전압의 극성 편향으로 인하여 스메어(smear) 현상 및 크로스토크가 발생된다. 공통 전압(Vcom)의 리플 현상은 로 라인 단위로 극성이 반전되는 라인 인버전에서 더 두드러지게 나타난다.
공통 전압(Vcom)의 리플을 줄이기 위하여, 표시패널에 인가된 공통 전압(Vcom)을 반전 증폭기에 피드백(feedback) 입력하여 공통 전압(Vcom)의 리플을 줄이는 방법이 고려될 수 있다. 그런데, 이 방법은 데이터 전압의 변화량이 커서 공통 전압의 리플이 클 때 제한된 시간 내에서 공통 전압의 리플을 방지할 수 있는 타겟 전압까지 도달하지 못할 수 있다.
본 발명의 목적은 제한된 시간 내에서 공통 전압이 타겟 전압까지 빠르게 도달되도록 한 액정표시장치와 그 구동 방법에 관한 것이다.
본 발명의 액정표시장치는 입력 영상의 데이터 전압이 인가되는 픽셀 전극과, 공통 전압이 인가되는 공통 전극을 포함한 표시패널; 입력 영상의 데이터 분석 결과에 따라 타겟 레벨 데이터를 매 수평 기간마다 출력하는 타겟 레벨 발생부; 및 1 수평 기간 내에서 상기 타겟 레벨 데이터에 대응하는 타겟 전압과, 미리 설정된 기준 데이터에 대응하는 기준 레벨 전압을 출력하여 상기 공통 전압을 상기 공통 전극으로 출력하는 멀티 스텝 공통전압 발생부를 구비한다. 상기 공통 전압은 제1 수평 기간 내에서 제1 타겟 전압으로 발생되고, 제2 수평 기간 내에서 제2 타겟 전압으로 발생된다. 제1 타겟 전압과 제2 타겟 전압 사이에서 1/2 수평 기간 이하의 시간 동안 상기 기준 레벨 전압이 발생된다. 상기 기준 레벨 전압이 제1 타겟 전압 보다 낮고 제2 타겟 전압 보다 높다.
상기 멀티 스텝 공통전압 발생부는 SPI(serial peripheral interface) 통신을 통해 상기 타겟 레벨 데이터를 수신하고 상기 SPI 통신에서 허용하는 최소 데이터 전송 시간 보다 작은 시간 동안 상기 기준 레벨 전압을 출력한다.
상기 멀티 스텝 공통전압 발생부는 SPI 인에이블 신호(SPI EN), 상기 타겟 레벨 데이터를 포함한 직렬 데이터(SPI DATA) 및 클럭(SCLK)을 수신하고, 상기 SPI 인에이블 신호의 하이 구간 폭이 i(i는 2 이상의 양의 정수) 클럭(SCLK) 이상이면, 제1 논리값으로 선택 신호를 발생하고, 상기 하이 구간 폭이 j(j는 1 이상이고 i 보다 작은 양의 정수) 클럭 일 때 제2 논리값으로 상기 선택 신호를 발생하는 공통 전압 선택부; 상기 SPI 인에이블 신호, 상기 직렬 데이터 및 클럭을 수신하는 SPI 수신부; 상기 SPI 수신부로부터 타겟 레벨 데이터를 수신하는 제1 레지스터; 상기 SPI 통신의 경로와 분리되고 상기 기준 레벨 데이터를 저장한 제2 레지스터; 및 멀티플렉서를 통해 수신된 상기 타겟 레벨 데이터와 기준 레벨 데이터 각각에 대응하는 전압을 선택하는 전압 출력부를 구비한다.
상기 멀티플렉서는 상기 제1 논리값의 선택 신호에 응답하여 상기 제1 레지스터로부터의 타겟 레벨 데이터를 상기 전압 출력부로 공급하고, 상기 제2 논리값의 선택 신호에 응답하여 상기 제2 레지스터로부터의 기준 레벨 데이터를 상기 전압 출력부로 공급한다. 일 예로, 상기 i는 2, 상기 j는 1이다.
상기 공통 전압의 기준 레벨 구간은 상기 공통 전압의 제1 및 제2 타겟 전압 간의 트랜지션 폭에 따라 가변된다.
상기 공통 전압 선택부는 상기 제1 타겟 전압을 지시하는 제1 타겟 레벨 데이터와, 상기 제1 타겟 전압을 지시하는 제2 타겟 레벨 데이터를 비교하여 상기 제1 및 제2 타겟 전압들 간의 트랜지션 폭이 소정의 기준값 보다 클 때 상기 공통 전압의 기준 레벨 구간을 0 보다 크고 상기 1/2 수평 기간 보다 작은 시간 내에서 부여한다.
상기 제1 및 제2 타겟 전압들 간 트랜지션 폭이 상기 기준값 보다 작으면, 상기 기준 레벨 구간을 최소로 제어한다.
상기 액정표시장치의 구동 방법은 입력 영상의 데이터 분석 결과에 따라 타겟 레벨 데이터를 매 수평 기간마다 출력하는 단계; 및 1 수평 기간 내에서 상기 타겟 레벨 데이터에 대응하는 타겟 전압과, 미리 설정된 기준 데이터에 대응하는 기준 레벨 전압을 출력하여 상기 공통 전압을 상기 공통 전극으로 출력하는 단계를 포함한다. 상기 공통 전압은 제1 수평 기간 내에서 제1 타겟 전압으로 발생되고, 제2 수평 기간 내에서 제2 타겟 전압으로 발생된다. 제1 타겟 전압과 제2 타겟 전압 사이에서 1/2 수평 기간 이하의 시간 동안 상기 기준 레벨 전압이 발생된다. 상기 기준 레벨 전압이 제1 타겟 전압 보다 낮고 제2 타겟 전압 보다 높다.
본 발명은 공통 전압이 데이터 전압의 분석 결과에 따라 매 수평 기간 마다 가변되는 액정표시장치에 있어서, 공통 전압의 제1 및 제2 타겟 전압들 간의 트랜지션 폭이 클 때 그 사이의 기준 레벨 전압을 거쳐 공통 전압이 변하도록 멀티 스텝 파형으로 공통 전압을 제어한다. 그 결과, 본 발명은 제한된 시간 내에서 공통 전압이 타겟 전압까지 빠르게 도달되도록 하여 공통 전압의 트랜지션 폭이 크더라도 공통 전압의 리플을 방지할 수 있다. 특히, 본 발명은 공통 전압의 기준 레벨 구간을 1/2 수평 기간 이하 예를 들어, SPI 통신에서 허용된 최소 데이터 전송 시간 보다 기준 레벨 구간을 작게 할 수 있으므로 공통 전압의 리플 보상 효율을 더 높일 수 있다.
도 1은 크로스 토크를 실험하기 위한 테스트 패턴을 보여 주는 도면이다.
도 2는 도 1의 테스트 패턴의 일부를 확대하여 데이터 전압의 극성을 보여 주는 도면이다.
도 3은 도 2에 도시된 A 라인(A-Line)에서 데이터전압의 극성 편향을 보여 주는 도면이다.
도 4는 도 2에 도시된 B 라인(B-Line)에서 데이터전압의 극성 편향을 보여 주는 도면이다.
도 5는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 6 및 도 7은 도 5에 도시된 Vcom 발생부를 상세히 보여 주는 도면들이다.
도 8은 1 수평 기간 단위로 공통 전압이 가변되는 예를 보여 주는 파형도이다.
도 9 및 도 10은 본 발명의 제1 실시예에 따른 Vcom 발생부의 동작과 출력 파형을 보여 주는 파형도들이다.
도 11 및 도 12는 본 발명의 제2 실시예에 따른 Vcom 발생부의 동작과 출력 파형을 보여 주는 파형도들이다.
도 13은 본 발명의 제1 및 제2 실시예에 따른 Vcom 발생부의 기준 레벨 구간을 비교한 파형도이다.
도 14는 데이터의 트랜지션 폭에 따라 기준 레벨 구간이 가변된 예를 보여 주는 파형도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 5는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 5를 참조하면, 본 발명의 액정표시장치는 표시패널(100), 타이밍 콘트롤러(101), 데이터 구동부(102), 게이트 구동부(103) 등을 구비한다.
본 발명의 액정표시장치는 타겟 레벨 발생부(105)와, 멀티 스텝 공통 전압 발생부를 더 구비한다. 멀티 스텝 공통 전압 발생부는 1 수평 기간 내에서 공통전압의 타겟 레벨 데이터에 대응하는 타겟 전압과, 미리 설정된 기준 데이터에 대응하는 기준 레벨 전압을 출력하여 멀티 스텝 공통 전압을 출력한다. 멀티 스텝 공통전압 발생부로부터 출력된 공통 전압은 제1 수평 기간 내에서 제1 타겟 전압으로 발생되고, 제2 수평 기간 내에서 제2 타겟 전압으로 발생된다. 제1 타겟 전압과 제2 타겟 전압 사이에서 기준 레벨 전압이 발생된다. 기준 레벨 전압은 제1 타겟 전압 보다 낮고 제2 타겟 전압 보다 높다.
멀티 스텝 공통전압 발생부는 Vcom 선택부(110)와 Vcom 발생부(120)를 구비한다. 타겟 레벨 발생부(105)와 Vcom 선택부(110) 중 하나 이상은 타이밍 콘트롤러(101)와 함께 하나의 칩(chip)으로 집적될 수 있다.
표시패널(100)는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 다양한 액정 모드로 구현될 수 있다. 이 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
표시패널(100)은 두 장의 기판 사이에 형성된 액정층을 포함한다. 표시패널(100)의 화면은 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 픽셀들 각각은 적색(Red) 서브 픽셀, 녹색(Green) 서브픽셀 및 청색(Blue) 서브픽셀(B)로 나뉘어지고, 백색(White) 서브 픽셀(W)을 더 포함할 수 있다. 서브 픽셀들 각각은 액정셀들(Clc)을 포함한다. 표시패널(100)의 화면에 터치 입력을 감지하기 위한 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널(PNL)에 배치될 수도 있다. 이러한 터치 센서를 구동하기 위하여 도시하지 않은 터치 센서 구동부가 액정표시장치의 구동 회로에 추가될 수 있다. 터치 센서 구동부는 터치 센서의 출력 신호를 입력 받아 터치 입력들 각각의 좌표를 생성하여 호스트 시스템(Host system, HOST)(104)으로 전송한다.
표시패널(100)의 하부 기판에는 TFT 어레이가 형성된다. TFT 어레이는 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 형성된 액정셀들(Clc), 액정셀들의 픽셀전극(11)에 접속된 TFT들, 및 스토리지 커패시터(Cst)를 포함한다. 액정셀(Clc)은 TFT에 접속되어 픽셀전극(1)과 공통전극(2)에 인가되는 전계에 의해 구동된다. 표시패널(100)의 상부 기판 상에는 블랙매트릭스, 컬러필터 등을 포함한 컬러 필터 어레이가 형성된다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. COT(Color filter On TFT) 또는 TOC(TFT on Color filter) 구조의 경우에, 한 매의 기판에 TFT 어레이와 컬러 필터 어레이가 적층될 수 있다.
타이밍 콘트롤러(Timing controller, TCON)(101)는 호스트 시스템 (104)으로부터 수신된 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(101)는 호스트 시스템(104)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍신호를 수신 받는다. 타이밍 콘트롤러(101)는 타이밍신호를 바탕으로 데이터 구동부(102)와 게이트 구동부(103)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(SDC, GDC)을 발생한다.
게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 출력 인에이블신호(GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(103)의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 게이트 펄스의 시프트 타이밍을 제어한다. 게이트 출력 인에이블신호(GOE)는 게이트 펄스의 출력 타이밍을 제어한다. 게이트 출력 인에이블신호(GOE)가 생략될 수 있다. 게이트 구동부(103)의 시프트 레지스터(Register)는 TFT 어레이와 함께 표시패널(100)의 기판 상에 함께 형셩될 수 있다.
데이터 타이밍 제어신호(SDC)는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 극성제어신호(POL), 및 소스 출력 인에이블신호(SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(102)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 전압의 출력 타이밍을 제어한다. 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다. 극성제어신호(POL)는 픽셀들에 공급되는 데이터 전압의 극성을 제어한다.
타이밍 콘트롤러(101)는 입력 영상의 프레임 레이트(Frame rate 또는 프레임 주파수)×N(N은 2 이상의 양의 정수) Hz의 주파수로 프레임 레이트를 높여 표시패널 구동부(102, 104)의 구동 주파수를 N 배 체배된 프레임 레이트로 제어할 수 있다. 프레임 레이트는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
데이터 구동부(102)는 하나 이상의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들(SIC) 각각은 시프트 레지스터(shift register), 래치(latch), 디지털-아날로그 변환기(Digital to Analog converter, 이하 “DAC”라 함), 출력 버퍼(output buffer) 등을 포함한다. 소스 드라이브 IC들 각각은 타이밍 콘트롤러(101)로부터 입력 영상의 디지털 비디오 데이터를 수신하여 샘플링하고, 샘프링된 데이터를 래치(latch)한다. 소스 드라이브 IC들은 입력 영상의 디지털 비디오 데이터를 감마보상전압으로 변환하여 정극성/부극성 데이터 전압을 발생하고, 극성제어신호에 응답하여 데이터 전압의 극성을 반전시킨다. 소스 드라이브 IC들은 소스 출력 인에이블 신호(SOE)에 응답하여 출력 버퍼를 통해 데이터 전압을 데이터 라인들로 출력한다.
게이트 구동부(103)는 시프트 레지스터와 레벨 시프터를 포함한다. 게이트 구동부(103)는 게이트 타이밍 제어신호(GDC)에 응답하여 데이터전압에 동기되는 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.
호스트 시스템(104)은 텔레비젼 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(104)은 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(100)의 해상도에 맞게 스케일링한다. 호스트 시스템(104)은 입력 영상의 디지털 비디오 데이터(RGB)와 함께 타이밍 신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)로 전송한다. 호스트 시스템(104)은 터치 센서 구동부로부터 입력되는 터치 입력의 좌표 정보와 연계된 응용 프로그램을 실행한다.
타겟 레벨 발생부(105)는 입력 영상의 데이터 분석 결과에 따라 공통 전압(Vcom)의 리플을 예측하여 그 리플을 보상하기 위한 타겟 레벨 데이터를 출력한다. 타겟 레벨 데이터는 공통 전극(2)에 인가되는 공통 전압(Vcom)의 전압 레벨을 지시하는 디지털 데이터이다. 타겟 레벨 발생부(105)는 입력 영상의 데이터를 분석하여 표시패널(100)의 1 라인의 데이터들을 극성 별로 합산하여 표시패널(100)의 매 라인마다 데이터 전압의 극성 불균형과 그 크기를 계산한다. 도 1 내지 도 4에서 알 수 있는 바와 같이, 데이터 전압의 극성 불균형이 발생할 때 데이터 전압의 트랜지션 폭과 극성 불균형 크기에 비례하여 공통 전압(Vcom)의 리플이 커진다. 따라서, 1 라인 데이터의 극성 불균형 크기가 계산되면, 공통 전압의 리플이 비교적 정확하게 예측될 수 있다.
타겟 레벨 발생부(105)는 데이터 분석 결과를 바탕으로 공통 전압의 리플을 예측하여 그 리플이 발생되지 않는 타겟 레벨 데이터를 매 수평 기간마다 발생한다. 1 수평 기간(1H)은 표시패널(100)에서 1 라인의 픽셀들에 데이터를 기입하는데 필요한 시간이다. 공통 전압 데이터는 Vcom 발생부(120)에 공급된다. 타겟 레벨 발생부(105)는 표준 인터페이스인 SPI(serial peripheral interface)를 통해 공통 전압 데이터를 Vcom 선택부(110)와 Vcom 발생부(120)로 전송할 수 있다.
타겟 레벨 발생부(105)에 대하여는 본원에 의해 기 출원된 대한민국 공개특허공보 10-2014-0043200(2014. 04. 08.)에 상세히 설명되어 있다.
Vcom 선택부(110)는 공통 전압(Vcom)이 타겟 레벨에 빠르게 도달하도록 미리 설정된 기준 레벨과 타겟 레벨을 교대로 선택하기 위한 선택 신호를 발생하여 Vcom 발생부(120)를 제어한다. 이 Vcom 선택부(110)는 SPI 통신에서 직렬 데이터 전송에 필요한 클럭(SCLK)을 카운트하여 SPI 인에이블 신호의 하이 구간 폭을 계산하고, 그 하이 구간의 폭을 바탕으로 공통 전압(Vcom)의 기준 레벨과 타겟 레벨을 선택한다.
Vcom 발생부(120)는 공통 전압 데이터를 디코딩(decoding)하여 표시패널(100)의 공통 전극(2)에 인가될 공통 전압(Vcom)을 출력한다. Vcom 발생부(120)는 Vcom 선택부(110)의 제어 하에 공통 전압(Vcom)의 전압 레벨을 선택한다. Vcom 발생부(120)로부터 출력되는 공통 전압(Vcom)은 제1 타겟 레벨로부터 제2 타겟 레벨로 직접 트랜지션(transition)되지 않고, 제1 타겟 레벨로부터 기준 레벨로 트랜지션된 후에 기준 레벨로부터 제2 타겟 레벨로 트랜지션된다. 따라서, 공통 전압(Vcom)은 타겟 레벨로 빠르게 변할 수 있다.
Vcom 발생부(120)는 도 6 또는 도 7에 도시된 회로로 구현될 수 있다. 도 6 및 도 7에서, 공통 전압 데이터(SPI DATA)는 SPI를 통해 직렬 전송되는 10 bit 디지털 데이터로 예시되었으나 이에 한정되지 않는다.
도 6을 참조하면, 본 발명의 제1 실시예에 따른 Vcom 발생부(120)는 SPI 수신부(121), SPI 수신부(121)를 통해 직렬 데이터(SPI DATA)를 수신하는 레지스터(register, REG)(122), 및 레지스터로부터의 출력된 데이터가 지시하는 전압을 출력하는 전압 출력부를 구비한다. 전압 출력부는 디코더(decoder)(125), 스위치 어레이(switch array)(126), 및 분압 회로(127)를 구비한다.
SPI 수신부(121)는 SPI 인에이블 신호(SPI EN), 직렬 데이터(SPI DATA) 및 클럭(SCLK)을 수신한다. 직렬 데이터(SPI DATA)는 공통 전압(Vcom)의 리플을 보상하기 위한 타겟 레벨 데이터를 포함한다. 타겟 레벨 데이터의 전압은 입력 영상의 분석 결과에 따라 가변된다.
SPI 수신부(121)는 SPI 통신 프로토콜을 통해 직렬 데이터(SPI DATA)로 수신되는 공통 전압의 타겟 레벨 데이터를 클럭(SPI CLK)에 맞추어 읽어 낸다. SPI 수신부(121)는 SPI 인에이블 신호(SPI EN)의 폴링 에지(falling edge)부터 타겟 레벨 데이터(SPI DATA)를 레지스터(122)로 전송한다. 레지스터(122)는 SPI 수신부(121)로부터 수신된 공통 전압의 타겟 레벨 데이터를 저장하고, 앞서 저장된 타겟 레벨 데이터를 디코더(125)로 전송한다.
디코더(125)는 레지스터(122)로부터 수신된 타겟 레벨 데이터를 디코딩하여 스위치 어레이(126)를 구성하는 스위치들(T0~Tn) 각각의 온/오프(on/off)를 제어하기 위한 제어신호를 발생한다.
스위치 어레이(126)는 다수의 스위치들(T0~Tn)을 포함한다. 스위치들(T0 내지 Tn)의 게이트(gate)는 디코더(125)의 출력 단자에 1:1로 접속되어 제어신호를 입력 받는다. 스위치들(T0~Tn)의 소스(source)는 분압 회로(127)에서 저항들(R) 사이의 노드(node)들에 접속된다. 스위치들(T0~Tn)의 드레인(drain)은 버퍼(128)에 연결된다. 버퍼(128)는 연산 증폭기(Operational amplifier, OP-AMP)를 포함한 voltage follower로 구현될 수 있다. 스위치들(T0~Tn)은 디코더(125)로부터의 제어신호에 응답하여 그 중 어느 하나가 턴-온(turn-on)되어 분압 회로(127)의 전압을 공통 전압(Vcom)으로서 선택한다. 스위치 어레이(126)를 통해 출력된 공통 전압(Vcom)은 버퍼(128)를 통해 표시패널(100)의 공통 전극(2)에 공급된다.
분압 회로(127)는 고전위 전원 전압(VDD)과 기저 전압(GND) 사이에 직렬로 연결된 다수의 저항들(R)을 포함한다. 이웃한 저항들(R) 사이의 노드들을 통해 전압 레벨이 서로 다른 전압이 발생되고, 그 전압들 중에서 어느 하나가 스위치를 통해 공통 전극(2)으로 출력된다.
도 7을 참조하면, 본 발명의 제2 실시예에 따른 Vcom 발생부(120)는 SPI 수신부(121), 제1 레지스터(REG1)(122), 제2 레지스터(REG2), 디코더(125), 멀티플렉서(Multiplexer, MUX)(124), 스위치 어레이(126), 및 분압 회로(127)를 구비한다. 수신부(121), 제1 레지스터(122), 제2 레지스터(123), 디코더(125), 스위치 어레이(126), 및 분압 회로(127)는 도 6에 도시된 회로와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략한다.
제2 레지스터(123)는 공통 전압(Vcom)의 기준 레벨을 지시하는 기준 레벨 데이터가 저장된다. 기준 레벨(Vcom_ref(7V))은 도 9 및 도 11과 같이, 공통 전압(Vcom)이 제1 타겟 전압(TG_14V)과 제2 타겟 전압(TG_1V) 사이에서 트랜지션될 때, 제1 타겟 전압(TG_14V) 보다 낮고 제2 타겟 전압(TG_1V) 보다 높은 전압이다. 제1 타겟 전압(TG_14V)은 기준 레벨(Vcom_ref(7V)) 보다 높은 정극성 전압이다. 제2 타겟 전압(TG_1V)은 기준 레벨(Vcom_ref(7V)) 보다 낮은 부극성 전압이다.
Vcom 선택부(110)는 SPI 인에이블 신호(SPI EN)의 하이 구간 폭(high width)가 i(i는 2 이상의 양의 정수) 클럭(SCLK) 이상이면, 제1 논리값으로 선택 신호를 발생한다. Vcom 선택부(110)는 SPI 인에이블 신호(SPI EN)의 하이 구간 폭(high width)가 j(j는 1 이상이고 i 보다 작은 양의 정수) 클럭 이면, 제2 논리값으로 선택 신호를 발생한다. 도 11의 예에서 i는 2, j는 1로 예시되었으나 본 발명은 이에 한정되지 않는다. 예컨대, i는 3, j는 2가 될 수도 있다. 도 6 및 도 7의 예에서, 제1 논리값은 0(zero 또는 low level)이고, 제2 논리값은 1(또는 high level)이지만 그 반대일 수도 있다.
멀티플렉서(124)는 Vcom 선택부(110)로부터 수신된 선택 신호의 제1 논리값에 응답하여 제1 레지스터(122)로부터의 타겟 레벨 데이터를 선택하여 디코더(125)로 전송하고, 선택 신호의 제2 논리값에 응답하여 제2 레지스터(123)로부터의 기준 레벨 데이터를 선택하여 디코더(125)로 전송한다. 멀티플렉서(124)는 1 수평 기간(1H) 내에서 타겟 레벨 데이터와 기준 레벨 데이터를 출력한다.
디코더(125)는 Vcom 선택부(110)에 의해 선택된 제1 레지스터(122) 또는 제2 레지스터(123)로부터 수신된 데이터를 디코딩하여 스위치 어레이(126)를 구성하는 스위치들(T0~Tn) 각각의 온/오프(on/off)를 제어하기 위한 제어신호를 발생한다.
스위치 어레이(126)는 디코더(125)로부터 입력된 제어 신호에 따라 VDD와 GND 사이에서 선택된 전압을 출력한다. 스위치 어레이(126)를 통해 출력된 공통 전압(Vcom)의 타겟 레벨 전압과 기준 레벨 전압은 버퍼(128)를 통해 공통 전극(2)에 공급된다.
SPI 통신 프로토콜로 인하여, 도 6과 같은 Vcom 발생부(120)는 1 수평 기간(1H) 내에서 기준 레벨 구간이 길어져 상대적으로 타겟 레벨 구간이 작아진다. 공통 전압(Vcom)이 기준 레벨 구간을 거쳐 타겟 레벨로 변하면 공통 전압(Vcom)은 타겟 레벨에 빠르게 도달할 수 있다. 그러나 타겟 레벨 구간이 작아지면 공통 전압(Vcom)의 리플 보상 효율이 낮아진다. 이에 비하여, 도 7과 같은 Vcom 발생부(120)는 Vcom 선택부(110), 및 멀티플렉서(124)를 추가함으로써 1 수평 기간 내에서 공통 전압(Vcom)의 기준 레벨 구간을 1/2 수평 기간 이내로 줄여 공통 전압(Vcom)이 타겟 레벨에 빠르게 도달되도록 하고 보상 효율을 높일 수 있다.
도 8은 1 수평 기간 단위로 공통 전압이 가변되는 예를 보여 주는 파형도이다.
도 8을 참조하면, 본 발명의 공통 전압(Vcom)은 입력 영상의 데이터 분석 결과를 바탕으로 가변된다. 공통 전압(Vcom)의 타겟 레벨은 데이터 변화율이 크고, 데이터의 극성 치우침이 심할수록 커질 수 있다. 타겟 레벨은 정극성의 제1 타겟 레벨과 부극성의 제2 타겟 레벨을 포함한다. 도 8의 (A)와 같이, 공통 전압(Vcom)은 제1 수평 기간에서 제1 타겟 레벨로 발생된 후, 제2 수평 기간에서 제2 타겟 레벨로 발생될 수 있다.
공통 전압(Vcom)의 타겟 레벨들 간의 트랜지션이 크면 즉, 공통 전압(Vcom)의 스윙폭이 커지면, 표시패널(100)에 실제로 인가되는 공통 전압(Vcom)의 파형은 트랜지션 구간(rising/falling edge)이 길어져 도 8의 (B)와 같이 타겟 레벨에 도달하는 시간이 길어지고 타겟 레벨을 유지하는 시간이 짧아진다. 이러한 현상은 공통 전압(Vcom)의 보상 효율 감소를 초래한다. 표시패널(100)의 해상도가 크고 크기가 커질수록 표시패널(100)의 RC 부하가 커져 공통 전압(Vcom)의 트랜지션 구간이 더 길어진다.
본 발명은 공통 전압(Vcom)이 타겟 레벨에 빠르게 도달되도록 도 8의 (C) 에 도시된 바와 공통 전압 파형을 멀티 스텝 파형으로 제어한다. 제1 타겟 레벨로부터 제2 타겟 레벨로 전압이 변할 때 혹은 그 반대일 때 멀티 스텝 공통 전압은 기준 레벨을 거쳐 다른 타겟 레벨로 변한다. 도 9는 본 발명의 제1 실시예에 따른 Vcom 발생부(도 6)로부터 출력되는 멀티 스텝 파형의 공통 전압을 보여 준다. 도 11은 본 발명의 제2 실시예에 따른 Vcom 발생부(도 7)로부터 출력되는 멀티 스텝 파형의 공통 전압을 보여 준다. 도 9 및 도 11의 공통 전압은 타겟 레벨로 빠르게 도달할 수 있다. 도 11에 도시된 공통 전압은 도 9에 비하여 기준 레벨 구간을 대폭 줄여 그 만큼 타겟 레벨 구간을 더 길게 할 수 있으므로 리플 보상 효율이 더 좋다.
도 9는 도 6에 도시된 Vcom 발생부의 출력(공통 전압)을 보여 주는 파형도이다. 도 10은 SPI 통신 프로토콜에서 최소 데이터 전송 시간을 보여 주는 파형도이다.
도 9 및 도 10을 참조하면, 본 발명의 제1 실시예에 따른 Vcom 발생부(120)는 SPI 통신 프로토콜에서 허용된 최소 데이터 전송 시간 이상의 기준 레벨 구간을 갖는 공통 전압(Vcom)을 출력한다. 최소 데이터 전송 시간은 SPI 통신 프로토콜에서 데이터 전송에 필요한 최소 클럭수 즉, 16 SCLK이다.
이 Vcom 발생부(120)는 레지스터(122)에 제n-1 데이터를 저장하고, 제n-1 데이터가 지시하는 레벨로 공통 전압(Vcom)을 출력할 때 다음 데이터인 제n 데이터를 레지스터(122)에 저장한다. 따라서, 도 6에 도시된 Vcom 발생부(120)의 경우에, 공통 전압(Vcom)의 레벨을 변경하기 위해서는 어떤 레벨로 변경하든지 그 레벨을 지시하는 데이터를 레지스터(122)로 전송하여야 한다. 이 Vcom 발생부(120)의 경우에, 데이터 전송은 SPI 통신 프로토콜에서 데이터 전송에 필요한 최소 클럭수 = 16 SCLK 만큼의 시간이 필요하다. 따라서, SPI 통신을 통해 레지스터(122)에 제1 타겟 레벨 데이터(Data_14V)에 이어서 기준 레벨 데이터(Data_7V)를 전송하는 경우에, 기준 레벨 데이터(Data_7V)는 16 SCLK 이상의 전송 시간 동안 레지스터(122)로 전송되고, 이 데이터 전송 기간(1/2 H) 동안 Vcom 발생부(120)는 미리 저장된 제1 타겟 레벨 데이터(Data_14V)의 전압(14V)을 출력한다. 이어서, 제2 타겟 레벨 데이터(Data_1V)가 레지스터(122)에 전송되고, 이 데이터 전송 기간(1/2 H) 동안 Vcom 발생부(120)는 미리 저장된 기준 레벨 데이터(Data_7V)의 전압(7V)를 출력한다.
SPI의 최대 전송 속도(20MHz)에서 데이터 전송에 필요한 최소 클럭수 = 16 SCLK 는 0.8μs이다. 해상도가 8K이고 120Hz 구동되는 표시패널(100)의 경우, 0.8us는 1/2H의 시간이므로 도 6과 같은 Vcom 발생부(120)를 이용하여 도 8의 (C)와 같은 멀티 스텝 파형의 공통 전압을 발생하면 기준 레벨 구간을 1/2 수평 기간(1/2 H) 이하로 줄일 수 없다. 이에 비하여, 도 7과 같은 Vcom 발생부(120)는 SPI 통신의 최소 전송 속도에 제한되지 않기 때문에 기준 레벨 구간을 줄일 수 있기 때문에 타겟 레벨 구간을 길게 하여 보상 효율을 충분히 높일 수 있다.
도 11 및 도 12는 본 발명의 제2 실시예에 따른 Vcom 발생부(도 7, 120)의 동작과 출력 파형을 보여 주는 파형도들이다. 도 11은 도 7에 도시된 Vcom 발생부(120)의 출력(공통 전압)을 보여 주는 파형도이다. 도 12는 SPI 통신 프로토콜에서 데이터 전송에 필요한 최소 클럭 수를 보여 주는 파형도이다.
도 11 및 도 12를 참조하면, 본 발명의 제2 실시예에 따른 Vcom 발생부(120)는 SPI 통신 프로토콜의 최소 데이터 전송 시간 보다 작은 기준 레벨 구간을 갖는 공통 전압(Vcom)을 출력한다. 이 Vcom 발생부(120)는 Vcom 선택부(110)로부터 입력된 선택 신호에 응답하여 제1 및 제2 레지스터(122, 123)의 출력을 선택한다.
Vcom 선택부(110)는 SPI 통신의 클럭(SCLK)을 카운트하여 SPI 인에이블 신호(SPI EN)의 하이 구간 폭을 계산한다. Vcom 선택부(110)는 SPI EN 신호의 하이 구간 폭이 i 개의 SCLK 이상이면 SPI EN 신호의 폴링 에지에서 멀티플렉서(124)를 제어하여 제1 레지스터(122)에 저장된 타겟 레벨 데이터를 출력한다. 따라서, Vcom 발생부(120)는 SPI EN 신호의 하이 구간이 i 개의 SCLK 이상일 때 제1 레지스터(122)로부터 출력된 타겟 레벨의 전압(14V 또는 1V)를 출력한다. i는 도 12에서 “2”로 예시되지만 이에 한정되지 않는다.
Vcom 선택부(110)는 SPI 통신의 클럭(SCLK)을 카운트하여 SPI EN 신호의 하이 구간 폭이 j(j는 1 이상이고 i 보다 작은 양의 정수) 개의 SCLK 일 때 SPI EN 신호의 폴링 에지에서 멀티플렉서(124)를 제어하여 제2 레지스터(123)에 미리 저장된 기준 레벨 데이터를 출력한다. 따라서, Vcom 발생부(120)는 SPI EN 신호의 하이 구간이 j 개의 SCLK 일 때 제2 레지스터(123)로부터 출력된 기준 레벨의 전압(7V 또는 1V)를 출력한다. j는 도 12에서 “1”로 예시되지만 이에 한정되지 않는다.
기준 레벨 데이터(Data_7V)는 SPI 통신을 통해 수신되는 것이 아니라, SPI 통신 경로와 분리된 제2 레지스터(123)에 저장된다. 기준 레벨 데이터(Data_7V)는 전술한 바와 같이, Vcom 선택부(110)와 멀티플렉서(124)에 의해 1/2 수평 기간 보다 작은 시간에 디코더(125)로 출력된다.
제1 레지스터(122)는 SPI 수신부(121)를 통해 타겟 레벨 데이터들을 수신하여 일시 저장한다. 제1 타겟 레벨 데이터(Data_14V)가 제1 레지스터(122)에 제 수평 기간(1H) 동안 전송되어 저장된 후, 제2 타겟 레벨 데이터(Data_1V)가 제1 레지스터(122)에 제2 수평 기간(1H) 동안 전송되어 저장된다. 타겟 레벨 데이터(Data_14, Data_1V) 각각은 1 수평 기간(1H) 동안 제1 레지스터(122)에 전송된다. 도 12에 도시된 바와 같이, 타겟 레벨 데이터((Data_14, Data_1V)가 제1 레지스터(122)에 전송되는 1 수평 기간(1H) 동안 타겟 레벨 전압(14V, 1V)과 기준 레벨 전압(7V)이 Vcom 발생부(120)로부터 출력될 수 있다. 따라서, 타겟 레벨 전압과 기준 레벨 전압의 출력과, 타겟 레벨 데이터의 레지스터 전송이 병렬 처리될 수 있다.
도 11 및 도 12에서 알 수 있는 바와 같이, 도 7에 도시된 Vcom 발생부(120)는 SPI 통신 프로토콜의 최소 데이터 전송 시간 보다 작은 기준 레벨 구간을 갖는 공통 전압을 출력할 수 있다. 그 결과, 1 수평 기간 내에서 공통 전압(Vcom)이 타겟 레벨에 빠르게 도달하게 되고, 도 11에 도시된 바와 같이 1/2 수평 기간 보다 긴 타겟 레벨 구간으로 인하여 보상 효율이 향상된다. 기준 레벨 구간(t)은 도 11 및 도 12에 도시된 바와 같이 1/2 수평 기간(1/2 H) 보다 작고 SPI의 최소 데이터 전송 기간(16 SCLK) 보다 작다.
도 13은 본 발명의 제1 및 제2 실시예에 따른 Vcom 발생부의 기준 레벨 구간을 비교한 파형도이다.
도 13을 참조하면, 본 발명의 제2 실시예에 따른 Vcom 발생부(120)는 SPI 통신에서 허용된 최소 데이터 전송 시간 보다 작은 시간에서 기준 레벨을 출력할 수 있고 그 시간을 공통 전압의 리플 보상을 위한 타겟 레벨들 간의 트랜지션 폭에 따라 가변할 수 있다. 공통 전압의 트랜지션 폭이 커지는 경우, 짧은 시간에 기준 레벨로 전압이 변화된 후 다른 타겟 레벨로 전압이 변화되어 타겟 레벨들 간의 트랜지션 구간을 줄이고 타겟 레벨 구간을 크게 할 수 있다.
Vcom 선택부(110)는 제1 및 제2 타겟 레벨 데이터(Data_14V, Data_1V)를 비교하여 공통 전압에서 제1 및 제2 타겟 전압들 간의 트랜지션 폭을 판단하고 트랜지션 폭이 소정의 기준값 보다 클 때 도 14와 같이 기준 레벨 구간(t)을 0 보다 크고 1/2 수평 기간 보다 작은 시간 내에서 부여할 수 있다. 반면에, Vcom 선택부(110)는 타겟 전압들 간 트랜지션 폭이 기준값 보다 작으면, 도 14와 같이 기준 레벨 구간(t)을 최소 예컨대, “0(zero)”으로 제어할 수 있다. Vcom 선택부(110)는 SPI EN의 폴링 에지로부터 SCLK를 카운트하고 그 카운트값을 바탕으로 기준 레벨 구간을 가변하는 선택 신호를 출력함으로써 공통 전압(Vcom)의 기준 레벨 구간을 가변할 수 있다.
본 발명은 실시예에서 직렬 표준 인터페이스의 하나로 SPI 인터페이스를 중심으로서 설명하였다. 그러나 본 발명은 이에 한정되지 않는다. 예컨대, 본 발명은 직렬 표준 인터페이스의 다른 예인 I2C 통신에도 큰 변경 없이 적용될 수 있을 것이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 ; 표시패널 101 : 타이밍 콘트롤러
102 : 데이터 구동부 103 : 게이트 구동부
104 : 호스트 시스템 105 : 타겟 레벨 발생부
110 : Vcom 선택부 120 : Vcom 발생부
121 : SPI 수신부 122, 123 : 레지스터
124 : 멀티플렉서 125 : 디코더
126 : 스위치 어레이 127 : 분압 회로

Claims (10)

  1. 입력 영상의 데이터 전압이 인가되는 픽셀 전극과, 공통 전압이 인가되는 공통 전극을 포함한 표시패널;
    입력 영상의 데이터 분석 결과에 따라 타겟 레벨 데이터를 매 수평 기간마다 출력하는 타겟 레벨 발생부; 및
    1 수평 기간 내에서 상기 타겟 레벨 데이터에 대응하는 타겟 전압과, 미리 설정된 기준 데이터에 대응하는 기준 레벨 전압을 출력하여 상기 공통 전압을 상기 공통 전극으로 출력하는 멀티 스텝 공통전압 발생부를 구비하고,
    상기 공통 전압은 제1 수평 기간 내에서 제1 타겟 전압으로 발생되고, 제2 수평 기간 내에서 제2 타겟 전압으로 발생되고,
    제1 타겟 전압과 제2 타겟 전압 사이에서 1/2 수평 기간 이하의 시간 동안 상기 기준 레벨 전압이 발생되며,
    상기 기준 레벨 전압이 제1 타겟 전압 보다 낮고 제2 타겟 전압 보다 높은 액정표시장치.
  2. 제 1 항에 있어서,
    상기 멀티 스텝 공통전압 발생부는,
    SPI(serial peripheral interface) 통신을 통해 상기 타겟 레벨 데이터를 수신하고 상기 SPI 통신에서 허용하는 최소 데이터 전송 시간 보다 작은 시간 동안 상기 기준 레벨 전압을 출력하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 멀티 스텝 공통전압 발생부는,
    SPI 인에이블 신호(SPI EN), 상기 타겟 레벨 데이터를 포함한 직렬 데이터(SPI DATA) 및 클럭(SCLK)을 수신하고, 상기 SPI 인에이블 신호의 하이 구간 폭이 i(i는 2 이상의 양의 정수) 클럭(SCLK) 이상이면, 제1 논리값으로 선택 신호를 발생하고, 상기 하이 구간 폭이 j(j는 1 이상이고 i 보다 작은 양의 정수) 클럭 일 때 제2 논리값으로 상기 선택 신호를 발생하는 공통 전압 선택부;
    상기 SPI 인에이블 신호, 상기 직렬 데이터 및 클럭을 수신하는 SPI 수신부;
    상기 SPI 수신부로부터 타겟 레벨 데이터를 수신하는 제1 레지스터;
    상기 SPI 통신의 경로와 분리되고 상기 기준 레벨 데이터를 저장한 제2 레지스터; 및
    멀티플렉서를 통해 수신된 상기 타겟 레벨 데이터와 기준 레벨 데이터 각각에 대응하는 전압을 선택하는 전압 출력부를 구비하고,
    상기 멀티플렉서는 상기 제1 논리값의 선택 신호에 응답하여 상기 제1 레지스터로부터의 타겟 레벨 데이터를 상기 전압 출력부로 공급하고, 상기 제2 논리값의 선택 신호에 응답하여 상기 제2 레지스터로부터의 기준 레벨 데이터를 상기 전압 출력부로 공급하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 i는 2, 상기 j는 1인 액정표시장치.
  5. 제 1 항에 있어서,
    상기 공통 전압의 기준 레벨 구간은 상기 공통 전압의 제1 및 제2 타겟 전압 간의 트랜지션 폭에 따라 가변되는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 공통 전압 선택부는,
    상기 제1 타겟 전압을 지시하는 제1 타겟 레벨 데이터와, 상기 제1 타겟 전압을 지시하는 제2 타겟 레벨 데이터를 비교하여 상기 제1 및 제2 타겟 전압들 간의 트랜지션 폭이 소정의 기준값 보다 클 때 상기 공통 전압의 기준 레벨 구간을 0 보다 크고 상기 1/2 수평 기간 보다 작은 시간 내에서 부여하고,
    상기 제1 및 제2 타겟 전압들 간 트랜지션 폭이 상기 기준값 보다 작으면, 상기 기준 레벨 구간을 최소로 제어하는 액정표시장치.
  7. 입력 영상의 데이터 전압이 인가되는 픽셀 전극과, 공통 전압이 인가되는 공통 전극을 포함한 표시패널을 구비한 액정표시장치의 구동 방법에 있어서,
    입력 영상의 데이터 분석 결과에 따라 타겟 레벨 데이터를 매 수평 기간마다 출력하는 단계; 및
    1 수평 기간 내에서 상기 타겟 레벨 데이터에 대응하는 타겟 전압과, 미리 설정된 기준 데이터에 대응하는 기준 레벨 전압을 출력하여 상기 공통 전압을 상기 공통 전극으로 출력하는 단계를 포함하고,
    상기 공통 전압은 제1 수평 기간 내에서 제1 타겟 전압으로 발생되고, 제2 수평 기간 내에서 제2 타겟 전압으로 발생되고,
    제1 타겟 전압과 제2 타겟 전압 사이에서 1/2 수평 기간 이하의 시간 동안 상기 기준 레벨 전압이 발생되며,
    상기 기준 레벨 전압이 제1 타겟 전압 보다 낮고 제2 타겟 전압 보다 높은 액정표시장치의 구동 방법.
  8. 제 7 항에 있어서,
    상기 공통 전압을 상기 공통 전극으로 출력하는 단계는,
    SPI(serial peripheral interface) 통신을 통해 상기 타겟 레벨 데이터를 수신하고 상기 SPI 통신에서 허용하는 최소 데이터 전송 시간 보다 작은 시간 동안 상기 기준 레벨 전압을 출력하는 액정표시장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 공통 전압을 상기 공통 전극으로 출력하는 단계는,
    SPI 인에이블 신호의 하이 구간 폭이 i(i는 2 이상의 양의 정수) 클럭(SCLK) 이상이면, 제1 논리값으로 선택 신호를 발생하고, 상기 하이 구간 폭이 j(j는 1 이상이고 i 보다 작은 양의 정수) 클럭 일 때 제2 논리값으로 상기 선택 신호를 발생하는 단계;
    상기 SPI 인에이블 신호, 상기 타겟 레벨 데이터를 포함한 직렬 데이터 및 상기 클럭을 SPI 수신부를 통해 수신하는 단계;
    상기 SPI 수신부를 통해 제1 레지스터에 타겟 레벨 데이터를 전송하는 단계;
    상기 SPI 통신의 경로와 분리된 제2 레지스터에 미리 상기 기준 레벨 데이터를 저장하는 단계; 및
    전압 출력부에서 멀티플렉서를 통해 수신된 상기 타겟 레벨 데이터와 기준 레벨 데이터 각각에 대응하는 전압을 선택하는 단계를 포함하고,
    상기 멀티플렉서는 상기 제1 논리값의 선택 신호에 응답하여 상기 제1 레지스터로부터의 타겟 레벨 데이터를 상기 전압 출력부로 공급하고, 상기 제2 논리값의 선택 신호에 응답하여 상기 제2 레지스터로부터의 기준 레벨 데이터를 상기 전압 출력부로 공급하는 액정표시장치의 구동 방법.
  10. 제 9 항에 있어서,
    상기 i는 2, 상기 j는 1인 액정표시장치의 구동 방법.
KR1020160127111A 2016-09-30 2016-09-30 액정표시장치와 그 구동 방법 KR102651807B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160127111A KR102651807B1 (ko) 2016-09-30 2016-09-30 액정표시장치와 그 구동 방법
EP17192302.2A EP3301668B1 (en) 2016-09-30 2017-09-21 Liquid crystal display device and driving method thereof
US15/716,128 US10417980B2 (en) 2016-09-30 2017-09-26 Liquid crystal display device and driving method thereof
CN201710882363.6A CN107886911B (zh) 2016-09-30 2017-09-26 液晶显示设备及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160127111A KR102651807B1 (ko) 2016-09-30 2016-09-30 액정표시장치와 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20180036889A true KR20180036889A (ko) 2018-04-10
KR102651807B1 KR102651807B1 (ko) 2024-03-29

Family

ID=59930220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160127111A KR102651807B1 (ko) 2016-09-30 2016-09-30 액정표시장치와 그 구동 방법

Country Status (4)

Country Link
US (1) US10417980B2 (ko)
EP (1) EP3301668B1 (ko)
KR (1) KR102651807B1 (ko)
CN (1) CN107886911B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643179B (zh) * 2017-12-29 2018-12-01 友達光電股份有限公司 顯示裝置及其顯示面板的驅動方法
CN108573684B (zh) * 2018-04-23 2020-06-19 京东方科技集团股份有限公司 显示控制方法及装置、计算机可读存储介质、计算机设备
CN110456541A (zh) * 2018-05-08 2019-11-15 中华映管股份有限公司 触控显示设备
US11126055B2 (en) * 2018-07-10 2021-09-21 Verily Life Sciences Llc Switching of liquid crystal device
CN109036322B (zh) * 2018-09-26 2023-11-03 北京集创北方科技股份有限公司 输入缓冲器、控制方法、驱动装置以及显示装置
CN109410815B (zh) * 2018-11-01 2021-06-01 惠科股份有限公司 显示面板及其灰阶电压的生成方法和计算机可读存储介质
JP2021128289A (ja) * 2020-02-14 2021-09-02 シャープ株式会社 液晶表示装置
CN113205770B (zh) * 2021-04-30 2022-05-10 北海惠科光电技术有限公司 一种显示面板的串扰消除方法、装置及显示设备
CN115512667B (zh) * 2022-10-18 2024-01-12 重庆惠科金渝光电科技有限公司 电子纸设备的驱动方法和电子纸设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675667A (en) * 1983-09-21 1987-06-23 Canon Kabushiki Kaisha Method for driving liquid-crystal panel
KR20020093599A (ko) * 2001-06-07 2002-12-16 가부시키가이샤 히타치세이사쿠쇼 표시 장치, 표시 장치용 전원 회로 및 표시 장치용 집적회로
KR20070002544A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 모바일용 액정 표시 장치 및 그 구동 방법
KR20090120274A (ko) * 2008-05-19 2009-11-24 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20090122079A (ko) * 2008-05-23 2009-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20100066234A (ko) * 2008-12-09 2010-06-17 엘지이노텍 주식회사 액정표시장치
KR20120108556A (ko) * 2011-03-24 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 그 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762565B2 (en) * 2001-06-07 2004-07-13 Hitachi, Ltd. Display apparatus and power supply device for displaying
KR101213810B1 (ko) * 2005-12-27 2012-12-18 엘지디스플레이 주식회사 액정표시소자의 구동 장치 및 방법
KR101492564B1 (ko) * 2008-08-06 2015-03-06 삼성디스플레이 주식회사 액정 표시 장치 및 그것의 공통전압 조절 방법
TWI419125B (zh) * 2009-04-27 2013-12-11 Novatek Microelectronics Corp 用於降低液晶面板之共振能量的方法及液晶顯示器
KR102001158B1 (ko) * 2012-09-28 2019-07-18 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN103424907B (zh) * 2013-09-04 2016-04-13 格科微电子（上海）有限公司 液晶显示器、像素的驱动电路及装置、控制方法及装置
KR102315963B1 (ko) * 2014-09-05 2021-10-22 엘지디스플레이 주식회사 액정표시장치
KR20160055368A (ko) * 2014-11-07 2016-05-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102273498B1 (ko) * 2014-12-24 2021-07-07 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
KR102296435B1 (ko) * 2014-12-30 2021-09-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN204348305U (zh) * 2015-01-12 2015-05-20 京东方科技集团股份有限公司 液晶显示装置的驱动装置以及液晶显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675667A (en) * 1983-09-21 1987-06-23 Canon Kabushiki Kaisha Method for driving liquid-crystal panel
KR20020093599A (ko) * 2001-06-07 2002-12-16 가부시키가이샤 히타치세이사쿠쇼 표시 장치, 표시 장치용 전원 회로 및 표시 장치용 집적회로
KR20070002544A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 모바일용 액정 표시 장치 및 그 구동 방법
KR20090120274A (ko) * 2008-05-19 2009-11-24 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20090122079A (ko) * 2008-05-23 2009-11-26 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20100066234A (ko) * 2008-12-09 2010-06-17 엘지이노텍 주식회사 액정표시장치
KR20120108556A (ko) * 2011-03-24 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 그 동작 방법

Also Published As

Publication number Publication date
CN107886911A (zh) 2018-04-06
US10417980B2 (en) 2019-09-17
KR102651807B1 (ko) 2024-03-29
CN107886911B (zh) 2020-05-19
EP3301668B1 (en) 2022-06-01
US20180096662A1 (en) 2018-04-05
EP3301668A2 (en) 2018-04-04
EP3301668A3 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
KR102651807B1 (ko) 액정표시장치와 그 구동 방법
US8723899B2 (en) Liquid crystal display and method of driving the same
KR101303424B1 (ko) 액정표시장치와 그 구동방법
KR101329438B1 (ko) 액정표시장치
KR101374425B1 (ko) 액정표시장치와 그 도트 인버젼 제어방법
JP4856052B2 (ja) 液晶表示装置とその駆動方法
KR101323090B1 (ko) 액정표시장치와 그 구동방법
US9343033B2 (en) Method of controlling polarity of data voltage and liquid crystal display using the same
KR20150077807A (ko) 저속 구동이 가능한 표시장치
KR20100060377A (ko) 액정표시장치
KR20100063575A (ko) 액정표시장치와 그 구동방법
KR20180042511A (ko) 액정표시장치와 그 구동 방법
US9449573B2 (en) Liquid crystal display
KR20150077181A (ko) 액정표시장치
KR101585688B1 (ko) 액정표시장치와 그 구동방법
KR101651290B1 (ko) 액정표시장치와 그 데이터 극성 제어방법
KR100977217B1 (ko) 액정표시장치의 구동장치 및 방법
KR101679075B1 (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR102501906B1 (ko) 액정표시장치와 그 구동 방법
KR20140080250A (ko) 액정표시장치와 그 데이터 인에이블 신호 생성 방법
KR20110030885A (ko) 액정표시장치와 그 구동방법
KR20100063573A (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right