KR20180034749A - 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기 - Google Patents

무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기 Download PDF

Info

Publication number
KR20180034749A
KR20180034749A KR1020160123457A KR20160123457A KR20180034749A KR 20180034749 A KR20180034749 A KR 20180034749A KR 1020160123457 A KR1020160123457 A KR 1020160123457A KR 20160123457 A KR20160123457 A KR 20160123457A KR 20180034749 A KR20180034749 A KR 20180034749A
Authority
KR
South Korea
Prior art keywords
lfsr
clock
random number
bit
number generator
Prior art date
Application number
KR1020160123457A
Other languages
English (en)
Other versions
KR101881143B1 (ko
Inventor
이훈재
김기환
이정규
이상곤
김태용
장원태
Original Assignee
동서대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동서대학교산학협력단 filed Critical 동서대학교산학협력단
Priority to KR1020160123457A priority Critical patent/KR101881143B1/ko
Publication of KR20180034749A publication Critical patent/KR20180034749A/ko
Application granted granted Critical
Publication of KR101881143B1 publication Critical patent/KR101881143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H04L9/28—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에 관한 것이다. 본 발명은, 클럭을 제공하는 클럭제공부(400b); 클럭제공부(400b)가 제공하는 클럭에 따라 출력비트를 출력하는 제 1 LFSR(100c); 클럭제공부(400b)가 제공하는 클럭에 따라 출력비트를 출력하는 제 2 LFSR(100d); 이전 캐리값을 제공받아 저장하는 제 1 비트 메모리(200c); 이전 메모리 상태값을 제공받아 저장하는 제 2 비트 메모리(200d); 및 제 1 및 제 2 LFSR(100c, 100d)의 출력비트와 제 1 및 제 2 비트 메모리(200c, 200d)가 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키수열 및 현재 캐리값 및 현재 메모리 상태값을 생성하고, 출력 키수열은 암호로서 출력하고 현재 캐리값 및 현재 메모리 상태값을 제 1 및 제 2 비트 메모리(200c, 200d)로 제공하는 연산기(300b); 를 구비하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에 있어서, 제 1 LFSR(100c)은, 255 비트의 난수발생 함수를 갖으며, 제 2 LFSR(100d)은, 257 비트의 난수발생 함수를 갖는다.
이에 의해, 무작위 난수생성을 알고리즘을 통한 무선통신 비트 오류에 대응할 수 있는 효과를 제공한다.
또한, 본 발명은, 충분한 크기의 LFSR을 난수발생에 있어서 안전한 수준의 무작위수열을 생성할 수 있는 효과를 제공한다.
뿐만 아니라, 본 발명은, 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 하도록 할 수 있는 효과를 제공한다.

Description

무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기{CLOCK CONTROLLED RANDOM PASSWORD GENERATOR FOR MINIMIZING BIT ERROR RATE IN WIRELESS COMMUNICATION}
본 발명은 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에 관한 것으로, 보다 구체적으로는, 무작위 난수생성을 알고리즘을 통한 무선통신 비트 오류에 대응하도록 하기 위한 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에 관한 것이다.
통신매체의 발달로 인하여 무선통신의 비중이 증가하고 있다. 무선통신의 경우 유선통신에 비해 외부의 잡음에 노출이 심하고 왜곡과 변조에 대하여 유선통신보다 상대적으로 취약하다. 특히 물리적으로 인접한 장비간의 영향이 심하여 속도가 저하되거나 전파가 상쇄되어 데이터가 사라질 수도 있다.
이와 같은 단점에도 불구하고 무선통신은 사용의 편리성으로 많은 사람들이 선호하는 통신방식 되어있다.
사물인터넷(Internet Of Things; 이하, 'IoT')과 개인인증 방식이 근거리 무선통신(NFC, Blue tooth, ...)을 기반으로 변화하는 추세에 맞추어 데이터의 유출을 보호하기 위해 암호화가 필수적으로 요구되고 있다.
블록암호의 경우 특정 블록이 정확하게 전달되지 못할 경우 메시지 해독 전체에 영향을 줄 수 있기 때문에 문제가 될 수 있다. 이에 1 비트(bit) 기반의 상대적으로 작은 전송으로 암호화가 이루어지는 스트림 암호가 무선통신의 오류에 대응하는 것에 적합하다고 볼 수 있다.
대한민국 특허등록공보 등록번호 제10-1649996호 "클럭조절형 랜덤 암호 발생기(Threshold clock controlled random password generator)" 대한민국 특허공개공보 공개번호 제10-2004-0058531호 "클럭 발생기의 노이즈 제어 장치(Device for controlling noise for clock generator)" 대한민국 특허공개공보 공개번호 제10-2010-0067211호 "다중 위상 클럭 생성 회로 및 그 제어 방법(Multi-phase clock generation circuit and controlling method thereof)" 대한민국 특허등록공보 등록번호 제10-0723537호 "클럭 신호 발생 방법 및 장치와 이를 이용한 클럭 주파수제어 방법 및 장치(Method and apparatus for generating clock signal and method and apparatus for controlling clock frequency using the same)"
본 발명은 상기의 문제점을 해결하기 위한 것으로, 무작위 난수생성을 알고리즘을 통한 무선통신 비트 오류에 대응하도록 하기 위한 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기를 제공하기 위한 것이다.
또한, 본 발명은 충분한 크기의 LFSR을 난수발생에 있어서 안전한 수준의 무작위수열을 생성하도록 하기 위한 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기를 제공하기 위한 것이다.
또한, 본 발명은 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 하기 위한 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기를 제공하기 위한 것이다.
그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 목적을 달성하기 위해 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기는, 클럭을 제공하는 클럭제공부(400b); 클럭제공부(400b)가 제공하는 클럭에 따라 출력비트를 출력하는 제 1 LFSR(100c); 클럭제공부(400b)가 제공하는 클럭에 따라 출력비트를 출력하는 제 2 LFSR(100d); 이전 캐리값을 제공받아 저장하는 제 1 비트 메모리(200c); 이전 메모리 상태값을 제공받아 저장하는 제 2 비트 메모리(200d); 및 제 1 및 제 2 LFSR(100c, 100d)의 출력비트와 제 1 및 제 2 비트 메모리(200c, 200d)가 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키수열 및 현재 캐리값 및 현재 메모리 상태값을 생성하고, 출력 키수열은 암호로서 출력하고 현재 캐리값 및 현재 메모리 상태값을 제 1 및 제 2 비트 메모리(200c, 200d)로 제공하는 연산기(300b); 를 구비하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에 있어서, 제 1 LFSR(100c)은, 255 비트의 난수발생 함수를 갖으며, 제 2 LFSR(100d)은, 257 비트의 난수발생 함수를 갖는다.
이때, 본 발명의 다른 실시예에서, 제 1 LFSR(100c)와 제 2 LFSR(100c) 각각에서 255 비트의 16 탭과 257 비트의 16 탭으로 이루어진 2개의 원시 다항식(two primitive polynomials)을 출력 키수열 생성에 사용할 수 있다.
또한, 본 발명의 또 다른 실시예에서, 제 1 LFSR(100c)는,
Figure pat00001
을 원시 다항식으로 사용할 수 있다.
또한, 본 발명의 또 다른 실시예에서, 제 2 LFSR(100d)는,
Figure pat00002
을 원시 다항식으로 사용할 수 있다.
또한, 본 발명의 또 다른 실시예에서, 클럭제공부(400b)는, 제 1 LFSR(100c) 및 제 2 LFSR(100d) 상호간의 상대방 상태값을 이용하여 출력순서에 변화를 주는 클럭을 제 1 LFSR(100c) 및 제 2 LFSR(100d)에 제공하는 것이 바람직하다.
또한, 본 발명의 또 다른 실시예에서, 클럭제공부(400b)는, 제 1 LFSR(100c)의 상태값으로 제 2 LFSR(100d)에 제공하는 클럭을,
Figure pat00003
에 의해 제공할 수 있다.
또한, 본 발명의 또 다른 실시예에서, 클럭제공부(400b)는, 제 2 LFSR(100d)의 상태값으로 제 1 LFSR(100c)에 제공하는 클럭을,
Figure pat00004
에 의해 제공할 수 있다.
본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기는, 무작위 난수생성을 알고리즘을 통한 무선통신 비트 오류에 대응할 수 있는 효과를 제공한다.
또한, 본 발명의 다른 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기는, 충분한 크기의 LFSR을 난수발생에 있어서 안전한 수준의 무작위수열을 생성할 수 있는 효과를 제공한다.
뿐만 아니라, 본 발명의 다른 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기는, 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 하도록 할 수 있는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에서 사용되는 대칭키 암호화 방식 중 기본적인 스트림 암호 알고리즘을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b) 구조의 기초가 되는 서로 다른 난수값을 갖는 2개의 LFSR을 구비한 클럭조절형 랜덤 암호 발생기(1a)를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b)를 나타내는 블록도이다.
이하, 본 발명의 바람직한 실시예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 구성요소는 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 데이터 또는 신호를 다른 구성요소로 전송할 수 있음을 의미한다.
도 1은 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에서 사용되는 대칭키 암호화 방식 중 기본적인 스트림 암호 알고리즘을 설명하기 위한 도면이다.
도 1을 참조하면, 암호화 방식은 크게 대칭키 혹은 비대칭키 암호화로 구분된다. 그리고 대칭키 암호화는 크게 두 가지로 나눌 수 있으며, 블록 암호, 스트림 암호가 존재한다.
한편, 클럭조절형 랜덤 암호 발생기는 대칭키 암호화에서 스트림 암호에 해당하는 암호화 방식을 사용한다. 스트림 암호는 도 1과 같이, 무작위 난수를 연속적으로 생성하여 자료와 결합하는 것으로 암호화하는 구조를 가진다. 일반적인 스트림 암호는 무작위 난수를 1비트 단위로 생성하고, 생성된 값과 암호화하려는 각 값을 XOR 연산하여 1비트의 암호화된 자료를 얻는다.
임계클럭조절형 랜덤 암호화는 기본적으로 상호 클럭조절형 구조의 목적은 출력되는 키수열에 비선형성을 증가시켜 상관 공격 등의 암호해독을 어렵게 하는 것이다. 무작위 난수 발생을 통하여 OTP(One Time Password)와 비슷한 암호화를 사용함으로써 동일한 데이터 전송에도 서로 다른 정보값을 가질 수 있게 된다.
서로 다른 장비간의 동기화를 맞추기 위하여 서로 다른 길이를 가진 두 개의 선형 귀환 시프트 레지스터(Linear Feedback Shift Register; 이하, 'LFSR')을 설정한다. 이때, LFSR는 시프트 레지스터의 일종으로, 레지스터에 입력되는 값이 이전 상태 값들의 선형 함수로 계산되는 구조를 가지고 있다.
LFSR의 동작은 결정론적이기 때문에, LFSR로 생성되는 값의 수열은 그 이전 값에 의해 결정된다. 레지스터가 가질 수 있는 값의 개수는 유한하기 때문에, 이 수열은 하기의 [수학식 1]과 같은 횟수의 특정한 주기에 의해 반복된다.
Figure pat00005
한편, 도 2는 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b) 구조의 기초가 되는 서로 다른 미리 설정된 비트 값인 127 및 129의 다른 난수값을 갖는 2개의 LFSR인 제 1 LFSR(100a) 및 제 2 LFSR(100b)을 구비한 클럭조절형 랜덤 암호 발생기(1a)를 나타내는 도면이다.
도 2를 참조하면, 클럭조절형 랜덤 암호 발생기(1a)의 스트림 암호화는 서로 다른 미리 설정된 비트 값인 127 및 129의 다른 난수값을 갖는 2개의 LFSR을 구비한다. 여기서 클럭조절형 랜덤 암호 발생기(1a)는 클럭제어 LM 계열에 적용되며, 키수열 발생기는 N을 기초로 하는 LFSR에 Li의 주기가 Li+1 또는 L1부터 Ln까지의 주기가 사용된다.
또한, 클럭조절형 랜덤 암호 발생기(1a)의 스트림 암호화에 있어서, 클럭 제공부(400a)는 제 1 LFSR(100a) 및 제 2 LFSR(100b)로 클럭을 제공한다.
그리고 제 1 LFSR(100a) 및 제 2 LFSR(100b)는 클럭제공부(400a)가 제공하는 클럭에 따라 출력 비트를 출력하며, 제 1 비트 메모리(100a)는 이전 캐리값을 제공받아 저장하며, 제 2 비트 메모리(100b)는 이전 메모리 상태값을 제공받아 저장한다.
한편, 연산기(300a)는 각 제 1 LFSR(100a) 및 제 2 LFSR(100b)의 출력 비트, 제 1 비트 메모리(200a) 및 제 2 비트 메모리(200b) 각각이 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키수열, 현재 캐리값, 현재 메모리 상태값을 생성하고, 출력 키수열은 암호로 출력하고 현재 캐리값 및 현재 메모리 상태값 각각을 제 1 비트 메모리(200a) 및 제 2 비트 메모리(200b)로 제공한다.
이러한 동작을 수행하는 구성요소를 포함하는 클럭조절형 랜덤 암호 발생기(1a)는 간단하고, 하드웨어 및 소프트웨에서 사용하기 편리하고 높은 보안성을 갖는다. 이는 일반적으로 스트림 암호의 발생시에는 LFSR를 사용함으로써, 하드웨어와 소프트웨어에 적합하며 빠른 암호율과 복호율이 허용되기 때문이다. 또한 클럭조절형 랜덤 암호 발생기(1a)의 각 LFSR에서의 주귀환 다항식은 큰 주기 및 우수한 통계적 특성을 가지며 연속적으로 생성되는 특징을 제공한다.
한편, 클럭조절형 랜덤 암호 발생기(1a)는 하이브리드 생성기로, 높은 보안성을 갖는 클럭조절형 발생기와 결합된 형태의 향상된 서메이션 발생기이다.
127 비트의 함수를 사용하는 제 1 LFSR(100a)는 클럭 제공부(400a)에서 제공되는 함수(fb)에 의해 클럭조절이 되며, 랜덤 정수의 출력값을 갖는다. 또한, 129 비트의 함수를 사용하는 제 2 LFSR(100b)는 클럭 제공부(400a)에서 제공되는 함수(fa)에 의해 클럭조절이 되며, 랜덤 정수의 출력값을 갖는다.
두 개의 클럭조절형 함수(fa, fb)는 서로 다른 LFSR에게 다수의 클럭을 제공함으로써, LFSR의 출력값은 더욱 예측 불가능하다.
클럭조절형 랜덤 암호 발생기(1)는 하기의 [수학식 2]에 의한 결과값을 갖는 zj와 같은 공식을 사용하여 연산된다. 그리고, [수학식 3]과 같은 공식을 사용하여 cj 값이 연산된다. 또한, [수학식 4]와 같은 공식을 사용하여 dj 값이 연산된다.
즉, 제 1 및 제 2 LFSR(100a, 100b)을 a 및 b라 하고 제 1 및 제 2 비트 메모리(200a, 200b)는 c, d라 하고 시간을 j라 하는 경우에, aj와 bj는 각각 제 1 및 제 2 LFSR(100a, 100b)의 출력이며 캐리(carry) cj는 fc에 의해 결정되고 메모리 상태 dj는 fd에 의해 결정된다. 여기서, 출력함수 fz는 키수열 비트와 zj로 나타내며, 상기 출력함수를 fc, fd, fz로 정의하면 [수학식 2] 내지 [수학식 4]와 같이 나타낼 수 있다.
Figure pat00006
Figure pat00007
Figure pat00008
여기서 cj-1에서 j-1=0인 경우 초기 캐리값을 나타내며, dj-1에서 j-1=0인 경우 초기 메모리 상태값을 나타낸다.
결과적으로, 취약점 회피와 LFSR에 계산된 수열특성을 이용하기 위해 LFSR을 채용하여 수열발생기에 선형성을 부여하고, 조합함수 및 필터링 함수로 비선형 부울함수를 사용하여 LFSR들 모두 불규칙한 주기를 가지게 하여 수열발생기에 비선형성을 부여한다.
이러한 수열발생기에 대해 수열 발생 속도를 개선시키고 비선형성을 증가시켜 상관 공격 등을 통한 악의적 암호 해독을 어렵게 하기 위한 노력은 여전히 계속되고 있으므로, 도 3에서 이러한 해결책을 제시하도록 한다.
도 3은 본 발명의 실시예에 따른 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b)를 나타내는 블록도이다. 도 3을 참조하면, 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b)는 도 2와 유사한 구조로, 제 1 LFSR(100c), 제 2 LFSR(100d), 제 1 비트 메모리(200c), 제 2 비트 메모리(200d), 연산기(300b) 및 클럭 제공부(400b)를 구비하며, 상술한 [수학식 2] 내지 [수학식 4]에 의한 출력함수인 fc, fd, fz를 갖는다. 한편, 도 2 및 도 3에서 제 1 LFSR(100a, 100c) 및 제 2 LFSR(100c, 100d)와 같이 대칭되는 구성요소에 대해서 설명의 편의와 간결한 기재를 위해 동일한 명칭으로 기재하나 도면 부호를 통해 구분하며, 하기에서 설명하듯이 다른 기능 및 동작을 수행한다.
한편, 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b)는 상술한 [수학식 1]과 같은 반복횟수를 만족하는 LFSR에 있어서, [수학식 5] 및 [수학식 6]의 제 1 LFSR(100c)와 제 2 LFSR(100d)에서 사용된 다항식에 해당하는 정보를 이용한다.
즉, 하기의 [수학식 5]와 [수학식 6]은 제 1 LFSR(100c)와 제 2 LFSR(100d) 각각에서 사용하는 255 비트의 16 탭, 257 비트의 16 탭으로 이루어진 2개의 원시 다항식(two primitive polynomials)으로 정의된다.
Figure pat00009
Figure pat00010
만약 도 2의 제 1 LFSR(100a) 및 제 2 LFSR(100b)을 구비한 클럭조절형 랜덤 암호 발생기(1a)가 충분한 크기의 LFSR을 난수발생에 사용한다면 안전한 수준의 무작위수열을 생성할 수 있다.
이를 위해 본 발명에서의 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1)는 LFSR 255 비트의 난수발생 함수를 갖는 제 1 LFSR(100c)와 LFSR 257 비트의 난수발생 함수를 갖는 제 2 LFSR(100d)을 사용한다.
제 1 LFSR(100c) 및 제 2 LFSR(100d) 각각은 [수학식 1]에 비트수를 대입하면 2255-1와 2257-1의 크기를 가지고 있다. 따라서 256 비트의 함수를 사용하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b)는 2512-1과 유사한 길이의 무작위 난수가 생성될 수 있다.
또한 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1b)는 각각의 LFSR 함수가 정해진 크기를 가지고 있는 단점을 보안하기 위하여 상대방의 상태값을 이용하여 하기의 [수학식 7] 및 [수학식 8]과 같이 각각의 출력순서에 변화를 준다.
Figure pat00011
Figure pat00012
이때, 서로 다른 LFSR 함수와 결과값의 변화를 가중시키기 위하여 2개의 상태저장 공간인 제 1 비트 메모리(200c) 및 제 1 비트 메모리(200d)를 사용한다.
그리고, 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기(1)는 도 2의 제 1 LFSR(100a) 및 제 2 LFSR(100b)을 구비한 클럭조절형 랜덤 암호 발생기(1a)와 동일한 출력에 해당하는 상술한 [수학식 2] 내지 [수학식 4]와 같은 출력을 갖는다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이상과 같이, 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1a, 1b : 클럭조절형 랜덤 암호 발생기
100a, 100c : 제 1 LFSR
100b, 100d : 제 2 LFSR
200a, 200b : 제 1 비트 메모리
200b, 200d : 제 2 비트 메모리
300a, 300b : 연산기
400a, 400b : 클럭 제공부

Claims (7)

  1. 클럭을 제공하는 클럭제공부(400b); 클럭제공부(400b)가 제공하는 클럭에 따라 출력비트를 출력하는 제 1 LFSR(100c); 클럭제공부(400b)가 제공하는 클럭에 따라 출력비트를 출력하는 제 2 LFSR(100d); 이전 캐리값을 제공받아 저장하는 제 1 비트 메모리(200c); 이전 메모리 상태값을 제공받아 저장하는 제 2 비트 메모리(200d); 및 제 1 및 제 2 LFSR(100c, 100d)의 출력비트와 제 1 및 제 2 비트 메모리(200c, 200d)가 저장한 이전 캐리값과 이전 메모리 상태값을 제공받아 출력 키수열 및 현재 캐리값 및 현재 메모리 상태값을 생성하고, 출력 키수열은 암호로서 출력하고 현재 캐리값 및 현재 메모리 상태값을 제 1 및 제 2 비트 메모리(200c, 200d)로 제공하는 연산기(300b); 를 구비하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기에 있어서,
    제 1 LFSR(100c)은, 255 비트의 난수발생 함수를 갖으며,
    제 2 LFSR(100d)은, 257 비트의 난수발생 함수를 갖는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
  2. 청구항 1에 있어서,
    제 1 LFSR(100c)와 제 2 LFSR(100c) 각각에서 255 비트의 16 탭과 257 비트의 16 탭으로 이루어진 2개의 원시 다항식(two primitive polynomials)을 출력 키수열 생성에 사용하는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
  3. 청구항 2에 있어서, 제 1 LFSR(100c)는,
    Figure pat00013

    을 사용하는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
  4. 청구항 2에 있어서, 제 2 LFSR(100d)는,
    Figure pat00014

    을 사용하는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
  5. 청구항 1에 있어서, 클럭제공부(400b)는,
    제 1 LFSR(100c) 및 제 2 LFSR(100d) 상호간의 상대방 상태값을 이용하여 출력순서에 변화를 주는 클럭을 제 1 LFSR(100c) 및 제 2 LFSR(100d)에 제공하는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
  6. 청구항 1에 있어서, 클럭제공부(400b)는,
    제 1 LFSR(100c)의 상태값으로 제 2 LFSR(100d)에 제공하는 클럭을,
    Figure pat00015

    에 의해 제공하는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
  7. 청구항 1에 있어서, 클럭제공부(400b)는,
    제 2 LFSR(100d)의 상태값으로 제 1 LFSR(100c)에 제공하는 클럭을,
    Figure pat00016

    에 의해 제공하는 것을 특징으로 하는 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기.
KR1020160123457A 2016-09-26 2016-09-26 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기 KR101881143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160123457A KR101881143B1 (ko) 2016-09-26 2016-09-26 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160123457A KR101881143B1 (ko) 2016-09-26 2016-09-26 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기

Publications (2)

Publication Number Publication Date
KR20180034749A true KR20180034749A (ko) 2018-04-05
KR101881143B1 KR101881143B1 (ko) 2018-07-24

Family

ID=61977692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160123457A KR101881143B1 (ko) 2016-09-26 2016-09-26 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기

Country Status (1)

Country Link
KR (1) KR101881143B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040208322A1 (en) * 1997-10-10 2004-10-21 Interdigital Technology Corporation Circuit and software for generating a stream cipher
KR20070109154A (ko) * 2006-05-10 2007-11-15 동서대학교산학협력단 암호시스템에 사용하기 위한 클럭 조절 함수를 이용한키스트림 생성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937919B2 (ja) * 1997-01-16 1999-08-23 日本電気アイシーマイコンシステム株式会社 疑似乱数発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040208322A1 (en) * 1997-10-10 2004-10-21 Interdigital Technology Corporation Circuit and software for generating a stream cipher
KR20070109154A (ko) * 2006-05-10 2007-11-15 동서대학교산학협력단 암호시스템에 사용하기 위한 클럭 조절 함수를 이용한키스트림 생성 방법

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HoonJae Lee 외 1명, PingPong-128, A New Stream Cipher for Ubiquitous Application, 2007 International Conference on Convergence Information Technology (2007) *
Md. Iftekhar Salam 외 1명, Algebraic Countermeasure to Enhance the Improved Summation Generator with 2 Bit memory, Cryptology ePrint Archive: Report 2012/282 (2012.05.) *
대한민국 특허공개공보 공개번호 제10-2004-0058531호 "클럭 발생기의 노이즈 제어 장치(Device for controlling noise for clock generator)"
대한민국 특허공개공보 공개번호 제10-2010-0067211호 "다중 위상 클럭 생성 회로 및 그 제어 방법(Multi-phase clock generation circuit and controlling method thereof)"
대한민국 특허등록공보 등록번호 제10-0723537호 "클럭 신호 발생 방법 및 장치와 이를 이용한 클럭 주파수제어 방법 및 장치(Method and apparatus for generating clock signal and method and apparatus for controlling clock frequency using the same)"
대한민국 특허등록공보 등록번호 제10-1649996호 "클럭조절형 랜덤 암호 발생기(Threshold clock controlled random password generator)"

Also Published As

Publication number Publication date
KR101881143B1 (ko) 2018-07-24

Similar Documents

Publication Publication Date Title
JP4828068B2 (ja) コンピュータで効率的な線形フィードバック・シフト・レジスタ
US7945049B2 (en) Stream cipher using multiplication over a finite field of even characteristic
US8259934B2 (en) Methods and devices for a chained encryption mode
US8204215B2 (en) Method and apparatus for encrypting data
JP2007151201A (ja) 暗号ストリームを発生する方法および装置
US20130094649A1 (en) Public key cryptosystem based on goppa codes and puf based random generation
JP6517436B2 (ja) 暗号化デバイス及び符号化デバイス
JP2013511057A (ja) カスタマイズされたマスキングによって保護される低複雑度の電子回路
WO2017203992A1 (ja) 暗号化装置、暗号化方法、復号化装置、及び復号化方法
KR20170097509A (ko) 화이트 박스 암호화 기반의 연산 방법 및 그 방법을 수행하는 보안 단말
Bhaskar et al. An advanced symmetric block cipher based on chaotic systems
KR20190020988A (ko) 컴퓨터 실행 가능한 경량 화이트박스 암호화 방법 및 장치
US20240063999A1 (en) Multi-party cryptographic systems and methods
KR20180007974A (ko) 데이터의 암호화, 복호화 방법 및 이를 이용하는 장치
JP2007019789A (ja) 乱数共有システムおよび方法
KR101881143B1 (ko) 무선통신 비트 오류 최소화를 위한 클럭조절형 랜덤 암호 발생기
US20060098820A1 (en) Method and apparatus for generating keystream
JP2010039838A (ja) 乱数生成回路及びコンピュータシステム
KR101971001B1 (ko) 화이트박스 암호가 적용된 블록 암호 기반의 난수 생성 방법 및 장치
JP2019504343A (ja) 計算デバイス及び方法
US10708043B2 (en) One pad communications
Maqsood et al. LFSR and PLA based complex code generator for stream cipher
Корольов et al. Development of an improved method for forming pseudorandom numbers based on redunte M-ary codes
Widlund WESP: An encryption method that is proven to require an exponentially growing time to break it
Koziol et al. Toward dynamic signal coding for safe communication technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant