KR20180026268A - 유기발광표시장치 및 그 제조방법 - Google Patents

유기발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20180026268A
KR20180026268A KR1020160113430A KR20160113430A KR20180026268A KR 20180026268 A KR20180026268 A KR 20180026268A KR 1020160113430 A KR1020160113430 A KR 1020160113430A KR 20160113430 A KR20160113430 A KR 20160113430A KR 20180026268 A KR20180026268 A KR 20180026268A
Authority
KR
South Korea
Prior art keywords
layer
organic
anode electrode
insulating film
region
Prior art date
Application number
KR1020160113430A
Other languages
English (en)
Other versions
KR102567202B1 (ko
Inventor
박태한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160113430A priority Critical patent/KR102567202B1/ko
Publication of KR20180026268A publication Critical patent/KR20180026268A/ko
Application granted granted Critical
Publication of KR102567202B1 publication Critical patent/KR102567202B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H01L51/5203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H01L27/3248
    • H01L27/3276
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/303
    • H01L2251/558
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 단락방지층을 추가로 증착하여, 화소의 불량을 방지할 수 있는 유기발광표시장치 및 이의 제조방법에 관한 것이다. 본 발명에 따른 유기발광표시장치는 기판 상에 배치되는 박막트랜지스터, 상기 박막트랜지스터의 소스에 전기적으로 연결되고, 제1 영역 및 제2 영역으로 구성되는 애노드전극, 상기 애노드전극의 제1 영역 상에 배치되는 유기층, 상기 애노드전극의 제2 영역 상에 배치되는 단락방지층, 상기 유기층 및 단락방지층 상에 배치되는 캐소드전극을 포함한다.

Description

유기발광표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR FABRICATING THE SAME}
본 발명은 표시장치에 관한 것으로, 유기발광표시장치 및 이의 제조방법에 관한 것이다.
일반적으로 유기발광표시장치(OLED; Organic Light Emitting Diode display device)는 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기발광표시장치는 매트릭스 형태로 배치된 N×M 개의 단위 화소들을 구동하는 방식에 따라 수동 매트릭스(passive matrix) 방식과 능동 매트릭스(active matrix) 방식으로 구분된다.
능동 매트릭스 방식의 유기발광표시장치는 수동 매트릭스 방식에 비해 전력 소모가 적어 대면적 구현에 적합하며, 고해상도를 갖는 장점이 있다.
또한, 유기발광표시장치는 유기화합물로부터 발광된 빛의 방출방향에 따라 전면 발광형(Top Emission type), 배면 발광형(Low Emission type) 또는 양면 발광형(Top-Low Emission type) 으로 구분된다.
전면 발광형 유기발광표시장치는 배면 발광형과는 달리 단위 화소들이 위치된 기판의 반대방향으로 빛을 방출시키는 장치로서 개구율이 큰 장점이 있다.
이하, 종래의 전면 발광형 유기발광표시장치의 제조공정에 대해 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 유기발광표시장치의 제조공정 단면도들이다.
첫번째 공정으로, 도면에 도시하지 않았지만, 유리기판(미도시)상에 버퍼층(미도시)를 형성하고, 상기 버퍼층 상에 스토리지 캐피시터(미도시) 및 박막트랜지스터(미도시)를 형성한다.
다음 공정으로, 박막트랜지스터 상에 유기발광다이오드(10)를 형성한다.
유기발광다이오드(10)는 애노드전극(11), 유기층(12), 및 캐소드전극(13)을 포함한다.
도 1a에 도시된 바와 같이, 박막트랜지스터(미도시) 상에 ITO(Indium tin oxide)를 증착한 후, 이를 패터닝하여 박막트랜지스터와 전기적으로 연결되는 애노드전극(11)을 형성한다. 이 때, 공정장비내의 미세입자(90)가 상기 형성된 애노드전극(11)의 표면상에 안착될 수 있다.
상기 미세입자(90)은 다양한 형태일 수 있으며, 일반적으로 전류가 흐르지 않는 부도체에 해당할 수 있다.
다음으로, 도 1b에 도시된 바와 같이, 상기 애노드전극(11) 상에 유기층(12)를 형성한다.
상기 유기층(12)은 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)으로 구성될 수 있다.
여기서, 상기 유기층(12)을 형성하는 방법으로는 주로 CVD(chemical vapor deposition)방법을 이용한다. 상기 CVD방법은 스텝커버리지(step coverage)가 좋지 않다. 따라서, 상기 미세입자(90)에 의해, 유기물이 애노드전극(11)의 표면상에 증착되지 않는 영역(A)이 발생한다.
다음으로 도 1c에 도시된 바와 같이, 유기층(12) 상에 ITO(Indium tin oxide)를 증착한후, 이를 패터닝하여 캐소드전극(13)을 형성한다.
이 때, 상기 캐소드전극(13)을 형성하는 방법으로는 주로 스터퍼링(sputtering)방법을 이용한다. 스터퍼링(sputtering)방법은 CVD방법보다 스텝커버리지(step coverage)가 좋다. 따라서, 유기물이 증착되지 않는 영역(A)에도, ITO(Indium tin oxide)가 증착된다.
결국 유기물이 증착되지 않는 애노드전극(11)상의 영역(A)에서 애노드전극(11)과 캐소드전극(13)이 접촉하게 됨으로써, 애노드전극(11)과 캐소드전극(13)이 단락되게 된다. 이로 인해, 유기층(12)에 인가될 전류가 유기물이 증착되지 않는 영역(A)를 통해 흐르게 되고, 이는 유기층(12)이 발광하지 못하도록 한다.
따라서, 상기 미세입자(90)로 인해 유기물이 증착되지 않는 영역(A)이 발생하여, 애노드전극(11)과 캐소드전극(13)이 단락된 화소는 발광하지 않게 됨으로써, 유기발광표시장치의 화질이 저하되는 문제점을 야기한다.
본 발명의 목적은 유기물이 증착되지 않는 영역으로 인해 발생하는 애노드전극과 캐소드전극의 단락을 방지하여, 화소의 불량을 방지할 수 있는 유기발광표시장치 및 이의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 유기발광표시장치는 상기 박막트랜지스터의 소스에 전기적으로 연결되고, 제1 영역 및 제2 영역으로 구성되는 애노드전극, 상기 애노드전극의 제1 영역 상에 배치되는 유기층, 상기 애노드전극의 제2 영역 상에 배치되는 단락방지층, 상기 유기층 및 단락방지층 상에 배치되는 캐소드전극을 포함한다.
그리고, 상기 목적을 달성하기 위한 본 발명의 유기발광표시장치 제조방법은 박막트랜지스터 형성단계, 평탄화절연막 형성단계, 애노드전극 형성단계, 유기층 형성단계, 단락방지층 형성단계 및 캐소드전극 형성단계를 포함한다.
본 발명에 따른 유기발광표시장치 및 이의 제조방법은 미세입자로 인해 유기층이 형성되지 않는 영역에서 절연특성을 갖는 단락방지층을 추가로 증착함으로써, 캐소드전극 형성시 캐소드전극과 애노드전극이 접촉을 방지할 수 있다. 따라서, 상기 유기층이 형성되지 않는 영역에서 캐소드전극과 애노드전극의 단락을 방지하여, 유기층을 통하여 모든 전류가 흐를 수 있도록 한다. 이로 인해, 모든 화소는 발광할 수 있어, 유기발광표시장치는 정상적으로 화상구현을 할 수 있게 된다.
도 1a 내지 도 1c는 종래의 전면 발광형 유기발광표시장치의 제조공정 단면도들이다.
도 2는 본 발명에 따른 유기발광표시장치의 각 화소의 단면도이다.
도 3a 및 도 3b는 도 2에 도시된 B영역을 확대한 단면도들이다.
도 4a 내지 도 4i는 본 발명에 따른 유기발광표시장치의 제조공정을 나타내는 단면도들이다.
도 5a 내지 도 5e는 ALD(atomic layer deposition)과정을 나타내는 도면들이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기발광표시장치에 대해 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 유기발광표시장치의 각 화소의 단면도이다.
도 2를 참조하면, 유기발광표시장치(100)의 각 화소는 박막트랜지스터(T), 스토리지 캐패시터(미도시), 유기발광다이오드(E)로 구성될 수 있다.
박막트랜지스터(T)는 기판(110)상에 배치되어 유기발광다이오드(E)에 인가되는 전류를 제어한다. 여기서, 기판(110)는 투명한 절연기판, 플렉서블한(flexible) 특성을 갖는 금속, 플라스틱 또는 고분자 필름 중 어느 하나로 이루어진다.
기판(110)상에는 버퍼층(미도시)이 배치될 수 있으며, 상기 버퍼층은 기판(110)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 박막트랜지스터(T)를 보호하기 위한 층이다.
박막트랜지스터(T)는 게이트라인(미도시)와 연결된 게이트(121), 상기 게이트(121)상에 배치되어 게이트(121)를 전기적으로 분리시키는 게이트절연막(123), 게이트절연막(123)상에 배치되어 소스(127a)와 드레인(127b)를 연결하는 활성층(125) 및 상기 활성층(125)상에 배치되는 소스(127a)와 애노드전극(131)에 연결되는 드레인(127b)을 포함한다.
여기서, 도 2에 도시된 박막트랜지스터(T)는 인버티드 스태거드(Inverted staggered)구조이나, 이에 한정되지 않고 박막트랜지스터(T)는 스태거드(Staggered)구조, 코플라나(Coplanar)구조 등으로 형성될 수 있다.
상기 게이트(121)와 소스/드레인(127a, 127b)은 전도성이 뛰어난 금속물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
박막트랜지스터(T)는 게이트라인(미도시)으로부터 신호가 인가되어 스위칭 박막트랜지스터(미도시)가 구동되면, 데이터라인(미도시)의 신호가 박막트랜지스터의 게이트(121)에 전달된다. 그러면 상기 박막트랜지스터(T)가 턴-온(turn-on)되고, 전원라인(미도시)의 신호가 소스(127a), 활성층(125), 드레인(127b)을 통해 유기발광다이오드(E)에 전달될 수 있다. 이때 전원라인으로부터 유기발광다이오드(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다.
스토리지 캐패시터는 기판(110)상에 박막트랜지스터(T)와 이격되어 배치될 수 있다. 스토리지 캐패시터는 스위칭 박막트랜지스터가 턴-오프(turn-off)되었을 때, 박막트랜지스터(T)의 게이트전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터가 턴-오프(turn-off)상태가 되더라도 다음 프레임(frame)까지 상기 유기발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
소스/드레인(127a, 127b) 상에 평탄화절연막(130)이 배치될 수 있다. 그리고, 평탄화절연막(130) 내에는 드레인(127b)을 노출시키는 비아홀(미도시)이 배치될 수 있다.
유기발광다이오드(E)는 애노드전극(131), 유기층(135), 및 캐소드전극(139)을 포함한다.
애노드전극(131)은 비아홀를 통해 드레인(127b)에 연결되며, 드레인 (127b)으로부터 신호를 인가 받을 수 있다.
애노드전극(131)은 투명 도전성 물질 ITO(indium Tin Oxide) 또는 IZO(indium Zinc Oxide)으로 구성된다. 그리고, 애노드전극(131)은 은(Ag), Ag합금, 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 은(Ag), 알루미늄-네오디늄 등 다른 도전 금속물질로 대체될 수 있다.
평탄화절연막(130)상에 각 화소영역을 둘러싸는 형태로 애노드전극(131)의 가장자리부와 중첩되는 화소정의막(133)이 배치되어 있다. 화소정의막(133)은 각 애노드전극(131) 및 유기층(135)을 분리시켜 R,G,B 각 화소의 색 혼합을 방지한다. 상기 화소정의막(133)은 유기절연물질 또는 무기절연물질로 만들어진다. 또한, 화소정의막(133)은 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 이는 차광부재의 역할을 하게 된다.
유기층(135)은 화소정의막(133)으로 둘러싸인 각 화소영역 내의 중앙부에 배치된다. 유기층(135)은 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)으로 구성될 수 있다.
캐소드전극(139)은 유기층(135) 상에 배치되어, 애노드전극(131)에 대응하여 유기층(135)에 전압을 인가한다. 캐소드전극(139)은 투명 도전성 물질 ITO(indium Tin Oxide) 또는 IZO(indium Zinc Oxide)으로 구성된다. 그리고, 캐소드전극(139)은 은(Ag), Ag합금, 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 은(Ag), 알루미늄-네오디늄등 다른 도전 금속물질로 대체될 수 있다.
여기서, 도 2의 B영역을 참고하면, 유기층(135)이 형성될 때, 애노드전극(131)상에 미세입자(900)가 안착될 수 있다. 따라서, 상기 미세입자(900)로 인하여, 유기층(135)이 애노드전극(131) 상에 증착될 때 애노드전극(131)의 일부영역에는 유기층(135)이 증착될 수 없게 된다.
이 때, 상기 유기층(135)이 증착된 애노드전극(131)의 소정의 영역을 제1 영역(131a)이라 정의하고, 유기층(135)이 증착되지 않은 영역을 제2 영역(131b)이라 정의한다. 즉, 유기층(135)을 증착할 경우에는,유기층(135)이 제1 영역(131a)상에만 증착되고, 제2 영역(131b)상에는 증착되지 않는다.
도 3a 및 도 3b는 도 2에 도시된 B영역을 확대한 단면도들이다.
상기 유기층(135)이 증착되지 않는 제2 영역(131b)상에는 단락방지층(137)이 형성된다. 상기 단락방지층(137)은 애노드전극(131)과 캐소드전극(139)이 서로 접촉되어 단락되는 것을 방지할 수 있다.
도 3a에 도시된 바와 같이, 단락방지층(137)은 단층구조로 형성될 수 있다. 또한, 애노드전극(131)과 캐소드전극(139)이 서로 접촉되어 단락되는 것을 방지하기 위하여, 절연물질로 구성될 수 있다. 상기 절연물질은 유기절연물질 또는 무기절연물질로 구성될 수 있다
무기절연물질은 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5, SiO2, SiNx 중 하나로 구성될 수 있으며, 이 경우 무기절연막의 높이(h1)는 3 Å 내지 3000 Å일 수 있다. 따라서 유기층(135)의 높이(h2)와의 단차가 발생할 수 있다.
후술할 바와, 같이 상기 무기절연 물질은 ALD(atomic layer deposition)방법으로 형성될 수 있으나, 이에 한정되지 않고, PVD(physics vapor deposition), CVD(chemival vapor deposition)등 다양한 증착방법이 이용될 수 있다.
유기절연물질은 벤조사이클로부텐(BCB) 과 아크릴(Acryl)계 수지 등으로 구성될 수 있으며, 이 경우 유기절연막의 높이(h1)는 100 Å 내지 5000 Å 일 수 있다. 후술할 바와 같이, 상기 유기절연물질은 CVD(chemival vapor deposition)방법으로 형성될 수 있으나, 이에 한정되지 않는다.
도 3b에 도시된 바와 같이, 단락방지층(137)은 다수의 막으로 형성될 수 있다. 또한, 애노드전극(131)과 캐소드전극(139)이 서로 접촉되어 단락되는 것을 방지하기 위하여, 상기 다수의 막 중 적어도 하나의 막은 절연물질로 구성될 수 있다.
일례로, 단락방지층(137)은 제1 막(137a), 제2 막(137b) 및 제3 막(137c)으로 나누어 증착될 수 있으며, 제 1막(137a), 제2 막(137b), 제3 막(137c)중 적어도 하나의 막은 절연물질로 구성될 수 있고, 절연물질로 이루어진 막 이외의 다른 막은 도체물질로 이루어질 수 있다.
상기 절연물질은 유기절연물질 또는 무기절연물질로 구성될 수 있다.
무기절연물질은 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5, SiO2, SiNx 중 하나로 구성될 수 있으며, 이 경우 무기절연막의 높이는 3 Å 내지 3000 Å 일 수 있다.
후술할 바와 같이 상기 무기절연 물질은 ALD(atomic layer deposition)방법으로 형성될 수 있으나, 이에 한정되지 않고, PVD(physics vapor deposition), CVD(chemival vapor deposition)등 다양한 증착기법이 이용될 수 있다.
유기절연물질은 벤조사이클로부텐(BCB) 과 아크릴(Acryl)계 수지등으로 구성될 수 있으며, 이 경우 유기절연막의 높이는 100 Å 내지 5000 Å 일 수 있다. 후술할 바와 같이 상기 유기절연물질은 CVD(chemival vapor deposition)방법으로 형성될 수 있으나, 이에 한정되지 않는다.
따라서, 상기 절연물질 및 도체물질로 이루어진 단락방지층(137)의 높이(h3)는 유기층의 높이(h2)와의 단차가 발생할 수 있다.
상기 유기발광표시장치(100)는 상기 단락방지층(137)을 구비함으로써, 미세입자(900)로 인해 유기층(135)이 형성되지 않는 제2 영역(131b)에서 캐소드전극(139) 형성시 캐소드전극(139)과 애노드전극(131)이 접촉되지 않게 한다. 따라서, 상기 제2 영역(131b)에서 캐소드전극(139)과 애노드전극(131)이 개방되게 하여, 유기층(135)을 통하여 모든 전류가 흐를 수 있도록 한다. 이로 인해, 모든 화소는 발광할 수 있어, 유기발광표시장치(100)는 정상적으로 화상구현을 할 수 있게 된다.
이하, 도 4a 내지 도 4i를 참조하여 본 발명에 따른 유기발광표시장치의 제조방법에 대해 상세히 설명한다.
도 4a 내지 도 4i는 본 발명에 따른 유기발광표시장치의 제조공정을 나타내는 단면도들이다.
도 4a를 참조하면, 기판(110)상에 게이트(121)을 형성한다. 이때, 기판(110)은 투명한 절연기판, 플렉서블(flexible)한 특성을 갖는 금속, 플라스틱 또는 고분자 필름 중 어느 하나로 이루어진다. 그리고 상기 기판(110)과 게이트(121)사이에 버퍼층(미도시)을 추가로 증착할 수 있다. 상기 버퍼층은 기판(110)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속하는 공정에서 형성되는 박막트랜지스터(T)를 보호하기 위한 층으로서, 실리콘 산화막, 실리콘 질화막 등으로 형성할 수 있다.
도 4b를 참조하면, 게이트(121)가 형성된 기판(110)상에 게이트절연막(123)을 형성한다. 그 다음, 게이트절연막(123) 상에 산화물 반도체(미도시) 또는 유기 반도체(미도시)를 적층하고, 이를 포토리소그라피법을 이용하여 패터닝 함으로써, 활성층(125)을 형성한다. 이어서, 활성층(125)상에 제1 도전막(미도시)을 적층하고, 이를 포토리소그라피법을 이용하여 패터닝 함으로써, 소스/드레인(127a, 127b)을 형성한다. 여기서, 상기 게이트(121)와 소스/드레인(127a, 127b)은 전도성이 뛰어난 금속물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
도 4c를 참조하면, 활성층(125), 소스/드레인(127a, 127b)을 포함한 기판(105) 전면에 평탄화절연막(130)을 형성하고, 평탄화절연막(130) 내에 드레인(127b)을 노출시키는 비아홀(미도시)을 형성한다.
다음으로 4d를 참조하면, 비아홀을 포함한 평탄화절연막(130)상에 제2 도전막(미도시)을 적층하고, 이를 포토리소그라피법을 이용하여 패터닝 함으로써, 애노드전극(131)을 형성한다. 여기서 제2 도전막은 투명 도전성 물질 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)으로 구성된다. 또한, 제2 도전막은 은(Ag), Ag합금, 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 은(Ag), 알루미늄-네오디늄등 다른 도전 금속물질로 대체될 수 있다.
도 4e를 참조하면, 애노드전극(131)이 형성되지 않는 평탄화절연막(130)상에 애노드전극(131)의 가장자리부와 중첩되도록 화소정의막(133)을 형성한다. 상기 화소정의막(133)은 유기절연물질 또는 무기절연물질로 만들어진다. 또한, 화소정의막(133)은 검정색 안료를 포함하는 감광제로 만들어질 수 있다. 다만, 본 공정에서, 공정공간내의 미세입자(900)가 상기 형성된 애노드전극(131)상에 안착될 수 있다.
도 4f를 참조하면, 상기 화소정의막(133)으로 둘러싸인 각 화소영역 내의 중앙부에 상기 애노드전극(131) 상부로 유기층(135)을 형성한다. 이 때, 유기층(135)은 단일 층 구조를 갖는 것을 일례로 도시하였지만 발광효율을 높이기 위해 다중층 구조로 이루어질 수도 있다.
이 때, 상기 유기층(135)을 형성하는 방법은 주로 CVD(chemical vapor deposition)방법을 이용한다. 상기 CVD방법은 스텝커버리지(step coverage)가 좋지 않다. 따라서, 상기 미세입자(90)에 의해 애노드전극(131)의 소정의 영역 상에는 유기물이 증착되지 않을 수 있다. 여기서, 상기 유기층(135)이 증착된 애노드전극(131)의 소정의 영역을 제1 영역(131a)이라 정의하고, 유기층(135)이 증착되지 않은 영역을 제2 영역(131b)이라 정의한다. 즉, 유기층(135)을 증착할 경우, 유기층(135)은 제1 영역(131a)상에만 증착되고, 제2 영역(131b)상에는 증착되지 않는다.
도 4g를 참조하면, 유기물이 증착되지 않는 제2 영역(131b)에서 산소 플라즈마(O2 Plasma)처리를 한다. 상기 공정을 통하여, 제2 영역(131b)상에는 히드록시기(hydroxy group)가 생성된다.
도 4h를 참조하면, 상기 히드록시기(hydroxy group)가 형성된 제2 영역(131b)상에 단락방지층을 형성한다.
이 때, 도 3a에 도시된 바와 같이, 단락방지층(137)을 단층구조로 형성할 수 있다. 또한, 애노드전극(131)과 캐소드전극(139)이 서로 접촉되어 단락되는 것을 방지하기 위하여, 절연물질로 구성될 수 있다. 상기 절연물질에는 유기절연물질 또는 무기절연물질로 구성될 수 있다.
무기절연물질을 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5, SiO2, SiNx 중 하나로 증착할 수 있으며, 이 경우 무기절연막의 높이(h1)를 3 Å 내지 3000 Å 로 증착할 수 있다.
상기 무기절연 물질은 후술할 ALD(atomic layer deposition)방법으로 형성할 수 있으나, 이에 한정되지 않고, PVD(physics vapor deposition), CVD(chemival vapor deposition)등 다양한 증착기법을 이용할 수 있다.
유기절연물질을 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지 등으로 증착할 수 있으며, 이 경우 유기절연막의 높이(h1)를 100 Å 내지 5000 Å 으로 증착할 수 있다. 상기 유기절연물질은 CVD(chemival vapor deposition)방법으로 형성할 수 있다. 보다 상세하게는 단량체(monomer)와 개시제(initiator)를 기화시킨 뒤, 이를 열에너지로 활성화시켜 고분자(polymer) 박막을 형성하는 iCVD(Initiator chemical vapor deposition)방법을 이용할 수 있다.
또한, 도 3b에 도시된 바와 같이, 단락방지층(137)은 다수의 막으로 형성할 수 있다. 또한, 애노드전극(131)과 캐소드전극(139)이 서로 접촉되어 단락되는 것을 방지하기 위하여, 상기 다수의 막 중 적어도 하나의 막은 절연물질로 형성할 수 있다.
일례로, 단락방지층(137)은 제1 막(137a), 제2 막(137b) 및 제3 막(137c)으로 나누어 증착할 수 있으며, 제 1막(137a), 제2 막(137b), 제3 막(137c)중 적어도 하나의 막은 절연물질로 증착할 수 있고, 절연물질로 이루어진 막 이외의 다른 막은 도체물질로 형성할 수 있다.
무기절연물질을 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5, SiO2, SiNx 중 하나로 증착할 수 있으며, 이 경우 무기절연막의 높이를 3 Å 내지 3000 Å 으로 증착할 수 있다.
상기 무기절연 물질은 후술할 ALD(atomic layer deposition)방법으로 형성될 수 있으나, 이에 한정되지 않고, PVD(physics vapor deposition), CVD(chemival vapor deposition)등 다양한 증착방법을 이용할 수 있다.
여기서 ALD(atomic layer deposition)는 원자단위로 박막을 형성하는 증착법으로서, 표면 반응(Surface Reaction) 및 부산물의 탈착(Desorption)을 기초로 한다. 이하, TMA(trimethly-aluminium)을 전구체로 하여 Al2O3을 ALD(atomic layer deposition)방법으로 증착하는 과정을 설명한다.
도 5a내지 도 5e는 ALD(atomic layer deposition)과정을 나타내는 도면들이다.
도 5a 및 도 5b에 도시된 바와 같이, 상기 히드록시기(hydroxy group)가 형성된 제2 영역(131b)에 TMA(trimethly-aluminium)를 주입하여, TMA(trimethly-aluminium)와 히드록시기(hydroxy group)가 서로 표면 반응 할 수 있도록 한다. 표면 반응이 일어나면 제2 영역(131b)상에는 TMA-OH가 생성되고 부산물로 메탄(CH4)가 생성된다. 상기 부산물 메탄(CH4)은 탈착한다.
이 때, TMA-OH의 활성화에너지는 0.65eV이고, TMA-CH3의 활성화에너지는 1.82eV이므로 0.65eV~1.82eV의 에너지를 가하여 반응이 일어날 수 있도록한다.
도 5c 및 도 5d에 도시된 바와 같이, 수증기(H2O)를 주입하여 제2 영역(131b) 상에 증착된 TMA-OH의 표면에 히드록시기(hydroxy group)를 생성하고, 알루미늄-산소 다리(Al-O bridges)를 형성한다.
도 5e에 도시된 바와 같이, 앞선 과정을 반복하여, 원자층을 균일하게 적층할 수 있다. 상기 과정은 TMA(trimethly-aluminium)을 전구체로 하여 Al2O3을 ALD(atomic layer deposition)방법으로 증착하였지만, 이에 한정되지 않고, 전구체를 Zr(NMe2)4, HfCl4, TiCl4등으로 하여, Al2O3, ZrO2, HfO2, TiO2등을 ALD(atomic layer deposition)방법으로 증착할 수 있다.
유기절연물질을 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지등으로 증착할 수 있으며, 이 경우 유기절연막의 높이를 100 Å 내지 5000 Å 으로 증착할 수 있다. 상기 유기절연물질은 CVD(chemival vapor deposition)방법으로 형성할 수 있다.
보다 상세하게는 단량체(monomer)와 개시제(initiator)를 기화시킨 뒤, 이를 열에너지로 활성화시켜 고분자(polymer) 박막을 형성하는 iCVD(Initiator chemical vapor deposition)방법을 이용할 수 있다.
도 4i를 참조하면, 미세입자(900)을 포함한 유기층(135) 및 화소정의막(133)상에 제3 도전막(미도시)을 적층하고, 이를 포토리소그라피법을 이용하여 패터닝 함으로써, 캐소드전극(139)을 형성한다. 여기서 제3 도전막은 투명 도전성 물질 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)으로 구성된다. 또한, 제3 도전막은 은(Ag), Ag합금, 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 은(Ag), 알루미늄-네오디늄등 다른 도전 금속물질로 대체될 수 있다.
상기 유기발광표시장치(100) 제조방법은 상기 단락방지층(137)을 추가로 증착함으로써, 미세입자(900)로 인해 유기층(135)이 형성되지 않는 제2 영역(131b)에서 캐소드전극(139) 형성시 캐소드전극(139)과 애노드전극(131)이 접촉되지 않게 한다. 따라서, 상기 제2 영역(131b)에서 캐소드전극(139)과 애노드전극(131)이 개방되게 하여, 유기층(135)을 통하여 모든 전류가 흐를 수 있도록 한다. 이로 인해, 모든 화소는 발광할 수 있어, 유기발광표시장치(100)는 정상적으로 화상구현을 할 수 있게 된다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 유기발광표시장치 110: 기판
131: 애노드전극 131a: 제1 영역
131b: 제2 영역 135: 유기층
137: 단락방지층 139: 캐소드전극
900: 미세입자 T: 박막트랜지스터

Claims (15)

  1. 기판 상에 배치되고, 활성층, 게이트, 및 소스/드레인으로 구성되는 박막트랜지스터;
    상기 박막트랜지스터의 소스에 전기적으로 연결되고, 제1 영역 및 제2 영역으로 구성되는 애노드전극;
    상기 애노드전극의 제1 영역 상에 배치되는 유기층;
    상기 애노드전극의 제2 영역 상에 배치되는 단락방지층; 및
    상기 유기층 및 단락방지층 상에 배치되는 캐소드전극을 포함하는 유기발광표시장치.
  2. 제1항에 있어서,
    상기 단락방지층의 형상은 상기 애노드전극의 제2 영역의 소정의 영역 상에 배치되는 미세입자의 형상에 따라 변화하는 유기발광표시장치.
  3. 제1항에 있어서,
    상기 단락방지층은 다수의 막으로 구성되며;
    상기 다수의 막은 적어도 하나의 절연막을 포함하는 유기발광표시장치.
  4. 제3항에 있어서,
    상기 절연막은 유기절연막 또는 무기절연막으로 구성되는 유기발광표시장치.
  5. 제4항에 있어서,
    상기 무기절연막의 높이는 3 Å 내지 3000 Å 인 유기발광표시장치.
  6. 제4항에 있어서,
    상기 유기절연막의 높이는 100 Å 내지 5000 Å 인 유기발광표시장치.
  7. 제4항에 있어서,
    상기 무기절연막은 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5중 하나로 구성되는 유기발광표시장치.
  8. 기판 상에 활성층, 게이트 및 소스/드레인으로 구성되는 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터 상에 평탄화절연막을 형성하는 단계;
    상기 평탄화절연막에 상기 박막트랜지스터의 드레인을 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀 및 평탄화절연막 상에 상기 비아홀을 통해 상기 박막트랜지스터의 드레인과 전기적으로 연결되는 애노드전극을 형성하는 단계;
    상기 애노드전극의 제1 영역 상에 유기층을 형성하는 단계;
    상기 애노드전극에서 유기층이 형성되지 않은 제2 영역 상에 단락방지층을 형성하는 단계; 및
    상기 유기층 및 단락방지층 상에 캐소드전극을 형성하는 단계를 포함하는 유기발광표시장치 제조방법.
  9. 제8항에 있어서,
    상기 단락방지층 형성단계는 다수의 막을 증착하는 단계로 이루어지고,
    다수의 막 증착단계 중 적어도 하나의 막을 증착하는 단계는 절연막을 증착하는 유기발광표시장치 제조방법.
  10. 제9항에 있어서,
    상기 절연막을 증착하는 단계는 유기절연막을 증착하거나 무기절연막을 증착하는 유기발광표시장치 제조방법.
  11. 제10항에 있어서,
    상기 무기절연막을 증착하는 단계는 ALD(Atomic layer deposition)방법을 이용하는 유기발광표시장치 제조방법.
  12. 제10항에 있어서,
    상기 무기절연막을 증착하는 단계는 상기 무기절연막의 높이를 3 Å 내지 3000 Å 으로 증착하는 유기발광표시장치 제조방법.
  13. 제10항에 있어서,
    상기 무기절연막을 증착하는 단계는 상기 무기절연막을 Al2O3, ZrO2, HfO2, TiO2, ZnO, Y2O3, CeO2, Ta2O5, La2O5, Nb2O5중 하나로 증착하는 유기발광표시장치 제조방법.
  14. 제10항에 있어서,
    상기 유기절연막을 증착하는 단계는 iCVD(Initiator chemical vapor deposition)방법을 이용하는 유기발광표시장치 제조방법.
  15. 제10항에 있어서,
    상기 유기절연막을 증착하는 단계는 상기 유기절연막의 높이를 100 Å 내지5000 Å으로 증착하는 유기발광표시장치 제조방법.
KR1020160113430A 2016-09-02 2016-09-02 유기발광표시장치 및 그 제조방법 KR102567202B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160113430A KR102567202B1 (ko) 2016-09-02 2016-09-02 유기발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160113430A KR102567202B1 (ko) 2016-09-02 2016-09-02 유기발광표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180026268A true KR20180026268A (ko) 2018-03-12
KR102567202B1 KR102567202B1 (ko) 2023-08-14

Family

ID=61729165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160113430A KR102567202B1 (ko) 2016-09-02 2016-09-02 유기발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102567202B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112424940A (zh) * 2018-07-06 2021-02-26 三星显示有限公司 显示装置和制造该显示装置的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028734A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR20150078504A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광 표시장치
KR20150080396A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028734A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR20150078504A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 유기발광 표시장치
KR20150080396A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112424940A (zh) * 2018-07-06 2021-02-26 三星显示有限公司 显示装置和制造该显示装置的方法

Also Published As

Publication number Publication date
KR102567202B1 (ko) 2023-08-14

Similar Documents

Publication Publication Date Title
CN108231830B (zh) 有机发光显示装置
CN110085648B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN109728000B (zh) 一种透明显示基板和显示面板
US8946758B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
CN106997893B (zh) 有机发光显示装置及其制造方法
US20090066236A1 (en) Organic light-emitting display device and method of manufacturing the same
US8415659B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20180116512A (ko) 표시 기판
KR102665790B1 (ko) 표시 패널 및 이의 제조 방법
CN112447930A (zh) 显示设备及制造该显示设备的方法
US9865662B2 (en) Transparent organic light emitting display apparatus and method of manufacturing the same
KR20160056390A (ko) 유기전계발광표시장치 및 그 제조방법
CN111312756A (zh) 有机发光显示装置
WO2020215615A1 (zh) 白光有机发光二极管显示器
KR20220129601A (ko) 미러를 갖는 oled(organic light-emitting diode) 디스플레이 디바이스들 및 이를 제조하기 위한 방법
KR20160062280A (ko) 증착용 마스크와, 이를 제조하는 방법
US9153633B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
US20100141566A1 (en) Organic light emitting diode display
KR20200029885A (ko) 유기발광표시장치와 그의 제조방법
KR102567202B1 (ko) 유기발광표시장치 및 그 제조방법
KR20110131958A (ko) 유기전계발광 표시 장치
JP4532892B2 (ja) 有機el素子及び有機el表示装置
CN213304143U (zh) 一种显示面板
KR102221426B1 (ko) 발광다이오드 표시장치 및 그 제조방법
US11696470B2 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant