KR20180019027A - Metal deposition method on a substrate having nano-scaled holes - Google Patents
Metal deposition method on a substrate having nano-scaled holes Download PDFInfo
- Publication number
- KR20180019027A KR20180019027A KR1020180015102A KR20180015102A KR20180019027A KR 20180019027 A KR20180019027 A KR 20180019027A KR 1020180015102 A KR1020180015102 A KR 1020180015102A KR 20180015102 A KR20180015102 A KR 20180015102A KR 20180019027 A KR20180019027 A KR 20180019027A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal
- sputtering
- fine holes
- depositing
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
- C23C14/354—Introduction of auxiliary energy into the plasma
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/46—Sputtering by ion beam produced by an external ion source
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
본 발명은 미세홀을 갖는 기판의 금속 증착 방법에 관한 것으로서, 더욱 구체적으로는 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 관통홀이나 비아홀, 또는 트렌치 등과 같은 미세홀을 갖는 기판에서 미세홀의 내벽에 금속층을 균일하게 형성할 수 있는 금속 증착 방법에 관한 것이다. The present invention relates to a metal deposition method of a substrate having fine holes, and more particularly, to a method of depositing a metal layer on the inner wall of a microhole in a substrate having fine holes such as through holes, via holes or trenches of sub- And more particularly, to a metal deposition method capable of uniformly forming a metal film.
정보통신산업의 발달에 따라 단말기 및 관련 전자부품들의 경박단소화에 대한 요구가 급증하고 있다. 특히 유기소재를 기반으로 하는 인쇄회로기판 및 패키징 분야에서는 3차원 고집적 패키징을 위하여 빌드업 기판기술, 임베디드 능·수동소자 기술, 및 마이크로 비아기술 등이 활발히 연구되어 상용화가 이루어지고 있다.With the development of the information and communications industry, there is a growing demand for simpler and shorter terminals and related electronic components. In particular, in the field of printed circuit boards and packaging based on organic materials, build-up substrate technology, embedded performance and passive device technology, and micro-via technology have been actively studied and commercialized for 3D highly integrated packaging.
인쇄회로기판(Printed Circuit Board : PCB)은 PWB 라고도 불리우며, 여러 종류의 많은 부품을 페놀수지 및 에폭시 수지 등의 절연판 한쪽면 또는 양쪽면에 동박(Copper foil)을 압착시킨 후에 회로에 따른 패턴(배선)을 형성하고, 불필요한 부분은 부식시켜 동박을 제거하여 회로를 구성한다. 이러한 인쇄회로기판에 부품의 리드의 관통을 위한 구멍(through hole)이나 윗면과 아랫면 사이의 배선간을 연결하기 위한 비아홀을 뚫어 도금을 하고 윗면과 아래면을 PSR(Photo Solder Resist) 잉크로 도포하면 인쇄회로기판이 완성된다.BACKGROUND ART Printed circuit boards (PCBs), also called PWBs, are formed by pressing a copper foil on one side or both sides of an insulating plate such as a phenol resin or an epoxy resin, ), And unnecessary portions are corroded to remove the copper foil to form a circuit. Holes are formed in the printed circuit board through holes for connecting the leads of the components or wiring between the upper surface and the lower surface, and the upper and lower surfaces are coated with PSR (Photo Solder Resist) ink The printed circuit board is completed.
다층 인쇄회로기판을 제조하는 과정에는 각 층의 회로 패턴 및 전자 소자 간을 전기적으로 연결하기 위해 내부 비아홀(Inner Via Hole : IVH), 블라인드 비아홀(Blind Via Hole : BVH) 또는 관통홀(Plated Through Hole : PTH) 등의 다양한 비아홀이 형성된다. 종래 기술에 따른 비아홀의 형성 과정은 먼저, 기판에 드릴을 사용하여 비아홀을 형성하고, 기판의 표면 및 비아홀의 내주면에 디스미어 및 동도금 작업을 수행한 후, 비아홀 내부 공간을 충전하여 비아홀을 형성한다.In the process of manufacturing a multilayer printed circuit board, an inner via hole (IVH), a blind via hole (BVH), or a through hole (through hole) is formed in order to electrically connect the circuit pattern of each layer and the electronic device. : PTH) are formed. A via hole is formed in a substrate by using a drill to form a via hole on a surface of a substrate and an inner peripheral surface of a via hole and then filling a via hole in the via hole to form a via hole .
이와 같이 인쇄회로기판에서의 비아홀은 그 내벽에 구리와 같은 금속을 증착하고서, 이후 홀 내부를 전기도금으로 채워 웨이퍼나 인쇄회로기판 상하를 연결하는 도선으로 사용할 수 있다. 특히 웨이퍼의 경우는 이와 같은 비아홀 연결을 통하여 3D 반도체를 구성할 수 있어서 반도체의 집적화를 이룰 수 있게 된다.As described above, the via hole in the printed circuit board can be used as a conductor for depositing a metal such as copper on the inner wall of the via hole, filling the inside of the hole with electroplating, and connecting the wafer and the printed circuit board. Particularly, in the case of a wafer, a 3D semiconductor can be formed through the via hole connection, so that integration of the semiconductor can be achieved.
인쇄회로기판에 비아홀의 형성하기 위한 종래기술은 하기와 같다.A conventional technique for forming a via hole in a printed circuit board is as follows.
한국공개특허 제2002-0022477호에서는 중심기판의 상면 및/또는 하면에 사진 현상형 절연수지층을 형성하고, 상기 절연수지층에 소정의 비아홀을 형성하여 상기 비아홀의 내부 및 절연수지의 표면에 물리적 기상 증착법을 이용하여 금속 도체층을 형성하는 것을 특징으로 하는 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로기판의 제조방법을 제공한다.Korean Unexamined Patent Application Publication No. 2002-0022477 discloses a method of forming a photographic developing type insulating resin layer on an upper surface and / or a lower surface of a center substrate and forming a predetermined via hole in the insulating resin layer, A method of manufacturing a build-up multilayer printed circuit board using a physical vapor deposition method, wherein a metal conductor layer is formed by a vapor deposition method.
최근 반도체의 고집적화를 이루기 위하여 인쇄회로기판의 선폭이 줄어들게 되고 이에 따라 비아홀의 크기도 줄어들어 구멍 대비 깊이의 크기의 종횡비(aspect ratio)가 갈수록 커지게 된다.In recent years, in order to achieve high integration of a semiconductor, a line width of a printed circuit board is reduced. As a result, the size of the via hole is reduced, and the aspect ratio of the hole depth to the hole becomes larger.
이처럼 비아홀의 종횡비가 큰 인쇄회로기판의 경우 비아홀의 내부 벽에 고른 증착을 하는 것은 상당한 어려움이 따른다. 상기 종래기술에서와 같이 비아홀의 내부 벽을 표면처리하고 물리적 기상 증착법(PVD)에 의해 금속 도체층을 형성하는 기술은 화학적 진공증착법(CVD)을 사용하는 것에 비하여 금속 원자의 비행이 직선적이기 때문에 금속 원자를 비아홀의 내부 벽에 고르게 증착하기 어려운 문제점이 있다. In the case of a printed circuit board having a large aspect ratio of a via hole, it is difficult to uniformly deposit on the inner wall of the via hole. As in the prior art, the technique of surface-treating the inner wall of the via hole and forming the metal conductor layer by the physical vapor deposition (PVD) method has a drawback in that since the metal atom flight is linear as compared with the case using the chemical vacuum deposition method (CVD) It is difficult to uniformly deposit the atoms on the inner wall of the via hole.
최근, 기판의 양면을 관통하는 비아홀이나 관통홀의 크기가 서브 마이크로미터 ~ 수백 마이크로미터의 사이즈로 미세화되어 가는 추세이다. 이와 같이 관통홀 등이 미세화되어, 구멍 내부의 증착이 불가능해짐에 따라, 진공 증착 방법을 이용한 방법이 유일한 방법으로 제시되고 있는 실정이다. 이러한 실정에 따라, 미세한 구멍들이 형성된 3차원 구조의 기판에 대하여 스퍼터링과 같은 물리적 기상 증착(PVD)방법을 사용하여 금속 물질을 증착하는 경우, 증착 물질의 방향성으로 인하여 step coverage에 문제가 발생하게 된다. 도 1은 종래의 PVD 방법을 이용하여 미세홀(102)을 갖는 기판(100)에서의 금속 증착하여 금속 증착막(104)이 형성된 경우, 기판의 단면도이다. 도 1과 같이, 비아홀이나 관통홀의 표면이나 상부 영역에 금속 물질이 많이 증착되고 하부로 갈수록 금속 물질이 거의 증착되지 않게 되어 금속 박막이 균일하게 형성되지 못하게 되는 문제점이 발생한다. In recent years, the sizes of via holes and through holes passing through both sides of the substrate have been becoming finer to submicrometer to several hundred micrometers. As a result, the through hole or the like becomes finer and the deposition inside the hole becomes impossible. Therefore, a method using a vacuum deposition method is proposed as a unique method. According to such a situation, when a metal material is deposited using a physical vapor deposition (PVD) method such as sputtering on a substrate having a three-dimensional structure in which fine holes are formed, there arises a problem in step coverage due to the orientation of the deposition material . 1 is a cross-sectional view of a substrate when a metal
전술한 문제점을 해결하기 위한 본 발명의 목적은 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 비아홀, 관통홀이나 트렌치 등과 같은 미세 홀(hole)을 갖는 기판에서 미세홀의 내벽에 균일하게 금속 박막을 형성할 수 있도록 하는 금속 증착 방법을 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems described above and to provide a method of forming a metal thin film uniformly on an inner wall of a microhole in a substrate having a microhole, such as a via hole, a through hole or a trench, And to provide a metal deposition method.
전술한 기술적 과제를 달성하기 위한 본 발명의 제1 특징에 따른 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 미세홀을 갖는 기판에 대한 금속 증착 방법은, (a) 스퍼터링 챔버내에서, 스퍼터에 전원을 인가하여 금속 타겟을 1차 스퍼터링하여 상기 기판의 상부면과 미세홀에 금속을 증착시키는 단계; 및 (b) 상기 기판으로 전기적 바이어스를 인가하고, 인가된 바이어스에 의하여 저밀도 플라즈마를 생성하고, 상기 저밀도 플라즈마를 이용하여 상기 기판으로 2차 스퍼터링하는 단계;를 구비하여, 상기 (a) 단계의 1차 스퍼터링에 의해 상기 기판의 미세홀의 내벽에 불균일하게 증착된 금속 물질이 상기 (b) 단계의 2차 스퍼터링에 의해 기판의 미세홀의 내벽에 균일하게 도포되도록 한다. According to a first aspect of the present invention, there is provided a method of depositing a metal on a substrate having a sub-micrometer to several hundreds of micrometers in size, comprising the steps of: (a) applying power to a sputtering chamber in a sputtering chamber; Depositing a metal on the upper surface and the fine holes of the substrate by first sputtering the metal target; And (b) applying an electrical bias to the substrate, generating a low-density plasma by the applied bias, and secondarily sputtering the substrate with the low-density plasma, wherein the step (a) The metal material that is not uniformly deposited on the inner wall of the fine holes of the substrate by the sputtering is uniformly applied to the inner wall of the fine holes of the substrate by the second sputtering in the step (b).
전술한 제1 특징에 따른 금속 증착 방법에 있어서, 상기 (b) 단계에서 상기 고출력 임펄스 마그네트론 스퍼터링 제너레이터(High Power Impulse Magnetron Sputtering Generator)를 이용하여 기판으로 전기적 바이어스를 인가하는 것이 바람직하다. In the metal deposition method according to the first aspect, it is preferable to apply an electrical bias to the substrate using the high-power impulse magnetron sputtering generator in the step (b).
전술한 제1 특징에 따른 금속 증착 방법에 있어서, 상기 (a) 단계에서 스퍼터의 전원으로는 고출력 임펄스 마그네트론 스퍼터링 제너레이터(High Power Impulse Magnetron Sputtering Generator)를 이용하거나, Arc 소스를 이용하거나, DC, RF 및 Pulse DC generator 중 하나를 선택하여 사용하는 것이 바람직하다. In the metal deposition method according to the first aspect, in the step (a), a high power impulse magnetron sputtering generator may be used as the power source of the sputter, an arc source may be used, or a DC, RF And a pulse DC generator may be selected and used.
본 발명의 제2 특징에 따른 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 미세홀을 갖는 기판에 대한 금속 증착 방법은, (a) 제1 금속 타겟을 1차 스퍼터링하여 상기 기판의 상부면 및 미세홀의 내벽에 제1 금속을 증착하는 단계; (b) 제2 금속 타겟위에 절연 재질의 물질을 배치하고, 상기 기판의 하부면을 상기 절연 재질의 물질위에 배치하는 단계; 및 (c) 이온빔을 조사하여, 상기 제2 금속 타겟을 2차 스퍼터링하여 상기 기판의 미세홀의 내벽에 제2 금속을 증착하는 단계;를 구비하여, 미세홀의 내벽에 균일하게 금속을 증착시킨다. According to a second aspect of the present invention, there is provided a metal deposition method for a substrate having a sub-micrometer to several hundreds of micrometers in size, the method comprising: (a) first sputtering a first metal target to form an upper surface of the substrate, Depositing a first metal on the first metal; (b) disposing an insulating material over the second metal target and disposing a lower surface of the substrate over the insulating material; And (c) depositing a second metal on the inner wall of the fine holes of the substrate by irradiating an ion beam and second sputtering the second metal target, thereby depositing metal uniformly on the inner wall of the fine holes.
본 발명의 제2 특징에 따른 금속 증착 방법에 있어서, 상기 제1 금속 타겟 및 제2 금속 타겟은 동일한 금속 물질로 구성되어, 미세홀의 내벽에 동일한 금속 물질을 균일하게 증착시키는 것이 바람직하다. In the metal deposition method according to the second aspect of the present invention, it is preferable that the first metal target and the second metal target are made of the same metal material, and the same metal material is uniformly deposited on the inner wall of the fine hole.
본 발명의 제2 특징에 따른 금속 증착 방법에 있어서, 상기 (c) 단계는 중성화 장치를 사용하여 기판의 표면으로 전자를 공급하여, 기판의 표면에 축적된 양이온을 중성화시키는 것이 바람직하다. In the metal deposition method according to the second aspect of the present invention, it is preferable that in the step (c), electrons are supplied to the surface of the substrate using a neutralization apparatus to neutralize the cations accumulated on the surface of the substrate.
본 발명의 제1 실시예에 따른 금속 증착 방법은 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 미세홀을 갖는 기판에 대하여 1차 스퍼터링하고, HiPIMS generator를 이용하여 기판으로 전기적 바이어스를 인가하여 2차 스퍼터링함으로써, 기판의 미세홀의 내벽에 전체적으로 균일하게 금속 박막을 형성할 수 있게 된다. In the metal deposition method according to the first embodiment of the present invention, a substrate having fine holes with a submicrometer to several hundreds of micrometers in size is first sputtered, and an electrical bias is applied to the substrate using a HiPIMS generator to perform secondary sputtering , The metal thin film can be uniformly formed on the entire inner wall of the fine holes of the substrate.
본 발명의 제2 실시예에 따른 금속 증착 방법은 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 미세홀을 갖는 기판에 대하여 1차 스퍼터링하고, 기판의 하부면에 금속 타겟을 배치한 후 이온빔 조사하여 2차 스퍼터링함으로써, 기판의 미세홀의 내벽에 전체적으로 균일하게 금속 박막을 형성할 수 있게 된다. The metal deposition method according to the second embodiment of the present invention is a method of sputtering a substrate having fine holes with a submicrometer to several hundreds of micrometers in size, placing a metal target on the lower surface of the substrate, By sputtering, the metal thin film can be uniformly formed on the entire inner wall of the fine holes of the substrate.
도 1은 종래의 PVD 방법을 이용하여 미세홀을 갖는 기판에서의 금속 증착한 경우, 기판의 단면도이다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 미세홀을 갖는 기판의 금속 증착 방법을 설명하기 위하여 도시한 모식도이다.
도 3은 본 발명에 따른 금속 증착 방법의 성능을 파악하기 위하여, 기판의 저항을 측정한 상태를 도시한 모식도이다.
도 4는 본 발명의 제2 실시예에 따른 미세홀을 갖는 기판에서의 금속 증착 방법을 도시한 모식도이다.
도 5는 일반적으로 마스크가 형성된 기판에 이온빔을 조사하는 경우 이온빔이 마스크가 없는 영역을 때려 기판을 스퍼터링하는 과정을 도시한 모식도이다.
도 6은 본 발명의 제2 실시예에 따른 금속 증착 방법에 있어서, 중성화 장치를 이용하여 기판 표면의 양전하를 중성화시키는 과정을 도시한 모식도이다. FIG. 1 is a cross-sectional view of a substrate when metal deposition is performed on a substrate having fine holes using a conventional PVD method. FIG.
2 is a schematic view illustrating a method of depositing a metal on a substrate having a fine hole according to a first embodiment of the present invention.
3 is a schematic diagram showing a state in which a resistance of a substrate is measured in order to grasp the performance of a metal deposition method according to the present invention.
4 is a schematic diagram showing a metal deposition method in a substrate having a fine hole according to a second embodiment of the present invention.
FIG. 5 is a schematic view showing a process of sputtering a substrate when an ion beam is irradiated to a substrate on which a mask is formed, and the ion beam hits a region without a mask.
6 is a schematic diagram showing a process of neutralizing positive charges on a surface of a substrate using a neutralization apparatus in the metal deposition method according to the second embodiment of the present invention.
본 발명에 따른 금속 증착 방법은 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 미세한 관통홀 또는 트렌치(trench) 등과 같은 미세홀을 갖는 기판에 스퍼터링 방식을 이용하여 금속 증착하되, 기판에 HiPIMS generator를 연결하여 펄스 형태의 고출력 전원을 인가하여 re-sputtering 함으로써 미세홀의 패턴에 불균일하게 증착된 금속들이 미세홀의 내벽에 전체적으로 균일하게 도포될 수 있도록 하는 것을 특징으로 한다. A metal deposition method according to the present invention is a method of depositing a metal on a substrate having a minute hole such as a sub-micrometer to a few hundred micrometer size through a fine hole such as a trench or the like using a sputtering method, Type power source is applied and re-sputtering is performed so that the non-uniformly deposited metal in the pattern of the fine holes can be uniformly applied to the inner wall of the fine holes as a whole.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 관통홀 또는 트렌치 등과 같은 미세홀을 갖는 기판의 균일한 금속 증착 방법에 대하여 구체적으로 설명한다. 본 명세서에서의 '미세홀(hole)'은 서브 마이크로미터 ~ 수백 마이크로미터의 반경을 갖는 비아홀(via-hole), 관통홀(through-hole), 트렌치(trench) 등을 모두 포함하는 용어로 사용한다. Hereinafter, a method of uniformly depositing a metal on a substrate having fine holes such as through holes or trenches of submicrometer to several hundred micrometers in size according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. As used herein, the term " hole " refers to a term including a via-hole, a through-hole, a trench, etc. having a submicrometer to a radius of several hundreds of micrometers do.
< 제1 실시예 >≪ Embodiment 1 >
도 2는 본 발명의 바람직한 제1 실시예에 따른 미세홀을 갖는 기판의 금속 증착 방법을 설명하기 위하여 도시한 모식도이다. 2 is a schematic view illustrating a method of depositing a metal on a substrate having a fine hole according to a first embodiment of the present invention.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 미세홀을 갖는 기판의 금속 증착 방법은, (a) 스퍼터링 챔버(200)에서, 금속 타겟(206)을 1차 스퍼터링하여 미세홀(102)을 갖는 기판(100)의 표면 및 미세홀의 내벽에 금속(104)을 증착시키는 단계; 및 (b) 상기 기판(100)으로 전기적 바이어스를 인가하고, 인가된 바이어스에 의하여 저밀도 플라즈마를 생성하고, 저밀도 플라즈마를 이용하여 상기 기판으로 2차 스퍼터링(re-sputtering)하는 단계;를 구비한다. 상기 (a) 단계의 1차 스퍼터링에 의해 상기 기판의 미세홀에 불균일하게 증착된 금속 물질이 상기 (b) 단계의 2차 스퍼터링에 의해 미세홀의 내벽에 전체적으로 균일하게 도포될 수 있게 된다. 여기서, (a) 단계와 (b) 단계는 순차적으로 수행되거나 동시에 수행될 수 있다. Referring to FIG. 2, a metal deposition method of a substrate having a fine hole according to a first embodiment of the present invention includes: (a) first sputtering a
상기 (b) 단계에서 상기 고출력 임펄스 마그네트론 스퍼터링(High Power Impulse Magnetron Sputtering; 'HiPIMS') 제너레이터(202)를 이용하여 기판으로 전기적 바이어스를 인가하는 것이 바람직하다. 고출력 임펄스 마그네트론 스퍼터(High Power Impulse Magnetron Sputter; 이하, 'HiPIMS'라 한다)는 펄스 형태의 고출력 패턴을 갖는 Power 로서, 일반적인 DC Power에 비하여 전기적인 Charge 현상을 저하시킬 수 있으며, 이러한 현상을 이용하여 생성되는 플라즈마의 이온화율을 높일 수 있게 된다. 또한, HiPIMS는 일반적인 DC Power 에 비하여 동일 시간내에서의 출력 on/off 비를 조절하여 바이어스 되는 기판에 인가되는 Power 세기를 조절가능하다는 장점을 갖는다.In step (b), it is preferable to apply an electrical bias to the substrate using the high power impulse magnetron sputtering ('HiPIMS')
이와 같이, 기판에 전기적 바이어스(bias)를 인가함으로써, 인가된 바이어스에 의하여 기판의 주변에 저밀도의 플라즈마가 생성되고, 저밀도 플라즈마에 의하여 약한 이온 포격이 이루어지게 되고 그 결과 2차 스퍼터링(re-sputtering)이 발생하게 된다. 2차 스퍼터링에 의하여, 미세홀 패턴위에 불균일하게 증착된 금속 물질들이 균일하게 도포됨으로써, 기판의 미세홀 내벽까지 금속 증착막을 균일하게 형성할 수 있게 된다. Thus, by applying an electrical bias to the substrate, a low density plasma is generated around the substrate by the applied bias, and a weak ion bombardment is caused by the low density plasma. As a result, a re-sputtering ). By the secondary sputtering, the metal materials that are deposited on the fine hole pattern uniformly are uniformly applied, so that the metal deposition film can be uniformly formed to the inner wall of the fine holes of the substrate.
상기 기판의 재질이 도체인 경우, 기판에 인가되는 bias power는 DC(direct current)를 사용할 수 있다. 하지만, 기판의 재질이 부도체 또는 반도체인 경우, 기판에 인가되는 bias power로 DC를 이용할 수 없으며, RF 제너레이터(RF generator) 또는 펄스형 제너레이터(Pulse generator)를 사용할 수 있다. RF generator를 사용하는 경우, 이온화율이 높다는 점과 부도체 및 반도체 기판에서의 사용이 가능하다는 장점이 있기는 하나, generator의 가격이 높고 Matching network unit이 추가적으로 설치되어야 하므로 실제 현장에서 사용하기 어려운 단점이 있다. 또한, Pulse generator를 사용하는 경우, 부도체 및 반도체의 전기적 성질을 갖는 기판에서의 사용이 가능하다는 장점이 있기는 하나, RF generator보다 이온화율이 낮게 되어 낮은 플라즈마 밀도를 보이며, 실제로 기판에 바이어스를 인가하더라도 낮은 플라즈마 밀도에 의하여 박막 특성의 변화 효과가 없다는 단점이 있다. When the material of the substrate is a conductor, DC (direct current) may be used as the bias power applied to the substrate. However, when the substrate is made of an insulator or a semiconductor, DC can not be used as a bias power applied to the substrate, and an RF generator or a pulse generator can be used. RF generator is advantageous because it has high ionization rate and can be used in non-conductor and semiconductor substrate. However, it has a high price of generator and a matching network unit must be additionally installed. have. In addition, when using a pulse generator, it is possible to use it in a substrate having an electrical property of an insulator and a semiconductor. However, since the ionization rate is lower than that of the RF generator, the plasma density is low, There is a disadvantage that there is no effect of changing the thin film characteristics by a low plasma density.
이와는 달리, HiPIMS generator를 사용하는 경우, DC generator 및 Pulse DC generator보다 이온화율이 높아, 높은 플라즈마 밀도가 형성되고, 부도체 및 반도체의 전기적 특성을 갖는 기판에 대해서도 사용가능할 뿐만 아니라, 같은 출력 등급을 갖는 RF generator 보다 비교적 낮은 가격을 갖는 장점을 가진다. On the contrary, when the HiPIMS generator is used, the ionization rate is higher than that of the DC generator and the pulse DC generator, so that a high plasma density can be formed and the substrate can be used not only for a substrate having electrical characteristics of an insulator and a semiconductor, It has the advantage of relatively lower price than the RF generator.
한편, 상기 (a) 단계에서 스퍼터링 챔버(200)의 플라즈마 생성을 위한 전원(204)으로는 HiPIMS Generator를 이용하거나, Arc 소스를 이용하거나, DC, RF 및 Pulse DC generator 중 하나를 선택하여 사용할 수 있다. In step (a), a
전술한 과정을 통해, 스퍼터의 전원과 기판으로의 바이어스 인가를 통해, 기판의 표면과 미세홀의 내벽에 금속 물질을 증착하여 기판에 금속박막을 형성할 수 있다. Through the above-described process, a metal thin film can be formed on the substrate by depositing a metal material on the surface of the substrate and the inner wall of the fine holes through the application of bias to the substrate and the power source of the sputter.
본 발명에 따른 금속 증착 방법에 의하여 미세홀을 갖는 기판에 형성된 금속 박막의 특성을 파악하기 위하여, 해당 기판의 양면의 저항을 측정한 것을 표 1에 나타내었다. 도 3은 본 발명에 따른 금속 증착 방법의 성능을 파악하기 위하여, 기판의 저항을 측정한 상태를 도시한 모식도이다. Table 1 shows the resistance of both surfaces of the substrate in order to understand the characteristics of the metal thin film formed on the substrate having the fine holes by the metal deposition method according to the present invention. 3 is a schematic diagram showing a state in which a resistance of a substrate is measured in order to grasp the performance of a metal deposition method according to the present invention.
표 1을 참조하면, (1) 스퍼터로 ARC 전원만을 인가한 경우, (2) 스퍼터로 ARC 전원을 인가하고 기판으로 HiPIMS 바이어스를 인가한 경우, (3) 스퍼터로 DC 전원을 인가하고 기판으로 HiPIMS 바이어스를 인가한 경우, (4) 스퍼터로 DC 전원을 인가하고 기판으로 pulse 바이어스를 인가한 경우, (5) 스퍼터로 DC 전원을 인가하고 기판으로 RF 바이어스를 인가한 경우, (6) 스퍼터로 HiPIMS 전원을 인가하고 기판으로 RF 바이어스를 인가한 경우의 각각에 대하여 형성된 기판들의 금속 박막의 성능을 테스트한 결과, 기판으로 HiPIMS 바이어스를 인가한 경우 도전성이 우수한 것을 알 수 있다. 기판으로 RF 바이어스를 인가한 경우에도 도전성이 우수한 것을 알 수 있으나, RF 바이어스는 RF generator의 비용이 고가이고 Matching network unit 을 별도로 설치해야 되므로, 실제 현장에서 사용하기 어려운 단점이 있다. (1) when only ARC power is applied by sputtering, (2) when ARC power is applied by sputtering and when HiPIMS bias is applied to the substrate, (3) DC power is applied by sputtering, and HiPIMS (5) When DC power is applied by a sputter and RF bias is applied to the substrate. (6) When the bias voltage is applied to the substrate by HiPIMS As a result of testing the performance of the metal thin film of the substrates formed by applying the power and applying the RF bias to the substrate, it is found that when the HiPIMS bias is applied to the substrate, the conductivity is excellent. It can be seen that the RF bias is excellent in the conductivity even when the RF bias is applied to the substrate. However, since the RF bias is expensive and the matching network unit must be installed separately, it is difficult to use the RF bias in actual field.
< 제2 실시예 > ≪ Embodiment 2 >
이하, 첨부된 도면을 참조하여 본 발명의 제2 실시예에 따른 미세홀을 갖는 기판에서의 금속 증착 방법에 대하여 구체적으로 설명한다. Hereinafter, a method of depositing a metal on a substrate having fine holes according to a second embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 제2 실시예에 따른 미세홀을 갖는 기판에서의 금속 증착 방법을 도시한 모식도이다. 도 4를 참조하면, 본 발명의 제2 실시예에 따른 금속 증착 방법은, (a) 제1 금속 타겟을 1차 스퍼터링하여 상기 기판의 상부면 및 미세홀의 내벽에 제1 금속을 증착하는 단계; (b) 제2 금속 타겟위에 절연 재질의 물질을 배치하고, 상기 기판의 하부면을 상기 절연 재질의 물질위에 배치하는 단계; (c) 이온빔을 조사하여, 상기 제2 금속 타겟을 2차 스퍼터링하여 상기 기판의 미세홀의 내벽에 제2 금속을 증착하는 단계;를 구비하여, 미세홀의 내벽에 균일하게 금속을 증착시키는 것을 특징으로 한다. 여기서, 상기 (a) 단계의 1차 스퍼터링 공정과 상기 (c) 단계의 2차 스퍼터링 공정은 순차적으로 수행되거나, 스퍼터링 챔버내에서 동시에 수행될 수 있다. 도 4의 (a)는 전술한 (a) 단계를 도시한 모식도이며, 도 4의 (b)는 전술한 (b) 단계 및 (c) 단계를 도시한 모식도이다. 4 is a schematic diagram showing a metal deposition method in a substrate having a fine hole according to a second embodiment of the present invention. Referring to FIG. 4, a metal deposition method according to a second embodiment of the present invention includes: (a) first sputtering a first metal target to deposit a first metal on an upper surface of the substrate and an inner wall of the fine holes; (b) disposing an insulating material over the second metal target and disposing a lower surface of the substrate over the insulating material; (c) depositing a second metal on the inner wall of the fine hole of the substrate by irradiating an ion beam and second sputtering the second metal target, thereby depositing metal uniformly on the inner wall of the fine hole do. Here, the primary sputtering in the step (a) and the secondary sputtering in the step (c) may be performed sequentially or simultaneously in the sputtering chamber. 4 (a) is a schematic diagram showing the step (a), and FIG. 4 (b) is a schematic diagram showing steps (b) and (c).
상기 제1 금속 타겟 및 제2 금속 타겟은 동일한 금속 물질로 구성되어, 미세홀의 내벽에 동일한 금속 물질을 균일하게 증착시키는 것이 바람직하다. Preferably, the first metal target and the second metal target are made of the same metal material, and the same metal material is uniformly deposited on the inner walls of the fine holes.
상기 (a) 단계의 1차 스퍼터링 공정은 스퍼터링 챔버내에서 일반적으로 공지된 스퍼터링 방법을 이용하여 구리 등의 금속을 스퍼터링하는 것으로서, 이 경우 기판(300)의 상부면과 미세홀(302)의 내벽의 상단부에만 금속 입자들이 많이 증착되고 미세홀의 하단부에는 금속 입자가 상대적으로 적게 증착됨에 따라 금속 증착막(304)이 불균일하게 형성된다. The primary sputtering process in the step (a) sputtering a metal such as copper using a generally known sputtering method in a sputtering chamber. In this case, the upper surface of the
상기 (c) 단계의 2차 스퍼터링 공정은, 이온빔을 조사함으로써, 1차 스퍼터링에 의해 금속 증착된 기판의 하부면에 절연 물질(308)을 개재하여 배치된 제2 금속 타겟(306)을 스퍼터링함으로써, 제2 금속 물질이 기판의 미세홀의 하단부에도 금속이 증착되도록 한다. 이와 같이, 1차 및 2차의 스퍼터링 공정에 의해 기판의 미세홀의 내벽에 금속 증착막(304)이 균일하게 형성될 수 있게 된다. In the secondary sputtering process of the step (c), the
도 5는 일반적으로 마스크(52)가 형성된 기판(50)에 이온빔을 조사하는 경우 이온빔이 마스크가 없는 영역을 때려 기판을 스퍼터링하는 과정을 도시한 모식도이다. 도 5에 도시된 바와 같이, 마스크가 형성된 기판에 아르곤 등의 불활성 가스가 있는 적절한 진공하에 이온빔 소스를 사용하여 이온빔을 조사하는 경우, 이온빔은 마스크가 없는 영역을 때리게 되고, 그 결과 마스크가 없는 영역의 기판이 스퍼터링된다. 이러한 원리로, 본 발명에서 미세홀이 형성된 기판은 기판 자체가 마스크 역할을 하게 되어, 이온빔을 차폐시키게 된다. 5 is a schematic diagram showing a process of sputtering a substrate when an ion beam is irradiated to a
따라서, 제2 실시예와 같이, 기판의 하부면에 구리 타겟과 같은 제2 금속 타겟을 배치시키고 이온빔을 조사하는 경우, 이온빔은 미세홀을 통과한 후 제2 금속 타겟을 가격하게 되어 제2 금속 타겟을 스퍼터링하여 제2 금속 입자가 미세홀의 하단부에 증착된다. 이에 따라, 상기 (a) 단계에서 미세홀의 상단부에 비대칭적으로 형성된 금속 증착막이 균일한 금속 증착막으로 형성하게 된다. Therefore, when the second metal target such as the copper target is disposed on the lower surface of the substrate and the ion beam is irradiated on the lower surface of the substrate as in the second embodiment, the ion beam passes through the fine holes and then charges the second metal target, The target is sputtered so that the second metal particles are deposited on the lower end of the fine holes. Accordingly, in the step (a), the metal deposition layer formed asymmetrically on the upper end of the fine hole is formed as a uniform metal deposition layer.
상기 (c) 단계는 제2 금속 타겟(306)에 전원(310)을 공급하며 수행될 수 있다. 본 실시예에 따라 기판에 형성된 미세홀의 내벽에 균일한 금속 증착을 위하여, 이온빔의 에너지를 올려야 하나, 이를 위해 이온빔의 에너지를 올리게 되면 고에너지의 이온빔에 의해 기판의 표면이 손상되는 문제가 발생하게 된다. 따라서, 이온빔의 에너지는 일정하게 유지하되, 이온빔의 전하와 반대 극성을 갖는 DC 등의 전원을 제2 금속 타겟에 인가함으로써, 입사되는 이온빔의 에너지를 상대적으로 높여주는 것이 바람직하다. 제2 금속 타겟(306)에 연결되는 전원(310)은 DC generator 또는 Pulse generator를 사용할 수 있으며, HiPIMS generator를 사용할 수도 있다. The step (c) may be performed by supplying a power source 310 to the
상기 (b) 단계에서 기판의 하부면과 제2 금속 타겟의 사이에 배치되는 절연 재질의 물질(308)은 절연 테이프, 절연 세라믹판 등이 사용될 수 있으며, 이러한 절연 재질의 물질을 기판과 제2 금속 타겟의 사이에 배치함으로써 제2 금속 타겟에 전원이 연결되더라도 기판에 전원이 직접적으로 인가되지 않도록 하여 기판이 손상되는 것을 방지하도록 하는 것이 바람직하다. The insulating
또한, 상기 (c) 단계의 2차 스퍼터링은 1×10-4 ~ 3×10-3 torr 의 진공도로 조절되어 수행되는 것이 바람직하다. The secondary sputtering in the step (c) is preferably performed under a controlled vacuum of 1 × 10 -4 to 3 × 10 -3 torr.
상기 진공도 범위를 벗어나 이온빔이 조사되는 경우, 진공 중에 존재하는 아르곤 등의 가스와 충돌하게 되어, 이온들은 직선 비행을 잃고 산란되어 제2 금속 타겟에 충돌하지 못하게 될 수도 있게 된다. When the ion beam is irradiated outside the vacuum degree range, it collides with a gas such as argon present in the vacuum, so that the ions may lose the straight flight and scatter to collide with the second metal target.
한편, 본 발명의 제2 실시예에 따른 금속 증착 방법에 있어서, 이온빔 소스의 정면에 중성화 장치를 배치시킨 후, 기판으로의 2차 스퍼터링을 함으로써, 중성화 장치를 통해 전자를 이온빔의 비행 공간에 주입시켜 기판 표면의 양전하를 중성화시키는 것이 바람직하다. 도 6은 본 발명의 제2 실시예에 따른 금속 증착 방법에 있어서, 중성화 장치(60)를 이용하여 기판 표면의 양전하를 중성화시키는 과정을 도시한 모식도이다. 도 6을 참조하면, 2차 스퍼터링 공정에서 이온빔은 양의 전하를 갖고 기판의 표면으로 조사되어 기판의 표면에 양전하 축적이 발생하게 되며, 그 결과 기판의 표면에 손상이 유발될 뿐만 아니라 기판의 미세홀에서의 이온빔의 직진 비행이 어려워지게 된다. 따라서, 이온빔 조사과정에서 중성화 장치를 사용하여 기판의 표면에 축적된 양전하를 중성화시키는 것이 필요하다. On the other hand, in the metal vapor deposition method according to the second embodiment of the present invention, after the neutralization device is disposed on the front surface of the ion beam source, secondary sputtering is performed on the substrate to inject electrons into the space of the ion beam through the neutralization device Thereby neutralizing the positive charge on the surface of the substrate. 6 is a schematic diagram showing a process of neutralizing the positive charge on the surface of the substrate using the
본 발명의 제2 실시예에 따른 금속 증착 방법에 있어서, 이온빔 소스는 플라즈마로부터 이온만을 뽑아서 직진 비행하도록 구성된 이온빔 소소를 사용하는 것이 바람직하나, 경우에 따라서는 이온만을 선택적으로 뽑아서 쓰지 않는 플라즈마 소스도 사용할 수 있다. In the metal deposition method according to the second embodiment of the present invention, it is preferable that the ion beam source use an ion beam source configured to extract only ions from the plasma and fly straight, but in some cases, a plasma source Can be used.
전술한 방법에 의하여, 기판의 나노 사이즈의 미세홀들의 내벽에 균일하게 금속 증착막을 형성할 수 있게 된다. By the above-described method, it is possible to uniformly form the metal vapor deposition film on the inner wall of the nano-sized fine holes of the substrate.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various changes and modifications may be made without departing from the spirit and scope of the invention. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.
본 발명에 따른 금속 증착 방법은 서브 마이크로미터 ~ 수백 마이크로미터 사이즈의 관통홀, 비아홀, 트렌치 등과 같은 미세홀을 갖는 기판을 도금하거나 금속을 증착시키는 반도체 공정에 널리 사용될 수 있다. The metal deposition method according to the present invention can be widely used in a semiconductor process for plating a substrate having a fine hole such as a through hole, a via hole, a trench or the like with a submicrometer to a few hundred micrometer size or depositing a metal.
100, 300 : 기판
102, 302 : 미세홀
104, 304 : 금속 증착막
206 : 금속 타겟
200 : 스퍼터링 챔버
202 : HiPIMS generator
60 : 중성화 장치100, 300: substrate
102, 302: fine holes
104, 304: metal deposition film
206: metal target
200: Sputtering chamber
202: HiPIMS generator
60: Neutralizer
Claims (9)
(a) 스퍼터링 챔버내에서, 스퍼터에 전원을 인가하여 금속 타겟을 1차 스퍼터링하여 상기 기판의 상부면과 미세홀에 금속을 증착시키는 단계; 및
(b) 상기 기판으로 전기적 바이어스를 인가하고, 인가된 바이어스에 의하여 저밀도 플라즈마를 생성하고, 상기 저밀도 플라즈마를 이용하여 상기 기판으로 2차 스퍼터링하는 단계;
를 구비하여, 상기 (a) 단계의 1차 스퍼터링에 의해 상기 기판의 미세홀의 내벽에 불균일하게 증착된 금속 물질이 상기 (b) 단계의 2차 스퍼터링에 의해 기판의 미세홀의 내벽에 균일하게 도포되도록 하는 것을 특징으로 하는 미세홀을 갖는 기판에 대한 금속 증착 방법.A method of depositing metal on a substrate having fine holes of submicrometer to several hundred micrometers in size,
(a) depositing a metal on the upper surface and the fine holes of the substrate by first sputtering the metal target by applying power to the sputter in the sputtering chamber; And
(b) applying an electrical bias to the substrate, generating a low-density plasma by the applied bias, and secondary sputtering the substrate with the low-density plasma;
Wherein the metal material deposited on the inner wall of the fine holes of the substrate by the primary sputtering in the step (a) is uniformly coated on the inner wall of the fine holes of the substrate by the secondary sputtering in the step (b) Wherein the substrate is a metal film.
(a) 제1 금속 타겟을 스퍼터링하여 상기 기판의 상부면 및 미세홀의 내벽에 제1 금속을 증착하는 단계;
(b) 제2 금속 타겟위에 절연 재질의 물질을 배치하고, 상기 기판의 하부면을 상기 절연 재질의 물질위에 배치하는 단계;
(c) 이온빔을 조사하여, 상기 제2 금속 타겟을 스퍼터링하여 상기 기판의 미세홀의 내벽에 제2 금속을 증착하는 단계;
를 구비하여, 미세홀의 내벽에 균일하게 금속을 증착시키는 것을 특징으로 하는 미세홀을 갖는 기판에 대한 금속 증착 방법. A method of depositing metal on a substrate having fine holes of submicrometer to several hundred micrometers in size,
(a) depositing a first metal on an upper surface of the substrate and an inner wall of the microhole by sputtering a first metal target;
(b) disposing an insulating material over the second metal target and disposing a lower surface of the substrate over the insulating material;
(c) depositing a second metal on the inner walls of the fine holes of the substrate by irradiating an ion beam to sputter the second metal target;
Wherein the metal is uniformly deposited on the inner wall of the fine hole.
[6] The method of claim 5, wherein the step (c) comprises neutralizing the cations accumulated on the surface of the substrate by supplying electrons using a neutralization apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180015102A KR20180019027A (en) | 2018-02-07 | 2018-02-07 | Metal deposition method on a substrate having nano-scaled holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180015102A KR20180019027A (en) | 2018-02-07 | 2018-02-07 | Metal deposition method on a substrate having nano-scaled holes |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160039194A Division KR20170114020A (en) | 2016-03-31 | 2016-03-31 | Metal deposition method on a substrate having nano-scaled holes |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180019027A true KR20180019027A (en) | 2018-02-22 |
Family
ID=61387161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180015102A KR20180019027A (en) | 2018-02-07 | 2018-02-07 | Metal deposition method on a substrate having nano-scaled holes |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180019027A (en) |
-
2018
- 2018-02-07 KR KR1020180015102A patent/KR20180019027A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3562009A (en) | Method of providing electrically conductive substrate through-holes | |
JP7284096B2 (en) | Microwave dielectric member and manufacturing method thereof | |
CN1123052C (en) | Method and apparatus for ionized physical vapor deposition | |
JPH06220627A (en) | Film forming device | |
US5792522A (en) | High density plasma physical vapor deposition | |
JPH036988B2 (en) | ||
KR100951939B1 (en) | Method of manufacturing flexible printed circuit board | |
US6200433B1 (en) | IMP technology with heavy gas sputtering | |
KR100936079B1 (en) | Method for manufacturing PCB | |
US5414224A (en) | Multilayer printed circuit board and method of manufacturing same | |
EP1829101A2 (en) | Flexible electronic circuit articles and method of making thereof | |
WO2010140725A1 (en) | Method for forming a thin film metal conductive line | |
JP5324744B2 (en) | Adhesion apparatus and method | |
CN109862689B (en) | Flexible copper-clad plate and preparation method thereof | |
KR20100105349A (en) | Method for forming pattern using metal film and applicable element thereof | |
KR20180019027A (en) | Metal deposition method on a substrate having nano-scaled holes | |
CN110536566B (en) | Hole forming method for flexible double-sided board | |
KR20170114020A (en) | Metal deposition method on a substrate having nano-scaled holes | |
RU2386225C2 (en) | Method of making printed circuit boards with built-in resistors | |
KR100533068B1 (en) | Method for giving anti-static to polymer surface and non-delaminated flexible print circuit board using plasma ion implantation | |
KR20090121662A (en) | Forming method of thin film metal conductive lines and | |
KR102213033B1 (en) | Ion Beam Sputtering Apparatus | |
KR20020067710A (en) | A Metal Layer Evaporation Apparatus for Shielding Electric-Magnetic Wave and a Method | |
JP2002053950A (en) | Method and apparatus for depositing film on insulating substrate | |
KR20030039937A (en) | The surface treatment of electrodeposited copper foil for Printed Circuit Board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |