KR20180012942A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180012942A
KR20180012942A KR1020160095830A KR20160095830A KR20180012942A KR 20180012942 A KR20180012942 A KR 20180012942A KR 1020160095830 A KR1020160095830 A KR 1020160095830A KR 20160095830 A KR20160095830 A KR 20160095830A KR 20180012942 A KR20180012942 A KR 20180012942A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
auxiliary electrode
layer
disposed
Prior art date
Application number
KR1020160095830A
Other languages
English (en)
Other versions
KR102555648B1 (ko
Inventor
이준석
양준영
김세준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160095830A priority Critical patent/KR102555648B1/ko
Publication of KR20180012942A publication Critical patent/KR20180012942A/ko
Application granted granted Critical
Publication of KR102555648B1 publication Critical patent/KR102555648B1/ko

Links

Images

Classifications

    • H01L27/329—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3272—
    • H01L51/5212—
    • H01L51/5246—
    • H01L51/5259—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 상부 발광 방식에서 캐소드 전극의 저항을 낮출 수 있는 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 제1 기판 상에 배치되며 전원 전압이 공급되는 전원 라인, 전원 라인을 덮는 적어도 하나의 절연막, 적어도 하나의 절연막 상에 배치된 제1 전극, 제1 전극 상에 배치된 봉지층, 및 제1 기판과 제2 기판 사이에 채워진 전도성 고분자층을 구비한다. 전원 라인은 절연막을 관통하여 전원 라인을 노출시키는 제1 콘택홀을 통해 전도성 고분자층과 전기적으로 연결된다. 봉지층에 의해 덮이지 않고 노출된 제1 전극은 전도성 고분자층과 전기적으로 연결된다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
유기발광표시장치는 박막 트랜지스터들, 애노드 전극들, 애노드 전극들을 구획하는 뱅크, 및 애노드 전극들 상에 형성되는 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer), 및 전자 수송층 상에 형성되는 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 박막 트랜지스터를 통해 소정의 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 유기발광층에서 발광된 광이 캐소드 전극을 통해 출광되므로, 캐소드 전극은 투명 금속 물질(Transparent Conductive Material), 또는 반투과 금속 물질(Semi-transmissive Conductive Material)로 이루어진다. 하지만, ITO, IZO와 같은 투명 금속 물질의 저항이 높으며, 반투과 금속 물질은 광 투과율을 높이기 위해 수백 옹스트롱(Å) 이하의 두께로 형성된다. 그러므로, 캐소드 전극이 투명 금속 물질 또는 반투과 금속 물질로 이루어지는 경우, 캐소드 전극의 저항은 애노드 전극에 비해 상대적으로 높다. 따라서, 상부 발광 구조의 경우 캐소드 전극의 저항을 낮추기 위한 보조 전극이 필요하다.
유기발광표시장치는 투과부와 발광부를 포함하는 투명표시장치로 구현될 수 있다. 이 경우, 투과부의 투과율을 높이기 위해, 박막 트랜지스터, 보조 전극, 애노드 전극, 및 유기발광층은 발광부에 배치될 수 있다.
보조 전극은 애노드 전극과 동일한 층에 형성될 수 있고, 또는 박막 트랜지스터와 애노드 전극 사이에 배치될 수 있다. 보조 전극의 면적이 넓을수록 캐소드 전극의 저항을 낮출 수 있는 효과가 크지만, 보조 전극이 애노드 전극과 동일한 층에 형성되는 경우, 애노드 전극으로 인해 보조 전극의 면적을 넓히는데 한계가 있다. 보조 전극이 박막 트랜지스터와 애노드 전극 사이에 배치되는 경우 보조 전극의 면적을 넓게 설계할 수 있으나, 마스크 공정이 추가되므로, 제조 비용이 상승한다.
본 발명은 상부 발광 방식에서 캐소드 전극의 저항을 낮출 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시장치는 제1 기판 상에 배치되며 전원 전압이 공급되는 전원 라인, 전원 라인을 덮는 적어도 하나의 절연막, 적어도 하나의 절연막 상에 배치된 제1 전극, 제1 전극 상에 배치된 봉지층, 및 제1 기판과 제2 기판 사이에 채워진 전도성 고분자층을 구비한다. 전원 라인은 절연막을 관통하여 전원 라인을 노출시키는 제1 콘택홀을 통해 전도성 고분자층과 전기적으로 연결된다. 봉지층에 의해 덮이지 않고 노출된 제1 전극은 전도성 고분자층과 전기적으로 연결된다.
본 발명의 실시예는 제1 기판과 제2 기판 사이에 개재된 전도성 고분자층을 통해 제1 전극을 제2 기판의 제1 보조 전극 및 투명 보조 전극과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판에 보조 전극을 설계하지 않고도 제1 전극의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 제1 기판의 박막 트랜지스터와 제2 전극 사이에 보조 전극을 배치하지 않더라도, 제1 전극의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극의 저항을 낮출 수 있다.
또한, 본 발명의 실시예는 전도성 고분자층을 통해 제1 전극을 제2 기판의 제1 보조 전극 및 투명 보조 전극과 전기적으로 연결할 수 있으므로, 제1 기판에서 불투명 금속인 제2 보조 전극의 면적을 최소화할 수 있다. 따라서, 본 발명의 실시예는 투과부의 면적을 늘릴 수 있으므로, 투명표시장치의 투과율을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 도 2의 제1 기판을 개략적으로 보여주는 평면도이다.
도 4는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 일 예를 보여주는 단면도이다.
도 5는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 6은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 7은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 8은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치(100)는 표시패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.
본 발명의 실시예에 따른 표시장치(100)는 액정표시장치(Liquid Crystal Display), 유기발광표시장치(Organic Light Emitting Display), 전계 방출 표시장치(Field Emission Display), 및 전기영동 표시장치(Electrophoresis display)와 같은 평판표시장치로 구현될 수도 있다. 이하에서는, 본 발명의 실시예에 따른 표시장치(100)가 유기발광표시장치인 것을 예시하였다.
표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)과 제2 기판(112)은 플라스틱 또는 유리(glass)일 수 있다.
제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 전원 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.
화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 박막 트랜지스터와 유기발광소자의 구조에 대한 자세한 설명은 도 4 내지 도 8을 결부하여 후술한다.
제1 기판(111)과 마주보는 제2 기판(112)의 일면 상에는 제1 보조 전극, 컬러필터 등이 형성될 수 있다. 컬러필터는 유기발광소자에 대응되는 영역에 배치될 수 있다. 컬러필터는 제1 보조 전극 사이에 배치될 수 있으며, 이 경우 제1 보조 전극은 블랙 매트릭스로서 역할을 할 수 있다.
제1 기판(111)과 제2 기판(112) 사이에는 전도성 고분자층이 개재될 수 있다. 전도성 고분자층은 전도성 고분자가 용액에 녹아 있는 액체 상태의 층으로, 제1 기판(111)의 전원 라인, 제1 전극, 및 제2 기판(112)의 제1 보조 전극을 전기적으로 연결한다. 이로 인해, 제1 전극의 저항을 낮출 수 있으므로, 전원 라인을 통해 제1 전극에 공급되는 전원 전압이 강하되거나 라이징되는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 4 내지 도 8을 결부하여 후술한다.
표시패널(110)은 도 2와 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.
게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.
소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.
표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.
회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.
도 3은 도 2의 제1 기판을 개략적으로 보여주는 평면도이다.
도 3을 참조하면, 제1 기판(111)은 표시영역(DA)과 비표시영역(NDA)으로 구분되며, 비표시영역(NDA)에는 패드들이 형성되는 패드 영역(PA), 전원 라인이 전도성 고분자층에 전기적으로 연결되는 전원 라인 연결부(PCA), 접착제(360), 및 게이트 구동부(120)가 형성될 수 있다.
표시영역(DA)에는 화상을 표시하는 화소(P)들이 형성된다. 화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.
게이트 구동부(120)는 표시영역(DA)의 일 측 바깥쪽에 배치된 것을 예시하였으나, 표시영역(DA)의 양 측 바깥쪽에 배치될 수 있다. 게이트 구동부(120)는 다수의 박막 트랜지스터들을 포함하는 GIP(gate driver in panel) 방식으로 형성된 것을 예시하였다.
전원 라인 연결부(PCA)는 비표시영역(NDA)에서 전원 라인을 전도성 고분자층에 전기적으로 연결하는 영역이다. 전도성 고분자층은 표시영역(DA)에서 제2 기판(112)의 제1 보조 전극에 전기적으로 연결되고, 제1 기판(111)의 제1 전극과 전기적으로 연결된다. 즉, 전도성 고분자층은 제1 기판(111)의 전원 라인, 제1 전극, 및 제2 기판(112)의 제1 보조 전극을 전기적으로 연결한다. 이로 인해, 제1 전극의 저항을 낮출 수 있으므로, 전원 라인을 통해 제1 전극에 공급되는 전압이 강하되거나 라이징되는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 4 내지 도 8을 결부하여 후술한다.
접착제(360)는 제1 기판(111)과 제2 기판(112)을 접착한다. 접착제(360)는 표시영역(DA), 게이트 구동부(120), 및 전원 라인 연결부(PCA)를 둘러싸도록 마련될 수 있다. 이로 인해, 표시영역(DA), 게이트 구동부(120), 및 전원 라인 연결부(PCA)는 접착제(360)에 의해 밀봉될 수 있다.
패드 영역(PA)은 제1 기판(111) 상에서 접착제(360)의 바깥쪽에 배치될 수 있다. 즉, 패드 영역(PA)은 제1 기판(111)의 일 측 가장자리에 배치될 수 있다. 패드 영역(PA)은 복수의 패드들을 포함하며, 복수의 패드들은 이방성 도전 필름(antisotropic conducting film)을 이용하여 연성 필름(140)의 배선들과 전기적으로 연결될 수 있다.
이하에서는, 도 4 내지 도 8을 결부하여 본 발명의 실시예들에 따른 표시영역(DA)의 화소(P)와 비표시영역(NDA)의 전원 라인 연결영역(PCA)의 구조를 상세히 살펴본다.
도 4는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 일 예를 보여주는 단면도이다.
도 4를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 박막 트랜지스터(210)들, 커패시터(220)들, 전원 라인(271), 및 전원 라인 패드(272)가 형성된다.
투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)들을 보호하기 위해 제1 기판(111) 상에는 버퍼막이 형성될 수 있다. 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
박막 트랜지스터(210)들 각각은 액티브층(211), 게이트전극(212), 소스전극(213) 및 드레인전극(214)을 포함한다. 도 4에서는 박막 트랜지스터(210)들이 게이트전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 기판(110)의 버퍼막 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 제1 기판(110) 상에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(230)이 형성될 수 있다. 게이트 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(230) 상에는 게이트 전극(212)이 형성될 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(212) 상에는 층간 절연막(240)이 형성될 수 있다. 층간 절연막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(240) 상에는 소스전극(213)과 드레인 전극(214)이 형성될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀(CT1)을 통해 액티브층(211)에 접속될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
예를 들어, 도 4와 같이 소스 전극(213)은 제1 내지 제3 금속층들(213a, 213b, 213c)을 포함하고, 드레인 전극(214) 역시 제1 내지 제3 금속층들(214a, 214b, 214c)을 포함할 수 있다. 제1 금속층들(213a, 214a)은 층간 절연막(240)의 계면과 접착 특성이 높은 물질로 이루어지고, 제2 금속층들(213b, 214b)은 저항이 낮은 금속으로 이루어지며, 제3 금속층들(213c, 214c)은 내식성이 강한 물질로 이루어질 수 있다. 예를 들어, 제1 금속층들(213a, 214a)과 제3 금속층들(213c, 214c)은 몰리브덴과 티타늄의 합금(MoTi)으로 이루어지고, 제2 금속층들(213b, 214b)은 구리(Cu)로 이루어질 수 있다.
커패시터(220)들 각각은 하부 전극(221)과 상부 전극(222)을 포함한다. 하부 전극(221)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 상부 전극(222)은 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다. 예를 들어, 상부 전극(222)은 제1 내지 제3 금속층들(222a, 222b, 222c)을 포함할 수 있으며, 상부 전극(222)의 제1 내지 제3 금속층들(222a, 222b, 222c)은 소스 전극(213)의 제1 내지 제3 금속층들(213a, 213b, 213c) 및 드레인 전극(214)의 제1 내지 제3 금속층들(214a, 214b, 214c)과 동일한 물질일 수 있다.
전원 라인(271)은 게이트 절연막(230) 상에 형성되며, 게이트 전극(212)과 동일한 물질로 형성될 수 있다. 전원 라인 패드(272)는 층간 절연막(240) 상에 형성되며, 소스 전극(223) 및 드레인 전극(224)과 동일한 물질로 형성될 수 있다. 전원 라인 패드(272)는 게이트 절연막(230)을 관통하는 콘택홀(CT2)을 통해 전원 라인(211)에 접속될 수 있다. 또한, 전원 라인 패드(272)는 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 노출될 수 있다. 전원 라인 패드(272)는 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 전도성 고분자층(350)과 전기적으로 연결될 수 있다.
한편, 전원 라인 패드(272)는 생략될 수 있다. 이 경우, 전원 라인(271)은 게이트 절연막(230)과 층간 절연막(240)을 관통하는 콘택홀을 통해 전도성 고분자층(350)과 전기적으로 연결될 수 있다.
박막 트랜지스터(210), 커패시터(220), 전원 라인 패드(272) 상에는 보호막(250)이 형성될 수 있다. 보호막(250)은 절연막으로서 역할을 할 수 있다. 보호막(250)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
보호막(250) 상에는 박막 트랜지스터(220)와 커패시터(220)로 인한 단차를 평탄하게 하기 위한 평탄화막(260)이 형성될 수 있다. 평탄화막(260)은 절연막으로서 역할을 할 수 있다. 평탄화막(260)은 전원 라인 연결 영역(PCA)에는 형성되지 않는다. 즉, 평탄화막(260)은 전원 라인 패드(272)를 덮지 않는다. 평탄화막(260)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(260) 상에는 유기발광소자(280)와 제2 보조 전극(300)이 형성된다.
유기발광소자(280)는 제1 전극(283), 유기발광층(282), 및 제2 전극(281)을 포함한다. 제1 전극(283)은 캐소드 전극이고, 제2 전극(281)은 애노드 전극일 수 있다. 제1 전극(283), 유기발광층(282), 및 제2 전극(281)이 적층된 영역은 발광부(EA)로 정의될 수 있다.
제2 전극(281)은 평탄화막(260) 상에 형성될 수 있다. 제2 전극(281)은 평탄화막(260)을 관통하는 콘택홀(CT4)을 통해 드레인전극(214)에 접속된다. 제2 전극(281)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다. 예를 들어, 제2 전극(281)은 도 4와 같이 제4 내지 제6 금속층들(281a, 281b, 281c)을 포함할 수 있으며, 제4 내지 제6 금속층들(281a, 281b, 281c)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), 또는 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)일 수 있다.
뱅크(284)는 발광부(EA)를 구획하기 위해 평탄화막(260) 상에서 제2 전극(281)의 가장자리를 덮도록 형성될 수 있다. 뱅크(184)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 전극(281)과 뱅크(284) 상에는 유기발광층(282)이 형성된다. 유기발광층(282)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제2 전극(281)과 제1 전극(283)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
유기발광층(282)은 백색 광을 발광하는 백색 발광층으로 이루어질 수 있다. 이 경우, 유기발광층(282)은 도 4와 같이 제1 전극(281b)과 뱅크(284)를 덮도록 형성될 수 있다. 이 경우, 제2 기판(112) 상에는 컬러필터(320)가 형성될 수 있다.
또는, 유기발광층(282)은 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어질 수 있다. 이 경우, 유기발광층(282)은 제2 전극(281)에 대응되는 영역에 형성될 수 있으며, 제2 기판(112) 상에는 컬러필터(320)가 형성되지 않을 수 있다.
제1 전극(283)은 유기발광층(282) 상에 형성된다. 유기발광표시장치가 상부 발광(top emission) 구조로 형성되는 경우, 제1 전극(283)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제1 전극(283) 상에는 캡핑층(capping layer)이 형성될 수 있다.
제2 보조 전극(300)은 평탄화막(260) 상에 형성되며, 제2 전극(281)과 동일한 물질로 형성될 수 있다. 예를 들어, 제2 보조 전극(300)은 제4 내지 제6 금속층들(300a, 300b, 300c)을 포함할 수 있으며, 제2 보조 전극(300)의 제4 내지 제6 금속층들(222a, 222b, 222c)은 제2 전극(281)의 제4 내지 제6 금속층들(281a, 281b, 281c)와 동일한 물질일 수 있다.
제2 보조 전극(300)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 노출될 수 있다. 노출된 제2 보조 전극(300) 상에는 격벽(310)이 형성된다. 격벽(310)은 정테이퍼 구조의 제1 격벽(311)과 역테이퍼 구조의 제2 격벽(312)을 포함한다. 즉, 제1 격벽(311)은 하부의 폭이 상부의 폭보다 넓게 형성되고, 제2 격벽(312)은 상부의 폭은 하부의 폭보다 넓게 형성될 수 있다.
유기발광층(282)은 증발법(Evaporation)과 같은 증착 물질의 직진성이 우수한 증착 공정을 통해 형성된다. 이에 따라, 유기 발광층(282)은 뱅크(284)와 격벽(310)의 상부에는 증착될 수 있지만, 뱅크(284)와 격벽(310) 사이의 공간에는 증착되지 않는다. 즉, 유기 발광층(282)의 증착시 격벽(310)의 상면이 처마(eaves)와 같은 역할을 하기 때문에, 제2 보조 전극(300)의 상부를 가리는 마스크 패턴 없이 유기 발광층(282)을 증착하더라도, 뱅크(284)와 격벽(310) 사이의 공간에 유기 발광층(282)이 증착되는 것이 방지될 수 있다.
이에 비해, 제1 전극(283)은 스퍼터링(Sputtering)과 같은 증착 물질의 직진성이 낮은 증착 공정을 통해 형성된다. 이에 따라, 뱅크(284)와 격벽(310) 사이의 공간에 제1 전극(283)이 증착될 수 있다. 따라서, 제1 전극(283)은 제2 보조 전극(300)과 전기적으로 연결될 수 있다.
유기발광소자(280) 상에는 봉지막(290)이 형성된다. 봉지막(290)은 유기발광층(282)과 제1 전극(283)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(290)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(290)은 제1 무기막, 유기막, 및 제2 무기막을 포함할 수 있다. 이 경우, 제1 무기막은 제1 전극(283)을 덮도록 제1 전극(283) 상에 형성된다. 유기막은 제1 무기막을 덮도록 제1 무기막 상에 형성된다. 유기막은 이물들(particles)이 제1 무기막을 뚫고 유기발광층(282)과 제1 전극(283)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막은 유기막을 덮도록 유기막 상에 형성된다. 제1 및 제2 무기막들 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막은 유기발광층(282)에서 발광된 광(L)을 투과시키기 위해 투명하게 형성될 수 있다. 유기막은 유기발광층(282)에서 발광된 광(L)을 99% 이상 투과시킬 수 있는 유기물질로 형성되는 것이 바람직하다.
봉지막(290)은 CVD법(Chemical Vapor Deposition)과 같은 직진성이 우수한 증착 공정을 통해 형성될 수 있다. 이에 따라, 봉지막(290)은 뱅크(284)와 격벽(310)의 상부에는 증착될 수 있지만, 뱅크(284)와 격벽(310) 사이의 공간에는 증착되지 않는다. 즉, 봉지막(290)의 증착시 격벽(310)의 상면이 처마(eaves)와 같은 역할을 하기 때문에, 제2 보조 전극(300)의 상부를 가리는 마스크 패턴 없이 봉지막(290)을 증착하더라도, 뱅크(284)와 격벽(310) 사이의 공간에 봉지막(290)이 증착되는 것이 방지될 수 있다.
제1 기판(111)과 마주보는 제2 기판(112) 상에는 컬러필터(320)와 제1 보조 전극(330)이 형성된다.
컬러필터(320)는 발광부(EA)와 대응되는 영역에 배치될 수 있다. 유기발광층(282)이 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어지는 경우, 컬러필터는 생략될 수 있다.
제1 보조 전극(330)은 컬러필터(320)를 둘러싸도록 배치될 수 있다. 즉, 컬러필터(320)는 제1 보조 전극(330) 사이에 배치될 수 있다. 제1 보조 전극(330)은 블랙 매트릭스(black matrix)와 같은 역할을 하는 광 흡수층(331)과 저저항 금속층(332)을 포함할 수 있다. 광 흡수층(331)은 광을 흡수할 수 있는 유기 물질 또는 광 반사율이 낮은 금속 물질로 이루어질 수 있다. 예를 들어, 광 흡수층(331)은 소정의 색을 갖는 유기막, 블랙 유기막으로 이루어질 수 있다. 저저항 금속층(332)은 저항이 낮은 금속으로 이루어질 수 있다. 예를 들어, 저저항 금속층(332)은 구리(Cu)로 이루어질 수 있다.
투명 보조 전극(340)은 제2 기판(112), 컬러필터(320), 및 제1 보조 전극(330)을 덮도록 표시영역(DA) 전체에 형성될 수 있다. 투명 보조 전극(340)을 형성하는 경우, 그렇지 않은 경우보다 표시영역(DA)에서 투명 보조 전극(340)과 전도성 고분자층(350)이 전기적으로 연결되는 면적이 늘어난다. 이에 따라, 표시영역(DA)에서 전원 라인을 통해 공급되는 전압은 제1 전극(283)에 더욱 균일하게 공급될 수 있다. 투명 보조 전극(340)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 이루어질 수 있다.
제1 기판(111)과 제2 기판(112) 사이에는 전도성 고분자층(350)이 개재될 수 있다. 전도성 고분자층(350)은 전도성 고분자가 용액에 녹아 있는 액체 상태의 층일 수 있다. 전도성 고분자는 PEDOT:PSS일 수 있으며, 예를 들어 전도도(conductivity)는 대략 1S/cm일 수 있다.
전도성 고분자층(350)은 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 전원 라인 패드(272)와 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 제1 전극(283) 및 제2 보조 전극(300)과 전기적으로 연결될 수 있다.
따라서, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.
또한, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 전원 라인 패드(272)와 전기적으로 연결할 수 있다. 이 경우, 전원 라인(271)을 통해 공급되는 전원 전압은 전원 라인 패드(272), 전도성 고분자층(350), 투명 보조 전극(340), 제1 보조 전극(330), 및 전도성 고분자층(350)을 거쳐 제1 전극(283)으로 공급될 수 있다. 따라서, 본 발명의 실시예는 제1 전극(283) 및 제2 보조 전극(300)을 전원 라인 패드(272)와 직접 접속하지 않더라도 제1 전극(283)을 전원 라인 패드(272)와 전기적으로 연결할 수 있다.
접착제(360)는 제1 기판(111)과 제2 기판(112)을 접착한다. 제1 기판(111)과 제2 기판(112) 사이에 개재된 전도성 고분자층(350)은 접착제(360)에 의해 밀봉될 수 있다. 접착제(360)는 산소 또는 수분이 표시패널의 측면으로부터 침투되는 것을 방지하기 위해 흡습제를 포함할 수 있다. 이로 인해, 유기발광소자는 산소 또는 수분으로부터 보호될 수 있다.
한편, 본 발명의 실시예에 따른 표시장치가 투과부를 포함하는 투명표시장치로 구현될 수 있다. 투과부는 입사되는 광을 투과시킬 수 있는 물질만을 포함할 수 있다. 이 경우, 제2 보조 전극은 불투명 금속이므로, 제2 보조 전극의 면적이 넓어지면 투과부의 면적은 좁아진다. 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있으므로, 제1 기판(111)에서 제2 보조 전극(300)의 면적을 최소화할 수 있다. 따라서, 본 발명의 실시예는 투과부의 면적을 늘릴 수 있으므로, 투명표시장치의 투과율을 높일 수 있다.
도 5는 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 5에 도시된 박막 트랜지스터(210), 커패시터(220), 게이트 절연막(230), 층간 절연막(240), 보호막(250), 평탄화막(260), 전원 라인(271), 전원 라인 패드(272), 유기발광소자(280), 뱅크(284), 봉지막(290), 제2 보조 전극(300), 격벽(310), 전도성 고분자층(350), 및 접착제(360)는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 5에서 제1 기판(111)에 형성된 박막 트랜지스터(210), 커패시터(220), 게이트 절연막(230), 층간 절연막(240), 보호막(250), 평탄화막(260), 전원 라인(271), 전원 라인 패드(272), 유기발광소자(280), 뱅크(284), 봉지막(290), 제2 보조 전극(300), 격벽(310), 전도성 고분자층(350), 및 접착제(360)에 대한 자세한 설명은 생략하기로 한다.
도 5를 참조하면, 제1 기판(111)과 마주보는 제2 기판(112) 상에는 컬러필터(320), 블랙 매트릭스(370), 제1 보조 전극(330), 및 투명 보조 전극(340)이 형성된다.
컬러필터(320)는 발광부(EA)와 대응되는 영역에 배치될 수 있다. 유기발광층(282)이 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 또는 청색 광을 발광하는 청색 발광층으로 이루어지는 경우, 컬러필터(320)는 생략될 수 있다.
블랙 매트릭스(370)는 컬러필터(320)를 둘러싸도록 배치될 수 있다. 즉, 컬러필터(320)는 블랙 매트릭스(370) 사이에 배치될 수 있다.
투명 보조 전극(340)은 제2 기판(112), 컬러필터(320), 및 블랙 매트릭스(370)를 덮도록 표시영역(DA) 전체에 형성될 수 있다. 투명 보조 전극(340)을 형성하는 경우, 그렇지 않은 경우보다 표시패널(110) 전체에서 투명 보조 전극(340)과 전도성 고분자층(350)이 전기적으로 연결되는 면적이 늘어난다. 이에 따라, 표시패널(110) 전체에서 전원 라인을 통해 공급되는 전압은 제1 전극(283)에 더욱 균일하게 공급될 수 있다. 투명 보조 전극(340)은 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 이루어질 수 있다.
제1 보조 전극(330)은 투명 보조 전극(340) 상에 형성된다. 제1 보조 전극(330)은 저항이 낮은 금속으로 이루어질 수 있으며, 예를 들어, 구리(Cu)로 이루어질 수 있다. 제1 보조 전극(330)은 불투명한 금속 물질로 이루어지므로, 블랙 매트릭스(370)와 대응되는 영역에 배치될 수 있다.
도 6은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 6을 참조하면, 제1 전극(283)이 전원 라인 연결부(PCA)로 연장되어 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 전원 라인 노출 패드(272)와 접속된다. 이 경우, 전원 라인(271)을 통해 공급되는 전원 전압은 전원 라인 패드(272), 제1 전극(283), 제2 보조 전극(300), 전도성 고분자층(350)을 거쳐 제1 보조 전극(330)과 투명 보조 전극(340)에 공급될 수 있다. 도 6과 같이 제1 전극(283)이 전원 라인 노출 패드(272)에 직접 접속되는 경우, 전원 라인(271)의 전원 전압이 제1 전극(283)에 보다 안정적으로 공급될 수 있다.
결국, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.
또한, 봉지막(290)은 산소 또는 수분이 침투되는 것을 방지하기 위해 전원 라인 연결부(PCA)로 연장된 제1 전극(283)을 덮도록 형성될 수 있다.
도 6에서는 제1 전극(283)과 봉지막(290)이 전원 라인 연결부(PCA)로 연장되어 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 6의 다른 구성 요소들에 대한 자세한 설명은 생략한다.
도 7은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 7을 참조하면, 제2 보조 전극(300)이 전원 라인 연결부(PCA)로 연장되어 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 전원 라인 노출 패드(272)와 전기적으로 연결된다. 이 경우, 전원 라인(271)을 통해 공급되는 전원 전압은 전원 라인 패드(272)와 제2 보조 전극(300)을 거쳐 제1 전극(283)에 공급되고, 또한 전원 라인 패드(272), 제2 보조 전극(300), 및 전도성 고분자층(350)을 거쳐 제1 보조 전극(330)과 투명 보조 전극(340)에 공급될 수 있다. 도 7과 같이 제1 전극(283)이 전원 라인 노출 패드(272)에 직접 접속되는 경우, 전원 라인(271)의 전원 전압이 제1 전극(283)에 보다 안정적으로 공급될 수 있다.
결국, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.
또한, 봉지막(290)은 산소 또는 수분이 침투되는 것을 방지하기 위해 전원 라인 연결부(PCA)로 연장된 제2 보조 전극(300)을 덮도록 형성될 수 있다.
도 7에서는 제2 보조 전극(300)과 봉지막(290)이 전원 라인 연결부(PCA)로 연장되어 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 7의 다른 구성 요소들에 대한 자세한 설명은 생략한다.
도 8은 도 3의 표시영역의 화소와 비표시영역의 전원 라인 연결영역의 또 다른 예를 보여주는 단면도이다.
도 8을 참조하면, 제2 보조 전극(300)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 노출될 수 있다. 제2 보조 전극(300) 상에는 제1 전극(283)이 배치될 수 있다. 즉, 제1 전극(283)은 제2 전극(281), 뱅크(284), 및 제2 보조 전극(300)을 덮도록 형성될 수 있다.
봉지막(290)은 뱅크(284)를 관통하는 콘택홀(CT5)을 제외한 영역에서 제1 전극(283)을 덮도록 형성될 수 있다. 예를 들어, 봉지막(290)은 제1 전극(283)을 덮도록 형성된 후, 레이저를 이용하여 뱅크(284)를 관통하는 콘택홀(CT5)에서 제거될 수 있다. 이로 인해, 제1 전극(283)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 노출될 수 있으므로, 전도성 고분자층(350)과 전기적으로 연결될 수 있다.
도 8에서 전도성 고분자층(350)은 층간 절연막(240)을 관통하는 콘택홀(CT3)을 통해 전원 라인 패드(272)와 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결될 수 있다. 또한, 전도성 고분자층(350)은 뱅크(284)를 관통하는 콘택홀(CT5)을 통해 제1 전극(283)과 전기적으로 연결될 수 있다.
결국, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.
도 8에서는 격벽(300)이 삭제되고, 제2 보조 전극(300) 상에 제1 전극(283)이 형성되며, 봉지막(290)이 뱅크(284)를 관통하는 콘택홀(CT5)을 제외한 영역에서 제1 전극(283)을 덮도록 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 8의 다른 구성 요소들에 대한 자세한 설명은 생략한다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있다. 이로 인해, 본 발명의 실시예는 제1 기판(111)에 보조 전극을 설계하지 않고도 제1 전극(283)의 저항을 낮출 수 있다. 즉, 본 발명의 실시예는 박막 트랜지스터와 제2 전극(281) 사이에 보조 전극을 배치하지 않더라도, 제1 전극(283)의 저항을 낮출 수 있으므로, 제조 비용 상승 없이 제1 전극(283)의 저항을 낮출 수 있다.
또한, 본 발명의 실시예에 따른 표시장치가 투과부를 포함하는 투명표시장치로 구현될 수 있다. 투과부는 입사되는 광을 투과시킬 수 있는 물질만을 포함할 수 있다. 이 경우, 제2 보조 전극(300)은 불투명 금속이므로, 제2 보조 전극(300)의 면적이 넓어지면 투과부의 면적은 좁아진다. 본 발명의 실시예는 전도성 고분자층(350)을 통해 제1 전극(283)을 제2 기판(112)의 제1 보조 전극(330) 및 투명 보조 전극(340)과 전기적으로 연결할 수 있으므로, 제1 기판(111)에서 제2 보조 전극(300)의 면적을 최소화할 수 있다. 따라서, 본 발명의 실시예는 투과부의 면적을 늘릴 수 있으므로, 투명표시장치의 투과율을 높일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
111: 하부 기판 112: 상부 기판
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성필름 150: 회로보드
160: 타이밍 콘트롤러 210: 박막 트랜지스터
211: 액티브층 212: 게이트전극
213: 소스전극 214: 드레인전극
220: 커패시터 221: 제1 전극
222: 제2 전극 230: 게이트 절연막
240: 층간 절연막 250: 보호막
260: 평탄화막 271: 전원 라인
272: 전원 라인 패드 280: 유기발광소자
281: 제1 전극 282: 유기발광층
283: 제2 전극 284: 뱅크
290: 봉지막 300: 제2 보조 전극
310: 격벽 311: 제1 격벽
312: 제2 격벽 320: 컬러필터
330: 제1 보조 전극 340: 투명 보조 전극
350: 전도성 고분자층 360: 접착제

Claims (13)

  1. 제1 기판 상에 배치되며, 전원 전압이 공급되는 전원 라인;
    상기 전원 라인을 덮는 적어도 하나의 절연막;
    상기 적어도 하나의 절연막 상에 배치된 제1 전극;
    상기 제1 전극 상에 배치된 봉지층; 및
    상기 제1 기판과 상기 제2 기판 사이에 채워진 전도성 고분자층을 구비하고,
    상기 전원 라인은 상기 적어도 하나의 절연막을 관통하여 상기 전원 라인을 노출시키는 제1 콘택홀을 통해 상기 전도성 고분자층과 전기적으로 연결되고,
    상기 봉지층에 의해 덮이지 않고 노출된 제1 전극은 상기 전도성 고분자층과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1 기판과 마주보는 제2 기판 상에 배치된 제1 보조 전극을 더 구비하고,
    상기 제1 보조 전극은 상기 전도성 고분자층과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 전극은 상기 제1 콘택홀을 통해 상기 전원 라인과 접속되는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 절연막과 상기 제1 전극 사이에 배치된 제2 전극; 및
    상기 제2 전극과 상기 제1 전극 사이에 배치된 유기발광층을 더 구비하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제2 전극과 동일한 층에 배치된 제2 보조 전극; 및
    상기 제2 전극을 구획하는 뱅크를 더 구비하고,
    상기 제2 보조 전극은 상기 뱅크를 관통하여 상기 제2 보조 전극을 노출시키는 제2 콘택홀을 통해 상기 제1 전극과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  6. 제 5 항에 있어서,
    상기 제2 보조 전극 상에 배치되는 정테이퍼 구조의 제1 격벽; 및
    상기 제1 격벽 상에 배치되는 역테이퍼 구조의 제2 격벽을 더 구비하는 표시장치.
  7. 제 5 항에 있어서,
    상기 제2 보조 전극은 상기 제1 콘택홀을 통해 상기 전원 라인과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 제2 기판과 상기 제1 보조 전극 상에 배치된 투명 보조 전극을 더 구비하는 표시장치.
  9. 제 4 항에 있어서,
    상기 제2 전극, 상기 유기발광층, 및 상기 제1 전극이 순차적으로 적층되어 광을 발광하는 발광부에 대응되도록 상기 제2 기판 상에 배치되는 컬러필터를 더 구비하는 표시장치.
  10. 제 9 항에 있어서,
    상기 컬러필터는 상기 제1 보조 전극 사이에 배치되는 것을 특징으로 하는 표시장치.
  11. 제 9 항에 있어서,
    상기 컬러필터를 둘러싸는 블랙 매트릭스; 및
    상기 제2 기판, 상기 컬러필터, 및 상기 블랙 매트릭스 상에 배치된 투명 보조 전극을 더 구비하는 표시장치.
  12. 제 9 항에 있어서,
    상기 제1 보조 전극은 상기 투명 보조 전극 상에서 상기 블랙 매트릭스와 대응되는 영역에 배치되는 것을 특징으로 하는 표시장치.
  13. 제 1 항에 있어서,
    상기 제1 기판과 상기 제2 기판을 합착하는 접착제를 포함하고,
    상기 접착제는 산소와 수분을 흡수하는 흡습제를 포함하는 것을 특징으로 하는 표시장치.
KR1020160095830A 2016-07-28 2016-07-28 표시장치 KR102555648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160095830A KR102555648B1 (ko) 2016-07-28 2016-07-28 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160095830A KR102555648B1 (ko) 2016-07-28 2016-07-28 표시장치

Publications (2)

Publication Number Publication Date
KR20180012942A true KR20180012942A (ko) 2018-02-07
KR102555648B1 KR102555648B1 (ko) 2023-07-13

Family

ID=61203863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160095830A KR102555648B1 (ko) 2016-07-28 2016-07-28 표시장치

Country Status (1)

Country Link
KR (1) KR102555648B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218455A1 (zh) * 2018-05-17 2019-11-21 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法、oled显示装置
KR20200008837A (ko) * 2018-07-17 2020-01-29 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
US10637002B2 (en) 2018-05-17 2020-04-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display panel, manufacturing method thereof, and organic light emitting diode display apparatus
CN112186025A (zh) * 2020-10-13 2021-01-05 合肥鑫晟光电科技有限公司 一种显示面板及其制作方法、显示装置
US10950681B2 (en) 2018-10-01 2021-03-16 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20220158057A1 (en) * 2020-11-17 2022-05-19 Lg Display Co., Ltd. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146734A (ja) * 2007-12-14 2009-07-02 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法
KR20150041509A (ko) * 2013-10-08 2015-04-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160075966A (ko) * 2014-12-19 2016-06-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009146734A (ja) * 2007-12-14 2009-07-02 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法
KR20150041509A (ko) * 2013-10-08 2015-04-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160075966A (ko) * 2014-12-19 2016-06-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019218455A1 (zh) * 2018-05-17 2019-11-21 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法、oled显示装置
US10637002B2 (en) 2018-05-17 2020-04-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display panel, manufacturing method thereof, and organic light emitting diode display apparatus
KR20200008837A (ko) * 2018-07-17 2020-01-29 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
US10950681B2 (en) 2018-10-01 2021-03-16 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US11552157B2 (en) 2018-10-01 2023-01-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US11950471B2 (en) 2018-10-01 2024-04-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN112186025A (zh) * 2020-10-13 2021-01-05 合肥鑫晟光电科技有限公司 一种显示面板及其制作方法、显示装置
US11930677B2 (en) 2020-10-13 2024-03-12 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display panel with resistance-reducing trace and signal line configured to reduce peel-off, and fabricating method thereof, and displaying device
US20220158057A1 (en) * 2020-11-17 2022-05-19 Lg Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102555648B1 (ko) 2023-07-13

Similar Documents

Publication Publication Date Title
JP7311562B2 (ja) 表示装置
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
KR102555648B1 (ko) 표시장치
US20210280820A1 (en) Display device with enhanced damage resistance and method for manufacturing the same
KR20180013577A (ko) 투명표시장치와 그의 제조방법
JP2019020732A (ja) 表示装置
KR20180073194A (ko) 표시장치
KR102431788B1 (ko) 표시장치
KR102572763B1 (ko) 투명표시장치와 그의 제조방법
KR102456123B1 (ko) 표시장치
KR102426268B1 (ko) 표시장치와 그의 제조방법
KR20190070424A (ko) 표시장치와 그의 제조방법
KR20190030951A (ko) 표시 장치
KR20180078672A (ko) 표시장치와 그의 제조방법
KR102612737B1 (ko) 표시장치
KR20220099523A (ko) 유기발광 표시장치
KR102542873B1 (ko) 표시장치
KR20180068552A (ko) 유기발광 표시장치와 그의 제조방법
KR102665541B1 (ko) 표시장치와 그의 제조방법
KR20180063627A (ko) 유기 발광 표시 장치
KR102512418B1 (ko) 표시장치
KR102431313B1 (ko) 유기 발광 표시 장치
KR20200025582A (ko) 표시장치
KR20210086025A (ko) 표시장치와 이를 이용한 멀티 스크린 표시장치
KR20180061843A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant