KR20180003956A - 칩 노출형 led 패키지 - Google Patents

칩 노출형 led 패키지 Download PDF

Info

Publication number
KR20180003956A
KR20180003956A KR1020160083848A KR20160083848A KR20180003956A KR 20180003956 A KR20180003956 A KR 20180003956A KR 1020160083848 A KR1020160083848 A KR 1020160083848A KR 20160083848 A KR20160083848 A KR 20160083848A KR 20180003956 A KR20180003956 A KR 20180003956A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
wire
led chip
wire cavity
cavity
Prior art date
Application number
KR1020160083848A
Other languages
English (en)
Inventor
원홍익
Original Assignee
주식회사 렉스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 렉스전자 filed Critical 주식회사 렉스전자
Priority to KR1020160083848A priority Critical patent/KR20180003956A/ko
Publication of KR20180003956A publication Critical patent/KR20180003956A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴 및 와이어 캐비티가 형성된 세라믹 기판과; 상기 세라믹 기판상의 와이어 캐비티가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티를 통해 상기 세라믹 기판의 전극 패턴과 각각 도전성 와이어로 본딩되어 전기적으로 연결된 LED 칩과; 상기 LED 칩이 실장된 세라믹 기판상에 형성된 실리콘 형광체를 포함하는 점에 그 특징이 있다.
본 발명에 따르면, 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어 본딩에 따른 접촉 불량을 감소시킬 수 있다.

Description

칩 노출형 LED 패키지{LED Package type of exposure}
본 발명은 칩 노출형 LED 패키지 및 그 제조방법에 관한 것으로, 특히 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어의 본딩으로 인한 접촉 불량을 감소시킬 수 있는 칩 노출형 LED 패키지 및 그 제조방법에 관한 것이다.
일반적으로 발광다이오드(LED: Light Emitting Diode)는 전류가 흐를 때 빛을 내는 반도체 소자이며, GaAs, GaN 광반도체로 이루어진 PN 접합 다이오드(junction diode)로 전기에너지를 빛에너지로 바꾸어 주는 것이다.
이러한 LED 특성을 결정하는 요소로는 색, 휘도 및 광변환 효율 등이 있는데, 이러한 제품의 특성은 LED 칩에 사용되고 있는 화합물 반도체 재료와 그 구조에 의해 결정되지만, LED 칩을 실장하기 위한 구조에 의해서도 큰 영향을 받는다.
따라서, 사용자 요구에 따른 발광 효과를 얻기 위해서는 LED 칩의 재료 또는 구조 이외에도, LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다. 특히, 최근에 LED 패키지의 사용 범위가 모바일 단말기와 같은 소형 조명에서 실내외의 일반조명, 자동차 조명, 대형 LCD(Liquid Crystal Display)용 백라이트(Backlight)로 그 적용범위가 점차 확대됨에 따라, 고효율 및 휘도를 향상시키고자 하는 노력이 진행되고 있다.
도 1은 종래에 따른 세라믹 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 1에 도시된 바와 같이, 종래의 세라믹 LED 패키지는 기판(101)의 중앙부에 형성된 방열 비어홀(102)상에 LED 칩(104)이 실장되고, 도전성 와이어(105)를 통하여 기판(101)과 LED 칩(104)이 전기적으로 연결된다.
다음으로, LED 칩(104)이 형성된 기판상에 형광체를 포함하는 투명수지의 렌즈부(108)에 의해 몰딩층(107)을 형성함으로써, LED 패키지가 완성된다.
그러나, 이와 같은 종래의 LED 패키지(100)는 LED 칩(104)과 도전성 와이어가 상부에 형성됨으로써 쉽게 와이어의 본딩의 불량이 발생되는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어 본딩에 따른 접촉 불량을 감소시킬 수 있는 칩 노출형 LED 패키지 및 그 제조방법을 제공하는 것이다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴 및 와이어 캐비티가 형성된 세라믹 기판과; 상기 세라믹 기판상의 와이어 캐비티가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티를 통해 상기 세라믹 기판의 전극 패턴과 각각 도전성 와이어로 본딩되어 전기적으로 연결된 LED 칩과; 상기 LED 칩이 실장된 세라믹 기판상에 형성된 실리콘 형광체를 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 도전성 와이어가 형성된 상기 와이어 캐비티에 비전도성 물질로 충진하는 점에 그 특징이 있다.
여기서, 특히 상기 세라믹 기판은 다수의 그린시트층으로 구성되어 있으며, 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있는 점에 그 특징이 있다.
여기서, 특히 상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 점에 그 특징이 있다.
여기서, 특히 상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 점에 그 특징이 있다.
여기서, 특히 상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 점에 그 특징이 있다.
또한, 상기 기술적 과제를 해결하기 위한 본 발명에 따른 칩 노출형 LED 패키지의 제조방법은, 세라믹 기판에 전극 패턴 및 와이어 캐비티를 형성하는 단계와; 상기 세라믹 기판상에 와이어 캐비티가 형성된 위치에 대응하여 LED 칩을 실장하는 단계와; 상기 와이어 캐비티 내부의 상기 LED 칩의 하부의 전극과 상기 세라믹 기판의 전극 패턴이 전기적으로 연결되도록 도전성 와이어를 본딩하는 단계와; 상기 도전성 와어어 본딩 후의 상기 와이어 캐비티 내부를 비도전성 물질로 충진하는 단계와; 상기 LED 칩이 실장된 결과물상에 형광체를 형성하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 특히 상기 세라믹 기판의 전극 패턴은 다수의 그린시트층에 각각 소정의 전극 패턴이 형성되어 서로 연결되도록 하는 점에 그 특징이 있다.
여기서, 특히 상기 세라믹 기판의 와이어 캐비티는 다수의 그린시트층을 소정의 패턴으로 펀칭하여 형성하는 점에 그 특징이 있다.
여기서, 특히 상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 점에 그 특징이 있다.
여기서, 특히 상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 점에 그 특징이 있다.
여기서, 특히 상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 점에 그 특징이 있다.
본 발명에 따르면, 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어 본딩에 따른 접촉 불량을 감소시킬 수 있다.
도 1은 종래에 따른 세라믹 LED 패키지의 구조를 개략적으로 도시한 도면.
도 2는 본 발명에 따른 일 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면.
도 3a 내지 도 3e는 본 발명에 따른 일 실시 예의 칩 노출형 LED 패키지의 제조방법을 도시한 도면.
도 4는 본 발명에 따른 또 다른 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 일 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 2에 도시된 바와 같이, 본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴(211a,211b,212a,212b,213a,213b) 및 두 개의 와이어 캐비티(240a,240b)가 형성된 세라믹 기판(210)과, 상기 세라믹 기판(210)상의 와이어 캐비티(240a,240b)가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티(240a,240b)를 통해 상기 세라믹 기판(210)의 전극 패턴(211a,211b,212a,212b,213a,213b)과 각각 도전성 와이어(230a,230b)로 본딩되어 전기적으로 연결된 LED 칩(220)과, 상기 LED 칩(220)이 실장된 세라믹 기판(210)상에 형성된 실리콘 형광체(250)를 포함하여 구성된다. 그리고, 상기 도전성 와이어(230a,230b)가 형성된 상기 와이어 캐비티(240a,240b)에 비전도성 물질로 충진되어 있다.
상기 세라믹 기판(210)은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(greensheet) 층이 하나의 기판을 형성한다. 그리고, 상기 세라믹 기판(210)의 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있으며, 외부와 접속할 수 있는 외부 전극들이 기판의 외부에 형성되며 이러한 외부 전극 단자가 내부의 회로패턴과 전기적으로 연결된다.
이러한 세라믹 기판(210)은 두께 방향으로 관통하도록 두 개의 와이어 캐비티(240a,240b)를 형성하게 된다. 이때, 상기 두 개의 와이어 캐비티(240a,240b) 내에 다수의 그린시트층에서 어느 하나의 그린시트층에는 LED 칩(220)의 양 전극과 연결되도록 전극 패턴(213a,213b)이 소정 부분 노출되어 형성되어 있다.
보다 상세하게는, 상기 와이어 캐비티(240a,240b)는 여러장 적층된 기판에 펀칭 등에 의한 방법으로 수직으로 형성된다. 여기서, 상기 세라믹 기판(210)을 이루는 상기 다수의 그린시트층은 각각 다른 소정 패턴으로 펀칭하여 단차가 생기도록 한다.
또한, 상기 세라믹 기판(210)의 다수의 그린시트층의 전극 패턴은 상기 와이어 캐비티(240a,240b)를 형성할 때 동시에 펀칭하여 소정의 패턴을 형성한 후 도전성 금속 물질을 각 층별로 도포하여 형성할 수 있다. 여기서, 도전성 금속 물질 중에 Ag를 이용하는 것이 바람직하다.
상기 LED 칩(204)은 접착제에 의해 상기 세라믹 기판(210)의 상기 와이어 캐비티(240a,240b)상에 실장되며, 상기 LED 칩(220)의 하부에 마련된 전극은 도전성 와이어(230a,230b)에 의해 상기 세라믹 기판(210)의 와이어 캐비티(240a,240b)내의 전극 패턴(213a,213b)과 서로 전기적으로 연결된다. 이러한 LED 칩(120)은 GaAs 계열 또는 GaN 계열의 LED 칩으로 구성될 수 있다.
즉, 상기 LED 칩(220)이 실장되면 양 전극이 각각 하부로 상기 세라믹 기판(210)내의 와이어 캐비티(240a,240b)를 통해 도전성 와이어(230a,230b)가 연결되도록 본딩한다. 이때, 상기 도전성 와이어(230a,230b)와 본딩되는 전극은 상기 와이어 캐비티(240a,240b) 내에 전극 패턴(213a,213b)이 일부 노출되도록 형성되어 있으며, 전극패턴(213a,213b)은 외부 전극과 전기적으로 연결되어 있다.
상기 도전성 와이어(230a,230b)가 형성된 상기 와이어 캐비티(240a,240b)는 비전도성 물질로 충진하여 경화된다.
상기 실리콘 형광체(250)는 상기 LED 칩(220)이 실장된 결과물상에 상기 세라믹 기판(210)상에 도포된다. 여기서, 상기 실리콘 형광체(250)는 투명수지에 형광체가 혼합된 것으로 이루어지는 것이 바람직하며, 실리콘 형광체(250)는 실리콘과 형광체가 혼합된 것으로 1:0.9 내지 1:1의 혼합비로 혼합되는 것이 바람직하다. 이러한 상기 실리콘 형광체(250)는 경화되도록 한다.
또한, 상기 실리콘 형광체(250)가 경화된 후 형광체가 포함되는 투명수지의 렌즈부(미도시)가 상기 LED 칩(220)을 봉지하도록 형성하게 된다.
도 3a 내지 도 3e는 본 발명에 따른 일 실시 예의 단차를 갖는 세라믹 LED 패키지 형성방법을 도시한 도면이다.
먼저 도 3a에 도시된 바와 같이, 먼저 세라믹 기판(210)에 전극 패턴(211a,211b,212a,212b,213a,213b) 및 와이어 캐비티(240a,240b)를 형성하는 단계가 수행된다.
보다 구체적으로, 상기 세라믹 기판(210)은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층이 하나의 기판을 형성한다. 그리고, 상기 세라믹 기판(210)의 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있으며, 외부와 접속할 수 있는 외부 전극들이 기판의 외부에 형성되며 이러한 외부 전극 단자가 내부의 회로패턴과 전기적으로 연결된다.
이러한 세라믹 기판(210)은 두께 방향으로 관통하도록 두 개의 와이어 캐비티(240a,240b)를 형성하게 된다. 이때, 상기 두 개의 와이어 캐비티(240a,240b) 내에 다수의 그린시트층에서 어느 하나의 그린시트층에는 LED 칩(220)의 양 전극과 연결되도록 전극 패턴(213a,213b)이 소정 부분 노출되어 형성되어 있다.
보다 상세하게는, 상기 와이어 캐비티(240a,240b)는 여러장 적층된 기판에 펀칭 등에 의한 방법으로 수직으로 형성된다. 여기서, 상기 세라믹 기판(210)을 이루는 상기 다수의 그린시트층은 각각 다른 소정 패턴(211a,211b,212a,212b,213a,213b)으로 펀칭하여 단차가 생기도록 한다.
또한, 상기 세라믹 기판(210)의 다수의 그린시트층의 전극 패턴(211a,211b,212a,212b,213a,213b)은 상기 와이어 캐비티(240a,240b)를 형성할 때 동시에 펀칭하여 소정의 패턴을 형성한 후 도전성 금속 물질을 각 층별로 도포하여 형성할 수 있다. 여기서, 도전성 금속 물질 중에 Ag를 이용하는 것이 바람직하다.
그리고, 도 3b에 도시된 바와 같이, 상기 세라믹 기판(210)상에 와이어 캐비티(240a,240b)가 형성된 위치에 대응하여 LED 칩(220)을 실장하는 단계가 형성된다. 상기 LED 칩(220)은 접착제에 의해 상기 세라믹 기판(210)의 상기 와이어 캐비티(240a,240b) 상에 실장되고, 이러한 LED 칩(220)은 GaAs 계열 또는 GaN 계열의 LED 칩으로 구성될 수 있다.
이어서, 도 3c에 도시된 바와 같이, 상기 와이어 캐비티(240a,240b) 내부의 상기 LED 칩(220)의 하부의 전극과 상기 세라믹 기판(210)의 전극 패턴이 서로 전기적으로 연결되도록 도전성 와이어(230a,230b)를 본딩하는 단계가 수행된다. 즉, 상기 LED 칩(204)이 실장되면 양 전극이 각각 하부로 상기 세라믹 기판(210)내의 와이어 캐비티(240a,240b)를 통해 도전성 와이어(230a,230b)가 연결되도록 본딩한다. 이때, 상기 도전성 와이어(230a,230b)와 본딩되는 전극은 상기 와이어 캐비티(240a,240b) 내에 전극 패턴(213a,213b)이 일부 노출되도록 형성되어 있으며, 전극 패턴(213a,213b)은 외부 전극과 전기적으로 연결되어 있다.
다음으로, 도 3d에 도시된 바와 같이, 상기 도전성 와어어(230a,230b) 본딩 후의 상기 와이어 캐비티(240a,240b) 내부를 비도전성 물질로 충진하는 단계가 수행된다.
도 3e에 도시된 바와 같이, 상기 LED 칩(220)이 실장된 결과물상에 형광체를 형성하는 단계가 수행된다.
보다 상세하게는, 상기 LED 칩(220)을 실장한 상기 세라믹 기판(210)상에 상기 실리콘 형광체(250)를 도포하여 경화시키는 단계가 수행된다. 상기 실리콘 형광체(250)는 상기 LED 칩(210)이 실장된 결과물상에 상기 LED 칩(210)을 덮도록 형성되며, LED 칩(210)에서 발광된 빛이 투과될 수 있도록 투명수지에 형광체가 혼합된 것으로 이루어지는 것이 바람직하며, 실리콘 형광체(250)는 실리콘과 형광체가 혼합된 것이 바람직하다. 여기서, 상기 실리콘 형광체(250)을 도포하는 방법은 롤링, 스프레이 및 스퀴징 방식중 어느 하나 방식으로 이루어질 수 있다.
그리고, 상기 실리콘 형광체(250)가 형성된 후, 투명수지의 렌즈부(미도시)를 봉지하는 단계를 더 포함할 수 있다.
따라서, 상기 LED 칩의 도전성 와이어를 세라믹 기판의 하부로 형성함으로써 도전성 와이어의 접촉 불량을 해결할 수 있다.
또한, 도 4는 본 발명에 따른 또 다른 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면이다.
도 4에 도시된 바와 같이, 본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴(411a,411b,412a,412b,413a,413b) 및 하나의 와이어 캐비티(440)가 형성된 세라믹 기판(410)과, 상기 세라믹 기판(410)상의 와이어 캐비티(440)가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티(440)를 통해 상기 세라믹 기판(410)의 전극 패턴(411a,411b,412a,412b,413a,413b)과 각각 도전성 와이어(430a,430b)로 본딩되어 전기적으로 연결된 LED 칩(420)과, 상기 LED 칩(420)이 실장된 세라믹 기판상에 형성된 실리콘 형광체(450)를 포함하여 구성된다. 그리고, 상기 도전성 와이어(430a,430b)가 형성된 상기 와이어 캐비티(440)에 비전도성 물질로 충진되어 있다.
여기서, 상기 한 개의 와이어 캐비티(440)는 상기 세라믹 기판의 중앙부를 관통하도록 형성되어 있으며, 상기 LED 칩(420)은 상기 중앙부에 형성된 와이어 캐비티(440)상에 실장되어 있다. 그리고, 상기 LED 칩(420)의 하부에 형성된 양 전극은 상기 한 개의 와이어 캐비티(440)내에 노출된 각각의 전극 패턴(413a,413b)과 서로 전기적으로 연결되어 있다.
실시 예는 세라믹 기판(410)에 와이어 캐비티(440)를 하나만 형성하는 것을 제외한 구성이 도 2의 실시 예와 동일하므로 여기서 상세한 설명을 생략한다.
또한, 본 실시예에 따른 제조방법도 상기 도 3a 내지 도 3e의 와이어 캐비티를 하나만 형성하는 것을 제외한 방법이 동일하므로 상기 실시 예를 참조하기로 한다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
<도면의 주요부분에 대한 부호의 설명>
210, 410 --- 세라믹 기판
211a, 211b, 212a, 212b, 213a, 213b, 411a, 411b, 412a, 412b, 413a, 413b --- 전극 패턴
220, 420 --- LED 칩
230a, 230b, 430a, 430b --- 도전성 와이어
240a, 240b, 440 --- 와이어 캐비티
250, 450 --- 실리콘 형광체

Claims (8)

  1. 전극 패턴 및 와이어 캐비티가 형성된 세라믹 기판과;
    상기 세라믹 기판상의 와이어 캐비티가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티를 통해 상기 세라믹 기판의 전극 패턴과 각각 도전성 와이어로 본딩되어 전기적으로 연결된 LED 칩과;
    상기 LED 칩이 실장된 세라믹 기판상에 형성된 실리콘 형광체를 포함하는 칩 노출형 LED 패키지.
  2. 제 1항에 있어서,
    상기 도전성 와이어가 형성된 상기 와이어 캐비티를 비전도성 물질로 충진하는 것을 특징으로 하는 칩 노출형 LED 패키지.
  3. 제 1항에 있어서,
    상기 세라믹 기판은 다수의 그린시트층으로 구성되어 있으며, 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있는 것을 특징으로 하는 칩 노출형 LED 패키지.
  4. 제 1항에 있어서,
    상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지.
  5. 제 4항에 있어서,
    상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지.
  6. 제 4항에 있어서,
    상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지.
  7. 세라믹 기판에 전극 패턴 및 와이어 캐비티를 형성하는 단계와;
    상기 세라믹 기판상에 와이어 캐비티가 형성된 위치에 대응하여 LED 칩을 실장하는 단계와;
    상기 와이어 캐비티 내부의 상기 LED 칩의 하부의 전극과 상기 세라믹 기판의 전극 패턴이 전기적으로 연결되도록 도전성 와이어를 본딩하는 단계와;
    상기 도전성 와어어 본딩 후의 상기 와이어 캐비티 내부를 비도전성 물질로 충진하는 단계와;
    상기 LED 칩이 실장된 결과물상에 형광체를 형성하는 단계를 포함하는 칩 노출형 LED 패키지 제조방법.
  8. 7항에 있어서,
    상기 세라믹 기판의 전극 패턴은 다수의 그린시트층에 각각 소정의 전극 패턴이 형성되어 서로 연결되도록 하는 것을 특징으로 하는 칩 노출형 LED 패키지 제조방법.
KR1020160083848A 2016-07-02 2016-07-02 칩 노출형 led 패키지 KR20180003956A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160083848A KR20180003956A (ko) 2016-07-02 2016-07-02 칩 노출형 led 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160083848A KR20180003956A (ko) 2016-07-02 2016-07-02 칩 노출형 led 패키지

Publications (1)

Publication Number Publication Date
KR20180003956A true KR20180003956A (ko) 2018-01-10

Family

ID=60998636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160083848A KR20180003956A (ko) 2016-07-02 2016-07-02 칩 노출형 led 패키지

Country Status (1)

Country Link
KR (1) KR20180003956A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895979B1 (ko) 2018-03-28 2018-09-06 현영길 Led칩 일체형 기판을 구비한 led 등기구
KR102471646B1 (ko) 2022-05-24 2022-11-28 (주)동영 Led 등기구

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895979B1 (ko) 2018-03-28 2018-09-06 현영길 Led칩 일체형 기판을 구비한 led 등기구
KR102471646B1 (ko) 2022-05-24 2022-11-28 (주)동영 Led 등기구

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
US7985980B2 (en) Chip-type LED and method for manufacturing the same
US20100084683A1 (en) Light emitting diode package and fabricating method thereof
CN102447046B (zh) 发光二极管封装结构及其制作方法
CN102646777A (zh) 发光器件封装件及其制造方法
US20150192281A1 (en) Light emission device, and illumination device
KR20090080609A (ko) 양면 발광 소자 패키지 및 그 제조 방법
TWI536617B (zh) 發光二極體燈條及其製造方法
JP6487626B2 (ja) 半導体装置
US20130001623A1 (en) Light-emitting apparatus and manufacturing method thereof
CN103378274A (zh) 发光装置及其制造方法
KR101300138B1 (ko) 발광칩 패키지
KR20180003956A (ko) 칩 노출형 led 패키지
JP5730711B2 (ja) 発光装置
US20080042157A1 (en) Surface mount light emitting diode package
US20090108267A1 (en) Composite light-emitting-diode packaging structure
CN107331737B (zh) 一种led封装方法
JP2016021554A (ja) Ｌｅｄ発光装置
JP2011129632A (ja) 半導体発光装置
KR20070040856A (ko) 가변저항이 형성된 ｌｅｄ 패키지
JP5829316B2 (ja) 発光装置およびその製造方法
KR20130077069A (ko) Ｌｅｄ 패키지의 제조방법
KR20120018605A (ko) Ｌｅｄ 패키지 및 그 제조 방법
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
KR20130077065A (ko) 칩 노출형 ｌｅｄ 패키지 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant