KR20180000156A - Solar cell and method for fabricating the same - Google Patents

Solar cell and method for fabricating the same Download PDF

Info

Publication number
KR20180000156A
KR20180000156A KR1020160077968A KR20160077968A KR20180000156A KR 20180000156 A KR20180000156 A KR 20180000156A KR 1020160077968 A KR1020160077968 A KR 1020160077968A KR 20160077968 A KR20160077968 A KR 20160077968A KR 20180000156 A KR20180000156 A KR 20180000156A
Authority
KR
South Korea
Prior art keywords
insulating layer
substrate
layer
electrode
conductive paste
Prior art date
Application number
KR1020160077968A
Other languages
Korean (ko)
Other versions
KR102403698B1 (en
Inventor
임종근
안진형
김문석
강현신
윤산일
Original Assignee
현대중공업그린에너지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업그린에너지 주식회사 filed Critical 현대중공업그린에너지 주식회사
Priority to KR1020160077968A priority Critical patent/KR102403698B1/en
Publication of KR20180000156A publication Critical patent/KR20180000156A/en
Application granted granted Critical
Publication of KR102403698B1 publication Critical patent/KR102403698B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell capable of alleviating local shunting by providing a short-circuit electrode on the front surface of the solar cell and a method of manufacturing the same. The solar cell according to the present invention includes a substrate of a first conductivity type having an emitter layer of a second conductivity type; an insulating layer provided on the substrate; a front electrode provided on the insulating layer and touching the emitter layer; and a plurality of shorting electrodes provided on at least one among the insulating layer and the front electrode, penetrating the insulating layer and the emitter layer, and touching the first conductive semiconductor layer in the substrate.

Description

태양전지 및 그 제조방법{Solar cell and method for fabricating the same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell,

본 발명은 태양전지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 태양전지의 전면에 단락전극을 구비시킴으로써 국부적 단락현상(local shunting)을 완화시킬 수 있는 태양전지 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a solar cell capable of alleviating local shunting by providing a short-circuit electrode on the front surface of the solar cell and a method of manufacturing the same.

태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 실리콘 기판 내부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다. A solar cell is a core element of solar power generation that converts sunlight directly into electricity. Basically, it is a diode made of p-n junction. When solar light is converted into electricity by a solar cell, when sunlight enters the silicon substrate of the solar cell, an electron-hole pair is generated. By the electric field, the electrons move to the n layer and the holes move to the p layer Photovoltaic power is generated between the pn junctions. When both ends of the solar cell are connected to each other, a current flows and the power can be produced.

일반적인 태양전지의 구조를 살펴보면, 도 1에 도시한 바와 같이 p형 기판(110)의 상부측에 n형 에미터층(120)이 구비되고, n형 에미터층(120) 상에는 반사방지막(130)이 구비된다. 또한, 기판(110) 전면 상에는 n형 에미터층(120)과 연결되는 전면전극(140)이 구비되며, 기판(110) 후면 상에는 후면전극(150)이 구비된다. 광전변환에 의해 생성된 전자는 n형 에미터층(120)을 통해 전면전극(140)으로 이동되고, 정공은 후면전극(150)으로 이동된다. 1, an n-type emitter layer 120 is provided on an upper side of a p-type substrate 110, and an anti-reflection film 130 is formed on an n-type emitter layer 120 Respectively. A front electrode 140 connected to the n-type emitter layer 120 is provided on the front surface of the substrate 110 and a rear electrode 150 is provided on the rear surface of the substrate 110. The electrons generated by the photoelectric conversion are transferred to the front electrode 140 through the n-type emitter layer 120, and the holes are transferred to the rear electrode 150.

한편, 태양전지의 표면 상에 이물질이 존재하면 역전압이 발생되고, 해당 부위가 단락 지점(shunt path)이면 역전압에 의한 열이 집중되는 이른 바, 국부적 단락현상(local shunting)이 유발된다. 이와 같은 국부적 단락현상은 태양전지 모듈의 출력을 저하시킬 뿐만 아니라 태양전지 셀을 손상시키는 요인으로 작용한다. On the other hand, if a foreign substance is present on the surface of the solar cell, a reverse voltage is generated, and if the corresponding part is a shunt path, heat due to the reverse voltage is concentrated, which causes local shunting. Such a local short circuit not only degrades the output of the solar cell module but also damages the solar cell.

한국등록특허 제1371865호Korea Patent No. 1371865

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 태양전지의 전면에 단락전극을 구비시킴으로써 국부적 단락현상(local shunting)을 완화시킬 수 있는 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a solar cell capable of alleviating local shunting by providing a short- .

상기의 목적을 달성하기 위한 본 발명에 따른 태양전지는 제 2 도전형의 에미터층을 구비하는 제 1 도전형의 기판; 상기 기판 상에 구비된 절연층; 상기 절연층 상에 구비되어 에미터층과 접촉하는 전면전극; 및 상기 절연층과 전면전극 중 적어도 어느 한 곳 이상에 구비되며, 상기 절연층 및 에미터층을 관통하여 기판 내부의 제 1 도전형의 반도체층과 접촉하는 복수의 단락전극을 포함하여 이루어지는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a solar cell comprising: a substrate of a first conductivity type having an emitter layer of a second conductivity type; An insulating layer provided on the substrate; A front electrode provided on the insulating layer and in contact with the emitter layer; And a plurality of shorting electrodes provided on at least one of the insulating layer and the front electrode and contacting the first conductive semiconductor layer in the substrate through the insulating layer and the emitter layer. do.

상기 복수의 단락전극은 직선, 대쉬(dash), 점(dot) 중 어느 한 형태 또는 이들이 혼재된 형태로 이격하여 배치된다. 또한, 상기 절연층은 반사방지막 또는 패시베이션층이다. The plurality of short-circuit electrodes may be arranged in a shape of a straight line, a dash, a dot, or a mixture thereof. The insulating layer is an antireflection film or a passivation layer.

본 발명에 따른 태양전지의 제조방법은 제 2 도전형의 에미터층을 구비하는 제 1 도전형의 기판을 준비하는 단계; 상기 기판 전면 상에 절연층을 형성하는 단계; 상기 절연층 상에 전면전극 형성을 위한 제 1 도전형 페이스트를 도포하는 단계; 상기 절연층과 제 1 도전성페이스트 중 적어도 어느 한 곳 이상에 단락전극 형성을 위한 제 2 도전형 페이스트를 도포하는 단계; 및 기판을 소성하여 전면전극 및 단락전극을 형성하는 단계;를 포함하여 이루어지며, 상기 전면전극은 상기 절연층을 관통하여 상기 에미터층과 접촉하며, 상기 단락전극은 상기 절연층 및 에미터층을 관통하여 기판 내부의 제 1 도전형의 반도체층과 접촉하는 것을 특징으로 한다. A method of manufacturing a solar cell according to the present invention includes the steps of: preparing a substrate of a first conductivity type having an emitter layer of a second conductivity type; Forming an insulating layer on the front surface of the substrate; Applying a first conductive type paste for forming front electrodes on the insulating layer; Applying a second conductive type paste for forming a short-circuit electrode to at least one of the insulating layer and the first conductive paste; And forming a front electrode and a shorting electrode by firing the substrate, wherein the front electrode penetrates the insulating layer to contact the emitter layer, and the shorting electrode penetrates the insulating layer and the emitter layer And is in contact with the first conductive type semiconductor layer inside the substrate.

상기 제 1 도전성 페이스트 및 제 2 도전성 페이스트 내에는 소성시 절연층 또는 기판을 관통할 수 있는 유리프릿이 포함되며, 제 1 도전성 페이스트에는 절연층을 관통할 수 있는 양의 유리프릿이 포함되며, 상기 제 2 도전성 페이스트에는 절연층 및 에미터층을 관통할 수 있는 양의 유리프릿이 포함된다. Wherein the first conductive paste and the second conductive paste include a glass frit that can pass through an insulating layer or a substrate when firing, the first conductive paste includes a glass frit having an amount capable of passing through the insulating layer, The second conductive paste includes an insulating layer and an amount of glass frit that can penetrate through the emitter layer.

상기 제 2 도전성 페이스트는 기판의 평면 기준으로, 직선, 대쉬(dash), 점(dot) 중 어느 하나 또는 이들이 혼재된 형태로 이격하여 도포된다. The second conductive paste may be coated on the surface of the substrate in a form of a line, a dash, a dot, or a mixture thereof.

본 발명에 따른 태양전지 및 그 제조방법은 다음과 같은 효과가 있다. The solar cell and the manufacturing method thereof according to the present invention have the following effects.

기판 전면에 n형 에미터층을 관통하여 기판 내부의 p형 반도체층과 접촉하는 복수의 단락전극이 구비됨에 따라, 역전압으로 인한 열 발생시 복수의 단락전극으로 열을 분산시킬 수 있어 국부적 단락현상(local shunting)을 완화시킬 수 있게 된다. Type semiconductor layer through the n-type emitter layer on the entire surface of the substrate, heat can be dispersed into a plurality of short-circuit electrodes when a heat is generated due to a reverse voltage, so that a local short circuit phenomenon local shunting) can be mitigated.

도 1은 종래 기술에 따른 태양전지의 구성도.
도 2는 본 발명의 일 실시예에 따른 태양전지의 구성도.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 태양전지의 제조방법을 설명하기 위한 공정 참고도.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 단락전극을 나타낸 참고도. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of a conventional solar cell.
2 is a schematic view of a solar cell according to an embodiment of the present invention;
3A to 3D are process reference views for explaining a method of manufacturing a solar cell according to an embodiment of the present invention.
4A to 4F are reference views showing a shorting electrode according to an embodiment of the present invention.

본 발명은 태양전지의 전면측에 단락전극을 구비시킴으로써 국부적 단락현상(local shunting)을 완화시키는 기술을 제시한다. The present invention provides a technique for mitigating local shunting by providing a shorting electrode on the front side of a solar cell.

'발명의 배경이 되는 기술'에서 언급한 바와 같이, 국부적 단락현상(local shunting)은 이물질 등에 의한 발생된 역전압 현상과 단락 현상이 결합되어 열이 집중되는 현상을 일컬으며, 이와 같은 국부적 단락현상은 태양전지 모듈의 출력 저하를 넘어 태양전지를 손상시키는 요인으로 작용한다. As described in the Background of the Invention, local shunting refers to a phenomenon in which heat is concentrated due to a reverse voltage phenomenon caused by a foreign substance and a short circuit phenomenon, and such a local short circuit phenomenon Is a factor that damages the solar cell beyond the output decrease of the solar cell module.

본 발명은 태양전지의 전면측에 인위적으로 복수의 단락전극으로 구비시킴으로써 이물질 등에 의한 발생된 역전압 현상과 단락 현상이 결합되어 열이 발생되면 해당 열이 복수의 단락전극으로 분산되도록 한다. The present invention is artificially provided with a plurality of short-circuit electrodes on the front surface side of a solar cell, so that a reverse voltage phenomenon generated by a foreign substance or the like is combined with a short-circuit phenomenon so that heat is dispersed into a plurality of short-circuit electrodes.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 태양전지 및 그 제조방법을 상세히 설명하기로 한다. Hereinafter, a solar cell and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 2를 참조하면, 본 발명의 일 실시예에 따른 태양전지는 제 1 도전형의 불순물 예를 들어, p형 불순물 이온이 도핑된 p형 실리콘 기판(210)을 구비한다. Referring to FIG. 2, a solar cell according to an embodiment of the present invention includes a p-type silicon substrate 210 doped with a first conductivity type impurity, for example, p-type impurity ions.

상기 기판(210)의 상부측에는 제 2 도전형의 불순물 예를 들어, n형 불순물 이온이 도핑된 n형 에미터층(220)이 구비된다. 또한, 상기 n형 에미터층(220) 상부의 기판(210) 전면 상에는 절연층(230)이 구비되며, 상기 절연층(230) 상에는 n형 에미터층(220)과 전기적으로 연결되는 전면전극(240)이 구비된다. 이와 함께, 상기 기판(210) 후면 상에는 후면전극(260)이 구비된다. 여기서, 상기 절연층(230)은 반사방지막 또는 패시베이션층을 의미한다. On the upper side of the substrate 210, an n-type emitter layer 220 doped with an impurity of the second conductivity type, for example, n-type impurity ions, is provided. An insulation layer 230 is formed on the front surface of the substrate 210 on the n-type emitter layer 220. A front electrode 240 electrically connected to the n-type emitter layer 220 is formed on the insulation layer 230. [ . In addition, a rear electrode 260 is provided on the rear surface of the substrate 210. Here, the insulating layer 230 refers to an anti-reflection layer or a passivation layer.

상기 전면전극(240)은 세부적으로, 핑거전극(241)과 버스바전극(242)으로 구분된다. 상기 핑거전극(241)은 기판(210) 전면 상에 일정 간격으로 배치되어 n형 에미터층(220)의 캐리어(carrier)를 수집하며, 상기 버스바전극(242)은 상기 핑거전극(241)과 직교하는 방향으로 배치되어 핑거전극(241)에 의해 수집된 캐리어를 인터커넥터(interconnector)(도시하지 않음)를 통해 외부의 캐패시터 등으로 전달하는 역할을 한다. The front electrode 240 is divided into a finger electrode 241 and a bus bar electrode 242 in detail. The finger electrodes 241 are arranged at predetermined intervals on the front surface of the substrate 210 to collect carriers of the n-type emitter layer 220. The bus bar electrodes 242 are connected to the finger electrodes 241, And is arranged to be orthogonal to each other and to transfer the carriers collected by the finger electrodes 241 to an external capacitor or the like via an interconnector (not shown).

한편, 상기 기판(210) 전면에는 국부적 단락현상(local shunting)을 완화시키기 위한 복수의 단락전극(250)이 구비된다. 상기 단락전극(250)은 절연층(230) 또는 전면전극(240) 상에 구비되며, p형 기판(210)의 p형 반도체층과 전기적으로 연결되는 형태를 이룬다. Meanwhile, a plurality of short-circuit electrodes 250 are provided on the front surface of the substrate 210 to mitigate local shunting. The shorting electrode 250 is provided on the insulating layer 230 or the front electrode 240 and electrically connected to the p-type semiconductor layer of the p-type substrate 210.

상기 단락전극(250)이 절연층(230) 상에 구비되는 경우, 상기 단락전극(250)은 절연층(230) 및 n형 에미터층(220)을 관통하여 n형 에미터층(220) 하부에 위치한 p형 기판(210) 즉, p형 반도체층과 접촉하는 형태를 이룬다. 또한, 상기 단락전극(250)이 전면전극(240) 즉, 핑거전극(241) 또는 버스바전극(242) 상에 구비되는 경우, 상기 단락전극(250)은 전면전극(240), 절연층(230) 및 n형 에미터층(220)을 관통하여 n형 에미터층(220) 하부에 위치한 p형 기판(210)의 p형 반도체층과 접촉하는 형태를 이룬다. When the shorting electrode 250 is provided on the insulating layer 230, the shorting electrode 250 penetrates the insulating layer 230 and the n-type emitter layer 220 and is disposed under the n-type emitter layer 220 Type substrate 210, that is, the p-type semiconductor layer. When the shorting electrode 250 is provided on the front electrode 240, that is, on the finger electrode 241 or the bus bar electrode 242, the shorting electrode 250 is electrically connected to the front electrode 240, Type emitter layer 220 and the p-type semiconductor layer 210 disposed below the n-type emitter layer 220 through the n-type emitter layer 220 and the n-type emitter layer 220, respectively.

이물질 등으로 인해 역전압이 발생됨과 함께 태양전지에 존재하는 단락지점(shunt path)에 단락 현상이 발생되더라도 단락지점뿐만 아니라 상기 복수의 단락전극(250)에 열이 분산됨에 따라, 단락지점에 열이 집중되는 국부적 단락현상(local shunting)을 완화시킬 수 있게 된다. Even if short-circuit phenomenon occurs in the shunt path present in the solar cell, heat is dispersed in the short-circuit electrode 250 as well as in the short-circuit electrode 250, Thereby alleviating the local shunting that is concentrated.

상기 복수의 단락전극(250)은 다양한 형태로 구성할 수 있다. 전술한 바와 같이 절연층(230), 핑거전극(241), 버스바전극(242) 중 어느 한 곳에 구비되거나, 절연층(230), 핑거전극(241), 버스바전극(242) 중 적어도 어느 한 곳 이상에 구비될 수 있다. The plurality of short-circuit electrodes 250 may be formed in various shapes. At least one of the insulating layer 230, the finger electrode 241, and the bus bar electrode 242 may be provided at any one of the insulating layer 230, the finger electrode 241, and the bus bar electrode 242, It can be provided in more than one place.

또한, 기판(210) 전면의 평면 기준으로, 상기 단락전극(250)은 직선 형태를 이루거나 대쉬(dash) 또는 점(dot) 형태를 이룰 수 있다. 이와 같은 직선, 대쉬, 점 형태의 단락전극(250)은 절연층(230), 핑거전극(241), 버스바전극(242) 중 적어도 어느 한 곳 이상에 이격, 배치된다(도 4a 내지 도 4f 참조). In addition, the shorting electrode 250 may have a straight line shape or a dash or dot shape on the plane of the front surface of the substrate 210. The short-circuit electrodes 250 in a straight line, a dash, and a dot shape are spaced apart from each other by at least one of the insulating layer 230, the finger electrodes 241, and the bus bar electrodes 242 (Figs. 4A to 4F Reference).

이상, 본 발명의 일 실시예에 따른 태양전지에 대해 설명하였다. 다음으로, 본 발명의 일 실시예에 따른 태양전지의 제조방법에 대해 설명하기로 한다. The solar cell according to one embodiment of the present invention has been described above. Next, a method of manufacturing a solar cell according to an embodiment of the present invention will be described.

먼저, 도 3a에 도시한 바와 같이 태양전지 기판(210)을 준비한다. First, a solar cell substrate 210 is prepared as shown in FIG. 3A.

상기 기판(210)은 제 1 도전형(예를 들어, p형)의 실리콘 기판(210)이며, 상기 기판(210)의 표면부에는 제 2 도전형(예를 들어, n형)의 에미터층(220)이 구비된다. 또한, 상기 기판(210)의 전면 상에는 절연층(230)이 구비되며, 상기 절연층(230)은 반사방지막 또는 패시베이션층을 의미한다. The substrate 210 is a silicon substrate 210 of a first conductivity type (for example, p-type), and the emitter layer 210 of the second conductivity type (for example, n-type) (Not shown). Also, an insulating layer 230 is provided on the front surface of the substrate 210, and the insulating layer 230 is an anti-reflection layer or a passivation layer.

태양전지 기판(210)이 준비된 상태에서, 상기 절연층(230) 상에 전면전극(240) 형성을 위한 제 1 도전성 페이스트(10)를 도포한다(도 3b 참조). 상기 제 1 도전성 페이스트(10)가 도포되는 영역은 핑거전극(241) 및 버스바전극(242)이 형성될 영역이며, 핑거전극(241) 영역과 버스바전극(242) 영역에 순차적으로 제 1 도전성 페이스트(10)를 도포할 수 있다. The first conductive paste 10 for forming the front electrode 240 is coated on the insulating layer 230 in a state where the solar cell substrate 210 is prepared (see FIG. 3B). The area where the first conductive paste 10 is applied is a region where the finger electrode 241 and the bus bar electrode 242 are to be formed and the first conductive paste 10 is applied sequentially to the finger electrode 241 region and the bus bar electrode 242 region. The conductive paste 10 can be applied.

또한, 상기 제 1 도전성 페이스트(10)는 스크린 인쇄법을 통해 도포될 수 있으며, 상기 제 1 도전성 페이스트(10)는 도전성 물질과 유리프릿(glass frit)을 포함하여 이루어진다. 상기 도전성 물질은 Ag 등의 금속성분이며, 상기 유리프릿은 후속의 소성 공정시 용융되는 특성을 갖는다. The first conductive paste 10 may be applied by a screen printing method, and the first conductive paste 10 may include a conductive material and a glass frit. The conductive material is a metal component such as Ag, and the glass frit has a characteristic of being melted in a subsequent firing step.

전면전극(240)이 형성될 영역에 제 1 도전성 페이스트(10)가 도포된 상태에서, 단락전극(250) 형성을 위한 제 2 도전성 페이스트(20)를 도포한다(도 3c 참조). 상기 제 2 도전성 페이스트(20)는 상기 절연층(230) 상에 도포되거나 상기 제 1 도전성 페이스트(10) 상에 도포될 수 있다. 즉, 상기 제 2 도전성 페이스트(20)는 절연층(230), 핑거전극(241)이 형성될 영역, 버스바전극(242)이 형성될 영역 중 적어도 어느 한 곳 이상에 도포될 수 있다. 또한, 상기 제 2 도전성 페이스트(20)는 기판(210)의 평면 기준으로, 직선, 대쉬(dash), 점(dot) 중 어느 하나 또는 이들이 혼재된 형태로 이격하여 도포된다. A second conductive paste 20 for forming the shorting electrode 250 is applied in a state where the first conductive paste 10 is applied to the area where the front electrode 240 is to be formed. The second conductive paste 20 may be applied on the insulating layer 230 or may be applied on the first conductive paste 10. That is, the second conductive paste 20 may be applied to at least one of the insulating layer 230, the area where the finger electrode 241 is formed, and the area where the bus bar electrode 242 is formed. The second conductive paste 20 is coated on the substrate 210 in a form of a line, a dash, a dot, or a mixture thereof.

제 2 도전성 페이스트(20)는 제 1 도전성 페이스트(10)와 마찬가지로 스크린 인쇄법을 통해 인쇄할 수 있다. 또한, 제 2 도전성 페이스트(20)에는 제 1 도전성 페이스트(10)와 마찬가지로 Ag와 같은 도전성 물질이 포함되어 있다. The second conductive paste 20 can be printed by a screen printing method like the first conductive paste 10. In addition, the second conductive paste 20 includes a conductive material such as Ag in the same manner as the first conductive paste 10.

한편, 제 1 도전성 페이스트(10)와 제 2 도전성 페이스트(20)를 구성함에 있어서, 유리프릿의 양이 조절되어야 한다. 상기 제 1 도전성 페이스트(10)와 제 2 도전성 페이스트(20)는 후속의 소성 공정에 의해 각각 전면전극(240)과 단락전극(250)으로 변환되고 기판(210)의 일부를 침투한 형태를 이루게 되는데, 기판(210)으로의 침투를 가능하게 하는 것은 제 1 도전성 페이스트(10)와 제 2 도전성 페이스트(20)에 포함되어 있는 유리프릿 성분 때문이다. 소성시 유리프릿은 용융되어 기판(210) 내부로 침투되며, 도전성 페이스트 내의 도전성 물질은 용융된 유리프릿과 함께 기판(210) 내부로 침투된다. On the other hand, in constituting the first conductive paste 10 and the second conductive paste 20, the amount of the glass frit should be controlled. The first conductive paste 10 and the second conductive paste 20 are converted into the front electrode 240 and the shorting electrode 250 by a subsequent firing process and penetrate a part of the substrate 210 It is because of the glass frit component contained in the first conductive paste 10 and the second conductive paste 20 that allows penetration into the substrate 210. During firing, the glass frit is melted and penetrated into the substrate 210, and the conductive material in the conductive paste penetrates into the substrate 210 together with the fused glass frit.

본 발명에 있어서, 전면전극(240)은 그 하단이 n형 에미터층(220)과 접촉하는 반면, 단락전극(250)은 그 하단이 p형 기판(210)의 p형 반도체층에 접촉되도록 설계된다. 즉, 전면전극(240)이 절연층(230)을 관통하여 n형 에미터층(220)과 접촉하는 반면, 단락전극(250)은 절연층(230) 및 n형 에미터층(220)을 모두 관통하여 p형 반도체층과 접촉하는 구조를 이룬다. In the present invention, the bottom electrode of the front electrode 240 is in contact with the n-type emitter layer 220, while the bottom electrode of the shorting electrode 250 is designed to be in contact with the p-type semiconductor layer of the p- do. That is, the front electrode 240 penetrates the insulating layer 230 and contacts the n-type emitter layer 220 while the shorting electrode 250 penetrates both the insulating layer 230 and the n-type emitter layer 220 And is in contact with the p-type semiconductor layer.

전면전극(240)과 단락전극(250)의 기판(210) 침투 깊이를 서로 다르게 하기 위해서는, 제 1 도전성 페이스트(10)와 제 2 도전성 페이스트(20) 각각에 포함되는 유리프릿의 양을 달리 해야 한다. 기판(210) 침투 깊이가 전면전극(240)보다 큰 단락전극(250)을 형성하기 위해서는 제 1 도전성 페이스트(10)에 비해 제 2 도전성 페이스트(20)에 포함되는 유리프릿이 양이 커야 함은 당연하다. The amounts of glass frit included in each of the first conductive paste 10 and the second conductive paste 20 must be different from each other in order to make the penetration depths of the front electrode 240 and the shorting electrode 250 different from each other. do. The amount of the glass frit included in the second conductive paste 20 must be larger than that of the first conductive paste 10 in order to form the shorting electrode 250 having a penetration depth greater than that of the front electrode 240 Of course.

본 발명에 있어서, 제 1 도전성 페이스트(10)와 제 2 도전성 페이스트(20) 각각에 포함되는 유리프릿의 양을 특정하지는 않으나, 제 1 도전성 페이스트(10)에 포함되는 유리프릿의 양은 절연층(230)을 관통하여 n형 에미터층(220)과 접촉이 가능한 정도의 양으로 정의하고, 제 1 도전성 페이스트(10)에 포함되는 유리프릿의 양은 절연층(230) 및 n형 에미터층(220)을 관통하여 p형 기판(210)의 p형 반도체층과 접촉이 가능한 정도의 양으로 정의한다. In the present invention, the amount of the glass frit contained in each of the first conductive paste 10 and the second conductive paste 20 is not specified, Type emitter layer 220 and the amount of the glass frit included in the first conductive paste 10 is defined by the amount of the insulating layer 230 and the n-type emitter layer 220, Type semiconductor layer of the p-type substrate 210. The p-type semiconductor layer 210 is formed on the p-

제 1 도전성 페이스트(10) 및 제 2 도전성 페이스트(20)가 도포된 상태에서, 소성 공정을 진행한다(도 3d 참조). 소성에 의해 제 1 도전성 페이스트(10)에 포함되어 있는 유리프릿이 용융되며, 제 1 도전성 페이스트(10)의 도전성 물질은 용융된 유리프릿과 함께 절연층(230)을 관통하여 n형 에미터층(220)과 접촉하게 되며, 이와 같은 소성을 통해 에미터층(220)과 접촉하는 전면전극(240) 즉, 핑거전극(241)과 버스바전극(242)이 완성된다. With the first conductive paste 10 and the second conductive paste 20 applied, the firing process proceeds (see FIG. 3D). The glass frit contained in the first conductive paste 10 is melted by firing and the conductive material of the first conductive paste 10 passes through the insulating layer 230 together with the melted glass frit to form the n-type emitter layer The front electrode 240, that is, the finger electrode 241 and the bus bar electrode 242, are brought into contact with the emitter layer 220 through the firing.

제 1 도전성 페이스트(10)가 전면전극(240)으로 변환됨과 함께, 소성에 의해 제 2 도전성 페이스트(20)에 포함되어 있는 유리프릿이 용융되며, 제 2 도전성 페이스트(20)의 도전성 물질은 용융된 유리프릿과 함께 절연층(230) 및 n형 에미터층(220)을 관통하여 p형 기판(210)의 p형 반도체층과 접촉하게 되며, 이와 같은 소성을 통해 p형 반도체층과 접촉하는 단락전극(250)이 완성된다. The first conductive paste 10 is converted into the front electrode 240 and the glass frit contained in the second conductive paste 20 is melted by firing and the conductive material of the second conductive paste 20 is melted Type semiconductor layer of the p-type substrate 210 through the insulating layer 230 and the n-type emitter layer 220 together with the glass frit which is in contact with the p- The electrode 250 is completed.

10 : 제 1 도전성 페이스트 20 : 제 2 도전성 페이스트
210 : 기판 220 : 에미터층
230 : 절연층 240 : 전면전극
241 : 핑거전극 242 : 버스바전극
250 : 단락전극 260 : 후면전극10: first conductive paste 20: second conductive paste
210: substrate 220: emitter layer
230: insulating layer 240: front electrode
241: finger electrode 242: bus bar electrode
250: shorting electrode 260: rear electrode

Claims (7)

제 2 도전형의 에미터층을 구비하는 제 1 도전형의 기판;
상기 기판 상에 구비된 절연층;
상기 절연층 상에 구비되어 에미터층과 접촉하는 전면전극; 및
상기 절연층과 전면전극 중 적어도 어느 한 곳 이상에 구비되며, 상기 절연층 및 에미터층을 관통하여 기판 내부의 제 1 도전형의 반도체층과 접촉하는 복수의 단락전극을 포함하여 이루어지는 것을 특징으로 하는 태양전지.
A substrate of a first conductivity type having an emitter layer of a second conductivity type;
An insulating layer provided on the substrate;
A front electrode provided on the insulating layer and in contact with the emitter layer; And
And a plurality of shorting electrodes provided in at least one of the insulating layer and the front electrode and contacting the first conductive semiconductor layer in the substrate through the insulating layer and the emitter layer. Solar cells.
제 1 항에 있어서, 상기 복수의 단락전극은 직선, 대쉬(dash), 점(dot) 중 어느 한 형태 또는 이들이 혼재된 형태로 이격하여 배치되는 것을 특징으로 하는 태양전지.
The solar cell according to claim 1, wherein the plurality of shorting electrodes are arranged in a shape of a straight line, a dash, a dot, or a mixed form thereof.
제 1 항에 있어서, 상기 절연층은 반사방지막 또는 패시베이션층인 것을 특징으로 하는 태양전지.
The solar cell according to claim 1, wherein the insulating layer is an antireflection film or a passivation layer.
제 2 도전형의 에미터층을 구비하는 제 1 도전형의 기판을 준비하는 단계;
상기 기판 전면 상에 절연층을 형성하는 단계;
상기 절연층 상에 전면전극 형성을 위한 제 1 도전형 페이스트를 도포하는 단계;
상기 절연층과 제 1 도전성페이스트 중 적어도 어느 한 곳 이상에 단락전극 형성을 위한 제 2 도전형 페이스트를 도포하는 단계; 및
기판을 소성하여 전면전극 및 단락전극을 형성하는 단계;를 포함하여 이루어지며,
상기 전면전극은 상기 절연층을 관통하여 상기 에미터층과 접촉하며, 상기 단락전극은 상기 절연층 및 에미터층을 관통하여 기판 내부의 제 1 도전형의 반도체층과 접촉하는 것을 특징으로 하는 태양전지의 제조방법.
Preparing a substrate of a first conductivity type having an emitter layer of a second conductivity type;
Forming an insulating layer on the front surface of the substrate;
Applying a first conductive type paste for forming front electrodes on the insulating layer;
Applying a second conductive type paste for forming a short-circuit electrode to at least one of the insulating layer and the first conductive paste; And
And baking the substrate to form a front electrode and a shorting electrode,
Wherein the front electrode is in contact with the emitter layer through the insulating layer and the shorting electrode is in contact with the first conductive semiconductor layer in the substrate through the insulating layer and the emitter layer. Gt;
제 4 항에 있어서, 상기 제 1 도전성 페이스트 및 제 2 도전성 페이스트 내에는 소성시 절연층 또는 기판을 관통할 수 있는 유리프릿이 포함되며,
제 1 도전성 페이스트에는 절연층을 관통할 수 있는 양의 유리프릿이 포함되며, 상기 제 2 도전성 페이스트에는 절연층 및 에미터층을 관통할 수 있는 양의 유리프릿이 포함되는 것을 특징으로 하는 태양전지의 제조방법.
The method of claim 4, wherein the first conductive paste and the second conductive paste include a glass frit that can pass through an insulating layer or a substrate during firing,
Wherein the first conductive paste includes an amount of glass frit capable of penetrating through the insulating layer and the second conductive paste includes an insulating layer and an amount of glass frit capable of penetrating through the emitter layer Gt;
제 4 항에 있어서, 상기 제 2 도전성 페이스트는 기판의 평면 기준으로, 직선, 대쉬(dash), 점(dot) 중 어느 하나 또는 이들이 혼재된 형태로 이격하여 도포되는 것을 특징으로 하는 태양전지의 제조방법.
5. The manufacturing method of a solar cell according to claim 4, wherein the second conductive paste is applied in a form of a line, a dash, a dot, or a mixture of the first conductive paste and the second conductive paste, Way.
제 4 항에 있어서, 상기 절연층은 반사방지막 또는 패시베이션층인 것을 특징으로 하는 태양전지의 제조방법. 5. The method of manufacturing a solar cell according to claim 4, wherein the insulating layer is an antireflection film or a passivation layer.
KR1020160077968A 2016-06-22 2016-06-22 Solar cell and method for fabricating the same KR102403698B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160077968A KR102403698B1 (en) 2016-06-22 2016-06-22 Solar cell and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160077968A KR102403698B1 (en) 2016-06-22 2016-06-22 Solar cell and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20180000156A true KR20180000156A (en) 2018-01-02
KR102403698B1 KR102403698B1 (en) 2022-05-30

Family

ID=61004370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160077968A KR102403698B1 (en) 2016-06-22 2016-06-22 Solar cell and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102403698B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100107258A (en) * 2009-03-25 2010-10-05 엘지전자 주식회사 Sollar cell and fabrication method thereof
JP2011222822A (en) * 2010-04-12 2011-11-04 Fujifilm Corp Solar battery module and manufacturing method thereof
KR20120003637A (en) * 2010-07-05 2012-01-11 현대중공업 주식회사 Solar cell and method for fabricating the same
KR20120063735A (en) * 2010-12-08 2012-06-18 현대중공업 주식회사 Solar cell and method for fabricating the same
JP5111063B2 (en) * 2007-11-12 2012-12-26 シャープ株式会社 Photoelectric conversion element and manufacturing method thereof
KR101371865B1 (en) 2012-10-16 2014-03-10 현대중공업 주식회사 Front electrode structure of solar cell and fabricating method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111063B2 (en) * 2007-11-12 2012-12-26 シャープ株式会社 Photoelectric conversion element and manufacturing method thereof
KR20100107258A (en) * 2009-03-25 2010-10-05 엘지전자 주식회사 Sollar cell and fabrication method thereof
JP2011222822A (en) * 2010-04-12 2011-11-04 Fujifilm Corp Solar battery module and manufacturing method thereof
KR20120003637A (en) * 2010-07-05 2012-01-11 현대중공업 주식회사 Solar cell and method for fabricating the same
KR20120063735A (en) * 2010-12-08 2012-06-18 현대중공업 주식회사 Solar cell and method for fabricating the same
KR101371865B1 (en) 2012-10-16 2014-03-10 현대중공업 주식회사 Front electrode structure of solar cell and fabricating method thereof

Also Published As

Publication number Publication date
KR102403698B1 (en) 2022-05-30

Similar Documents

Publication Publication Date Title
KR101387718B1 (en) Solar cell and method for manufactruing the same
KR100953618B1 (en) Solar cell
KR101699310B1 (en) Solar cell and method for manufacturing the same
KR101612133B1 (en) Metal Wrap Through type solar cell and method for fabricating the same
WO2015114922A1 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
KR20120131277A (en) Back contact solar cell module
JP5667280B2 (en) Solar cell and manufacturing method thereof
KR101275576B1 (en) Solar cell and manufacturing method thereof
JP2010080578A (en) Photoelectric conversion element and manufacturing method therefor
KR101371865B1 (en) Front electrode structure of solar cell and fabricating method thereof
KR20130057285A (en) Photovoltaic device and manufacturing method for the same
KR101637825B1 (en) Back electrode of solar cell and method for the same
KR102403698B1 (en) Solar cell and method for fabricating the same
KR20130088643A (en) Method for fabricating back contact solar cell
TWI496305B (en) Solar cell and manufacturing method thereof
KR101157768B1 (en) Back contact solar cell module
KR102413639B1 (en) Front electrode structure of solar cell and method for fabricating the same
KR102403690B1 (en) Rear electrode structure of solar cell and method for fabricating the same
KR101345506B1 (en) Back contact solar cell and method for fabricating the same
KR101382047B1 (en) Method for fabricating selective emitter structure of solar cell
KR101358513B1 (en) Structure for improving adhesive strength in solar cell with plated electrode and method thereof
KR101176133B1 (en) A screen mask comprising an align mark, solar cell and fabrication method of a solar cell
KR101356849B1 (en) Crystalline-silicon solar cells and methods of manufacturing the crystalline-silicon solar cell
KR102674778B1 (en) High photoelectric conversion efficiency solar cell, manufacturing method thereof, solar cell module, and solar power generation system
KR101274423B1 (en) Method for fabricating selective emitter of solar cell

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant