KR20130088643A - Method for fabricating back contact solar cell - Google Patents

Method for fabricating back contact solar cell Download PDF

Info

Publication number
KR20130088643A
KR20130088643A KR1020120010016A KR20120010016A KR20130088643A KR 20130088643 A KR20130088643 A KR 20130088643A KR 1020120010016 A KR1020120010016 A KR 1020120010016A KR 20120010016 A KR20120010016 A KR 20120010016A KR 20130088643 A KR20130088643 A KR 20130088643A
Authority
KR
South Korea
Prior art keywords
type
layer
type doping
substrate
interface
Prior art date
Application number
KR1020120010016A
Other languages
Korean (ko)
Other versions
KR101348848B1 (en
Inventor
이준성
이원재
최진호
황명익
서재원
김상균
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020120010016A priority Critical patent/KR101348848B1/en
Publication of KR20130088643A publication Critical patent/KR20130088643A/en
Application granted granted Critical
Publication of KR101348848B1 publication Critical patent/KR101348848B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

PURPOSE: A method for manufacturing a back electrode type solar cell is provided to prevent the recombination of holes and surface defects by minimizing a p-type doping layer exposed to the back surface of a substrate. CONSTITUTION: The back surface of a substrate (301) is covered with a p-type doping source. A mask pattern with an opening part is formed on the p-type doping source. The substrate is heat-treated to form a p-type doping layer (304) and to form a diffusion byproduct layer on the p-type doping layer at the same time. The back surface of the substrate including the diffusion byproduct layer is covered with an n-type doping source. The substrate is heat-treated to remove the mask pattern and to form an n-type doping layer (307). [Reference numerals] (AA) Second interface; (BB) First interface

Description

후면전극형 태양전지의 제조방법{Method for fabricating back contact solar cell}Manufacturing method of back electrode solar cell {Method for fabricating back contact solar cell}

본 발명은 후면전극형 태양전지의 제조방법에 관한 것으로서, 보다 상세하게는 소수캐리어가 재결합되는 것을 억제하여 태양전지의 광전변환효율을 향상시킬 수 있는 후면전극형 태양전지의 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a back-electrode solar cell, and more particularly, to a method of manufacturing a back-electrode solar cell that can improve photoelectric conversion efficiency of a solar cell by suppressing recombination of minority carriers.

태양전지는 태양광을 직접 전기로 광전변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 실리콘 기판 내부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이 때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다. A solar cell is a key element of photovoltaic power generation that directly converts sunlight into electricity, and is basically a diode composed of a p-n junction. In the process of converting sunlight into electricity by solar cells, when solar light enters into the silicon substrate of the solar cell, electron-hole pairs are generated, and electrons move to n layers and holes move to p layers by the electric field. Thus, photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.

한편, 일반적인 태양전지는 전면과 후면에 각각 전면전극과 후면전극이 구비되는 구조를 갖는데, 수광면인 전면에 전면전극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다. 이와 같이 수광면적이 축소되는 문제를 해결하기 위해 후면전극형 태양전지가 제안되었다. 후면전극형 태양전지는 태양전지의 후면 상에 (+)전극과 (-)전극을 구비시켜 태양전지 전면의 수광면적을 극대화하는 것을 특징으로 한다. On the other hand, a general solar cell has a structure in which a front electrode and a rear electrode are provided on the front and the rear, respectively, and as the front electrode is provided on the front surface, the light receiving area is reduced by the area of the front electrode. In order to solve the problem that the light receiving area is reduced, a back electrode solar cell has been proposed. The back electrode solar cell is characterized by maximizing the light receiving area of the solar cell by providing a (+) electrode and a (-) electrode on the back of the solar cell.

후면전극형 태양전지는 도 1에 도시한 바와 같이, 기판(101) 후면 내부에 p형 도핑층(102)과 n형 도핑층(103)이 반복, 배치되는 구조를 이루며, p형 도핑층(102)은 p 전극(105)과 연결되고 n형 도핑층(103)은 n 전극(106)과 연결된다. 이 때, p 전극(105)과 n 전극(106)이 단락되는 것을 방지하기 위해 기판(101) 후면 상에는 유전층(104)이 형성되며, 선택적으로 패터닝되어 개구부를 통해 도핑층과 전극이 연결된다. As shown in FIG. 1, the back electrode solar cell has a structure in which the p-type doping layer 102 and the n-type doping layer 103 are repeatedly arranged and disposed inside the back of the substrate 101, and the p-type doping layer ( 102 is connected to the p electrode 105 and the n-type doping layer 103 is connected to the n electrode 106. In this case, in order to prevent the p electrode 105 and the n electrode 106 from being short-circuited, a dielectric layer 104 is formed on the back surface of the substrate 101 and is selectively patterned to connect the doping layer and the electrode through the opening.

이와 같은 후면전극형 태양전지에 있어서, 기판(101) 내부에서 광전변환에 의해 생성된 전자(-)는 n형 도핑층(103)을 거쳐 n 전극(106)으로 이동되고, 정공(+)은 p형 도핑층(102)을 거쳐 p 전극(105)으로 이동된다. 한편, 기판(101)이 n형 실리콘 기판(101)인 경우, 전자가 다수캐리어(major carrier)가 되고 정공이 소수캐리어(minor carrier)가 되는데, 다수캐리어인 전자는 n형 도핑층(103)을 거쳐 n 전극(106)에 안정적으로 수집됨에 반해, 소수캐리어인 정공은 p형 도핑층(102)을 거쳐 p 전극(105)에 수집되는 경로 중에 재결합되어(recombination) 소멸될 가능성이 크다. In such a back electrode solar cell, electrons (-) generated by photoelectric conversion inside the substrate 101 are moved to the n electrode 106 via the n-type doping layer 103, and the holes (+) It is moved to the p electrode 105 via the p-type doping layer 102. On the other hand, when the substrate 101 is an n-type silicon substrate 101, electrons are the major carriers and holes are the minor carriers, and electrons with the multiple carriers are the n-type doping layer 103. While stably collected through the n electrode 106, holes that are a minority carrier are likely to be recombined and disappear in the path collected through the p-type doping layer 102 and to the p electrode 105.

구체적으로, 기판(101) 내부에서 생성된 소수캐리어인 정공(+)은 이동 중에 n형 도핑층(103)의 표면과 접하여 재결합되거나(도 2의 ⓐ 참조), p형 도핑층(102)으로 이동이 성공한 경우에도 기판(101) 후면에 존재하는 표면 결함과 결합(도 2의 ⓑ 참조)하여 소멸된다. 이와 같은 소수캐리어의 재결합은 태양전지의 광전변환 특성을 저하시키는 요인으로 작용한다.
Specifically, holes (+), which are minority carriers generated inside the substrate 101, are recombined to contact the surface of the n-type doped layer 103 during movement (see ⓐ in FIG. 2), or the p-type doped layer 102. Even if the movement is successful, it disappears by combining with the surface defects existing on the back surface of the substrate 101 (see ⓑ of FIG. 2). The recombination of the minority carriers acts as a factor to lower the photoelectric conversion characteristics of the solar cell.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소수캐리어가 재결합되는 것을 억제하여 태양전지의 광전변환효율을 향상시킬 수 있는 후면전극형 태양전지의 제조방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems, an object of the present invention is to provide a method for manufacturing a back-electrode solar cell that can improve the photoelectric conversion efficiency of the solar cell by suppressing the recombination of minority carriers.

상기의 목적을 달성하기 위한 본 발명에 따른 후면전극형 태양전지의 제조방법은 n형 결정질 실리콘 기판을 준비하는 단계와, 상기 기판 후면 상에 p형 도핑소스를 도포하는 단계와, 상기 p형 도핑소스 상에 상기 p형 도핑소스를 일정 간격을 두고 점 패턴의 형태로 노출시키는 개구부를 구비하는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각 마스크로 하여 노출된 p형 도핑소스를 제거하는 단계와, 상기 기판을 열처리하여, 기판 후면 내부에 p형 도핑층을 형성함과 함께 p형 도핑층 상에 확산부산물층을 형성하는 단계와, 상기 확산부산물층을 점 패턴의 형태로 패터닝하여 p형 도핑층의 일부를 노출시키는 단계와, 상기 점 패턴의 확산부산물층을 포함한 기판 후면 상에 n형 도핑소스를 도포하는 단계 및 상기 기판을 열처리하여 마스크 패턴이 제거된 부위에 n형 도핑층을 형성함과 함께, 상기 노출된 p형 도핑층의 일부 두께를 n형 도핑층으로 전환시키는 단계를 포함하여 이루어지며, 상기 확산부산물층은 n형 도핑소스가 기판 내부로 확산되는 것을 방지하는 역할을 하는 것을 특징으로 한다. Method of manufacturing a back-electrode solar cell according to the present invention for achieving the above object comprises the steps of preparing an n-type crystalline silicon substrate, applying a p-type doping source on the back of the substrate, the p-type doping Forming a mask pattern having an opening to expose the p-type doping source in a dot pattern at a predetermined interval on the source, and removing the exposed p-type doping source using the mask pattern as an etch mask And heat-treating the substrate to form a p-type doping layer inside the back surface of the substrate and to form a diffusion byproduct layer on the p-type doping layer, and patterning the diffusion byproduct layer in the form of a dot pattern to form a p-type. Exposing a portion of the doping layer, applying an n-type doping source on the back surface of the substrate including the diffusion byproduct layer of the dot pattern, and heat-treating the substrate to form a mask pattern. And forming an n-type doping layer at the removed portion, and converting a part of the exposed p-type doping layer into an n-type doping layer, wherein the diffusion byproduct layer is formed of an n-type doping source. It is characterized in that it serves to prevent the diffusion into the substrate.

p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고, 상기 기판 후면의 표면은 제 2 계면이며, 상기 제 1 계면에서 상기 n형 도핑층은 점 패턴의 형태로 노출되며, 상기 제 2 계면에서 상기 p형 도핑층은 점 패턴의 형태로 노출된다. The interface between the p-type doping layer or the n-type doping layer and the inside of the substrate is a first interface, the surface of the back surface of the substrate is a second interface, the n-type doping layer is exposed in the form of a dot pattern at the first interface, At the second interface, the p-type doped layer is exposed in the form of a dot pattern.

상기 p형 도핑층과 n형 도핑층의 일부 영역은 중첩되는 구조를 이루며, 상기 일부 영역에서 상부에는 p형 도핑층이 구비되고, 하부에는 n형 도핑층이 구비되며, 상기 제 1 계면에서는 p형 도핑층이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층이 수평적으로 확장된 형태를 이룬다. Some regions of the p-type doping layer and the n-type doping layer overlap each other, in which the p-type doping layer is provided on the upper portion, the n-type doping layer is provided on the lower portion, and the p-type doping layer is formed at the first interface. The type doping layer forms a horizontally expanded form, and the n-type doping layer forms a form of horizontally expanded at the second interface.

상기 n형 도핑층이 형성되는 단계에서 기판 후면 상에 제 2 의 확산부산물층이 형성되며, 상기 제 2 의 확산부산물층 및 잔존하는 확산부산물층을 유전층으로 이용하며, 상기 유전층 상에 상기 p형 도핑층 및 n형 도핑층과 전기적으로 연결되는 p형 핑거전극 및 n형 핑거전극을 형성하는 단계와, 상기 p형 핑거전극과 n형 핑거전극 상에 각각 p형 버스바 전극, n형 버스바 전극을 형성하는 단계를 더 포함한다. In the step of forming the n-type doping layer, a second diffusion byproduct layer is formed on the rear surface of the substrate, and the second diffusion byproduct layer and the remaining diffusion byproduct layer are used as a dielectric layer, and the p type is formed on the dielectric layer. Forming a p-type finger electrode and an n-type finger electrode electrically connected to the doping layer and the n-type doping layer, and each of the p-type busbar electrode and the n-type busbar on the p-type finger electrode and the n-type finger electrode, respectively. The method further includes forming an electrode.

또한, 상기 p형 핑거전극과 n형 핑거전극이 형성되는 부위는 상기 마스크 패턴의 개구부 위치에 상응한다. 이와 함께, 상기 p형 도핑소스 또는 n형 도핑소스는 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법을 통해 증착할 수 있다.
In addition, a portion where the p-type finger electrode and the n-type finger electrode are formed corresponds to an opening position of the mask pattern. In addition, the p-type doping source or the n-type doping source may be applied in the form of a paste (paste) or spray, or deposited by chemical vapor deposition.

본 발명에 따른 후면전극형 태양전지의 제조방법은 다음과 같은 효과가 있다. The manufacturing method of the back electrode solar cell according to the present invention has the following effects.

n형 기판 내부에서 p형 도핑층의 면적을 최대화함과 함께 n형 도핑층의 면적을 최소화함으로써 소수캐리어인 정공이 p형 도핑층으로 수집될 확률을 높일 수 있다. 또한, 기판 후면의 표면에 노출되는 p형 도핑층을 최소화시킴으로써 정공이 표면 결함에 의해 재결합되는 것을 억제할 수 있다.
Maximizing the area of the p-type doped layer and minimizing the area of the n-type doped layer in the n-type substrate may increase the probability that holes, which are minority carriers, are collected into the p-type doped layer. In addition, by minimizing the p-type doped layer exposed on the surface of the back surface of the substrate, it is possible to suppress the recombination of the holes by the surface defects.

도 1은 종래 기술에 따른 후면전극형 태양전지의 단면도.
도 2는 종래 기술에 따른 후면전극형 태양전지에 있어서 소수캐리어가 재결합되는 요인을 설명하기 위한 참고도.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 사시도.
도 4는 본 발명의 일 실시예에 따른 후면전극형 태양전지에 있어서 소수캐리어의 이동 경로를 설명하기 위한 참고도.
도 5a 내지 도 5j는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법을 설명하기 위한 공정 단면도. 1 is a cross-sectional view of a back electrode solar cell according to the prior art.
2 is a reference diagram for explaining a factor of the minority carrier recombination in the back-electrode solar cell according to the prior art.
3A and 3B are perspective views of a back electrode solar cell according to an embodiment of the present invention.
Figure 4 is a reference diagram for explaining the movement path of the minority carrier in the back-electrode solar cell according to an embodiment of the present invention.
5A to 5J are cross-sectional views illustrating a method of manufacturing a back electrode solar cell according to an exemplary embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법을 상세히 설명하기로 한다. 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 사시도이고, 도 4는 본 발명의 일 실시예에 따른 후면전극형 태양전지에서 소수캐리어의 수집 경로를 설명하기 위한 참고도이다. Hereinafter, a method of manufacturing a back electrode solar cell according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. 3A and 3B are perspective views of a back electrode solar cell according to an embodiment of the present invention, and FIG. 4 is a reference for explaining a collecting path of minority carriers in a back electrode solar cell according to an embodiment of the present invention. It is also.

도 3a 및 도 3b를 참고하면, 본 발명의 일 실시예에 따른 후면전극형 태양전지는 먼저, 제 1 도전형의 결정질 실리콘 기판(301)을 구비한다. 이 때, 상기 제 1 도전형은 제 2 도전형의 반대 도전형이며, 이하에서는 제 1 도전형은 n형, 제 2 도전형이 p형인 것을 기준으로 설명하기로 한다. 3A and 3B, a back electrode solar cell according to an embodiment of the present invention first includes a crystalline silicon substrate 301 of a first conductivity type. In this case, the first conductivity type is the opposite conductivity type to the second conductivity type, hereinafter, the first conductivity type will be described based on the n type and the second conductivity type p.

상기 n형 실리콘 기판(301)의 후면 내부에는 p형 도핑층(304)과 n형 도핑층(307)이 이웃하여 배치되며, 상기 p형 도핑층(304)과 n형 도핑층(307) 각각은 기판(301) 후면의 표면으로부터 기판(301) 내부로 일정 깊이만큼 형성된다. 이하에서, 설명의 편의상 기판(301) 내부와 접하는 p형 도핑층(304), n형 도핑층(307)의 표면을 제 1 계면이라 하고, 기판(301) 후면의 표면에 노출되는 p형 도핑층(304)(또는 n형 도핑층(307))의 표면을 제 2 계면이라 칭하기로 한다. The p-type doping layer 304 and the n-type doping layer 307 are disposed adjacent to the inside of the back surface of the n-type silicon substrate 301, and the p-type doping layer 304 and the n-type doping layer 307, respectively The silver is formed to a predetermined depth into the substrate 301 from the surface of the back surface of the substrate 301. Hereinafter, for convenience of description, the surfaces of the p-type doping layer 304 and the n-type doping layer 307 in contact with the inside of the substrate 301 are referred to as a first interface, and the p-type doping exposed on the surface of the back surface of the substrate 301 is described. The surface of layer 304 (or n-type doped layer 307) will be referred to as a second interface.

본 발명의 핵심 특징 중 하나는, 소수캐리어가 이동 경로 중에 재결합되어 소멸되는 것을 억제하는 것이다. 이를 구현하기 위해, 제 1 계면에서 p형 도핑층(304)의 표면적을 최대화하고, 제 2 계면에서는 p형 도핑층(304)의 표면적을 최소화할 필요가 있다. 본 발명에서는, 제 1 계면에서는 n형 도핑층(307)을 국부적으로 노출시키고, 제 2 계면에서는 p형 도핑층(304)을 국부적으로 노출시키는 구성을 제시한다. One of the key features of the present invention is to suppress the minority carriers from recombining and disappearing in the travel path. To realize this, it is necessary to maximize the surface area of the p-type doped layer 304 at the first interface and minimize the surface area of the p-type doped layer 304 at the second interface. In the present invention, a configuration is disclosed in which the n-type doped layer 307 is locally exposed at the first interface and the p-type doped layer 304 is locally exposed at the second interface.

구체적으로, 제 1 계면에서 n형 도핑층(307)은 점 패턴(일정 면적의)으로 노출되며, 제 2 계면에서 p형 도핑층(304)은 점 패턴(일정 면적의)으로 노출된다. 상기 점 패턴들은 기판(301)의 길이 방향을 따라 일정 간격을 두고 반복, 배치되는 형태를 이루며, 각각의 점 패턴이 구비된 영역에는 n형 및 p형 핑거전극(310)이 구비된다. Specifically, the n-type doped layer 307 is exposed in a dot pattern (of a predetermined area) at the first interface, and the p-type doped layer 304 is exposed in a dot pattern (of a predetermined area) at the second interface. The dot patterns are repeated and arranged at regular intervals along the length direction of the substrate 301, and the n-type and p-type finger electrodes 310 are provided in regions where the dot patterns are provided.

달리 표현하여, 기판(301) 평면을 기준으로 점 패턴들이 복수의 열로 배치된다고 할 수 있으며, 홀수 열들은 n형 도핑층(307)의 점 패턴, 짝수 열들은 p형 도핑층(304)의 점 패턴이라 할 수 있다. 또한, n형 도핑층(307)의 점 패턴은 n형 핑거전극(311)과 연결되고, n형 도핑층(307)의 점 패턴은 p형 핑거전극(310)과 연결된다. 이 때, 상기 p형 핑거전극(310), n형 핑거전극(311) 역시 점 형태로 상기 p형 도핑층(304), n형 도핑층(307)의 점 패턴과 연결된다. In other words, it can be said that the dot patterns are arranged in a plurality of columns based on the plane of the substrate 301, the odd columns are the dot patterns of the n-type doped layer 307, and the even columns are the dots of the p-type doped layer 304. It can be called a pattern. In addition, the dot pattern of the n-type doped layer 307 is connected to the n-type finger electrode 311, and the dot pattern of the n-type doped layer 307 is connected to the p-type finger electrode 310. In this case, the p-type finger electrode 310 and the n-type finger electrode 311 are also connected to the dot pattern of the p-type doping layer 304 and the n-type doping layer 307 in the form of a dot.

이와 함께, p형 도핑층(304)과 n형 도핑층(307)의 일부 영역은 중첩되는 구조를 갖는다. 즉, p형 도핑층(304)과 n형 도핑층(307)이 배치됨에 있어서, 일부 영역의 경우 상부에는 p형 도핑층(304)이 구비되고, 하부에는 n형 도핑층(307)이 구비되는 구조를 갖는다.In addition, some regions of the p-type doped layer 304 and the n-type doped layer 307 have an overlapping structure. That is, in the case where the p-type doping layer 304 and the n-type doping layer 307 are disposed, the p-type doping layer 304 is provided in the upper part and the n-type doping layer 307 is provided in the lower part. It has a structure.

이상과 같은 구조를 통해, 제 1 계면에서 p형 도핑층(304)의 표면적을 상대적으로 크게 하고 n형 도핑층(307)의 표면적을 상대적으로 작게 함으로써, 기판(301) 내부의 소수캐리어 즉, 정공(+)이 제 1 계면의 n형 도핑층(307) 표면에서 재결합되는 것을 억제함과 함께 정공이 p형 도핑층(304)으로 수집될 수 있는 확률을 향상시킬 수 있게 된다. 또한, 제 2 계면에서 p형 도핑층(304)이 기판(301) 후면의 표면과 접하는 면적이 최소화됨에 따라, 소수캐리어인 정공(+)이 기판(301) 후면의 표면 결함과 재결합되는 것을 억제할 수 있다. 참고로, 기판(301)이 n형이 아닌 p형 기판(301)이면 소수캐리어는 전자가 되며, 이 경우 제 1 계면에서 n형 도핑층(307)의 면적이 최대화되고 제 2 계면에서 p형 도핑층(304)의 면적이 최대화되는 구조를 갖는다. Through the structure as described above, by increasing the surface area of the p-type doping layer 304 and the surface area of the n-type doping layer 307 relatively small at the first interface, It is possible to suppress the recombination of the holes (+) at the surface of the n-type doped layer 307 at the first interface and to improve the probability that holes can be collected into the p-type doped layer 304. In addition, since the area where the p-type doping layer 304 is in contact with the surface of the rear surface of the substrate 301 at the second interface is minimized, the minority holes (+) are suppressed from recombining with the surface defects of the rear surface of the substrate 301. can do. For reference, if the substrate 301 is a p-type substrate 301 rather than an n-type, the minority carrier becomes an electron, in which case the area of the n-type doped layer 307 is maximized at the first interface and the p-type at the second interface. The area of the doped layer 304 is maximized.

한편, 상기 p형 도핑층(304) 및 n형 도핑층(307)을 포함한 기판(301) 후면 상에는 유전층(309)이 구비되며, 상기 유전층(309)에는 개구부가 구비되어 상기 p형 도핑층(304)과 n형 도핑층(307)을 점 패턴 형태로 노출시킨다. 또한, 점 패턴 형태로 노출된 p형 도핑층(304)과 n형 도핑층(307) 각각에는 p형 핑거전극(310), n형 핑거전극(311)이 구비된다. 이와 함께, 복수의 p형 핑거전극(310) 상에는 p형 버스바 전극(312)이 구비되고, 복수의 n형 핑거전극(311) 상에는 n형 버스바 전극(313)이 구비된다. 여기서, 상기 버스바 전극들과 유전층(309) 사이에 핀홀(pinhole)에 의한 단락을 방지하기 위한 절연막(도시하지 않음)이 더 구비될 수 있다.
Meanwhile, a dielectric layer 309 is provided on the back surface of the substrate 301 including the p-type doping layer 304 and the n-type doping layer 307, and an opening is provided in the dielectric layer 309 so that the p-type doping layer ( 304 and the n-type doped layer 307 are exposed in the form of a dot pattern. In addition, a p-type finger electrode 310 and an n-type finger electrode 311 are provided in each of the p-type doped layer 304 and the n-type doped layer 307 exposed in a dot pattern form. In addition, a p-type busbar electrode 312 is provided on the plurality of p-type finger electrodes 310, and an n-type busbar electrode 313 is provided on the plurality of n-type finger electrodes 311. An insulating film (not shown) may be further provided between the busbar electrodes and the dielectric layer 309 to prevent a short circuit caused by a pinhole.

이상, 본 발명의 일 실시예에 따른 후면전극형 태양전지를 설명하였다. 다음으로 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법을 설명하기로 한다. The back electrode solar cell according to the exemplary embodiment of the present invention has been described above. Next, a method of manufacturing a back electrode solar cell according to an embodiment of the present invention will be described.

먼저, 도 5a에 도시한 바와 같이 n형 결정질 실리콘 기판(301)을 준비한다. 그런 다음, 상기 기판(301)의 후면 상에 p형 불순물(예를 들어, 붕소(B))을 포함하는 도핑소스 즉, p형 도핑소스(302)를 도포한다. 상기 p형 도핑소스(302)는 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법(PECVD), 상압기상증착법 (APCVD) 등의 증착방법으로 증착할 수 있다. 또한, 상기 p형 도핑소스(302)를 도포하지 않고 p형 도핑소스(302)가 도포될 영역의 기판 내부에 이온주입방법(ion implantation)을 이용하여 p형 이온주입층을 형성할 수도 있다. First, as shown in FIG. 5A, an n-type crystalline silicon substrate 301 is prepared. Then, a doping source containing a p-type impurity (eg, boron (B)), that is, a p-type doping source 302 is applied on the back surface of the substrate 301. The p-type doping source 302 may be applied in the form of a paste or spray, or may be deposited by a deposition method such as chemical vapor deposition (PECVD) or atmospheric vapor deposition (APCVD). In addition, the p-type ion implantation layer may be formed using an ion implantation method inside the substrate in the region where the p-type doping source 302 is to be applied without applying the p-type doping source 302.

이어, 상기 p형 도핑소스(302) 상에 마스크 패턴(303)을 인쇄한다. 상기 마스크 패턴(303)은 일정 간격을 두고 배치되는 개구부(303a)를 구비하며, 상기 개구부(303a)는 일정 면적의 점 패턴 형태를 이룬다. 상기 개구부(303a)에 의해 p형 도핑소스(302)는 일정 간격을 두고 점 패턴의 형태로 노출된다. Subsequently, a mask pattern 303 is printed on the p-type doping source 302. The mask pattern 303 has openings 303a disposed at a predetermined interval, and the openings 303a form a dot pattern having a predetermined area. The p-type doping source 302 is exposed in the form of a dot pattern at regular intervals by the opening 303a.

상기 개구부(303a)가 구비된 마스크 패턴(303)을 식각 마스크로 이용하여, 노출된 p형 도핑소스(302)를 제거한다(도 5b 참조). 이에 따라, p형 도핑소스(302)가 제거된 부위에는 기판 후면의 표면이 노출된다. 상기 개구부(303a) 및 상기 개구부(303a)에 의해 p형 도핑소스가 제거된 부위는 후술하는 n형 핑거전극(311)이 구비되는 위치에 상응한다. 이와 함께, 상기 마스크 패턴(303)의 개구부(303a)는 복수의 열의 형태로 배치되는데, 각 열은 후술하는 n형 버스바 전극(313)이 구비되는 영역에 상응한다. The exposed p-type doping source 302 is removed using the mask pattern 303 provided with the opening 303a as an etching mask (see FIG. 5B). Accordingly, the surface of the back surface of the substrate is exposed to the portion where the p-type doping source 302 is removed. The portion where the p-type doping source is removed by the opening 303a and the opening 303a corresponds to the position where the n-type finger electrode 311 to be described later is provided. In addition, the openings 303a of the mask pattern 303 are disposed in the form of a plurality of columns, each of which corresponds to an area in which the n-type busbar electrode 313 to be described later is provided.

상기 p형 도핑소스(302)가 선택적으로 제거된 상태에서, 상기 마스크 패턴(303)을 제거한 다음 열처리를 진행하면 도 5c에 도시한 바와 같이 기판(301) 후면의 내부에 p형 도핑층(304)이 형성된다. 또한, 상기 p형 도핑층(304) 상에는 확산부산물인 BSG(boro-silicate glass)막이 형성된다. 상기 BSG막(305)은 p형 도핑소스(302) 내의 p형 불순물(B)이 기판(301)의 실리콘(Si)과 반응하여 형성된 것이다. 한편, p형 도핑소스 대신에 p형 이온주입층이 형성된 경우에는, 산화분위기 하에서 열처리를 하여 상기 p형 이온주입층 상에 BSG막을 형성할 수 있다. When the p-type doping source 302 is selectively removed, when the mask pattern 303 is removed and then heat-treated, the p-type doping layer 304 is formed inside the rear surface of the substrate 301 as shown in FIG. 5C. ) Is formed. In addition, a BSG (boro-silicate glass) film is formed on the p-type doped layer 304 by diffusion. The BSG film 305 is formed by reacting the p-type impurity (B) in the p-type doping source 302 with silicon (Si) of the substrate 301. On the other hand, when the p-type ion implantation layer is formed in place of the p-type doping source, the BSG film may be formed on the p-type ion implantation layer by heat treatment under an oxidizing atmosphere.

이와 같은 상태에서, 상기 BSG막(305)을 선택적으로 패터닝하여 점 패턴의 형태로 가공한다(도 5d 참조). 상기 점 패턴의 형태로 가공된 BSG막(305)에 의해 상기 p형 도핑층(304)의 일부가 노출된다. 이 때, 상기 BSG막은 기판(301) 후면 상에 복수의 열의 형태로 기판(301) 후면 상에 배치된다. In this state, the BSG film 305 is selectively patterned and processed into a dot pattern (see FIG. 5D). A portion of the p-type doped layer 304 is exposed by the BSG film 305 processed in the form of a dot pattern. In this case, the BSG film is disposed on the rear surface of the substrate 301 in the form of a plurality of rows on the rear surface of the substrate 301.

그런 다음, 상기 점 패턴 형태로 가공된 BSG막(305)을 포함한 기판(301) 후면의 전면 상에 n형 불순물(예를 들어, 인(P))을 포함하는 도핑 소스 즉, n형 도핑소스(306)를 도포하고, 열처리를 진행한다(도 5e 참조). Then, a doping source containing n-type impurities (for example, phosphorus (P)) on the entire surface of the rear surface of the substrate 301 including the BSG film 305 processed in the dot pattern form, that is, n-type doping source 306 is apply | coated and heat processing is progressed (refer FIG. 5E).

상기 n형 도핑소스(306)는 상기 p형 도핑소스(303)와 마찬가지로 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법(PECVD), 상압기상증착법 (APCVD) 등의 증착방법으로 증착할 수 있으며, 상기 n형 도핑소스(306)를 도포하지 않고 n형 도핑소스(306)가 도포될 영역의 기판 내부에 이온주입방법(ion implantation)을 이용하여 n형 이온주입층을 형성할 수도 있다. Like the p-type doping source 303, the n-type doping source 306 may be applied in the form of a paste or spray, or may be deposited by a deposition method such as chemical vapor deposition (PECVD) or atmospheric pressure vapor deposition (APCVD). The n-type ion implantation layer may be formed using an ion implantation method inside the substrate in the region where the n-type doping source 306 is to be applied without applying the n-type doping source 306.

이에 따라, 도 5f 및 도 5g에 도시한 바와 같이 상기 점 패턴의 BSG막(305)에 의해 노출된 기판 내부에는 n형 도핑층(307)이 형성된다. 이 때, 상기 점 패턴의 BSG막(305)에 의해 노출된 p형 도핑층(304)에도 n형 불순물이 확산되어 p형 도핑층(304)의 일부 두께가 n형 도핑층(307)으로 전환되며, 상대적으로 기판(301) 후면의 표면으로부터 먼 곳에 위치한 p형 도핑층(304)은 그대로 유지된다. 이 때, 상기 BSG막은 n형 불순물이 기판 내부로 확산되는 것을 방지하는 확산방지막 역할을 한다. Accordingly, as shown in FIGS. 5F and 5G, an n-type doped layer 307 is formed in the substrate exposed by the BSG film 305 having the dot pattern. At this time, the n-type impurities are also diffused in the p-type doping layer 304 exposed by the BSG film 305 of the dot pattern, so that a part of the thickness of the p-type doping layer 304 is converted to the n-type doping layer 307. The p-type doped layer 304 located relatively far from the surface of the back surface of the substrate 301 is maintained as it is. At this time, the BSG film serves as a diffusion barrier to prevent n-type impurities from being diffused into the substrate.

결과적으로, 상기 개구부(303a)가 구비된 위치에는 n형 도핑층(307)만이 형성된다. 또한, 상기 BSG막(305)이 선택적으로 제거되어 p형 도핑층(304)이 노출된 부위에서는 기판(301) 후면의 표면 근처에는 n형 도핑층(307)이 형성되고, 그 하부에는 p형 도핑층(304)이 형성되어, 수직 구조상으로 n형 도핑층(307)과 p형 도핑층(304)이 중첩된 구조를 이루게 된다. 한편, n형 도핑층(307) 상에는 확산부산물층인 PSG막(308)이 형성되는데, 상기 PSG막(308) 및 잔존하는 BSG막(305)을 제거하면 본 발명의 일 실시예에 따른 p형 도핑층(304), n형 도핑층(307) 구조가 완성된다(도 5g 참조). 한편, 상기 PSG막(308) 및 잔존하는 BSG막(305)을 제거하지 않고 후술하는 유전층(309)으로 이용할 수도 있다. As a result, only the n-type doped layer 307 is formed at the position where the opening 303a is provided. In addition, an n-type doping layer 307 is formed near the surface of the back surface of the substrate 301 at a portion where the BSG film 305 is selectively removed to expose the p-type doping layer 304, and a lower portion of the BSG film 305 is formed thereon. The doping layer 304 is formed to form a structure in which the n-type doping layer 307 and the p-type doping layer 304 overlap each other in a vertical structure. On the other hand, a PSG film 308, which is a diffusion byproduct layer, is formed on the n-type doping layer 307. When the PSG film 308 and the remaining BSG film 305 are removed, the p-type according to an embodiment of the present invention is removed. The structures of the doped layer 304 and the n-type doped layer 307 are completed (see FIG. 5G). The PSG film 308 and the remaining BSG film 305 may be used as the dielectric layer 309 to be described later.

완성된 p형 도핑층(304)과 n형 도핑층(307)의 구조를 살펴보면, 제 1 계면에서는 n형 도핑층(307)이 점 패턴의 형태로 노출되고, 제 2 계면에서는 p형 도핑층(304)이 점 패턴의 형태로 노출되는 구조를 이루며, 이에 따라 제 1 계면에서는 p형 도핑층(304)의 표면적이 최대화되어 소수캐리어(정공)의 수집효율이 극대화되고 제 2 계면에서는 p형 도핑층(304)의 표면적이 최소화되어 소수캐리어인 정공이 기판(301) 표면의 결함과 재결합되는 것을 억제할 수 있게 된다. Looking at the structures of the completed p-type doping layer 304 and n-type doping layer 307, the n-type doping layer 307 is exposed in the form of a dot pattern at the first interface, the p-type doping layer at the second interface The structure 304 is exposed in the form of a dot pattern. Accordingly, the surface area of the p-type doping layer 304 is maximized at the first interface to maximize the collection efficiency of minority carriers (holes), and the p-type at the second interface. The surface area of the doped layer 304 can be minimized to suppress the recombination of holes with minority carriers with defects on the surface of the substrate 301.

상기 p형 도핑층(304)과 n형 도핑층(307)이 형성된 상태에서, 기판(301) 후면 상에 유전층(309)을 적층한다. 그런 다음, 상기 유전층(309)을 선택적으로 패터닝하여 상기 p형 도핑층(304) 및 n형 도핑층(307)을 국부적으로 예를 들어, 점 패턴의 형태로 노출시킨다(도 5h 참조). 이 때, 상기 p형 도핑층(304)이 노출되는 부위는 상기 점 패턴의 BSG막(305)이 구비된 위치에 상응하며, 상기 n형 도핑층(307)이 노출되는 부위는 상기 개구부(303a)가 구비된 위치에 상응할 수 있다. In the state where the p-type doping layer 304 and the n-type doping layer 307 are formed, the dielectric layer 309 is stacked on the back surface of the substrate 301. The dielectric layer 309 is then selectively patterned to expose the p-type doped layer 304 and n-type doped layer 307 locally, for example in the form of a dot pattern (see FIG. 5H). In this case, a portion where the p-type doping layer 304 is exposed corresponds to a position where the BSG film 305 of the dot pattern is provided, and a portion where the n-type doping layer 307 is exposed is the opening 303a. ) May correspond to the location provided.

이와 같은 상태에서, 상기 노출된 p형 도핑층(304) 및 n형 도핑층(307) 상에 각각 p형 핑거전극(310), n형 핑거전극(311)을 형성한다(도 5i 참조). 이에 따라, 상기 기판(301) 후면 상에 p형 핑거전극(310)들과 n형 핑거전극(311)들이 열을 지어 형성되며, 상기 p형 핑거전극(310)의 열과 n형 핑거전극(311)의 열 상에 각각 p형 버스바 전극(312), n형 버스바 전극(313)을 형성하면(도 5j 참조) 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법은 완료된다. 참고로, 상기 유전층(309)의 일부를 점 패턴 형태로 제거하지 않고 p형 핑거전극 및 n형 핑거전극이 소성에 의해 유전층을 관통하도록(fire-through) 하여 p형 도핑층(304) 및 n형 도핑층(307)과 접촉하도록 형성할 수도 있다.
In this state, p-type finger electrodes 310 and n-type finger electrodes 311 are formed on the exposed p-type doping layer 304 and n-type doping layer 307, respectively (see FIG. 5I). Accordingly, the p-type finger electrodes 310 and the n-type finger electrodes 311 are formed in a row on the back surface of the substrate 301, the rows of the p-type finger electrodes 310 and the n-type finger electrodes 311. When the p-type busbar electrode 312 and the n-type busbar electrode 313 are formed on the columns of (see FIG. 5J), the manufacturing method of the back-electrode solar cell according to the exemplary embodiment of the present invention is completed. . For reference, the p-type finger electrode and the n-type finger electrode are fire-through through the dielectric layer by firing without removing a portion of the dielectric layer 309 in the form of a dot pattern so that the p-type doped layer 304 and n It may be formed to contact the type doping layer 307.

301 : n형 기판 302 : p형 도핑소스
303 : 마스크 패턴 303a : 개구부
304 : p형 도핑층
305 : BSG막 306 : n형 도핑소스
307 : n형 도핑층 308 : PSG막
309 : 유전층 310 : p형 핑거전극
311 : n형 핑거전극 312 : p형 버스바 전극
313 : n형 버스바 전극301 n-type substrate 302 p-type doping source
303: mask pattern 303a: opening
304: p-type doped layer
305: BSG film 306: n-type doping source
307: n-type doped layer 308: PSG film
309 dielectric layer 310 p-type finger electrode
311 n-type finger electrode 312 p-type busbar electrode
313 n-type busbar electrode

Claims (6)

n형 결정질 실리콘 기판을 준비하는 단계;
상기 기판 후면 상에 p형 도핑소스를 도포하는 단계;
상기 p형 도핑소스 상에 상기 p형 도핑소스를 일정 간격을 두고 점 패턴의 형태로 노출시키는 개구부를 구비하는 마스크 패턴을 형성하는 단계;
상기 마스크 패턴을 식각 마스크로 하여 노출된 p형 도핑소스를 제거하는 단계;
상기 기판을 열처리하여, 기판 후면 내부에 p형 도핑층을 형성함과 함께 p형 도핑층 상에 확산부산물층을 형성하는 단계;
상기 확산부산물층을 점 패턴의 형태로 패터닝하여 p형 도핑층의 일부를 노출시키는 단계;
상기 점 패턴의 확산부산물층을 포함한 기판 후면 상에 n형 도핑소스를 도포하는 단계; 및
상기 기판을 열처리하여 마스크 패턴이 제거된 부위에 n형 도핑층을 형성함과 함께, 상기 노출된 p형 도핑층의 일부 두께를 n형 도핑층으로 전환시키는 단계를 포함하여 이루어지며,
상기 확산부산물층은 n형 도핑소스가 기판 내부로 확산되는 것을 방지하는 역할을 하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
preparing an n-type crystalline silicon substrate;
Applying a p-type doping source on the back side of the substrate;
Forming a mask pattern on the p-type doping source, the mask pattern having an opening for exposing the p-type doping source in a dot pattern at a predetermined interval;
Removing the p-type doping source by using the mask pattern as an etching mask;
Heat-treating the substrate to form a p-type doping layer inside the substrate backside and to form a diffusion byproduct layer on the p-type doping layer;
Patterning the diffusion byproduct layer in the form of a dot pattern to expose a portion of the p-type doped layer;
Applying an n-type doping source on the back surface of the substrate including the dot pattern diffusion byproduct layer; And
And heat-treating the substrate to form an n-type doped layer in a portion where the mask pattern is removed, and converting a part of the exposed p-type doped layer into an n-type doped layer,
The diffusion byproduct layer is a manufacturing method of a back-electrode solar cell, characterized in that the role of preventing the n-type doping source is diffused into the substrate.
제 1 항에 있어서, p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고, 상기 기판 후면의 표면은 제 2 계면이며,
상기 제 1 계면에서 상기 n형 도핑층은 점 패턴의 형태로 노출되며, 상기 제 2 계면에서 상기 p형 도핑층은 점 패턴의 형태로 노출되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
The method of claim 1, wherein the interface between the p-type doping layer or the n-type doping layer and the inside of the substrate is a first interface, the surface of the back surface of the substrate is a second interface,
The n-type doped layer is exposed in the form of a dot pattern at the first interface, the p-type doped layer is exposed in the form of a dot pattern at the second interface.
제 1 항에 있어서, 상기 p형 도핑층과 n형 도핑층의 일부 영역은 중첩되는 구조를 이루며, 상기 일부 영역에서 상부에는 p형 도핑층이 구비되고, 하부에는 n형 도핑층이 구비되며,
상기 제 1 계면에서는 p형 도핑층이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층이 수평적으로 확장된 형태를 이루는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
The method of claim 1, wherein a portion of the p-type doping layer and the n-type doping layer has an overlapping structure, the p-type doping layer is provided on the upper portion, the n-type doping layer is provided on the lower portion,
The p-type doped layer forms a horizontally extended form at the first interface, the n-type doped layer forms a horizontally expanded form at the second interface.
제 1 항에 있어서,
상기 n형 도핑층이 형성되는 단계에서 기판 후면 상에 제 2 의 확산부산물층이 형성되며, 상기 제 2 의 확산부산물층 및 잔존하는 확산부산물층을 유전층으로 이용하며,
상기 유전층 상에 상기 p형 도핑층 및 n형 도핑층과 전기적으로 연결되는 p형 핑거전극 및 n형 핑거전극을 형성하는 단계와,
상기 p형 핑거전극과 n형 핑거전극 상에 각각 p형 버스바 전극, n형 버스바 전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
The method of claim 1,
In the step of forming the n-type doping layer, a second diffusion byproduct layer is formed on the back surface of the substrate, using the second diffusion byproduct layer and the remaining diffusion byproduct layer as a dielectric layer,
Forming a p-type finger electrode and an n-type finger electrode electrically connected to the p-type doped layer and the n-type doped layer on the dielectric layer;
And forming a p-type busbar electrode and an n-type busbar electrode on the p-type finger electrode and the n-type finger electrode, respectively.
제 4 항에 있어서, 상기 p형 핑거전극과 n형 핑거전극이 형성되는 부위는 상기 마스크 패턴의 개구부 위치에 상응한 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
The method of claim 4, wherein a portion where the p-type finger electrode and the n-type finger electrode are formed corresponds to an opening position of the mask pattern.
제 1 항에 있어서, 상기 p형 도핑소스 또는 n형 도핑소스는 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법을 통해 증착하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법. The method of claim 1, wherein the p-type doping source or the n-type doping source is applied in the form of a paste or spray or deposited by chemical vapor deposition.
KR1020120010016A 2012-01-31 2012-01-31 Method for fabricating back contact solar cell KR101348848B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120010016A KR101348848B1 (en) 2012-01-31 2012-01-31 Method for fabricating back contact solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120010016A KR101348848B1 (en) 2012-01-31 2012-01-31 Method for fabricating back contact solar cell

Publications (2)

Publication Number Publication Date
KR20130088643A true KR20130088643A (en) 2013-08-08
KR101348848B1 KR101348848B1 (en) 2014-01-10

Family

ID=49214942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120010016A KR101348848B1 (en) 2012-01-31 2012-01-31 Method for fabricating back contact solar cell

Country Status (1)

Country Link
KR (1) KR101348848B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269457A (en) * 2014-09-05 2015-01-07 奥特斯维能源（太仓）有限公司 n-type IBC silicon solar cell manufacturing method based on ion implantation technology
KR101867968B1 (en) * 2017-01-26 2018-06-15 엘지전자 주식회사 Method and apparatus for manufacturing solar cell
KR101942015B1 (en) * 2017-10-25 2019-01-24 한국과학기술원 Method of manufacturing silicon photomultiplier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332273A (en) 2005-05-25 2006-12-07 Sharp Corp Backside contact solar cell
KR101482130B1 (en) * 2008-11-21 2015-01-15 엘지전자 주식회사 Manufacturing Method For Back Contact of Solar Cell And The Same Thereof
KR101002282B1 (en) * 2008-12-15 2010-12-20 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR101113486B1 (en) * 2009-12-23 2012-02-29 주식회사 효성 Method for manufacturing a Back junction solar cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269457A (en) * 2014-09-05 2015-01-07 奥特斯维能源（太仓）有限公司 n-type IBC silicon solar cell manufacturing method based on ion implantation technology
KR101867968B1 (en) * 2017-01-26 2018-06-15 엘지전자 주식회사 Method and apparatus for manufacturing solar cell
KR101942015B1 (en) * 2017-10-25 2019-01-24 한국과학기술원 Method of manufacturing silicon photomultiplier

Also Published As

Publication number Publication date
KR101348848B1 (en) 2014-01-10

Similar Documents

Publication Publication Date Title
KR101072543B1 (en) Method for sollar cell
US20130160840A1 (en) Solar cell
KR101348848B1 (en) Method for fabricating back contact solar cell
KR101238988B1 (en) Back contact solar cell and method for fabricating the same
KR101231314B1 (en) Solar cell module
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101335195B1 (en) Back contact solar cell and method for fabricating the same
KR101149173B1 (en) Back contact solar cell and method for fabricating the same
KR101178344B1 (en) Back contact solar cell and method for fabricating the same
KR20120077712A (en) Bifacial photovoltaic localized emitter solar cell and method for manufacturing thereof
KR101181625B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101219241B1 (en) Back contact solar cell and method for fabricating the same
KR101345506B1 (en) Back contact solar cell and method for fabricating the same
KR20140022508A (en) Method for fabricating back contact type hetero-junction solar cell
KR101172614B1 (en) Back contact solar cell and method thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20130048945A (en) Bi-facial solar cell and method for fabricating the same
KR101199214B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101122048B1 (en) Solar cell and method for manufacturing the same
KR101231441B1 (en) Solar cell module
KR101231361B1 (en) Solar cell module
KR101114198B1 (en) Localized emitter solar cell and method for manufacturing thereof
KR101199213B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20120068263A (en) Back contact solar cell and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee