KR20170143413A - Fan-out semiconductor package - Google Patents

Fan-out semiconductor package Download PDF

Info

Publication number
KR20170143413A
KR20170143413A KR1020160112983A KR20160112983A KR20170143413A KR 20170143413 A KR20170143413 A KR 20170143413A KR 1020160112983 A KR1020160112983 A KR 1020160112983A KR 20160112983 A KR20160112983 A KR 20160112983A KR 20170143413 A KR20170143413 A KR 20170143413A
Authority
KR
South Korea
Prior art keywords
layer
fan
semiconductor package
semiconductor chip
insulating layer
Prior art date
Application number
KR1020160112983A
Other languages
Korean (ko)
Other versions
KR101952863B1 (en
Inventor
반영민
김한
정경문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to TW106107141A priority Critical patent/TWI655730B/en
Priority to JP2017044923A priority patent/JP6562467B2/en
Priority to US15/454,416 priority patent/US9935068B2/en
Priority to US15/725,179 priority patent/US10396049B2/en
Publication of KR20170143413A publication Critical patent/KR20170143413A/en
Application granted granted Critical
Publication of KR101952863B1 publication Critical patent/KR101952863B1/en
Priority to JP2019079294A priority patent/JP2019145824A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Disclosed is a fan-out semiconductor package comprising: a first connection member having a through-hole; a semiconductor chip arranged in the through-hole of the first connection member, and having an active surface on which a connection pad is arranged and an inactive surface which is arranged on the opposite side of the active surface; an encapsulant for encapsulating at least a part of the inactive surface of the semiconductor chip and the first connection member; and a second connection member arranged on the active surface of the semiconductor chip and the first connection member. Each of the first and second connection members includes a redistribution layer electrically connected to the connection pad. The semiconductor chip includes a passivation membrane having an opening exposing at least a part of the connection pad. The redistribution layer of the second connection member is connected to the connection pad through a via. The via covers at least a part of the passivation membrane.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}[0001] FAN-OUT SEMICONDUCTOR PACKAGE [0002]

본 개시는 반도체 패키지, 예를 들면, 접속단자를 반도체칩이 배치된 영역 외로도 확장할 수 있는 팬-아웃 반도체 패키지에 관한 것이다.
The present disclosure relates to a semiconductor package, for example, a fan-out semiconductor package capable of extending a connection terminal to an area outside the area where the semiconductor chip is disposed.

최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
One of the main trends of technology development related to semiconductor chips in recent years is to reduce the size of components. Accordingly, in the field of packages, it is required to implement a large number of pins with a small size in response to a surge in demand of small semiconductor chips and the like .

이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
One of the proposed package technologies to meet this is the fan-out package. The fan-out package rewires the connection terminal to the area outside the area where the semiconductor chip is disposed, thereby enabling a small number of pins to be realized while having a small size.

본 개시의 여러 목적 중 하나는 다양한 원인으로 발생할 수 있는 접속패드의 부식을 방지할 수 있는 팬-아웃 반도체 패키지를 제공하는 것이다.
One of the objects of the present disclosure is to provide a fan-out semiconductor package that can prevent corrosion of the connection pad, which can occur for various reasons.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 접속패드의 노출되는 표면을 비아로 모두 덮어 고온 고습 신뢰성 환경에서 다양한 원인으로 발생할 수 있는 접속패드의 부식을 방지하는 것이다.
One of the solutions proposed through this disclosure is to cover the exposed surfaces of the contact pads with vias to prevent corrosion of the contact pads that can occur for various reasons in a high temperature and high humidity reliability environment.

예를 들면, 본 개시의 일례에 따른 팬-아웃 반도체 패키지는, 관통홀을 갖는 제1연결부재, 제1연결부재의 관통홀에 배치되며 접속패드가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩, 제1연결부재 및 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재, 및 제1연결부재 및 반도체칩의 활성면 상에 배치된 제2연결부재를 포함하며, 제1연결부재 및 제2연결부재는 각각 접속패드와 전기적으로 연결된 재배선층을 포함하고, 반도체칩은 접속패드의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션막을 포함하며, 제2연결부재의 재배선층은 비아를 통하여 접속패드와 연결되며, 비아는 패시베이션막의 적어도 일부를 덮는 것일 수 있다.
For example, a fan-out semiconductor package according to an example of this disclosure includes a first connection member having a through hole, an active surface disposed in the through-hole of the first connection member and disposed on the opposite side of the active surface on which the connection pad is disposed, A sealing member for sealing at least a part of the inactive surface of the semiconductor chip and a first connecting member and a second connecting member disposed on the active surface of the semiconductor chip, The first connection member and the second connection member each include a re-wiring layer electrically connected to the connection pad, and the semiconductor chip includes a passivation film having an opening exposing at least a part of the connection pad, and the re- The via is connected to the connection pad through the via, and the via may cover at least a portion of the passivation film.

본 개시의 여러 효과 중 일 효과로서 다양한 원인으로 발생할 수 있는 접속패드의 부식을 방지할 수 있는 팬-아웃 반도체 패키지를 제공할 수 있다.
As one of the various effects of the present disclosure, it is possible to provide a fan-out semiconductor package that can prevent corrosion of the connection pad which may occur for various reasons.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 대략 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 대략 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 도 9의 팬-아웃 반도체 패키지의 제2연결부재의 비아가 반도체칩의 패시베이션막을 덮는 위치에 따른 스트레스 변화를 개략적으로 나타낸다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
도 14는 접속패드에 부식이 발생하는 경우를 개략적으로 나타낸다.
도 15는 전압 미인가 상태의 접속패드에 부식을 개략적으로 나타낸다.
도 16은 전압 인가 상태의 접속패드에 부식을 개략적으로 나타낸다.1 is a block diagram schematically showing an example of an electronic equipment system.
2 is a perspective view schematically showing an example of an electronic apparatus.
3 is a schematic cross-sectional view of a fan-in semiconductor package before and after packaging.
4 is a cross-sectional view schematically showing a packaging process of a fan-in semiconductor package.
5 is a cross-sectional view schematically showing a case where a fan-in semiconductor package is mounted on an interposer substrate and finally mounted on a main board of an electronic apparatus.
6 is a cross-sectional view schematically showing a case where a fan-in semiconductor package is embedded in an interposer substrate and finally mounted on a main board of an electronic apparatus.
7 is a cross-sectional view showing a schematic view of a fan-out semiconductor package.
8 is a cross-sectional view schematically showing a case where the fan-out semiconductor package is mounted on a main board of an electronic apparatus.
9 is a cross-sectional view schematically showing an example of a fan-out semiconductor package.
10 is a schematic sectional elevational-cut view of the fan-out semiconductor package of FIG.
Fig. 11 schematically shows a stress change according to a position where a via of a second connecting member of the fan-out semiconductor package of Fig. 9 covers a passivation film of the semiconductor chip.
12 is a cross-sectional view schematically showing another example of the fan-out semiconductor package.
13 is a cross-sectional view schematically showing another example of the fan-out semiconductor package.
14 schematically shows a case where corrosion occurs in the connection pad.
Fig. 15 schematically shows corrosion on a connection pad in a voltage unfavorable state.
Fig. 16 schematically shows corrosion on a connection pad in a voltage application state.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
Hereinafter, the present disclosure will be described with reference to the accompanying drawings. The shape and size of elements in the drawings may be exaggerated or reduced for clarity.

전자기기Electronics

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
1 is a block diagram schematically showing an example of an electronic equipment system.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
Referring to the drawings, an electronic device 1000 accommodates a main board 1010. The main board 1010 is physically and / or electrically connected to the chip-related components 1020, the network-related components 1030, and other components 1040. They are also combined with other components to be described later to form various signal lines 1090.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
Chip related components 1020 include memory chips such as volatile memory (e.g., DRAM), non-volatile memory (e.g., ROM), flash memory, etc.; An application processor chip such as a central processor (e.g., a CPU), a graphics processor (e.g., a GPU), a digital signal processor, a cryptographic processor, a microprocessor, Analog-to-digital converters, and logic chips such as application-specific integrated circuits (ICs), and the like, but it is needless to say that other types of chip-related components may be included. It goes without saying that these components 1020 can be combined with each other.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
IEEE 802.11 family, etc.), IEEE 802.20, long term evolution (LTE), Ev-DO, HSPA +, HSDPA +, HSUPA +, EDGE, GSM , And any other wireless and wired protocols designated as GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G and later, as well as any other wireless or wired Any of the standards or protocols may be included. It goes without saying that the network-related component 1030 may be combined with the chip-related component 1020, as well.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 조합될 수 있음은 물론이다.
Other components 1040 include high-frequency inductors, ferrite inductors, power inductors, ferrite beads, low temperature co-firing ceramics (LTCC), EMI (Electro Magnetic Interference) filters and MLCC (Multi-Layer Ceramic Condenser) But is not limited to, passive components used for various other purposes, and the like. It is also understood that other components 1040 may be combined with the chip-related component 1020 and / or the network-related component 1030.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
Depending on the type of electronic device 1000, the electronic device 1000 may include other components that may or may not be physically and / or electrically connected to the mainboard 1010. Other components include, for example, a camera 1050, an antenna 1060, a display 1070, a battery 1080, an audio codec (not shown), a video codec (not shown), a power amplifier (not shown), a compass (Not shown), a CD (compact disk) (not shown), and a DVD (not shown), an accelerometer (not shown), a gyroscope a digital versatile disk (not shown), and the like. However, the present invention is not limited thereto, and other components used for various purposes may be included depending on the type of the electronic device 1000.

전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
The electronic device 1000 may be a smart phone, a personal digital assistant, a digital video camera, a digital still camera, a network system, a computer a computer, a monitor, a tablet, a laptop, a netbook, a television, a video game, a smart watch, an automotive, and the like. However, it is needless to say that the present invention is not limited thereto and may be any other electronic device that processes data.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
2 is a perspective view schematically showing an example of an electronic apparatus.

도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
Referring to the drawings, a semiconductor package is applied to various electronic apparatuses as described above for various purposes. For example, a main board 1110 is accommodated in the body 1101 of the smartphone 1100, and various components 1120 are physically and / or electrically connected to the main board 1110. In addition, other components, such as the camera 1130, that are physically and / or electrically connected to the main board 1010 or not may be contained within the body 1101. Some of the components 1120 may be chip related components, and the semiconductor package 100 may be, for example, an application processor, but is not limited thereto. It is needless to say that the electronic device is not necessarily limited to the smartphone 1100, but may be another electronic device as described above.

반도체 패키지Semiconductor package

일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
In general, a semiconductor chip has many microelectronic circuits integrated therein, but itself can not serve as a finished product of a semiconductor, and there is a possibility of being damaged by external physical or chemical impact. Therefore, the semiconductor chip itself is not used as it is, and the semiconductor chip is packaged and used as electronic devices in a package state.

반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
The reason for the necessity of semiconductor packaging is that there is a difference in circuit width between the semiconductor chip and the main board of the electronic device from the viewpoint of electrical connection. Specifically, in the case of a semiconductor chip, the size of the connection pad and the spacing between the connection pads are very small. On the other hand, in the case of the main board used in electronic equipment, the size of the component mounting pad and the interval between the component mounting pads are much larger than the scale of the semiconductor chip . Therefore, there is a need for a packaging technique which makes it difficult to directly mount a semiconductor chip on such a main board and can buffer the difference in circuit width between the semiconductor chips.

이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
The semiconductor package manufactured by such a packaging technique can be classified into a fan-in semiconductor package and a fan-out semiconductor package depending on the structure and use.

이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
Hereinafter, the fan-in semiconductor package and the fan-out semiconductor package will be described in more detail with reference to the drawings.

(팬-인 반도체 패키지)(Fan-in semiconductor package)

도 3은 팬-인 반도체 패키지의 패키징 전후를 대략 나타낸 단면도다.3 is a schematic cross-sectional view of a fan-in semiconductor package before and after packaging.

도 4는 팬-인 반도체 패키지의 패키징 과정을 대략 나타낸 단면도다.
4 is a cross-sectional view schematically showing a packaging process of a fan-in semiconductor package.

도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
The semiconductor chip 2220 includes a body 2221 including silicon (Si), germanium (Ge), gallium arsenide (GaAs), or the like; A connection pad 2222 including a conductive material and a passivation film 2223 such as an oxide film or a nitride film formed on one surface of the body 2221 and covering at least a part of the connection pad 2222. [ May be an integrated circuit (IC) in a bare state. At this time, since the connection pad 2222 is very small, the integrated circuit (IC) is difficult to be mounted on a medium-level printed circuit board (PCB) as well as a main board of an electronic apparatus.

이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
A connection member 2240 is formed on the semiconductor chip 2220 in accordance with the size of the semiconductor chip 2220 in order to rewire the connection pad 2222. [ The connecting member 2240 is formed by forming an insulating layer 2241 with an insulating material such as a photosensitive insulating resin (PID) on the semiconductor chip 2220 and forming a via hole 2243h for opening the connecting pad 2222, The wiring pattern 2242 and the via 2243 can be formed. Thereafter, a passivation layer 2250 for protecting the connecting member 2240 is formed, and an under-bump metal layer 2260 or the like is formed after the opening 2251 is formed. That is, through a series of processes, a fan-in semiconductor package 2200 including, for example, a semiconductor chip 2220, a connecting member 2240, a passivation layer 2250, and an under bump metal layer 2260, do.

이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
As described above, the fan-in semiconductor package is in the form of a package in which all of the connection pads of the semiconductor chip, for example, the I / O terminals, are disposed inside the element, and the fan-in semiconductor package has good electrical characteristics and can be produced at low cost. Accordingly, many devices incorporated in a smart phone are manufactured in the form of a fan-in semiconductor package. Specifically, development is being made in order to implement a small-sized and fast signal transmission.

다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
However, in the fan-in semiconductor package, all of the I / O terminals must be disposed inside the semiconductor chip, so that there are many space limitations. Therefore, such a structure is difficult to apply to a semiconductor chip having a large number of I / O terminals or a semiconductor chip having a small size. In addition, due to this vulnerability, the fan-in semiconductor package can not be directly mounted on the main board of the electronic device. This is because even if the size and spacing of the I / O terminals of the semiconductor chip are enlarged by the rewiring process, they do not have a size and a gap enough to be directly mounted on the electronic device main board.

도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.5 is a cross-sectional view schematically showing a case where a fan-in semiconductor package is mounted on an interposer substrate and finally mounted on a main board of an electronic apparatus.

도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
6 is a cross-sectional view schematically showing a case where a fan-in semiconductor package is embedded in an interposer substrate and finally mounted on a main board of an electronic apparatus.

도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
Referring to the drawing, the fan-in semiconductor package 2200 is again rewired with the connection pads 2222 of the semiconductor chip 2220, that is, the I / O terminals through the interposer substrate 2301, May be mounted on the main board 2500 of the electronic device with the fan-in semiconductor package 2200 mounted on the interposer substrate 2301. At this time, the solder ball 2270 and the like can be fixed with the underfill resin 2280 and the outside can be covered with the molding material 2290 or the like. Alternatively, the fan-in semiconductor package 2200 may be embedded in a separate interposer substrate 2302, and the interposer substrate 2302 may be embedded in the connection pads 2220 of the semiconductor chip 2220, The I / O terminals 2222, i.e., the I / O terminals, may be re-routed again and finally mounted on the main board 2500 of the electronic device.

이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
Since the fan-in semiconductor package is difficult to be directly mounted on the main board of the electronic apparatus, it is mounted on a separate interposer substrate and then re-packaged to be mounted on the electronic device main board, And is mounted on an electronic device main board while being embedded in a substrate.

(팬-아웃 반도체 패키지)(Fan-out semiconductor package)

도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
7 is a cross-sectional view showing a schematic view of a fan-out semiconductor package.

도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2202)이 더 형성될 수 있으며, 패시베이션층(2202)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
In the fan-out semiconductor package 2100, for example, the outer side of the semiconductor chip 2120 is protected by the sealing material 2130, and the connection pad 2122 of the semiconductor chip 2120 is connected to the connection member 2120. [ The semiconductor chip 2120 is rewound to the outside of the semiconductor chip 2120. At this time, a passivation layer 2202 may be further formed on the connection member 2140, and an under bump metal layer 2160 may be further formed on the opening of the passivation layer 2202. A solder ball 2170 may be further formed on the under bump metal layer 2160. The semiconductor chip 2120 may be an integrated circuit (IC) including a body 2121, a connection pad 2122, a passivation film (not shown), and the like. The connecting member 2140 includes an insulating layer 2141, a re-wiring layer 2142 formed on the insulating layer 2241, and a via 2143 for electrically connecting the connecting pad 2122 and the re-wiring layer 2142 .

이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
As described above, the fan-out semiconductor package is formed by rewiring the I / O terminals to the outside of the semiconductor chip through the connecting member formed on the semiconductor chip. As described above, in the fan-in semiconductor package, all of the I / O terminals of the semiconductor chip must be disposed inside the semiconductor chip. If the element size is reduced, the ball size and pitch must be reduced. On the other hand, in the fan-out semiconductor package, the I / O terminals are rewired to the outside of the semiconductor chip through the connecting member formed on the semiconductor chip so that the size of the semiconductor chip is reduced. And can be mounted on a main board of an electronic device without a separate interposer substrate as will be described later.

도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
8 is a cross-sectional view schematically showing a case where the fan-out semiconductor package is mounted on a main board of an electronic apparatus.

도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
Referring to the drawings, the fan-out semiconductor package 2100 may be mounted on a main board 2500 of an electronic device through a solder ball 2170 or the like. That is, as described above, the fan-out semiconductor package 2100 includes a connection member 2120 that can rewire the connection pad 2122 to the fan-out area beyond the size of the semiconductor chip 2120 on the semiconductor chip 2120, The standardized ball layout can be used as it is, and as a result, it can be mounted on the main board 2500 of the electronic apparatus without a separate interposer substrate or the like.

이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
Since the fan-out semiconductor package can be mounted on the main board of the electronic device without using a separate interposer substrate, the thickness of the fan-out semiconductor package can be reduced compared to a fan-in semiconductor package using the interposer substrate. Do. In addition, it has excellent thermal characteristics and electrical characteristics and is particularly suitable for mobile products. In addition, it can be implemented more compactly than a general POP (Package on Package) type using a printed circuit board (PCB), and it is possible to solve a problem caused by a bending phenomenon.

한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
On the other hand, the fan-out semiconductor package means a package technology for mounting the semiconductor chip on a main board or the like of an electronic device and protecting the semiconductor chip from an external impact, and the scale, (PCB) such as an interposer substrate having a built-in fan-in semiconductor package.

이하에서는, 다양한 원인으로 발생할 수 있는 접속패드의 부식을 방지할 수 있는 팬-아웃 반도체 패키지에 대하여 도면을 참조하여 설명한다.
Hereinafter, a fan-out semiconductor package capable of preventing corrosion of a connection pad that may occur for various reasons will be described with reference to the drawings.

도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.9 is a cross-sectional view schematically showing an example of a fan-out semiconductor package.

도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
10 is a schematic sectional elevational-cut view of the fan-out semiconductor package of FIG.

도면을 참조하면, 일례에 따른 팬-아웃 반도체 패키지(100A)는 관통홀(110H)을 갖는 제1연결부재(110), 제1연결부재(110)의 관통홀(110H)에 배치되며 접속패드(122)가 배치된 활성면 및 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩(120), 제1연결부재(110) 및 반도체칩(120)의 비활성면의 적어도 일부를 봉합하는 봉합재(130), 제1연결부재(110) 및 반도체칩(120)의 활성면 상에 배치된 제2연결부재(140), 제2연결부재(140) 상에 배치된 패시베이션층(150), 패시베이션층(150)의 개구부(151) 상에 배치된 언더범프금속층(160), 및 언더범프금속층(160) 상에 배치된 접속단자(170)를 포함한다. 반도체칩(120)은 접속패드(122)의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션막(123)을 포함한다. 접속패드(122)는 제2연결부재(140)의 비아(143)를 통하여 재배선층(142)과 연결된다. 이때, 비아(143)는 패시베이션막(123)의 적어도 일부를 덮는다. 따라서, 접속패드(122)의 패시베이션막(123)의 개구부에 의하여 노출된 표면은 비아(143)로 모두 덮인다. 즉, 접속패드(122)는 절연층(141)과 접하지 않는다.
Referring to FIG. 1, a fan-out semiconductor package 100A according to an exemplary embodiment includes a first connection member 110 having a through hole 110H, a through hole 110H of the first connection member 110, The first connecting member 110 and the semiconductor chip 120 having the active surface on which the semiconductor chip 120 is disposed and the inactive surface disposed on the opposite side of the active surface, A second connection member 140 disposed on the active surface of the first connection member 110 and the semiconductor chip 120, a passivation layer 150 disposed on the second connection member 140, An underbuffer metal layer 160 disposed on the opening 151 of the layer 150 and a connection terminal 170 disposed on the underbump metal layer 160. [ The semiconductor chip 120 includes a passivation film 123 having an opening exposing at least a part of the connection pad 122. The connection pad 122 is connected to the re-wiring layer 142 via the via 143 of the second connection member 140. At this time, the via 143 covers at least a part of the passivation film 123. Therefore, the surface exposed by the opening of the passivation film 123 of the connection pad 122 is covered with the via 143 all. That is, the connection pad 122 does not contact the insulating layer 141.

일반적으로 반도체 패키지는 전공정에서 실리콘 와이퍼에 회로가 형성된 칩을 후공정에서 리드 프레임 기판에 실장한 후 몰딩을 하는 전통적인 방식의 패키징 방법으로 제조해 왔다. 그러나, 최근에는 리드 프레임 기판을 사용하지 않고 칩을 먼저 몰딩하고 몰딩 영역까지 포함된 영역에 직접 미세회로를 형성하는 팬-아웃 패키징 기술이 두각을 나타내고 있다. 팬-아웃 패키징 기술은 칩의 접속패드가 노출된 채 몰딩을 먼저 진행하여 몰딩 영역까지 미세회로 및 접속단자 형성 영역을 확장하는 기술로서, 저가의 패키지 몰딩을 이용하여 실장에 필요한 I/O 숫자와 간격에 필요한 공간을 확보할 수 있다. 따라서, 초소형화/고집접화된 고가의 실리콘 와이퍼 내의 칩을 내장하여 보드와의 연결성을 확보할 수 있을 뿐만 아니라, 리드 프레임 기판을 사용하지 않기 때문에 원가를 저감할 수 있고, 나아가 배선거리 단축을 통한 인덕턴스 및 소비전력 저감이 가능하다.
Generally, a semiconductor package has been manufactured by a conventional packaging method in which a chip having a circuit formed in a silicon wiper in a previous process is mounted on a lead frame substrate in a post-process, and then molded. However, in recent years, a fan-out packaging technology has emerged that molds a chip first without using a lead frame substrate and directly forms a microcircuit in a region including the molding region. The fan-out packaging technology is a technology for extending the microcircuit and connection terminal forming area to the molding area by first advancing the molding while the connection pad of the chip is exposed. It uses low-cost package molding to determine the number of I / It is possible to secure a space required for the interval. Therefore, not only the connection with the board can be ensured by incorporating the chip in the expensive silicon wiper with the miniaturized / highly integrated high cost, but also the cost can be reduced because the lead frame substrate is not used, and furthermore, Inductance and power consumption can be reduced.

실제로 반도체 산업의 실리콘 전공정의 미세화 경쟁이 거의 물리적 한계에 도달하면서, 실리콘 와이퍼의 소형화의 한계와 새로운 노광 방식인 EUV(Extrem Ultra-violet) 리소그래피 기술의 투자부담으로 인하여, 팬-아웃 웨이퍼 레벨 패키지를 포함한 저가의 칩 패키징 기술개발이 가속화되고 있다. 그러나, 각 구성 재료의 박층화에 따른 미소부위 스트레스 집중화로 보드 실장 단계에서의 낙하 및 가속 신뢰성 부족으로 인하여 오랫동안 양산에 적용되지 못하는 한계가 있다. 이러한 보드 실장단계에서의 신뢰성을 개선하기 위해, 실장 후 패키지와 보드를 연결하는 접속단자 사이의 공간을 접합 수지로 채우는 언더필 공법을 고려해볼 수 있다.
In fact, due to the limitations of miniaturization of silicon wipers and the investment burden of new extreme ultra-violet (EUV) lithography technology, the fan-out wafer level package The development of low-cost chip packaging technology including accelerators is accelerating. However, there is a limit in that it can not be applied to mass production for a long time due to the falling concentration in the board mounting step and the lack of acceleration reliability due to the centralization of the minute area stress due to thinning of each constituent material. To improve the reliability in such a board mounting step, it is possible to consider an underfill method in which a space between connection terminals connecting a package and a board after mounting is filled with a bonding resin.

그런데, 언더필은 공정성을 확보하기 위해 재작업이 가능한 재료를 사용할 필요가 있으며, 이러한 재료에는 Cl- 이온이 상당한 농도 이상으로 포함되어 있다. 이와 같이 언더필에 포함된 Cl- 이온은 도 14에 예시적으로 도시한 바와 같이 고온 고습 신뢰성 환경(THB; Temperature Humidity Bias)에서 고분자 절연층(141')에 확산되어 접속패드(122')에 도달할 수 있으며, 이렇게 도달한 Cl- 이온은 도 15 및 도 16에 예시적으로 도시한 바와 같이, 전압 미인가 상태 및 전압 인가 상태에서 모두 반도체칩의 접속패드의 부식을 일으키는 원인이 될 수 있다. 이러한 Cl- 이온에 의한 부식을 방지하기 위해서 언더필 내에 Cl- 이온의 저감, Cl- 이온 포획층 삽입, 더미전극 추가 등을 고려해볼 수 있으나, 언더필 내의 Cl- 이온의 저감은 재작업성을 저하시키며, Cl- 이온 포획층은 대부분 무기필러를 필요로 하기 때문에 미세패턴을 구현해야 하는 절연층 내에 삽입하기 어렵다. 또한, 더미전극 삽입은 실제 접속패드의 부식 속도를 낮출 뿐이기 때문에, 장시간 진행되는 고온 고습 신뢰성 조건 확보의 근본적인 대책이 될 수 없다.
However, underfill requires the use of reworkable materials to ensure fairness, and these materials contain Cl - ions in excess of significant concentrations. As shown in FIG. 14, Cl - ions included in the underfill are diffused into the polymer insulating layer 141 'in a high temperature and humidity reliability environment (THB) to reach the connection pad 122' And the Cl - ions thus reached can cause corrosion of the connection pads of the semiconductor chip in both the voltage unapplied state and the voltage applied state, as illustrated in FIGS. 15 and 16, for example. The Cl - in order to prevent corrosion due to ions Cl in the underfill - the reduction of ions, Cl - ion trapping layer interposed, but be considered a dummy electrode, such as adding, Cl in the underfill - the reduction of ions degrade the re-workability , The Cl - ion trapping layer mostly requires an inorganic filler, and therefore it is difficult to insert into the insulating layer in which a fine pattern is to be realized. In addition, since the dummy electrode insertion only reduces the corrosion rate of the actual connection pad, it can not be a fundamental countermeasure for securing a high-temperature high-humidity reliability condition for a long time.

반면, 일례에 따른 반도체 패키지(100A)와 같이, 패시베이션막(123)의 적어도 일부까지 덮도록 제2연결부재(140)의 비아(143)를 형성하여, 접속패드(122)가 절연층(141)과 접하지 않도록, 즉 접속패드(122)가 이온에 노출되는 경로를 차단하는 경우, 접속패드(122)로의 이온 유입을 효과적으로 차단할 수 있으며, 그 결과 고온 고습 신뢰성 환경에서 다양한 원인으로 발생할 수 있는 상술한 바와 같은 반도체칩(120)의 접속패드(122)의 부식을 방지할 수 있다.
The via 143 of the second connection member 140 may be formed so as to cover at least a portion of the passivation film 123 such that the connection pad 122 is electrically connected to the insulating layer 141 In the case where the connection pad 122 is exposed to the ions, it is possible to effectively block the influx of ions into the connection pad 122. As a result, in the high temperature and high humidity reliability environment, Corrosion of the connection pad 122 of the semiconductor chip 120 as described above can be prevented.

한편, 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 폭을 W 라 하고, 비아(143)의 패시베이션막(123)과 접하는 테두리가 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 중심라인(C)으로부터 이격된 거리를 d 라 할 때, d / W 는 0.3 이내일 수 있다. 여기서, d는 내측(d1) 또는 외측(d2) 방향에서의 이격 거리일 수 있다. 이와 같이, 비아(143)의 테두리가 패시베이션막(123)의 안쪽 및 바깥쪽 테두리로부터 20% 이상 떨어진 위치하도록 비아(143)를 형성하는 경우 스트레스 측면에서 안정적일 수 있다. 비아(143)의 테두리가 패시베이션막(123)의 테두리 근처에 위치하는 경우 패시베이션막(123)에 걸리는 스트레스가 증가하여 T/C 신뢰성 이슈가 발생할 수 있다.
The width of the surface of the via 143 facing the via 143 surrounding the opening of the passivation film 123 is W and the edge of the via 143 in contact with the passivation film 123 surrounds the opening of the passivation film 123 When the distance from the center line C of the surface in contact with the via 143 is d, d / W can be 0.3 or less. Here, d may be the distance in the inner side (d 1 ) or the outer side (d 2 ). As described above, when the via 143 is formed such that the rim of the via 143 is located at least 20% away from the inner and outer rims of the passivation film 123, the stress can be stabilized. When the rim of the via 143 is located near the rim of the passivation film 123, the stress applied to the passivation film 123 increases, and a T / C reliability issue may occur.

한편, 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 전체 면적을 S1 이라 하고, 비아(143)의 패시베이션막(123)을 덮는 면적을 S2 라 할 때, S2 / S1 은 0.2 내지 0.8 정도일 수 있다. 유사한 관점에서, 비아(143)의 테두리가 패시베이션막(123)의 안쪽 및 바깥쪽 테두리로부터 20% 이상 떨어진 위치하도록 비아(143)를 형성하는 경우 스트레스 측면에서 안정적일 수 있는바, 비아(143)가 패시베이션막(123)을 덮는 면적은 전체 면적의 20% 내지 80% 정도일 수 있으며, 이러한 범위에서 스트레스 측면에서 가장 안정적일 수 있다.
On the other hand, when La surrounding the opening of the passivation film 123 on the entire area of the surface in contact with the via (143) S 1 referred to, and the area covering the passivation film 123 in the via (143), S 2, S 2 / S 1 may be about 0.2 to 0.8. In a similar perspective, when the via 143 is formed so that the rim of the via 143 is located at least 20% away from the inner and outer rims of the passivation film 123, May cover 20% to 80% of the total area of the passivation film 123, and may be most stable in terms of stress in this range.

한편, 비아는 채워진 비아(Filled via)일 수 있다. 비아가 이와 같이 채워진 비아인 경우에 금속 비율(portion)이 올라가 스트레스 측면에서 보다 안정적일 수 있으며, 보다 효과적으로 이온 유입을 효과적으로 차단할 수 있다.
On the other hand, the via may be a filled via. In the case of vias filled with vias, the metal proportion can be increased, which is more stable in terms of stress, and the ion influx can be effectively blocked effectively.

이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
Hereinafter, each configuration included in the fan-out semiconductor package 100A according to the example will be described in more detail.

제1연결부재(110)는 접속패드(122)를 재배선시키는 재배선층(112a, 112b)을 포함하는바 제2연결부재(140)의 층수를 감소시킬 수 있다. 필요에 따라서는, 구체적인 재료에 따라 패키지(100A)의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 경우에 따라서는, 제1연결부재(110)에 의하여 일례에 따른 팬-아웃 반도체 패키지(100A)가 패키지 온 패키지(Package on Package)의 일부로 사용될 수 있다. 제1연결부재(110)는 관통홀(110H)을 가진다. 관통홀(110H) 내에는 반도체칩(120)이 제1연결부재(110)와 소정거리 이격 되도록 배치된다. 반도체칩(120)의 측면 주위는 제1연결부재(110)에 의하여 둘러싸일 수 있다. 다만, 이는 일례에 불과하며 다른 형태로 다양하게 변형될 수 있으며, 그 형태에 따라서 다른 기능을 수행할 수 있다.
The first connection member 110 can reduce the number of bars of the second connection member 140 including the redistribution layers 112a and 112b for rewiring the connection pad 122. [ The rigidity of the package 100A can be maintained according to a specific material and the function of securing the thickness uniformity of the sealing material 130 can be performed. In some cases, the fan-out semiconductor package 100A according to the example of the first connecting member 110 may be used as a part of a Package on Package. The first connecting member 110 has a through hole 110H. In the through hole 110H, the semiconductor chip 120 is disposed to be spaced apart from the first connection member 110 by a predetermined distance. The periphery of the side surface of the semiconductor chip 120 may be surrounded by the first connection member 110. However, it is to be understood that the present invention is not limited thereto and various modifications may be made in other forms, and other functions may be performed according to the forms.

제1연결부재(110)는 제2연결부재(140)와 접하는 절연층(111), 제2연결부재(140)와 접하며 절연층(111)에 매립된 제1재배선층(112a), 및 절연층(111)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b)을 포함한다. 제1연결부재(110)는 절연층(111)을 관통하며 제1 및 제2재배선층(112a, 112b)을 전기적으로 연결하는 비아(113)를 포함한다. 제1 및 제2재배선층(112a, 112b)은 접속패드(122)와 전기적으로 연결된다. 제1재배선층(112a)을 절연층(111) 내에 매립하는 경우, 제1재배선층(112a)의 두께에 의하여 발생하는 단차가 최소화 되는바, 제2연결부재(140)의 절연거리가 일정해진다. 즉, 제2연결부재(140)의 재배선층(142)으로부터 절연층(111)의 하면까지의 거리와, 제2연결부재(140)의 재배선층(142)로부터 접속패드(122)까지의 거리의 차이는, 제1재배선층(112a)의 두께보다 작다. 따라서, 제2연결부재(140)의 고밀도 배선 설계가 용이하다는 장점이 있다.
The first connection member 110 includes an insulation layer 111 in contact with the second connection member 140, a first rewiring layer 112a in contact with the second connection member 140 and embedded in the insulation layer 111, And a second redistribution layer 112b disposed on the opposite side of the side of the layer 111 on which the first redistribution layer 112a is embedded. The first connection member 110 includes vias 113 which penetrate the insulating layer 111 and electrically connect the first and second redistribution layers 112a and 112b. The first and second rewiring layers 112a and 112b are electrically connected to the connection pad 122. When the first rewiring layer 112a is embedded in the insulating layer 111, the step generated by the thickness of the first rewiring layer 112a is minimized, so that the insulation distance of the second connecting member 140 becomes constant . The distance from the rewiring layer 142 of the second connection member 140 to the lower surface of the insulating layer 111 and the distance from the rewiring layer 142 of the second connection member 140 to the connection pad 122 Is smaller than the thickness of the first redistribution layer 112a. Therefore, there is an advantage that the high-density wiring design of the second connection member 140 is easy.

절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
The material of the insulating layer 111 is not particularly limited. For example, an insulating material may be used. As the insulating material, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a core material such as a glass cloth (glass cloth) For example, prepreg, ABF (Ajinomoto Build-up Film), FR-4, BT (bismaleimide triazine), or the like can be used. If desired, a photosensitive insulator (PID) resin may be used.

재배선층(112a, 112b)은 반도체칩(120)의 접속패드(122)를 재배선하는 역할을 수행하며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다. 제한되지 않는 일례로서, 재배선층(112a, 112b) 모두 그라운드 패턴을 포함할 수 있으며, 이 경우 제2연결부재(140)의 재배선층(142)에 그라운드 패턴을 최소화하여 형성할 수 있는바, 배선 설계 자유도가 향상될 수 있다.
The rewiring layers 112a and 112b serve to rewire the connection pads 122 of the semiconductor chip 120. The rewiring layers 112a and 112b may be formed of copper (Cu), aluminum (Al), silver (Ag), tin ), Gold (Au), nickel (Ni), lead (Pb), titanium (Ti), or alloys thereof. The redistribution layers 112a, 112b, 112c can perform various functions according to the design design of the layer. For example, it may include a ground (GND) pattern, a power (PoWeR: PWR) pattern, a signal (S: S) pattern, Here, the signal S pattern includes various signals except for a ground (GND) pattern, a power (PWR) pattern, and the like, for example, a data signal. It may also include via pads, connection terminal pads, and the like. As a non-limiting example, the redistribution layers 112a and 112b may include a ground pattern. In this case, the redistribution layer 142 of the second connection member 140 may be formed by minimizing the ground pattern. The degree of freedom of design can be improved.

재배선층(112a, 112b) 중 개구부(131)를 통하여 노출된 일부 재배선층(112b)의 일부 패턴 상에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
A surface treatment layer (not shown) may be further formed on some patterns of the rewiring layers 112a and 112b, which are exposed through the openings 131, if necessary. The surface treatment layer (not shown) is not particularly limited as long as it is a known one, and examples thereof include electrolytic gold plating, electroless gold plating, OSP or electroless tin plating, electroless silver plating, electroless nickel plating / HASL or the like.

비아(113)는 서로 다른 층에 형성된 재배선층(112a, 112b)을 전기적으로 연결시키며, 그 결과 제1연결부재(110) 내에 전기적 경로를 형성시킨다. 비아(113) 역시 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)는 도 25에 도시한 바와 같이, 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼형상뿐만 아니라, 원통형상 등 공지된 모든 형상이 적용될 수 있다.
The vias 113 electrically connect the redistribution layers 112a and 112b formed in the different layers, thereby forming an electrical path in the first connection member 110. [ The via 113 may also be formed of a conductive material. The via 113 may be completely filled with a conductive material, as shown in Fig. 25, or a conductive material may be formed along the wall surface of the via hole. In addition, not only tapered but also all known shapes such as a cylindrical shape can be applied.

반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(120)은 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 노출시키는 개구부를 갖는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 SiO 등의 산화막 또는 SiN 등의 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 패시베이션막(123)을 통하여 접속패드(122) 하면은 봉합재(130) 하면과 단차를 가질 수 있으며, 그 결과 봉합재(130)가 접속패드(122) 하면으로 블리딩 되는 것을 어느 정도 방지할 수 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수도 있다.
The semiconductor chip 120 may be an integrated circuit (IC) in which hundreds to millions of devices are integrated into one chip. The integrated circuit may, for example, be but is not limited to an application processor chip such as a central processor (e.g., CPU), a graphics processor (e.g., GPU), a digital signal processor, a cryptographic processor, a microprocessor, . The semiconductor chip 120 may be formed on the basis of an active wafer. In this case, silicon (Si), germanium (Ge), gallium arsenide (GaAs), or the like may be used as a base material of the body 121. The body 121 may have various circuits. The connection pad 122 electrically connects the semiconductor chip 120 to other components. As the forming material, a conductive material such as aluminum (Al) may be used without any particular limitation. A passivation film 123 having an opening exposing the connection pad 122 may be formed on the body 121. The passivation film 123 may be an oxide film such as SiO or a nitride film such as SiN or a nitride film such as a nitride film Lt; / RTI > The lower surface of the connection pad 122 may have a step with the lower surface of the sealing material 130 through the passivation film 123 so that the sealing material 130 can be prevented from bleeding to the lower surface of the connection pad 122 to some extent have. An insulating film (not shown) or the like may be further disposed at a necessary position.

반도체칩(120)의 비활성면은 제1연결부재(110)의 제2재배선층(112b)의 상면 보다 아래에 위치할 수 있다. 예를 들면, 반도체칩(120)의 비활성면은 제1연결부재(110)의 절연층(111)의 상면보다 아래에 위치할 수 있다. 반도체칩(120)의 비활성면과 제1연결부재(110)의 제2재배선층(112b)의 상면의 높이 차이는 2㎛ 이상, 예를 들면, 5㎛ 이상일 수 있다. 이때, 반도체칩(120)의 비활성면 모퉁이에서 발생하는 크랙을 효과적으로 방지할 수 있다. 또한, 봉합재(130)를 적용하는 경우의 반도체칩(120)의 비활성면 상의 절연거리의 편차를 최소화할 수 있다.
The inactive surface of the semiconductor chip 120 may be positioned below the upper surface of the second redistribution layer 112b of the first connection member 110. [ For example, the inactive surface of the semiconductor chip 120 may be located below the upper surface of the insulating layer 111 of the first connection member 110. [ The height difference between the inactive surface of the semiconductor chip 120 and the upper surface of the second rewiring layer 112b of the first connecting member 110 may be 2 占 퐉 or more, for example, 5 占 퐉 or more. At this time, cracks occurring at the corners of the inactive surface of the semiconductor chip 120 can be effectively prevented. In addition, the deviation of the insulation distance on the inactive surface of the semiconductor chip 120 when the sealing material 130 is applied can be minimized.

봉합재(130)는 제1연결부재(110) 및/또는 반도체칩(120)을 보호할 수 있다. 봉합 형태는 특별히 제한되지 않으며, 제1연결부재(110) 및/또는 반도체칩(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 제1연결부재(110) 및 반도체칩(120)의 비활성면을 덮을 수 있으며, 관통홀(110H)의 벽면 및 반도체칩(120)의 측면 사이의 공간을 채울 수 있다. 또한, 봉합재(130)는 반도체칩(120)의 패시베이션막(123)과 제2연결부재(140) 사이의 공간의 적어도 일부를 채울 수도 있다. 한편, 봉합재(130)가 관통홀(110H)을 채움으로써, 접착제 역할을 수행함과 동시에 버클링을 감소시킬 수 있다.
The sealing member 130 may protect the first connection member 110 and / or the semiconductor chip 120. [ The sealing shape is not particularly limited and may be a shape that covers at least a part of the first connection member 110 and / or the semiconductor chip 120. For example, the sealing member 130 may cover the inactive surfaces of the first connecting member 110 and the semiconductor chip 120, and may be formed to have a space between the wall surface of the through hole 110H and the side surface of the semiconductor chip 120 Can be filled. The sealing member 130 may fill at least a part of the space between the passivation film 123 of the semiconductor chip 120 and the second connecting member 140. [ On the other hand, by filling the through hole 110H with the sealing material 130, it is possible to reduce the buckling while performing the adhesive function.

봉합재(130)의 구체적인 물질은 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다.
The specific material of the sealing material 130 is not particularly limited. For example, an insulating material may be used. As the insulating material, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin containing a reinforcing material such as an inorganic filler, for example, ABF, FR-4, BT, PID resin, etc. may be used. It is needless to say that a known molding material such as EMC may be used. If necessary, a thermosetting resin or a resin impregnated with a core material such as glass cloth (glass cloth) together with an inorganic filler with a thermoplastic resin may be used.

봉합재(130)는 복수의 물질로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통홀(110H) 내의 공간을 제1봉합재로 채우고, 그 후 제1연결부재(110) 및 반도체칩(120)을 제2봉합재로 덮을 수 있다. 또는, 제1봉합재를 사용하여 관통홀(110H) 내의 공간을 채움과 더불어 소정의 두께로 제1연결부재(110) 및 반도체칩(120)을 덮고, 그 후 제1봉합재 상에 제2봉합재를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있다.
The sealing material 130 may be composed of a plurality of layers made of a plurality of materials. For example, the space in the through hole 110H may be filled with the first sealing material, and then the first connecting member 110 and the semiconductor chip 120 may be covered with the second sealing material. Alternatively, it is also possible to fill the space in the through hole 110H with the first sealing material, cover the first connecting member 110 and the semiconductor chip 120 with a predetermined thickness, The sealing material may be used in a form of covering the sealing material again with a predetermined thickness. In addition, it can be applied in various forms.

봉합재(130)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
The sealing material 130 may include conductive particles as needed for shielding electromagnetic waves. The conductive particles may be any of those capable of interrupting the electromagnetic wave, and examples of the conductive particles include copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au) (Pb), titanium (Ti), solder, or the like, but this is merely an example, and the present invention is not limited thereto.

제2연결부재(140)는 반도체칩(120)의 접속패드(122)를 재배선하기 위한 구성이다. 제2연결부재(140)를 통하여 다양한 기능을 가지는 수십 수백의 접속패드(122)가 재배선 될 수 있으며, 접속단자(170)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 제2연결부재(140)는 절연층(141), 절연층(141) 상에 배치된 재배선층(142), 및 절연층(141)을 관통하며 재배선층(142)을 연결하는 비아(143)를 포함한다. 제2연결부재(140)가 단층으로 구성될 수도 있고, 도면에서와 달리 복수층으로 구성될 수도 있다.
The second connection member 140 is a structure for rewiring the connection pad 122 of the semiconductor chip 120. Hundreds of hundreds of connection pads 122 having various functions can be rewired through the second connection member 140 and can be physically and / or electrically connected to the outside according to their function through the connection terminal 170 . The second connection member 140 includes an insulating layer 141, a re-wiring layer 142 disposed on the insulating layer 141, and a via 143 connecting the re-wiring layer 142 through the insulating layer 141. [ . The second linking member 140 may be formed of a single layer or may have a plurality of layers unlike the drawing.

절연층(141)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 상술한 바와 같은 절연물질 외에도 PID 수지와 같은 감광성 절연물질을 사용할 수도 있다. 이 경우, 절연층(141)을 보다 얇게 형성할 수 있으며, 보다 용이하게 비아(143)의 파인 피치를 달성할 수 있다. 절연층(141)이 다층인 경우 각각의 절연층의 물질은 서로 동일할 수 있고, 서로 상이할 수도 있다. 절연층(141)이 다층인 경우 이들이 일체화 되어 경계가 불분명할 수도 있다.
As the material of the insulating layer 141, an insulating material may be used. In addition to the above-described insulating material, a photosensitive insulating material such as a PID resin may be used as the insulating material. In this case, the insulating layer 141 can be formed to be thinner, and the pitch of the via 143 can be more easily achieved. When the insulating layer 141 has multiple layers, the materials of the respective insulating layers may be the same or different from each other. When the insulating layers 141 are multilayered, they may be integrated and the boundaries may be unclear.

재배선층(142)은 실질적으로 접속패드(122)를 재배선하는 역할을 수행하며, 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선층(142)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함한다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함할 수 있다.
The rewiring layer 142 substantially rewires the connection pad 122 and may be formed of copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au) , Nickel (Ni), lead (Pb), titanium (Ti), or alloys thereof. The re-distribution layer 142 may perform various functions according to the design of the layer. For example, a ground (GND) pattern, a power (PoWeR: PWR) pattern, a signal (S: S) pattern and the like. Here, the signal S pattern includes various signals except for a ground (GND) pattern, a power (PWR) pattern, and the like, for example, a data signal. It may also include via pads, connection terminal pads, and the like.

재배선층(142) 중 일부 노출된 패턴 상에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
A surface treatment layer (not shown) may be further formed on the partially exposed pattern of the re-distribution layer 142 as needed. The surface treatment layer (not shown) is not particularly limited as long as it is known in the art, and examples thereof include electrolytic gold plating, electroless gold plating, OSP or electroless tin plating, electroless silver plating, electroless nickel plating / , DIG plating, HASL, or the like.

비아(143)는 서로 다른 층에 형성된 재배선층(142), 접속패드(122) 등을 전기적으로 연결시키며, 그 결과 패키지(100B) 내에 전기적 경로를 형성시킨다. 비아(143)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143)는 패시베이션막(123)의 적어도 일부를 덮으며, 접속패드(122)의 노출된 표면을 모두 덮는다. 비아(143)는 채워진 비아(Filled via)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 비아(143)는 접속패드(122)를 향할수록 직경이 작아지는 테이퍼 형상일 수 있으나, 이에 한정되는 것은 아니다.
The vias 143 electrically connect the rewiring layer 142, the connection pads 122, and the like formed on the different layers, thereby forming an electrical path in the package 100B. The via 143 may be formed of copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), titanium A conductive material such as an alloy thereof may be used. The vias 143 cover at least a portion of the passivation film 123 and cover all of the exposed surfaces of the connection pads 122. Vias 143 may be filled vias, but are not necessarily limited thereto. The via 143 may have a tapered shape with a smaller diameter toward the connection pad 122, but is not limited thereto.

비아(143)는 시드층(143a) 및 도체층(143b)을 포함할 수 있다. 시드층(143a)은 노출된 접속패드(122)의 표면과 패시베이션막(123)의 벽면과 패시베이션막(123)의 표면과 절연층(141)을 관통하는 비아홀의 벽면 상에 형성될 수 있다. 도체층(143b)은 시드층(143a) 상에 형성되어 비아홀을 채울 수 있다. 시드층(143a)은 티타늄(Ti), 티타늄-텅스텐(Ti-W), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 및 니켈(Ni)-크롬(Cr) 중 하나 이상을 포함하는 제1 시드층, 및 제1 시드층 상에 배치되며 도체층(143b)과 동일재료 예컨대 구리(Cu)를 포함하는 제2 시드층을 포함할 수 있다. 제1 시드층은 접착 역할을 수행하며, 제2 시드층은 기초 도금층의 역할을 수행할 수 있다. 도체층(143b)은 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등을 포함할 수 있으며, 일반적으로는 구리(Cu)를 포함할 수 있다.
The via 143 may include a seed layer 143a and a conductor layer 143b. The seed layer 143a may be formed on the surface of the exposed connection pad 122, the surface of the passivation film 123, the surface of the passivation film 123, and the surface of the via hole passing through the insulating layer 141. The conductor layer 143b may be formed on the seed layer 143a to fill the via hole. The seed layer 143a includes at least one of titanium (Ti), titanium-tungsten (Ti-W), molybdenum (Mo), chromium (Cr), nickel (Ni), and nickel (Ni) And a second seed layer disposed on the first seed layer and containing the same material as the conductor layer 143b, for example, copper (Cu). The first seed layer functions as an adhesive, and the second seed layer can serve as a base plating layer. The conductor layer 143b may be formed of a conductive material such as copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni) And the like, and may generally include copper (Cu).

패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 폭을 W 라 하고, 비아(143)의 패시베이션막(123)과 접하는 테두리가 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 중심라인(C)으로부터 이격된 거리를 d 라 할 때, d / W 는 0.3 이내일 수 있다. 여기서, d는 내측(d1) 또는 외측(d2) 방향에서의 이격 거리일 수 있다. 이와 같이, 비아(143)의 테두리가 패시베이션막(123)의 안쪽 및 바깥쪽 테두리로부터 20% 이상 떨어진 위치하도록 비아(143)를 형성하는 경우 스트레스 측면에서 안정적일 수 있다. 비아(143)의 테두리가 패시베이션막(123)의 테두리 근처에 위치하는 경우 패시베이션막(123)의 스트레스가 증가하여 T/C 신뢰성 이슈가 발생할 수 있다.
The width of the surface of the passivation film 123 which contacts the via 143 is W and the edge of the via 143 in contact with the passivation film 123 surrounds the opening of the passivation film 123, D / W may be 0.3 or less, where d is a distance apart from the center line C of the surface in contact with the contact surface 143a. Here, d may be the distance in the inner side (d 1 ) or the outer side (d 2 ). As described above, when the via 143 is formed such that the rim of the via 143 is located at least 20% away from the inner and outer rims of the passivation film 123, the stress can be stabilized. If the rim of the via 143 is located near the rim of the passivation film 123, the stress of the passivation film 123 may be increased and a T / C reliability issue may occur.

패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 전체 면적을 S1 이라 하고, 비아(143)의 패시베이션막(123)을 덮는 면적을 S2 라 할 때, S2 / S1 은 0.2 내지 0.8 정도일 수 있다. 유사한 관점에서, 비아(143)의 테두리가 패시베이션막(123)의 안쪽 및 바깥쪽 테두리로부터 20% 이상 떨어진 위치하도록 비아(143)를 형성하는 경우 스트레스 측면에서 안정적일 수 있는바, 비아(143)가 패시베이션막(123)을 덮는 면적은 전체 면적의 20% 내지 80% 정도일 수 있으며, 이러한 범위에서 스트레스 측면에서 가장 안정적일 수 있다.
As the total area of the surface in contact with the via (143) surrounding the opening of the passivation film 123, S 1, and when the area covering the passivation film 123 in the via 143 la S 2, S 2 / S 1 may be about 0.2 to 0.8. In a similar perspective, when the via 143 is formed so that the rim of the via 143 is located at least 20% away from the inner and outer rims of the passivation film 123, May cover 20% to 80% of the total area of the passivation film 123, and may be most stable in terms of stress in this range.

제1연결부재(110)의 재배선층(112a, 112b)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 이에 형성되는 재배선층(112a, 112b) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 제2연결부재(140)의 박형화를 위하여 제1연결부재(110)의 재배선층(112a, 112b) 대비 상대적으로 작게 형성할 수 있다.
The thickness of the redistribution layers 112a and 112b of the first connection member 110 may be thicker than the thickness of the redistribution layer 142 of the second connection member 140. [ The first connection member 110 may have a thickness greater than that of the semiconductor chip 120 and the rewiring layers 112a and 112b formed thereon may be formed to have a larger size in accordance with the scale. On the other hand, the redistribution layer 142 of the second connection member 140 may be formed to be relatively small as compared with the redistribution layers 112a and 112b of the first connection member 110 for reducing the thickness of the second connection member 140 .

패시베이션층(150)은 제2연결부재(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 패시베이션층(150)은 제2연결부재(140)의 재배선층(142) 중 일부 재배선층(142)의 적어도 일부를 노출시키는 개구부(151)를 가질 수 있다. 개구부(151)는 재배선층(142)의 일면을 완전히 또는 일부만 노출시킬 수 있다. 경우에 따라서는 측면도 노출시킬 수 있다.
The passivation layer 150 is a structure for protecting the second connection member 140 from external physical chemical damage or the like. The passivation layer 150 may have an opening 151 that exposes at least a part of the rewiring layer 142 of the rewiring layer 142 of the second connection member 140. The opening 151 can expose only one side of the re-distribution layer 142 completely or only partially. In some cases, the sides can also be exposed.

패시베이션층(150)의 물질은 특별히 한정되지 않으며, 예를 들면, 감광성 절연물질을 사용할 수 있다. 또는, 솔더 레지스트를 사용할 수도 있다. 또는, 심재는 포함하지 않으나, 필러는 포함하는 절연수지, 예를 들면, 무기 필러 및 에폭시 수지를 포함하는 ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 패시베이션층(150)의 표면 조도는 일반적인 경우 보다 낮을 수 있으며, 이와 같이 표면 조도가 낮은 경우 표면의 얼룩 발생, 미세회로 구현의 어려움 등 회로 형성 과정에서 발생할 수 있는 여러 가지 부작용들을 개선할 수 있다.
The material of the passivation layer 150 is not particularly limited, and for example, a photosensitive insulating material can be used. Alternatively, a solder resist may be used. Alternatively, an ABF (Ajinomoto Build-up Film) including an insulating resin including a filler, for example, an inorganic filler and an epoxy resin, which does not include a core, may be used. The surface roughness of the passivation layer 150 may be lower than that of the conventional case. Thus, when the surface roughness is low, various side effects that may occur during the circuit formation process, such as occurrence of surface stains and difficulty in implementing a microcircuit, can be improved.

언더범프금속층(160)은 접속단자(170)의 접속 신뢰성을 향상시켜 보드 레벨 신뢰성을 개선하기 위한 부가적인 구성이다. 언더범프금속층(160)은 개구부(151)의 적어도 일부를 채운다. 언더범프금속층(160)은 공지의 메탈화 방법으로 형성될 수 있다. 언더범프금속층(160)은 공지의 금속 물질을 포함할 수 있다. 예를 들면, 전해동도금으로 시드층을 형성하고, 그 위에 무전해동도금으로 도금층을 형성하는 방법으로 언더범프금속층(160)을 형성할 수 있다.
The under bump metal layer 160 is an additional structure for improving the connection reliability of the connection terminal 170 to improve the board level reliability. The under bump metal layer 160 fills at least a portion of the opening 151. The under bump metal layer 160 may be formed by a known metallization method. The under bump metal layer 160 may comprise a known metal material. For example, the under bump metal layer 160 can be formed by forming a seed layer by electrolytic copper plating and forming a plating layer by electroless copper plating thereon.

접속단자(170)는 팬-아웃 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 반도체 패키지(100A)는 접속단자(170)를 통하여 전자기기의 메인보드에 실장될 수 있다. 접속단자(170)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속단자(170)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 접속단자(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 접속단자(170)의 수는 반도체칩(120)의 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
The connection terminal 170 is an additional configuration for physically and / or electrically connecting the fan-out semiconductor package 100A to the outside. For example, the fan-out semiconductor package 100A may be mounted on the main board of the electronic device via the connection terminal 170. [ The connection terminal 170 may be formed of a conductive material, for example, a solder or the like, but this is merely an example and the material is not particularly limited thereto. The connection terminal 170 may be a land, a ball, a pin, or the like. The connection terminal 170 may be formed as a multilayer or a single layer. In the case of a multi-layered structure, it may include a copper pillar and a solder. In the case of a single layer, tin-silver may include solder or copper. However, the present invention is not limited thereto. . The number, spacing, arrangement type, etc. of the connection terminals 170 are not particularly limited and can be sufficiently modified according to the design specifications of the ordinary artisan. For example, the number of the connection terminals 170 may be several tens to several thousands depending on the number of the connection pads 122 of the semiconductor chip 120, and may have more or less numbers.

접속단자(170) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(100A)는 팬-아웃 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 달리 별도의 기판 없이 전자기기에 실장이 가능한바 박형화가 가능하며, 가격 경쟁력이 우수하다.
At least one of the connection terminals 170 is disposed in a fan-out region. The fan-out area means an area outside the area where the semiconductor chip 120 is disposed. That is, the semiconductor package 100A according to the example is a fan-out package. The fan-out package is more reliable than the fan-in package, allows multiple I / O terminals, and facilitates 3D interconnection. Also, unlike BGA (Ball Grid Array) package and LGA (Land Grid Array) package, it can be thinned to be mounted on electronic equipment without extra board, and it is excellent in price competitiveness.

도면에 도시하지 않았으나, 필요에 따라서는 제1연결부재(110)의 관통홀(110H)의 내벽에 금속층이 더 배치될 수 있다. 즉, 반도체칩(120)의 측면 주위가 금속층으로 둘러싸일 수도 있다. 금속층을 통하여 반도체칩(120)으로부터 발생하는 열을 패키지(100) 상부 및/또는 하부로 효과적으로 방출시킬 수 있으며, 효과적으로 전자파 차폐가 가능하다. 또한, 필요에 따라서는 제1연결부재(110)의 관통홀(110H) 내에 복수의 반도체칩이 배치될 수도 있으며, 제1연결부재(110)의 관통홀(110H)이 복수 개고, 각각의 관통홀 내에 반도체칩이 배치될 수도 있다. 또한, 반도체칩 외에 별도의 수동부품이 함께 관통홀(110H) 내에 함께 봉합될 수 있다. 또한, 패시베이션층(150) 상에 표면실장부품이 실장 될 수 있다.
Although not shown in the drawing, a metal layer may be further disposed on the inner wall of the through hole 110H of the first connection member 110, if necessary. That is, the periphery of the side surface of the semiconductor chip 120 may be surrounded by a metal layer. The heat generated from the semiconductor chip 120 through the metal layer can be effectively released to the upper portion and / or the lower portion of the package 100, thereby effectively shielding the electromagnetic wave. A plurality of semiconductor chips may be disposed in the through hole 110H of the first connection member 110 as required. A plurality of through holes 110H of the first connection member 110 may be provided, The semiconductor chip may be disposed in the hole. In addition, separate passive components in addition to the semiconductor chip can be sealed together in the through hole 110H. In addition, surface mount components can be mounted on the passivation layer 150. [

도 11은 도 9의 팬-아웃 반도체 패키지의 제2연결부재의 비아가 반도체칩의 패시베이션막을 덮는 위치에 따른 스트레스 변화를 개략적으로 나타낸다.
Fig. 11 schematically shows a stress change according to a position where a via of a second connecting member of the fan-out semiconductor package of Fig. 9 covers a passivation film of the semiconductor chip.

도면을 참조하면, #1은 비아(143)의 테두리가 패시베이션막(123)의 비아(143)와 접하는 면의 안쪽 테두리에 거의 근접하는 경우(20% 미만), 즉 비아(143)의 패시베이션막(123)을 덮는 면적(S2)이 패시베이션막(123)의 비아(143)와 접하는 면의 전체 면적(S1)의 20% 미만인 경우이며, #2 내지 #5는 비아(143)의 테두리가 패시베이션막(123)의 비아(143)와 접하는 면의 중심라인(C)의 근처에 위치하는 경우(이격: 30% 이내), 즉 비아(143)의 패시베이션막(123)을 덮는 면적(S2)이 패시베이션막(123)의 비아(143)와 접하는 면의 전체 면적(S1)의 20% 내지 80%인 경우이며, #6은 비아(143)의 테두리가 패시베이션막(123)의 비아(143)와 접하는 면의 바깥쪽 테두리에 거의 근접하는 경우(20% 미만), 즉 비아(143)의 패시베이션막(123)을 덮는 면적(S2)이 패시베이션막(123)의 비아(143)와 접하는 면의 전체 면적(S1)의 80% 초과인 경우의 T/C 신뢰성 테스트 결과를 나타낸다.
Referring to the drawings, numeral 1 indicates a case where the rim of the via 143 is close to the inner edge of the surface of the passivation film 123 in contact with the via 143 (less than 20%), and 123 when covering the area (S 2) is less than 20% of the passivation film 123, the total area (S 1) of the surface in contact with the via 143 of the # 2 to # 5 of the rim of the via 143 Of the via 143 is located near the center line C of the surface contacting the via 143 of the passivation film 123 (spacing: within 30%), that is, the area S 2 is 20% to 80% of the total area S 1 of the surface of the passivation film 123 in contact with the via 143, and # 6 is the case where the rim of the via 143 is the via- (Less than 20%), that is, the area S 2 covering the passivation film 123 of the via 143 is larger than the thickness of the via 143 of the passivation film 123, The surface of the contact surface Area indicates the T / C reliable test results in the case where more than 80% of the (S 1).

이를 통해서, 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 폭을 W 라 하고, 비아(143)의 패시베이션막(123)과 접하는 테두리가 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 중심라인(C)으로부터 이격된 거리를 d 라 할 때, d / W 는 0.3 이내인 경우 스트레스 측면에서 안정적일 수 있음을 알 수 있다. 또한, 패시베이션막(123)의 개구부를 둘러싸며 비아(143)와 접하는 면의 전체 면적을 S1 이라 하고, 비아(143)의 패시베이션막(123)을 덮는 면적을 S2 라 할 때, S2 / S1 은 0.2 내지 0.8 정도인 경우 스트레스 측면에서 안정적일 수 있음을 알 수 있다.
The width of the surface of the via 143 in contact with the via 143 surrounding the opening of the passivation film 123 is W and the edge of the via 143 in contact with the passivation film 123 surrounds the opening of the passivation film 123 And a distance d from the center line C of the surface contacting the via 143 is d, it can be seen that when d / W is within 0.3, the stress can be stable. Further, when considered the area that covers the passivation film 123 on the passivation film 123, the via 143, as, and the total area of the surface surrounding the opening in contact with vias 143 S 1 in S 2, S 2 / S 1 is about 0.2 to 0.8, it can be seen that it is stable in terms of stress.

도 12는 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
12 is a cross-sectional view schematically showing another example of the fan-out semiconductor package.

도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)는 제1연결부재(110)가 제2연결부재(140)와 접하는 제1절연층(111a), 제2연결부재(140)와 접하며 제1절연층(111a)에 매립된 제1재배선층(112a), 제1절연층(111a)의 제1재배선층(112a)이 매립된측의 반대측 상에 배치된 제2재배선층(112b), 제1절연층(111a) 상에 배치되며 제2재배선층(112b)을 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제3재배선층(112c)을 포함한다. 제1 내지 제3재배선층(112a, 112b, 112c)은 접속패드(122)와 전기적으로 연결된다. 한편, 제1 및 제2재배선층(112a, 112b)과 제2및 제3재배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2비아(미도시)를 통하여 전기적으로 연결될 수 있다.
Referring to FIG. 1, a fan-out semiconductor package 100B according to another embodiment includes a first insulating layer 111a, a second connecting member 140, and a second connecting member 140. The first insulating layer 111a contacts the second connecting member 140, A first rewiring layer 112a in contact with the first insulation layer 111a and a second rewiring layer 112a disposed on the opposite side of the first rewiring layer 112a of the first insulation layer 111a, A second insulating layer 111b disposed on the first insulating layer 111a and covering the second redistribution layer 112b and a third redistribution layer 112c disposed on the second insulating layer 111b, . The first to third rewiring layers 112a, 112b, and 112c are electrically connected to the connection pad 122. The first and second redistribution layers 112a and 112b and the second and third redistribution layers 112b and 112c are connected to the first and second via layers 111a and 111b through the first and second insulating layers 111a and 111b, (Not shown).

제1재배선층(112a)이 매립되어 있기 때문에 상술한 바와 같이 제2연결부재(140)의 절연층(141)의 절연거리가 실질적으로 일정할 수 있다. 제1연결부재(110)가 많은 수의 재배선층(112a, 112b, 112c)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있다. 따라서, 제2연결부재(140) 형성 과정에서 발생하는 불량에 따른 수율 저하를 개선할 수 있다. 제1재배선층(112a)이 제1절연층 내부로 리세스되며, 따라서 제1절연층(111a)의 하면과 제1재배선층(112a)의 하면이 단차를 가진다. 그 결과 봉합재(130)를 형성할 때 봉합재(130) 형성 물질이 블리딩되어 제1재배선층(112a)을 오염시키는 것을 방지할 수 있다.
Since the first rewiring layer 112a is embedded, the insulation distance of the insulating layer 141 of the second connection member 140 can be substantially constant as described above. Since the first connection member 110 includes a large number of rewiring layers 112a, 112b and 112c, the second connection member 140 can be further simplified. Therefore, it is possible to improve the yield reduction due to defects generated in the process of forming the second linking member 140. The first rewiring layer 112a is recessed into the first insulation layer so that the lower surface of the first insulation layer 111a and the lower surface of the first rewiring layer 112a have step differences. As a result, it is possible to prevent the material for forming the sealant 130 from being contaminated by contamination of the first rewiring layer 112a when the sealant 130 is formed.

제1연결부재(110)의 제1재배선층(112a)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 상측에 위치할 수 있다. 또한, 제2연결부재(140)의 재배선층(142)과 제1연결부재(110)의 재배선층(112a) 사이의 거리는 제2연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 클 수 있다. 이는 제1재배선층(112a)이 절연층(111)의 내부로 리세스될 수 있기 때문이다. 제1연결부재(110)의 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
The lower surface of the first redistribution layer 112a of the first connection member 110 may be located above the lower surface of the connection pad 122 of the semiconductor chip 120. [ The distance between the redistribution layer 142 of the second connection member 140 and the redistribution layer 112a of the first connection member 110 is larger than the distance between the redistribution layer 142 of the second connection member 140 and the semiconductor chip 120 Of the connection pads 122 of the semiconductor device. This is because the first rewiring layer 112a can be recessed into the insulating layer 111. [ The second rewiring layer 112b of the first connection member 110 may be positioned between the active surface and the inactive surface of the semiconductor chip 120. [ The first connection member 110 may be formed to have a thickness corresponding to the thickness of the semiconductor chip 120 so that the second rewiring layer 112b formed in the first connection member 110 is electrically connected to the semiconductor chip 120 May be disposed at a level between the active surface and the inactive surface.

제1연결부재(110)의 재배선층(112a, 112b, 112c)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c) 역시 그 스케일에 맞춰 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
The thickness of the redistribution layers 112a, 112b and 112c of the first connection member 110 may be thicker than the thickness of the redistribution layer 142 of the second connection member 140. [ The first connection member 110 may have a thickness greater than that of the semiconductor chip 120 and the rewiring layers 112a, 112b, and 112c may be formed to have a larger size in accordance with the scale. On the other hand, the redistribution layer 142 of the second connection member 140 can be formed in a relatively small size for thinning.

그 외에 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
Other configurations are substantially the same as those described in the fan-out semiconductor package 100A according to the example, and detailed description will be omitted.

도 13은 팬-아웃 반도체 패키지의 다른 일례를 대략 나타낸 단면도다.
13 is a cross-sectional view schematically showing another example of the fan-out semiconductor package.

도면을 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100C)는 제1연결부재(110)가 제1절연층(111a), 제1절연층(111a)의 양면에 배치된 제1재배선층(112a) 및 제2재배선층(112b), 제1절연층(112a) 상에 배치되며 제1재배선층(112a)을 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제3재배선층(111c), 제1절연층(111a) 상에 배치되어 제2재배선층(112b)을 덮는 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 제4재배선층(112d)을 포함한다. 제1 내지 제4재배선층(112a, 112b, 112c, 112d)는 접속패드(122)와 전기적으로 연결된다. 제1연결부재(110)가 더 많은 수의 재배선층(112a, 112b, 112c, 112d)을 포함하는바, 제2연결부재(140)를 더욱 간소화할 수 있으며, 제2연결부재(140) 불량에 따른 수율 저하를 개선할 수 있다. 한편, 제1 내지 제4 재배선층(112a, 112b, 112c, 112d)는 제1 내지 제3 절연층(111a, 111b, 111c)을 각각 관통하는 제1 내지 제3비아(비아)를 통하여 전기적으로 연결될 수 있다.
Referring to the drawings, in a fan-out semiconductor package 100C according to another example, a first connecting member 110 includes a first insulating layer 111a, a first rewiring layer 111c disposed on both surfaces of the first insulating layer 111a, A second insulating layer 111b disposed on the first insulating layer 112a and covering the first redistribution layer 112a and a second insulating layer 111b disposed on the second insulating layer 111b, A third insulating layer 111c disposed on the first insulating layer 111a and covering the second redistribution layer 112b and a third insulating layer 111c disposed on the third insulating layer 111c, 4 redistribution layer 112d. The first to fourth rewiring layers 112a, 112b, 112c, and 112d are electrically connected to the connection pad 122. Since the first connecting member 110 includes a greater number of redistribution layers 112a, 112b, 112c and 112d, the second connecting member 140 can be further simplified, Can be improved. The first to fourth rewiring layers 112a, 112b, 112c and 112d are electrically connected through first to third via holes (vias) passing through the first to third insulation layers 111a, 111b and 111c, respectively. Can be connected.

제1절연층(111a)은 제2 및 제3절연층(111b, 111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2 및 제3절연층(111b, 111c)은 더 많은 수의 재배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)과 상이한 절연물질 포함할 수 있다. 예를 들면, 제1절연층(111a)은 심재, 무기필러, 및 절연수지를 포함하는, 예컨대, 프리프레그일 수 있고, 제2절연층(111c) 및 제3절연층(111c)은 무기필러 및 절연수지를 포함하는 ABF 필름 또는 감광성 절연 필름일 수 있으나, 이에 한정되는 것은 아니다.
The first insulating layer 111a may be thicker than the second and third insulating layers 111b and 111c. The first and second insulating layers 111b and 111c may be relatively thick to maintain rigidity and the second and third insulating layers 111b and 111c may be formed to form a greater number of redistribution layers 112c and 112d Lt; / RTI > The first insulating layer 111a may include an insulating material different from the second insulating layer 111b and the third insulating layer 111c. For example, the first insulating layer 111a may be, for example, a prepreg including a core material, an inorganic filler, and an insulating resin, and the second insulating layer 111c and the third insulating layer 111c may be, And an insulating resin, but the present invention is not limited thereto.

제1연결부재(110)의 제3재배선층(112c)의 하면은 반도체칩(120)의 접속패드(122)의 하면보다 하측에 위치할 수 있다. 또한, 제2연결부재(140)의 재배선층(142)과 제1연결부재(110)의 제3재배선층(112c) 사이의 거리는 제2연결부재(140)의 재배선층(142)과 반도체칩(120)의 접속패드(122) 사이의 거리보다 작을 수 있다. 이는 제3재배선층(112c)이 제2절연층(111b) 상에 돌출된 형태로 배치될 수 있으며, 그 결과 제2연결부재(140)와 접할 수 있기 때문이다. 제1연결부재(110)의 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이에 위치할 수 있다. 제1연결부재(110)는 반도체칩(120)의 두께에 대응하는 두께로 형성할 수 있으며, 따라서 제1연결부재(110) 내부에 형성된 제1재배선층(112a) 및 제2재배선층(112b)은 반도체칩(120)의 활성면과 비활성면 사이의 레벨에 배치될 수 있다.
The lower surface of the third redistribution layer 112c of the first connection member 110 may be located below the lower surface of the connection pad 122 of the semiconductor chip 120. [ The distance between the redistribution layer 142 of the second connection member 140 and the third redistribution layer 112c of the first connection member 110 is larger than the distance between the redistribution layer 142 of the second connection member 140 and the semiconductor chip 1. [ May be less than the distance between the connection pads (122) of the first substrate (120). This is because the third rewiring layer 112c can be disposed on the second insulating layer 111b so as to be in contact with the second connection member 140. [ The first redistribution layer 112a and the second redistribution layer 112b of the first connection member 110 may be positioned between the active surface and the inactive surface of the semiconductor chip 120. [ The first connecting member 110 may be formed to have a thickness corresponding to the thickness of the semiconductor chip 120 so that the first rewiring layer 112a and the second rewiring layer 112b May be disposed at a level between the active surface and the inactive surface of the semiconductor chip 120.

제1연결부재(110)의 재배선층(112a, 112b, 112c, 112d)의 두께는 제2연결부재(140)의 재배선층(142)의 두께보다 두꺼울 수 있다. 제1연결부재(110)는 반도체칩(120) 이상의 두께를 가질 수 있는바, 재배선층(112a, 112b, 112c, 112d) 역시 보다 큰 사이즈로 형성할 수 있다. 반면, 제2연결부재(140)의 재배선층(142)은 박형화를 위하여 이 상대적으로 작은 사이즈로 형성할 수 있다.
The thickness of the redistribution layers 112a, 112b, 112c and 112d of the first connection member 110 may be thicker than the thickness of the redistribution layer 142 of the second connection member 140. [ The first connection member 110 may have a thickness greater than that of the semiconductor chip 120 and the rewiring layers 112a, 112b, 112c and 112d may be formed in a larger size. On the other hand, the redistribution layer 142 of the second connection member 140 can be formed in a relatively small size for thinning.

그 외에 다른 구성은 일례에 따른 팬-아웃 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
Other configurations are substantially the same as those described in the fan-out semiconductor package 100A according to the example, and detailed description will be omitted.

도 14는 접속패드에 부식이 발생하는 경우를 개략적으로 나타낸다.14 schematically shows a case where corrosion occurs in the connection pad.

도 15는 전압 미인가 상태의 접속패드에 부식을 개략적으로 나타낸다.Fig. 15 schematically shows corrosion on a connection pad in a voltage unfavorable state.

도 16은 전압 인가 상태의 접속패드에 부식을 개략적으로 나타낸다.
Fig. 16 schematically shows corrosion on a connection pad in a voltage application state.

도면을 참조하면, 반도체 패키지는 접속단자(170')를 통하여 보드(500')에 실장될 수 있다. 접속단자(170')는 보드(500')의 절연층(501')으로부터 노출되는 전극(502')과 전기적으로 연결될 수 있다. 접속단자(170')는 고분자 절연층(141') 내부에 형성된 재배선층(142')을 통하여 접속패드(122')와 전기적으로 연결될 수 있다. 한편, 접속단자(170')는 언더필(200')을 통하여 고정될 수 있다. 이때, 고온 고습 신뢰성 환경(THB; Temperature Humidity Bias)에서 언더필(200')의 Cl- 등의 이온은 고분자 절연층(141')을 통과하여 반도체칩의 접속패드(122')를 부식시킬 수 있다. 구체적으로, 고온 고습 신뢰성 환경(THB; Temperature Humidity Bias)에서 반도체칩의 바디(121') 상에 형성된 접속패드(122')의 패시베이션막(123')으로부터 노출되는 표면이 Cl- 등의 이온에 의하여 부식될 수 있다. 즉, 본 개시에 따른 팬-아웃 반도체 패키지(100A~100C)와 같이 비아(143)가 패시베이션막(123)을 덮도록 형성하지 않는 경우, 경우 전압 미인가 상태 및/또는 전압 인가 상태에서 반도체칩의 접속패드가 부식될 수 있다.
Referring to the drawings, a semiconductor package may be mounted on a board 500 'through a connection terminal 170'. The connection terminal 170 'may be electrically connected to the electrode 502' exposed from the insulating layer 501 'of the board 500'. The connection terminal 170 'may be electrically connected to the connection pad 122' through the re-wiring layer 142 'formed in the polymer insulating layer 141'. Meanwhile, the connection terminal 170 'may be fixed through the underfill 200'. At this time, in the high temperature and high humidity reliability environment (THB), ions such as Cl - of the underfill 200 'may pass through the polymer insulating layer 141' and corrode the connection pad 122 'of the semiconductor chip . Specifically, the high-temperature, high-humidity reliability environment; the surface exposed from the (THB Temperature Humidity Bias) passivation film (123 ') of the "connecting pad (122 formed on) the body 121' of the semiconductor chip in the Cl - ion, such as It can be corroded. That is, when the via 143 is not formed so as to cover the passivation film 123 like the fan-out semiconductor packages 100A to 100C according to the present disclosure, in the case where the voltage is not applied and / The connection pad can corrode.

본 개시에서 사용된 일례라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례들의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
The expression " exemplary " used in this disclosure does not mean the same embodiment but is provided for emphasizing and explaining different unique features. However, the above-mentioned examples do not exclude that they are implemented in combination with the features of other examples. For example, although the description in the specific example is not described in another example, it can be understood as an explanation related to another example, unless otherwise described or contradicted by the other example.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
In the present disclosure, the meaning of being connected is not a direct connection but a concept including an indirect connection. In addition, the term "electrically connected" means a concept including both a physical connection and a non-connection. Also, the first, second, etc. expressions are used to distinguish one component from another, and do not limit the order and / or importance of the components. In some cases, without departing from the scope of the right, the first component may be referred to as a second component, and similarly, the second component may be referred to as a first component.

본 개시에서 상부, 하부, 상측, 하측, 상면, 하면 등은 첨부된 도면을 기준으로 판단한다. 예를 들면, 제1연결부재는 재배선층 보다 상부에 위치한다. 다만, 특허청구범위가 이에 한정되는 것은 아니다. 또한, 수직 방향은 상술한 상부 및 하부 방향을 의미하며, 수평 방향은 이와 수직한 방향을 의미한다. 이때, 수직 단면은 수직 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에 도시한 단면도를 그 예로 들 수 있다. 또한, 수평 단면은 수평 방향의 평면으로 절단한 경우를 의미하는 것으로, 도면에서 도시한 평면도를 그 예로 들 수 있다.
In the present disclosure, upper, lower, upper, lower, upper, lower, and the like are determined based on the attached drawings. For example, the first connecting member is located above the re-wiring layer. However, the claims are not limited thereto. In addition, the vertical direction means the above-mentioned upper and lower direction, and the horizontal direction means the direction perpendicular thereto. In this case, the vertical cross-section means a case of cutting into a plane in the vertical direction, and the cross-sectional view shown in the figure is an example. In addition, the horizontal cross-section means a case where the horizontal cross-section is cut into a plane in the horizontal direction, for example, the plan view shown in the drawing.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
The terms used in this disclosure are used only to illustrate an example and are not intended to limit the present disclosure. Wherein the singular expressions include plural expressions unless the context clearly dictates otherwise.

1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A, 100B, 100C: 팬-아웃 반도체 패키지
110: 제1연결부재 111, 112a, 112b, 112c: 절연층
112a, 112b, 112c, 112d: 재배선층 113: 비아
112: 반도체칩 121: 바디
122: 접속패드 123: 패시베이션막
130: 봉합재 131: 개구부
140: 제2연결부재 141: 절연층
142: 재배선층 143: 비아
143a: 시드층 143b: 도체층
150: 패시베이션층 151: 개구부
160: 언더범프금속층 170: 접속단자1000: electronic device 1010: main board
1020: Chip related parts 1030: Network related parts
1040: Other parts 1050: Camera
1060: antenna 1070: display
1080: Battery 1090: Signal line
1100: Smartphone 1101: Smartphone body
1110: Smartphone mainboard 1111: mainboard insulation layer
1112: main board wiring 1120: parts
1130: Smartphone camera 2200: Fan-in semiconductor package
2220: semiconductor chip 2221: body
2222: connection pad 2223: passivation film
2240: connecting member 2241: insulating layer
2242: re-wiring layer 2243: via
2250: passivation layer 2260: under bump metal layer
2270: solder ball 2280: underfill resin
2290: molding material 2500: main board
2301: Interposer substrate 2302: Interposer substrate
2100: Fan-out semiconductor package 2120: Semiconductor chip
2121: Body 2122: Connection pad
2140: connecting member 2141: insulating layer
2142: re-wiring layer 2143: via
2150: passivation layer 2160: under bump metal layer
2170: solder ball 100: semiconductor package
100A, 100B, 100C: Fan-out semiconductor package
110: first connecting member 111, 112a, 112b, 112c: insulating layer
112a, 112b, 112c, 112d: re-wiring layer 113: via
112: semiconductor chip 121: body
122: connection pad 123: passivation film
130: sealing material 131: opening
140: second connecting member 141: insulating layer
142: re-wiring layer 143: via
143a: Seed layer 143b: Conductor layer
150: passivation layer 151: opening
160: under bump metal layer 170: connection terminal

Claims (17)

관통홀을 갖는 제1연결부재;
상기 제1연결부재의 관통홀에 배치되며, 접속패드가 배치된 활성면 및 상기 활성면의 반대측에 배치된 비활성면을 갖는 반도체칩;
상기 제1연결부재 및 상기 반도체칩의 비활성면의 적어도 일부를 봉합하는 봉합재; 및
상기 제1연결부재 및 상기 반도체칩의 활성면 상에 배치된 제2연결부재; 를 포함하며,
상기 제1연결부재 및 상기 제2연결부재는 각각 상기 접속패드와 전기적으로 연결된 재배선층을 포함하고,
상기 반도체칩은 상기 접속패드의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션막을 포함하며,
상기 제2연결부재의 재배선층은 비아를 통하여 상기 접속패드와 연결되며,
상기 비아는 상기 패시베이션막의 적어도 일부를 덮는,
팬-아웃 반도체 패키지.
A first connecting member having a through hole;
A semiconductor chip disposed in the through hole of the first connection member and having an active surface on which the connection pad is disposed and an inactive surface disposed on the opposite side of the active surface;
A sealing member for sealing at least a part of the inactive surfaces of the first connecting member and the semiconductor chip; And
A second connecting member disposed on the active surface of the first connecting member and the semiconductor chip; / RTI >
Wherein the first connection member and the second connection member each include a re-wiring layer electrically connected to the connection pad,
Wherein the semiconductor chip includes a passivation film having an opening exposing at least a part of the connection pad,
The re-wiring layer of the second connection member is connected to the connection pad via a via,
Wherein the via covers at least a portion of the passivation film,
A fan-out semiconductor package.
제 1 항에 있어서,
상기 패시베이션막의 상기 개구부를 둘러싸며 상기 비아와 접하는 면의 전체 면적을 S1 이라 하고, 상기 비아의 상기 패시베이션막을 덮는 면적을 S2 라 할 때, S2 / S1 은 0.2 내지 0.8인,
팬-아웃 반도체 패키지.
The method according to claim 1,
Surrounding the passivation film, the opening portion referred to as the total area of the surface in contact with the via, and S 1, when the area covering the passivation film of the via la S 2, S 2 / S 1 is from 0.2 to 0.8,
A fan-out semiconductor package.
제 1 항에 있어서,
상기 패시베이션막의 상기 개구부를 둘러싸며 상기 비아와 접하는 면의 폭을 W 라 하고, 상기 비아의 상기 패시베이션막과 접하는 테두리가 상기 패시베이션막의 상기 개구부를 둘러싸며 상기 비아와 접하는 면의 중심라인 C 로부터 이격된 거리를 d 라 할 때, d / W 는 0.3 이내인,
팬-아웃 반도체 패키지.
The method according to claim 1,
Wherein a width of a surface of the via which surrounds the opening of the passivation film and in contact with the via is W and a rim of the via which contacts the passivation film surrounds the opening of the passivation film and is spaced apart from a center line C of a surface in contact with the via When the distance is d, d / W is within 0.3,
A fan-out semiconductor package.
제 1 항에 있어서,
상기 비아는 상기 접속패드의 노출된 표면을 모두 덮는,
팬-아웃 반도체 패키지.
The method according to claim 1,
The via covering the exposed surface of the contact pad,
A fan-out semiconductor package.
제 1 항에 있어서,
상기 비아는 채워진 비아(Filled via)인,
팬-아웃 반도체 패키지.
The method according to claim 1,
The vias may be filled vias,
A fan-out semiconductor package.
제 1 항에 있어서,
상기 제1연결부재는, 제1절연층, 상기 제2연결부재와 접하며 상기 제1절연층에 매립된 제1재배선층, 및 상기 제1절연층의 상기 제1재배선층이 매립된측의 반대측 상에 배치된 제2재배선층, 을 포함하며,
상기 제1 및 제2재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
The method according to claim 1,
Wherein the first connecting member comprises a first insulating layer, a first rewiring layer in contact with the second connecting member and embedded in the first insulating layer, and a second rewiring layer on the opposite side of the first rewiring layer, And a second rewiring layer disposed on the first rewiring layer,
Wherein the first and second rewiring layers are electrically connected to the connection pad,
A fan-out semiconductor package.
제 6 항에 있어서,
상기 제1연결부재는, 상기 제1절연층 상에 배치되며 상기 제2재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 더 포함하며,
상기 제3재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
The method according to claim 6,
The first connecting member further includes a second insulating layer disposed on the first insulating layer and covering the second rewiring layer and a third rewiring layer disposed on the second insulating layer,
Wherein the third re-wiring layer is electrically connected to the connection pad,
A fan-out semiconductor package.
제 6 항에 있어서,
상기 제2연결부재의 재배선층과 상기 제1재배선층 사이의 거리가 상기 제2연결부재의 재배선층과 상기 접속패드 사이의 거리보다 큰,
팬-아웃 반도체 패키지.
The method according to claim 6,
The distance between the re-wiring layer of the second connection member and the first re-distribution layer is larger than the distance between the re-distribution layer of the second connection member and the connection pad,
A fan-out semiconductor package.
제 6 항에 있어서,
상기 제1재배선층은 상기 제2연결부재의 재배선층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
The method according to claim 6,
Wherein the first re-wiring layer is thicker than the re-wiring layer of the second connection member,
A fan-out semiconductor package.
제 6 항에 있어서,
상기 제1재배선층의 하면은 상기 접속패드의 하면보다 상측에 위치하는,
팬-아웃 반도체 패키지.
The method according to claim 6,
And the lower surface of the first re-distribution layer is located above the lower surface of the connection pad,
A fan-out semiconductor package.
제 7 항에 있어서,
상기 제2재배선층은 상기 반도체칩의 활성면과 비활성면 사이에 위치하는,
팬-아웃 반도체 패키지.
8. The method of claim 7,
And the second re-wiring layer is located between the active surface and the inactive surface of the semiconductor chip,
A fan-out semiconductor package.
제 1 항에 있어서,
상기 제1연결부재는, 제1절연층, 상기 제1절연층의 양면에 배치된 제1재배선층 및 제2재배선층, 상기 제1절연층 상에 배치되며 상기 제1재배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3재배선층, 을 포함하며,
상기 제1 내지 제3재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
The method according to claim 1,
The first connecting member includes a first insulating layer, a first rewiring layer and a second rewiring layer disposed on both surfaces of the first insulating layer, a second rewiring layer disposed on the first insulating layer, An insulating layer, and a third rewiring layer disposed on the second insulating layer,
Wherein the first to third rewiring layers are electrically connected to the connection pad,
A fan-out semiconductor package.
제 12 항에 있어서,
상기 제1연결부재는, 상기 제1절연층 상에 배치되어 상기 제2재배선층을 덮는 제3절연층, 및 상기 제3절연층 상에 배치된 제4재배선층, 을 더 포함하며,
상기 제4재배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 반도체 패키지.
13. The method of claim 12,
The first connecting member further includes a third insulating layer disposed on the first insulating layer and covering the second rewiring layer and a fourth rewiring layer disposed on the third insulating layer,
Wherein the fourth redistribution layer is electrically connected to the connection pad,
A fan-out semiconductor package.
제 12 항에 있어서,
상기 제1절연층은 상기 제2절연층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
13. The method of claim 12,
Wherein the first insulating layer is thicker than the second insulating layer,
A fan-out semiconductor package.
제 12 항에 있어서,
상기 제3재배선층은 상기 제2연결부재의 재배선층보다 두께가 두꺼운,
팬-아웃 반도체 패키지.
13. The method of claim 12,
And the third re-wiring layer is thicker than the re-wiring layer of the second connection member,
A fan-out semiconductor package.
제 12 항에 있어서,
상기 제1재배선층은 상기 반도체칩의 활성면과 비활성면 사이에 위치하는,
팬-아웃 반도체 패키지.
13. The method of claim 12,
Wherein the first re-distribution layer is positioned between an active surface and an inactive surface of the semiconductor chip,
A fan-out semiconductor package.
제 12 항에 있어서,
상기 제3재배선층의 하면은 상기 접속패드의 하면보다 하측에 위치하는,
팬-아웃 반도체 패키지.
13. The method of claim 12,
And the lower surface of the third re-wiring layer is located below the lower surface of the connection pad,
A fan-out semiconductor package.
KR1020160112983A 2016-06-21 2016-09-02 Fan-out semiconductor package KR101952863B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW106107141A TWI655730B (en) 2016-06-21 2017-03-06 Fan-out type semiconductor package
JP2017044923A JP6562467B2 (en) 2016-06-21 2017-03-09 Fan-out semiconductor package
US15/454,416 US9935068B2 (en) 2016-06-21 2017-03-09 Fan-out semiconductor package
US15/725,179 US10396049B2 (en) 2016-06-21 2017-10-04 Fan-out semiconductor package
JP2019079294A JP2019145824A (en) 2016-06-21 2019-04-18 Fan-out semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160077593 2016-06-21
KR20160077593 2016-06-21

Publications (2)

Publication Number Publication Date
KR20170143413A true KR20170143413A (en) 2017-12-29
KR101952863B1 KR101952863B1 (en) 2019-02-28

Family

ID=60939175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160112983A KR101952863B1 (en) 2016-06-21 2016-09-02 Fan-out semiconductor package

Country Status (3)

Country Link
JP (1) JP2019145824A (en)
KR (1) KR101952863B1 (en)
TW (1) TWI655730B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896061A (en) * 2018-09-13 2020-03-20 三星电子株式会社 Semiconductor package
KR20200132239A (en) * 2019-05-16 2020-11-25 삼성전자주식회사 Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039090A (en) * 2010-07-15 2012-02-23 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
KR20130132162A (en) * 2012-05-25 2013-12-04 주식회사 네패스 Semiconductor package and method of manufacturing the same
KR20160024379A (en) * 2013-08-21 2016-03-04 인텔 코포레이션 Bumpless die-package interface for bumpless build-up layer (bbul)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269540B1 (en) * 1998-08-28 2000-10-16 윤종용 Method for manufacturing chip scale packages at wafer level
JP2006059992A (en) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd Method for manufacturing electronic component built-in board
TWI279897B (en) * 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
JP2010165970A (en) * 2009-01-19 2010-07-29 Renesas Electronics Corp Semiconductor integrated circuit apparatus and manufacturing method thereof
JP5193898B2 (en) * 2009-02-12 2013-05-08 新光電気工業株式会社 Semiconductor device and electronic device
JP2011155313A (en) * 2011-05-18 2011-08-11 Casio Computer Co Ltd Semiconductor device
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US9502391B2 (en) * 2012-05-25 2016-11-22 Nepes Co., Ltd. Semiconductor package, fabrication method therefor, and package-on package
US20130341785A1 (en) * 2012-06-22 2013-12-26 Lei Fu Semiconductor chip with expansive underbump metallization structures
KR101472639B1 (en) * 2012-12-31 2014-12-15 삼성전기주식회사 Substrate embedding electronic component and manufacturing mehtod thereof
KR101472640B1 (en) * 2012-12-31 2014-12-15 삼성전기주식회사 Circuit board and method of manufacturing the same
KR101472638B1 (en) * 2012-12-31 2014-12-15 삼성전기주식회사 Substrate embedding passive element
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9659896B2 (en) * 2014-08-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
JP2016086004A (en) * 2014-10-23 2016-05-19 イビデン株式会社 Print wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039090A (en) * 2010-07-15 2012-02-23 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
KR20130132162A (en) * 2012-05-25 2013-12-04 주식회사 네패스 Semiconductor package and method of manufacturing the same
KR20160024379A (en) * 2013-08-21 2016-03-04 인텔 코포레이션 Bumpless die-package interface for bumpless build-up layer (bbul)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896061A (en) * 2018-09-13 2020-03-20 三星电子株式会社 Semiconductor package
CN110896061B (en) * 2018-09-13 2023-12-12 三星电子株式会社 Semiconductor package
KR20200132239A (en) * 2019-05-16 2020-11-25 삼성전자주식회사 Semiconductor package

Also Published As

Publication number Publication date
JP2019145824A (en) 2019-08-29
TW201810572A (en) 2018-03-16
TWI655730B (en) 2019-04-01
KR101952863B1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
KR101939046B1 (en) Fan-out semiconductor package
KR101963292B1 (en) Fan-out semiconductor package
KR101901713B1 (en) Fan-out semiconductor package
KR101982049B1 (en) Fan-out semiconductor package
KR101942744B1 (en) Fan-out semiconductor package
KR101982047B1 (en) Fan-out semiconductor package
KR102009905B1 (en) Fan-out semiconductor package
KR101942745B1 (en) Fan-out semiconductor package
KR101901712B1 (en) Fan-out semiconductor package
KR20180039524A (en) Fan-out semiconductor package
KR101973431B1 (en) Fan-out semiconductor package
KR101892876B1 (en) Fan-out semiconductor package
KR20180029483A (en) Fan-out semiconductor package
KR20180090666A (en) Fan-out semiconductor package
KR101963278B1 (en) Fan-out semiconductor package and manufacturing method for the same
KR101973428B1 (en) Fan-out semiconductor package
KR20200009623A (en) Electronic component package
KR102049255B1 (en) Fan-out semiconductor package
KR20190075647A (en) Fan-out semiconductor package
KR20190074714A (en) Fan-out semiconductor package
KR101982054B1 (en) Fan-out semiconductor package
KR20180018232A (en) Fan-out semiconductor package
JP6562467B2 (en) Fan-out semiconductor package
KR20190049626A (en) Fan-out semiconductor package
KR20190009062A (en) Fan-out semiconductor package and package substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right