KR20170131189A

KR20170131189A - 비-확률적 저항성 스위칭 메모리 디바이스 및 제조 방법들

Info

Publication number: KR20170131189A
Application number: KR1020160155762A
Authority: KR
Inventors: 성현 조
Original assignee: 크로스바, 인크.
Priority date: 2016-05-20
Filing date: 2016-11-22
Publication date: 2017-11-29
Also published as: TW201742282A; JP2017208523A; JP6865561B2; TWI731903B; CN107403866B; CN107403866A

Abstract

저항성 스위칭 메모리 디바이스를 제공하는 것이 본원에서 설명된다. 예로서, 저항성 스위칭 메모리 디바이스는 하단 전극, 전도성 층, 저항성 스위칭 층, 및 상단 전극을 포함한다. 또한, 2개 이상의 층들이 디바이스 상의 기계적 응력을 완화시키기 위하여 선택될 수 있다. 다양한 실시예들에 있어서, 저항성 스위칭 층 및 전도성 층은, 상이한 질화물/산화물 농도들 및 상이한 전기 저항들을 갖는 양립가능 금속 질화물 또는 금속 산화물 재료들로 형성될 수 있다. 또한, 유사한 재료들이 저항성 스위칭 메모리 디바이스의 전도성 필라멘트 및 저항성 스위칭 층 상의 기계적 응력을 완화시킬 수 있다.

Description

비-확률적 저항성 스위칭 메모리 디바이스 및 제조 방법들{NON-STOCHASTIC RESISTIVE SWITCHING MEMORY DEVICE AND FABRICATION METHODS}

본 개시는 전반적으로 전자 메모리에 관한 것으로서, 예를 들어, 본 개시는 메모리 디바이스에 대한 비-선형적인 전류-전압 응답을 제공하도록 구성된 선택기 디바이스를 설명한다.

집적 회로 기술 분야에서의 최근의 혁신은 저항성 메모리이다. 저항성 메모리 기술 중 많은 부분이 개발 단계에 있지만, 저항성 메모리에 대한 다양한 기술적 개념들이 본 발명의 출원인에 의해 증명되었으며, 연관된 이론(들)을 입증하거나 또는 반증하기 위한 검증의 하나 이상의 단계들에 있다. 그렇기는 하지만, 저항성 메모리 기술은 반도체 전자 산업의 경쟁 기술들을 뛰어 넘는 실질적인 이점들을 유지할 것을 약속한다.

저항성 랜덤 액세스 메모리(resistive random access memory; RRAM)는 저항성 메모리의 일 예이다. 본 개시의 발명자들은 RRAM이 고 밀도 비-휘발성 정보 저장 기술이 될 잠재력을 갖는다고 믿는다. 일반적으로, RRAM은 별개의 저항성 상태들 사이의 제어가능한 스위칭에 의해 정보를 저장한다. 단일 저항성 메모리는 단일 비트의 정보, 또는 다수의 비트들을 저장할 수 있으며, 출원인에 의해 제공되는 증명된 다양한 메모리 모델들과 같이, 1회 프로그램가능 셀, 또는 프로그램가능 및 소거가능 디바이스로서 구성될 수 있다.

저항성 스위칭 현상을 설명하기 위해 다양한 이론들이 본 발명자들에 의해 제안되었다. 이러한 하나의 이론에 있어, 저항성 스위칭은 그렇지 않았다면 전기적으로 절연성이었을 매체 내의 전도성 구조체의 형성의 결과이다. 전도성 구조체는, 이온들, 적절한 환경(예를 들어, 적절한 전기장) 하에서 이온화될 수 있는 원자들, 또는 다른 전하 운반 메커니즘들로부터 형성될 수 있다. 이러한 다른 이론들에 있어, 원자들의 필드-보조 확산(field-assisted diffusion)이 저항성 메모리 셀에 인가되는 적절한 전기 전위에 응답하여 발생할 수 있다. 본 발명자들에 의해 제안되는 또 다른 이론들에 있어, 전도성 필라멘트의 형성은, 2원 산화물들(예를 들어, NiO, TiO₂, 또는 유사한 것)의 줄 가열 및 전기화학적 프로세스들에 응답하여, 또는 산화물들, 칼코게나이드(chalcogenide)들, 폴리머들 등등을 포함하는 이온성 전도체들에 대한 산화 환원에 의해 발생할 수 있다.

본 발명자들은 전극, 절연체, 전극 모델에 기초하는 저항성 디바이스들이 양호한 내구성 및 수명을 나타낼 것으로 예상한다. 추가로, 본 발명자들은 이러한 디바이스들이 높은 온-칩(on-chip) 밀도를 가질 것으로 예상한다. 따라서, 저항성 엘러먼트들은 디지털 정보 저장을 위해 이용되는 금속-산화물 반도체(metal-oxide semiconductor; MOS) 트랜지스터들에 대한 실행가능한 대안들일 수 있다. 예를 들어, 본 특허 출원의 발명자들은, 저항성-스위칭 메모리 디바이스들에 대한 모델들이 비-휘발성 플래시 MOS 디바이스들을 뛰어 넘는 어떤 잠재적인 기술적 이점들을 제공한다고 믿는다.

이상을 고려하여, 본 발명자들은, 메모리 기술 및 저항성 메모리에 있어서 추가적인 개선들을 만들기 위하여 노력한다.

다음은 명세서의 측면들의 기본적인 이해를 제공하기 위하여 명세서의 간략화된 요약을 제공한다. 이러한 요약은 명세서의 광범위한 개괄이 아니다. 이는, 명세서의 주요한 또는 임계적인 엘러먼트들을 식별하지도 않고, 명세서의 임의의 특정 실시예들의 범위 또는 청구항들의 임의의 범위를 정확하게 기술하지도 않도록 의도된다. 요약의 목적은, 본 개시 내에 제공되는 더 상세한 설명에 대한 서문으로서 명세서의 일부 개념들을 간략화된 형태로 제공하는 것이다.

본 개시의 다양한 실시예들은 저항성 스위칭 메모리 디바이스를 제공한다. 일부 실시예들에 있어서, 저항성 스위칭 메모리 디바이스는 하단 전극, 전도성 층, 저항성 스위칭 층, 및 상단 전극을 포함한다. 또한, 2개 이상의 층들이 디바이스 상의 기계적 응력을 완화시키기 위하여 선택될 수 있다. 다양한 실시예들에 있어서, 저항성 스위칭 층 및 전도성 층은 상이한 전기 저항들을 갖는 양립가능 금속 질화물 또는 금속 산화물 재료들로 형성될 수 있으며, 이들은 저항성 스위칭 메모리 디바이스의 저항성 스위칭 층 및 전도성 필라멘트 상의 기계적 응력을 완화시킨다.

추가적인 실시예에 있어서, 본 개시는 저항성 스위칭 디바이스를 제공한다. 저항성 스위칭 디바이스는, 반도체 기판 상에 배치된 하단 전극 및, 하단 전극 위에 배치되는 알루미늄 및 질소 재료: AlNy를 포함하는 저항성 스위칭 재료를 포함할 수 있다. 추가로, 저항성 스위칭 디바이스는, 알루미늄 및 질소 재료: AlNx를 포함하는 저항성 스위칭 재료 위에 배치되는 전도체 재료로서, 여기에서 y>x인, 상기 전도체 재료, 및 전도체 재료 위에 배치되는 상단 전극을 포함할 수 있다.

추가적인 실시예들에 있어서, 본 개시는 반도체 디바이스를 형성하기 위한 방법을 제공한다. 방법은, 반도체 기판 상에 하단 전극을 형성하는 단계 및, 하단 전극 위에 알루미늄 및 질소 재료: AlNy를 포함하는 저항성 스위칭 재료 층을 형성하는 단계를 포함할 수 있다. 추가로, 방법은, 알루미늄 및 질소 재료: AlNx를 포함하는 저항성 스위칭 재료 위에 전도체 재료를 형성하는 단계를 포함할 수 있으며, 여기에서 y>x인 단계, 및 상단 전극을 전도체 재료 위에 형성하는 단계를 포함할 수 있다.

다음의 설명 및 도면들은 명세서의 특정한 예시적인 측면들을 제시한다. 그러나, 이러한 측면들은, 명세서의 원리가 이용될 수 있는 다양한 방식들 중 일부의 방식들만을 나타낸다. 명세서의 다른 이점들 및 신규한 특징들은 도면들과 함께 고려될 때 명세서의 다음의 상세한 설명으로부터 자명해질 것이다.

본 개시의 다양한 측면들 또는 특징들은, 전체에 걸쳐 동일한 참조 번호들이 동일한 엘러먼트들을 나타내기 위해 사용되는 도면들을 참조하여 설명된다. 본 명세서에 있어, 다양한 특정 세부사항들이 본 개시의 완전한 이해를 제공하기 위하여 기술된다. 그러나, 본 개시의 특정 측면들이 이러한 특정 세부사항들 없이 또는 다른 방법들, 컴포넌트들, 재료들 등과 함께 실시될 수 있다는 것이 이해되어야만 한다. 다른 사례들에 있어, 잘 알려진 구조들 및 디바이스들은 본 개시의 설명을 용이하게 하기 위하여 블록도의 형태로 도시된다.
도 1은 다양한 개시된 실시예들에 있어서 비-확률적 저항성 메모리 디바이스를 제공하는 예시적인 모놀리식 구조체의 블록도를 도시한다.
도 2는 대안적인 개시된 실시예들에 있어서 샘플적인 비-확률적 저항성 스위칭 메모리 디바이스의 블록도를 예시한다.
도 3은 다른 대안적인 개시된 실시예들에 있어서 비-확률적 저항성 메모리 디바이스를 제공하는 샘플적인 모놀리식 구조체의 블록도를 예시한다.
도 4는 추가적인 실시예들에 있어서 저항성 메모리 디바이스를 제조하는 샘플적인 방법의 순서도를 예시한다.
도 5는 추가적인 실시예들에 있어서 비-확률적 메모리 디바이스를 제조하는 예시적인 방법의 순서도를 예시한다.
도 6은 다양한 개시된 실시예들에 따른 메모리 디바이스에 대한 샘플 동작 및 제어 환경의 블록도를 도시한다.
도 7은 다양한 실시예들과 함께 구현될 수 있는 예시적인 컴퓨팅 환경의 블록도를 예시한다.

본 개시는 디지털 정보 저장을 위해 이용되는 2-단자 메모리 셀에 대한 선택기 디바이스에 관한 것이다. 일부 실시예들에 있어, 2-단자 메모리 셀들은 저항성-스위칭 2-단자 메모리 셀과 같은 저항성 기술을 포함할 수 있다. 본원에서 사용되는 바와 같은 (저항성-스위칭 메모리 셀들 또는 저항성-스위칭 메모리로도 지칭되는) 저항성-스위칭 2-단자 메모리 셀들은 2개의 전도성 접촉부들 사이에 활성 영역을 가진 전도성 접촉부들을 갖는 회로 컴포넌트들을 포함한다. 저항성-스위칭 메모리의 맥락에 있어, 2-단자 메모리 디바이스의 활성 영역은 복수의 안정 또는 준-안정 저항성 상태들을 나타내며, 각각의 저항성 상태는 별개의 전기 저항을 갖는다. 또한, 복수의 상태들의 각각의 상태는 2개의 전도성 접촉부들에 인가되는 적절한 전기 신호에 응답하여 형성되거나 또는 활성화될 수 있다. 적절한 전기 신호는, 전압 값, 전류 값, 전압 또는 전류 극성, 또는 유사한 것, 또는 이들의 적절한 조합일 수 있다. 철저한 것은 아니지만, 저항성 스위칭 2-단자 메모리 디바이스의 예들은, 저항성 랜덤 액세스 메모리(resistive random access memory; RRAM), 상 변화 램(phase change RAM; PCRAM) 및 자기 램(magnetic RAM; MRAM)을 포함할 수 있다.

비-휘발성 필라멘트-기반 저항성 스위칭 메모리 셀에 대하여, 저항성 스위칭 층(resistive switching layer; RSL)은, 적절한 외부 자극의 부재 시에 입자들을 제 위치에 트래핑(trap)하기 위하여 그 안에 충분한 물리적인 결함 사이트(site)들을 갖도록 선택될 수 있으며, 이는 입자 이동성 및 분산을 완화시킨다. 이는, 메모리 셀에 걸쳐 인가되는 적절한 프로그램 전압에 응답하여, RSL을 통해 전도성 경로 또는 필라멘트를 형성한다. 구체적으로, 프로그래밍 바이어스 전압의 인가 시에, 금속 이온들이 활성 금속 층으로부터 생성되며, RSL 층 내로 이동한다. 더 구체적으로, 금속 이온들은 RSL 층 내의 공극들 또는 결함 사이트들로 이동한다. 일부 실시예들에 있어서, 바이어스 전압의 제거 시에, 금속 이온들이 중성 금속 이온들이 되며, RSL 층의 공극들 또는 결함부들 내에 트래핑된 채로 남아 있는다. 충분한 입자들이 트래핑될 때, 필라멘트가 형성되며, 메모리 셀이 상대적으로 높은 저항성 상태로부터 상대적으로 낮은 저항성 상태로 스위칭한다. 더 구체적으로, 트래핑된 금속 입자들은 RSL 층을 통한 전도성 경로 또는 필라멘트를 제공하며, 그 저항은 전형적으로 RSL 층을 통한 터널링(tunneling) 저항에 의해 결정된다. 일부 저항성-스위칭 디바이스들에 있어, 소거 프로세서는 전도성 필라멘트를 변형(deform)시키도록 구현될 수 있으며, 이는 적어도 부분적으로 메모리 셀이 낮은 저항성 상태로부터 높은 저항성 상태로 복귀하게끔 한다. 더 구체적으로, 소거 바이어스 전압의 인가 시에, RSL의 공극들 또는 결함부들 내에 트래핑된 금속 입자들이 이동성이 되며, 다시 활성 금속 층을 향해 이동한다. 메모리의 맥락에 있어, 이러한 상태의 변화는 2진 비트의 개별적인 상태들과 연관될 수 있다. 복수의 메모리 셀들의 어레이에 대하여, 메모리 셀들의 워드(들), 바이트(들), 페이지(들), 블록(들), 등은 2진 정보의 0들 또는 1들을 나타내도록 프로그래밍되거나 또는 소거될 수 있으며, 이러한 상태들을 시간에 걸쳐 유지함으로써 2진 정보를 유효하게 저장할 수 있다. 다양한 실시예들에 있어서, 멀티-레벨 정보(예를 들어, 복수의 비트들)가 이러한 메모리 셀 내에 저장될 수 있다.

본원의 다양한 실시예들이 상이한 물리적인 속성들을 갖는 다양한 메모리 셀 기술들을 사용할 수 있다는 것이 이해되어야 한다. 예를 들어, 상이한 저항성-스위칭 메모리 셀 기술들은 상이한 이산 프로그램가능 저항들, 상이한 연관된 프로그램/소거 전압들뿐만 아니라 다른 구별되는 특성들을 가질 수 있다. 예를 들어, 본 개시의 다양한 실시예들은, 제 1 극성의 전기 신호에 대하여 제 1 스위칭 응답(예를 들어, 프로그램 상태들의 세트 중 하나로의 프로그래밍) 및 제 2 극성을 갖는 전기 신호에 대한 제 2 스위칭 응답(예를 들어, 소거 상태로의 소거)을 나타내는 양극성 스위칭 디바이스를 이용할 수 있다. 양극성 스위칭 디바이스는, 예를 들어, 동일한 극성 및 상이한 크기를 갖는 전기 신호들에 응답하여 제 1 스위칭 응답(예를 들어, 프로그래밍) 및 제 2 스위칭 응답(예를 들어, 소거) 둘 모두를 나타내는 단극성 디바이스와 대비된다.

어떠한 특정 메모리 셀 기술 또는 프로그램/소거 전압도 본원의 다양한 측면들 및 실시예들에 대해 특정되지 않으며, 이러한 측면들 및 실시예들은, 임의의 적절한 메모리 셀 기술을 통합하고, 당업자에게 알려진 또는 본원에서 제공되는 맥락을 이용하여 당업자가 알게 될 것과 같은 그 기술에 적합한 프로그램/소거 전압들에 의해 동작될 수 있다. 상이한 메모리 셀 기술을 대체하는 것이 당업자에게 알려질 회로 수정들 또는 당업자에게 알려질 동작 신호 레벨들에 대한 변경들을 필요로 할 것이며, 대체된 메모리 셀 기술(들) 또는 신호 레벨 변경들을 포함하는 실시예들이 본 개시의 범위 내에서 고려된다는 것이 추가로 이해되어야만 한다.

본 출원의 발명자들은 저항성 메모리에 더하여 추가적인 비-휘발성 2-단자 메모리 구조체들에 대해 익숙하다. 예를 들어, 강유전성(ferroelectric) 랜덤 액세스 메모리(RAM)가 하나의 예이다. 일부 다른 것들은, 자기-저항성 RAM, 유기 RAM, 상 변화 RAM 및 전도성 브리징(conductive bridging) RAM, 등을 포함한다. 2-단자 메모리 기술들은 상이한 이점들 및 단점들을 가지며, 이점들과 단점들 사이의 트레이드-오프(trade-off)들이 일반적이다. 저항성-스위칭 메모리 기술이 본원에 개시된 실시예들 중 다수의 실시예들과 함께 언급되지만, 다른 2-단자 메모리 셀들이 당업자에게 적절한 경우 개시된 실시예들 중 일부 실시예들에 대해 사용될 수 있다.

본 발명자들의 광범위한 실험들에 기초하여, 저항성 스위칭 디바이스들의 층들 사이의 압축력/인장력이 이들이 발명한 저항성 스위칭 디바이스들의 장기 저장 성능에 바람직하지 않은 영향을 가질 수 있다는 것으로 믿어지게 되었다. 따라서, 다양한 실시예들에 있어서, 본 발명자들은, 상단 전극, 저항성 스위칭 재료, 전도성 재료, 및 하단 전극과 같은 저항성 스위칭 디바이스들에 대한 재료들이 조성 및/또는 압축 또는 인장 응력들과 관련하여 어느 정도 양립가능할 것을 희망한다. 단지 일 예로서, 일부 실시예들에 있어서, 각기 전도성 층은 상대적으로 전도성의 금속 질화물, 또는 유사한 것일 수 있으며, 스위칭 층은 상대적으로 저항성의 금속 질화물(예를 들어, 세라믹), 또는 유사한 것일 수 있다.

본 발명자들은 다양한 금속 질화물들을 사용하여 저항성 스위칭 디바이스들의 제어형 제조를 수행하였으며, 효과적인 저항성 스위칭 디바이스를 가능하게 하는 재료들의 조합을 발견하였다. 저항성 스위칭 재료로서 질화 알루미늄의 사용 및 성공은 본 발명자들에게 놀라움을 주었으며, 이는 대부분의 금속 질화물들이 고도로 전도성이며 따라서 스위칭 재료로서 적절하지 않기 때문이다.

이제 도면들을 참조하면, 도 1은 하나 이상의 실시예들에 따른 예시적인 저항성 스위칭 메모리 디바이스(100)의 블록도를 예시한다. 저항성 스위칭 메모리 디바이스는 상단 전극(102), 저항성 스위칭 층(104), 전도성 층(106), 및 하단 전극(108)을 포함한다. 다양한 실시예들에 있어서, 하나 이상의 다른 층들이 층간 접착, 전도성, 입자 확산의 완화, 또는 유사한 것을 위해 제공될 수 있다(예를 들어, 이하의 도 3을 참조).

하나 이상의 실시예들에 있어서, 저항성 스위칭 메모리 디바이스(100)는, AlNx의 조성을 갖는 전도성 층(106) 및 AlNy의 조성을 갖는 인접한 스위칭 층(104)을 포함할 수 있다. 전도성 층은 약 55:45 내지 약 60:40의 범위 내의 금속(예를 들어, 알루미늄)과 질화물(MNx) 사이의 비율을 가질 수 있다. 따라서, 일부 실시예들에 있어서, x는 약 0.80 내지 약 0.60의 범위 내에 있을 수 있다. 추가로, 다양한 실시예들에 있어서, 스위칭 층(104)은 약 50:50 내지 약 40:60의 범위 내의 금속(예를 들어, 알루미늄)과 질화물(MNy) 사이의 비율을 가질 수 있다. 따라서, 일부 실시예들에 있어서, y는 약 1.00 내지 약 1.50의 범위 내에 있을 수 있다. 보여지는 바와 같이, 일부 실시예들에 있어서 y 대 x의 관계는: y>x이다. 다양한 실시예들에 있어서, 측정들에 기초하여, 전도성 층(106)은 대략적으로 약 1Kohm 내지 약 100Kohm의 전기 저항을 가질 수 있으며, 저항성 스위칭 층(104)은 대략적으로 1Mohm 이상의 초기 저항을 가질 수 있는 것으로 믿어진다.

일부 실시예들에 있어서, 전도성 층(106) 및 저항성 스위칭 층(108)은 동일한 원소들로 (그러나, 상이한 비율들을 갖는 화합물들로서) 형성될 수 있다. 결과적으로, 이러한 층들의 압축 또는 인장 성질이 유사할 것으로 예상된다. 이를 고려하면, 스위칭 재료 층 내에 형성된 전도성 필라멘트는 반복되는 가열 및 냉각에 응답하여 더 적은 기계적 응력(예를 들어, 압축 응력, 인장 응력, 등)을 겪을 것으로 예상된다. 따라서, 다수의 프로그램 및 소거 동작들에 걸친 이러한 저항성 스위칭 디바이스의 신뢰성이 증가할 것으로 예상된다.

추가적인 실시예들에 있어서, 전도성 층(106)에 대한 금속 질화물의 사용은 저항성 스위칭 층(104) 내의 필라멘트 형성을 위한 전도성 재료(예를 들어, 입자들, 원자들, 이온들, 등)를 제공할 수 있다. 추가로, 금속 질화물은 또한 저항성 스위칭 디바이스에 대한 내장 전류 준수(built-in current compliance)의 이점을 제공할 수 있다(예를 들어, 금속 질화물의 전기 저항에 기초하여). 일부 실시예들에 있어서, 이상에서 논의된 바와 같이, 저항성 스위칭 층(104)에 대한 스위칭 재료는 AlNy일 수 있으며, 전도성 층(106)에 대한 전도성 재료는 AlNx일 수 있고, y>x일 수 있다. 이상을 고려하면, 스위칭 재료 및 전도성 재료의 다른 조합들이 본 발명의 실시예 내에 속한다는 것이 이해되어야만 한다. 예를 들어, 금속 산화물들, 예컨대 전도성 AlOx 및 스위칭 AlOy(여기에서, x<y)가 또한 사용될 수 있다. 당업자에게 알려지거나 또는 본원에 제공되는 맥락을 통해 알려지게 되는 다른 적절한 재료들이 본 개시의 범위 내에 속하는 것으로 간주된다.

도 2는 본 개시의 대안적인 실시예에 따른 저항성 스위칭 메모리 디바이스(200)의 블록도를 예시한다. 저항성 스위칭 메모리 디바이스(200)는 상단 전극(202), 전도성 층(204), 저항성 스위칭 층(206) 및 하단 전극(208)을 포함할 수 있다. 상단 전극(202) 및 하단 전극(208)은 적절한 전도성 재료들로 만들어질 수 있다. 상단 전극(202) 또는 하단 전극(208)에 대한 재료들의 예들은, 금속, 금속 합금, 금속 질화물 또는 금속 산화물, Cu, Al, Ti, 및 다른 적절한 전도체들을 포함할 수 있다. 일부 실시예들에 있어서, 상단 전극(202) 또는 하단 전극(208)은 전도성 반도체 재료(예를 들어, 도핑된 Si, 도핑된 폴리실리콘, 및 등등)를 포함할 수 있다. 전도성 층(204)은 질화물 또는 산화물의 제 1 농도 x를 갖는 금속 질화물 또는 금속 산화물을 포함할 수 있다. 추가로, 저항성 스위칭 층은 질화물 또는 산화물의 제 2 농도 y를 갖는 금속 질화물 또는 금속 산화물을 포함할 수 있다. 다양한 실시예들에 있어서, y > x이다.

도 3은 추가적인 개시된 실시예들에 따른 샘플적인 저항성 스위칭 메모리 디바이스(300)의 블록도를 도시한다. 저항성 스위칭 메모리 디바이스(300)는, 설명되는 바와 같이 상단 전극(302), 저항성 스위칭 층(306), 전도성 층(308), 및 하단 전극(312)을 포함한다. 추가로, 저항성 스위칭 메모리 디바이스(300)는 하나 이상의 추가적인 층들 또는 층들의 세트들을 포함할 수 있다. 예를 들어, 층들의 제 1 세트(304)는 다음 중 하나 이상을 포함할 수 있다: 저항성 스위칭 층(306)과 상단 전극(302) 사이의 전기 전도성을 향상시키기 위한 전도성 층, 양호한 층간 접착을 가능하게 하기 위한 접착 층, 층들 사이의 입자들(Cu, Al, O, 또는 유사한 것과 같은 금속들)의 확산을 완화하기 위한 장벽 층, 또는 다른 층으로 이온들을 제공하기 위한 이온 층. 추가적인 실시예에 있어서, 저항성 스위칭 메모리 디바이스는 다음 중 하나 이상을 포함하는 층들의 제 2 세트(310)를 포함할 수 있다: 전도성 층(308)과 하단 전극 층(312) 사이의 전도성 층, 접착 층, 장벽 층 또는 이온 층.

이상에서 언급된 도면들은 메모리 셀의 몇몇 컴포넌트들(예를 들어, 층들) 사이의 상호작용, 또는 그것의 저항성 스위칭 층, 또는 이러한 메모리 셀로 구성된 메모리 아키텍처에 대하여 설명되었다. 본 개시의 일부 적절한 대안적인 측면들에 있어, 이러한 도면들이 본원에 명시된 그들의 컴포넌트들 및 층들, 명시된 컴포넌트들/층들 중 일부, 또는 추가적인 컴포넌트들/층들을 포함할 수 있다는 것이 이해되어야만 한다. 서브-컴포넌트들이 부모 컴포넌트/층 내에 포함되는 대신 다른 서브-컴포넌트들에 전기적으로 연결되는 것으로서 또한 구현될 수 있다. 예를 들어, 중간 층(들)이 개시된 층들 중 하나 이상에 인접하여 마련될 수 있다. 일 예로서, 의도되지 않은 산화를 완화시키거나 또는 제어하는 적절한 장벽 층이 개시된 하나 이상의 층들 사이에 위치될 수 있다. 또 다른 실시예들에 있어, 개시된 메모리 스택 또는 필름 층들의 세트가 도시된 것보다 더 적은 층들을 가질 수 있다. 예를 들어, 스위칭 층은 그 사이에 전극 층을 갖는 대신에 전도성 와이어와 직접 전기적으로 접촉할 수 있다. 추가적으로, 개시된 하나 이상의 프로세스들이 집성 기능성을 제공하는 단일 프로세스로 결합될 수 있다. 개시된 아키텍처들의 컴포넌트들이 또한 본원에서 특별하게 설명되지는 않았지만 당업자들에게 알려진 하나 이상의 다른 컴포넌트들과 상호작용할 수 있다.

이상에서 설명된 예시적인 도면들을 고려하면, 개시된 내용에 따라 구현될 수 있는 프로세스 방법들이 도 6 내지 도 7의 순서도들을 참조하여 더 양호하게 이해될 것이다. 설명의 간명함을 위하여, 도 6 내지 도 7의 방법들은 일련의 블록들로서 도시되고 설명되며, 청구되는 내용이 블록들의 순서에 의해 제한되지 않도록 의도되고 이해되어야 하며, 일부 블록들이 본원에 도시되고 설명되는 순서와는 상이한 순서들로 또는 다른 블록들과 동시에 일어날 수 있다. 또한, 본원에서 설명되는 방법들을 구현하기 위하여 요구되는 모든 블록들이 반드시 예시되는 것은 아니다. 추가적으로, 본 명세서 도처에 개시된 방법들 중 일부 또는 전부가 이러한 방법론들을 전자 디바이스에 전송하고 및 전달하는 것을 가능하게 하기 위하여 제조 물품 상에 저장될 수 있다는 것이 추가로 이해되어야만 한다. 사용되는 바와 같은, 용어 제조 물품은 임의의 컴퓨터-판독가능 디바이스로부터 액세스 가능한 컴퓨터 프로그램, 캐리어(carrier)를 갖는 디바이스, 또는 저장 매체를 포괄하도록 의도된다.

도 4는 하나 이상의 개시된 다른 실시예들에 따른 저항성 스위칭 메모리 디바이스를 형성하기 위한 샘플적인 방법(400)의 순서도를 도시한다. 402에서, 방법(400)은 하단 전극을 형성하는 단계를 포함할 수 있다. 하단 전극은, 금속, 도핑된 반도체, 또는 유사한 것과 같은 적절한 전도성 재료로 형성될 수 있다. 404에서, 방법(400)은 제 1 농도의 제 1 응력-양립가능(stress-compatible) 재료의 저항성 스위칭 층을 증착(예를 들어, 스퍼터링(sputtering))하는 단계를 포함할 수 있다. 제 1 응력-양립가능 재료는, 일부 실시예들에 있어서 금속 질화물을, 또는 다른 실시예들에 있어서 금속 산화물을 포함할 수 있다. 일 실시예에 있어서, 제 1 응력-양립가능 재료는 1 부분 금속 대 약 1.00 내지 약 1.50 범위의 부분 질화물 또는 산화물일 수 있다. 추가적인 실시예들에 있어서, 저항성 스위칭 층은 약 2 나노미터(nm) 내지 약 20nm의 범위 내의 두께로 형성될 수 있다. 406에서, 방법(400)은 제 1 농도보다 더 작은 제 2 농도의 제 2 응력-양립가능 재료의 전도성 층을 증착(예를 들어, 스퍼터링)하는 단계를 포함할 수 있다. 일 실시예에 있어서, 제 2 응력-양립가능 재료는 제 1 응력-양립가능 재료와 동일한 재료일 수 있다. 다양한 실시예들에 있어서, 제 2 응력-양립가능 재료는 1 부분 금속 대 약 0.6 내지 약 0.8 범위의 부분 질화물 또는 산화물일 수 있다. 적어도 하나의 실시예에 있어서, 전도성 층은 약 4nm 내지 약 100nm의 범위 내의 두께로 형성될 수 있다.

다양한 실시예들에 있어서, 예를 들어, 전도성 층 및 저항성 스위칭 층 둘 모두가 상이한 비율들의 동일한 재료들로 형성될 때, 층들 둘 모두가 인 시튜(in situ)로 제조될 수 있다. 일부 실시예들에 있어서, 이러한 디바이스를 형성하기 위해, (약 2 nm 내지 약 20 nm의 범위 내의 두께를 갖는) 저항성 스위칭 층을 형성하기 위하여 처음에 알루미늄이 아르곤 및 질소-풍부(richer) 환경 내에서 증착(예를 들어, 스퍼터링)될 수 있으며, 그런 다음 진공을 깨지 않고, (약 4 nm 내지 약 100 nm의 범위 내의 두께를 갖는) 전도성 층을 형성하기 위하여 알루미늄이 아르곤 및 질소-부족(poorer) 환경 내에서 증착(예를 들어, 스퍼터링)될 수 있다. 다른 실시예들에 있어서, 공기 파괴(air break)를 가지고 또는 없이, 2개의 층들을 형성하기 위하여 2개의 별개의 증착 프로세스들이 사용될 수 있다. 상단 전극 및 하단 전극에 대한 재료들은 또한, 질화 티타늄, 질화 탄탈럼, 질화 알루미늄, 또는 유사한 것과 같은 전도성 질화물들일 수 있다.

도 5는 본 개시의 추가적인 실시예들에 따른 샘플적인 방법(500)의 순서도를 예시한다. 502에서, 방법(500)은 기판 위에 하단 전극을 형성하는 단계를 포함할 수 있다. 504에서, 방법(500)은 높은 전기 저항을 갖는 저항성 스위칭 층을 형성하기 위하여 질소 또는 산소 풍부 환경에서 금속을 증착하는 단계를 포함할 수 있다. 506에서, 방법(500)은 저항성 스위칭 층 위에 더 낮은 전기 저항을 갖는 전도성 층을 형성하기 위하여 (예를 들어, 참조 번호 504에 비하여) 질소 또는 산소 덜-풍부(less-rich) 환경에서 금속 또는 제 2 금속을 증착하는 단계를 포함할 수 있다. 508에서, 방법(508)은 전도성 층 위에 상단 전극을 형성하는 단계를 포함할 수 있다.

본 개시의 다양한 실시예들에 있어, 개시된 메모리 또는 메모리 아키텍처들은 독립형 또는 CPU 또는 마이크로컴퓨터와 통합된 내장형 메모리 디바이스로서 이용될 수 있다. 일부 실시예들은, 예를 들어, 컴퓨터 메모리의 부분(예를 들어, 랜덤 액세스 메모리, 캐시 메모리, 판독-전용 메모리, 저장 메모리, 또는 이와 유사한 것)으로서 구현될 수 있다. 다른 실시예들은, 예를 들어, 휴대용 메모리 디바이스로서 구현될 수 있다. 적절한 휴대용 메모리 디바이스들의 예들은, 착탈가능 메모리, 예컨대, 보안 디지털(secure digital; SD) 카드, 범용 직렬 버스(universal serial bus; USB) 메모리 스틱, 컴팩트 플래시(compact flash; CF) 카드, 또는 이와 유사한 것, 또는 전술한 것의 적절한 조합들을 포함할 수 있다. (예를 들어, 이하의 도 6 및 도 7을 참조하라).

다른 폼-팩터(form-factor)들뿐만 아니라, 컴팩트 플래시 디바이스, USB 디바이스, SD 카드들, 고체 상태 드라이브(solid state drive; SSD)들, 및 저장 클래스 메모리에 대해 NAND 플래시가 이용된다. 지난 10년 동안 NAND가 더 작은 디바이스들 및 더 높은 칩 밀도로의 스케일링 다운(scale down)하기 위한 드라이브를 부채질 하는데 있어 성공적인 기술로 판명되었지만, 25 나노미터(nm) 메모리 셀 기술을 넘어 기술이 스케일링 다운됨에 따라, 몇몇 구조적 문제들, 성능 문제들, 및 신뢰성 문제들이 명백해졌다. 이러한 또는 유사한 고려사항들의 서브세트가 개시된 측면들에 의해 처리된다.

도 6은 본 개시의 측면들에 따른 메모리 셀 어레이의 메모리 어레이(602)에 대한 예시적인 동작 및 제어 환경(600)의 블록도를 예시한다. 본 개시의 적어도 하나의 측면에 있어서, 메모리 어레이(602)는 다양한 메모리 셀 기술들로부터 선택된 메모리를 포함할 수 있다. 적어도 하나의 실시예에 있어서, 메모리 어레이(602)는, 2 차원 또는 3 차원 아키텍처로 배열된 2-단자 메모리 기술을 포함할 수 있다. 예시적인 아키텍처들은, 본원에서 개시되는 바와 같은 1T1R 메모리 어레이, 및 1TnR 메모리 어레이(또는 1TNR 메모리 어레이)를 포함할 수 있다. 적절한 2-단자 메모리 기술은, 저항성-스위칭 메모리, 전도성-브리징 메모리, 상-변화 메모리, 유기 메모리, 자기-저항성 메모리, 또는 유사한 것, 또는 전술한 것들의 적절한 조합을 포함할 수 있다.

컬럼(column) 제어기(606) 및 센싱 증폭기들(608)은 메모리 어레이(602)에 인접하여 형성될 수 있다. 또한, 컬럼 제어기(606)는 메모리 어레이(602)의 비트 라인들의 서브세트를 활성화시키도록(또는 활성화를 위하여 식별하도록) 구성될 수 있다. 컬럼 제어기(606)는, 비트라인들의 서브세트 중 개별적인 하나들 상에서 동작하는 것, 적절한 프로그램, 소거, 또는 판독 전압을 이러한 비트라인들에 인가하는 것뿐만 아니라 이들을 활성화시키기 위하여 기준 및 제어 신호 생성기(들)(618)에 의해 제공되는 제어 신호를 사용할 수 있다. 비-활성화된 비트라인들은 이러한 비-활성화된 비트라인들 상의 비트-방해 효과들을 완화시키거나 또는 회피하기 위하여 (기준 및 제어 신호 생성기(들)(618)에 의해 또한 인가되는) 억제 전압(inhibit voltage)으로 유지될 수 있다.

이에 더하여, 동작 및 제어 환경(600)은 로우(row) 제어기(604)를 포함할 수 있다. 로우 제어기(604)는 메모리 어레이(602)의 워드 라인들에 인접하여 형성되고 이와 전기적으로 연결될 수 있다. 또한 기준 및 제어 신호 생성기(들)(618)의 제어 신호들을 사용하면, 로우 제어기(604)는 적절한 선택 전압을 가지고 메모리 셀들의 특정 로우들을 선택할 수 있다. 또한, 로우 제어기(604)는 선택된 워드 라인들에 적절한 전압들을 인가함으로써 프로그램, 소거 또는 판독 동작들을 가능하게 할 수 있다.

센싱 증폭기들(608)은, 컬럼 제어부(606) 및 로우 제어부(604)에 의해 선택된 메모리 어레이(602)의 활성화된 메모리 셀들로부터 데이터를 판독하거나 또는 이로 데이터를 기입할 수 있다. 메모리 어레이(602)로부터 판독된 데이터는 입력/출력 버퍼(612)로 제공될 수 있다. 유사하게, 메모리 어레이(602)에 기입될 데이터는 입력/출력 버퍼(612)로부터 수신될 수 있으며, 메모리 어레이(602)의 활성화된 메모리 셀들에 기입될 수 있다.

클럭 소스(들)(608)는 로우 제어기(604) 및 컬럼 제어기(606)의 판독, 기입 및 프로그램 동작들에 대한 타이밍(timing)을 가능하게 하기 위한 개별적인 클럭 펄스들을 제공할 수 있다. 클럭 소스(들)(608)는 추가로, 동작 및 제어 환경(600)에 의해 수신되는 외부 또는 내부 명령들에 응답하여 워드 라인들 또는 비트 라인들의 선택을 가능하게 할 수 있다. 입력/출력 버퍼(612)는 양방향 데이터 입력 및 출력뿐만 아니라 명령 및 어드레스 입력을 포함할 수 있다. 명령어들은 명령 및 어드레스 입력을 통해 제공되며, 메모리 어레이(602)로부터 판독된 데이터뿐만 아니라 메모리 어레이(602)에 기입될 데이터는 양방향 데이터 입력 및 출력 상에서 전달되고, 이는 외부 호스트 장치, 예컨대 컴퓨터 또는 다른 프로세싱 디바이스(도시되지는 않았지만, 예를 들어, 이하의 도 7의 컴퓨터(702)를 참조)에 대한 연결을 가능하게 한다.

입력/출력 버퍼(612)는, 기입 데이터를 수신하고, 소거 명령어를 수신하며, 상태 또는 유지 명령어를 수신하고, 판독 데이터를 출력하며, 상태 정보를 출력하고, 개별적인 명령어들에 대한 어드레스 데이터뿐만 아니라 어드레스 데이터 및 명령 데이터를 수신하도록 구성될 수 있다. 어드레스 데이터는 어드레스 레지스터(610)에 의해 로우 제어기(604) 및 컬럼 제어기(606)로 전송될 수 있다. 이에 더하여, 입력 데이터는 센싱 증폭기들(608)과 입력/출력 버퍼(612) 사이의 신호 입력 라인들을 통해 메모리 어레이(602)로 송신되고, 출력 데이터는 센싱 증폭기들(608)로부터 입력/출력 버퍼(612)로의 신호 출력 라인들을 통해 메모리 어레이(602)로부터 수신된다. 입력 데이터는 호스트 장치로부터 수신될 수 있으며, 출력 데이터는 I/O 버스를 통해 호스트 장치로 전달될 수 있다.

호스트 장치로부터 수신된 명령들이 명령 인터페이스(616)에 제공될 수 있다. 명령 인터페이스(616)는 호스트 장치로부터 외부 제어 신호들을 수신하고, 입력/출력 버퍼(612)에 대한 데이터 입력이 기입 데이터, 명령, 또는 어드레스인지 여부를 결정하도록 구성될 수 있다. 입력 명령들은 상태 머신(state machine)(620)으로 전송될 수 있다.

상태 머신(620)은 (멀티-뱅크 메모리 어레이의 다른 메모리 뱅크들뿐만 아니라) 메모리 어레이(602)의 프로그래밍 및 재프로그래밍을 관리하도록 구성될 수 있다. 상태 머신(620)에 제공되는 명령어들은 제어 로직 구성들에 따라 구현되며, 이는 상태 머신이 판독, 기입, 데이터 입력, 데이터 출력, 및 메모리 셀 어레이(602)와 연관된 다른 기능을 관리하는 것을 가능하게 한다. 일부 측면들에 있어, 상태 머신(620)은 다양한 명령들의 성공적인 수신 또는 실행과 관련하여 수신확인(acknowledgment)들 및 부정 수신확인(negative acknowledgment)들을 전송하고 수신할 수 있다. 추가적인 실시예들에 있어서, 상태 머신(620)은 상태-관련 명령들을 디코딩하고 구현할 수 있으며, 구성 명령들을 디코딩하고 구현할 수 있는 등이다.

판독, 기입, 입력, 출력 등의 기능을 구현하기 위하여 상태 머신(620)은 클럭 소스(들)(608) 또는 기준 및 제어 신호 생성기(들)(618)를 제어할 수 있다. 클럭 소스(들)(608)의 제어는, 출력 펄스들이, 로우 제어기(604) 및 컬럼 제어기(606)가 특정 기능을 구현하는 것을 가능하게 하도록 구성되는 것을 야기할 수 있다. 출력 펄스들은, 예를 들어 컬럼 제어기(606)에 의해 선택된 비트 라인들로, 또는 예를 들어 로우 제어기(604)에 의해 선택된 워드 라인들로 전송될 수 있다.

도 7과 관련하여, 이하에서 설명되는 시스템들 및 프로세스들은 단일 집적 회로(integrated circuit; IC) 칩, 복수의 IC들, 애플리케이션 특정 집적 회로(application specific integrated circuit; ASIC), 또는 이와 유사한 것과 같은 하드웨어 내에 구현될 수 있다. 추가로, 각각의 프로세스에서 나타나는 프로세스 블록들의 일부 또는 전부의 순서는 제한적으로 간주되지 않아야만 한다. 오히려, 프로세스 블록들의 일부가 다양한 순서로 실행될 수 있으며, 이들의 전부가 본원에 명시적으로 예시되지는 않을 수 있다는 것이 이해되어야만 한다.

도 7을 참조하면, 청구된 내용의 다양한 측면들을 구현하기 위한 적절한 운영 환경(700)은 컴퓨터(702)를 포함한다. 컴퓨터(702)는 프로세싱 유닛(704), 시스템 메모리(706), 코덱(735), 및 시스템 버스(708)를 포함한다. 시스템 버스(708)는 비제한적으로 시스템 메모리(706)를 포함하는 시스템 컴포넌트들을 프로세싱 유닛(704)에 결합한다. 프로세싱 유닛(704)은 다양한 이용가능한 프로세서들 중 임의의 프로세서일 수 있다. 듀얼 마이크로프로세서들 및 다른 다중프로세서 아키텍처들이 또한 프로세싱 유닛(704)으로서 이용될 수 있다.

시스템 버스(708)는, 비제한적으로, 산업 표준 아키텍처(Industrial Standard Architecture; ISA), 마이크로-채널 아키텍처(Micro-Channel Architecture; MSA), 확장 ISA(Extended ISA; EISA), 통합 드라이브 전자기기(Intelligent Drive Electronics; IDE), VESA 로컬 버스(VESA Local Bus; VLB), 주변기기 컴포넌트 상호연결(Peripheral Component Interconnect; PCI), 카드 버스, 범용 직렬 버스(Universal Serial Bus; USB), 진보형 그래픽스 포트(Advanced Graphics Port; AGP), 개인용 컴퓨터 메모리 카드 국제 협회 버스(Personal Computer Memory Card International Association bus; PCMCIA), 파이어와이어(Firewire)(IEEE 1394), 및 소형 컴퓨터 시스템 인터페이스(Small Computer Systems Interface; SCSI)를 포함하는 임의의 다양한 이용가능한 버스 아키텍처들을 사용하는 메모리 버스 또는 메모리 제어기, 주변기기 버스 또는 외부 버스, 및/또는 로컬 버스를 포함하는 몇몇 유형들의 버스 구조(들) 중 임의의 구조일 수 있다.

시스템 메모리(706)는, 다양한 실시예들에 있어서 개시된 메모리 아키텍처들 중 하나 이상을 이용할 수 있는 휘발성 메모리(710) 및 비-휘발성 메모리(714)를 포함한다. 예컨대 기동 동안에 컴퓨터(702) 내의 엘러먼트들 사이에서 정보를 전송하기 위한 기본 루틴들을 포함하는 기본 입력/출력 시스템(basic input/output system; BIOS)이 비-휘발성 메모리(712)에 저장된다. 이에 더하여, 본 혁신들에 따르면 코덱(735)은 인코더 또는 디코더 중 적어도 하나를 포함할 수 있으며, 여기에서 인코더 또는 디코더 중 적어도 하나는 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 조합으로 구성될 수 있다. 코덱(735)이 별개의 컴포넌트로서 도시되지만, 코덱(735)이 비-휘발성 메모리(712) 내에 포함될 수도 있다. 비제한적인 예로서, 비-휘발성 메모리(712)는 판독 전용 메모리(read only memory; ROM), 프로그램가능 ROM(programmable ROM; PROM), 전기적 프로그램가능 ROM(electrically programmable ROM; EPROM), 전기적 소거가능 프로그램가능 ROM(electrically erasable programmable ROM; EEPROM), 또는 플래시 메모리를 포함할 수 있다. 비-휘발성 메모리(712)는 적어도 일부 개시된 실시예들에서 개시된 메모리 아키텍처들 중 하나 이상을 이용할 수 있다. 또한, 비-휘발성 메모리(712)는 (예를 들어, 컴퓨터(702) 또는 그 마더보드와 물리적으로 통합된) 컴퓨터 메모리 또는 착탈가능 메모리일 수 있다. 이를 이용하여 개시된 실시예들에 구현될 수 있는 적절한 착탈가능 메모리의 예들은, 보안 디지털(SD) 카드, 컴팩트 플래시(CF) 카드, 범용 직렬 버스(USB) 메모리 스틱, 또는 이와 유사한 것을 포함할 수 있다. 휘발성 메모리(710)는 외부 캐시 메모리로서 역할하는 랜덤 액세스 메모리(RAM)를 포함하며, 또한 다양한 실시예들에서 개시된 하나 이상의 메모리 아키텍처들을 이용할 수 있다. 비제한적인 예로서, RAM은, 정적 RAM(SRAM), 동적 RAM(DRAM), 동기화 DRAM(SDRAM), 더블 데이터 레이트 SDRAM(DDR SDRAM), 및 증강된 SDRAM(ESDRAM), 등등과 같은 다양한 형태로 이용가능하다.

컴퓨터(702)는 또한 착탈가능/비-착탈가능, 휘발성/비-휘발성 컴퓨터 저장 매체를 포함할 수 있다. 도 7은, 예를 들어, 디스크 저장부(714)를 예시한다. 디스크 저장부(714)는 비제한적으로, 자기 디스크 드라이브, 고체 상태 디스크(SSD) 플로피 디스크 드라이브, 테이프 드라이브, 재즈 드라이브, 집 드라이브, LS-100 드라이브, 플래시 메모리 카드, 또는 메모리 스틱과 같은 디바이스들을 포함한다. 이에 더하여, 디스크 저장부(714)는, 비제한적으로, 컴팩트 디스크 ROM 드라이브(CD-ROM), CD 기록가능 드라이브(CD-R 드라이브), CD 재기입가능 드라이브(CD-RW 드라이브), 또는 디지털 다용도 디스크 ROM 드라이브(DVD-ROM)와 같은 광 디스크 드라이브를 포함하는 별개의 또는 다른 저장 매체와 조합되는 저장 매체를 포함할 수 있다. 시스템 버스(708)에 대한 디스크 저장부(714)의 연결을 가능하게 하기 위하여, 인터페이스(716)와 같은 착탈가능 또는 비-착탈가능 인터페이스가 전형적으로 사용된다. 디스크 저장부(714)가 사용자에 대한 정보를 저장할 수 있다는 것이 이해되어야 한다. 이러한 정보는 서버에 또는 사용자 디바이스 상에서 실행되고 있는 애플리케이션에 저장되거나 또는 이에 제공될 수 있다. 일 실시예에 있어, 사용자는, 서버 또는 애플리케이션으로 전송되거나 및/또는 디스크 저장부(714)에 저장된 정보의 유형을 (예를 들어, 출력 디바이스(들)(736)를 이용하여) 통지 받을 수 있다. 사용자는, (예를 들어, 입력 디바이스(들)(728)를 이용하여) 이러한 정보가 서버 또는 애플리케이션과 공유되거나 또는 수집되는 것을 동의(opt-in) 또는 거부(opt-out)하기 위한 기회를 제공받을 수 있다.

도 7이 적절한 운영 환경(700) 내에서 설명된 기본 컴퓨터 자원들과 사용자들 사이의 중개자로서 역할하는 소프트웨어를 설명한다는 것이 이해될 것이다. 이러한 소프트웨어는 운영 시스템(718)을 포함한다. 디스크 저장부(714) 상에 저장될 수 있는 운영 시스템(718)은 컴퓨터(702)의 자원들을 제어하고 할당하도록 동작한다. 애플리케이션들(720)은, 시스템 메모리(706) 내에 또는 디스크 저장부(714) 상에 저장된, 부트/셧다운 트랜잭션 테이블 및 유사한 것과 같은 프로그램 데이터(726) 및 프로그램 모듈들(724)을 통한 운영 시스템(718)에 의한 자원들의 관리를 이용한다. 청구된 내용이 다양한 운영 시스템들 또는 운영 시스템들의 조합을 가지고 구현될 수 있다는 것이 이해될 것이다.

사용자는 입력 디바이스(들)(728)를 통해 명령들 또는 정보를 컴퓨터(702)로 입력한다. 입력 디바이스들(728)은 비제한적으로, 포인팅 디바이스, 예컨대 마우스, 트랙볼, 스타일러스, 터치 패드, 키보드, 마이크로폰, 조이스틱, 게임 패드, 위성 접시, 스캐너, TV 튜너 카드, 디지털 카메라, 디지털 비디오 카메라, 웹 카메라, 및 이와 유사한 것을 포함한다. 이러한 그리고 다른 입력 디바이스들이 인터페이스 포트(들)(730)를 통해서 시스템 버스(708)를 통해 프로세싱 유닛(704)에 연결된다. 인터페이스 포트(들)(730)는, 예를 들어, 직렬 포트, 병렬 포트, 게임 포트, 및 범용 직렬 버스(USB)를 포함한다. 출력 디바이스(들)(736)는 입력 디바이스(들)(728)와 동일한 유형의 포트들 중 일부를 사용한다. 따라서, 예를 들어, USB 포트가 컴퓨터(702)에 입력을 제공하고 컴퓨터(702)로부터 출력 디바이스(736)로 정보를 출력하기 위해 사용될 수 있다. 출력 어댑터(734)는 다른 출력 디바이스들 중에서도 특별한 어댑터들을 요구하는 모니터들, 스피커들, 및 프린터들과 같은 일부 출력 디바이스들이 존재한다는 것을 예시하기 위해 제공된다. 출력 어댑터들(734)은, 비제한적인 예시로서, 출력 디바이스(736)와 시스템 버스(708) 사이의 연결 수단을 제공하는 비디오 및 사운드 카드들을 포함할 수 있다. 원격 컴퓨터(들)(738)와 같은 다른 디바이스들 또는 디바이스들의 시스템들이 입력 및 출력 성능들 둘 모두를 제공할 수 있다는 것이 주목되어야 한다.

컴퓨터(702)는 원격 컴퓨터(들)(738)와 같은 하나 이상의 원격 컴퓨터들에 대한 논리적 연결들을 사용하는 네트워크화된 환경에서 동작할 수 있다. 원격 컴퓨터(들)(738)는 개인용 컴퓨터, 서버, 라우터, 네트워크 PC, 워크스테이션, 마이크로프로세서 기반 기기, 피어 디바이스, 스마트 폰, 태블릿, 또는 다른 네트워크 노드일 수 있으며, 전형적으로 컴퓨터(702)에 관해 설명된 엘러먼트들 중 다수를 포함한다. 간명함을 위하여, 오로지 메모리 저장 디바이스(740)만이 원격 컴퓨터(들)(738)와 함께 예시된다. 원격 컴퓨터(들)(738)가 네트워크 인터페이스(742)를 통해 그리고 그 뒤 연결된 통신 연결(들)(744)을 통해 컴퓨터(702)에 논리적으로 연결된다. 네트워크 인터페이스(742)는 LAN(local-area networks) 및 WAN(wide-area networks) 및 셀룰러 네트워크들과 같은 유선 및/또는 무선 통신 네트워크들을 포괄한다. LAN 기술들은 FDDI(Fiber Distributed Data Interface), CDDI(Copper Distributed Data Interface). 이더넷, 토큰 링, 및 유사한 것을 포함한다. WAN 기술들은 비제한적으로, 점-대-점 링크들, ISDN(Integrated Services Digital Networks) 및 그 변형들과 유사한 회로 스위칭 네트워크들, 패킷 스위칭 네트워크들, 및 DSL(Digital Subscriber Lines)을 포함한다.

통신 연결(들)(744)은 네트워크 인터페이스(742)를 시스템 버스(708)에 연결하는데 이용되는 하드웨어/소프트웨어를 지칭한다. 예시적인 명료성을 위하여 통신 연결(744)이 컴퓨터(702) 내부에 있는 것으로 도시되지만, 이는 또한 컴퓨터(702) 외부에 있을 수도 있다. 네트워크 인터페이스(742)로의 연결을 위해 필요한 하드웨어/소프트웨어는, 오로지 예시적인 목적으로, 표준 전화기 등급 모뎀들, 케이블 모뎀들 및 DSL 모뎀들, ISDN 어댑터들, 및 유선 및 무선 이더넷 카드들, 허브들, 및 라우터들을 포함하는 모뎀들과 같은 내부 및 외부 기술들을 포함한다.

본 개시의 예시된 측면들은 또한, 특정 태스크들이 통신 네트워크를 통해 링크된 원격 프로세싱 디바이스들에 의해 수행되는 분산형 컴퓨팅 환경들에서 실행될 수 있다. 분산형 컴퓨팅 환경에서, 프로그램 모듈들 또는 저장된 정보, 명령어들, 또는 이와 유사한 것은 로컬 또는 원격 메모리 저장 디바이스들에 위치될 수 있다.

또한, 본원에서 설명된 다양한 컴포넌트들이, 본 개시의 실시예들을 구현하기 위하여 적절한 값의 회로 엘러먼트들 및 컴포넌트들을 포함할 수 있는 전기 회로(들)를 포함할 수 있다는 것이 이해될 것이다. 또한, 다양한 컴포넌트들 중 다수가 하나 이상의 IC 칩들 상에 구현될 수 있다는 것이 이해될 수 있을 것이다. 예를 들어, 일 실시예에 있어, 컴포넌트들의 하나의 세트가 단일 IC 칩 내에 구현될 수 있다. 다른 실시예들에 있어, 개별적인 컴포넌트들 중 하나 이상이 별개의 IC 칩들 상에 제조되거나 또는 구현된다.

본원에서 사용되는 바와 같은 용어들 "컴포넌트", "시스템", "아키텍처" 및 유사한 것은 컴퓨터 또는 전자-연관형 엔터티, 또한 하드웨어, 하드웨어 및 소프트웨어의 조합, (예를 들어, 실행중인) 소프트웨어, 또는 펌웨어를 지칭하도록 의도된다. 예를 들어, 컴포넌트는 하나 이상의 트랜지스터들, 메모리 셀, 트랜지스터들 또는 메모리 셀들의 배열, 게이트 어레이, 프로그램가능 게이트 어레이, 애플리케이션 특정 집적 회로, 제어기, 프로세서, 프로세서 상에서 구동 중인 프로세스, 반도체 메모리, 컴퓨터, 또는 이와 유사한 것과의 객체 실행가능 프로그램 또는 애플리케이션 액세싱 또는 인터페이싱, 또는 이들의 적절한 조합일 수 있다. 컴포넌트는 소거가능 프로그래밍(예를 들어, 소거가능 메모리에 적어도 부분적으로 저장된 프로세스 명령들) 또는 하드 프로그래밍(예를 들어, 제조시 비-소거가능 메모리에 버닝(burn)된 프로세스 명령어들)을 포함할 수 있다.

예시로서, 메모리로부터 실행되는 프로세스 및 프로세서 둘 모두가 컴포넌트일 수 있다. 다른 예로서, 아키텍처는, 전자 하드웨어의 배열(예를 들어, 병렬 또는 직렬 트랜지스터들), 프로세싱 명령어들 및 전자 하드웨어의 배열에 적합한 방식으로 프로세싱 명령어들을 구현하는 프로세서를 포함할 수 있다. 이에 더하여, 아키텍처는 단일 컴포넌트(예를 들어, 트랜지스터, 게이트 어레이, ...) 또는 컴포넌트들의 배열(예를 들어, 트랜지스터들의 직렬 또는 병렬 배열, 프로그램 회로부와 연결된 게이트 어레이, 파워 리드들, 전기 접지, 입력 신호 라인들 및 출력 신호 라인들, 등등)을 포함할 수 있다. 시스템은 하나 이상의 컴포넌트들뿐만 아니라 하나 이상의 아키텍처들을 포함할 수 있다. 예시적인 일 시스템은, 전원(들), 신호 생성기(들), 통신 버스(들), 제어기들, I/O 인터페이스, 어드레스 레지스터들 등뿐만 아니라 교차된 입력/출력 라인들 및 패스(pass) 게이트 트랜지스터들을 포함하는 스위칭 블록 아키텍처를 포함할 수 있다. 일부 중첩되는 정의들이 예상되며, 시스템 또는 아키텍처가 독립형 컴포넌트, 또는 다른 아키텍처, 시스템 등의 컴포넌트일 수 있다는 것이 이해될 것이다.

전술한 것에 더하여, 개시된 내용은, 전자 디바이스가 개시된 내용을 구현하도록 제어하기 위한, 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 적합한 조합을 생산하기 위한 전형적인 제조, 프로그래밍 또는 엔지니어링 기술들을 사용하는 방법, 장치, 또는 제조 물품으로서 구현될 수 있다. 본원에서 사용되는 용어들 "장치" 및 "제조 물품"은 전자 디바이스, 반도체 디바이스, 컴퓨터, 또는 임의의 컴퓨터-판독가능 디바이스, 캐리어, 또는 매체로부터 액세스가능한 컴퓨터 프로그램을 포괄하도록 의도된다. 컴퓨터-판독가능 매체는 하드웨어 매체, 또는 소프트웨어 매체를 포함할 수 있다. 이에 더하여, 매체는 비-일시적인 매체, 또는 운반 매체를 포함할 수 있다. 일 예에 있어, 비-일시적인 매체는 컴퓨터 판독가능 하드웨어 매체를 포함할 수 있다. 컴퓨터 판독가능 매체의 특정 예들은 비제한적으로 자기 저장 디바이스들(예를 들어, 하드 디스크, 플로피 디스크, 자기 스트립들...), 광 디스크들(예를 들어, CD(compact disk), DVD(digital versatile disk)...), 스마트 카드들, 및 플래시 메모리 디바이스들(예를 들어, 카드, 스틱, 키 드라이브...)을 포함할 수 있다. 컴퓨터-판독가능 운반 매체는 반송파, 또는 이와 유사한 것을 포함할 수 있다. 물론, 당업자들은 개시된 내용의 범위 및 사상으로부터 벗어나지 않고 이러한 구성에 대해 다수의 수정들이 이루어질 수 있음을 인식할 것이다.

이상에서 설명된 것들은 본 혁신의 예들을 포함한다. 물론, 본 혁신을 설명하기 위하여 컴포넌트들 또는 방법론들의 상상할 수 있는 모든 조합을 설명하는 것이 불가능할 수도 있지만, 당업자는 본 혁신의 다수의 추가적인 조합들 및 치환들이 가능하다는 것을 인식할 것이다. 따라서, 개시된 내용은 본 발명의 사상 및 범위 내에 속하는 이러한 모든 수정들, 변형들, 및 변용들을 포괄하도록 의도된다. 또한, 용어 "포함한다", "포함하는", "갖는다" 또는 "갖는" 및 이의 변형들이 상세한 설명 또는 청구항들에서 사용되는 정도까지, 이러한 용어는 청구항에서 전이어로서 사용될 때 "구성되는"이 해석되는 것과 같이 용어 "구성되는"과 유사한 방식으로 포괄적이 되도록 의도된다.

또한, 단어 "예시적인"은 본원에서 예, 사례, 또는 예시로서 역할한다는 것을 의미하기 위해 사용된다. 본원에서 "예시적인"으로서 설명된 임의의 측면 또는 설계는 반드시 다른 측면들 또는 설계들보다 더 선호되거나 바람직한 것으로는 해석되지 않아야 한다. 오히려, 단어 예시적인의 사용은 명확한 방식으로 개념을 제공하도록 의도된다. 본 출원에서 사용되는 바와 같은 용어 "또는"은 배타적인 "또는"이 아니라 포괄적인 "또는"을 의미하도록 의도된다. 즉, 달리 명시되지 않거나 또는 문맥으로부터 명확하지 않은 경우, "X가 A 또는 B를 이용한다"는 자연적인 포괄적 치환들 중 임의의 것을 의미하도록 의도된다. 즉, X가 A를 이용하거나; X가 B를 이용하거나; 또는 X가 A 및 B 둘 모두를 이용하는 경우, "X가 A 또는 B를 이용한다"가 전술한 사례들 중 임의 사례 하에서 충족된다. 이에 더하여, 본 출원 및 첨부된 청구항들에서 사용되는 바와 같은 관사들 "일(a 및 an)"은, 달리 명시되거나 또는 문맥으로부터 단수형을 지시하는 것이 명확하지 않은 한, "하나 이상"을 의미하는 것으로 해석되어야 한다.

추가적으로, 상세한 설명의 일부 부분들이 전자 메모리 내에서 데이터 비트들에 대한 알고리즘들 또는 프로세스 동작들과 관련되어 제공되었다. 이러한 프로세스 설명들 또는 표현들은 당업자들이 작업의 본질을 다른 당업자들에게 효율적으로 전달하기 위해 당업자들에 의해 이용되는 메커니즘들이다. 본원에서 프로세스는 일반적으로 희망되는 결과를 야기하는 행동들의 자기-부합(self-consistent) 시퀀스로 여겨진다. 행동들은 물리적 수량들의 물리적 조작들을 필요로 하는 행동들이다. 필수적이지는 않더라도, 전형적으로, 이러한 수량들은 저장되거나, 전송되거나, 결합되거나, 비교되거나, 및/또는 달리 조작될 수 있는 전기 및/또는 자기 신호들의 형태를 취한다.

원칙적으로 일반적인 용법을 위하여, 이러한 신호들을 비트들, 값들, 엘러먼트들, 심볼들, 문자들, 용어들, 수들, 또는 유사한 것으로 지칭하는 것이 편리하다는 것이 증명되었다. 그러나, 이러한 그리고 유사한 용어들의 전부가 적절한 물리적 수량들과 연관될 것이며, 이들은 단지 이러한 수량들에 적용될 편리한 라벨들에 불과하다는 것을 명심해야만 한다. 특별히 달리 언급되거나 또는 이상의 논의로부터 명백하지 않은 경우, 개시된 내용 전체에 걸쳐 프로세싱, 컴퓨팅, 복제, 모방, 결정, 또는 송신, 및 유사한 것과 같은 용어들을 사용하는 논의들은, 전자 디바이스(들)의 회로들, 레지스터들 또는 메모리들 내의 물리적(전기적 또는 전자적) 수량들로 표현된 데이터 또는 신호들을 조작하거나 또는 이들을 머신 또는 컴퓨터 시스템 메모리들 또는 레지스터들 또는 이러한 다른 정보 저장, 송신 및/또는 디스플레이 디바이스들 내의 물리적 수량들로서 유사하게 표현되는 다른 데이터 또는 신호들로 변환하는 프로세싱 시스템들, 및/또는 유사한 소비자 또는 산업 전자 디바이스들 또는 머신들의 액션들 및 프로세스들을 지칭한다는 것이 이해될 것이다.

이상에서 설명된 컴포넌트들, 아키텍처들, 회로들, 프로세스들 및 유사한 것에 의해 수행되는 다양한 기능들과 관련하여, 이러한 컴포넌트들을 설명하기 위해 사용되는 ("수단"에 대한 언급을 포함하는) 용어들은, 달리 표현되지 않으면, 설명된 컴포넌트의 특정 기능(예를 들어, 기능적 등가물)을 수행하는 임의의 컴포넌트에 대응되도록 의도되며, 이는 심지어 본원에 예시된 실시예들의 예시적인 측면들의 기능을 수행하는 개시된 구조와 구조적으로 균등하지 않은 경우에도 그러하다. 이에 더하여, 특정 특징이 몇몇 구현예들 중 오직 하나에 관해서만 개시되었지만, 이러한 특징이 임의의 주어진 또는 특정 애플리케이션에 대해 바람직할 수 있으며 유리할 수 있을 때 다른 구현예들의 하나 이상의 다른 특징들과 결합될 수 있다. 실시예들이 다양한 프로세스들의 행동들 및/또는 이벤트를 수행하기 위한 컴퓨터-실행가능 명령어들을 갖는 컴퓨터-판독가능 매체뿐만 아니라 시스템을 포함한다는 것이 또한 인식될 것이다.

Claims

저항성 스위칭 디바이스로서,
반도체 기판 상에 배치되는 하단 전극;
알루미늄 및 질소 재료 AlNy를 포함하는, 상기 하단 전극 위에 배치되는 저항성 스위칭 재료;
알루미늄 및 질소 재료 AlNx를 포함하는, 상기 저항성 스위칭 재료 위에 배치되는 전도체 재료로서, y>x인, 상기 전도체 재료; 및
상기 전도체 재료 위에 배치되는 상단 전극을 포함하는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
상기 하단 전극은 금속 질화물을 포함하는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
AlNx는 비-화학량론적(non-stoichiometric) 질화 알루미늄이며, x는 약 0.60 내지 약 0.80의 범위 내에 있는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
AlNy는 화학량론적 또는 비-화학량론적 질화 알루미늄이며; 및
y는 약 1.00 내지 약 1.50의 범위 내에 있는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
x는 약 0.50 내지 약 0.90의 범위 내에 있으며; 및
y는 약 1.00 내지 약 1.60의 범위 내에 있는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
상기 저항성 스위칭 재료는 약 2 nm 내지 약 20 nm의 두께를 갖는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
상기 전도체 재료는 약 4 nm 내지 약 100 nm의 두께를 갖는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
상기 저항성 스위칭 재료는 약 1 메가-ohm((MOhm) 내지 약 100 MOhm의 범위 내의 초기 저항과 연관되는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
상기 전도체 재료는 약 1 킬로-ohm((KOhm) 내지 약 100 KOhm의 범위 내의 초기 저항과 연관되는, 저항성 스위칭 디바이스.
청구항 1에 있어서,
상기 하단 전극은 구리, 질화 티타늄 및 질화 탄탈럼으로 구성된 그룹으로부터 선택된 재료들을 포함하는, 저항성 스위칭 디바이스.
반도체 디바이스를 형성하기 위한 방법으로서,
반도체 기판 상에 하단 전극을 형성하는 단계;
알루미늄 및 질소 재료 AlNy를 포함하는 저항성 스위칭 재료 층을 상기 하단 전극 위에 형성하는 단계;
알루미늄 및 질소 재료 AlNx를 포함하는 전도체 재료를 상기 저항성 스위칭 재료 위에 형성하는 단계로서, y>x인, 단계; 및
상기 전도체 재료 위에 상단 전극을 형성하는 단계를 포함하는, 방법.
청구항 11에 있어서,
상기 저항성 스위칭 재료 층을 형성하는 단계 및 상기 전도체 재료를 형성하는 단계는,
프로세싱 챔버 내에 상기 반도체 기판을 배치하는 단계;
상기 프로세싱 챔버를 주변 대기(atmosphere)로부터 밀봉하는 단계;
상기 프로세싱 챔버가 상기 주변 대기로부터 밀봉되어 있는 동안,
상기 저항성 스위칭 재료를 형성하는 단계는 질소에 대한 제 1 흐름 레이트와 연관된 질소 가스 및 아르곤 가스 내에서 상기 AlNy 재료를 형성하는 단계를 포함하고;
상기 전도성 재료를 형성하는 단계는, 질소에 대한 제 2 흐름 레이트와 연관된 질소 가스 및 아르곤 가스 내에서 상기 AlNx 재료를 형성하는 단계로서, 상기 제 1 흐름 레이트는 상기 제 2 흐름 레이트를 초과하는, 단계를 포함하며; 및
상기 프로세싱 챔버를 주변 대기로부터 밀봉해제(unseal)하는 단계를 포함하는, 방법.