KR20170126190A - Semiconductor package having multi chip module and method for manufacturing the same - Google Patents
Semiconductor package having multi chip module and method for manufacturing the same Download PDFInfo
- Publication number
- KR20170126190A KR20170126190A KR1020160056275A KR20160056275A KR20170126190A KR 20170126190 A KR20170126190 A KR 20170126190A KR 1020160056275 A KR1020160056275 A KR 1020160056275A KR 20160056275 A KR20160056275 A KR 20160056275A KR 20170126190 A KR20170126190 A KR 20170126190A
- Authority
- KR
- South Korea
- Prior art keywords
- interposer
- manufacturing
- package
- slim
- module
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Abstract
Description
본 발명은 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 대면적의 BEOL층을 인터포저로 사용하면서 다수의 반도체 칩을 하나로 모듈화시킨 패키지로서, BEOL층의 하중 분산을 유도하여 패키지 신뢰성 향상 및 수율 향상을 도모할 수 있도록 한 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package having a multi-chip module and a method of manufacturing the same. More particularly, the present invention relates to a semiconductor package in which a large-area BEOL layer is used as an interposer, Chip module having a multi-chip module and a method of manufacturing the semiconductor package.
일반적으로, 웨이퍼에 회로를 집적시키는 반도체 펩(FAB) 공정 중 백 엔드 오프 라인(BEOL, back-end-of-line)에서 웨이퍼 상에 BEOL층을 집적시키는 단계와, BEOL층 만이 남도록 웨이퍼를 백그라인딩하여 제거하는 단계 등이 진행된다.Generally, a step of integrating a BEOL layer on a wafer in a back-end-of-line (BEOL) of a semiconductor PE (FAB) process for integrating a circuit on a wafer, A grinding step and the like are carried out.
상기 BEOL층은 소정의 도전성 회로패턴과, 회로패턴을 절연시키는 절연층으로 구성되고, 회로패턴 중 일부분은 전기적 접속을 위한 패드면으로서 상하로 노출된 구조를 갖는다.The BEOL layer is composed of a predetermined conductive circuit pattern and an insulating layer for insulating the circuit pattern, and a part of the circuit pattern has a structure in which the pad is exposed as a pad surface for electrical connection.
이렇게 제조된 BEOL층은 반도체 패키지 제조를 위한 패키징 공정으로 제공되어, 기판과 반도체 칩을 도전 가능하게 연결하거나 반도체 칩과 반도체 칩을 도전 가능하게 연결하는 인터포저 등으로 사용된다.The thus-fabricated BEOL layer is provided as a packaging process for manufacturing a semiconductor package, and is used as an interposer that conductively connects a substrate and a semiconductor chip or conductively connects a semiconductor chip and a semiconductor chip.
이때, 상기 반도체 펩 공정에서 웨이퍼 백그라인딩이 진행되지 않은 채 BEOL층이 형성된 웨이퍼 자체가 반도체 패키징 공정으로 공급되는 경우, 반도체 패키징 공정에서 BEOL층 만을 사용하기 위하여 웨이퍼를 백그라인딩할 수 있다. In this case, if the wafer itself having the BEOL layer formed therein is supplied to the semiconductor packaging process without wafer back grinding in the semiconductor peep process, the wafer may be back-grounded to use only the BEOL layer in the semiconductor packaging process.
여기서, 상기 BEOL층을 인터포저로 이용한 종래의 반도체 패키지 및 그 제조 공정을 살펴보면 다음과 같다.Hereinafter, a conventional semiconductor package using the BEOL layer as an interposer and its manufacturing process will be described.
종래의 BEOL층을 인터포저로 이용한 반도체 패키지의 일례로서, 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지를 들 수 있으며, 이 슬림 타입의 반도체 패키지는 실리콘 웨이퍼가 제거된 BEOL층을 인터포저로 이용하여 다수의 반도체 칩을 하나로 모듈화시킨 패키지를 말한다.An example of a semiconductor package using a conventional BEOL layer as an interposer is a semiconductor package of a slim type (SLIM, Silicon-Less Integrated Module) type. In this slim type semiconductor package, a BEOL layer Refers to a package in which a plurality of semiconductor chips are modularized into one using a pouch.
첨부한 도 4a 및 도 4b는 각각 종래의 슬림 타입의 반도체 패키지를 나타낸 측단면도 및 평단면도를 나타낸다.4A and 4B are side cross-sectional views and a top cross-sectional view of a conventional slim type semiconductor package, respectively.
상기 BEOL층은 웨이퍼 상태에서 제조된 것이므로, 다수의 반도체 칩을 실장시킬 수 있는 대면적을 가지며, 슬림 패키지 제조용 인터포저로 사용된다.Since the BEOL layer is manufactured in a wafer state, it has a large area for mounting a plurality of semiconductor chips and is used as an interposer for manufacturing a slim package.
이러한 슬림 패키지 제조용 인터포저(11)는 도전성 회로패턴(11a)과, 회로패턴(11a)을 절연시키는 절연층(11b)으로 구성되고, 회로패턴(11a) 중 일부분은 전기적 접속을 위한 패드면으로서 상하로 노출된 구조를 갖는다.The
먼저, BEOL층 즉, 슬림 패키지 제조용 인터포저(11)의 일면에 다수의 반도체 칩(12)을 도전 가능하게 부착한다.First, a plurality of
상기 다수의 반도체 칩(12)을 슬림 패키지 제조용 인터포저(11)에 부착한 일례를 보면, 도 2에서 보듯이 슬림 패키지 제조용 인터포저(11)의 중앙부분에 대면적을 갖는 4개의 제1반도체 칩(12a)들이 바둑판 모양을 이루며 배열되고, 슬림 패키지 제조용 인터포저(11)의 테두리 부분 즉, 제1반도체 칩(12a)들의 사방 둘레부에 소면적을 갖는 8개의 제2반도체 칩(12b)이 인접 배열된다.As shown in FIG. 2, four
이때, 상기 다수의 반도체 칩(12) 각각의 본딩패드에는 범핑 공정 등에 의하여 도전성 범프(13)가 미리 융착된 상태이다.At this time, the
이에, 상기 슬림 패키지 제조용 인터포저에 대한 반도체 칩 부착 공정시 도전성 범프(13)가 슬림 패키지 제조용 인터포저(11)의 상면을 통해 노출된 패드면에 도전 가능하게 융착되는 상태가 된다.Thus, the
이어서, 상기 다수의 반도체 칩(12)을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(14)로 몰딩하는 공정이 진행된다.Next, a process of molding with the
즉, 상기 슬림 패키지 제조용 인터포저(11)의 상면에 걸쳐 몰딩 컴파운드 수지(14)를 오버 몰딩함으로써, 각 반도체 칩(12)이 외부로부터 보호되도록 봉지되는 상태가 된다.That is, the
이때, 전자기기의 구동에 따라 반도체 칩(12)에서 발생되는 열을 외부로 방출시키기 위하여, 각 반도체 칩(12)의 표면이 외부로 노출되도록 몰딩하는 것이 바람직하다.At this time, it is preferable to mold the surface of each
이어서, 상기 슬림 패키지 제조용 인터포저(11)의 저면을 통해 노출된 패드면에 솔더볼 등과 같은 제1입출력단자(15)를 융착시킨다.Then, a first input /
이와 같이, 상기 BEOL층 즉, 슬림 패키지 제조용 인터포저(11)에 다수의 반도체 칩(12)이 실장되어 몰딩 컴파운드 수지로 몰딩됨으로써, 다수의 반도체 칩들이 하나로 모듈화된 멀티 칩 모듈(10)이 완성된다.As described above, a plurality of
다음으로, 상기와 같이 제조된 멀티 칩 모듈(10)을 인쇄회로기판(PCB)과 같은 별도의 기판(20)에 도전 가능하게 적층 부착함으로써, 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.Next, the
즉, 상기 멀티 칩 모듈(10)의 구성 중 인터포저(11)의 저면에 융착된 제1입출력단자(15)를 기판(20) 상의 도전성패턴에 융착시켜서 기판(20) 상에 멀티 칩 모듈(10)이 도전 가능하게 적층된 상태가 됨으로써, 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.That is, the first input /
또한, 상기 멀티 칩 모듈(10)의 표면(각 반도체 칩과 몰딩 컴파운드 수지의 상면)에는 전자파 차폐 및 열전달 등의 기능을 하는 캡 형상의 컨포멀 쉴드층(30)이 적층되고, 이 컨포멀 쉴드층(30)의 테두리 부분은 기판(20)의 상면 테두리 부분에 접지 가능하게 부착된다.A cap-shaped
또한, 상기 기판(20)의 저면 볼패드에는 솔더볼과 같은 제2입출력단자(22)가 융착되며, 이 제2입출력단자(22)는 전자기기의 마더보드에 융착되어 전기적 신호 교환을 위한 단자 역할을 한다.A second input /
따라서, 상기 멀티 칩 모듈(10)을 구성하는 각 반도체 칩(12)들 간의 전기적 신호 교환은 도 1 및 도 2에 화살표로 지시한 바와 같이, 슬림 패키지 제조용 인터포저(11)를 통하여 이루어지고, 각 반도체 칩(12)과 기판(20) 간의 전기적 신호 교환은 슬림 패키지 제조용 인터포저(11) 및 제1입출력단자(15)를 통하여 이루어진다.Therefore, electrical signal exchange between the
그러나, 상기한 종래의 슬림 타입 반도체 패키지는 다음과 같은 문제점이 있다.However, the conventional slim type semiconductor package has the following problems.
첫째, 상기 슬림 패키지 제조용 인터포저는 웨이퍼 상태에서 제조된 것이기 때문에 대면적을 가지는 동시에 매우 얇은 층 구조를 가지므로, 여러 패키징 공정에서 발생하는 하중 및 응력이 집중되어 쉽게 휘어지거나 크랙 등이 발생하는 문제점이 있고, 휨 및 크랙 발생에 따른 반도체 패키지의 신뢰성이 저하되는 문제점이 따른다. First, since the interposer for manufacturing a slim package has a large area and has a very thin layer structure because it is manufactured in a wafer state, the load and stress generated in various packaging processes concentrate and easily bend or crack There is a problem that the reliability of the semiconductor package deteriorates due to warping and cracking.
즉, 다수의 반도체 칩을 부착하는 공정과, 몰딩 컴파운드 수지에 의한 몰딩 공정과, 컴포멀 쉴드층 부착 공정 등 여러가지 공정에서 발생하는 하중 및 응력이 슬림 패키지 제조용 인터포저에 집중됨으로써, 슬림 패키지 제조용 인터포저의 국부적인 손상 및 크랙이 발생하는 문제점이 있고, 그에 따라 슬림 타입 반도체 패키지의 신뢰성이 저하되는 문제점이 따른다.That is, load and stress generated in various processes such as a process of attaching a plurality of semiconductor chips, a molding process by a molding compound resin, and a process of attaching a composite shield layer are concentrated on the interposer for manufacturing a slim package, There is a problem that local damage and cracks occur in the foursor, thereby causing a problem that the reliability of the slim type semiconductor package is deteriorated.
둘째, 상기 슬림 패키지 제조용 인터포저를 이용하여 슬림 타입 반도체 패키지를 완성하더라도, 슬림 패키지 제조용 인터포저가 매우 얇고 대면적을 가진 상태이므로, 마더보드 등에 실제 탑재되어 사용될 때 외부력에 의하여 크랙 등이 발생하는 문제점이 있다.
Second, since the interposer for manufacturing a slim package is very thin and has a large area even when the slim type semiconductor package is completed by using the interposer for manufacturing the slim package, cracks or the like are generated due to external force when actually mounted on a mother board or the like .
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 대면적의 슬림 패키지 제조용 인터포저를 복수개로 분할하여 여러 패키징 공정에서 발생하는 하중 및 응력을 분산시킬 수 있도록 하고, 또한 분할된 인터포저에 탑재된 반도체 칩 간의 전기적 신호 교환을 기판 또는 재배선층을 통해 이루어질 수 있도록 함으로써, 기존에 크랙 방지를 통한 신뢰성을 향상 및 수율 향상을 도모할 수 있는 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made in order to solve the conventional problems as described above, and it is an object of the present invention to divide the interposer for manufacturing a large-area slim package into a plurality of units, to distribute loads and stresses generated in various packaging processes, A semiconductor package having a multichip module capable of improving reliability and prevention of cracks by preventing electric signals from being exchanged between the semiconductor chips mounted on the sensor through a substrate or a rewiring layer and a manufacturing method thereof The purpose is to provide.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 슬림 패키지 제조용 인터포저와, 슬림 패키지 제조용 인터포저의 상면 패드에 도전성 범프를 매개로 도전 가능하게 부착되는 다수의 반도체 칩과, 다수의 반도체 칩을 봉지하면서 슬림 패키지 제조용 인터포저의 상면에 오버 몰딩되는 몰딩 컴파운드 수지로 구성되는 멀티 칩 모듈을 소잉하여 분할시킨 복수의 단위 모듈; 각 단위 모듈이 독립적인 배열을 이루면서 제1입출력단자를 매개로 도전 가능하게 부착되는 기판; 을 포함하여 구성된 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지를 제공한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: an interposer for manufacturing a slim package; a plurality of semiconductor chips electrically conductively attached to upper pads of an interposer for manufacturing a slim package through conductive bumps; A plurality of unit modules formed by sawing and dividing a multi-chip module constituted of a molding compound resin which is overmolded on an upper surface of an interposer for manufacturing a slim package while sealing the chip; A substrate on which each unit module is arranged in an independent arrangement and is conductively attached via a first input / output terminal; And a semiconductor chip having a multi-chip module.
본 발명의 일 구현예에서, 상기 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 기판의 도전성패턴을 통하여 이루어지는 것을 특징으로 한다.According to an embodiment of the present invention, electrical signal exchange between the semiconductor chips included in each of the unit modules is performed through a conductive pattern of the substrate.
본 발명의 일 구현예에서, 상기 제1입출력단자는 솔더볼로서 기판과의 도전 연결을 위하여 각 단위 모듈에 포함된 슬림 패키지 제조용 인터포저의 저면 패드에 융착되는 것을 특징으로 한다.In an embodiment of the present invention, the first input / output terminal is fused to a bottom pad of an interposer for manufacturing a slim package included in each unit module for conductive connection with the substrate as a solder ball.
특히, 상기 각 단위 모듈을 구성하는 슬림 패키지 제조용 인터포저의 저면에 걸쳐 형성되는 재배선층을 더 포함하고, 상기 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 재배선층을 통하여 이루어지도록 한 것을 특징으로 한다.Particularly, it is preferable to further include a redistribution layer formed over the bottom surface of the interposer for manufacturing the slim package constituting each of the unit modules, wherein electrical signal exchange between the semiconductor chips included in each unit module is performed through the redistribution layer .
바람직하게는, 상기 슬림 패키지 제조용 인터포저의 저면에 재배선층이 형성된 경우, 기판과의 도전 연결을 위한 제1입출력단자가 재배선층의 저면 패드에 융착되는 것을 특징으로 한다.Preferably, when the re-wiring layer is formed on the bottom surface of the interposer for manufacturing the slim package, the first input / output terminal for conductive connection with the substrate is fused to the bottom pad of the re-wiring layer.
본 발명의 일 구현예에서, 상기 멀티 칩 모듈을 소잉하여 복수의 단위 모듈로 분할할 때, 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉되거나, 슬림 패키지 제조용 인터포저만이 소잉되는 것을 특징으로 한다.In an embodiment of the present invention, when the multi-chip module is sowed and divided into a plurality of unit modules, the interposer for molding the slim package and the molding compound resin are sown together or only the interposer for manufacturing the slim package is sowed do.
바람직하게는, 상기 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉된 경우, 각 단위 모듈이 독립적으로 분할되고, 각 단위 모듈 간의 분할 공간내에 2차 몰딩수지가 충진되는 것을 특징으로 한다.Preferably, when the interposer for molding the slim package and the molding compound resin are sown together, the unit modules are independently divided and the secondary molding resin is filled in the divided spaces between the unit modules.
또는, 상기 슬림 패키지 제조용 인터포저만이 소잉된 경우, 슬림 패키지 제조용 인터포저의 소잉 공간내에 재배선층의 패시베이션층이 충진되는 것을 특징으로 한다.Alternatively, when only the interposer for manufacturing the slim package is sowed, the passivation layer of the re-wiring layer is filled in the shallow space of the interposer for manufacturing the slim package.
본 발명의 일 구현예에서, 상기 여러 개의 단위 모듈 각각의 표면은 하나의 컨포멀 쉴드층에 의하여 커버되고, 이 컨포멀 쉴드층의 테두리 부분은 기판에 접지 가능하게 부착되는 것을 특징으로 한다.In one embodiment of the present invention, the surface of each of the plurality of unit modules is covered by one conformal shield layer, and the rim portion of the conformal shield layer is attached to the substrate so as to be able to be grounded.
본 발명의 일 구현예에서, 상기 기판의 저면 볼패드에는 제2입출력단자가 융착된 것을 특징으로 한다.In one embodiment of the present invention, the second input / output terminal is fused to the bottom ball pad of the substrate.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 슬림 패키지 제조용 인터포저 제공 과정과, 슬림 패키지 제조용 인터포저의 상면 패드에 도전성 범프를 매개로 다수의 반도체 칩을 부착하는 과정과, 다수의 반도체 칩을 봉지하기 위하여 슬림 패키지 제조용 인터포저의 상면에 걸쳐 몰딩 컴파운드 수지를 오버 몰딩하는 과정을 통하여 제조된 멀티 칩 모듈을 소잉하여 복수의 단위 모듈로 분할하는 단계; 각 단위 모듈을 기판 상에 독립적인 배열로 배치하면서 제1입출력단자를 매개로 도전 가능하게 부착하는 단계; 를 포함하는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the present invention, there is provided a method for manufacturing a slim package, comprising: providing an interposer for manufacturing a slim package; attaching a plurality of semiconductor chips to a top pad of an interposer for manufacturing a slim package through conductive bumps; A method for sealing a semiconductor chip, comprising the steps of: overmolding a molding compound resin over an upper surface of an interposer for manufacturing a slim package, and then dividing the multi-chip module into a plurality of unit modules; Placing each unit module on a substrate in an independent arrangement and attaching the unit modules in a conductive manner via a first input / output terminal; The method comprising the steps of: forming a multi-chip module on a semiconductor chip;
본 발명의 다른 구현예에서, 상기 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 기판의 도전성패턴을 통하여 이루어지는 것을 특징으로 한다.In another embodiment of the present invention, electric signal exchange between the semiconductor chips included in each of the unit modules is performed through a conductive pattern of the substrate.
본 발명의 다른 구현예에서, 상기 제1입출력단자는 솔더볼로서 기판과의 도전 연결을 위하여 각 단위 모듈에 포함된 슬림 패키지 제조용 인터포저의 저면 패드에 융착되는 것을 특징으로 한다.In another embodiment of the present invention, the first input / output terminal is fused to a bottom pad of an interposer for manufacturing a slim package included in each unit module for conductive connection with the substrate as a solder ball.
특히, 상기 각 단위 모듈을 구성하는 슬림 패키지 제조용 인터포저의 저면에 걸쳐 재배선층을 형성하는 단계를 더 포함하고, 재배선 형성 단계를 통하여 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 재배선층을 통하여 이루어지는 것을 특징으로 한다.In particular, the method may further include the step of forming a re-wiring layer on the bottom surface of the interposer for manufacturing the slim package constituting each of the unit modules, wherein electrical signal exchange between the semiconductor chips included in each unit module through the re- . ≪ / RTI >
바람직하게는, 상기 슬림 패키지 제조용 인터포저의 저면에 재배선층이 형성된 경우, 기판과의 도전 연결을 위한 제1입출력단자가 재배선층의 저면 패드에 융착되는 것을 특징으로 한다.Preferably, when the re-wiring layer is formed on the bottom surface of the interposer for manufacturing the slim package, the first input / output terminal for conductive connection with the substrate is fused to the bottom pad of the re-wiring layer.
본 발명의 다른 구현예에서, 상기 멀티 칩 모듈을 복수의 단위 모듈로 분할하는 소잉 공정시, 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉되거나, 슬림 패키지 제조용 인터포저만이 소잉되는 것을 특징으로 한다.In another embodiment of the present invention, in the sowing process of dividing the multi-chip module into a plurality of unit modules, the interposer for molding the slim package and the molding compound resin are sown together or only the interposer for manufacturing the slim package is sowed do.
바람직하게는, 상기 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉된 경우, 각 단위 모듈이 독립적으로 분할되고, 각 단위 모듈 간의 분할 공간내에 2차 몰딩수지를 충진하는 단계가 더 진행되는 것을 특징으로 한다.Preferably, when the interposer for molding the slim package and the molding compound resin are sown together, each unit module is independently divided and the step of filling the secondary molding resin in the divided space between the unit modules is further performed .
또는, 상기 슬림 패키지 제조용 인터포저만이 소잉되는 경우, 웨이퍼 상태에서 소잉되고, 소잉 후 인터포저 상에 재배선을 형성할 때, 슬림 패키지 제조용 인터포저의 소잉 공간내에 재배선층의 패시베이션층이 충진되는 것을 특징으로 한다.Alternatively, when only the interposer for fabricating the slim package is sowed, the passivation layer of the re-wiring layer is filled in the shallow space of the interposer for fabricating the slim package when sowing in the wafer state and forming rewiring lines on the interposer after sowing .
본 발명의 다른 구현예에서, 상기 각 단위 모듈 각각의 표면에 하나의 컨포멀 쉴드층을 커버하는 동시에 이 컨포멀 쉴드층의 테두리 부분을 기판에 접지 가능하게 부착하는 단계를 더 포함하는 것을 특징으로 한다.In another embodiment of the present invention, the method further includes the step of covering one conformal shield layer on the surface of each of the unit modules, and attaching the rim portion of the conformal shield layer to the substrate in a manner capable of being grounded do.
본 발명의 다른 구현예에서, 상기 기판의 저면 볼패드에 제2입출력단자를 융착하는 단계를 더 포함하는 것을 특징으로 한다.
In another embodiment of the present invention, the method further comprises fusing the second input / output terminal to the bottom ball pad of the substrate.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.
첫째, 반도체 펩 공정에서 제조되는 BEOL층을 대면적의 슬림 패키지 제조용 인터포저로 사용하여, 여러 개의 반도체 칩 하나로 모듈화시킨 멀티 칩 모듈 및 이를 이용한 슬림 타입 패키지를 제조할 때, 슬림 패키지 제조용 인터포저를 포함하는 멀티 칩 모듈을 복수개로 분할함으로써, 여러 패키징 공정에서 발생하는 하중 및 응력이 슬림 패키지 제조용 인터포저에 집중되지 않고 분산되는 것을 유도할 수 있다.First, when fabricating a multi-chip module in which a BEOL layer manufactured in a semiconductor PEP process is used as an interposer for fabricating a large-area slim package and modularized into a plurality of semiconductor chips and a slim type package using the same, an interposer for manufacturing a slim package By dividing the multi-chip module into a plurality of modules, it is possible to induce the loads and stresses generated in various packaging processes to be dispersed without being concentrated in the interposer for manufacturing the slim package.
둘째, 슬림 패키지 제조용 인터포저에 작용하는 하중 및 응력이 분산됨에 따라, 기존에 슬림 타입 패키지 제조시 인터포저에 집중되는 하중 및 응력에 의하여 인터포저에 크랙 등이 발생하는 것을 방지할 수 있고, 그에 따라 신뢰성을 향상 및 수율 향상을 도모할 수 있다.Second, since the load and stress acting on the interposer for fabricating the slim package are dispersed, it is possible to prevent cracks and the like from occurring in the interposer due to the load and stress concentrated on the interposer in the conventional manufacture of the slim type package, Accordingly, it is possible to improve the reliability and improve the yield.
셋째, 서로 분할된 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환을 기판 또는 재배선층을 통해 이루어질 수 있도록 함으로써, 반도체 칩 간의 전기적 신호 교환 또한 원활하게 이루어질 수 있다.
Thirdly, electrical signals can be exchanged between the semiconductor chips included in the unit modules divided from each other through the substrate or the re-wiring layer, so that electrical signals between the semiconductor chips can be smoothly exchanged.
도 1a 및 도 1b는 본 발명의 제1실시예에 따른 반도체 패키지 및 그 제조 과정을 도시한 단면도,
도 2a 및 도 2b는 본 발명의 제2실시예에 따른 반도체 패키지 및 그 제조 과정을 도시한 단면도,
도 3a 및 도 3b는 본 발명의 제3실시예에 따른 반도체 패키지 및 그 제조 과정을 도시한 단면도,
도 4a 및 도 4b는 종래의 반도체 패키지를 도시한 단면도.1A and 1B are cross-sectional views illustrating a semiconductor package and a manufacturing process thereof according to a first embodiment of the present invention.
FIGS. 2A and 2B are cross-sectional views illustrating a semiconductor package and a manufacturing process thereof according to a second embodiment of the present invention;
FIGS. 3A and 3B are cross-sectional views illustrating a semiconductor package and a manufacturing process thereof according to a third embodiment of the present invention;
4A and 4B are cross-sectional views showing a conventional semiconductor package.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1실시예First Embodiment
첨부한 도 1a 및 도 1b는 본 발명의 제1실시예에 따른 반도체 패키지 및 그 제조 과정을 도시한 단면도를 나타낸다.1A and 1B are cross-sectional views illustrating a semiconductor package and a manufacturing process thereof according to a first embodiment of the present invention.
전술한 바와 같이, 반도체 펩(FAB) 공정에서 웨이퍼 상에 BEOL층을 집적시킨 후, 반도체 패키징 공정으로 공급되며, BEOL층은 직접 슬림 패키지 제조용 인터포저로 사용된다.As described above, after a BEOL layer is integrated on a wafer in a semiconductor PEP (FAB) process, it is supplied to a semiconductor packaging process, and the BEOL layer is used as an interposer for direct slim package fabrication.
상기 BEOL층 즉, 슬림 패키지 제조용 인터포저(11)는 도전성 회로패턴(11a)과, 회로패턴(11a)을 절연시키는 절연층(11b)으로 구성되고, 회로패턴(11a) 중 일부분은 전기적 접속을 위한 패드면으로서 상하로 노출된 구조를 가지며, 웨이퍼 상태에서 제조됨에 따라 다수의 반도체 칩을 동시에 실장할 정도의 대면적을 갖는다.The BEOL layer, that is, the
먼저, BEOL층 즉, 슬림 패키지 제조용 인터포저(11)의 일면에 다수의 반도체 칩(12)을 도전 가능하게 부착한다.First, a plurality of
도 1b에서 보듯이, 상기 슬림 패키지 제조용 인터포저(11)의 중앙부분에 대면적을 갖는 4개의 제1반도체 칩(12a)들이 바둑판 모양을 이루며 배열되고, 슬림 패키지 제조용 인터포저(11)의 테두리 부분 즉, 제1반도체 칩(12a)들의 사방 둘레부에 소면적을 갖는 8개의 제2반도체 칩(12b)이 인접 배열된다.As shown in FIG. 1B, four
이때, 상기 다수의 반도체 칩(12) 각각의 본딩패드에는 범핑 공정 등에 의하여 도전성 범프(13)가 미리 융착된 상태이다.At this time, the
이에, 상기 슬림 패키지 제조용 인터포저에 대한 반도체 칩 부착 공정시 도전성 범프(13)가 슬림 패키지 제조용 인터포저(11)의 상면을 통해 노출된 패드면에 도전 가능하게 융착되는 상태가 된다.Thus, the
이어서, 상기 다수의 반도체 칩(12)을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(14)로 몰딩하는 공정이 진행된다.Next, a process of molding with the
즉, 상기 슬림 패키지 제조용 인터포저(11)의 상면에 걸쳐 몰딩 컴파운드 수지(14)를 오버 몰딩함으로써, 각 반도체 칩(12)이 외부로부터 보호되도록 봉지되는 상태가 된다.That is, the
이와 같이, 상기 BEOL층 즉, 슬림 패키지 제조용 인터포저(11)에 다수의 반도체 칩(12)이 실장되어 몰딩 컴파운드 수지로 몰딩됨으로써, 다수의 반도체 칩들이 하나로 모듈화된 멀티 칩 모듈(10)이 완성된다.As described above, a plurality of
다음으로, 도 1a에서 보듯이 상기 멀티 칩 모듈(10)을 캐리어(40) 상에 올려놓은 후, 몇 개 단위로 소잉함으로써, 멀티 칩 모듈(10)이 복수의 단위 모듈(10a)로 분할된다.Next, as shown in FIG. 1A, the
이어서, 각 단위 모듈(10a)에 포함된 슬림 패키지 제조용 인터포저(11)의 저면 패드면에 솔더볼 등과 같은 제1입출력단자(15)를 융착시킨다.Then, a first input /
다음으로, 상기와 같이 제조된 각 단위 모듈(10a)을 인쇄회로기판(PCB)과 같은 별도의 기판(20)에 도전 가능하게 적층 부착함으로써, 본 발명에 따른 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.Next, each of the
즉, 상기 단위 모듈(10a)의 구성 중 인터포저(11)의 저면에 융착된 제1입출력단자(15)를 기판(20) 상의 도전성패턴에 융착시켜서 기판(20) 상에 각 단위 모듈(10a)이 도전 가능하게 적층된 상태가 됨으로써, 본 발명의 제1실시예에 따른 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.That is, the first input /
이때, 도 1b에서 보듯이 각 단위 모듈(10a) 간에는 소잉홀(예, 십자형 홀)이 존재하여 서로 독립적인 배열을 가지게 되며, 총 12개의 반도체 칩이 단위 모듈(10a)마다 4개씩 포함되는 구조를 이루게 된다.In this case, as shown in FIG. 1B, there is a so-called hole (for example, a cruciform hole) between the
특히, 상기 멀티 칩 모듈(10)이 여러개의 단위 모듈(10a)로 분할됨으로써, 각 단위 모듈(10a)에 포함된 인터포저(11)는 기존의 대면적 인터포저(11)에 비하여 그 면적이 크게 줄어든 상태이므로, 하중 및 응력의 분산 효과를 얻을 수 있다.Particularly, since the
다시 말해서, 기존의 슬림 패키지를 구성하는 슬림 패키지 제조용 인터포저가 매우 얇고 대면적을 가진 상태이므로, 마더보드 등에 실제 탑재되어 사용될 때 외부력에 의한 응력 및 하중이 집중되어 인터포저에 크랙 등이 발생하는 문제점이 있지만, 이에 반해 본 발명의 슬림 패키지를 구성하는 슬림 패키지 제조용 인터포저는 단위 모듈별로 분할된 상태이므로 외부력에 의한 응력 및 하중을 분산시킬 수 있고, 그에 따라 인터포저에 크랙이 발생하는 현상을 방지할 수 있다.In other words, since the interposer for manufacturing a slim package, which is a conventional slim package, is very thin and has a large area, the stress and the load due to the external force are concentrated when the chip is actually mounted on a motherboard, However, since the interposer for manufacturing a slim package constituting the slim package of the present invention is divided into unit modules, it is possible to disperse stress and load due to external force, thereby causing a crack in the interposer The phenomenon can be prevented.
한편, 상기 각 단위 모듈(10a)의 표면(각 반도체 칩과 몰딩 컴파운드 수지의 상면)에는 전자파 차폐 및 열전달 등의 기능을 하는 캡 형상의 컨포멀 쉴드층(30)이 적층되고, 이 컨포멀 쉴드층(30)의 테두리 부분은 기판(20)의 상면 테두리 부분에 접지 가능하게 부착된다.On the other hand, a cap-shaped
또한, 상기 기판(20)의 저면 볼패드에는 솔더볼과 같은 제2입출력단자(22)가 융착되며, 이 제2입출력단자(22)는 전자기기의 마더보드에 융착되어 전기적 신호 교환을 위한 단자 역할을 한다.A second input /
따라서, 상기 각 단위 모듈(10a)이 서로 분할된 상태이므로, 각 단위 모듈(10a)에 포함된 반도체 칩(12)들 간의 전기적 신호 교환은 도 1a에 화살표로 지시한 바와 같이, 단위 모듈(10a)에 포함된 제2입출력단자(22)가 기판(20)과 연결된 상태이므로 기판(20)을 통하여 이루어지게 된다.Therefore, the electrical signal exchange between the semiconductor chips 12 included in each
좀 더 상세하게는, 상기 기판(20)의 도전성 패턴 설계를 변경하여, 각 단위 모듈(10a)에 포함된 반도체 칩(12) 간의 전기적 신호 교환이 필요한 경우, 기판(20)의 도전성 패턴을 통하여 용이하게 이루어질 수 있다.More specifically, when electrical signal exchange is required between the semiconductor chips 12 included in each
제2실시예Second Embodiment
첨부한 도 2a 및 도 2b는 본 발명의 제2실시예에 따른 반도체 패키지 및 그 제조 과정을 도시한 단면도를 나타낸다.2A and 2B are cross-sectional views illustrating a semiconductor package and a manufacturing process thereof according to a second embodiment of the present invention.
본 발명의 제2실시예는 멀티 칩 모듈을 복수의 단위 모듈로 분할하고, 분할된 단위 모듈 간의 전기적 신호 교환이 재배선층을 통하여 이루어질 수 있도록 한 점에 주안점이 있다.The second embodiment of the present invention is characterized in that the multichip module is divided into a plurality of unit modules, and electrical signals between divided unit modules are exchanged through the re-wiring layer.
먼저, BEOL층 즉, 슬림 패키지 제조용 인터포저(11)의 일면에 다수의 반도체 칩(12)을 도전 가능하게 부착한다.First, a plurality of
도 2b에서 보듯이, 상기 슬림 패키지 제조용 인터포저(11)의 중앙부분에 대면적을 갖는 4개의 제1반도체 칩(12a)들이 바둑판 모양을 이루며 배열되고, 슬림 패키지 제조용 인터포저(11)의 테두리 부분 즉, 제1반도체 칩(12a)들의 사방 둘레부에 소면적을 갖는 8개의 제2반도체 칩(12b)이 인접 배열된다.As shown in FIG. 2B, four
이때, 상기 다수의 반도체 칩(12) 각각의 본딩패드에는 범핑 공정 등에 의하여 도전성 범프(13)가 미리 융착된 상태이다.At this time, the
이에, 상기 슬림 패키지 제조용 인터포저에 대한 반도체 칩 부착 공정시 도전성 범프(13)가 슬림 패키지 제조용 인터포저(11)의 상면을 통해 노출된 패드면에 도전 가능하게 융착되는 상태가 된다.Thus, the
이어서, 상기 다수의 반도체 칩(12)을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(14)로 몰딩하는 공정이 진행된다.Next, a process of molding with the
즉, 상기 슬림 패키지 제조용 인터포저(11)의 상면에 걸쳐 몰딩 컴파운드 수지(14)를 오버 몰딩함으로써, 각 반도체 칩(12)이 외부로부터 보호되도록 봉지되는 상태가 된다.That is, the
이와 같이, 상기 BEOL층 즉, 슬림 패키지 제조용 인터포저(11)에 다수의 반도체 칩(12)이 실장되어 몰딩 컴파운드 수지(14)로 몰딩됨으로써, 다수의 반도체 칩들이 하나로 모듈화된 멀티 칩 모듈(10)이 완성된다.The plurality of
다음으로, 도 2a에서 보듯이 상기 멀티 칩 모듈(10)을 캐리어(40) 상에 올려놓은 후, 몇 개 단위로 소잉함으로써, 멀티 칩 모듈(10)이 복수의 단위 모듈(10a)로 분할된다.Next, as shown in FIG. 2A, the
이때, 상기 대면적을 갖던 슬림 패키지 제조용 인터포저(11)도 각 단위 모듈(10a) 별로 분할된 상태가 된다.At this time, the
이어서, 상기 단위 모듈(10a) 간에 존재하는 소잉홀내에 2차 몰딩수지(16)를 충진하여, 각 단위 모듈(10a)에 포함된 인터포저(11)의 외표면과 동일 평면을 이루도록 하며, 그 이유는 각 단위 모듈(10a)에 포함된 인터포저(11)의 전체 표면에 걸쳐 재배선층을 형성하기 위함에 있다.Next, the
즉, 상기 단위 모듈(10a) 간에 존재하는 소잉홀이 계속 존재하면, 각 단위 모듈(10a)에 포함된 인터포저(11)의 전체 표면에 걸쳐 재배선층을 형성할 수 없기 때문이다.That is, if there is a sinking hole existing between the
연이어, 상기 2차 몰딩수지(16)가 충진된 단위 모듈(10a)을 뒤집어서 캐리어에 재배치시킨다.Subsequently, the
이때, 각 단위 모듈(10a)의 인터포저(11)과 몰딩 컴파운드 수지(14)와 소잉홀내에 충진된 2차 몰딩수지(16)의 표면이 재배선층을 용이하게 형성할 수 있도록 동일 평면을 이루면서 위쪽을 향하게 된다.At this time, the surfaces of the
다음으로, 각 단위 모듈(10a)의 인터포터(11)과 몰딩 컴파운드 수지(14)와 소잉홀내에 충진된 2차 몰딩수지(16)의 표면에 걸쳐 재배선층(50)을 형성하는 단계가 진행된다.Next, the step of forming the
상기 재배선층(50)을 형성하기 위하여, 먼저 각 단위 모듈(10a)의 인터포터(11)과 몰딩 컴파운드 수지(14)와 소잉홀내에 충진된 2차 몰딩수지(16)의 표면에 걸쳐 제1패시베이션층(51)을 도포하되, 인터포저(11)에 형성된 패드를 제외하고 도포한다.The
연이어, 상기 인터포저(11)의 노출된 패드에 재배선라인(52)을 도금한다.Subsequently, the
이때, 상기 재배선라인(52)의 일단부는 인터포저(11)의 노출된 패드에 도전 가능하게 연결되고, 타단부는 제1입출력단자를 부착하기 위한 패드면이 된다.At this time, one end of the
이어서, 상기 재배선라인(52)을 포함하는 제1패시베이션층(51)의 표면에 걸쳐 제2패시베이션층(53)이 도포되며, 이때 재배선라인(52)의 패드면 즉, 제1입출력단자를 부착하기 위한 패드면은 제2패시베이션층(53)으로 도포되지 않고 외부로 노출되도록 한다.A
이에, 상기 재배선층(50)의 재배선라인(52)의 패드면에 기판(20)과의 도전 연결을 위한 제1입출력단자(15)가 융착된다.A first input /
다음으로, 상기와 같이 제조된 각 단위 모듈(10a)을 인쇄회로기판(PCB)과 같은 별도의 기판(20)에 도전 가능하게 적층 부착함으로써, 본 발명에 따른 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.Next, each of the
즉, 상기 단위 모듈(10a)에 포함된 인터포저(11)에 도전 가능하게 적층 구성된 재배선층(50)을 기판(20)에 도전 가능하게 적층 부착하되, 재배선층(50)의 재배선라인(52)의 패드에 융착된 제1입출력단자(15)를 기판(20) 상의 도전성패턴에 융착시킴으로써, 본 발명의 제2실시예에 따른 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.That is, a
본 발명에 따른 제2실시예의 경우에도 도 2a 및 2b에서 보듯이 각 단위 모듈(10a)은 2차 몰딩 수지(16)를 경계로 서로 독립적인 배열을 가지게 되며, 총 12개의 반도체 칩이 단위 모듈(10a)마다 4개씩 포함되는 구조를 이루게 된다.2A and 2B, each
특히, 상기 각 단위 모듈(10a)에 포함된 인터포저(11)도 2차 몰딩수지(16)를 경계로 서로 분리된 상태이므로, 기존의 대면적 인터포저(11)에 비하여 그 면적이 크게 줄어든 상태가 되어, 하중 및 응력의 분산 효과를 얻을 수 있다.Particularly, since the
다시 말해서, 기존의 슬림 패키지를 구성하는 슬림 패키지 제조용 인터포저가 매우 얇고 대면적을 가진 상태이므로, 마더보드 등에 실제 탑재되어 사용될 때 외부력에 의한 응력 및 하중이 집중되어 인터포저에 크랙 등이 발생하는 문제점이 있지만, 이에 반해 본 발명의 제2실시예에 따른 슬림 패키지 제조용 인터포저는 단위 모듈별로 분할된 상태이므로, 외부력에 의한 응력 및 하중을 분산시킬 수 있고, 그에 따라 인터포저에 크랙이 발생하는 현상을 방지할 수 있다.In other words, since the interposer for manufacturing a slim package, which is a conventional slim package, is very thin and has a large area, the stress and the load due to the external force are concentrated when the chip is actually mounted on a motherboard, However, since the interposer for manufacturing a slim package according to the second embodiment of the present invention is divided into unit modules, stress and load due to external force can be dispersed, It is possible to prevent a phenomenon that occurs.
또한, 상기 각 단위 모듈(10a)의 인터포저(11)가 서로 분할된 상태이므로, 각 단위 모듈(10a)에 포함된 반도체 칩(12)들 간의 전기적 신호 교환은 도 2a 및 도 2b에 화살표로 지시한 바와 같이, 각 단위 모듈(10a)의 인터포저(11)에 적층된 재배선층(50)을 통하여 용이하게 이루어지게 된다.Since the
한편, 상기 각 단위 모듈(10a)의 표면(각 반도체 칩과 몰딩 컴파운드 수지의 상면)에는 전자파 차폐 및 열전달 등의 기능을 하는 캡 형상의 컨포멀 쉴드층(30)이 적층되고, 이 컨포멀 쉴드층(30)의 테두리 부분은 기판(20)의 상면 테두리 부분에 접지 가능하게 부착된다.On the other hand, a cap-shaped
또한, 상기 기판(20)의 저면 볼패드에는 솔더볼과 같은 제2입출력단자(22)가 융착되며, 이 제2입출력단자(22)는 전자기기의 마더보드에 융착되어 전기적 신호 교환을 위한 단자 역할을 한다.A second input /
제3실시예Third Embodiment
첨부한 도 3a 및 도 3b는 본 발명의 제3실시예에 따른 반도체 패키지 및 그 제조 과정을 도시한 단면도를 나타낸다.3A and 3B are cross-sectional views illustrating a semiconductor package and a manufacturing process thereof according to a third embodiment of the present invention.
본 발명의 제3실시예는 멀티 칩 모듈을 복수의 단위 모듈로 분할하고, 분할된 단위 모듈 간의 전기적 신호 교환이 재배선층을 통하여 이루어질 수 있도록 한 점에서 제2실시예와 동일하고, 각 단위 모듈의 인터포저를 분할하는 구조 및 방법에서 차이가 있다.The third embodiment of the present invention is the same as the second embodiment in that the multichip module is divided into a plurality of unit modules and electric signals between the unit modules are exchanged through the re-wiring layer. In the structure and method of dividing the interposer of FIG.
전술한 바와 같이, 반도체 펩(FAB) 공정에서 웨이퍼 상에 BEOL층을 집적시킨 후, 반도체 패키징 공정으로 공급되며, BEOL층은 직접 슬림 패키지 제조용 인터포저로 사용된다.As described above, after a BEOL layer is integrated on a wafer in a semiconductor PEP (FAB) process, it is supplied to a semiconductor packaging process, and the BEOL layer is used as an interposer for direct slim package fabrication.
먼저, 상기 웨이퍼(60)상에 형성된 BEOL층 즉, 슬림 패키지 제조용 인터포저(11)를 여러 개로 분할한다.First, a BEOL layer formed on the
즉, 멀티 칩 모듈을 복수의 단위 모듈로 분할하기 위하여, 도 3a에서 보듯이 미리 인터포저(11)를 소잉하여 여러 개로 분할한다.That is, in order to divide the multi-chip module into a plurality of unit modules, the
이렇게 슬림 패키지 제조용 인터포저(11)가 웨이퍼 상태에서 복수개로 소잉되어, 분할된 각 인터포저(11) 간에 소잉홀(소잉공간)이 존재하게 된다.In this manner, the
다음으로, 여러 개로 분할된 인터포저(11)에 재배선층을 형성한다.Next, a re-wiring layer is formed in the
상기 재배선층(50)을 형성하기 위하여, 각 분할된 인터포저(11)의 표면에 걸쳐 제1패시베이션층(51)을 도포하되, 인터포저(11)에 형성된 패드를 제외하고 도포한다.The
이때, 분할된 인터포저(11) 간에 존재하는 소잉홀이 계속 존재하면 인터포저(11)의 전체 표면에 걸쳐 재배선층을 용이하게 형성할 수 없으므로, 분할된 인터포저(11) 간에 존재하는 소잉홀내에 제1패시베이션층(51)이 충진되며 도포된다.At this time, if there is a sinking hole existing between the divided
연이어, 상기 인터포저(11)의 노출된 패드에 재배선라인(52)을 도금한다.Subsequently, the
이때, 상기 재배선라인(52)의 일단부는 인터포저(11)의 노출된 패드에 도전 가능하게 연결되고, 타단부는 제1입출력단자를 부착하기 위한 패드면이 된다.At this time, one end of the
이어서, 상기 재배선라인(52)을 포함하는 제1패시베이션층(51)의 표면에 걸쳐 제2패시베이션층(53)이 도포되며, 이때 재배선라인(52)의 패드면 즉, 제1입출력단자를 부착하기 위한 패드면은 제2패시베이션층(53)으로 도포되지 않고 외부로 노출되도록 한다.A
다음으로, 상기 웨이퍼(60)를 백그라인딩하여 제거하되, BEOL층 즉, 슬림 패키지 제조용 인터포저(11)가 노출될 때까지 백그라인딩한다.Next, the
연이어, 웨이퍼 백그라인딩을 통해 얻어진 슬림 패키지 제조용 인터포저(11) 즉, 재배선층(50)이 적층 구성된 인터포저(11)를 별도의 캐리어(40) 위에 안착시키되, 인터포저(11)층이 위쪽으로 향하도록 안착시킨다.Subsequently, the
이어서, 상기 슬림 패키지 제조용 인터포저(11)의 일면에 다수의 반도체 칩(12)을 도전 가능하게 부착한다.Then, a plurality of
도 3b에서 보듯이, 상기 슬림 패키지 제조용 인터포저(11)의 중앙부분에 대면적을 갖는 4개의 제1반도체 칩(12a)들이 바둑판 모양을 이루며 배열되고, 슬림 패키지 제조용 인터포저(11)의 테두리 부분 즉, 제1반도체 칩(12a)들의 사방 둘레부에 소면적을 갖는 8개의 제2반도체 칩(12b)이 인접 배열된다.As shown in FIG. 3B, four
이때, 상기 다수의 반도체 칩(12) 각각의 본딩패드에는 범핑 공정 등에 의하여 도전성 범프(13)가 미리 융착된 상태이다.At this time, the
이에, 상기 슬림 패키지 제조용 인터포저에 대한 반도체 칩 부착 공정시 도전성 범프(13)가 슬림 패키지 제조용 인터포저(11)의 상면을 통해 노출된 패드면에 도전 가능하게 융착되는 상태가 된다.Thus, the
이어서, 상기 다수의 반도체 칩(12)을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(14)로 몰딩하는 공정이 진행된다.Next, a process of molding with the
즉, 상기 슬림 패키지 제조용 인터포저(11)의 상면에 걸쳐 몰딩 컴파운드 수지(14)를 오버 몰딩함으로써, 각 반도체 칩(12)이 외부로부터 보호되도록 봉지되는 상태가 된다.That is, the
이에, 상기 슬림 패키지 제조용 인터포저(11)를 이용하여 다수의 반도체 칩을 모듈화시킨 멀티 칩 모듈(10)이 완성된다.Thus, the
이때, 본 발명의 제3실시예에 따르면, 상기 멀티 칩 모듈(10)은 인터포저(11)가 분할된 상태이므로, 인터포저(11)의 분할된 부분을 경계로 하여 멀티 칩 모듈(10)은 복수개의 단위 모듈(10a)로 나누어진 상태가 된다.According to the third embodiment of the present invention, since the
다음으로, 복수개의 단위 모듈(10a)로 나누어진 멀티 칩 모듈(10)을 캐리어(40)로부터 분리하여 뒤집은 후, 몰딩 컴파운드 수지(14) 및 각 반도체 칩(12)이 캐리어(40)에 안착시켜서 재배선층(50)이 위쪽을 향하도록 한다.Next, the
이에, 상기 재배선층(50)의 재배선라인(52)의 패드면에 기판(20)과의 도전 연결을 위한 제1입출력단자(15)가 융착된다.A first input /
다음으로, 상기와 같이 단위 모듈(10a)을 포함하는 멀티 칩 모듈(10)을 인쇄회로기판(PCB)과 같은 별도의 기판(20)에 도전 가능하게 적층 부착함으로써, 본 발명에 따른 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.Next, the
즉, 상기 단위 모듈(10a)에 포함된 인터포저(11)에 도전 가능하게 적층 구성된 재배선층(50)을 기판(20)에 도전 가능하게 적층 부착하되, 재배선층(50)의 재배선라인(52)의 패드에 융착된 제1입출력단자(15)를 기판(20) 상의 도전성패턴에 융착시킴으로써, 본 발명의 제3실시예에 따른 슬림(SLIM, Silicon-Less Integrated Module) 타입의 반도체 패키지가 완성된다.That is, a
본 발명에 따른 제3실시예의 경우에도 도 3a 및 3b에서 보듯이 각 단위 모듈(10a)은 인터포저(11)의 분할된 부분(분할을 위한 소잉홀내에 제1패시베이션층이 충진된 부분)을 경계로 서로 독립적인 배열을 가지게 되며, 총 12개의 반도체 칩이 단위 모듈(10a)마다 4개씩 포함되는 구조를 이루게 된다.In the third embodiment according to the present invention, as shown in FIGS. 3A and 3B, each
특히, 상기 각 단위 모듈(10a)에 포함된 인터포저(11)도 소잉홀내에 충진된 제1패시베이션층(51)를 경계로 서로 분리된 상태이므로, 기존의 대면적 인터포저(11)에 비하여 그 면적이 크게 줄어든 상태가 되어, 하중 및 응력의 분산 효과를 얻을 수 있다.Particularly, since the
다시 말해서, 기존의 슬림 패키지를 구성하는 슬림 패키지 제조용 인터포저가 매우 얇고 대면적을 가진 상태이므로, 마더보드 등에 실제 탑재되어 사용될 때 외부력에 의한 응력 및 하중이 집중되어 인터포저에 크랙 등이 발생하는 문제점이 있지만, 이에 반해 본 발명의 제3실시예에 따른 슬림 패키지 제조용 인터포저는 단위 모듈별로 분할된 상태이므로, 외부력에 의한 응력 및 하중을 분산시킬 수 있고, 그에 따라 인터포저에 크랙이 발생하는 현상을 방지할 수 있다.In other words, since the interposer for manufacturing a slim package, which is a conventional slim package, is very thin and has a large area, the stress and the load due to the external force are concentrated when the chip is actually mounted on a motherboard, However, since the interposer for manufacturing a slim package according to the third embodiment of the present invention is divided into unit modules, stress and load due to external force can be dispersed, It is possible to prevent a phenomenon that occurs.
또한, 상기 각 단위 모듈(10a)의 인터포저(11)가 서로 분할된 상태이므로, 각 단위 모듈(10a)에 포함된 반도체 칩(12)들 간의 전기적 신호 교환은 도 3a 및 도 3b에 화살표로 지시한 바와 같이, 각 단위 모듈(10a)의 인터포저(11)에 적층된 재배선층(50)을 통하여 용이하게 이루어지게 된다.Since the
한편, 상기 각 단위 모듈(10a)을 포함하는 멀티 칩 모듈(10)의 표면(각 반도체 칩과 몰딩 컴파운드 수지의 상면)에는 전자파 차폐 및 열전달 등의 기능을 하는 캡 형상의 컨포멀 쉴드층(30)이 적층되고, 이 컨포멀 쉴드층(30)의 테두리 부분은 기판(20)의 상면 테두리 부분에 접지 가능하게 부착된다.On the other hand, a cap-shaped conformal shield layer 30 (which functions as an electromagnetic wave shielding and a heat transfer) is formed on the surface of each
또한, 상기 기판(20)의 저면 볼패드에는 솔더볼과 같은 제2입출력단자(22)가 융착되며, 이 제2입출력단자(22)는 전자기기의 마더보드에 융착되어 전기적 신호 교환을 위한 단자 역할을 한다.
A second input /
10 : 멀티 칩 모듈
10a : 단위 모듈
11 : 인터포저
11a : 회로패턴
11b : 절연층
12 : 반도체 칩
12a : 제1반도체 칩
12b : 제2반도체 칩
13 : 도전성 범프
14 : 몰딩 컴파운드 수지
15 : 제1입출력단자
16 : 2차 몰딩수지
20 : 기판
22 : 제2입출력단자
30 : 컨포멀 쉴드층
40 : 캐리어
50 : 재배선층
51 : 제1패시베이션층
52 : 재배선라인
53 : 제2패시베이션층
60 : 웨이퍼10: Multichip module
10a: Unit module
11: Interposer
11a: circuit pattern
11b: insulating layer
12: Semiconductor chip
12a: a first semiconductor chip
12b: second semiconductor chip
13: conductive bump
14: Molding compound resin
15: First input / output terminal
16: Secondary molding resin
20: substrate
22: 2nd input / output terminal
30: Conformal shield layer
40: Carrier
50: rewiring layer
51: first passivation layer
52: Cultivation line
53: second passivation layer
60: wafer
Claims (20)
각 단위 모듈이 독립적인 배열을 이루면서 제1입출력단자를 매개로 도전 가능하게 부착되는 기판;
을 포함하여 구성된 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
An interposer for manufacturing a slim package, a plurality of semiconductor chips electrically conductively attached to upper pads of an interposer for manufacturing a slim package through conductive bumps, and a plurality of semiconductor chips overmolded on the upper surface of the interposer for manufacturing a slim package, A plurality of unit modules formed by sawing and dividing a multi-chip module formed of a molding compound resin;
A substrate on which each unit module is arranged in an independent arrangement and is conductively attached via a first input / output terminal;
And a semiconductor chip mounted on the semiconductor chip.
상기 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 기판의 도전성패턴을 통하여 이루어지는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method according to claim 1,
Wherein electrical signals are exchanged between the semiconductor chips included in each unit module through a conductive pattern of the substrate.
상기 제1입출력단자는 솔더볼로서 기판과의 도전 연결을 위하여 각 단위 모듈에 포함된 슬림 패키지 제조용 인터포저의 저면 패드에 융착되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method according to claim 1,
Wherein the first input / output terminal is fused to a bottom pad of an interposer for manufacturing a slim package included in each unit module for conductive connection with the substrate as a solder ball.
상기 각 단위 모듈을 구성하는 슬림 패키지 제조용 인터포저의 저면에 걸쳐 형성되는 재배선층을 더 포함하고, 상기 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 재배선층을 통하여 이루어지도록 한 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method according to claim 1,
And a redistribution layer formed on the bottom surface of the interposer for manufacturing a slim package constituting each of the unit modules, characterized in that electric signal exchange between the semiconductor chips included in each unit module is performed through the re-wiring layer A semiconductor package having a multi-chip module.
상기 슬림 패키지 제조용 인터포저의 저면에 재배선층이 형성된 경우, 기판과의 도전 연결을 위한 제1입출력단자가 재배선층의 저면 패드에 융착되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method of claim 4,
Wherein a first input / output terminal for conductive connection with the substrate is fused to a bottom pad of the re-wiring layer when the re-wiring layer is formed on the bottom surface of the interposer for manufacturing the slim package.
상기 멀티 칩 모듈을 소잉하여 복수의 단위 모듈로 분할할 때, 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉되거나, 슬림 패키지 제조용 인터포저만이 소잉되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method according to claim 1,
Wherein when the multichip module is sowed and divided into a plurality of unit modules, an interposer for molding a slim package and a molding compound resin are sown together, or only an interposer for manufacturing a slim package is sowed. .
상기 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉된 경우, 각 단위 모듈이 독립적으로 분할되고, 각 단위 모듈 간의 분할 공간내에 2차 몰딩수지가 충진되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method of claim 6,
Wherein when the interposer for molding the slim package and the molding compound resin are sown together, the unit modules are independently divided and the secondary molding resin is filled in the divided spaces between the unit modules. .
상기 슬림 패키지 제조용 인터포저만이 소잉된 경우, 슬림 패키지 제조용 인터포저의 소잉 공간내에 재배선층의 패시베이션층이 충진되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method of claim 6,
Wherein when the interposer for fabricating the slim package is sowed, the passivation layer of the re-wiring layer is filled in the shallow space of the interposer for manufacturing the slim package.
상기 여러 개의 단위 모듈 각각의 표면은 하나의 컨포멀 쉴드층에 의하여 커버되고, 이 컨포멀 쉴드층의 테두리 부분은 기판에 접지 가능하게 부착되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method according to claim 1,
Wherein a surface of each of the plurality of unit modules is covered by a single conformal shield layer and a rim portion of the conformal shield layer is groundably attached to the substrate.
상기 기판의 저면 볼패드에는 제2입출력단자가 융착된 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지.
The method according to claim 1,
And a second input / output terminal is fused to the bottom ball pad of the substrate.
각 단위 모듈을 기판 상에 독립적인 배열로 배치하면서 제1입출력단자를 매개로 도전 가능하게 부착하는 단계;
를 포함하는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
A process of providing an interposer for manufacturing a slim package, a process of attaching a plurality of semiconductor chips to an upper surface pad of an interposer for manufacturing a slim package through conductive bumps, and a process of covering the upper surface of the interposer for manufacturing a slim package A step of overlaying the multi-chip module manufactured through the process of over-molding the molding compound resin and dividing the multi-chip module into a plurality of unit modules;
Placing each unit module on a substrate in an independent arrangement and attaching the unit modules in a conductive manner via a first input / output terminal;
Wherein the semiconductor chip is mounted on the semiconductor chip.
상기 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 기판의 도전성패턴을 통하여 이루어지는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
The method of claim 11,
Wherein electrical signal exchange between semiconductor chips included in each unit module is performed through a conductive pattern of the substrate.
상기 제1입출력단자는 솔더볼로서 기판과의 도전 연결을 위하여 각 단위 모듈에 포함된 슬림 패키지 제조용 인터포저의 저면 패드에 융착되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
The method of claim 11,
Wherein the first input / output terminal is fused to a bottom pad of an interposer for manufacturing a slim package included in each unit module for conductive connection with the substrate as a solder ball.
상기 각 단위 모듈을 구성하는 슬림 패키지 제조용 인터포저의 저면에 걸쳐 재배선층을 형성하는 단계를 더 포함하고, 재배선 형성 단계를 통하여 각 단위 모듈에 포함된 반도체 칩 간의 전기적 신호 교환이 재배선층을 통하여 이루어지는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
The method of claim 11,
Further comprising the step of forming a re-wiring layer over the bottom surface of the interposer for manufacturing a slim package constituting each of the unit modules, wherein electrical signal exchange between the semiconductor chips included in each unit module through the re- Wherein the semiconductor chip is mounted on the semiconductor chip.
상기 슬림 패키지 제조용 인터포저의 저면에 재배선층이 형성된 경우, 기판과의 도전 연결을 위한 제1입출력단자가 재배선층의 저면 패드에 융착되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
15. The method of claim 14,
Wherein the first input / output terminal for conductive connection to the substrate is fused to the bottom pad of the re-wiring layer when the re-wiring layer is formed on the bottom surface of the interposer for manufacturing the slim package.
상기 멀티 칩 모듈을 복수의 단위 모듈로 분할하는 소잉 공정시, 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉되거나, 슬림 패키지 제조용 인터포저만이 소잉되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
The method of claim 11,
Wherein the interposer for molding the slim package and the molding compound resin are sown together or only the interposer for manufacturing the slim package is sowed in the sowing process for dividing the multichip module into a plurality of unit modules. Gt;
상기 슬림 패키지 제조용 인터포저 및 몰딩 컴파운드 수지가 함께 소잉된 경우, 각 단위 모듈이 독립적으로 분할되고, 각 단위 모듈 간의 분할 공간내에 2차 몰딩수지를 충진하는 단계가 더 진행되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
18. The method of claim 16,
Wherein when the interposer for molding the slim package and the molding compound resin are sown together, each unit module is independently divided and the step of filling the secondary molding resin in the divided space between the unit modules is further performed. A method of manufacturing a semiconductor package having a module.
상기 슬림 패키지 제조용 인터포저만이 소잉되는 경우, 웨이퍼 상태에서 소잉되고, 소잉 후 인터포저 상에 재배선을 형성할 때, 슬림 패키지 제조용 인터포저의 소잉 공간내에 재배선층의 패시베이션층이 충진되는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
18. The method of claim 16,
When the interposer for fabricating the slim package is sowed, the passivation layer of the re-wiring layer is filled in the shallow space of the interposer for fabricating the slim package when sowing in the wafer state and forming rewiring lines on the interposer after sowing Wherein the semiconductor chip has a multi-chip module.
상기 각 단위 모듈 각각의 표면에 하나의 컨포멀 쉴드층을 커버하는 동시에 이 컨포멀 쉴드층의 테두리 부분을 기판에 접지 가능하게 부착하는 단계를 더 포함하는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.
The method of claim 11,
Further comprising the step of covering one conformal shield layer on the surface of each of the unit modules and grounding the rim of the conformal shield layer to the substrate. Gt;
상기 기판의 저면 볼패드에 제2입출력단자를 융착하는 단계를 더 포함하는 것을 특징으로 하는 멀티 칩 모듈을 갖는 반도체 패키지 제조 방법.The method of claim 11,
And fusing a second input / output terminal to a bottom ball pad of the substrate. ≪ RTI ID = 0.0 > 15. < / RTI >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056275A KR101887745B1 (en) | 2016-05-09 | 2016-05-09 | Semiconductor package having multi chip module and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056275A KR101887745B1 (en) | 2016-05-09 | 2016-05-09 | Semiconductor package having multi chip module and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170126190A true KR20170126190A (en) | 2017-11-17 |
KR101887745B1 KR101887745B1 (en) | 2018-09-06 |
Family
ID=60808538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160056275A KR101887745B1 (en) | 2016-05-09 | 2016-05-09 | Semiconductor package having multi chip module and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101887745B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11410968B2 (en) | 2019-10-18 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140252634A1 (en) * | 2013-03-06 | 2014-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Devices and Methods for Semiconductor Devices |
KR20140147588A (en) * | 2013-06-20 | 2014-12-30 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor device and manufacturing method thereof |
KR20150051358A (en) * | 2013-11-04 | 2015-05-13 | 앰코 테크놀로지 코리아 주식회사 | Interposer and method for manufacturing the same, and semiconductor package using the same |
KR20150141384A (en) * | 2014-06-10 | 2015-12-18 | 앰코 테크놀로지 코리아 주식회사 | manufacturing method of semiconductor device and semiconductor device thereof |
-
2016
- 2016-05-09 KR KR1020160056275A patent/KR101887745B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140252634A1 (en) * | 2013-03-06 | 2014-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Devices and Methods for Semiconductor Devices |
KR20140147588A (en) * | 2013-06-20 | 2014-12-30 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor device and manufacturing method thereof |
KR20150051358A (en) * | 2013-11-04 | 2015-05-13 | 앰코 테크놀로지 코리아 주식회사 | Interposer and method for manufacturing the same, and semiconductor package using the same |
KR20150141384A (en) * | 2014-06-10 | 2015-12-18 | 앰코 테크놀로지 코리아 주식회사 | manufacturing method of semiconductor device and semiconductor device thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11410968B2 (en) | 2019-10-18 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
US11848304B2 (en) | 2019-10-18 | 2023-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
KR101887745B1 (en) | 2018-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714456B2 (en) | Dual sided fan-out package having low warpage across all temperatures | |
US9761540B2 (en) | Wafer level package and fabrication method thereof | |
US11469210B2 (en) | Semiconductor package with multiple coplanar interposers | |
US9806061B2 (en) | Bumpless wafer level fan-out package | |
US20180315674A1 (en) | Package process method including disposing a die within a recess of a one-piece material | |
US9899307B2 (en) | Fan-out chip package with dummy pattern and its fabricating method | |
US20070096249A1 (en) | Three-dimensionally integrated electronic assembly | |
US20190067038A1 (en) | Thrumold post package with reverse build up hybrid additive structure | |
KR20140147588A (en) | Semiconductor device and manufacturing method thereof | |
WO2016032804A1 (en) | Multi-chip silicon substrate-less chip packaging | |
US10276403B2 (en) | High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer | |
KR101333387B1 (en) | Package with power and ground through via | |
TWI719205B (en) | Chip package process | |
KR101653563B1 (en) | Stack type semiconductor package and method for manufacturing the same | |
US20230386991A1 (en) | Semiconductor device and manufacturing method thereof | |
US9859187B2 (en) | Ball grid array package with protective circuitry layout and a substrate utilized in the package | |
US20230326881A1 (en) | Semiconductor package with riveting structure between two rings and method for forming the same | |
US20140077387A1 (en) | Semiconductor package and fabrication method thereof | |
KR101887745B1 (en) | Semiconductor package having multi chip module and method for manufacturing the same | |
KR101787871B1 (en) | Semiconductor device and manufacturing method thereof | |
KR101376396B1 (en) | Semiconductor Device And Fabricating Method Thereof | |
US20110031594A1 (en) | Conductor package structure and method of the same | |
JP2010287859A (en) | Semiconductor chip with through electrode and semiconductor device using the same | |
KR101659354B1 (en) | Semiconductor package and method for manufacturing the same | |
KR101688080B1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |