KR20170125176A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20170125176A
KR20170125176A KR1020160054772A KR20160054772A KR20170125176A KR 20170125176 A KR20170125176 A KR 20170125176A KR 1020160054772 A KR1020160054772 A KR 1020160054772A KR 20160054772 A KR20160054772 A KR 20160054772A KR 20170125176 A KR20170125176 A KR 20170125176A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
coupling
sub
coupling electrode
Prior art date
Application number
KR1020160054772A
Other languages
English (en)
Other versions
KR102503719B1 (ko
Inventor
김일주
이철곤
양건우
최현영
강태호
김철호
박해령
유동일
이용우
정미혜
정중건
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160054772A priority Critical patent/KR102503719B1/ko
Priority to US15/346,424 priority patent/US10222664B2/en
Priority to CN201710299362.9A priority patent/CN107357095B/zh
Publication of KR20170125176A publication Critical patent/KR20170125176A/ko
Application granted granted Critical
Publication of KR102503719B1 publication Critical patent/KR102503719B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F2001/134345—
    • G02F2001/134354—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 상기 기판 상에 배치된 제1 커플링 전극, 상기 제1 커플링 전극 상에 배치된 제1 절연막, 상기 제1 절연막 상에 배치되며 상기 제1 커플링 전극과 용량성으로 결합된 제2 커플링 전극, 상기 제2 커플링 전극 상에 배치된 제2 절연막, 및 상기 제2 절연막 상에 배치되며 서로 전기적으로 절연된 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 상기 제1 부화소 전극은 상기 제1 절연막 및 상기 제2 절연막을 관통하는 제1 컨택홀을 통하여 상기 제1 커플링 전극과 전기적으로 연결되고, 상기 제2 부화소 전극은 상기 제2 절연막을 관통하는 제2 컨택홀을 통하여 상기 제2 커플링 전극과 전기적으로 연결된다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 주입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성하고, 이를 통하여 액정층의 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정의 장축을 상하 기판에 대하여 수직으로 이루도록 배열한 수직 배향 모드(vertically alignment mode) 액정 표시 장치는 대비비가 크고 기준 시야각이 넓어 각광받고 있다. 여기서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치의 경우에는 측면 시인성을 정면 시인성에 가깝게 하기 위하여, 하나의 화소 전극을 두 개의 부화소 전극으로 분할하고 두 부화소 전극에 전압을 달리 인가함으로써 투과율을 다르게 하는 방법이 제시되었다.
수직 배향 모드 액정 표시 장치를 구현하기 위하여, 두 개의 부화소 전극에 서로 다른 전압을 제공하기 위하여 2개 이상의 박막 트랜지스터를 사용하는 방법이 제시되었다. 그러나, 이에 따를 경우 액정 표시 장치는 다수의 박막 트랜지스터 및 다수의 컨택홀을 구비해야 하므로 개구율이 낮은 단점이 있다.
이에, 본 발명이 해결하고자 하는 과제는 개구율을 확보하면서도 시인성이 개선된 액정 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 배치된 제1 커플링 전극, 상기 제1 커플링 전극 상에 배치된 제1 절연막, 상기 제1 절연막 상에 배치되며 상기 제1 커플링 전극과 용량성으로 결합된 제2 커플링 전극, 상기 제2 커플링 전극 상에 배치된 제2 절연막, 및 상기 제2 절연막 상에 배치되며 서로 전기적으로 절연된 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 상기 제1 부화소 전극은 상기 제1 절연막 및 상기 제2 절연막을 관통하는 제1 컨택홀을 통하여 상기 제1 커플링 전극과 전기적으로 연결되고, 상기 제2 부화소 전극은 상기 제2 절연막을 관통하는 제2 컨택홀을 통하여 상기 제2 커플링 전극과 전기적으로 연결된다.
또한, 상기 제1 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 제1 방향으로 연장된 게이트 라인, 상기 제2 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인을 더 포함할 수 있다.
또한, 상기 기판 상에 배치되며, 입력 단자는 상기 데이터 라인과 연결되고, 출력 단자는 상기 제1 부화소 전극 및 상기 제1 커플링 전극과 연결되며, 제어 단자는 상기 게이트 라인과 연결된 박막 트랜지스터를 더 포함할 수 있다.
또한, 상기 박막 트랜지스터의 출력 단자, 상기 제1 커플링 전극 및 상기 제1 부화소 전극은 상기 제1 컨택홀을 통하여 서로 연결될 수 있다.
또한, 상기 제1 컨택홀은 상기 기판 표면으로부터 제1 높이를 갖는 제1 높이부 및 상기 제1 높이보다 높은 제2 높이를 갖는 제2 높이부를 포함하되, 상기 제1 높이부는 상기 제1 커플링 전극, 상기 박막 트랜지스터의 출력 단자 및 상기 제1 부화소 전극이 중첩되고, 상기 제2 높이부는 상기 제1 커플링 전극 및 상기 제1 부화소 전극이 중첩될 수 있다.
또한, 상기 제1 높이부에서 상기 박막 트랜지스터의 출력 단자 및 상기 제1 부화소 전극이 서로 접촉하고, 상기 제2 높이부에서 상기 제1 커플링 전극 및 상기 제1 부화소 전극이 서로 접촉할 수 있다.
또한, 상기 게이트 라인 및 상기 제1 커플링 전극과 동일 층에 배치되며, 상기 게이트 라인 및 상기 제1 커플링 전극과 전기적으로 절연되고, 상기 박막 트랜지스터의 출력 단자와 용량성으로 결합된 유지 전극을 더 포함할 수 있다.
또한, 상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 제1 방향을 따라 서로 인접하여 배치될 수 있다.
또한, 상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 기판의 평면 시점에서 상기 화소 전극과 상기 게이트 라인 사이에 배치될 수 있다.
또한, 상기 제2 컨택홀은 상기 제1 커플링 전극과 중첩하도록 배치될 수 있다.
또한, 상기 제1 커플링 전극 및 상기 제2 커플링 전극은 상기 제2 부화소 전극과 중첩되지 않도록 배치될 수 있다.
또한, 상기 제1 부화소 전극 및 상기 제2 부화소 전극은 동일 층에 배치되며, 서로 중첩되지 않도록 배치될 수 있다.
또한, 상기 제1 부화소 전극은 상기 제2 방향으로 연장된 제1 줄기 전극 및 상기 제1 줄기 전극으로부터 상기 제1 방향 및 상기 제2 방향에 비스듬하게 연장된 복수의 제1 가지 전극을 포함하고, 상기 제2 부화소 전극은 상기 제2 방향으로 연장된 제2 줄기 전극 및 제3 줄기 전극, 상기 제1 방향으로 연장되며 상기 제2 줄기 전극 및 상기 제3 줄기 전극을 연결하는 제4 줄기 전극, 상기 제2 줄기 전극, 상기 제3 줄기 전극 및 상기 제4 줄기 전극으로부터 상기 제1 방향 및 상기 제2 방향에 비스듬하게 연장된 복수의 제2 가지 전극을 포함할 수 있다.
또한, 상기 기판 상에 상기 제1 커플링 전극, 상기 제2 커플링 전극, 상기 제1 부화소 전극, 상기 제2 부화소 전극, 상기 제1 컨택홀 및 상기 제2 컨택홀을 각각 하나씩 포함하는 복수의 화소가 정의되고, 상기 화소는 실질적으로 광을 투과시키는 사각 모양의 표시 영역 및 상기 표시 영역 이외의 영역인 비표시 영역을 포함하고, 상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 비표시 영역에서 제1 방향을 따라 서로 인접하여 배치될 수 있다.
또한, 상기 제1 커플링 전극과 동일 층에 배치되며 상기 제1 커플링 전극과 서로 분리되고 상기 제1 방향으로 연장된 신호 라인을 더 포함하되, 상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 기판의 평면 시점에서 상기 표시 영역과 상기 신호 라인 사이에 배치될 수 있다.
또한, 상기 제1 커플링 전극 및 상기 제2 커플링 전극이 상기 표시 영역 내에서 중첩된 영역은 십자 모양일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 정의된 복수의 화소를 포함하되, 상기 화소는 서로 다른 전압이 인가되는 제1 부화소 전극 및 제2 부화소 전극이 배치되는 표시 영역 및 상기 표시 영역 이외의 비표시 영역을 포함하고, 상기 제1 부화소 전극은 상기 기판 상에 배치된 제1 절연막과 상기 제1 절연막 상에 배치된 제2 절연막을 관통하는 제1 컨택홀을 통하여 제1 커플링 전극과 전기적으로 연결되고, 상기 제2 부화소 전극은 상기 제2 절연막을 관통하는 제2 컨택홀을 통하여 상기 제1 커플링 전극과 용량성으로 결합하는 제2 커플링 전극과 전기적으로 연결되고, 상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 비표시 영역에 서로 인접하여 배치된다.
또한, 상기 제1 커플링 전극과 동일 층에 배치되며 상기 비표시 영역에 배치된 게이트 라인, 및 상기 제2 커플링 전극과 동일 층에 배치되며 상기 비표시 영역에 배치되고, 상기 게이트 라인과 교차하는 데이터 라인, 및 각각의 상기 화소에 배치되며, 입력 단자는 상기 데이터 라인과 연결되고, 출력 단자는 상기 제1 커플링 전극 및 상기 제1 부화소 전극과 상기 제1 컨택홀을 통하여 연결되고, 제어 단자는 상기 게이트 라인과 연결된 박막 트랜지스터를 더 포함할 수 있다.
또한, 상기 제1 커플링 전극 및 상기 제2 커플링 전극이 상기 표시 영역 내에서 중첩된 영역은 십자 모양일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는 기판, 상기 기판 상에 배치된 제1 커플링 전극, 상기 제1 커플링 전극 상에 배치된 제1 절연막, 상기 제1 절연막 상에 배치되며 상기 제1 커플링 전극과 용량성으로 결합된 제2 커플링 전극, 상기 제2 커플링 전극 상에 배치된 제2 절연막, 및 상기 제2 절연막 상에 배치되며 서로 전기적으로 절연된 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 상기 제1 부화소 전극은 상기 제2 절연막을 관통하는 제1 컨택홀을 통하여 상기 제2 커플링 전극과 전기적으로 연결되고, 상기 제2 부화소 전극은 상기 제1 절연막 및 상기 제2 절연막을 관통하는 제2 컨택홀을 통하여 상기 제1 커플링 전극과 전기적으로 연결된다.
또한, 상기 제1 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 제1 방향으로 연장된 게이트 라인, 상기 제2 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인, 및 상기 기판 상에 배치되며, 입력 단자는 상기 데이터 라인과 연결되고, 출력 단자는 상기 제2 커플링 전극과 연결되며, 제어 단자는 상기 게이트 라인과 연결된 박막 트랜지스터를 더 포함할 수 있다.
또한, 상기 게이트 라인 및 상기 제1 커플링 전극과 동일 층에 배치되며, 상기 게이트 라인 및 상기 제1 커플링 전극과 전기적으로 절연되고, 상기 제2 커플링 전극과 용량성으로 결합된 유지 전극을 더 포함할 수 있다.
또한, 상기 기판 상에 매트릭스 배열되는 복수의 화소가 정의되고, 상기 박막 트랜지스터, 상기 제1 커플링 전극, 상기 제2 커플링 전극, 상기 제1 부화소 전극 및 상기 제2 부화소 전극은 각각의 화소마다 배치되되, 상기 제2 커플링 전극은 이전 행의 상기 화소에 배치된 상기 박막 트랜지스터의 출력 단자와 연결된 상기 게이트 라인과 중첩되도록 연장될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 시인성이 개선된 액정 표시 장치를 제공할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 2는 도 1의 Ⅰ-Ⅰ'를 따라 절단한 단면도이다.
도 3은 도 1의 Ⅱ-Ⅱ'를 따라 절단한 단면도이다.
도 4는 도 4의 Ⅲ-Ⅲ'를 따라 절단한 단면도이다.
도 5는 도 1에 도시된 화소 전극을 확대하여 도시한 평면도이다.
도 6은 도 5의 A영역을 확대하여 도시한 확대 평면도이다.
도 7은 도 6의 Ⅳ-Ⅳ'를 따라 절단한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소의 등가 회로도이다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 시인성 개선 정도를 나타내는 그래프이다.
도 10은 본 발명의 다른 실시예에 따른 화소 전극의 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 화소 전극의 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 13은 도 12의 Ⅴ-Ⅴ'를 따라 절단한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 15는 도 14의 Ⅵ-Ⅵ'를 따라 절단한 단면도이다.
도 16은 도 14의 Ⅶ-Ⅶ'을 따라 절단한 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 18은 도 17의 Ⅷ-Ⅷ'를 따라 절단한 단면도이다.
도 19 및 도 20은 연속되는 두 프레임에서 도 17에 도시된 화소의 각 구성 요소에 인가되는 전압값을 나타낸 그래프이다.
도 21은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 22는 도 21의 Ⅸ-Ⅸ'를 따라 절단한 단면도이다.
도 23은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이다.
도 24는 도 23의 Ⅹ-Ⅹ'를 따라 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이고, 도 2는 도 1의 Ⅰ-Ⅰ'를 따라 절단한 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ'를 따라 절단한 단면도이고, 도 4는 도 4의 Ⅲ-Ⅲ'를 따라 절단한 단면도이며, 도 5는 도 1에 도시된 화소 전극을 확대하여 도시한 평면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 표시 기판(100), 제2 표시 기판(300) 및 액정층(200)을 포함한다.
제1 표시 기판(100)은 화소 전극(180) 및 박막 트랜지스터(167)가 배치되는 기판이다. 박막 트랜지스터(167)는 화소 전극(180)에 제공되는 데이터 전압을 제어할 수 있다. 제2 표시 기판(300)은 제1 표시 기판(100)에 대향하여 배치되는 기판이다. 액정층(200)은 액정(210)을 포함하며, 제1 표시 기판(100) 및 제2 표시 기판(300) 사이에 개재된다.
액정 표시 장치는 매트릭스 형태로 배열되는 화소(10)를 포함한다. 화소(10)는 각각 독립적인 계조의 제어가 가능하고, 특정 색을 표시하는 기본 단위일 수 있다. 각각의 화소(10)는 제1 표시 기판(100)의 하부로 입사한 광을 제2 표시 기판(300)의 상부로 투과시켜 실제 색을 표시하는 영역인 표시 영역(11)과, 표시 영역(11) 이외의 영역인 비표시 영역(12)을 포함한다.
이하, 제1 표시 기판(100)에 대하여 설명하기로 한다.
제1 표시 기판(100)은 제1 베이스 기판(110)을 포함한다. 제1 베이스 기판(110)은 투명 절연 기판일 수 있다. 예를 들면, 제1 베이스 기판(110)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어 질 수 있다.
몇몇 실시예에서, 제1 베이스 기판(110)은 일 방향을 따라 커브드될 수도 있다. 다른 몇몇 실시예에서, 제1 베이스 기판(110)은 가요성을 가질 수도 있다. 즉, 제1 베이스 기판(110)은 롤링, 폴딩, 벤딩 등으로 변형이 가능할 수 있다.
제1 베이스 기판(110) 상에는 게이트 라인(122), 게이트 전극(124) 및 제1 커플링 전극(125)이 배치된다.
게이트 라인(122)은 후술할 박막 트랜지스터(167)를 제어하는 게이트 신호(Vgate)를 전달한다. 게이트 라인(122)은 제1 방향(D1)으로 연장된 형상을 가질 수 있다.
여기서, 제1 방향(D1)이란 제1 베이스 기판(110)이 배치되는 평면상에서 제1 베이스 기판(110)의 일변에 평행하도록 연장되는 방향에 해당하며, 도 1에 도시된 바와 같이 좌측에서 우측을 향하여 연장되는 임의의 직선이 가리키는 방향으로 정의될 수 있다. 다만, 이에 제한되지는 아니하고, 제1 베이스 기판(110)의 일변에 반드시 평행할 필요는 없으며, 제1 베이스 기판(110) 상에서 특정 방향으로 연장되는 임의의 직선이 가리키는 방향일 수도 있다.
게이트 신호(Vgate)는 외부로부터 제공되는 변화하는 전압값을 갖는 신호일 수 있으며, 게이트 신호(Vgate)의 전압값에 대응하여 박막 트랜지스터(167)의 온(on)/오프(off) 여부가 제어될 수 있다.
게이트 전극(124)은 게이트 라인(122)으로부터 돌출되는 모양으로 형성되며, 후술할 박막 트랜지스터(167)를 구성하는 하나의 구성 요소일 수 있다.
제1 커플링 전극(125)은 후술할 제2 커플링 전극(168)과 중첩함으로써 용량성으로 결합하며, 제2 커플링 전극(168)에 전압이 제공되도록 유도할 수 있다. 제1 커플링 전극(125)은 게이트 전극(124)이나 게이트 라인(122)과 전기적으로 분리될 수 있으며, 게이트 전극(124)이나 게이트 라인(122)과 중첩되지 않을 수 있다.
여러 화소(10)에 걸쳐 연장되는 게이트 라인(122)과는 달리, 제1 커플링 전극(125)은 각각의 화소(10)마다 배치될 수 있다. 제1 커플링 전극(125)은 각각의 표시 영역(11) 내에서 십자 모양으로 배치될 수 있으며, 박막 트랜지스터(167)와의 연결을 위하여 표시 영역(11)에 인접한 외부 영역에서도 일정한 면적을 갖도록 형성될 수 있다.
게이트 라인(122), 게이트 전극(124) 및 제1 커플링 전극(125)은 동일한 물질로 이루어질 수 있다. 예시적으로 게이트 라인(122), 게이트 전극(124) 및 제1 커플링 전극(125)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 금 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 게이트 라인(122), 게이트 전극(124) 및 제1 커플링 전극(125)은 단일층 구조를 가질 수 있으며, 또는 물리적으로 성질이 다른 적어도 두 개의 도전막을 포함하는 다층 구조를 가질 수도 있다.
한편, 제1 커플링 전극(125)은 게이트 라인(122)과 동일 층에 동일 물질로 형성되므로, 별도의 추가적인 패터닝 공정 또는 마스크 공정이 요구되지 않는다. 따라서, 액정 표시 장치의 제조 비용을 최소화할 수 있다.
게이트 라인(122), 게이트 전극(124) 및 제1 커플링 전극(125) 상에는 게이트 절연막(130)이 배치된다. 게이트 절연막(130)은 절연물질로 이루어질 수 잇으며, 예시적으로 실리콘 질화물 또는 실리콘 산화물 등으로 이루어질 수 있다. 게이트 절연막(130)은 단일층 구조로 이루어질 수 있으며, 또는 물리적 성질이 다른 두 개의 절연층을 포함하는 다층 구조를 가질 수도 있다.
게이트 절연막(130) 상에는 반도체층(140)이 배치된다. 반도체층(140)은 게이트 전극(124)과 적어도 일부가 중첩될 수 있다. 반도체층(140)은 비정질 규소, 다결정 규소, 또는 산화물 반도체로 형성될 수 있다.
반도체층(140)은 게이트 전극(124)과 적어도 일부가 중첩될 수 있으며, 후술할 소스 전극(165) 및 드레인 전극(166)과 적어도 일부가 중첩될 수 있다. 본 실시예에서는 반도체층(140)이 게이트 전극(124)이 배치되는 영역 주위에 배치되는 것으로 예시하였으나, 이에 제한되지 아니하고 더 넓은 영역에 배치될 수도 있다. 구체적으로, 반도체층(140)과 후술할 데이터 라인(162), 소스 전극(165) 및 드레인 전극(166)을 각각 서로 다른 마스크를 이용하여 제조할 경우 본 실시예와 같이 반도체층(140)이 게이트 전극(124)이 배치되는 영역 주위에만 형성되도록 할 수 있는 반면, 반도체층(140)과 후술할 데이터 라인(162)을 동일한 마스크를 이용하여 제조할 경우 본 실시예와는 달리 반도체층(140)이 데이터 라인(162), 소스 전극(165) 및 드레인 전극(166)과 모두 중첩되도록 배치될 수도 있다.
도면에는 미도시하였으나, 몇몇 실시예에서 반도체층(140) 위에는 저항성 접촉 부재가 추가로 배치될 수 있다. 상기 저항성 접촉 부재는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등으로 형성되거나 실리사이드(silicide)로 형성될 수 있다. 상기 저항성 접촉 부재는 쌍을 이루어 반도체층(140) 위에 배치될 수 있다. 상기 저항성 접촉 부재는 소스 전극(165), 드레인 전극(166)과 반도체층(140) 사이에서 이들이 저항성 접촉 특성을 갖도록 할 수 있다. 반도체층(140)이 산화물 반도체를 포함하는 경우, 상기 저항성 접촉 부재는 생략될 수도 있다.
반도체층(140) 및 게이트 절연막(130) 상에는 데이터 라인(162), 소스 전극(165), 드레인 전극(166) 및 제2 커플링 전극(168)이 배치된다.
데이터 라인(162)은 제2 방향(D2)으로 연장되어 게이트 라인(122)과 교차할 수 있다.
여기서, 제2 방향(D2)이란 제1 베이스 기판(110)이 배치되는 평면 상에서 제1 방향(D1)과 교차하는 방향일 수 있으며, 도 1에서 도시된 바와 같이 상측에서 하측을 향하여 연장되는 임의의 직선이 가리키는 방향일 수 있다. 몇몇 실시예에서 제1 방향(D1)과 제2 방향(D2)은 수직으로 교차할 수 있다.
데이터 라인(162)은 게이트 절연막(130)에 의하여 게이트 라인(122), 게이트 전극(124) 및 제1 커플링 전극(125)과 절연될 수 있다.
데이터 라인(162)은 데이터 신호(Vdata)를 소스 전극(165)으로 제공할 수 있다. 여기서, 데이터 신호(Vdata)는 외부로부터 제공되는 변화하는 전압값을 갖는 신호일 수 있으며, 데이터 신호(Vdata)에 대응하여 각의 화소(10)의 계조가 제어될 수 있다.
소스 전극(165)은 데이터 라인(162)으로부터 분지되어 적어도 일부가 게이트 전극(124)과 중첩될 수 있다. 소스 전극(165)은 데이터 라인(162)으로부터 제공받은 데이터 신호(Vdata)를 반도체층(140)을 통하여 드레인 전극(166)으로 제공할 수 있다.
드레인 전극(166)은 평면 시점에서 반도체층(140)을 사이에 두고 소스 전극(165)으로부터 이격되어 배치될 수 있으며, 적어도 일부가 게이트 전극(124)과 중첩될 수 있다. 도 1에 도시된 바와 같이, 소스 전극(165)은 드레인 전극(166)을 일정한 간격을 사이에 두고 대향하는 형태일 수 있다. 다만, 이에 제한되지 아니하고, 소스 전극(165)은 'U'자 모양으로 연장되며 드레인 전극(166)을 둘러싸는 형태일 수도 있다.
한편, 반도체층(140)은 소스 전극(165)과 드레인 전극(166)이 서로 이격되어 형성되는 소스 전극(165)과 드레인 전극(166) 사이의 영역에 배치될 수 있다. 즉, 소스 전극(165)과 드레인 전극(166)은 부분적으로 반도체층(140)과 중첩되거나 접하되, 반도체층(140)을 사이에 두고 상호 대향 배치될 수 있다.
제2 커플링 전극(168)은 제1 커플링 전극(125)과 용량성으로 결합하여 커플링 커패시터(Cc)를 형성할 수 있다. 즉, 제1 커플링 전극(168)과 제2 커플링 전극(168)이 중첩되도록 배치되는 영역에서, 이들 사이에 배치된 게이트 절연막(130)을 유전체로 하여 커플링 커패시터(Cc)가 형성될 수 있다. 제2 커플링 전극(168)에는 제1 커플링 전극(125)에 제공된 전압의 일정 비율만큼 유도될 수 있다. 제2 커플링 전극(168)은 제1 커플링 전극(125)과 중첩되도록 형성될 수 있다. 제1 커플링 전극(125)과 제2 커플링 전극(168)이 중첩되는 면적이 넓을수록, 제1 커플링 전극(125)과 제2 커플링 전극(168)간에 형성되는 커플링 커패시터(Cc)의 커패시턴스 값이 커질 수 있다.
커플링 커패시터(Cc)의 커패시턴스 값이 클수록, 제1 커플링 전극(125)과 제2 커플링 전극(168)에 유사한 전압값이 형성될 수 있다. 반대로, 커플링 커패시터(Cc)의 커패시턴스 값이 작을수록, 제1 커플링 전극(125)에 형성되는 전압값과 제2 커플링 전극(168)에 형성되는 전압값의 차이가 클 수 있다.
커플링 커패시터(Cc)의 커패시턴스 값을 조절함으로써, 제1 부화소 전극(181)에 걸리는 전압과 제2 부화소 전극(182)에 걸리는 전압의 상대적인 관계를 조절할 수 있다. 이에 대한 구체적인 설명은 도 8을 참조하여 후술하기로 한다.
제2 커플링 전극(168)은 표시 영역(11)에서 십자 모양으로 배치될 수 있다. 전술한 바와 같이, 제1 커플링 전극(125)도 표시 영역(11)에서 십자 모양으로 배치될 수 있으며, 이에 따라 제1 커플링 전극(125)과 제2 커플링 전극(168)은 표시 영역(11)에서 십자 모양을 형성하며 서로 중첩될 수 있다.
데이터 라인(162), 소스 전극(165), 드레인 전극(166) 및 제1 커플링 전극(125)은 동일한 물질로 이루어질 수 있다. 예시적으로 데이터 라인(162), 소스 전극(165), 드레인 전극(166) 및 제2 커플링 전극(168)은 알루미늄, 구리, 은, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 형성될 수 있다. 또한, 이들은 내화성 금속(refractory metal) 등의 하부막(미도시)과 그 위에 형성된 저저항 상부막(미도시)으로 이루어진 다층 구조를 가질 수도 있으나, 이에 한정되는 것은 아니다.
후술할 화소 전극(180)의 구조에 의하여, 표시 영역(11)의 중심에는 십자 모양의 암부가 형성될 수 있다. 그러나, 제1 커플링 전극(125) 및 제2 커플링 전극(168)이 십자 모양을 가짐에 따라, 상기 십자 모양의 암부와 중첩되도록 배치될 수 있다. 따라서, 불투명한 도전 물질로 형성되는 제1 커플링 전극(125) 및 제2 커플링 전극(168)으로 인한 표시 영역(11)에서의 투과율의 감소가 최소화될 수 있다.
게이트 전극(124), 반도체층(140), 소스 전극(165) 및 드레인 전극(166)은 박막 트랜지스터(167)를 구성한다. 박막 트랜지스터(167)는 화소(10) 중 표시 영역(11) 이외의 영역에 배치될 수 있다.
여기서, 박막 트랜지스터(167)의 입력 단자는 소스 전극(165)에 대응될 수 있고, 박막 트랜지스터(167)의 출력 단자는 드레인 전극(166)에 대응될 수 있으며, 박막 트랜지스터(167)의 제어 단자는 게이트 전극(124)에 대응될 수 있다.
한편, 제2 커플링 전극(168)은 데이터 라인(162)과 동일 층에 동일 물질로 형성되므로, 별도의 추가적인 패터닝 공정 또는 마스크 공정이 요구되지 않는다. 따라서, 액정 표시 장치의 제조 비용을 최소화할 수 있다.
데이터 라인(162), 박막 트랜지스터(167) 및 제2 커플링 전극(168) 상에는 제1 패시베이션막(171)이 배치된다. 제1 패시베이션막(171)은 무기절연물질로 이루어질 수 있다. 제1 패시베이션막(171)은 데이터 라인(162), 박막 트랜지스터(167) 및 제2 커플링 전극(168)을 커버하도록 배치될 수 있다. 제1 패시베이션막(171)은 제1 패시베이션막(171)의 상부에 배치되는 다른 구성 요소로부터, 데이터 라인(162), 박막 트랜지스터(167) 및 제2 커플링 전극(168)을 보호할 수 있다.
제1 패시베이션막(171) 상에는 컬러 필터층(172)이 배치된다. 컬러 필터층(172)은 색을 구현하기 위한 안료가 포함된 감광성 유기 조성물일 수 있으며, 적색, 녹색 또는 청색의 안료 중 어느 하나를 포함할 수 있다. 예시적으로, 컬러 필터층(172)은 복수의 컬러 필터를 포함할 수 있다. 예시적으로 상기 복수의 컬러 필터 중 어느 하나는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 어느 하나를 표시할 수 있다. 다만, 이에 한정되는 것은 아니며 상기 복수의 컬러 필터는 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트(white) 계열의 색 중 어느 하나를 표시할 수도 있다.
컬러 필터층(172) 상에는 평탄화막(173)이 배치된다. 평탄화막(173)은 평탄화막(173)과 제1 베이스 기판(110) 사이에 배치되는 구성 요소들로 인하여 발생한 국부적인 단차를 평탄화할 수 있다.
평탄화막(173) 상에는 제2 패시베이션막(174)이 배치된다. 제2 패시베이션막(174)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 무기절연물질로 이루어질 수 있다. 제2 패시베이션막(174)은 평탄화막(173) 및 컬러 필터층(172)으로부터 유입되는 용제와 같은 유기물에 의하여 액정층(200)이 오염되는 것을 억제할 수 있다. 이에 따라, 액정 표시 장치의 구동 시 발생할 수 있는 잔상과 같은 불량을 방지할 수 있다. 몇몇 실시예에서, 제2 패시베이션막(174)은 생략될 수도 있다.
제2 패시베이션막(174) 상에는 화소 전극(180) 및 쉴딩 전극(183)이 배치된다.
화소 전극(180)은 서로 전기적으로 절연된 제1 부화소 전극(181)과 제2 부화소 전극(182)을 포함한다. 제1 부화소 전극(181) 및 제2 부화소 전극(182)은 각각의 화소(10)마다 쌍을 이루어 배치될 수 있다. 또한, 제1 부화소 전극(181)과 제2 부화소 전극(182)은 동일 층에 형성될 수 있으며, 동일 물질로 형성될 수 있다. 제1 부화소 전극(181) 및 제2 부화소 전극(182)은 서로 중첩되지 않도록 배치될 수 있다.
제1 부화소 전극(181)은 게이트 절연막(130), 제1 패시베이션막(171), 컬러 필터층(172), 평탄화막(173) 및 제2 패시베이션막(174)을 관통하는 제1 컨택홀(184)을 통해 드레인 전극(166) 및 제1 커플링 전극(125)과 물리적으로 연결되어, 드레인 전극(166)으로부터 데이터 신호(Vdata)를 제공받을 수 있다. 드레인 전극(166)으로부터 제공받은 데이터 신호(Vdata)는 제1 컨택홀(184) 내부에 배치되는 제1 부화소 전극(181)에 의하여 제1 커플링 전극(125)으로 제공될 수 있다. 결과적으로, 드레인 전극(166)에 제공되는 데이터 신호(Vdata)는 제1 부화소 전극(181) 및 제1 커플링 전극(125)에 모두 제공될 수 있다.
제1 컨택홀(184)은 각 화소(10)마다 비표시 영역(12)에 배치될 수 있다. 제1 컨택홀(184)은 서로 다른 층에 배치되는 3개의 도전 물질을 서로 연결하므로, 부분적으로 관통되는 깊이가 상이할 수 있다. 즉, 제1 컨택홀(184)은 제1 베이스 기판(110)의 상부 표면으로부터 제1 컨택홀(184)의 내부에 배치된 제1 부화소 전극(181)의 상부 표면까지 제1 높이(dt1)를 갖는 제1 높이부(184_1)와, 제1 베이스 기판(110)의 상부 표면으로부터 제1 컨택홀(184)의 내부에 배치된 제1 부화소 전극(181)의 상부 표면까지 제2 높이(dt2)를 갖는 제2 높이부(184_2)를 포함한다. 여기서, 제2 높이(dt1)는 제1 높이(dt2)보다 낮을 수 있다.
구체적으로, 제1 높이부(184_1)는 게이트 절연막(130), 제1 패시베이션막(171), 컬러 필터층(172), 평탄화막(173) 및 제2 패시베이션막(174)을 관통하여 제1 커플링 전극(125)을 상부로 노출시킬 수 있다. 또한, 제2 높이부(184_2)는 제1 패시베이션막(171), 컬러 필터층(172), 평탄화막(173) 및 제2 패시베이션막(174)을 관통하여 드레인 전극(166)을 상부로 노출시킬 수 있다. 각각의 제1 높이부(184_1) 및 제2 높이부(184_2)에 의하여 상부로 노출된 제1 커플링 전극(125), 드레인 전극(166)은 제1 부화소 전극(181)에 의하여 서로 물리적 및 전기적으로 연결될 수 있다. 보다 구체적으로, 제1 높이부(184_1)에서는 박막 트랜지스터(167)의 출력 단자, 즉, 드레인 전극(166)과 제1 부화소 전극(181)이 서로 접촉할 수 있고, 제2 높이부(184_2)에서는 제1 커플링 전극(125)과 제1 부화소 전극(181)이 서로 접촉할 수 있다. 제1 부화소 전극(181)은 제1 높이부(184_1) 및 제2 높이부(184_2)에 걸쳐 연장될 수 있다.
제2 부화소 전극(182)은 제1 패시베이션막(171), 컬러 필터층(172), 평탄화막(173) 및 제2 패시베이션막(174)을 관통하는 제2 컨택홀(185)을 통해 제2 커플링 전극(168)과 물리적 및 전기적으로 연결되어 제2 커플링 전극(168)에 형성된 전압을 전달받을 수 있다. 여기서, 제2 커플링 전극(168)에 제공된 전압은 제1 커플링 전극(125)과 제2 커플링 전극(168)간에 형성된 커플링 커패시터(Cc)에 의하여 제2 커플링 전극(168)에 유도된 전압일 수 있다.
제2 컨택홀(185)은 각 화소(10)마다 비표시 영역(12)에 배치될 수 있다.
제2 컨택홀(185)은 제2 커플링 전극(168)과 게이트 절연막(130)을 사이에 두고 이격됨과 동시에 서로 중첩되도록 배치될 수 있다. 제2 컨택홀(185)에는 제1 커플링 전극(125)이 배치되므로, 제2 컨택홀(185)이 제2 커플링 전극(168)과 중첩되는 경우 제1 커플링 전극(125)과 제2 커플링 전극(168)이 중첩되도록 배치될 수 있다. 이에 따라, 제2 컨택홀(185)이 형성되는 면적을 활용하여, 커플링 커패시터(Cc)의 커패스턴스 값을 확보를 용이하게 할 수 있다.
제1 부화소 전극(181)은 제1 줄기 전극(181_1)과 복수의 제1 가지 전극(181_2)을 포함한다. 제1 줄기 전극(181_1)은 표시 영역(11)에서 제2 방향(D2)으로 연장될 수 있다. 복수의 제1 가지 전극(181_2)은 제1 줄기 전극(181_1)으로부터 제1 방향(D1) 및 제2 방향(D2)에 비스듬한 방향으로 연장될 수 있다.
서로 평행하게 배치되는 제1 가지 전극(181_2)들 사이에는 제1 미세 슬릿(181_3)이 배치된다. 제1 미세 슬릿(181_3)은 투명 도전성 물질이 배치되지 않는 개구부일 수 있다. 제1 미세 슬릿(181_3)은 서로 평행하게 배치되는 2개의 제1 가지 전극(181_2) 사이에 배치되므로, 인접하는 제1 가지 전극(181_2)이 연장되는 방향과 동일한 방향을 따라 연장될 수 있다.
제1 줄기 전극(181_1)은 제1 줄기 확장부(181_11)와 제1 줄기 연장부(181_12)를 포함한다.
제1 줄기 확장부(181_11)는 제1 줄기 전극(181_1)의 중심, 결과적으로 표시 영역(11)의 중심에 배치될 수 있으며, 마름모 모양을 갖도록 형성될 수 있다. 제1 줄기 확장부(181_11)는 표시 영역(11)의 중심에 배치되며 마름모 모양을 가지므로, 후술할 액정층(200)의 액정(210)이 제1 줄기 확장부(181_11)의 중심을 향하여 기울어질 때, 제1 줄기 확장부(181_11)를 기준으로 사방에 배치되는 액정(210)에 유사한 정도의 영향력을 미치도록 할 수 있다. 따라서, 표시 영역(11)의 중심을 따라 발생하는 십자 모양의 암부의 발생이 최소화되도록 할 수 있다.
제1 줄기 연장부(181_12)는 제1 줄기 확장부(181_11)로부터 제2 방향(D2) 일측 및 타측을 따라 각각 연장되도록 배치될 수 있다. 대부분의 제1 가지 전극(181_2)은 제1 줄기 연장부(181_12)로부터 연장될 수 있으며, 제1 줄기 확장부(181_11)보다 작은 폭을 가질 수 있다.
제2 부화소 전극(182)은 제2 줄기 전극(182_1), 제3 줄기 전극(182_2), 제4 줄기 전극(182_3) 및 복수의 제2 가지 전극(182_4)을 포함한다.
제2 줄기 전극(182_1) 및 제3 줄기 전극(182_2)은 표시 영역(11)에서 제2 방향(D2)으로 연장될 수 있다. 다만, 표시 영역(11)의 중심을 통과하며 제2 방향(D2)으로 연장되는 제1 줄기 전극(181_1)과는 달리, 제2 줄기 전극(182_1) 및 제3 줄기 전극(182_2)은 표시 영역(11)의 외변에 접하며 제2 방향(D2)으로 연장될 수 있다. 예시적으로, 도 5에 도시된 평면도를 기준으로 제2 줄기 전극(182_1)은 표시 영역(11)의 좌변에 접하며 제2 방향(D2)을 따라 연장되며, 제3 줄기 전극(182_2)은 표시 영역(11)의 우변에 접하여 제2 방향(D2)을 따라 연장될 수 있다.
제4 줄기 전극(182_3)은 표시 영역(11)에서 제1 방향(D1)으로 연장되며, 제2 줄기 전극(182_1) 및 제3 줄기 전극(182_2)과 물리적으로 연결될 수 있다. 다만, 제4 줄기 전극(182_3)은 제1 부화소 전극(181)과 중첩되지 않도록 배치되므로, 표시 영역(11)의 외변에 접하며 제1 방향(D1)으로 연장될 수 있다. 예시적으로, 도 5에 도시된 평면도를 기준으로 제4 줄기 전극(182_3)은 표시 영역(11)의 상변에 접하며 제1 방향(D1)을 따라 연장될 수 있다.
복수의 제2 가지 전극(182_4)은 제2 줄기 전극(182_1) 및 제3 줄기 전극(182_2)으로부터 제1 방향(D1) 및 제2 방향(D2)에 비스듬한 방향으로 연장될 수 있다. 본 실시예에서는 제2 가지 전극(182_4)이 제4 줄기 전극(182_3)으로부터 연장되지 않도록 예시하였으나, 이에 제한되지 아니하며 필요한 경우 제2 가지 전극(182_4)은 제4 줄기 전극(182_3)으로부터도 연장될 수 있다.
제2 줄기 전극(182_1), 제3 줄기 전극(182_2) 및 제4 줄기 전극(182_3)은 표시 영역(11)의 외변에 접하도록 배치되므로, 제2 가지 전극(182_4)은 대체로 표시 영역(11)의 중심을 향하도록 연장될 수 있다. 따라서, 제2 가지 전극(182_4)은 제1 줄기 전극(181_1)으로부터 연장된 제1 가지 전극(181_2)과 서로 일정 거리만큼 이격되어 서로 마주하도록 배치될 수 있다. 이 경우, 제2 가지 전극(182_4)은 인접하는 제1 가지 전극(181_2)의 연장선상에 배치될 수 있다. 또한, 각각의 제1 가지 전극(181_2)과 제2 가지 전극(182_4)이 연장되는 방향에 수직한 방향으로 측정한 폭은 서로 동일할 수 있다.
서로 평행하게 배치되는 제2 가지 전극(182_4)들 사이에는 제2 미세 슬릿(182_5)이 배치된다. 제2 미세 슬릿(182_5)은 투명 도전성 물질이 배치되지 않는 개구부일 수 있다. 제2 미세 슬릿(182_5)은 서로 평행하게 배치되는 2개의 제2 가지 전극(182_4) 사이에 배치되므로, 인접하는 제2 가지 전극(182_4)이 연장되는 방향과 동일한 방향을 따라 연장될 수 있다.
한편, 전술한 바와 같이 제1 부화소 전극(181)과 제2 부화소 전극(182)은 서로 중첩되지 않도록 배치되므로, 표시 영역(11)은 다음과 같은 3개의 영역으로 구분될 수 있다. 즉, 표시 영역(11)은 제1 부화소 전극(181)이 배치되는 영역인 제1 도메인 영역(DM1), 제2 부화소 전극(182)이 배치되는 영역인 제2 도메인 영역(DM2), 및 제1 도메인 영역(DM1)과 제2 도메인 영역(DM2) 사이의 영역인 제3 도메인 영역(DM3)으로 구분될 수 있다. 제1 도메인 영역(DM1)은 표시 영역(11)의 중심에 배치되며 대체로 제2 방향(D2)을 따라 연장되는 모양일 수 있고, 제2 도메인 영역(DM2)은 제1 도메인 영역(DM1)을 둘러싸는 모양일 수 있으며, 제3 도메인 영역(DM3)은 제2 도메인 영역(DM2)을 둘러싸는 모양일 수 있다.
전술한 바와 같이, 제1 부화소 전극(181)은 드레인 전극(166)으로부터 직접적으로 전압을 제공받고, 제2 부화소 전극(182)은 제1 커플링 전극(125) 및 제2 커플링 전극(168)에 의하여 유도된 전압을 제공받으므로, 제1 부화소 전극(181)과 제2 부화소 전극(182)에 제공되는 전압값은 차이가 있다. 따라서, 제1 도메인 영역(DM1)에는 상대적으로 강한 세기의 전계가 형성될 수 있으며, 제2 도메인 영역(DM2)에는 상대적으로 약한 세기의 전계가 형성될 수 있다. 또한, 제3 도메인 영역(DM3)에는 별도의 도전 물질이 형성되지 않으므로, 제3 도메인 영역(DM3)에는 제1 도메인 영역(DM1) 및 제2 도메인 영역(DM2)에 형성된 전계의 세기보다 약한 전계가 형성될 수 있다. 결과적으로 제1 도메인 영역(DM1)에 가장 강한 세기의 전계가 되고, 제3 도메인 영역(DM3)에는 가장 약한 세기의 전계가 형성되므로, 표시 영역(11)에는 다양한 세기를 갖는 전계가 형성될 수 있다. 이에 의하여, 액정 표시 장치의 시인성이 개선될 수 있다. 제1 도메인 영역(DM1), 제2 도메인 영역(DM2) 및 제3 도메인 영역(DM3)에 형성되는 전계에 의한 구체적인 액정(210)의 움직임은 도 6 및 도 7을 참조하여 후술하기로 한다.
쉴딩 전극(183)은 화소 전극(180)과 동일 층에 배치되며 동일한 물질로 형성된다. 다만, 화소 전극(180)과 중첩되지 않도록 배치되며, 화소 전극(180)과 전기적으로 절연될 수 있다.
쉴딩 전극(183)은 외부로부터 별도의 전압을 제공받지 않는 플로팅(floating) 상태일 수 있다. 다만, 이에 제한되지 않고 일정한 값을 갖는 전압, 예컨대 공통 전압 등을 제공받을 수도 있다.
쉴딩 전극(183)은 주로 데이터 라인(162)을 오버랩하도록 배치될 수 있다. 전술한 바와 같이 데이터 라인(162)에는 데이터 신호(Vdata)가 외부로부터 제공된다. 여기서, 데이터 신호(Vdata)의 전압값은 매우 잦은 빈도로 변화하며, 변화의 폭도 크므로, 데이터 신호(Vdata) 상에 배치된 액정(210)이 영향을 받아 의도하지 않은 방향으로 배열될 수 있는데, 쉴딩 전극(183)은 이를 방지할 수 있다.
또한, 쉴딩 전극(183)은 데이터 라인(162)을 오버랩하도록 배치될 뿐만 아니라, 게이트 라인(122) 및 박막 트랜지스터(167)를 오버랩하도록 배치될 수도 있다. 게이트 라인(122) 및 박막 트랜지스터(167)와 중첩되도록 배치되는 쉴딩 전극(183)은 데이터 라인(162)과 중첩되는 쉴딩 전극(183)과 마찬가지로 액정(210)의 오배열을 방지할 수 있다.
화소 전극(180) 및 쉴딩 전극(183) 상에는 제1 배향막(미도시)이 배치될 수 있다. 상기 제1 배향막은 액정층(200)에 배치된 액정(210)의 초기 배향 각도를 제어할 수 있따.
이하, 제2 표시 기판(300)에 대해 설명한다.
제2 표시 기판(300)은 제2 베이스 기판(310), 차광 부재(320), 오버코트층(330), 공통 전극(340)을 포함한다.
제2 베이스 기판(310)은 제1 베이스 기판(110)에 대향하여 배치된다. 제2 베이스 기판(310)은 외부로부터의 충격을 견뎌낼 수 있는 내구성을 가질 수 있다. 제2 베이스 기판(310)은 투명 절연 기판일 수 있다. 예를 들면, 제2 베이스 기판(310)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 제2 베이스 기판(310)은 평탄한 평판형상일 수 있지만, 특정 방향으로 커브드될 수도 있다.
제1 표시 기판(100)을 향하는 제2 베이스 기판(310)의 일면 상에는 차광 부재(320)가 배치된다. 차광 부재(320)는 게이트 라인(122), 데이터 라인(162), 제1 커플링 전극(125), 제2 커플링 전극(168), 박막 트랜지스터(167), 제1 컨택홀(184) 및 제2 컨택홀(185)과 오버랩하도록 배치될 수 있다. 바꾸어 말하면, 표시 영역(11) 이외의 영역 대부분과 오버랩하도록 배치될 수 있으며, 표시 영역(11) 이외의 영역에서의 빛의 투과를 차단할 수 있다.
제1 표시 기판(100)을 향하는 차광 부재(320)의 일면 상에는 오버코트층(330)이 배치된다. 오버코트층(330)은 차광 부재(320)로 인하여 발생한 단차를 완화할 수 있다. 바꾸어 말하면, 제1 표시 기판(100)을 향하는 오버코트층(330)의 일면은 실질적으로 평탄할 수 있다. 다만, 몇몇 실시예에서 오버코트층(330)은 생략될 수도 있다.
한편, 몇몇 실시예에서 차광 부재(320) 및 오버코트층(330) 사이에 컬러 필터층(172)이 배치될 수 있다. 즉, 컬러 필터층(172)이 제1 표시 기판(100)에 형성되는 것에 갈음하여, 제2 표시 기판(300)에 형성될 수도 있다. 이 경우, 오버코트층(330)은 차광 부재(320) 및 컬러 필터층(172)으로 인하여 형성된 단차를 완화할 수 있다.
오버코트층(330) 상에는 공통 전극(340)이 배치된다. 공통 전극(340)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al-doped Zinc Oxide) 등의 투명 도전성 물질로 이루어질 수 있다. 공통 전극(340)은 제2 베이스 기판(310)의 전면에 걸쳐 전체적으로 형성될 수 있다. 공통 전극(340)에는 외부로부터 제공되는 공통 신호, 예컨대 공통 전압이 인가될 수 있으며, 공통 전극(340)은 화소 전극(180)과 함께 전계를 형성할 수 있다.
한편, 공통 전극(340) 상에는 제2 배향막(미도시)이 배치될 수 있다. 상기 제2 배향막은 상기 제1 배향막과 유사한 기능을 수행할 수 있다. 즉, 상기 제2 배향막은 액정층(200)에 배치되는 액정(210)의 초기 배향을 제어할 수 있다.
이하, 액정층(200)에 대하여 설명한다.
액정층(200)은 유전율 이방성 및 굴절율 이방성을 가지는 다수의 액정(210)을 포함한다. 액정(210)은 액정층(200)에 전계가 인가되지 않은 상태에서 제1 표시 기판(100)과 제2 표시 기판(300)의 표면에 대하여 대체로 수직한 방향으로 배열될 수 있다. 제1 표시 기판(100)과 제2 표시 기판(300) 사이에 전계가 형성되면 액정(210)이 제1 표시 기판(100)과 제2 표시 기판(300) 사이에서 특정 방향으로 회전하거나 기울어짐으로써 빛의 편광을 변화시킬 수 있다.
이하, 도 6 및 도 7을 참조하여 시인성 향상 효과에 대하여 보다 구체적으로 설명한다.
도 6은 도 5의 A영역을 확대하여 도시한 확대 평면도이다.
도 6은 각각의 제1 부화소 전극(181) 및 제2 부화소 전극(182)에 소정의 전압이 제공된 상태에서 A영역에 배치되는 액정(210)이 기울어지는 방향에 대하여 도시한다. 본 실시예에서 액정(210)은 상기 제1 방향(D1)에 평행한 방향으로 초기 배향된 상태이다.
도 6을 참조하면 제1 도메인 영역(DM1)에 배치되는 액정(210)은 제1 방향(D1)과 제1 사이각(θ1)을 형성하도록 기울어질 수 있다. 제2 도메인 영역(DM2)에 배치되는 액정(210)은 제1 방향(D1)과 제2 사이각(θ2)을 형성하도록 기울어질 수 있다. 제3 도메인 영역(DM3)에 배치되는 액정(210)은 제1 방향(D1)과 제3 사이각(θ3)을 형성하도록 기울어질 수 있다.
A영역은 도 5의 도시를 기준으로 표시 영역(11)의 좌측 하단에 배치된 일부 영역에 해당한다. 표시 영역(11)에 전계가 형성되면, 액정(210)은 화소 전극(180)이 배치된 표시 영역(11)의 중심을 향하여 기울어지므로, A영역에서는 액정(210)이 대체로 우측 상단을 향하도록 기울어질 수 있다.
여기서, 제1 도메인 영역(DM1)의 경우 가장 강한 세기의 전계가 형성되므로, 액정(210)의 장축은 인접하는 제1 가지 전극(181_2)이 연장되는 방향에 평행하도록 배열될 수 있다. 즉, 제1 가지 전극(181_2)이 연장되는 방향이 제1 방향(D1)과 형성하는 사이각은 제1 사이각(θ1)일 수 있다.
제2 도메인 영역(DM2)의 경우 제1 도메인 영역(DM1)보다 약한 세기를 갖는 전계가 형성된다. 따라서, 액정(210)의 장축은 인접하는 제2 가지 전극(182_4)이 연장되는 방향에 평행하도록 배치되는 경향을 갖되, 제2 가지 전극(182_4)이 연장되는 방향과 초기 배향 방향인 제1 방향(D1) 사이의 임의의 방향을 향하도록 기울어질 수 있다. 여기서, 제1 가지 전극(181_2)이 연장되는 방향과 제2 가지 전극(182_4)이 연장되는 방향은 서로 평행하므로, 제2 사이각(θ2)은 제1 사이각(θ1)보다 작을 수 있다.
제3 도메인 영역(DM3)의 경우 제1 도메인 영역(DM1)에 형성되는 전계 및 제2 도메인 영역(DM2)에 형성되는 전계의 영향을 받으며, 제1 도메인 영역(DM1)에 배치되는 액정(210) 및 제2 도메인 영역(DM2)에 배치되는 액정(210)이 기울어지는 방향에 의하여 영향을 받을 수 있다. 다만, 이러한 영향들은 제1 부화소 전극(181)에 상대적으로 높은 전압이 제공되는 고계조에서 두드러지게 나타나고, 제1 부화소 전극(181)에 상대적으로 낮은 전압이 제공되는 저계조에서는 제1 도메인 영역(DM1) 및 제2 도메인 영역(DM2)에 의한 영향이 제한적일 수 있다. 따라서, 제3 도메인 영역(DM3)에 배치된 액정(210)은 초기 배향 방향에 유사한 방향으로 기울어질 수 있다. 결과적으로, 제3 사이각(θ3)은 제2 사이각(θ2)보다 작을 수 있다.
이처럼 표시 영역(11) 내에서 액정(210)의 장축이 제1 방향(D1)과 형성하는 사이각은 다양하게 형성될 수 있으므로, 액정 표시 장치의 시인성이 향상될 수 있다.
도 7은 도 6의 Ⅳ-Ⅳ'를 따라 절단한 단면도이다.
도 7은 각각의 제1 부화소 전극(181) 및 제2 부화소 전극(182)에 소정의 전압이 제공된 상태에서 도 6의 Ⅳ-Ⅳ'를 따라 배치되는 액정(210)이 제1 베이스 기판(110) 및 제2 베이스 기판(310)의 일면에 대하여 수직한 방향을 따라 절단한 단면상에서 기울어지는 각도에 대하여 도시한다.
도 7을 참조하면 제1 도메인 영역(DM1)에 배치된 액정(210)은 제1 베이스 기판(110)의 일면에 대하여 제4 사이각(θ4)을 형성하도록 기울어지고, 제2 도메인 영역(DM2)에 배치된 액정(210)은 제1 베이스 기판(110)의 일면에 대하여 제5 사이각(θ5)을 형성하도록 기울어지며, 제3 도메인 영역(DM3)에 배치된 액정(210)은 제1 베이스 기판(110)의 일면에 대하여 제6 사이각(θ6)을 형성하도록 기울어진다. 여기서, 제5 사이각(θ5)은 제6 사이각(θ6)보다 큰 값을 가질 수 있으며, 제4 사이각(θ4)은 제5 사이각(θ5)보다 큰 값을 가질 수 있다. 즉, 액정(210)은 가장 강한 전계가 형성되는 제1 도메인 영역(DM1)에서 가장 많이 기울어지고, 가장 약한 전계가 형성되는 제3 도메인 영역(DM3)에서 가장 조금 기울어질 수 있다.
이처럼 표시 영역(11) 내에서 액정(210)이 제1 베이스 기판(110)과 형성하는 사이각은 다양하게 형성될 수 있으므로, 액정 표시 장치의 시인성이 향상될 수 있다.
도 8은 본 발명의 일 실시예에 따른 액정 표시 장치의 일 화소의 등가 회로도이다.
도 8을 참조하면, 제1 액정 커패시터(Clc_h)는 제1 부화소 전극(181)과 공통 전극(340) 사이에서 형성되는 액정 용량을 나타내고, 제2 액정 커패시터(Clc_l)는 제2 부화소 전극(182)과 공통 전극(340) 사이에서 형성되는 액정 용량을 나타낸다. 커플링 커패시터(Cc)는 제1 커플링 전극(125)과 제2 커플링 전극(168) 사이에서 형성되는 결합 용량을 나타낸다.
공통 전극(340)에 제공되는 전압은 공통 전압(Vcom)일 수 있으며, 공통 전압(Vcom)에 대한 제1 부화소 전극(181)의 전압을 제1 부화소 전압(Vpixel_h)이라 하고, 공통 전압(Vcom)에 대한 제2 부화소 전극(182)의 전압을 제2 부화소 전압(Vpixel_l)이라 하면, 전압 분배 법칙에 의하여,
Vpixel_h = Vpixel_l * ( Clc_h / ( Clc_h + Clc_l ))
의 관계가 성립한다.
Clc_h / ( Clc_h + Clc_l )의 값은 항상 1보다 작으므로, 제2 부화소 전압(Vpixel_l)의 전압값은 항상 제1 부화소 전압(Vpixel_h)의 전압값보다 작다. 여기서, 커플링 커패시터(Cc)의 커패시턴스를 조절함으로써 제1 부화소 전압(Vpixel_h)에 대한 제2 부화소 전압(Vpixel_l)의 비율을 조절할 수 있다. 커플링 커패시터(Cc)의 커패시턴스 조절은 제1 커플링 전극(125)과 제2 커플링 전극(168)이 중첩되는 면적 또는 제1 커플링 전극(125)과 제2 커플링 전극(168)간의 이격거리를 조절함으로써 가능할 수 있다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 시인성 개선 정도를 나타내는 그래프이다.
도 9의 그래프에서 X축은 계조를 나타내고, Y축은 사용자에게 시인되는 실제 밝기를 나타낸다. Y축으로 표현되는 밝기의 최대값은 100이며, 단위는 %이다. 본 그래프에서 밝기의 최대값인 100%의 기준은 0부터 255까지의 계조 중 255의 계조를 갖는 액정 표시 장치를 정면에서 시인하는 경우의 밝기로 정의하기로 한다.
도 9를 참조하면, 제1 선(L1)은 본 발명의 일 실시예에 따른 액정 표시 장치를 정면에서 시인한 경우의 계조별 밝기를 나타낸다. 제2 선(L2)은 본 발명의 비교 실시예에 따른 액정 표시 장치를 측면에서 시인한 경우의 계조별 밝기를 나타낸다. 제3 선(L3)은 본 발명의 일 실시예에 따른 액정 표시 장치를 측면에서 시인한 경우의 계조별 밝기를 나타낸다.
여기서 일 화소(10)를 정면에서 시인한 경우란, 제1 표시 기판(100)의 중심으로부터 제1 표시 기판(100)의 표면에 대하여 수직한 방향으로 연장되는 일직선상의 일 시점에서 액정 표시 장치를 바라본 경우를 의미한다. 반면, 일 화소(10)를 측면에서 시인한 경우란, 제1 표시 기판(100)의 중심을 통과하되 제1 표시 기판(100)의 중심으로부터 제1 표시 기판(100)의 표면에 대하여 수직한 방향과 30도의 사이각을 형성하도록 기울어지도록 연장되는 일직선상의 일 시점에서 액정 표시 장치를 바라본 경우를 의미한다. 또한, 상기 비교 실시예란 하나의 화소(10)에 두 개의 박막 트랜지스터(167)를 포함하여 구동하는 액정 표시 장치를 의미한다.
제3 선(L3)과 제1 선(L1) 사이의 차이는 대부분의 영역, 구체적으로, 0~210 범위의 계조값에서 제2 선(L2)과 제1 선(L1) 사이의 차이보다 작다. 따라서, 0~210 범위의 계조값에서는 본 발명의 일 실시예에 따른 액정 표시 장치가 비교 실시예에 비하여 측면과 정면의 밝기차이가 작음을 알 수 있다. 특히, 정면과 측면의 밝기 차이가 두드러지게 시인되는 계조는 0~210 사이이며, 이는 저계조를 포함하는 범위이다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우 비교 실시예에 비하여 저계조에서 시인성이 향상됨을 확인할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 화소 전극의 평면도이다.
본 실시예에 포함된 구성 중 전술한 실시예에서 이미 설명한 구성과 동일한 구성에 대하여는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 하고, 차별점을 갖는 구성을 위주로 설명하기로 한다.
도 10을 참조하면, 각각의 제1 가지 전극(481_2)의 길이는 서로 상이할 수 있으며, 각각의 제2 가지 전극(482_4)의 길이 또한 서로 상이할 수 있다. 이는, 각각의 제1 가지 전극(81_2)의 길이가 대체로 일정하고, 각각의 제2 가지 전극(182_4)의 길이가 대체로 일정한 도 5에 도시된 본 발명의 일 실시예에 따른 화소 전극(180)과는 다른 특징을 갖는다.
구체적으로, 도 10에 도시된 제1 가지 전극(481_2) 중 일부는 제1 줄기 확장부(481_11)와의 상대적인 거리가 길수록 더 길게 연장될 수 있으며, 제2 가지 전극(482_4) 중 일부는 제1 줄기 확장부(481_11)와의 상대적인 거리가 길수록 더 짧게 연장될 수 있다.
이에 따라, 도 5에 도시된 실시예에 비하여 제1 도메인 영역(DM1)의 면적이 더 넓어질 수 있고, 제3 도메인 영역(DM3)의 면적이 더 좁아질 수 있다. 즉, 제1 가지 전극(481_2)의 길이와 제2 가지 전극(482_4)의 길이를 조절함으로써, 제1 도메인 영역(DM1), 제2 도메인 영역(DM2) 및 제3 도메인 영역(DM3)의 면적을 조절할 수 있다.
다만, 도시된 제1 가지 전극(481_2) 및 제2 가지 전극(482_4)의 길이에 한정되지 않으며, 제1 가지 전극(481_2) 중 일부는 제1 줄기 확장부(481_11)와의 상대적인 거리가 길수록 더 짧게 연장됨과 동시에, 제2 가지 전극(482_4) 중 일부는 제1 줄기 확장부(481_11)와의 상대적인 길이가 더 길게 연장될 수도 있음을 물론이다. 이 경우에는 도 5에 도시된 실시예에 비하여 제1 도메인 영역(DM1)의 면적이 더 좁아질 수 있고, 제3 도메인 영역(DM3)의 면적이 더 넓어질 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 화소 전극의 평면도이다.
도 11을 참조하면, 서로 인접하는 1개의 제1 가지 전극(581_2)과 1개의 제2 가지 전극(582_4)은 서로 평행하도록 연장되되, 서로 중첩하지 않도록 배치된다. 이는, 제2 가지 전극(182_4)이 제1 가지 전극(181_2)의 연장선상에 배치되는 도 5에 도시된 본 발명의 일 실시예에 따른 화소 전극(180)과는 다른 특징을 갖는다.
이에 따라, 제1 가지 전극(581_2)과 제2 가지 전극(582_4)이 서로 엇갈리도록 맞물리므로, 인접하는 영역이 넓어질 수 있다. 따라서, 제2 도메인 영역(DM2)의 넓이가 상대적으로 증가하며, 제1 도메인 영역(DM1) 및 제3 도메인 영역(DM3)의 넓이가 상대적으로 감소할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이고, 도 13은 도 12의 Ⅴ-Ⅴ'를 따라 절단한 단면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 액정 표시 장치의 일 화소(1010)는 도 1에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와 비교하여 유지 전극(1126)을 더 포함한다.
유지 전극(1126)은 제1 베이스 기판(1110) 상에 배치된다. 유지 전극(1126)은 게이트 라인(1122) 및 제1 커플링 전극(1125)과 동일 층에 배치되며, 동일 물질로 형성될 수 있다. 다만, 유지 전극(1126)은 게이트 라인(1122) 및 제1 커플링 전극(1125)과 전기적으로 절연될 수 있다.
유지 전극(1126)은 대체로 제1 방향(D1)을 따라 연장될 수 있으며, 박막 트랜지스터(1167)의 출력 단자의 일부, 즉, 드레인 전극(1166)의 일부와 중첩되도록 배치될 수 있다.
유지 전극(1126)은 드레인 전극(1166)의 일부와 유지 커패시터를 형성할 수 있으며, 소정의 커패시턴스 값을 가질 수 있다. 유지 전극(1126)에는 소정의 전압값을 갖는 유지 전압이 제공될 수 있다. 상기 유지 전압은 대체로 일정한 값을 가질 수 있으며, 공통 전압(Vcom)과 동일한 값을 가질 수도 있다.
드레인 전극(1166)은 제1 부화소 전극(1181) 및 제1 커플링 전극(1125)과 제1 컨택홀(1184)을 통하여 물리적 및 전기적으로 연결되므로, 상기 유지 커패시터는 제1 부화소 전극(1181)에 충전된 전압의 급격한 강하를 방지할 수 있다. 특히, 박막 트랜지스터(1167)가 온(on)/오프(off)되는 순간 제1 부화소 전극(1181)에 충전된 전압이 급격히 강하할 수 있는데, 사용자에게 플리커가 시인되는 등 표시 품질이 저하될 우려가 있다. 그러나, 유지 전극(1126)은 이를 방지하여 액정 표시 장치의 표시 품질을 향상시킬 수 있다.도 14는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이고, 도 15는 도 14의 Ⅵ-Ⅵ'를 따라 절단한 단면도이고, 도 16은 도 14의 Ⅶ-Ⅶ'을 따라 절단한 단면도이다.
도 14 내지 도 16을 참조하면, 도 1 내지 도 4에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와는 달리, 본 실시예에 따른 액정 표시 장치의 일 화소(2010)는 유지 전극(2126)을 추가적으로 더 포함하며, 제1 컨택홀(2184) 및 제2 컨택홀(2185)이 연결하는 각 구성에 차이가 존재하고, 제1 커플링 전극(2125) 및 제2 커플링 전극(2168)의 모양에서 차이가 존재한다.
구체적으로, 본 실시예에 따른 액정 표시 장치는 제1 커플링 전극(2125)이 표시 영역(2011) 내에서 제2 방향(D2)을 따라 연장되되, 제1 줄기 전극(2181_1)의 일부와 중첩되도록 배치되며, 도 1 내지 도 4에 도시된 실시예에 비하여 표시 영역(2011) 내에서 제1 커플링 전극(2125)과 제2 커플링 전극(2168)이 중첩되는 면적이 감소할 수 있다. 다만, 표시 영역(2011) 내에서 제1 커플링 전극(2125)과 제2 커플링 전극(2168)이 중첩되는 면적이 도 1 내지 도 4에 도시된 실시예에 비하여 감소됨에 따라, 이를 보상하기 위하여 표시 영역(2011) 이외의 영역에서 제1 커플링 전극(2125)과 제2 커플링 전극(2168)이 중첩되는 영역이 증가할 수 있다. 즉, 제1 컨택홀(2184) 및 제2 컨택홀(2185)과 박막 트랜지스터(2167) 사이의 영역에 제1 커플링 전극(2125)과 제2 커플링 전극(2168)이 중첩되는 면적이 추가적으로 형성될 수 있다.
제1 커플링 전극(2125)과 중첩되지 않는 제1 줄기 전극(2181_1)의 나머지 영역은 유지 전극(2126)과 중첩되도록 배치될 수 있다. 유지 전극(2126)은 대체로 제1 방향(D1)을 따라 연장되되, 제1 줄기 전극(2181_1)과 중첩되는 영역에서는 제1 줄기 전극(2181_1)이 연장되는 방향인 제1 방향(D1)을 따라서도 연장될 수 있다. 여기서, 제2 커플링 전극(2168)은 제1 커플링 전극(2125)과는 달리 제1 줄기 전극(2181_1)의 대부분의 영역과 중첩되도록 배치될 수 있으며, 결과적으로 제2 커플링 전극(2168)과 유지 전극(2126)이 서로 중첩하도록 배치될 수 있다.
따라서, 유지 전극(2126)은 제1 커플링 전극(2125)과 중첩되는 영역에서 상기 유지 커패시터를 형성할 수 있다.
한편, 드레인 전극(166)이 제1 커플링 전극(125) 및 제1 부화소 전극(181)과 전기적으로 연결되고, 제2 커플링 전극(168)이 제2 부화소 전극(182)과 연결되는 도 1 내지 도 4에 도시된 실시예와는 달리, 본 실시예에서는 드레인 전극(2166)이 제2 커플링 전극(2168) 및 제1 부화소 전극(2181)과 연결되고, 제1 커플링 전극(2125)이 제2 부화소 전극(2182)과 전기적으로 연결된다.
구체적으로, 드레인 전극(2166)은 제2 커플링 전극(2168)과 전기적으로 연결되고, 제2 커플링 전극(2168)과 제1 부화소 전극(2181)은 제2 패시베이션막(2174), 평탄화막(2173), 컬러 필터층(2171) 및 제1 패시베이션막(2171)을 관통하는 제1 컨택홀(2184)을 통하여 전기적으로 연결될 수 있다. 또한, 제1 커플링 전극(2125)과 제2 부화소 전극(2182)은 제2 패시베이션막(2174), 평탄화막(2173), 컬러 필터층(2171), 제1 패시베이션막(2171) 및 게이트 절연막(2130)을 관통하는 제2 컨택홀(2185)을 통하여 전기적으로 연결될 수 있다.
즉, 드레인 전극(2166)에 제공된 전압은 제2 커플링 전극(2168)을 통하여 제1 부화소 전극(2181)으로 직접적으로 제공될 수 있다. 동시에, 드레인 전극(2166)에 제공된 전압은 제2 커플링 전극(2168)을 통하여 제1 커플링 전극(2125)에 일정 비율이 유도될 수 있으며, 제1 커플링 전극(2125)에 유도된 전압은 제2 부화소 전극(2182)으로 제공될 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이고, 도 18은 도 17의 Ⅷ-Ⅷ'를 따라 절단한 단면도이다.
도 17 및 18을 참조하면 본 실시예에 따른 액정 표시 장치의 일 화소(3010)는, 도 14 내지 도 16에 도시된 실시예에 따른 액정 표시 장치의 일 화소(2010)와는 달리, 제2 커플링 전극(3168)이 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)과 중첩된다.
즉, 제2 커플링 전극(3168)은 제1 커플링 전극(3125)과 용량성으로 결합하여 커플링 커패시터(Cc)를 형성함과 동시에, 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)과 용량성으로 결합하여 상기 유지 커패시터를 형성할 수 있다.
또한, 제2 커플링 전극(3168)과 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)이 중첩되는 영역에서는 제2 패시베이션막(3174), 평탄화막(3173) 및 컬러 필터층(3172)의 전부 또는 일부를 관통하도록 형성되는 제1 오목 패턴(3186_p)이 배치될 수 있다. 이 때, 제1 오목 패턴(3186_p)은 이전 화소(3010_p)의 쉴딩 전극(3183_p)에 의하여 오버랩 될 수 있다.
이전 화소(3010_p)의 쉴딩 전극(3183_p)이 제1 오목 패턴(3186_p)을 오버랩하도록 배치되는 경우, 제1 커플링 전극(3125)은 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)과 용량성으로 결합하여 상기 유지 커패시터를 형성함과 동시에, 제1 커플링 전극(3125)은 이전 화소(3010_p)의 쉴딩 전극(3183_p)과 쉴딩 커패시터를 추가적으로 형성할 수도 있다.
또한, 제1 오목 패턴(3186_p)이 제1 베이스 기판(3110)이 배치된 방향으로 함몰된 정도가 클수록 제1 커플링 전극(3125)과 이전 화소(3010_p)의 쉴딩 전극(3183_p)간의 거리가 짧아져 상기 쉴딩 커패시터의 커패시턴스 값이 클 수 있다. 따라서, 제1 오목 패턴(3186_p)이 제1 베이스 기판(3110)이 배치된 방향으로 함몰된 정도를 조절하여 상기 쉴딩 커패시터의 커패시턴스 값을 조절할 수 있고, 이에 따라, 상기 유지 커패시터가 제1 부화소 전극(3181)에 미치는 영향력을 조절할 수 있다.
한편, 본 실시예의 경우 상기 유지 커패시터가 제1 부화소 전극(3181)에 충전된 전압의 급격한 강하를 방지할 뿐만 아니라, 제1 부화소 전극(3181)의 전압 충전률을 향상시킬 수도 있다. 이에 대한 더욱 구체적인 설명을 위하여 도 19 및 도 20이 참조된다.
도 19 및 도 20은 연속되는 두 프레임에서 도 17에 도시된 화소의 각 구성 요소에 인가되는 전압값을 나타낸 그래프이다.
액정 표시 장치는 표시 품질의 향상을 위하여 각각의 화소(3010)를 기준으로 매 프레임마다 공통 전압(Vcom)에 대한 극성을 변화시키도록 동작할 수 있다. 여기서, 제1 부화소 전압(Vpixel_h) 및 제2 부화소 전압(Vpixel_l)이 공통 전압(Vcom)보다 높은 값을 가지며 동작하는 경우 정극성이라 하며, 제1 부화소 전압(Vpixel_h) 및 제2 부화소 전압(Vpixel_l)이 공통 전압(Vcom)보다 낮은 값을 가지며 동작하는 경우를 부극성이라 한다.
도 19는 부극성에서 정극성으로 전환되어 동작하는 프레임에 대한 그래프이며, 도 20은 정극성에서 부극성으로 전환되어 동작하는 프레임에 대한 그래프이다.
먼저, 도 19를 참조하면, 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)에 게이트 신호(Vgate_n-1)가 제공됨에 따라, 상기 유지 커패시터의 영향으로 제2 커플링 전극(3168)의 전압이 상승하여, 제1 부화소 전극(3181)의 전압, 즉, 제1 부화소 전압(Vpixel_h)의 전압값이 상승한다. 동시에, 커플링 커패시터(Cc)의 영향으로 제1 커플링 전극(3125)의 전압도 상승하므로, 제2 부화소 전극(3182)의 전압, 즉, 제2 부화소 전압(Vpixel_l)의 전압값이 상승한다.
이후, 다음 행에 배치된 화소(3010)의 게이트 라인(3122)에 게이트 신호(Vgate_n)가 제공됨에 따라, 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)이 추가적으로 상승한다. 결과적으로, 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)은 두 번에 걸쳐 상승한다. 즉, 본격적으로 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)이 상승되기 이전에, 미리 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)을 일부 상승되므로, 해당 화소(3010)의 충전율이 증가될 수 있다.
다음으로, 도 20을 참조하면, 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)에 게이트 신호(Vgate_n-1)가 제공됨에 따라, 상기 유지 커패시터의 영향으로 제2 커플링 전극(3168)의 전압이 상승하여, 제1 부화소 전극(181)의 전압, 즉 제1 부화소 전압(Vpixel_h)이 상승한다. 동시에, 커플링 커패시터(Cc)의 영향으로 제1 커플링 전극(125)의 전압도 상승하므로, 제2 부화소 전극(182)의 전압, 즉, 제2 부화소 전압(Vpixel_h)이 상승한다. 여기까지는 도 19에 도시된 정극성 프레임의 경우와 동일할 수 있다.
이후, 다음 행에 배치된 화소(3010)의 게이트 라인(3122)에 게이트 신호(Vgate_n)가 제공됨에 따라, 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)이 급격히 감소한다. 데이터 신호(Vdata)의 전압값이 공통 전압(Vcom)보다 높은 정극성과는 달리, 부극성에서는 데이터 신호(Vdata)의 전압값이 공통 전압(Vcom)보다 낮도록 제공되기 때문이다.
이 때, 이전 행에 배치된 화소(3010_p)의 게이트 라인(3122_p)의 게이트 신호(Vgate_n-1)의 전압값이 급격히 낮아짐에 따라, 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)이 급격히 하강하는 킥백 현상이 발생할 수 있다. 즉, 이전 화소(3010_p)의 게이트 라인(3122_p)에 의한 영향으로 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)이 급격히 하강하는 동시에, 데이터 신호(Vdata)에 의한 영향으로 제1 부화소 전압(Vpixel_h)과 제2 부화소 전압(Vpixel_l)이 급격히 하강할 수 있다. 이들 두 요인에 의한 제1 부화소 전압(Vpixel_h) 및 제2 부화소 전압(Vpixel_l)의 변화 방향이 동일하므로, 해당 화소(3010)의 충전율이 증가될 수 있다.
도 21은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이며, 도 22는 도 21의 Ⅸ-Ⅸ'를 따라 절단한 단면도이다.
도 21 및 도 22를 참조하면, 도 1 내지 도 4에 도시된 실시예에 따른 액정 표시 장치의 일 화소(10)와는 달리, 본 실시예에 따른 액정 표시 장치의 일 화소(4010)는 유지 전극(4126)을 추가적으로 더 포함하며, 제1 컨택홀(4184)만을 포함하고, 제1 커플링 전극(4125)이 플로팅 상태인 특징을 갖는다.
구체적으로, 본 실시예에 따른 액정 표시 장치에서는 제1 커플링 전극(4125)은 표시 영역(4011) 내에서 제2 방향(D2)을 따라 연장되되, 별도로 전압을 제공받지 않으며 플로팅될 수 있다.
제2 커플링 전극(4168)은 제2 커플링 연장부(4168_2)와 제2 커플링 확장부(4168_1)를 포함한다.
제2 커플링 연장부(4168_2)는 표시 영역(4011) 내에서 제2 방향(D2)을 따라 연장될 수 있다. 또한, 비표시 영역(4012)에서는 드레인 전극(4166)과 전기적으로 연결됨과 동시에, 제2 패시베이션막(4174), 평탄화막(4173), 컬러 필터층(4172) 및 제1 패시베이션막(4171)을 관통하는 제1 컨택홀(4184)을 통하여 제1 부화소 전극(4181)과 전기적으로 연결될 수 있다.
제2 커플링 확장부(4168_1)는 비표시 영역(4012)에 배치되며 제2 부화소 전극(4182)과 용량성으로 결합될 수 있다. 본 실시예에서는 제2 커플링 확장부(4168_1)가 도 21의 도시를 기준으로 표시 영역(4011)의 상측에 배치되도록 예시하였다.
한편, 제1 커플링 전극(4125)은 제2 커플링 전극(4168)과 중첩되도록 배치될 수 있으나, 이전의 실시예들과는 달리 제2 커플링 전극(4168)과 용량성으로 결합되기 위함이 주 목적이 아닐 수 있다. 즉, 제1 커플링 전극(4125)으로부터 반사되거나 산란되는 빛이 사용자의 눈에 시인되어 나타나는 표시 품질의 저하를 방지하기 위함이 주 목적일 수 있다. 따라서, 제1 커플링 전극(4125)은 플로팅 상태일 수 있다. 특히, 전술한 바와 같이 공정 과정에 따라 제1 커플링 전극(4125)과 반도체층(4140)이 서로 접하여 중첩되도록 배치될 수 있는데, 반도체층(4140)에 의한 빛의 반사나 산란 정도가 제2 커플링 전극(4168)에 의한 빛의 반사나 산란 정도보다 클 수 있다. 이 경우 제1 커플링 전극(4125)은 더욱 효과적으로 표시 품질의 저하를 방지할 수 있다.
제2 부화소 전극(4182)은 표시 영역(4011) 이외에서 제2 커플링 확장부(4168_1)와 중첩되도록 배치되어, 제2 부화소 전극(4182)과 제2 커플링 전극(4168)이 용량성으로 결합될 수 있다. 즉, 제2 부화소 전극(4182)과 제2 커플링 확장부(4168_1)가 중첩되어 배치됨으로써 제2 부화소 전극(4182) 및 제2 커플링 전극(4168) 간에 커플링 커패시터(Cc)를 형성할 수 있고, 제1 부화소 전극(4181)과 제2 부화소 전극(4182)에 서로 다른 전압이 제공될 수 있다.
여기서, 제2 커플링 확장부(4168_1)와 제2 부화소 전극(4182)의 용량성 결합이 충분하기 위하여, 제2 패시베이션막(4174), 평탄화막(4173) 및 컬러 필터층(4171)의 전부 또는 일부를 관통하도록 형성되는 제2 오목 패턴(4186)을 포함할 수 있다. 제2 오목 패턴(4186)은 제2 부화소 전극(182)에 의하여 오버랩될 수 있다. 제2 부화소 전극(182)은 제2 오목 패턴(4186)으로 인하여 제2 커플링 확장부(4168_1)와 인접하여 배치될 수 있으며, 용량성 결합을 충분히 형성할 수 있다.
유지 전극(4126)은 대체로 제2 방향(D2)을 따라 연장되되, 제2 커플링 확장부(4168_1)와 중첩되도록 형성될 수 있다. 이에 따라, 유지 전극(4126)은 제2 커플링 전극(4168)과 상기 유지 커패시터를 형성할 수 있다. 결과적으로, 제2 커플링 전극(4168)은 유지 전극(4126)과 상기 유지 커패시터를 형성함과 동시에, 제2 부화소 전극(182)과 커플링 커패시터(Cc)도 형성할 수 있다.
도 23은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 일 화소의 레이아웃도이며, 도 24는 도 23의 Ⅹ-Ⅹ'를 따라 절단한 단면도이다.
도 23 및 24를 참조하면, 도 21 및 도 22에 도시된 실시예와는 달리, 제2 커플링 확장부(5168_1) 및 유지 전극(5126)이 도 21의 도시를 기준으로 표시 영역(5011)의 하측에 배치된다. 나아가, 제2 오목 패턴(5186) 또한 표시 영역(5011)의 하측에 배치된다.
이에 따라, 표시 영역(5011)을 제2 방향(D2)을 따라 가로질러 신호를 전달할 필요가 없으므로, 표시 영역(5011) 내에 제2 커플링 연장부(4168_2)가 형성되지 않도록 할 수 있다. 즉, 제2 커플링 연장부(4168_2)는 제1 컨택홀(5184)과 중첩되는 영역을 따라서만 배치될 수 있다. 이에 따라, 표시 영역(5011)에서 제2 커플링 전극(5168)에 의한 투과율의 감소가 최소화될 수 있다.
또한, 제2 커플링 연장부(4168_2)가 형성되지 않으므로, 제2 커플링 연장부(4168_2)로 인한 빛의 반사나 산란을 방지하기 위한 도 22에 도시된 실시예에 도시된 제1 커플링 전극(4125)도 형성되지 않을 수 있다. 따라서, 제2 커플링 전극(5168)의 하부에는 유지 전극(5126)이 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 화소
11: 표시 영역
12: 비표시 영역
125: 제1 커플링 전극
168: 제2 커플링 전극
181: 제1 부화소 전극
182: 제2 부화소 전극
184: 제1 컨택홀
185: 제2 컨택홀
D1: 제1 방향
D2: 제2 방향

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 커플링 전극;
    상기 제1 커플링 전극 상에 배치된 제1 절연막;
    상기 제1 절연막 상에 배치되며 상기 제1 커플링 전극과 용량성으로 결합된 제2 커플링 전극;
    상기 제2 커플링 전극 상에 배치된 제2 절연막; 및
    상기 제2 절연막 상에 배치되며 서로 전기적으로 절연된 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극을 포함하되,
    상기 제1 부화소 전극은 상기 제1 절연막 및 상기 제2 절연막을 관통하는 제1 컨택홀을 통하여 상기 제1 커플링 전극과 전기적으로 연결되고,
    상기 제2 부화소 전극은 상기 제2 절연막을 관통하는 제2 컨택홀을 통하여 상기 제2 커플링 전극과 전기적으로 연결된 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 제1 방향으로 연장된 게이트 라인,
    상기 제2 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인을 더 포함하는 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 기판 상에 배치되며, 입력 단자는 상기 데이터 라인과 연결되고, 출력 단자는 상기 제1 부화소 전극 및 상기 제1 커플링 전극과 연결되며, 제어 단자는 상기 게이트 라인과 연결된 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  4. 제3 항에 있어서,
    상기 박막 트랜지스터의 출력 단자, 상기 제1 커플링 전극 및 상기 제1 부화소 전극은 상기 제1 컨택홀을 통하여 서로 연결되는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 컨택홀은 상기 기판의 상부 표면으로부터 제1 높이를 갖는 제1 높이부 및 상기 제1 높이보다 낮은 제2 높이를 갖는 제2 높이부를 포함하되,
    상기 제1 높이부는 상기 제1 커플링 전극, 상기 박막 트랜지스터의 출력 단자 및 상기 제1 부화소 전극이 중첩되고,
    상기 제2 높이부는 상기 제1 커플링 전극 및 상기 제1 부화소 전극이 중첩된 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 높이부에서 상기 박막 트랜지스터의 출력 단자 및 상기 제1 부화소 전극이 서로 접촉하고,
    상기 제2 높이부에서 상기 제1 커플링 전극 및 상기 제1 부화소 전극이 서로 접촉하는 액정 표시 장치.
  7. 제3 항에 있어서,
    상기 게이트 라인 및 상기 제1 커플링 전극과 동일 층에 배치되며, 상기 게이트 라인 및 상기 제1 커플링 전극과 전기적으로 절연되고, 상기 박막 트랜지스터의 출력 단자와 용량성으로 결합된 유지 전극을 더 포함하는 액정 표시 장치.
  8. 제2 항에 있어서,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 제1 방향을 따라 서로 인접하여 배치된 액정 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 기판의 평면 시점에서 상기 화소 전극과 상기 게이트 라인 사이에 배치된 액정 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 컨택홀은 상기 제1 커플링 전극과 중첩하도록 배치된 액정 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 커플링 전극 및 상기 제2 커플링 전극은 상기 제2 부화소 전극과 중첩되지 않도록 배치된 액정 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은 동일 층에 배치되며, 서로 중첩되지 않도록 배치된 액정 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 부화소 전극은 제1 방향과 교차하는 제2 방향으로 연장된 제1 줄기 전극 및 상기 제1 줄기 전극으로부터 상기 제1 방향 및 상기 제2 방향에 비스듬하게 연장된 복수의 제1 가지 전극을 포함하고,
    상기 제2 부화소 전극은
    상기 제2 방향으로 연장된 제2 줄기 전극 및 제3 줄기 전극,
    상기 제1 방향으로 연장되며 상기 제2 줄기 전극 및 상기 제3 줄기 전극을 연결하는 제4 줄기 전극,
    상기 제2 줄기 전극, 상기 제3 줄기 전극 및 상기 제4 줄기 전극으로부터 상기 제1 방향 및 상기 제2 방향에 비스듬하게 연장된 복수의 제2 가지 전극을 포함하는 액정 표시 장치.
  14. 제1 항에 있어서,
    상기 기판 상에 상기 제1 커플링 전극, 상기 제2 커플링 전극, 상기 제1 부화소 전극, 상기 제2 부화소 전극, 상기 제1 컨택홀 및 상기 제2 컨택홀을 각각 하나씩 포함하는 복수의 화소가 정의되고,
    상기 화소는 실질적으로 광을 투과시키는 사각 모양의 표시 영역 및 상기 표시 영역 이외의 영역인 비표시 영역을 포함하고,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 비표시 영역에서 제1 방향을 따라 서로 인접하여 배치된 액정 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 커플링 전극과 동일 층에 배치되며 상기 제1 커플링 전극과 서로 분리되고 상기 제1 방향으로 연장된 신호 라인을 더 포함하되,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 기판의 평면 시점에서 상기 표시 영역과 상기 신호 라인 사이에 배치된 액정 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 커플링 전극 및 상기 제2 커플링 전극이 상기 표시 영역 내에서 중첩된 영역은 십자 모양인 액정 표시 장치.
  17. 기판;
    상기 기판 상에 배치된 제1 커플링 전극;
    상기 제1 커플링 전극 상에 배치된 제1 절연막;
    상기 제1 절연막 상에 배치되며 상기 제1 커플링 전극과 용량성으로 결합된 제2 커플링 전극;
    상기 제2 커플링 전극 상에 배치된 제2 절연막; 및
    상기 제2 절연막 상에 배치되며 서로 전기적으로 절연된 제1 부화소 전극 및 제2 부화소 전극을 포함하는 화소 전극을 포함하되,
    상기 제1 부화소 전극은 상기 제2 절연막을 관통하는 제1 컨택홀을 통하여 상기 제2 커플링 전극과 전기적으로 연결되고,
    상기 제2 부화소 전극은 상기 제1 절연막 및 상기 제2 절연막을 관통하는 제2 컨택홀을 통하여 상기 제1 커플링 전극과 전기적으로 연결된 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 제1 방향으로 연장된 게이트 라인,
    상기 제2 커플링 전극과 동일 층에 배치되며 상기 기판 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인, 및
    상기 기판 상에 배치되며, 입력 단자는 상기 데이터 라인과 연결되고, 출력 단자는 상기 제2 커플링 전극과 연결되며, 제어 단자는 상기 게이트 라인과 연결된 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  19. 제18 항에 있어서,
    상기 게이트 라인 및 상기 제1 커플링 전극과 동일 층에 배치되며, 상기 게이트 라인 및 상기 제1 커플링 전극과 전기적으로 절연되고, 상기 제2 커플링 전극과 용량성으로 결합된 유지 전극을 더 포함하는 액정 표시 장치.
  20. 제18 항에 있어서,
    상기 기판 상에 매트릭스 배열되는 복수의 화소가 정의되고,
    상기 박막 트랜지스터, 상기 제1 커플링 전극, 상기 제2 커플링 전극, 상기 제1 부화소 전극 및 상기 제2 부화소 전극은 각각의 화소마다 배치되되,
    상기 제2 커플링 전극은 이전 행의 상기 화소에 배치된 상기 박막 트랜지스터의 출력 단자와 연결된 상기 게이트 라인과 중첩되도록 연장된 액정 표시 장치.
KR1020160054772A 2016-05-03 2016-05-03 액정 표시 장치 KR102503719B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160054772A KR102503719B1 (ko) 2016-05-03 2016-05-03 액정 표시 장치
US15/346,424 US10222664B2 (en) 2016-05-03 2016-11-08 Liquid crystal display device
CN201710299362.9A CN107357095B (zh) 2016-05-03 2017-04-28 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160054772A KR102503719B1 (ko) 2016-05-03 2016-05-03 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20170125176A true KR20170125176A (ko) 2017-11-14
KR102503719B1 KR102503719B1 (ko) 2023-02-24

Family

ID=60243451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160054772A KR102503719B1 (ko) 2016-05-03 2016-05-03 액정 표시 장치

Country Status (3)

Country Link
US (1) US10222664B2 (ko)
KR (1) KR102503719B1 (ko)
CN (1) CN107357095B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11796873B2 (en) 2020-04-28 2023-10-24 Samsung Display Co., Ltd. Display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
US10796651B2 (en) * 2018-09-13 2020-10-06 Chongqing Hkc Optoelectronics Technology Co., Ltd. Driving method and device of display panel, and display device
TWI699751B (zh) * 2019-03-22 2020-07-21 友達光電股份有限公司 畫素結構、畫素矩陣、以及相關的驅動方法
KR20200135620A (ko) * 2019-05-23 2020-12-03 삼성디스플레이 주식회사 표시 장치
US11314132B2 (en) * 2019-12-11 2022-04-26 TCL China Star Optoelectrenics Technology Co., Ltd. Array substrate and display panel
CN111308808B (zh) * 2020-04-01 2021-05-07 深圳市华星光电半导体显示技术有限公司 像素电极及液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060062161A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150109538A (ko) * 2014-03-19 2015-10-02 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002889A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR101100878B1 (ko) 2004-07-07 2012-01-02 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101133760B1 (ko) * 2005-01-17 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
CN102132202A (zh) 2008-08-27 2011-07-20 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
US8218111B2 (en) * 2008-11-13 2012-07-10 Samsung Electronics Co., Ltd. Display device and method for manufacturing the same
CN101441379B (zh) * 2008-11-17 2010-06-09 上海广电光电子有限公司 多畴垂直取向型液晶显示装置及其制造方法
KR101545639B1 (ko) 2008-12-12 2015-08-20 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 액정표시장치
TWI423391B (zh) * 2010-07-08 2014-01-11 Au Optronics Corp 共通線結構與顯示面板及其製作方法
KR101769585B1 (ko) * 2010-08-10 2017-08-21 삼성디스플레이 주식회사 액정표시패널
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102314032B (zh) * 2011-08-16 2014-07-09 深圳市华星光电技术有限公司 一种液晶显示装置
KR101863759B1 (ko) 2011-09-29 2018-06-04 삼성디스플레이 주식회사 액정 표시 장치
KR102149344B1 (ko) 2014-02-25 2020-08-31 삼성디스플레이 주식회사 액정 표시 장치
KR102160112B1 (ko) 2014-03-06 2020-09-28 삼성디스플레이 주식회사 액정 표시 장치
KR20150114638A (ko) 2014-04-01 2015-10-13 삼성디스플레이 주식회사 액정 표시 장치
KR102196451B1 (ko) * 2014-06-20 2020-12-30 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060062161A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150109538A (ko) * 2014-03-19 2015-10-02 삼성디스플레이 주식회사 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11796873B2 (en) 2020-04-28 2023-10-24 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US10222664B2 (en) 2019-03-05
CN107357095A (zh) 2017-11-17
US20170322468A1 (en) 2017-11-09
CN107357095B (zh) 2022-09-30
KR102503719B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
KR102601448B1 (ko) 액정 표시 장치
KR102473098B1 (ko) 액정 표시 장치
KR102503719B1 (ko) 액정 표시 장치
KR102423536B1 (ko) 액정 표시 장치
US20070058123A1 (en) Liquid crystal display
US20170184932A1 (en) Liquid crystal display device
KR102599255B1 (ko) 액정 표시 장치
KR20060114921A (ko) 액정 표시 장치
CN110007530B (zh) 液晶显示装置
US9299726B2 (en) Display device having an overlapping low reflection conductive line
KR102502218B1 (ko) 액정 표시 장치 및 액정 표시 장치 제조방법
KR102593756B1 (ko) 액정 표시 장치
US10133130B2 (en) Liquid crystal display device
KR20170052730A (ko) 액정 표시 장치
KR102426618B1 (ko) 액정 표시 장치
KR102549908B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant