KR20170120406A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170120406A
KR20170120406A KR1020160048855A KR20160048855A KR20170120406A KR 20170120406 A KR20170120406 A KR 20170120406A KR 1020160048855 A KR1020160048855 A KR 1020160048855A KR 20160048855 A KR20160048855 A KR 20160048855A KR 20170120406 A KR20170120406 A KR 20170120406A
Authority
KR
South Korea
Prior art keywords
strobe signal
internal
level
signals
signal
Prior art date
Application number
KR1020160048855A
Other languages
English (en)
Other versions
KR102485486B1 (ko
Inventor
조선기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160048855A priority Critical patent/KR102485486B1/ko
Priority to US15/232,196 priority patent/US9773530B1/en
Publication of KR20170120406A publication Critical patent/KR20170120406A/ko
Application granted granted Critical
Publication of KR102485486B1 publication Critical patent/KR102485486B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 제1 및 제2 테스트신호를 출력하고, 제1 및 제2 스트로브신호를 출력하며, 데이터를 입출력하는 제1 반도체장치 및 상기 제1 및 제2 테스트신호에 응답하여 제1 구간 동안 상기 제1 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호의 스윙폭을 조절하며, 상기 제2 구간 동안 상기 제1 스트로브신호와 상기 제2 스트로브신호를 비교하여 생성되는 내부스트로브신호에 동기되어 상기 데이터를 입출력하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 차동 신호 간의 전위차 역전현상을 방지할 수 있는 반도체장치 및 반도체시스템에 관한 것이다.
일반적으로, DRAM을 비롯한 반도체장치는 라이트동작 시 칩셋(예: 컨트롤러)으로부터 데이터를 입력받아 저장하고, 리드동작 시 칩셋으로 저장된 데이터를 출력한다. 한편, 동기식 반도체장치는 칩셋과 메모리가 모두 시스템 클럭(clock)에 의해 동기되어 동작한다. 그런데 칩셋으로부터 메모리로 데이터를 출력할 때 데이터와 시스템 클럭의 로딩(loading)과 궤적(trace)이 서로 상이하고, 시스템 클럭과 다수의 메모리 간의 위치 차이에 의해 데이터와 시스템 클럭간에 스큐(skew)가 발생한다.
이러한 데이터와 시스템 클럭간의 스큐를 줄이기 위하여 칩셋에서 메모리로 데이터를 출력할 때 데이터와 함께 데이터 스트로브 신호(DQS)를 함께 출력한다. 데이터 스트로브 신호(DQS)는 일명 에코 클럭(echo clock)이라 불리며, 데이터와 동일한 로딩과 궤적을 가지기 때문에 메모리 측에서 이 신호를 이용하여 데이터를 스트로빙하면 시스템 클럭과 메모리 간의 위치 차이에 의해 발생하는 스큐를 최소화할 수 있다.
본 발명은 차동 신호인 스트로브신호가 토글링하지 않는 구간 동안 스트로브신호 중 어느 하나의 레벨을 기 설정레벨로 조절하고, 스트로브신호가 토글링하는 구간 동안 스트로브신호 중 어느 하나의 스윙폭을 조절함으로써 스트로브신호 간의 전위차 역전현상을 방지할 수 있는 반도체장치 및 반도체시스템을 제공한다.
또한, 본 발명은 전위차 역전현상이 방지된 차동 신호인 스트로브신호로부터 생성되는 내부스트로브신호에 동기되어 데이터를 입출력함으로써 데이터의 신뢰성을 확보할 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 제1 및 제2 테스트신호를 출력하고, 제1 및 제2 스트로브신호를 출력하며, 데이터를 입출력하는 제1 반도체장치 및 상기 제1 및 제2 테스트신호에 응답하여 제1 구간 동안 상기 제1 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호의 스윙폭을 조절하며, 상기 제2 구간 동안 상기 제1 스트로브신호와 상기 제2 스트로브신호를 비교하여 생성되는 내부스트로브신호에 동기되어 상기 데이터를 입출력하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 제1 내지 제4 스위치신호에 응답하여 제1 구간 동안 제1 스트로브신호의 레벨을 기 설정된 레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호와 제2 스트로브신호를 비교하여 내부스트로브신호를 생성하는 내부스트로브신호생성회로 및 상기 내부스트로브신호에 동기되어 데이터를 래치하여 내부데이터를 생성하거나, 상기 내부데이터를 래치하여 상기 데이터로 출력하는 입출력회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 제1 및 제2 테스트신호로부터 생성되는 제1 내지 제4 스위칭신호에 응답하여 제1 구간 동안 제1 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호의 스윙폭을 조절하며, 상기 제2 구간 동안 상기 제1 스트로브신호와 제2 스트로브신호를 비교하여 생성되는 제1 내부스트로브신호에 동기되어 데이터를 입출력하는 제1 반도체장치 및 상기 제1 내지 제4 스위칭신호에 응답하여 제3 구간 동안 제3 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제4 구간 동안 상기 제3 스트로브신호의 스윙폭을 조절하며, 상기 제4 구간 동안 상기 제3 스트로브신호와 상기 제4 스트로브신호를 비교하여 생성되는 제2 내부스트로브신호에 동기되어 상기 데이터를 입출력하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 차동 신호인 스트로브신호가 토글링하지 않는 구간 동안 스트로브신호 중 어느 하나의 레벨을 기 설정레벨로 조절하고, 스트로브신호가 토글링하는 구간 동안 스트로브신호 중 어느 하나의 스윙폭을 조절함으로써 스트로브신호 간의 전위차 역전현상을 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 전위차 역전현상이 방지된 차동 신호인 스트로브신호로부터 생성되는 내부스트로브신호에 동기되어 데이터를 입출력함으로써 데이터의 신뢰성을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2 및 도 3은 도 1에 도시된 반도체시스템에 포함된 스위치신호생성회로의 동작을 설명하기 위한 표이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 내부스트로브신호생성회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 5는 도 4에 도시된 내부스트로브신호생성회로에 포함된 스윙폭제어회로의 일 실시예에 따른 회로도이다.
도 6은 도1 내지 도 5에 도시된 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 8은 도 7에 도시된 본 발명의 다른 실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 1 내지 도 8에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 스위치신호생성회로(10), 내부스트로브신호생성회로(20), 입출력회로(30) 및 내부회로(40)를 포함할 수 있다.
제1 반도체장치(1)는 제1 내지 제4 테스트신호(TM<1:4>), 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)를 출력할 수 있다. 제1 반도체장치(1)는 데이터(DQ)를 입출력할 수 있다. 제1 내지 제4 테스트신호(TM<1:4>)는 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 레벨 및 스윙폭을 설정하기 위한 신호로 설정될 수 있다. 제1 및 제2 테스트신호(TM<1:2>)는 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 로직하이레벨의 상한값을 설정하기 위한 신호로 설정될 수 있다. 제3 및 제4 테스트신호(TM<3:4>)는 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 로직로우레벨의 하한값을 설정하는 신호로 설정될 수 있다. 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)는 제1 구간 동안 토글링되지 않고, 제2 구간 동안 토글링되는 신호로 설정될 수 있다. 제1 구간은 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 토글링되지 않는 구간으로 설정되고, 제2 구간은 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 토글링되는 구간으로 설정될 수 있다. 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)는 제2 구간 동안 서로 위상이 반대인 신호로 설정될 수 있다. 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 출력되는 라인은 데이터(DQ)가 입출력되는 라인과 로딩(loading) 및 궤적(trace)이 동일하게 설정될 수 있다. 한편, 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 레벨 및 스윙폭을 조절하는 동작은 후술하는 구성을 통해 설명하도록 한다.
스위치신호생성회로(10)는 제1 내지 제4 테스트신호(TM<1:4>)를 디코딩하여 제1 내지 제8 스위치신호(SW<1:8>)를 생성할 수 있다. 스위치신호생성회로(10)는 실시예에 따라 일반적인 디코더로 구현될 수 있다.
내부스트로브신호생성회로(20)는 제1 내지 제8 스위치신호(SW<1:8>)에 응답하여 제1 구간 동안 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 레벨을 기 설정된 레벨로 조절할 수 있다. 내부스트로브신호생성회로(20)는 제1 내지 제8 스위치신호(SW<1:8>)에 응답하여 제2 구간 동안 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 스윙폭을 조절할 수 있다. 내부스트로브신호생성회로(20)는 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)를 비교하여 내부스트로브신호(IDQS)를 생성할 수 있다.
입출력회로(30)는 라이트동작 시 내부스트로브신호(IDQS)에 동기되어 데이터(DQ)를 래치하여 내부데이터(ID)를 생성하고, 리드동작 시 내부스트로브신호(IDQS)에 동기되어 내부데이터(ID)를 래치하여 데이터(DQ)로 출력할 수 있다.
내부회로(40)는 라이트동작 시 내부데이터(ID)를 저장할 수 있다. 내부회로(40)는 리드동작 시 내부데이터(ID)를 출력할 수 있다. 내부회로(40)는 일반적인 메모리회로로 구현될 수 있다.
이와 같이 구성되는 제2 반도체장치(2)는 제1 내지 제4 테스트신호(TM<1:4>)에 응답하여 제1 구간 동안 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 레벨을 기 설정레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호(DQS) 또는 제2 스트로브신호(DQSB)의 스윙폭을 조절하며, 제2 구간 동안 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)를 비교하여 생성되는 내부스트로브신호(IDQS)에 동기되어 데이터(DQ)를 입출력할 수 있다.
좀 더 구체적으로 도 2를 참고하여 스위치신호생성회로(10)가 제1 및 제2 테스트신호(TM<1:2>)를 디코딩하여 제1 내지 제4 스위치신호(SW<1:4>)를 생성하는 동작을 설명하면 다음과 같다.
스위치신호생성회로(10)는 제1 테스트신호(TM<1>)가 로직로우레벨(L)이고, 제2 테스트신호(TM<2>)가 로직로우레벨(L)인 경우 로직하이레벨(H)의 제1 스위치신호(SW<1>), 로직로우레벨(L)의 제2 스위치신호(SW<2>), 로직로우레벨(L)의 제3 스위치신호(SW<3>) 및 로직로우레벨(L)의 제4 스위치신호(SW<4>)를 생성할 수 있다.
스위치신호생성회로(10)는 제1 테스트신호(TM<1>)가 로직하이레벨(H)이고, 제2 테스트신호(TM<2>)가 로직로우레벨(L)인 경우 로직하이레벨(H)의 제1 스위치신호(SW<1>), 로직하이레벨(H)의 제2 스위치신호(SW<2>), 로직로우레벨(L)의 제3 스위치신호(SW<3>) 및 로직로우레벨(L)의 제4 스위치신호(SW<4>)를 생성할 수 있다.
스위치신호생성회로(10)는 제1 테스트신호(TM<1>)가 로직로우레벨(L)이고, 제2 테스트신호(TM<2>)가 로직하이레벨(H)인 경우 로직하이레벨(H)의 제1 스위치신호(SW<1>), 로직하이레벨(H)의 제2 스위치신호(SW<2>), 로직하이레벨(H)의 제3 스위치신호(SW<3>) 및 로직로우레벨(L)의 제4 스위치신호(SW<4>)를 생성할 수 있다.
스위치신호생성회로(10)는 제1 테스트신호(TM<1>)가 로직하이레벨(H)이고, 제2 테스트신호(TM<2>)가 로직하이레벨(H)인 경우 로직하이레벨(H)의 제1 스위치신호(SW<1>), 로직하이레벨(H)의 제2 스위치신호(SW<2>), 로직하이레벨(H)의 제3 스위치신호(SW<3>) 및 로직하이레벨(H)의 제4 스위치신호(SW<4>)를 생성할 수 있다.
좀 더 구체적으로 도 3을 참고하여 스위치신호생성회로(10)가 제3 및 제4 테스트신호(TM<3:4>)를 디코딩하여 제5 내지 제8 스위치신호(SW<5:8>)를 생성하는 동작을 설명하면 다음과 같다.
스위치신호생성회로(10)는 제3 테스트신호(TM<3>)가 로직로우레벨(L)이고, 제4 테스트신호(TM<4>)가 로직로우레벨(L)인 경우 로직하이레벨(H)의 제5 스위치신호(SW<5>), 로직로우레벨(L)의 제6 스위치신호(SW<6>), 로직로우레벨(L)의 제7 스위치신호(SW<7>) 및 로직로우레벨(L)의 제8 스위치신호(SW<8>)를 생성할 수 있다.
스위치신호생성회로(10)는 제3 테스트신호(TM<3>)가 로직하이레벨(H)이고, 제4 테스트신호(TM<4>)가 로직로우레벨(L)인 경우 로직하이레벨(H)의 제5 스위치신호(SW<5>), 로직하이레벨(H)의 제6 스위치신호(SW<6>), 로직로우레벨(L)의 제7 스위치신호(SW<7>) 및 로직로우레벨(L)의 제8 스위치신호(SW<8>)를 생성할 수 있다.
스위치신호생성회로(10)는 제3 테스트신호(TM<3>)가 로직로우레벨(L)이고, 제4 테스트신호(TM<4>)가 로직하이레벨(H)인 경우 로직하이레벨(H)의 제5 스위치신호(SW<5>), 로직하이레벨(H)의 제6 스위치신호(SW<6>), 로직하이레벨(H)의 제7 스위치신호(SW<7>) 및 로직로우레벨(L)의 제8 스위치신호(SW<8>)를 생성할 수 있다.
스위치신호생성회로(10)는 제3 테스트신호(TM<3>)가 로직하이레벨(H)이고, 제4 테스트신호(TM<4>)가 로직하이레벨(H)인 경우 로직하이레벨(H)의 제5 스위치신호(SW<5>), 로직하이레벨(H)의 제6 스위치신호(SW<6>), 로직하이레벨(H)의 제7 스위치신호(SW<7>) 및 로직하이레벨(H)의 제8 스위치신호(SW<8>)를 생성할 수 있다.
도 4를 참고하면 본 발명의 일 실시예에 따른 내부스트로브신호생성회로(20)는 스윙폭제어회로(210) 및 비교회로(220)를 포함할 수 있다.
스윙폭제어회로(210)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제2 스트로브신호(DQSB)의 레벨 및 스윙폭을 조절할 수 있다. 여기서, 스윙폭제어회로(210)는 실시예에 따라 제1 스트로브신호(DQS)의 레벨 및 스윙폭을 조절하도록 구현될 수 있다.
비교회로(220)는 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)를 비교하여 내부스트로브신호(IDQS)를 생성할 수 있다. 비교회로(220)는 일반적인 비교기로 구현되어 있지만 실시예에 따라 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)를 비교하여 내부스트로브신호(IDQS)를 생성하는 다양한 회로로 구현될 수 있다.
도 5를 참고하면 본 발명의 일 실시예에 따른 스윙폭제어회로(210)는 제1 레벨조절회로(211) 및 제2 레벨조절회로(212)를 포함할 수 있다.
제1 레벨조절회로(211)는 제2 스트로브신호(DQSB)가 인가되는 내부노드(nd20)와 제1 노드(nd21) 사이에 전기적으로 연결되는 제1 저항(R1), 제1 노드(nd21)와 전원전압(VDD) 사이에 전기적으로 연결되어 제1 스위치신호(SW<1>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제1 스위치(SW1), 내부노드(nd20)와 제2 노드(nd22) 사이에 전기적으로 연결되는 제2 저항(R2), 제2 노드(nd22)와 전원전압(VDD) 사이에 전기적으로 연결되어 제2 스위치신호(SW<2>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제2 스위치(SW2), 내부노드(nd20)와 제3 노드(nd23) 사이에 전기적으로 연결되는 제3 저항(R3), 제3 노드(nd23)와 전원전압(VDD) 사이에 전기적으로 연결되어 제3 스위치신호(SW<3>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제3 스위치(SW3), 내부노드(nd20)와 제4 노드(nd24) 사이에 전기적으로 연결되는 제4 저항(R4) 및 제4 노드(nd24)와 전원전압(VDD) 사이에 전기적으로 연결되어 제4 스위치신호(SW<4>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제4 스위치(SW4)를 포함할 수 있다.
이와 같이 구성되는 제1 레벨조절회로(211)는 제1 내지 제4 스위치신호(SW<1:4>)의 조합에 따라 전원전압(VDD)과 내부노드(nd20) 사이에 병렬로 연결되는 제1 내지 제4 저항(R1~R4)을 선택적으로 연결하여 제1 저항값을 조절할 수 있다. 제1 저항값은 전원전압(VDD)과 내부노드(nd20) 사이의 저항값으로 설정될 수 있다. 제1 레벨조절회로(211)는 제1 내지 제4 스위치신호(SW<1:4>)의 조합에 따라 설정되는 제1 저항값에 따라 제2 스트로브신호(DQSB)의 로직하이레벨에 대한 상한값을 설정할 수 있다.
제2 레벨조절회로(212)는 제2 스트로브신호(DQSB)가 인가되는 내부노드(nd20)와 제5 노드(nd25) 사이에 전기적으로 연결되는 제5 저항(R5), 제5 노드(nd25)와 접지전압(VSS) 사이에 전기적으로 연결되어 제5 스위치신호(SW<5>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제5 스위치(SW5), 내부노드(nd20)와 제6 노드(nd26) 사이에 전기적으로 연결되는 제6 저항(R6), 제6 노드(nd26)와 접지전압(VSS) 사이에 전기적으로 연결되어 제6 스위치신호(SW<6>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제6 스위치(SW6), 내부노드(nd20)와 제7 노드(nd27) 사이에 전기적으로 연결되는 제7 저항(R7), 제7 노드(nd27)와 접지전압(VSS) 사이에 전기적으로 연결되어 제7 스위치신호(SW<7>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제7 스위치(SW7), 내부노드(nd20)와 제8 노드(nd28) 사이에 전기적으로 연결되는 제8 저항(R8) 및 제8 노드(nd28)와 접지전압(VSS) 사이에 전기적으로 연결되어 제8 스위치신호(SW<8>)가 로직하이레벨로 인에이블되는 경우 턴온되는 제8 스위치(SW8)를 포함할 수 있다.
이와 같이 구성되는 제2 레벨조절회로(212)는 제5 내지 제8 스위치신호(SW<5:8>)의 조합에 따라 내부노드(nd20)와 접지전압(VSS) 사이에 병렬로 연결되는 제5 내지 제8 저항(R5~R8)을 선택적으로 연결하여 제2 저항값을 조절할 수 있다. 제2 저항값은 내부노드(nd20)와 접지전압(VSS) 사이의 저항값으로 설정될 수 있다. 제2 레벨조절회로(212)는 제5 내지 제8 스위치신호(SW<5:8>)의 조합에 따라 설정되는 제2 저항값에 따라 제2 스트로브신호(DQSB)의 로직로우레벨에 대한 하한값을 설정할 수 있다.
이와 같이 구성되는 스윙폭조절회로(211)는 제1 구간 동안 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 설정되는 제1 및 제2 저항값에 따라 제2 스트로브신호(DQSB)의 레벨을 전원전압(VDD)과 접지전압(VSS) 사이의 기 설정레벨로 조절할 수 있다. 스윙폭조절회로(211)는 제2 구간 동안 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 설정되는 제1 및 제2 저항값에 따라 기 설정레벨과 전원전압(VDD) 사이의 스윙폭을 갖는 제2 스트로브신호(DQSB)를 생성할 수 있다. 기 설정된 레벨은 제1 저항값과 제2 저항값에 의해 전원전압(VDD)이 전압 분배되어 생성될 수 있다. 또한, 제2 스트로브신호(DQSB)의 스윙폭은 제1 스트로브신호(DQS)의 스윙폭보다 작은 스윙폭을 갖도록 생성될 수 있다.
도 6을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 라이트동작에서 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 토글링되지 않는 제1 구간과 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 토글링되는 제2 구간을 나누어 설명하되, 제1 구간에서 노이즈에 의해 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)의 레벨이 변화하는 경우를 설명하면 다음과 같다.
우선, 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 토글링되지 않는 제1 구간을 설명하면 다음과 같다.
설명에 앞서 제1 구간은 도 6에 도시된 T1 시점으로부터 T4 시점까지의 구간(P1)으로 설정될 수 있다.
제1 반도체장치(1)는 제1 내지 제4 테스트신호(TM<1:4>), 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)를 출력한다. 여기서, 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)는 제1 구간(P1)동안 접지전압(VSS) 레벨로 출력된다.
스위치신호생성회로(10)는 제1 내지 제4 테스트신호(TM<1:4>)를 디코딩하여 제1 내지 제8 스위치신호(SW<1:8>)를 생성한다.
내부스트로브신호생성회로(20)의 스윙폭제어회로(210)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제2 스트로브신호(DQSB)의 레벨을 기 설정된 레벨로 조절할 수 있다. 여기서, 기 설정된 레벨은 조절된 저항값에 의해 접지전압(VSS)과 전원전압(VDD) 사이의 레벨로 설정된다.
여기서, T2 시점과 T3 시점 사이에 노이즈에 의해 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)의 레벨이 변화하는 경우에도 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)의 전위차 역전현상을 방지할 수 있다.
내부스트로브신호생성회로(20)의 비교회로(220)는 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)를 비교하여 로직로우레벨의 내부스트로브신호(IDQS)를 생성한다.
다음으로, 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)가 토글링되는 제2 구간을 설명하면 다음과 같다.
설명에 앞서 제2 구간은 도 6에 도시된 T4 시점으로부터 T5 시점까지의 구간(P2)으로 설정될 수 있다.
제1 반도체장치(1)는 제1 내지 제4 테스트신호(TM<1:4>), 제1 스트로브신호(DQS), 제2 스트로브신호(DQSB) 및 데이터(DQ)를 출력한다. 여기서, 제1 스트로브신호(DQS) 및 제2 스트로브신호(DQSB)는 제2 구간(P2)동안 토글링되는 신호로 출력된다.
스위치신호생성회로(10)는 제1 내지 제4 테스트신호(TM<1:4>)를 디코딩하여 제1 내지 제8 스위치신호(SW<1:8>)를 생성한다.
내부스트로브신호생성회로(20)의 스윙폭제어회로(210)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제2 스트로브신호(DQSB)의 스윙폭을 조절한다. 여기서, 제2 스트로브신호(DQSB)의 스윙폭은 앞서 제1 구간(P1)에서 제2 스트로브신호(DQSB)의 레벨인 기 설정된 레벨과 전원전압(VDD) 사이의 레벨로 설정된다. 제2 스트로브신호(DQSB)의 스윙폭은 제1 스트로브신호(DQS)의 스윙폭보다 작은 스윙폭을 갖도록 생성된다.
내부스트로브신호생성회로(20)의 비교회로(220)는 제1 스트로브신호(DQS)와 제2 스트로브신호(DQSB)를 비교하여 토글링하는 내부스트로브신호(IDQS)를 생성한다.
입출력회로(30)는 내부스트로브신호(IDQS)에 동기되어 데이터(DQ)를 래치하고, 래치된 데이터(DQ)를 내부데이터(ID)로 출력한다.
내부회로(40)는 내부데이터(ID)를 저장한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체시스템은 차동 신호인 스트로브신호가 토글링하지 않는 구간 동안 스트로브신호 중 어느 하나의 레벨을 기 설정레벨로 조절하고, 스트로브신호가 토글링하는 구간 동안 스트로브신호 중 어느 하나의 스윙폭을 조절함으로써 스트로브신호 간의 전위차 역전현상을 방지할 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체시스템은 전위차역전 현상이 방지된 차동 신호인 스트로브신호로부터 생성되는 내부스트로브신호에 동기되어 데이터를 입출력함으로써 데이터의 신뢰성을 확보할 수 있다.
도 7에 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체시스템은 제3 반도체장치(3) 및 제4 반도체장치(4)를 포함할 수 있다. 제3 반도체장치(3)는 스위치신호생성회로(50), 제1 내부스트로브신호생성회로(60) 및 제1 입출력회로(70)를 포함할 수 있다. 제4 반도체장치(4)는 제2 내부스트로브신호생성회로(80) 및 제2 입출력회로(90)를 포함할 수 있다.
스위치신호생성회로(50)는 제1 내지 제4 테스트신호(TM<1:4>)를 디코딩하여 제1 내지 제8 스위치신호(SW<1:8>)를 생성할 수 있다. 제1 내지 제4 테스트신호(TM<1:4>)는 제1 스트로브신호(DQS<1>) 또는 제2 스트로브신호(DQSB<1>)의 레벨 및 스윙폭을 설정하기 위한 신호로 설정될 수 있다. 제1 및 제2 테스트신호(TM<1:2>)는 제1 스트로브신호(DQS<1>) 또는 제2 스트로브신호(DQSB<1>)의 로직하이레벨의 상한값을 설정하기 위한 신호로 설정될 수 있다. 제3 및 제4 테스트신호(TM<3:4>)는 제1 스트로브신호(DQS<1>) 또는 제2 스트로브신호(DQSB<1>)의 로직로우레벨의 하한값을 설정하는 신호로 설정될 수 있다. 스위치신호생성회로(50)는 도 1에 도시된 스위치신호생성회로(10)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제1 내부스트로브신호생성회로(60)는 제1 내지 제8 스위치신호(SW<1:8>)에 응답하여 제1 구간 동안 제1 스트로브신호(DQS<1>) 또는 제2 스트로브신호(DQSB<1>)의 레벨을 기 설정된 레벨로 조절할 수 있다. 제1 내부스트로브신호생성회로(60)는 제1 내지 제8 스위치신호(SW<1:8>)에 응답하여 제2 구간 동안 제1 스트로브신호(DQS<1>) 또는 제2 스트로브신호(DQSB<1>)의 스윙폭을 조절할 수 있다. 제1 내부스트로브신호생성회로(60)는 제1 스트로브신호(DQS<1>)와 제2 스트로브신호(DQSB<1>)를 비교하여 제1 내부스트로브신호(IDQS<1>)를 생성할 수 있다. 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)는 제1 구간 동안 토글링되지 않고, 제2 구간 동안 토글링되는 신호로 설정될 수 있다. 제1 구간은 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)가 토글링되지 않는 구간으로 설정되고, 제2 구간은 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)가 토글링되는 구간으로 설정될 수 있다. 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)는 제2 구간 동안 서로 위상이 반대인 신호로 설정될 수 있다. 제1 내부스트로브신호생성회로(60)는 도 1에 도시된 내부스트로브신호생성회로(20)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제1 입출력회로(70)는 제3 반도체장치(3)의 라이트동작 시 제1 내부스트로브신호(IDQS<1>)에 동기되어 데이터(DQ)를 래치하여 제1 내부데이터(ID<1>)를 생성할 수 있다. 제1 입출력회로(70)는 제3 반도체장치(3)의 리드동작 시 제1 내부스트로브신호(IDQS<1>)에 동기되어 제1 내부데이터(ID<1>)를 래치하여 데이터(DQ)로 출력할 수 있다. 제1 입출력회로(70)는 도 1에 도시된 입출력회로(30)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제2 내부스트로브신호생성회로(80)는 제1 내지 제8 스위치신호(SW<1:8>)에 응답하여 제1 구간 동안 제3 스트로브신호(DQS<2>) 또는 제4 스트로브신호(DQSB<2>)의 레벨을 기 설정된 레벨로 조절할 수 있다. 제2 내부스트로브신호생성회로(80)는 제1 내지 제8 스위치신호(SW<1:8>)에 응답하여 제2 구간 동안 제3 스트로브신호(DQS<2>) 또는 제4 스트로브신호(DQSB<2>)의 스윙폭을 조절할 수 있다. 제2 내부스트로브신호생성회로(80)는 제3 스트로브신호(DQS<2>)와 제4 스트로브신호(DQSB<2>)를 비교하여 제2 내부스트로브신호(IDQS<2>)를 생성할 수 있다. 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)는 제1 구간 동안 토글링되지 않고, 제2 구간 동안 토글링되는 신호로 설정될 수 있다. 제1 구간은 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)가 토글링되지 않는 구간으로 설정되고, 제2 구간은 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)가 토글링되는 구간으로 설정될 수 있다. 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)는 제2 구간 동안 서로 위상이 반대인 신호로 설정될 수 있다. 제2 내부스트로브신호생성회로(80)는 도 1에 도시된 내부스트로브신호생성회로(20)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
제2 입출력회로(90)는 제4 반도체장치(4)의 라이트동작 시 제2 내부스트로브신호(IDQS<2>)에 동기되어 데이터(DQ)를 래치하여 제2 내부데이터(ID<2>)를 생성할 수 있다. 제2 입출력회로(90)는 제4 반도체장치(4)의 리드동작 시 제2 내부스트로브신호(IDQS<2>)에 동기되어 제2 내부데이터(ID<2>)를 래치하여 데이터(DQ)로 출력할 수 있다. 제2 입출력회로(90)는 도 1에 도시된 입출력회로(30)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
도 8을 참고하여 본 발명의 다른 실시예에 따른 반도체시스템의 동작에서 있어서, 제3 반도체장치(3)가 리드동작을 수행하고 제4 반도체장치(4)가 라이트동작을 수행하는 경우를 예를 들어 설명하되, 제1 내지 제4 스트로브신호(DQS<1>,DQSB<1>,DQS<2>,DQSB<2>)가 토글링되지 않는 제1 구간과 제1 내지 제4 스트로브신호(DQS<1>,DQSB<1>,DQS<2>,DQSB<2>)가 토글링되는 제2 구간을 나누어 설명하면 다음과 같다. 한편, 제1 구간에서 노이즈에 의해 제1 내지 제4 스트로브신호(DQS<1>,DQSB<1>,DQS<2>,DQSB<2>)의 레벨이 변화하는 경우를 예를 들어 설명하면 다음과 같다.
우선, 제1 내지 제4 스트로브신호(DQS<1>,DQSB<1>,DQS<2>,DQSB<2>)가 토글링되지 않는 제1 구간을 설명하면 다음과 같다. 제1 구간은 앞서 본 발명의 다른 실시예인 도 7에 설명한 제1 구간 및 제3 구간으로 설정될 수 있다.
설명에 앞서 제1 구간은 도 8에 도시된 T11 시점으로부터 T14 시점까지의 구간(P11)으로 설정될 수 있다.
제3 반도체장치(3)는 리드동작에 진입하여 제1 내지 제4 테스트신호(TM<1:4>), 제1 및 제2 스트로브신호(DQS<1>,DQSB<1>)와 제1 내부데이터(ID<1>)를 생성한다. 여기서, 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)는 제1 구간(P11)동안 접지전압(VSS) 레벨로 생성된다.
스위치신호생성회로(50)는 제1 내지 제4 테스트신호(TM<1:4>)를 디코딩하여 제1 내지 제8 스위치신호(SW<1:8>)를 생성한다.
제1 내부스트로브신호생성회로(60)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제2 스트로브신호(DQSB<1>)의 레벨을 기 설정된 레벨로 조절할 수 있다. 여기서, 기 설정된 레벨은 조절된 저항값에 의해 접지전압(VSS)과 전원전압(VDD) 사이의 레벨로 설정된다.
여기서, T12 시점과 T13 시점 사이에 노이즈에 의해 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)의 레벨이 변화하는 경우에도 제1 스트로브신호(DQS<1>)와 제2 스트로브신호(DQSB<1>)의 전위차 역전현상을 방지할 수 있다.
제1 내부스트로브신호생성회로(60)는 제1 스트로브신호(DQS<1>)와 제2 스트로브신호(DQSB<1>)를 비교하여 로직로우레벨의 제1 내부스트로브신호(IDQS<1>)를 생성한다.
제4 반도체장치(4)는 라이트동작에 진입하여 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)를 생성한다. 여기서, 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)는 제1 구간(P11)동안 접지전압(VSS) 레벨로 생성된다.
제2 내부스트로브신호생성회로(80)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제4 스트로브신호(DQSB<2>)의 레벨을 기 설정된 레벨로 조절할 수 있다. 여기서, 기 설정된 레벨은 조절된 저항값에 의해 접지전압(VSS)과 전원전압(VDD) 사이의 레벨로 설정된다.
여기서, T12 시점과 T13 시점 사이에 노이즈에 의해 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)의 레벨이 변화하는 경우에도 제3 스트로브신호(DQS<2>)와 제4 스트로브신호(DQSB<2>)의 전위차 역전현상을 방지할 수 있다.
제2 내부스트로브신호생성회로(80)는 제3 스트로브신호(DQS<2>)와 제4 스트로브신호(DQSB<2>)를 비교하여 로직로우레벨의 제2 내부스트로브신호(IDQS<2>)를 생성한다.
다음으로, 제1 내지 제4 스트로브신호(DQS<1>,DQSB<1>,DQS<2>,DQSB<2>)가 토글링되는 제2 구간을 설명하면 다음과 같다. 제2 구간은 앞서 본 발명의 다른 실시예인 도 7에 설명한 제2 구간 및 제4 구간으로 설정될 수 있다.
설명에 앞서 제2 구간은 도 8에 도시된 T14 시점으로부터 T15 시점까지의 구간(P12)으로 설정될 수 있다.
제3 반도체장치(3)는 리드동작에서 제1 내지 제4 테스트신호(TM<1:4>), 제1 스트로브신호(DQS<1>), 제2 스트로브신호(DQSB<1>) 및 제1 내부데이터(IDQ<1>)를 생성한다. 여기서, 제1 스트로브신호(DQS<1>) 및 제2 스트로브신호(DQSB<1>)는 제2 구간(P12)동안 토글링되는 신호로 생성된다.
스위치신호생성회로(10)는 제1 내지 제4 테스트신호(TM<1:4>)를 디코딩하여 제1 내지 제8 스위치신호(SW<1:8>)를 생성한다.
제1 내부스트로브신호생성회로(60)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제2 스트로브신호(DQSB<1>)의 스윙폭을 조절한다. 여기서, 제2 스트로브신호(DQSB<1>)의 스윙폭은 앞서 제1 구간(P11)에서 제2 스트로브신호(DQSB<1>)의 레벨인 기 설정된 레벨과 전원전압(VDD) 사이의 레벨로 설정된다. 제2 스트로브신호(DQSB<1>)의 스윙폭은 제1 스트로브신호(DQS<1>)의 스윙폭보다 작은 스윙폭을 갖도록 생성된다.
제1 내부스트로브신호생성회로(60)는 제1 스트로브신호(DQS<1>)와 제2 스트로브신호(DQSB<1>)를 비교하여 토글링하는 제1 내부스트로브신호(IDQS<1>)를 생성한다.
제1 입출력회로(70)는 제1 내부스트로브신호(IDQS<1>)에 동기되어 제1 내부데이터(IDQ<1>)를 래치하고, 래치된 제1 내부데이터(IDQ<1>)를 데이터(DQ)로 출력한다.
제4 반도체장치(4)는 라이트동작에서 제3 스트로브신호(DQS<2>), 제4 스트로브신호(DQSB<2>)를 생성한다. 여기서, 제3 스트로브신호(DQS<2>) 및 제4 스트로브신호(DQSB<2>)는 제2 구간(P12)동안 토글링되는 신호로 생성된다.
제2 내부스트로브신호생성회로(80)는 제1 내지 제8 스위치신호(SW<1:8>)의 조합에 따라 저항값이 조절되고, 조절된 저항값에 따라 제4 스트로브신호(DQSB<2>)의 스윙폭을 조절한다. 여기서, 제4 스트로브신호(DQSB<2>)의 스윙폭은 앞서 제1 구간(P11)에서 제4 스트로브신호(DQSB<2>)의 레벨인 기 설정된 레벨과 전원전압(VDD) 사이의 레벨로 설정된다. 제4 스트로브신호(DQSB<2>)의 스윙폭은 제3 스트로브신호(DQS<2>)의 스윙폭보다 작은 스윙폭을 갖도록 생성된다.
제2 내부스트로브신호생성회로(80)는 제3 스트로브신호(DQS<2>)와 제4 스트로브신호(DQSB<2>)를 비교하여 토글링하는 제2 내부스트로브신호(IDQS<2>)를 생성한다.
제2 입출력회로(90)는 제2 내부스트로브신호(IDQS<2>)에 동기되어 데이터(DQ)를 래치하고, 래치된 데이터(DQ)로부터 제2 내부데이터(IDQ<2>)를 생성한다.
제4 반도체장치(4)는 제2 내부데이터(IDQ<2>)를 저장한다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체시스템은 차동 신호인 스트로브신호가 토글링하지 않는 구간 동안 스트로브신호 중 어느 하나의 레벨을 기 설정레벨로 조절하고, 스트로브신호가 토글링하는 구간 동안 스트로브신호 중 어느 하나의 스윙폭을 조절함으로써 스트로브신호 간의 전위차 역전현상을 방지할 수 있다. 또한, 본 발명의 다른 실시예에 따른 반도체시스템은 전위차역전 현상이 방지된 차동 신호인 스트로브신호로부터 생성되는 내부스트로브신호에 동기되어 데이터를 입출력함으로써 데이터의 신뢰성을 확보할 수 있다.
앞서, 도 1 내지 도 8에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 9를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2) 및 도 7에 도시된 제3 반도체장치(3) 및 제4 반도체장치(4)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1)를 포함할 수 있다. 도 9에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
제1 실시예
1. 제1 반도체장치 2. 제2 반도체장치
10. 스위치신호생성회로 20. 내부스트로브신호생성회로
30. 입출력회로 40. 내부회로
210. 스윙폭제어회로 220. 비교회로
211. 제1 레벨조절회로 212. 제2 레벨조절회로
제2 실시예
3. 제3 반도체장치 4. 제4 반도체장치
50. 스위치신호생성회로 60. 제1 내부스트로브신호생성회로
70. 제1 입출력회로 80. 제2 내부스트로브신호생성회로
90. 제2 입출력회로

Claims (20)

  1. 제1 및 제2 테스트신호를 출력하고, 제1 및 제2 스트로브신호를 출력하며, 데이터를 입출력하는 제1 반도체장치; 및
    상기 제1 및 제2 테스트신호에 응답하여 제1 구간 동안 상기 제1 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호의 스윙폭을 조절하며, 상기 제2 구간 동안 상기 제1 스트로브신호와 상기 제2 스트로브신호를 비교하여 생성되는 내부스트로브신호에 동기되어 상기 데이터를 입출력하는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제1 구간은 상기 제1 및 제2 스트로브신호가 토글링되지 않는 구간이고, 상기 제2 구간은 상기 제1 및 제2 스트로브신호가 토글링되는 구간인 반도체시스템.
  3. 제 1 항에 있어서, 상기 제1 테스트신호는 상기 제1 스트로브신호의 로직하이레벨의 상한값을 설정하기 위한 신호이고, 상기 제2 테스트신호는 상기 제1 스트로브신호의 로직로우레벨의 하한값을 설정하기 위한 신호인 반도체시스템.
  4. 제 1 항에 있어서, 상기 제1 스트로브신호와 상기 제2 스트로브신호는 상기 제2 구간 동안 서로 위상이 반대인 신호인 반도체시스템.
  5. 제 1 항에 있어서, 제2 반도체장치는
    상기 제1 및 제2 테스트신호를 디코딩하여 제1 내지 제4 스위치신호를 생성하는 스위치신호생성회로;
    상기 제1 내지 제4 스위치신호에 응답하여 상기 제1 스트로브신호의 레벨을 조절하고, 상기 제1 스트로브신호와 상기 제2 스트로브신호를 비교하여 상기 내부스트로브신호를 생성하는 내부스트로브신호생성회로; 및
    상기 내부스트로브신호에 동기되어 상기 데이터를 래치하여 상기 내부데이터를 생성하거나, 상기 내부데이터를 래치하여 상기 데이터로 출력하는 입출력회로를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 내부스트로브신호생성회로는
    상기 제1 내지 제4 스위치신호의 조합에 따라 저항값이 조절되고, 조절된 상기 저항값에 따라 상기 제1 스트로브신호의 레벨 및 스윙폭을 조절하는 스윙폭제어회로; 및
    상기 제1 스트로브신호와 상기 제2 스트로브신호를 비교하여 상기 내부스트로브신호를 생성하는 비교회로를 포함하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 스윙폭제어회로는
    상기 제1 및 제2 스위치신호의 조합에 따라 제1 저항값이 조절되고, 조절된 상기 제1 저항값에 따라 상기 제1 스트로브신호의 로직하이레벨의 상한값을 조절하는 제1 레벨조절회로; 및
    상기 제3 및 제4 스위치신호의 조합에 따라 제2 저항값이 조절되고, 조절된 상기 제2 저항값에 따라 상기 제1 스트로브신호의 로직로우레벨의 하한값을 조절하는 제2 레벨조절회로를 포함하는 반도체시스템.
  8. 제 7 항에 있어서, 상기 제1 스트로브신호는 상기 제2 구간 동안 상기 상한값과 상기 하한값 사이의 레벨로 토글링되는 신호인 반도체시스템.
  9. 제 7 항에 있어서, 상기 제1 레벨조절회로는 상기 제1 및 제2 스위치신호에 응답하여 전원전압과 상기 제1 스트로브신호가 입력되는 내부노드 사이의 다수의 저항을 선택적으로 연결하여 상기 제1 저항값이 조절되는 반도체시스템.
  10. 제 7 항에 있어서, 상기 제2 레벨조절회로는 상기 제3 및 제4 스위치신호에 응답하여 상기 제1 스트로브신호가 입력되는 내부노드와 접지전압 사이의 다수의 저항을 선택적으로 연결하여 상기 제2 저항값이 조절되는 반도체시스템.
  11. 제1 내지 제4 스위치신호에 응답하여 제1 구간 동안 제1 스트로브신호의 레벨을 기 설정된 레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호와 제2 스트로브신호를 비교하여 내부스트로브신호를 생성하는 내부스트로브신호생성회로; 및
    상기 내부스트로브신호에 동기되어 데이터를 래치하여 내부데이터를 생성하거나, 상기 내부데이터를 래치하여 상기 데이터로 출력하는 입출력회로를 포함하는 반도체장치.
  12. 제 11 항에 있어서, 상기 제1 구간은 상기 제1 및 제2 스트로브신호가 토글링되지 않는 구간이고, 상기 제2 구간은 상기 제1 및 제2 스트로브신호가 토글링되는 구간인 반도체장치.
  13. 제 11 항에 있어서, 상기 제1 스트로브신호와 상기 제2 스트로브신호는 상기 제2 구간 동안 서로 위상이 반대인 신호인 반도체장치.
  14. 제 11 항에 있어서, 상기 내부스트로브신호생성회로는
    상기 제1 내지 제4 스위치신호의 조합에 따라 저항값이 조절되고, 조절된 상기 저항값에 따라 상기 제1 스트로브신호의 레벨 및 스윙폭을 조절하는 스윙폭제어회로; 및
    상기 제1 스트로브신호와 상기 제2 스트로브신호를 비교하여 상기 내부스트로브신호를 생성하는 비교회로를 포함하는 반도체장치.
  15. 제 14 항에 있어서, 상기 스윙폭제어회로는
    상기 제1 및 제2 스위치신호의 조합에 따라 제1 저항값이 조절되고, 조절된 상기 제1 저항값에 따라 상기 제1 스트로브신호의 로직하이레벨의 상한값을 조절하는 제1 레벨조절회로; 및
    상기 제3 및 제4 스위치신호의 조합에 따라 제2 저항값이 조절되고, 조절된 상기 제2 저항값에 따라 상기 제1 스트로브신호의 로직로우레벨의 하한값을 조절하는 제2 레벨조절회로를 포함하는 반도체장치.
  16. 제 15 항에 있어서, 상기 제1 스트로브신호는 상기 제2 구간 동안 상기 상한값과 상기 하한값 사이의 레벨로 토글링되는 신호인 반도체장치.
  17. 제 15 항에 있어서, 상기 제1 레벨조절회로는 상기 제1 및 제2 스위치신호에 응답하여 전원전압과 상기 제1 스트로브신호가 입력되는 내부노드 사이의 다수의 저항을 선택적으로 연결하여 상기 제1 저항값이 조절되는 반도체장치.
  18. 제 15 항에 있어서, 상기 제2 레벨조절회로는 상기 제3 및 제4 스위치신호에 응답하여 상기 제1 스트로브신호가 입력되는 내부노드와 접지전압 사이의 다수의 저항을 선택적으로 연결하여 상기 제2 저항값이 조절되는 반도체장치.
  19. 제1 및 제2 테스트신호로부터 생성되는 제1 내지 제4 스위칭신호에 응답하여 제1 구간 동안 제1 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제2 구간 동안 상기 제1 스트로브신호의 스윙폭을 조절하며, 상기 제2 구간 동안 상기 제1 스트로브신호와 제2 스트로브신호를 비교하여 생성되는 제1 내부스트로브신호에 동기되어 데이터를 입출력하는 제1 반도체장치; 및
    상기 제1 내지 제4 스위칭신호에 응답하여 제3 구간 동안 제3 스트로브신호의 레벨을 기 설정레벨로 조절하고, 제4 구간 동안 상기 제3 스트로브신호의 스윙폭을 조절하며, 상기 제4 구간 동안 상기 제3 스트로브신호와 상기 제4 스트로브신호를 비교하여 생성되는 제2 내부스트로브신호에 동기되어 상기 데이터를 입출력하는 제2 반도체장치를 포함하는 반도체시스템.
  20. 제 19 항에 있어서, 상기 제1 스트로브신호와 상기 제2 스트로브신호는 상기 제2 구간 동안 서로 위상이 반대이고, 상기 제3 스트로브신호와 상기 제4 스트로브신호는 상기 제4 구간 동안 서로 위상이 반대인 신호인 반도체시스템.
KR1020160048855A 2016-04-21 2016-04-21 반도체장치 및 반도체시스템 KR102485486B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160048855A KR102485486B1 (ko) 2016-04-21 2016-04-21 반도체장치 및 반도체시스템
US15/232,196 US9773530B1 (en) 2016-04-21 2016-08-09 Semiconductor devices and semiconductor systems relating to the prevention of a potential difference between signals from being reversed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160048855A KR102485486B1 (ko) 2016-04-21 2016-04-21 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20170120406A true KR20170120406A (ko) 2017-10-31
KR102485486B1 KR102485486B1 (ko) 2023-01-06

Family

ID=59886445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160048855A KR102485486B1 (ko) 2016-04-21 2016-04-21 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US9773530B1 (ko)
KR (1) KR102485486B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008842A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US20230105936A1 (en) * 2021-10-01 2023-04-06 Western Digital Technologies, Inc. Continuous nand data-transfer with dynamic tm

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090257294A1 (en) * 2008-04-10 2009-10-15 Advanced Micro Devices, Inc. Programmable linear receiver for digital data clock signals
JP2011198411A (ja) * 2010-03-19 2011-10-06 Fujitsu Semiconductor Ltd 受信回路、受信回路の制御方法及び受信回路の試験方法
JP2012205041A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp インターフェース回路
JP2014164776A (ja) * 2013-02-22 2014-09-08 Micron Technology Inc 半導体装置及びその制御方法
KR20140139395A (ko) * 2013-05-27 2014-12-05 에스케이하이닉스 주식회사 반도체 장치와 이를 이용한 반도체 시스템
JP2015090723A (ja) * 2013-11-07 2015-05-11 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933257B1 (ko) * 2007-12-28 2009-12-22 주식회사 하이닉스반도체 반도체 메모리 장치
US8638622B2 (en) 2011-07-06 2014-01-28 Arm Limited Apparatus and method for receiving a differential data strobe signal
KR102034221B1 (ko) 2013-03-11 2019-10-18 삼성전자주식회사 클록 신호 발생부를 포함하는 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090257294A1 (en) * 2008-04-10 2009-10-15 Advanced Micro Devices, Inc. Programmable linear receiver for digital data clock signals
JP2011198411A (ja) * 2010-03-19 2011-10-06 Fujitsu Semiconductor Ltd 受信回路、受信回路の制御方法及び受信回路の試験方法
JP2012205041A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp インターフェース回路
JP2014164776A (ja) * 2013-02-22 2014-09-08 Micron Technology Inc 半導体装置及びその制御方法
KR20140139395A (ko) * 2013-05-27 2014-12-05 에스케이하이닉스 주식회사 반도체 장치와 이를 이용한 반도체 시스템
JP2015090723A (ja) * 2013-11-07 2015-05-11 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR102485486B1 (ko) 2023-01-06
US9773530B1 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
US10134485B2 (en) Semiconductor devices for impedance calibration including systems and methods thereof
US10332573B2 (en) Semiconductor device and semiconductor system
US10622036B2 (en) Semiconductor system
US9613666B1 (en) Semiconductor devices and semiconductor systems including the same
US10181346B2 (en) Semiconductor devices and operations thereof
US10847195B2 (en) Semiconductor device having ranks that performs a termination operation
US10720192B2 (en) Semiconductor device configured to generate a strobe signal having various patterns
KR20170030825A (ko) 기준전압설정회로 및 반도체장치
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
US9672884B1 (en) Semiconductor devices and semiconductor systems including the same
US10872645B1 (en) Semiconductor devices
KR102485486B1 (ko) 반도체장치 및 반도체시스템
US10037788B2 (en) Semiconductor devices and semiconductor systems
US11062750B2 (en) Semiconductor devices and semiconductor systems
US10923167B2 (en) Semiconductor devices
US10636462B2 (en) Semiconductor devices
US10658015B2 (en) Semiconductor devices
US10679682B2 (en) Semiconductor devices
US10515673B2 (en) Semiconductor devices and semiconductor systems including a semiconductor device
US10861511B2 (en) Semiconductor devices
US10559332B1 (en) Semiconductor devices
US9627018B1 (en) Semiconductor devices and semiconductor systems including the same
KR102628532B1 (ko) 반도체장치 및 반도체시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant