KR20170119514A - Socket for test of semiconductor package - Google Patents
Socket for test of semiconductor package Download PDFInfo
- Publication number
- KR20170119514A KR20170119514A KR1020160047639A KR20160047639A KR20170119514A KR 20170119514 A KR20170119514 A KR 20170119514A KR 1020160047639 A KR1020160047639 A KR 1020160047639A KR 20160047639 A KR20160047639 A KR 20160047639A KR 20170119514 A KR20170119514 A KR 20170119514A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- contact
- coil spring
- socket
- contact pin
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Abstract
본 발명은 전기 신호의 테스트 시 사용되는 반도체 패키지 테스트용 소켓에 관한 것으로, 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함한다. The present invention relates to a socket for testing a semiconductor package used for testing an electric signal, comprising: a frame having a plurality of through holes; And a contact pin inserted into the through hole; The contact pin includes a top pin, a coil spring fitted to the top pin, and a bottom pin coupled to a top end of the top pin.
Description
본 발명은 반도체 패키지 테스트용 소켓에 관한 것으로, 더욱 상세하게는 전기 신호의 테스트 시 사용되는 반도체 패키지 테스트용 소켓에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a socket for testing a semiconductor package, and more particularly, to a socket for testing a semiconductor package used in testing an electrical signal.
일반적으로 반도체 소자(IC)용 소켓은 테스트 보드 또는 번인 보드(Burn-In Board)에 구비되어, 보드(테스트 보드, 번인 보드)에 형성된 I/O 단자(입출력 단자)를 통해 상기 IC의 구동에 필요한 전원과 전기적 신호를 입출력할 수 있도록 하는 번인 챔버 또는 그 주변장치와 IC의 특성을 측정하기 위한 별도의 테스트장치들이 연결됨으로써, 일련의 IC 테스트를 위한 시스템에 이용된다.In general, a socket for a semiconductor device (IC) is provided in a test board or a burn-in board and is connected to an I / O terminal (input / output terminal) formed on a board (test board, burn-in board) It is used in a system for testing a series of ICs by connecting a burn-in chamber or its peripheral devices, which can input / output the required power and electrical signals, and separate test devices for measuring the characteristics of the ICs.
현재 주로 이용되고 있는 IC 중에서, BGA(Ball Grid Array)형 IC는 IC의 바닥면 전체에 IC의 단자, 즉 Ball을 배열하여 IC의 크기 및 두께를 혁신적으로 줄인 것이다.BGA (Ball Grid Array) type IC, which is mainly used today, is a device that innovatively reduces the size and thickness of the IC by arranging the IC terminal, that is, the ball, on the entire bottom surface of the IC.
최근, BGA형 IC의 Ball 간의 간격(Pitch)은 0.5mm, 0.4mm, 0.35mm 등으로 축소되고 있으며 Ball의 수도 증가하여서 약 200~500 Ball, 많은 경우는 수천 Ball에 이르고 있다.In recent years, the spacing (pitch) between balls of a BGA type IC has been reduced to 0.5 mm, 0.4 mm, and 0.35 mm, and the number of balls has increased to about 200 to 500 balls, and in many cases to thousands of balls.
한편, LGA(Land Grid Array)형 IC는 BGA형 IC에서 PAD(혹은 Land)에 Ball 이 붙어 있지 않은 상태의 IC이다.On the other hand, an LGA (Land Grid Array) type IC is an IC in which a Ball is not attached to a PAD (or Land) in a BGA type IC.
최근 LGA형 혹은 BGA 및 LGA 복합형 IC들도 다양하게 생산되며, LGA형 혹은 복합형 IC를 테스트하기 위한 소켓은 상하 방향으로 소정 탄성력을 갖는 다수개의 콘택트 핀(Contact Pin)을 구비하고 있으며, 콘택트 핀의 하부단자는 PCB와 접촉방식 혹은 솔더링 방식으로 연결된다.Recently, LGA type or BGA and LGA composite type ICs are also variously produced. Sockets for testing LGA type or compound type IC have a plurality of contact pins having a predetermined elastic force in the vertical direction, The lower terminals of the pins are connected to the PCB by contact or soldering.
여기서 콘택트 핀의 상부단자는 소켓에 구비(Loading)되는 IC의 단자와 접촉하도록 형성된다. Here, the upper terminal of the contact pin is formed to be in contact with the terminal of the IC to be loaded in the socket.
참고적으로 눌림장치에 의해 IC 상면에 가해지는 물리적인 힘을 콘택트 수로 나누면, 한 개의 콘택트 당인가되는 물리적인 힘을 산출할 수 있다.For reference, by dividing the physical force applied to the IC top surface by the pressing device by the number of contacts, the physical force applied to one contact can be calculated.
즉, 콘택트 핀에 인가되는 물리적인 힘은, 한 개의 콘택트 핀당 20(gf)정도이며, 예를 들어 IC의 단자가 200개일 경우, 4.0(Kgf)정도의 강력한 물리적인 힘을 인가해야 함을 알 수 있다.That is, the physical force applied to the contact pin is about 20 (gf) per one contact pin. For example, when the number of terminals of the IC is 200, a strong physical force of about 4.0 (Kgf) .
그러나, 상기와 같이 구성된 종래 반도체 패키지 테스트용 소켓은 콘텍트핀이 전도성 고무로 구성된 경우 80~90℃의 상온에서 테스트하는 과정에서 열에 의한 고무 자체의 변형으로 인해 내구성 및 신뢰성이 저하되는 문제점이 있다. However, in the conventional semiconductor package test socket configured as described above, when the contact pin is made of conductive rubber, durability and reliability are degraded due to deformation of the rubber itself due to heat during testing at room temperature of 80 to 90 ° C.
또한 종래 반도체 패키지의 테스트를 위해 사용되는 콘텍트 핀은 상단핀과 하단핀 사이에 스프링을 게재하고, 상단핀과 하단핀의 마주보는 일부 위치를 커버에 의해 감싸도록 구성된다. The contact pins used for testing semiconductor packages in the related art are configured to place a spring between the upper and lower pins and to cover a part of the upper and lower pins facing each other by the cover.
이러한 종래 콘텍트 핀은 커버의 소재가 매우 고가인 특수 금속으로 이루어져 소켓의 제조원가를 크게 상승시키는 문제점이 있다.Such a conventional contact pin has a problem that the manufacturing cost of the socket is greatly increased because the cover is made of a very expensive special metal.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 우수한 내열성의 확보를 통해 상온에서도 편리하게 사용할 수 있는 반도체 패키지 테스트용 소켓을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a socket for testing a semiconductor package which can be conveniently used at room temperature by securing excellent heat resistance.
본 발명의 다른 목적은, 조립성이 우수하면서도 낮은 제조원가로 제조할 수 있는 반도체 패키지 테스트용 소켓을 제공하는데 있다.It is another object of the present invention to provide a socket for testing a semiconductor package which is excellent in assemblability and can be manufactured at a low manufacturing cost.
이와 같은 목적을 효과적으로 달성하기 위해 본 발명은, 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함한다. In order to achieve the above objects, the present invention provides a frame having a plurality of through holes formed therein; And a contact pin inserted into the through hole; The contact pin includes a top pin, a coil spring fitted to the top pin, and a bottom pin coupled to a top end of the top pin.
상기 콘텍트핀은 코일스프링의 양측 단부와 밀착되도록 상기 상단핀에 끼워지는 전기차단링이 더 구비된다. The contact pin is further provided with an electric cut-off ring fitted to the upper pin so as to be in close contact with both side ends of the coil spring.
이때, 상기 전기차단링은 원기둥형 또는 용기형으로 이루어질 수 있으며, 상기 전기차단링은 비전도체로 구성된다. At this time, the electric cutoff ring may be a cylindrical shape or a container shape, and the electric cutoff ring is composed of a nonconductive body.
한편, 본 발명은 설치홈이 형성된 프레임; 상기 설치홈에 배치된 콘텍트핀; 그리고 상기 콘텍트핀이 고정되도록 상기 설치홈에 충진된 러버; 를 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함한다 According to another aspect of the present invention, A contact pin disposed in the installation groove; A rubber filled in the mounting groove to fix the contact pin; Wherein the contact pin includes a top pin, a coil spring fitted to the top pin, and a bottom pin coupled to a top end of the top pin
또한 본 발명은 다수의 관통홀이 형성된 프레임; 그리고 상기 관통홀에 끼움된 콘텍트핀; 을 포함하며, 상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀과 상기 코일스프링을 감싸며 몰딩된 러버를 포함한다. According to another aspect of the present invention, And a contact pin inserted into the through hole; The contact pin includes a top pin, a coil spring fitted to the top pin, a bottom pin coupled to a tip of the top pin, and a rubber molded around the coil spring.
본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓은 우수한 내열성의 확보를 통해 상온에서도 편리하게 사용할 수 있으며, 특히 조립성이 우수하면서도 낮은 제조원가로 제조할 수 있어 상품성을 크게 향상시킬 수 있는 효과가 있다. The socket for testing a semiconductor package according to an embodiment of the present invention can be conveniently used at room temperature through securing excellent heat resistance and can be manufactured with a low manufacturing cost while having excellent assembling property, .
도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓을 보인 분해 사시도.
도 2는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀을 사시도.
도 3은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 다른 실시예를 보인 분해사시도.
도 4는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도.
도 5는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도.1 is an exploded perspective view showing a socket for testing a semiconductor package according to an embodiment of the present invention;
2 is a perspective view of a contact pin of a socket for testing a semiconductor package according to an embodiment of the present invention;
3 is an exploded perspective view showing another embodiment of a contact pin of a socket for testing a semiconductor package according to an embodiment of the present invention.
4 is a perspective view showing still another embodiment of a contact pin of a socket for testing a semiconductor package according to an embodiment of the present invention.
5 is a perspective view showing still another embodiment of a contact pin of a socket for testing a semiconductor package according to an embodiment of the present invention.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to designate the same or similar components throughout the drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the preferred embodiments of the present invention will be described below, but it is needless to say that the technical idea of the present invention is not limited thereto and can be variously modified by those skilled in the art.
도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓을 보인 분해 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀을 사시도이며, 도 3은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 다른 실시예를 보인 분해사시도이고, 도 4는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도이다.FIG. 1 is an exploded perspective view showing a socket for testing a semiconductor package according to an embodiment of the present invention, FIG. 2 is a perspective view of a contact pin of a socket for testing a semiconductor package according to an embodiment of the present invention, FIG. 4 is a perspective view showing another embodiment of the contact pin of the socket for testing a semiconductor package according to the embodiment of the present invention. [FIG. 4] FIG. 4 is an exploded perspective view showing another embodiment of the contact pin of the semiconductor package testing socket.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓은 프레임과 프레임에 끼움 결합되는 콘텍트핀을 포함한다. As shown in FIGS. 1 and 2, a socket for testing a semiconductor package according to an embodiment of the present invention includes a frame and a contact pin fitted to the frame.
프레임(10)은 합성수지를 사출하여 사각 또는 원형 등의 평판형 패널로 구성될 수 있다. 프레임(10)의 가장자리에는 도면에는 도시하지 않았지만 볼트 또는 별도의 고정봉이 끼워질 수 있도록 복수개의 고정홀(14)이 천공되어 있다. The
또한 프레임(10)에는 다수의 관통홀(12)이 형성되어 있다. 관통홀(12)은 테스트되는 반도체 패키지의 접점(미도시)과 동일 축선상에 배치될 수 있도록 천공된다. A plurality of through
이러한 관통홀(12)에는 콘텍트핀(20)이 삽입된다. 콘텍트핀(20)은 상단핀(22)과 상단핀(22)에 끼워지는 코일스프링(24)과 상단핀(22)의 선단부에 결합되며 코일스프링(24)의 이탈을 방지하는 하단핀(26)을 포함한다. The
상단핀(22)은 전기전도성이 우수한 금속을 소재로서 사용하여 사출된 것으로, 대략 중앙부위에 단턱(22a)이 형성되어 있다. The
즉, 상단핀(22)은 원기둥형상을 갖도록 구성되며, 대략 중앙부위에 단턱(22a)이 형성되어 코일스프링(24)의 이동을 제한하게 된다. That is, the
또한 상단핀(22)에 결합된 코일스프링(24)은 상단핀(22)의 외경보다 소정크기 크게 형성되어 부드럽게 슬라이드되면서 압축과 이완될 수 있는 내경을 가진다. The
코일스프링(24)의 길이는 상단핀의 단턱(22a)부터 하단부까지의 길이보다 짧게 구성된다. The length of the
또한 상단핀(22)의 하단에는 하단핀(26)이 코일스프링(24)의 하단부와 밀착되면서 결합된다. 하단핀(26)은 상단핀(22)의 하단부가 수용되며 결합될 수 있도록 내부에 수용공간이 형성되어 있다. The
하단핀(26)의 하단부는 상부에 비해 상대적으로 좁은 외경을 갖도록 형성되어 있다. 이러한 이유는 하단핀(26)과 접촉되는 인쇄회로기판의 접점(미도시) 크기가 대체적으로 하단핀(26)의 외경보다 작기 때문이다.The lower end of the
이에 따라, 상단핀(22)의 상부에서 압력이 가해지게 되면 코일스프링(24)이 압축되면서 상단핀(22)의 하단부가 하단핀(26)의 내부를 따라 슬라이드될 수 있게 된다. Accordingly, when pressure is applied to the upper end of the
이와 같이 구성된 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓은 테스터(미도시)와 연결된 인쇄회로기판(미도시)에 적층 배치된다. 적층시에는 인쇄회로기판에 구성된 접점과 콘텍트핀(20)이 접속되도록 정확히 맞추어 배치시킨다. The socket for testing a semiconductor package according to the embodiment of the present invention is stacked on a printed circuit board (not shown) connected to a tester (not shown). In stacking, the contact pins formed on the printed circuit board and the
이렇게 소켓(100)이 배치되면, 소켓(100)의 상부로 반도체 패키지의 접점이 소켓의 콘텍트핀(20)과 접속되도록 적층된다.When the
이때, 도면에는 도시하지 않았지만 인쇄회로기판에 소켓(100)이 적층되고, 소켓(100) 상부에 반도체 패키지가 적층되는 시간을 감축시킬 수 있도록 별도의 지그가 배치될 수 있다. At this time, although not shown in the drawing, a
반도체 패키지가 소켓(100) 상부에 배치되면, 핸들러(미도시)가 수직 이동하면서 일정한 힘으로 반도체 패키지를 누르게 된다. When the semiconductor package is placed on the
반도체 패키지가 핸들러에 의해 하향 이동하게 되면, 반도체 패키지와 접촉된 컨텍트핀의 상단핀(22)이 하부로 이동하게 된다. When the semiconductor package is moved downward by the handler, the
상단핀(22)이 하부로 이동하게 되면, 코일스프링(24)이 상단핀의 단턱(22a)에 의해 압축되고, 상단핀(22)의 하단부가 하단핀(26)의 내부를 따라 슬라이드 되며 더 깊이 끼워지게 된다. When the
반대로, 상단핀(22)의 상단부에 외력이 제거되면 코일스프링(24)의 탄성 복원력에 의해 상단핀(22)이 원위치로 복귀하게 된다.On the contrary, when the external force is removed from the upper end of the
따라서, 핸들러의 수직 이동 시 상단핀(22)의 상단부에 가해지는 압력이 코일스프링(24)에 의해 완충될 수 있어 반도체 패키지 및 인쇄회로기판의 각 접점에 발생될 수 있는 손상을 효과적으로 방지할 수 있게 된다. Therefore, when the handler is vertically moved, the pressure applied to the upper end of the
한편, 도 3은 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 다른 실시예를 보인 분해사시도로서, 콘텍트핀(20)에는 코일스프링(24)의 양측 단부와 밀착되도록 상단핀(22)에 끼워지는 전기차단링(28)을 더 포함할 수 있다. 3 is an exploded perspective view showing another embodiment of the contact pin of the socket for testing a semiconductor package according to the embodiment of the present invention. The
전기차단링(28)은 비전도체를 소재로서 사용할 수 있으며, 원기둥형 또는 용기형으로 구성될 수 있다. 원기둥형으로 구성되는 경우 통상적으로 사용되고 있는 와셔와 같은 두께로 구성될 수 있다. The electrically insulating
또한 용기형으로 구성되는 경우 코일스프링(24)의 단부를 충분히 감싸는 내경을 갖도록 구성된다. And is configured to have an inner diameter sufficiently enclosing an end of the
이렇게 전기차단링(28)이 비전도체인 원기둥형이나 용기형으로 구성될 경우에는 상단핀(22)을 통해 이동하는 전기신호가 코일스프링(24)에 신호 간섭되지 않아 반도체 패키지의 테스트를 정확하게 진행할 수 있게 된다. In the case where the
또한 도 4는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도이다.4 is a perspective view showing another embodiment of the contact pin of the socket for testing a semiconductor package according to the embodiment of the present invention.
도시된 바와 같이, 프레임(10)에는 설치홈(미부호)이 형성되고, 설치홈에 콘텍트핀(20)이 수직 배치된다. 콘텍트핀(20)은 다수개가 연속적으로 배열된 상태로 배치된다. As shown in the drawing, a mounting groove (not shown) is formed in the
이렇게 콘텍트핀(20)의 배열이 완료되면, 콘텍트핀(20)이 설치홈내에서 고정되도록 러버(30)가 충진된다. 러버(30)는 설치홈 전체를 충진시키거나 콘텍트핀(20)이 고정될 수 있는 정도의 일부분만 충진될 수 있다. When the arrangement of the contact pins 20 is completed, the
이때, 러버(30)는 콘텍트핀(20) 전체를 감싸도록 충진되는 것이므로 코일스프링(24)이 압축되는 과정에서 상단핀(22)에 의해 압축이 제대로 진행되지 않을 수도 있으나, 이러한 경우 러버(30)가 코일스프링(24)의 압축 및 이완에 대한 일부 기능을 탄성에 의해 서포트할 수 있어 콘텍트핀(20)이 작동되는데 전혀 문제될 것이 없다. In this case, since the
또한 도 5는 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓의 콘텍트핀의 또 다른 실시예를 보인 사시도이다.5 is a perspective view showing still another embodiment of a contact pin of a socket for testing a semiconductor package according to an embodiment of the present invention.
도 5에 도시된 바와 같이 프레임에 다수의 관통홀(12)이 형성되고, 관통홀(12)에 콘텍트핀(20)이 끼움될 수 있다. As shown in FIG. 5, a plurality of through
이때, 콘텍트핀(20)은 상단핀(22)과 상단핀(22)에 끼워지는 코일스프링(24)과 상단핀(22)의 선단부에 결합된 하단핀(26)과 코일스프링(24)을 감싸도록 몰딩된 러버(30)를 포함한다. The
즉, 관통홀(12)에 끼워진 콘텍트핀(20)은 상단핀(22)부터 하단핀(26)까지 모두 몰딩되는 것이 아니라, 코일스프링(24)에만 러버(30)가 몰딩되도록 구성함으써 온도차에 의해 코일스프링(24)의 표면에 발생되던 물맺힘 현상을 효과적으로 방지할 수 있게 되는 것이다. In other words, the
따라서, 본 발명의 실시예에 따른 반도체 패키지 테스트용 소켓(100)은 저가의 비용으로 콘텍트핀(20)의 제조가 가능할 뿐만 아니라, 전기차단링(28)에 의해 전기신호의 오류 발생을 미연에 차단함은 물론, 온도차에 의한 코일스프링(24) 표면에 발생될 수 있는 물맺힘 현상을 방지할 수 있어 반도체 패키지의 테스트를 보다 정확하게 진행할 수 있게 된다.Therefore, the
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications, substitutions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. will be. Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.
10: 프레임
12: 관통홀
14: 고정홀
20: 콘텍트핀
22: 상단핀
22a: 단턱
24: 코일스프링
26: 하단핀
28: 전기차단링
30: 러버
100: 소켓10: frame
12: Through hole
14: Fixing hole
20: contact pin
22: Top pin
22a: step
24: coil spring
26: Lower pin
28: Electrically cut ring
30: Rubber
100: Socket
Claims (6)
상기 관통홀에 끼움된 콘텍트핀; 을 포함하며,
상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함하는 반도체 패키지 테스트용 소켓.
A frame having a plurality of through holes formed therein; And
A contact pin inserted into the through hole; / RTI >
Wherein the contact pin includes a top pin, a coil spring fitted to the top pin, and a bottom pin coupled to a top end of the top pin.
상기 콘텍트핀은 코일스프링의 양측 단부와 밀착되도록 상기 상단핀에 끼워지는 전기차단링이 더 구비된 반도체 패키지 테스트용 소켓.
The method according to claim 1,
Wherein the contact pin is further provided with an electric cut-off ring fitted to the upper pin so as to be in close contact with both end portions of the coil spring.
상기 전기차단링은 원기둥형 또는 용기형으로 이루어진 반도체 패키지 테스트용 소켓.
The method according to claim 1,
Wherein the electrically insulating ring is formed in a cylindrical shape or a container shape.
상기 전기차단링은 비전도체로 구성된 반도체 패키지 테스트용 소켓.
3. The method of claim 2,
Wherein the electrically insulating ring is made of a nonconductive material.
상기 설치홈에 배치된 콘텍트핀; 그리고
상기 콘텍트핀이 고정되도록 상기 설치홈에 충진된 러버; 를 포함하며,
상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀을 포함하는 반도체 패키지 테스트용 소켓.
A frame having an installation groove;
A contact pin disposed in the installation groove; And
A rubber filled in the mounting groove to fix the contact pin; / RTI >
Wherein the contact pin includes a top pin, a coil spring fitted to the top pin, and a bottom pin coupled to a top end of the top pin.
상기 관통홀에 끼움된 콘텍트핀; 을 포함하며,
상기 콘텍트핀은 상단핀과 상기 상단핀에 끼워지는 코일스프링과 상기 상단핀의 선단부에 결합된 하단핀과 상기 코일스프링을 감싸며 몰딩된 러버를 포함하는 반도체 패키지 테스트용 소켓.
A frame having a plurality of through holes formed therein; And
A contact pin inserted into the through hole; / RTI >
Wherein the contact pin includes a top pin, a coil spring fitted to the top pin, a bottom pin coupled to a distal end of the top pin, and a rubber molded around the coil spring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160047639A KR20170119514A (en) | 2016-04-19 | 2016-04-19 | Socket for test of semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160047639A KR20170119514A (en) | 2016-04-19 | 2016-04-19 | Socket for test of semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170119514A true KR20170119514A (en) | 2017-10-27 |
Family
ID=60300495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160047639A KR20170119514A (en) | 2016-04-19 | 2016-04-19 | Socket for test of semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170119514A (en) |
-
2016
- 2016-04-19 KR KR1020160047639A patent/KR20170119514A/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101149758B1 (en) | Probe | |
US7955088B2 (en) | Axially compliant microelectronic contactor | |
US20080180125A1 (en) | Contact Probe And Socket For Testing Semiconductor Chips | |
KR101482245B1 (en) | Electrical test socket | |
KR100640626B1 (en) | POGO pin and test socket including the same | |
US20120105090A1 (en) | Probe device for testing | |
TW201606322A (en) | Socket for testing semiconductor device | |
CN110581085A (en) | integrated spring needle | |
KR20200084582A (en) | Socket for testing semiconductor packages used for testing electrical signals | |
US20120258616A1 (en) | Electrical interconnect device | |
KR20190052726A (en) | By-directional electrically conductive module | |
US20170171985A1 (en) | Interface structure | |
KR101483757B1 (en) | Connector for electrical connection | |
KR20110076855A (en) | Semiconductor test socket | |
US6270356B1 (en) | IC socket | |
US6426553B2 (en) | Test socket of semiconductor device | |
KR101920855B1 (en) | Electrical test socket | |
KR100999574B1 (en) | Probe contact for bga package test socket and bga package test socket including the same | |
KR20170119514A (en) | Socket for test of semiconductor package | |
KR101041219B1 (en) | Test contact module | |
KR101340842B1 (en) | Test unit for integrated circuit | |
KR100787087B1 (en) | semiconductor test socket pin in last semiconductor process | |
KR20230067769A (en) | Test socket | |
KR20200090332A (en) | Socket for semiconductor package test | |
KR200313240Y1 (en) | Test socket for ball grid array package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |