KR20170115321A - 실리콘 마이크로칩 및 그 제조방법 - Google Patents

실리콘 마이크로칩 및 그 제조방법 Download PDF

Info

Publication number
KR20170115321A
KR20170115321A KR1020160042824A KR20160042824A KR20170115321A KR 20170115321 A KR20170115321 A KR 20170115321A KR 1020160042824 A KR1020160042824 A KR 1020160042824A KR 20160042824 A KR20160042824 A KR 20160042824A KR 20170115321 A KR20170115321 A KR 20170115321A
Authority
KR
South Korea
Prior art keywords
soi wafer
chambers
etching
pair
chamber
Prior art date
Application number
KR1020160042824A
Other languages
English (en)
Other versions
KR101895776B1 (ko
Inventor
토모코 투시야
야스히데 마쯔다
시로 가네가사키
김재룡
서정현
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020160042824A priority Critical patent/KR101895776B1/ko
Publication of KR20170115321A publication Critical patent/KR20170115321A/ko
Application granted granted Critical
Publication of KR101895776B1 publication Critical patent/KR101895776B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G01N21/03—Cuvette constructions
    • G01N21/05—Flow-through cuvettes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/128—Microapparatus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48—Biological material, e.g. blood, urine; Haemocytometers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biomedical Technology (AREA)
  • Hematology (AREA)
  • Molecular Biology (AREA)
  • Urology & Nephrology (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 유체의 입출이 이루어지는 관통공이 챔버의 일측편으로 편심 형성되는 챔버의 형상에 의해 세포의 이동이 없는 데드스페이스가 발생하지 않고, 미세채널에 인접하는 챔버들의 내측 모서리가 R값을 갖지 않고 직각으로 형성하여, 챔버와 채널 간의 경계선상에 그림자가 발생하지 않는 실리콘 마이크로칩 및 그 제조방법을 제공한다.

Description

실리콘 마이크로칩 및 그 제조방법{Silicon microchip and manufacturing method thereof}
본 발명은 실리콘 마이크로칩에 관한 것으로, 더욱 상세하게는 챔버의 형상에 의해 세포의 이동이 없는 데드스페이스가 발생하지 않고, 챔버와 채널 간의 경계선상에 그림자가 발생하지 않는 실리콘 마이크로칩 및 그 제조방법에 관한 것이다.
일반적으로 체외로 꺼낸 세포는 외부의 자극에 반응하여 모양이 변화거나, 세포 자체가 자극물의 농도구배를 탐지하여 이동하며, 세포 내의 과립성분과 가용성 성분을 방출하기도 한다.
생체 내에서도 자극에 대한 세포의 다양한 반응은 생명현상을 유지하는데 중요한 역할을 하고, 그 기능의 결손은 다양한 질환과 연관되어 있다.
그러므로 특정 자극에 대한 세포의 반응을 측정하는 것은 질병의 양상과 기전을 이해하는데 중요할 뿐만 아니라 이를 이용하여 세포 기능을 제어하는 약제의 발굴 및 개발할 수 있다.
자극의 방향성에 반응하는 세포를 현미경으로 관찰하는 방법에는 언더-아가로스(Under agarose)법(Nelson et al, 1975), Zigmond챔버법(Zigmond, 1977), Dunn챔버법(Zicha et al, 1991)등이 개발되어, 많은 연구에 이용되고 있다.
이러한 방법은 모두 수평방향에 형성된 미세한 평면 공간을 활용하는데, 언더아가로스법에서는 유리판 상에 아가로스겔이 응고되었을 때 유리와 겔과의 계면에 생기는 간극을 이용한다.
Zigmond챔버법 및 Dunn챔버법은 브릿지라는 수평의 홈을 새긴 관찰부위의 양쪽에 더 깊은 홈을 새긴 슬라이드 글라스를 이용해, 커버 글라스 표면에 흡착시킨 호중구를 반대로 회전시켜, 이 홈과 브릿지의 공간상에 배치한다.
공간을 배지로 채운 후 한쪽의 홈에 인자를 주입해 브릿지에 특정 인자의 농도 구배를 형성시킴으로써 현미경으로 세포의 모습을 관찰한다.
Zigmond챔버는 2개의 홈의 사이에 있는 브릿지가 슬라이드 글라스의 중앙에 그 단편과 수평으로 있고, Dunn챔버는 이러한 3개층이 동심원상으로 오게 가공되어 있다.
한편, 인자를 가진 모세관에서 세포방향으로 확산하는 농도구배를 세포에 근방에서 관찰하는 방법도 사용되어 왔다.
그러나 상기한 방법은 커버글래스와 브릿지 사이의, 유리와 겔의 계면이 세포보다 훨씬 넓고, 농도구배가 3차원적으로 형성되어 있어 농도구배의 형성에 정량성 및 재현성이 부족하다는 문제가 있다.
또한, 언더아가로스법에서는 사용되는 세포수가 방대하며, Zigmond챔버법 및 Dunn챔버법에서는 표면에 접착하는 세포에만 적용할 수 있는 제한적인 문제도 있다.
이를 해결하는 방법으로 당초 KK챔버법(KK chamber, Kanegasaki et al. 2003), 그 이후 택시스캔기술（TAXIScan technology, Nitta et al. 2005）이라는 기술이 개발되었다.
상기한 기술은 미세 가공된 실리콘기판인 마이크로칩과 유리평판 사이에 간격을 설계하는 것이다.
이 간격은 배양액에 원형으로 부유하고 있는 세포의 직경보다 좁아서, 원형상태의 세포는 간격을 통과하지 못하고, 간격 사이에 끼이게 된다.
간격을 통과하기 위해서는 세포가 편평한 상태로 변형된 경우에만 통과할 수 있게 된다.
이 간격에 리간드의 농도구배를 안정적이며, 재현성이 좋게 형성되도록 한 후, 리간드의 농도구배에 따라 세포의 모양이 변하면서 이동하는 모습을 유리판 아래에서 직접 관찰하게 된다.
또한, 이 방법에서는 생체 내에 자유롭게 활동할 수 있는 혈구세포, 생체 내에서 분리된 세포, 배양세포에서도 적응 가능하며, 사용하는 세포수도 100에서 1000개 이하에서도 가능하다.
종래에 제공된 기술로는 대한민국 등록특허 제10-1111231호(2012.01.25), 등록특허 제10-0473361호(2005.02.16), 일본 공개특허 제2009-88357호(2003.03.25) 등이 있다.
하지만, 종래의 기술에 따른 마이크로칩은 한 쌍의 챔버가 다각형으로 세포와 자극물을 주입하기 위한 관통공을 챔버의 중심에 각각 형성되고, 어느 한 챔버의 관통공에서 주입된 세포는 먼저 주입된 챔버 내부 전체에 퍼지기 때문에, 다른 챔버의 관통공으로 액체를 흡인하거나 같은 액체를 주입하여 세포를 채널 쪽에 이동시킬 수 있다.
이때, 관통공을 기준으로 챔버의 내측 주변에는 데드스페이스가 생겨 세포가 채널의 한쪽이나, 채널의 중앙으로 모이기가 어렵고, 일부의 세포는 이 데드스페이스에 잔류하는 문제점이 있었다.
또한, 자극물을 주입하였을 경우에도, 채널 측과 반대 방향인 외향측으로 퍼져가기 때문에 자극제의 농도구배 형성에 문제가 생긴다.
더불어, 도 1에 도시한 바와 같이 종래의 실리콘 마이크로칩은 포토리소그래피 공정과 드라이에칭을 이용하여 챔버 및 채널을 형성하는데, 일반적인 드라이에칭법으로는 테라스를 형성할 경우에 인접한 챔버와의 경계면의 하부인 챔버의 내측 모서리가 직각으로 가공되지 않고, 챔버의 내측 모서리가 R값을 갖는 곡면으로 형성되었다.
그 결과, 도 2에 도시한 바와 같이 유리판을 통해 챔버들과 채널의 경계선상을 관찰하면, 챔버와 채널 사이에 형성된 곡면에 의해 그림자가 생겨, 이 경계선상의 세포정렬상태와 활성화 상태를 관찰할 수가 없는 문제점이 있었다.
본 발명은 상기한 문제점을 해소하기 위해 챔버의 형상에 의해 세포의 이동이 없는 데드스페이스가 발생하지 않고, 챔버와 채널 간의 경계선상에 그림자가 발생하지 않는 실리콘 마이크로칩 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 실리콘 마이크로칩은 상측에 형성된 관통공을 통해 유체가 각각 수용되는 한 쌍의 챔버와, 상기 챔버들 사이에 배치되어, 상기 챔버들에 수용된 유체의 농도구배에 의해 세포가 어느 한 챔버에서 다른 챔버로 이동하는 통로인 미세채널을 포함하고, 상기 미세채널에 인접하는 챔버들의 내측 모서리가 R값을 갖지 않고 직각으로 형성한다.
이때, 본 발명에 따른 한 쌍의 챔버 각각의 관통공들은 미세채널을 기준으로, 챔버의 외측 방향으로 관통공이 편심지게 형성하여, 상기 챔버의 외측변과 관통공의 주연이 서로 같은 위치상에 형성한다.
그리고, 본 발명에 따른 실리콘 마이크로칩은 한 쌍의 챔버 하측 주변을 따라 미세채널의 높이와 같은 높이로 단턱을 형성한다.
본 발명에 따른 실리콘 마이크로칩 제조방법은 a)SOI웨이퍼를 준비하는 단계와, b)SOI웨이퍼를 부분 에칭하여, 상기 SOI웨이퍼에 미세채널의 천정면을 이루는 테라스를 형성하는 단계와, c)SOI웨이퍼를 부분 에칭하여, 상기 SOI웨이퍼에 테라스를 사이에 둔 한 쌍의 챔버를 형성하는 단계와, d)SOI웨이퍼를 부분 에칭하여, 상기 SOI웨이퍼에 형성된 한 쌍의 챔버를 각각 관통하는 관통공을 형성하는 단계 및 f)상기 테라스, 챔버, 관통공을 형성한 SOI웨이퍼에 유리판을 접합하여 실리콘 마이크로칩을 완성하는 단계를 포함한다.
이때, 본 발명에 따른 상기 a)단계에서 준비되는 SOI웨이퍼는 하부실리콘단결정층, 절연층, 상부실리콘단결정층 순으로 적층된 웨이퍼이다.
그리고, 본 발명에 따른 상기 b)단계인 SOI웨이퍼에 미세채널의 천정면을 이루는 테라스를 형성하는 단계는 b-1)상기 SOI웨이퍼 상에 포토리소그래피를 실시하여, SOI웨이퍼 상에 테라스의 위치와 대응하는 영역에 개방부를 형성한 포토레지스트층을 형성하는 단계와, b-2)상기 포토레지스트층의 개방부를 통해 SOI웨이퍼 중 상부실리콘결정층을 미세채널의 높이와 상응하는 깊이로 드라이 에칭을 실시하여 제거하는 단계와, b-3)에칭이 완료되면 포토레지스트층을 세척하여 제거하는 단계를 포함한다.
또한, 본 발명에 따른 상기 c)단계인 SOI웨이퍼에 테라스를 사이에 둔 한 쌍의 챔버를 형성하는 단계는 c-1)상기 SOI웨이퍼 상에 포토리소그래피를 실시하여, SOI웨이퍼 상에 챔버의 위치와 대응하는 영역에 개방부를 한 쌍으로 형성한 포토레지스트층을 형성하는 단계와, c-2)상기 한 쌍의 포토레지스트층 개방부를 통해 SOI웨이퍼 중 상부실리콘결정층을 드라이 에칭을 실시하여 제거하는 단계와, c-3)에칭이 완료되면 상부실리콘결정층이 에칭되어 제거됨에 따라 노출된 절연층 및 포토레지스트층을 용해액으로 세척하여 제거하는 단계를 포함한다.
더불어, 본 발명에 따른 상기 d)단계인 상기 SOI웨이퍼에 형성된 한 쌍의 챔버를 각각 관통하는 관통공을 형성하는 단계는 d-1)상기 SOI웨이퍼 상에 포토리소그래피를 실시하여, SOI웨이퍼 상에 관통공의 위치와 대응하는 영역에 개방부를 형성한 포토레지스트층을 형성하는 단계와, d-2)상기 포토레지스트층의 개방부를 통해 SOI웨이퍼 중 하부실리콘결정층을 드라이 에칭을 실시하여 제거하는 단계와, d-3)에칭이 완료되면 포토레지스트층을 세척하여 제거하는 단계를 포함한다.
여기서, 본 발명에 따른 상기 b-2)단계, c-2)단계 및 d-2)단계 중 어느 한 단계에서 실시되는 드라이 에칭은 유도 결합 플라즈마식 반응성 이온 에칭이다.
또한, 본 발명에 따른 상기 b-2)단계, c-2)단계 및 d-2)단계 중 어느 한 단계에서 실시되는 드라이 에칭은 최종 에칭 깊이를 수회로 나누어, 에칭을 연속반복 실시하여 최종 에칭 깊이에 도달한다.
그리고 상기 b)단계인 SOI웨이퍼에 미세채널의 천정면을 이루는 테라스를 형성하는 단계에서는 단턱을 함께 형성할 수 있다.
또한, 본 발명에 따른 한 쌍의 챔버 각각의 관통공들은 미세채널을 기준으로, 챔버의 외측 방향으로 관통공이 편심지게 형성하여, 상기 챔버의 외측변과 관통공의 주연이 서로 같은 위치상에 형성된다.
본 발명의 실시에 따른 실리콘 마이크로칩 및 그 제조방법은 유체의 입출이 이루어지는 관통공이 챔버의 일측편으로 편심 형성되는 챔버의 형상에 의해 세포의 이동이 없는 데드스페이스가 발생하지 않고, 미세채널에 인접하는 챔버들의 내측 모서리가 R값을 갖지 않고 직각으로 형성하여, 챔버와 채널 간의 경계선상에 그림자가 발생하지 않아 세포정렬상태와 활성화 상태를 관찰할 수 있는 효과를 가진다.
도 1은 종래의 실리콘 마이크로칩 제조 과정을 간략하게 보인 예시도이다.
도 2는 종래의 실리콘 마이크로칩 사용에 따라 그림자가 생긴 상태를 보인 사진이다.
도 3a ~ 3c는 본 발명의 일 실시예에 따른 실리콘 마이크로칩 제조 과정을 간략하게 보인 예시도이다.
도 4은 본 발명의 일 실시예에 따른 실리콘 마이크로칩을 보인 예시도이다.
도 5는 본 발명의 다른 실시예에 따른 실리콘 마이크로칩을 보인 예시도이다.
도 6은 본 발명에 따른 실리콘 마이크로칩의 사용예시를 보인 예시도이다.
도 7은 본 발명에 따른 실리콘 마이크로칩의 사용에 따라 그림자가 생기지 않은 상태를 보인 사진이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.
본 발명은 챔버의 형상에 의해 세포의 이동이 없는 데드스페이스가 발생하지 않고, 챔버와 채널 간의 경계선상에 그림자가 발생하지 않는 실리콘 마이크로칩 제조방법 및 실리콘 마이크로칩에 관한 것으로, 도면을 참조하여 더욱 상세하게 살펴보면 다음과 같다.
본 발명의 일 실시예에 따른 실리콘 마이크로칩 제조방법은 다음의 과정에 의해 제조되는데 이를 살펴보면 다음과 같다.
먼저 도 3a에 도시한 바와 같이 a)단계로, SOI웨이퍼(10) 준비한다.
이때, 상기 SOI웨이퍼(10)는 절연층(12)을 기준으로, 상기 절연층(12)의 상,하면에 각각 상부실리콘단결정층(11) 및 하부실리콘단결정층(13)을 적층한 총 3층 구조의 웨이퍼로 준비하는 것이 바람직하다.
여기서, 상기 SOI웨이퍼(10)의 상부실리콘단결정층(11) 두께로 형성하고자 하는 챔버(110,120)의 높이가 결정되는데, 본 발명의 실시에 따른 챔버(110,120)의 높이는 100㎛로 이에 상응하는 두께의 상부실리콘단결정층(11)을 갖는 SOI웨이퍼(10)을 준비하는 것이 바람직하다.
다음은 b)단계로, 도 3a에 도시한 바와 같이 준비된 SOI웨이퍼(10)를 부분 에칭하여, SOI웨이퍼(10)에 미세채널(130)의 천정면을 이루는 테라스(131)를 형성하는데, b)단계는 다음의 과정으로 이루어진다.
먼저 b-1)단계로, 상기 SOI웨이퍼(10) 상에 1차 포토리소그래피를 실시하여, 상기 SOI웨이퍼(10) 상에 테라스(131)의 위치와 대응하는 영역에 제1 개방부(21)를 형성한 제1 포토레지스트층(20)을 형성한다.
이때, 상기 b-1)단계에서 실시되는 포토리소그래피는 웨이퍼 위에 감광 성질이 있는 포토레지스트(Photoresist)를 얇게 바른 후, 원하는 패턴이 형성된 마스크를 올려놓고 빛을 가해 사진을 찍는 것과 같은 방법으로 층을 형성하는 공정으로, 상기 SOI웨이퍼(10) 상에 포토레지스트가 고르게 도포되도록, 포토레지스트를 스핀코팅 방식으로 SOI웨이퍼(10) 상에 도포한다.
상기와 같이 상기 포토레지스트가 SOI웨이퍼(10) 상에 도포됨에 따라 SOI웨이퍼(10) 상면에는 제1 포토레지스트층(20)이 형성된다.
다음은 상기 SOI웨이퍼(10) 상에 형성된 제1 포토레지스트층(20)의 상부에 제1 마스크(1)를 위치한 후, 자외선 광(UV)을 조사한다.
상기 제1 마스크(1)에는 미세채널(130)의 천정면을 이루는 테라스(131)의 위치와 대응하는 위치가 천공되어 있어, 상기 제1 마스크(1)의 천공을 통해 광(UV)이 제1 포토레지스트층(20)까지 도달하여 포토레지스트층(20) 중 테라스(131)가 형성될 영역이 광에 노출되어 그 물성이 변질된다.
다음은 상기 제1 마스크(1)를 제거하고, 제1 포토레지스트층(20)을 현상한다.
이때, 제1 포토레지스트층(20) 중 광(UV)의 노출에 의해 변질된 영역이 현상액에 의해 제거되어, 상기 제1 포토레지스트층(20)에는 테라스(131)의 위치와 대응하는 영역에 제1 개방부(21)가 형성된다.
따라서 상기한 과정으로 SOI웨이퍼(10) 상에 테라스(131)의 위치와 대응하는 영역에 제1 개방부(21)를 형성한 제1 포토레지스트층(20)을 형성할 수 있다.
다음은 b-2)단계로, 상기 포토레지스트층(20)의 개방부(21)를 통해 SOI웨이퍼(10) 중 상부실리콘결정층(11)을 드라이 에칭을 실시한다.
이때, 실시되는 드라이 에칭은 이방성 드라이 에칭으로, 유도 결합 플라즈마식 반응성 이온 에칭을 실시하는데, 상기 유도 결합 플라즈마식 반응성 이온 에칭은 물리반응 및 화학반응의 쌍방의 반응기구를 갖고, ICP-RIE장치 등이 사용되는 것이 바람직하다.
더불어, 본 발명의 실시에서는 이방성 드라이 에칭을 유도 결합 플라즈마식 반응성 이온 에칭이라 한정하여 설명하나, 이에 한정하지 않고 스퍼터 에칭, 스퍼터 이온 빔 에칭, 및 리액티브 이온 빔 에칭을 실시할 수도 있다.
또한, 상기 드라이 에칭은 최종 에칭 깊이를 수회로 나누어, 상부실리콘결정층(11)을 연속적으로 반복하여 에칭을 실시하여 최종 에칭 깊이에 도달하게 한다.
이때 일회에 실시되는 에칭의 깊이는 5㎛단위로 하여, 연속 반복 에칭을 실시하는 것이 바람직하고, 상기한 에칭 과정으로 내측 모서리가 R값을 갖지 않고 직각으로 형성된다.
다음은 b-3)단계로, 에칭이 완료되면 제1 포토레지스트층(20)을 세척하여 제거한다.
따라서 상기한 과정이 완료되면, 상기 SOI웨이퍼(10) 중 상부실리콘결정층(11)에 테라스(131)를 형성할 수 있다.
여기서, 본 발명의 실시에 따른 SOI웨이퍼(10)에 미세채널(130)의 천정면을 이루는 테라스(131)를 형성하는 b)단계에서는 도 5에 도시한 바와 같이 테라스(1)와 함께 단턱(140)을 형성할 수 있는데, 이를 위해 상기 제1 마스크(1)에는 미세채널(130)의 천정면을 이루는 테라스(131)의 위치와 대응하는 영역뿐만 아니라, 챔버(110,120) 및 챔버(110,120)의 주변에 형성되는 단턱(140)의 위치와 대응하는 영역을 포함하는 천공을 형성한다.
또한 상기 단턱(140)을 형성할 시, 상기 테라스(131)의 내측으로 격벽을 연장형성하여, 상기 단턱을 통한 유체의 이동을 제한할 수 있다.
그리고 상기한 테라스(131) 및 단턱(140)의 위치와 대응하는 영역을 포함하는 천공을 통해 제1 포토레지스트층(20)이 광에 노출되면, 테라스(131) 및 단턱(140)의 위치와 대응하는 영역의 포토레지스트가 변질되고, 포토레지스트의 세척과정에 의해 테라스(131) 및 단턱(140)의 위치와 대응하는 영역의 상부실리콘결정층(11)가 노출되며, 노출된 상부실리콘결정층(11)에 드라이에칭을 실시함에 따라 테라스(131) 및 단턱(140)이 형성된다.
다음은 c)단계로, 도 3b에 도시한 바와 같이 상기 테라스(131)가 형성된 SOI웨이퍼(10)를 부분 에칭하여, SOI웨이퍼(10)에 테라스(131)를 사이에 둔 한 쌍의 챔버(110,120)를 형성하는데, c)단계는 다음의 과정으로 이루어진다.
먼저 c-1)단계로, 상기 SOI웨이퍼(10) 상에 2차 포토리소그래피를 실시하여, 상기 SOI웨이퍼(10) 상에 한 쌍의 챔버(110,120) 위치와 대응하는 영역에 제2 개방부를 형성한 제2 포토레지스트층(20)을 형성한다.
이때, 상기 SOI웨이퍼(10) 상에 포토레지스트가 고르게 도포되도록, 포토레지스트를 스핀코팅 방식으로 SOI웨이퍼(10) 상에 도포한다.
상기와 같이 상기 포토레지스트가 SOI웨이퍼(10) 상에 도포됨에 따라 SOI웨이퍼(10) 상면에는 제2 포토레지스트층(30)이 형성된다.
다음은 상기 SOI웨이퍼(10) 상에 형성된 제2 포토레지스트층(30)의 상부에 제2 마스크(2)를 위치한 후, 광(UV)을 조사한다.
상기 제2 마스크(2)에는 한 쌍의 챔버(110,120) 위치와 대응하는 위치가 천공되어 있어, 상기 제2 마스크(2)의 천공을 통해 광(UV)이 제2 포토레지스트층(30)까지 도달하여 제2 포토레지스트층(30) 중 한 쌍의 챔버(110,120)가 형성될 영역이 광에 노출되어 그 물성이 변질된다.
다음은 상기 제2 마스크(2)를 제거하고, 제2 포토레지스트층(30)을 현상한다.
이때, 제2 포토레지스트층(30) 중 광(UV)의 노출에 의해 변질된 영역이 현상액에 의해 제거되어, 상기 제2 포토레지스트층(30)에는 한 쌍의 챔버(110,120) 위치와 대응하는 영역에 제2 개방부(31)가 형성된다.
따라서, 상기한 과정으로 SOI웨이퍼(10) 상에 한 쌍의 챔버(110,120) 위치와 대응하는 영역에 제2 개방부(31)를 형성한 제2 포토레지스트층(30)을 형성할 수 있다.
다음은 c-2)단계로, 상기 제2 포토레지스트층(30)의 제2 개방부(31)를 통해 SOI웨이퍼(10) 중 상부실리콘결정층(11)을 드라이 에칭을 실시한다.
이때, 실시되는 드라이 에칭은 이방성 드라이 에칭으로, 유도 결합 플라즈마식 반응성 이온 에칭을 실시하는데, 상기 유도 결합 플라즈마식 반응성 이온 에칭은 물리반응 및 화학반응의 쌍방의 반응기구를 갖고, ICP-RIE장치 등이 사용되는 것이 바람직하다.
더불어, 본 발명의 실시에서는 이방성 드라이 에칭을 유도 결합 플라즈마식 반응성 이온 에칭이라 한정하여 설명하나, 이에 한정하지 않고 스퍼터 에칭, 스퍼터 이온 빔 에칭, 및 리액티브 이온 빔 에칭을 실시할 수도 있다.
또한, 상기 드라이 에칭은 상기 SOI웨이퍼(10) 중 상부실리콘결정층(11)이 완전히 에칭되어, 상부실리콘결정층(11) 하부에 위치하는 절연층(12)이 노출될 때 까지 5㎛단위로 에칭을 연속 반복 실시하는 것이 바람직하다.
이때 일회에 실시되는 연속 반복 에칭과정으로 챔버(110,120)들의 내측 모서리가 R값을 갖지 않고 직각으로 형성된다.
다음은 d)단계로, 도 3c에 도시한 바와 같이 준비된 SOI웨이퍼(10) 중 하부실리콘결정층(13)를 부분 에칭하여, SOI웨이퍼(10)에 형성된 한 쌍의 챔버(110,120)를 각각 관통하는 관통공(111,121)를 형성하는데, 이때 상기 d)단계는 다음의 과정으로 이루어진다.
먼저 d-1)단계로, 상기 SOI웨이퍼(10) 중 하부실리콘결정층(13) 상에 3차 포토리소그래피를 실시하여, SOI웨이퍼(10) 상에 관통공(111,121)의 위치와 대응하는 영역에 제3 개방부(41)를 형성한 제3 포토레지스트층(40)을 형성한다.
이때, 한 쌍의 챔버(110,120)를 각각 관통하는 관통공(111,121)들은 미세채널(130)을 기준으로, 챔버들(110,120)의 외측 방향으로 편심지게 형성하여, 상기 챔버(110,120)의 외측방향 변과 관통공(111,121)의 외측방향 주연이 서로 같은 위치에 포개어지도록 형성하는 것이 바람직하다.
상기 SOI웨이퍼(10) 상에 포토레지스트가 고르게 도포되도록, 포토레지스트를 스핀코팅 방식으로 SOI웨이퍼(10) 상에 도포하고, 상기 포토레지스트가 SOI웨이퍼(10) 상에 도포됨에 따라 제3 포토레지스트층(40)을 이룬다.
다음은 상기 SOI웨이퍼(10) 상에 도포된 제3 포토레지스트층(40)의 상부에 제3 마스크(3)를 위치한 후, 광(UV)을 조사한다.
상기 제3 마스크(3)에는 관통공(111,121)의 위치와 대응하는 영역이 천공되어 있어, 상기 제3 마스크(3)의 천공을 통해 광(UV)이 제3 포토레지스트층(40)까지 도달하여 제3 포토레지스트층(40) 중 관통공(111,121)의 위치와 대응하는 영역이 광에 노출되어 그 물성이 변질 된다.
다음으로, 상기 제3 마스크(3)를 제거하고, 제3 포토레지스트층(40)을 현상한다.
이때, 제3 포토레지스트층(40) 중 광(UV)의 노출에 의해 변질된 영역이 현상액에 의해 제거되어, 상기 포토레지스트층(20)에는 관통공(111,121)의 위치와 대응하는 영역에 한 쌍의 제3 개방부(41)를 형성한다.
다음은 d-2)단계로, 상기 제3 포토레지스트층(40)의 제3 개방부(41)를 통해 SOI웨이퍼(10) 중 하부실리콘결정층(13)을 드라이 에칭을 실시한다.
이때, 실시되는 드라이 에칭은 이방성 드라이 에칭으로, 유도 결합 플라즈마식 반응성 이온 에칭을 실시하는데, 상기 유도 결합 플라즈마식 반응성 이온 에칭은 물리반응 및 화학반응의 쌍방의 반응기구를 갖고, ICP-RIE장치 등이 사용되는 것이 바람직하다.
더불어, 본 발명의 실시에서는 이방성 드라이 에칭을 유도 결합 플라즈마식 반응성 이온 에칭이라 한정하여 설명하나, 이에 한정하지 않고 스퍼터 에칭, 스퍼터 이온 빔 에칭, 및 리액티브 이온 빔 에칭을 실시할 수도 있다.
또한, 상기 드라이 에칭은 최종 에칭 깊이를 수회로 나누어, 상부실리콘결정층(11)을 연속반복하여 에칭을 실시하여 최종 에칭 깊이에 도달하게 한다.
이때 일회에 실시되는 에칭의 깊이는 5㎛단위로 하여, 연속 반복 에칭을 실시하는 것이 바람직하다.
다음은 b-3)단계로, 에칭이 완료되면 제3 포토레지스트층(40)을 세척하여 제거한다.
따라서 상기한 과정이 완료되면, 상기 SOI웨이퍼(10) 중 하부실리콘결정층(13)에 관통공(111,121)를 형성할 수 있다.
다음은 f)단계로, 상기 테라스(131), 한 쌍의 챔버(110,120), 한 쌍의 챔버를 각각 관통하는 관통공(111,121)을 형성한 칩(100)에 유리판(200)을 접합하여 실리콘 마이크로칩을 완성한다.
상기한 본 발명의 일 실시에 따라 제조된 실리콘 마이크로칩은 도 4 내지 도 6에 도시한 바와 같이 본체인 칩(100)에 유리판(200)이 접합된 것으로, 상기 칩(100)의 내부에는 한 쌍의 챔버(110,120)를 형성하고 있는데, 상기 한 쌍의 챔버(110,120)는 상측에 각각 형성된 관통공(111,121)을 통해 액체(세포 및 시약)가 인입되어, 인입된 액체(세포 및 시약)를 각각 수용한다.
그리고 상기 챔버(110,120)들 사이에는 미세채널(130)이 배치되어, 상기 챔버(110,120)들에 수용된 액체(세포 및 시약)의 농도구배에 의해 세포 또는 액체가 어느 한 챔버(110)에서 다른 챔버(120)로 이동하는 통로로 제공된다.
이때, 미세채널(130)은 칩(100)과 유리판(200)이 서로 접합됨에 따라 칩(100)과 유리판(200) 사이에 형성된 간격으로 이루어지고, 상기 미세채널(130)의 천정면을 테라스(131)라 하는데, 상기 테라스(131)의 높이는 검측하자고 하는 세포의 크기에 상응하여 칩(100)을 제조할 당시 임의로 조절한다.
상기한 구성에 따른 실리콘 마이크로칩의 실시 예를 살펴보면, 도 6에 도시한 바와 같이 한 쌍의 챔버(110,120) 중 어느 한 챔버(110)에는 세포가 포함된 액체를 넣고 다른 한 챔버(120)에는 액체를 빨아당겨, 액체에 포함된 세포가 미세채널(130)과 어느 한 챔버(110)의 경계면에 나란히 오게 하거나, 미세채널(130) 내로 당겨올 수가 있다.
이후, 한 쌍의 챔버(110,120)에 액체로 채워서 챔버(110,120)들 간의 상부를 액체로 연결함으로서, 미세채널(130) 내에서 액체가 무작위적으로 섞이는 것을 방지할 수 있다.
그리고, 액체를 빨아당긴 쪽 챔버인 다른 한 챔버(120)(세포 투입의 반대 편 챔버)에 자극제 또는 리간드를 첨가하면, 미세채널(130) 위에서부터 확산에 의해 자극제 또는 리간드의 농도구배가 형성되고, 세포가 자극제나 리간드의 농도구배에 반응하는 것을 유리판(200)의 아래쪽에서 동축조명장치를 부여한 CCD카메라로 관찰 할 수 있다.
여기서, 본 발명의 일 실시에 따른 실리콘 마이크로칩은 도 7에 도시한 바와 같이 상기 미세채널(130)에 인접하는 챔버(110,120)들의 내측 모서리가 R값을 갖지 않고 직각으로 형성하여, 챔버들(110,120)과 미세채널(130) 경계선상에 그림자가 발생하지 않는다.
또한, 한 쌍의 챔버(110,120) 각각의 관통공(111,121)들은 상기 미세채널(130)을 기준으로, 챔버(110,120)의 외측 방향으로 관통공(111,121)이 편심지게 형성하여, 상기 챔버의 외측변과 관통공의 외측 테두리가 서로 일치되게 형성하므로서, 챔버(110,120)의 형상에 의해 세포의 이동이 없는 데드스페이스가 발생하지 않는다.
그리고, 한 쌍의 챔버(110,120) 하측 주변을 따라 미세채널(130)의 높이와 같은 높이로 단턱(140)을 형성하여, 세포가 액체의 유동 및 자극제, 리간드의 농도구배에 의해 미세채널(130)로만 반응하도록 한다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1,2,3: 마스크
10: SOI웨이퍼
11: 상부실리콘단결정층
12: 절연층
13: 하부실리콘단결정층
20,30,40: 포토레지스트층
21,31,41: 개방부
100: 칩
110,120: 챔버
111,121: 관통공
130: 미세채널
131: 테라스
140: 단턱
200: 유리판

Claims (12)

  1. 상측에 형성된 관통공을 통해 유체가 각각 수용되는 한 쌍의 챔버와, 상기 챔버들 사이에 배치되어, 상기 챔버들에 수용된 유체의 농도구배에 의해 세포가 어느 한 챔버에서 다른 챔버로 이동하는 통로인 미세채널을 포함하는 실리콘 마이크로칩에 관한 것으로,
    상기 미세채널에 인접하는 챔버들의 내측 모서리가 R값을 갖지 않고 직각으로 형성하는 것을 특징으로 한 실리콘 마이크로칩.
  2. 청구항 1에 있어서,
    상기 한 쌍의 챔버 각각의 관통공들은
    상기 미세채널을 기준으로, 챔버의 외측 방향으로 관통공이 편심지게 형성하여, 상기 챔버의 외측변과 관통공의 주연이 서로 같은 위치상에 형성되는 것을 특징으로 한 실리콘 마이크로칩.
  3. 청구항 1에 있어서,
    상기 한 쌍의 챔버 하측 주변을 따라 미세채널의 높이와 같은 높이로 단턱을 형성하는 것을 특징으로 한 실리콘 마이크로칩.
  4. a)SOI웨이퍼를 준비하는 단계;
    b)SOI웨이퍼를 부분 에칭하여, 상기 SOI웨이퍼에 미세채널의 천정면을 이루는 테라스를 형성하는 단계;
    c)SOI웨이퍼를 부분 에칭하여, 상기 SOI웨이퍼에 테라스를 사이에 둔 한 쌍의 챔버를 형성하는 단계;
    d)SOI웨이퍼를 부분 에칭하여, 상기 SOI웨이퍼에 형성된 한 쌍의 챔버를 각각 관통하는 관통공을 형성하는 단계; 및
    f)상기 테라스, 챔버, 관통공을 형성한 SOI웨이퍼에 유리판을 접합하여 실리콘 마이크로칩을 완성하는 단계를 포함하는 실리콘 마이크로칩 제조방법.
  5. 청구항 4에 있어서,
    상기 a)단계에서 준비되는 SOI웨이퍼는
    하부실리콘단결정층, 절연층, 상부실리콘단결정층 순으로 적층된 웨이퍼인 것을 특징으로 하는 실리콘 마이크로칩 제조방법.
  6. 청구항 5에 있어서,
    상기 b)단계인 SOI웨이퍼에 미세채널의 천정면을 이루는 테라스를 형성하는 단계는
    b-1)상기 SOI웨이퍼 상에 포토리소그래피를 실시하여, SOI웨이퍼 상에 테라스의 위치와 대응하는 영역에 개방부를 형성한 포토레지스트층을 형성하는 단계;
    b-2)상기 포토레지스트층의 개방부를 통해 SOI웨이퍼 중 상부실리콘결정층을 미세채널의 높이와 상응하는 깊이로 드라이 에칭을 실시하여 제거하는 단계;
    b-3)에칭이 완료되면 포토레지스트층을 세척하여 제거하는 단계를 포함하는 실리콘 마이크로칩 제조방법.
  7. 청구항 5에 있어서,
    상기 c)단계인 SOI웨이퍼에 테라스를 사이에 둔 한 쌍의 챔버를 형성하는 단계는
    c-1)상기 SOI웨이퍼 상에 포토리소그래피를 실시하여, SOI웨이퍼 상에 챔버의 위치와 대응하는 영역에 개방부를 한 쌍으로 형성한 포토레지스트층을 형성하는 단계;
    c-2)상기 한 쌍의 포토레지스트층 개방부를 통해 SOI웨이퍼 중 상부실리콘결정층을 드라이 에칭을 실시하여 제거하는 단계;
    c-3)에칭이 완료되면 상부실리콘결정층이 에칭되어 제거됨에 따라 노출된 절연층 및 포토레지스트층을 용해액으로 세척하여 제거하는 단계를 포함하는 실리콘 마이크로칩 제조방법.
  8. 청구항 5에 있어서,
    상기 d)단계인 상기 SOI웨이퍼에 형성된 한 쌍의 챔버를 각각 관통하는 관통공을 형성하는 단계는
    d-1)상기 SOI웨이퍼 상에 포토리소그래피를 실시하여, SOI웨이퍼 상에 관통공의 위치와 대응하는 영역에 개방부를 형성한 포토레지스트층을 형성하는 단계;
    d-2)상기 포토레지스트층의 개방부를 통해 SOI웨이퍼 중 하부실리콘결정층을 드라이 에칭을 실시하여 제거하는 단계;
    d-3)에칭이 완료되면 포토레지스트층을 세척하여 제거하는 단계를 포함하는 실리콘 마이크로칩 제조방법.
  9. 청구항 6, 청구항 7 및 청구항 8 중 어느 한 항에 있어서,
    상기 b-2)단계, c-2)단계 및 d-2)단계 중 어느 한 단계에서 실시되는 드라이 에칭은
    유도 결합 플라즈마식 반응성 이온 에칭인 것을 특징으로 하는 실리콘 마이크로칩 제조방법.
  10. 청구항 6, 청구항 7 및 청구항 8 중 어느 한 항에 있어서,
    상기 b-2)단계, c-2)단계 및 d-2)단계 중 어느 한 단계에서 실시되는 드라이 에칭은
    최종 에칭 깊이를 수회로 나누어, 에칭을 연속반복 실시하여 최종 에칭 깊이에 도달하는 것을 특징으로 하는 실리콘 마이크로칩 제조방법.
  11. 청구항 4에 있어서,
    상기 b)단계인 SOI웨이퍼에 미세채널의 천정면을 이루는 테라스를 형성하는 단계에서는 단턱을 함께 형성하는 실리콘 마이크로칩 제조방법.
  12. 청구항 4에 있어서,
    상기 한 쌍의 챔버 각각의 관통공들은
    상기 미세채널을 기준으로, 챔버의 외측 방향으로 관통공이 편심지게 형성하여, 상기 챔버의 외측변과 관통공의 주연이 서로 같은 위치상에 형성되는 실리콘 마이크로칩 제조방법.
KR1020160042824A 2016-04-07 2016-04-07 실리콘 마이크로칩 및 그 제조방법 KR101895776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160042824A KR101895776B1 (ko) 2016-04-07 2016-04-07 실리콘 마이크로칩 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160042824A KR101895776B1 (ko) 2016-04-07 2016-04-07 실리콘 마이크로칩 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170115321A true KR20170115321A (ko) 2017-10-17
KR101895776B1 KR101895776B1 (ko) 2018-09-07

Family

ID=60297848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042824A KR101895776B1 (ko) 2016-04-07 2016-04-07 실리콘 마이크로칩 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101895776B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075786A (ko) * 2000-12-07 2002-10-05 주식회사 에펙타 세포연구소 세포 주화성 검출 및 주화 세포 분리를 위한 웰 유닛
KR20110061093A (ko) * 2009-12-01 2011-06-09 한국생산기술연구원 세포 주화성 검사용 마이크로 플루이딕 칩 및 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075786A (ko) * 2000-12-07 2002-10-05 주식회사 에펙타 세포연구소 세포 주화성 검출 및 주화 세포 분리를 위한 웰 유닛
KR20110061093A (ko) * 2009-12-01 2011-06-09 한국생산기술연구원 세포 주화성 검사용 마이크로 플루이딕 칩 및 제조방법

Also Published As

Publication number Publication date
KR101895776B1 (ko) 2018-09-07

Similar Documents

Publication Publication Date Title
US11561216B2 (en) Apparatus for supporting an array of layers of amphiphilic molecules and method of forming an array of layers of amphiphilic molecules
US9885059B2 (en) Ultrahigh throughput microinjection device
US9821309B2 (en) Porous membrane apparatus, method, and applications
Xu et al. Real-time two-photon lithography in controlled flow to create a single-microparticle array and particle-cluster array for optofluidic imaging
JP3769622B2 (ja) 人工脂質膜の形成方法とそのための脂質平面膜形成装置
JP6140684B2 (ja) ターゲットを刺激する分子の濃度を制御するマイクロ流体システム
CN109107623B (zh) 一种微流控芯片及制备方法
CN105457690B (zh) 一种阶梯结构的微流控芯片及其制备方法
Abate et al. Functionalized glass coating for PDMS microfluidic devices
JP6924263B2 (ja) ビード集積システム（ｂｅａｄ ｉｎｔｅｇｒａｔｉｏｎ ｓｙｓｔｅｍ）を備えたマイクロ流体チップ
CN102401760B (zh) 十字型三维水力聚焦微混合装置
TWI295273B (en) Mikrofluidik-chip
KR101895776B1 (ko) 실리콘 마이크로칩 및 그 제조방법
WO2021115047A1 (zh) 一种微流控芯片及基于微流控芯片的全血分离方法
KR20100048507A (ko) 마이크로채널을 이용한 혈장분리장치와 마이크로채널을 이용한 혈장분리장치 제작방법
JP4485926B2 (ja) 遠心チップと遠心分離法
Suzuki et al. High throughput cell electroporation array fabricated by single-mask inclined UV lithography exposure and oxygen plasma etching
US9399786B2 (en) Point-of-care test system and method for applying a sample
KR102571156B1 (ko) 미세 유체 농도장 생성 장치, 그 미세 유체 농도장 생성 장치 제작방법 및 유체 유동 장치
KR101604588B1 (ko) 세포 농축을 위한 마그네틱 필라를 가지는 바이오칩
CN102513011B (zh) 一种基于三维水力聚焦的微混合装置
Gümüscü et al. In-situ photopatterning of hydrogel microarrays in polished microchips
US20230364614A1 (en) Microfluidic probes
CN207662914U (zh) 一种用于检测汉坦病毒的多重微流控检测芯片
Maltez Cavalheiro Design, manufacturing and characterization of a microfluidic chip for droplet trapping

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right