KR20170114438A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170114438A
KR20170114438A KR1020160041241A KR20160041241A KR20170114438A KR 20170114438 A KR20170114438 A KR 20170114438A KR 1020160041241 A KR1020160041241 A KR 1020160041241A KR 20160041241 A KR20160041241 A KR 20160041241A KR 20170114438 A KR20170114438 A KR 20170114438A
Authority
KR
South Korea
Prior art keywords
code
ecc
codes
decoded
ecc decoding
Prior art date
Application number
KR1020160041241A
Other languages
English (en)
Inventor
채철수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160041241A priority Critical patent/KR20170114438A/ko
Priority to US15/230,172 priority patent/US20170286219A1/en
Publication of KR20170114438A publication Critical patent/KR20170114438A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 불휘발성 메모리 장치로부터 데이터 청크를 리드하는 단계, 상기 리드된 데이터 청크의 제1 코드들 및 제2 코드들을 행렬 형태로 배열하는 단계 및 상기 제1 코드들 및 상기 제2 코드들 각각을 ECC 디코딩하되, ECC 디코딩된 제1 코드들 및 제2 코드들 각각의 정정된 에러 비트의 수를 카운트하고 합산하여 상기 데이터 청크에 대한 총 정정 에러 비트 수를 연산하는 단계를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{Data storage device and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들어, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 저장 매체로서 사용한다.
본 발명의 실시 예는 불휘발성 메모리 장치로부터 리드된 데이터의 에러 비트의 수를 추정할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예는 추정된 에러 비트 수에 근거하여 데이터가 저장된 메모리 셀의 상태를 판단하는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 불휘발성 메모리 장치로부터 데이터 청크를 리드하는 단계, 상기 리드된 데이터 청크의 제1 코드들 및 제2 코드들을 행렬 형태로 배열하는 단계 및 상기 제1 코드들 및 상기 제2 코드들 각각을 ECC 디코딩하되, ECC 디코딩된 제1 코드들 및 제2 코드들 각각의 정정된 에러 비트의 수를 카운트하고 합산하여 상기 데이터 청크에 대한 총 정정 에러 비트 수를 연산하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 데이터 청크가 저장된 불휘발성 메모리 장치, 호스트 장치로부터의 리드 요청에 따라 상기 불휘발성 메모리 장치로부터 상기 데이터 청크를 리드하는 컨트롤 유닛 및 상기 리드된 데이터 청크의 제1 코드들 및 제2 코드들을 행렬 형태로 배열하고, 상기 제1 코드들 및 상기 제2 코드들 각각에 대한 ECC 디코딩 동작을 수행하고, ECC 디코딩된 제1 코드들 및 제2 코드들 각각의 정정된 에러 비트 수를 카운트하고 합산하여 상기 데이터 청크에 대한 총 정정 에러 비트 수를 연산하는 에러 정정 코드(error collection code, ECC) 유닛을 포함한다.
본 실시 예에 따르면, 리드된 데이터 청크를 저장하기 위한 별도의 메모리 공간이 요구되지 않으므로, 에러 정정 코드(error correction code, ECC) 로직 사이즈가 증가하는 것을 방지할 수 있다.
또한, 누적된 총 에러 비트 수에서 잘못 정정된 에러 비트 수를 차감하므로, 리드된 데이터 청크의 에러 비트의 수를 보다 정확하게 추정할 수 있다. 그 결과, 해당 데이터 청크가 저장된 메모리 셀의 상태를 정확하게 판단할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 2는 에러 정정 코드(ECC) 유닛에 의해 행렬 형태로 배열된 코드들을 포함하는 데이터 청크를 예시적으로 도시한 도면이다.
도 3은 4 비트의 데이터를 갖는 데이터 블록들을 포함하는 4 개의 행 코드들 및 4 개의 열 코드들을 포함하는 데이터 청크(DCK)를 예시적으로 도시한 도면이다.
도 4a 내지 4b는 데이터 청크(DCK)에 대한 디코딩 동작이 수행되는 과정에서 잘못 정정된 비트가 없는 경우를 예시적으로 도시한 도면이다.
도 5a 내지 도 5b는 데이터 청크(DCK)에 대한 디코딩 동작이 수행되는 과정에서 잘못 정정된 비트가 있는 경우를 예시적으로 도시한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 7은 도 6의 단계 S200을 구체적으로 도시한 순서도이다.
도 8은 도 6의 단계 S300을 구체적으로 도시한 순서도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 11은 도 10의 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PCRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(220), 및 에러 정정 코드(error correction code, ECC) 유닛(230)을 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 입력된 신호, 명령 또는 요청을 분석하고 처리할 수 있다. 예를 들어, 컨트롤 유닛(210)은 호스트 장치로부터 리드 요청 및 리드할 논리 어드레스가 수신되면, 수신된 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)로부터 데이터를 독출할 수 있다. 또한, 컨트롤 유닛(210)은 호스트 장치로부터 라이트 요청 및 라이트할 논리 어드레스가 수신되면, 수신된 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)에 데이터를 저장할 수 있다. 이를 위하여, 컨트롤 유닛(210)은 랜덤 액세스 메모리(220)에 로딩된 펌웨어(또는 소프트웨어)를 해독하고 구동할 수 있다. 컨트롤 유닛(210)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해 구동되는 펌웨어(또는 소프트웨어)를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어(또는 소프트웨어)의 구동에 필요한 데이터, 예를 들어, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(220)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 데이터 버퍼 메모리 또는 데이터 캐시 메모리로서 동작할 수 있다.
에러 정정 코드(ECC) 유닛(230)은 불휘발성 메모리 장치(100)로부터 리드된 데이터를 ECC 디코딩(이하, ‘디코딩’이라 함)할 수 있다. 구체적으로, 에러 정정 코드(ECC) 유닛(230)은 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 불휘발성 메모리 장치(100)로부터 리드된 데이터의 에러 비트를 검출 및 정정할 수 있다. 이때, 에러 정정 코드(ECC) 유닛(230)은 리드된 데이터의 에러 비트의 수가 기 설정된 개수 이하이면 검출된 에러 비트를 정정할 수 있고, 기 설정된 개수를 초과하면 검출된 에러 비트를 정정할 수 없다. 여기에서, 기 설정된 개수는 에러 정정 코드(ECC) 유닛(230)의 에러 정정 능력을 의미할 수 있다.
또한, 에러 정정 코드(ECC) 유닛(230)은 불휘발성 메모리 장치(100)로부터 리드된 데이터에 대하여 디코딩 동작을 수행한 후, 디코딩된 데이터에 대해 신드롬 체크(syndrome check)를 수행하여 디코딩 결과 값을 생성할 수 있다. 여기에서, 디코딩 결과 값은 디코딩 성공 또는 디코딩 실패를 나타내는 값일 수 있다. 이때, 디코딩 성공은 디코딩된 데이터 내에 정정 실패한 에러 비트가 존재하지 않음을 의미할 수 있고, 디코딩 실패는 디코딩된 데이터 내에 정정 실패한 에러 비트가 존재하는 것을 의미할 수 있다.
에러 정정 코드(ECC) 유닛(230)은 LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, 에러 정정 코드(ECC) 유닛(230)는 에러 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
도 2는 에러 정정 코드(ECC) 유닛에 의해 행렬 형태로 배열된 코드들을 포함하는 데이터 청크를 예시적으로 도시한 도면이다.
도 2를 참조하면, 에러 정정 코드(ECC) 유닛(230)은 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)를 행렬 형태로 배열할 수 있다. 데이터 청크(DCK)는 에러 정정 코드(ECC) 유닛(230)에 의해 행렬 형태로 배열된 복수의 행 코드들 및 복수의 열 코드들을 포함할 수 있다. 또한, 복수의 행 코드들 및 복수의 열 코드들은 각각 복수의 데이터 블록들 및 하나의 패리티 블록을 포함할 수 있다. 예를 들어, 도 2에 도시한 바와 같이, 데이터 청크(DCK)가 4개의 행 코드들(R1 ~ R4) 및 4개의 열 코드들(C1 ~ C4)을 포함하는 경우, 데이터 청크(DCK)는 16개의 데이터 블록들(D11 ~ D44)과 4개의 행 패리티 블록들(RP1 ~ RP4) 및 4개의 열 패리티 블록들(CP1 ~ CP4)을 포함할 수 있다. 데이터 블록들(D11 ~ D44)은 각각 적어도 1 비트 이상의 데이터를 포함할 수 있다.
에러 정정 코드(ECC) 유닛(230)은 행 코드들(R1 ~ R4) 및 열 코드들(C1 ~ C4)을 각각 코드 단위로 디코딩할 수 있다. 에러 정정 코드(ECC) 유닛(230)은 행 코드들(R1 ~ R4)을 순차적으로 디코딩한 후, 열 코드들(C1 ~ C4)을 순차적으로 디코딩할 수 있다. 에러 정정 코드(ECC) 유닛(230)은 열 코드들(C1 ~ C4)을 순차적으로 디코딩한 후, 행 코드들(R1 ~ R4)을 순차적으로 디코딩할 수도 있다. 에러 정정 코드(ECC) 유닛(230)은 하나의 행 코드와 하나의 열 코드를 교대로 디코딩할 수도 있다.
에러 정정 코드(ECC) 유닛(230)은 행 코드들(R1 ~ R4) 및 열 코드들(C1 ~ C4) 각각에 대한 디코딩 동작을 수행하는 과정에서 검출 및 정정된 에러 비트의 수를 카운트 및 합산하여 디코딩된 데이터 청크(DCK)에 대한 총 정정 에러 비트 수를 연산할 수 있다.
예를 들어, 도 2를 참조하여 설명하면, 에러 정정 코드(ECC) 유닛(230)은 제1 행 코드(R1)의 데이터 블록들(D11 ~ D14) 내에 포함된 에러 비트들을 검출 및 정정하고, 정정된 에러 비트들의 수를 카운트할 수 있다. 이후, 에러 정정 코드(ECC) 유닛(230)은 제2 행 코드(R2)의 데이터 블록들(D21 ~ D24) 내에 포함된 에러 비트들을 검출 및 정정하고, 정정된 에러 비트의 수를 카운트하고, 제1 행 코드(R1)를 디코딩하면서 정정된 에러 비트 수와 합산할 수 있다. 이후, 에러 정정 코드(ECC) 유닛(230)은 제3 행 코드(R3), 제4 행 코드(R4), 제1 열 코드(C1), 제2 열 코드(C2), 제3 열 코드(C3), 및 제4 열 코드(C4) 내에 포함된 에러 비트들을 검출 및 정정하고, 정정된 에러 비트들의 수를 카운트하고 이전에 디코딩된 코드들(즉, 제1 행 코드(R1) 및 제2 행 코드(R2))의 정정된 에러 비트 수와 합산하여 하나의 데이터 청크(DCK)를 디코딩하면서 정정된 총 에러 비트 수를 연산할 수 있다.
데이터 청크(DCK)의 행 코드들(R1 ~ R4) 및 열 코드들(C1 ~ C4)을 디코딩하는 과정에서 에러 비트들의 검출 및 정정이 정상적으로 수행된다면, 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트의 수와 디코딩된 데이터 청크(DCK)의 정정된 에러 비트의 수는 동일할 수 있다. 이런 경우, 디코딩 동작을 수행하면서 카운트 및 합산한 정정 에러 비트의 수에 근거하여 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트의 수를 추정할 수 있다.
한편, 전술한 바와 같이 에러 정정 코드(ECC) 유닛(230)은 행 코드들 또는 열 코드들에서 검출된 에러 비트의 수가 기 설정된 에러 정정 능력 범위를 벗어나는 경우에는 에러 비트를 정정할 수 없다.
그러나, 에러 비트들의 수가 기 설정된 에러 정정 능력 범위를 벗어남에도 불구하고, 에러 정정 능력 범위 이내인 것으로 잘못 판단하고 에러 비트인 것으로 판단되는 비트들이 정정되는 경우가 발생할 수 있다. 즉, 디코딩 과정에서 오정정(mis-correction)이 발생할 수 있다. 또한, 오정정이 발생한 경우에도 디코딩 성공을 나타내는 디코딩 결과 값이 생성될 수 있다.
이런 경우, 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트의 수와 디코딩된 데이터 청크(DCK)의 정정된 에러 비트의 수는 달라질 수 있다. 즉, 오정정으로 인하여 정정된 에러 비트의 수가 데이터 청크(DCK) 내에 실제로 포함된 에러 비트의 수 보다 클 수 있다. 그 결과, 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트의 수를 정확하게 추정할 수 없다.
이에 따라, 에러 정정 코드(ECC) 유닛(230)은 현재 디코딩 동작을 수행하고 있는 행 코드(또는 열 코드) 내에서 에러 비트가 검출되면, 에러 비트가 검출된 데이터 블록을 공유하는 열 코드(또는 행 코드)의 디코딩 결과 값을 확인할 수 있다. 확인 결과, 디코딩 성공이면 에러 정정 코드(ECC) 유닛(230)은 해당 열 코드들(또는 행 코드들)을 디코딩하면서 카운트한 정정 에러 비트 수를 총 정정 에러 비트 수에서 차감할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 해당 열 코드들(또는 행 코드들)의 디코딩 결과 값을 디코딩 실패에 상응하는 값으로 변경할 수 있다. 이때, 잘못 정정된 에러 비트는 이후 수행되는 디코딩 과정에서 정정되면서 정정된 에러 비트 수로 다시 카운트되므로, 잘못 정정된 에러 비트 수의 두 배를 총 정정 에러 비트 수에서 차감하면 데이터 청크(DCK) 내에 실제로 포함된 에러 비트의 수가 보다 정확하게 추정될 수 있다.
컨트롤 유닛(210)은 에러 정정 코드(ECC) 유닛(230)에 의해 추정된 데이터 청크(DCK)에 대한 총 정정 에러 비트 수가 기 설정된 임계 에러 비트 수 미만인지 또는 이상인지를 판단하고, 판단 결과에 근거하여 데이터 청크(DCK)가 저장된 불휘발성 메모리 장치(100)의 메모리 셀의 상태를 판단할 수 있다.
구체적으로, 컨트롤 유닛(210)은 총 정정 에러 비트 수가 기 설정된 임계 에러 비트 수 미만이면 데이터 청크(DCK)가 저장된 메모리 셀의 상태가 양호한 것으로 판단하고, 동작을 종료할 수 있다. 그러나, 총 정정 에러 비트 수가 기 설정된 임계 에러 비트 수 이상이면 컨트롤 유닛(210)은 데이터 청크(DCK)가 저장된 메모리 셀의 상태가 불량인 것으로 판단하여 데이터 청크(DCK)를 현재의 메모리 셀을 제외한 다른 메모리 셀에 저장할 수 있다.
도 3은 4 비트의 데이터를 갖는 데이터 블록들을 포함하는 행 코드들 및 열 코드들을 포함하는 데이터 청크(DCK)를 예시적으로 도시한 도면이다. 설명의 편의를 위하여 행 코드들에 대한 디코딩 동작이 모두 완료된 후 열 코드들에 대한 디코딩 동작을 시작하는 것으로 가정한다. 또한, ‘0’은 정상 비트, ‘1’을 에러 비트인 것으로 가정하고, 에러 정정 코드(ECC) 유닛(230)의 에러 정정 능력은 3 비트인 것으로 가정한다.
도 3을 참조하면, 제1 행 코드(R1)는 3 비트의 에러 비트를 포함하고, 제2 행 코드(R2)는 2 비트의 에러 비트를 포함하고, 제3 행 코드(R3)는 4 비트의 에러 비트를 포함하고, 제4 행 코드(R4)는 1 비트의 에러 비트를 포함할 수 있다.
도 4a 및 도 4b는 데이터 청크(DCK)에 대한 디코딩 동작이 수행되는 과정에서 잘못 정정된 비트가 없는 경우를 예시적으로 도시한 도면이다.
도 4a를 참조하면, 에러 정정 코드(ECC) 유닛(230)은 제1 행 패리티 블록(RP1)에 근거하여 제1 행 코드(R1)에 대한 디코딩 동작을 수행하여 제1 행 코드(R1)의 에러 비트를 검출 및 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 행 코드(R1)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=3)할 수 있다.
이후, 에러 정정 코드(ECC) 유닛(230)은 제2 행 패리티 블록(RP2)에 근거하여 제2 행 코드(R2)에 대한 디코딩 동작을 수행하여 제2 행 코드(R2)의 에러 비트를 검출 및 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제2 행 코드(R2)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=2)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제2 행 코드(R2)의 정정된 에러 비트 수(C=2)와 제1 행 코드(R1)의 정정된 에러 비트 수(C=3)를 합산하여 총 정정 에러 비트 수를 연산할 수 있다. 이에 따라, 제2 행 코드(R2)까지 디코딩 동작을 수행한 후, 총 정정 에러 비트 수는 5 비트가 된다.
이후, 에러 정정 코드(ECC) 유닛(230)은 제3 행 패리티 블록(RP3)에 근거하여 제3 행 코드(R2)에 대한 디코딩 동작을 수행하여 제3 행 코드(R2)의 에러 비트를 검출할 수 있다. 검출된 에러 비트는 4 비트로, 에러 정정 코드(ECC) 유닛(230)의 에러 정정 능력인 3 비트를 초과한다. 이에 따라, 에러 정정 코드(ECC) 유닛(230)은 검출된 에러 비트를 정정하지 않을 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제3 행 코드(R2)에 대하여 신드롬 체크를 수행하여 디코딩 실패를 나타내는 디코딩 결과 값을 생성(D=1)할 수 있다. 이때, 검출된 에러 비트가 정정되지 않았으므로, 정정된 에러 비트의 수는 0이다. 그 결과, 제3 행 코드(R3)까지 디코딩한 후, 총 정정 에러 비트 수는 여전히 5 비트이다.
이후, 에러 정정 코드(ECC) 유닛(230)은 제4 행 패리티 블록(RP3)에 근거하여 제4 행 코드(R3)에 대한 디코딩 동작을 수행하여 제4 행 코드(R3)의 에러 비트를 검출 및 정정할 수 있다. 이후, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제4 행 코드(R3)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=1)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제4 행 코드(R4)의 정정된 에러 비트 수(C=1)를 이전에 디코딩된 제1 행 코드(R1)의 정정된 에러 비트의 수(C=3)와 제2 행 코드(R2)의 정정된 에러 비트의 수(C=2)가 합산된 총 정정 에러 비트 수(5 비트)와 합산할 수 있다. 이에 따라, 제1 내지 제4 행 코드들(R1 ~ R4)에 대한 디코딩 동작이 완료된 후 총 정정 에러 비트 수는 6 비트가 된다.
이후, 도 4b를 참조하면, 에러 정정 코드(ECC) 유닛(230)은 제1 내지 제4 열 패리티 블록들(CP1 ~ CP4)에 근거하여 제1 내지 제4 열 코드들(C1 ~ C4)에 대한 디코딩 동작을 각각 수행하여 제1 내지 제4 열 코드들(C1 ~ C4)의 에러 비트들을 검출 및 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 내지 제4 열 코드들(C1 ~ C4) 각각에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값들을 생성(D=0, D=0, D=0, D=0)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제1 내지 제4 열 코드들(C1 ~ C4)의 정정된 에러 비트의 수를 카운트(C=1, C=1, C=1, C=1)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제1 내지 제4 열 코드들(C1 ~ C4) 각각의 정정된 에러 비트의 수(C=1, C=1, C=1, C=1)를 순차적으로 총 정정 에러 비트 수와 합산할 수 있다.
그 결과, 데이터 청크(DCK)를 디코딩하면서 정정된 에러 비트 수는 10 비트가 되고, 이는 도 3에 도시한 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)에 실제로 포함된 에러 비트 수와 동일하다.
이와 같이, 데이터 청크(DCK)에 대하여 행 코드들 및 열 코드들 각각에 대한 디코딩 동작을 수행하는 과정에서 정정된 에러 비트 수를 실시간으로 카운트하고 누적함으로써, 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트 수를 추정할 수 있다. 또한, 리드된 데이터 청크(DCK)와 디코딩된 데이터 청크(DCK)를 비교하지 않아도 되므로, 리드된 데이터 청크(DCK)를 별도로 저장할 메모리 공간을 필요로 하지 않는다.
도 5a 내지 도 5b는 데이터 청크(DCK)에 대한 디코딩 동작이 수행되는 과정에서 잘못 정정된 비트가 있는 경우를 예시적으로 도시한 도면이다.
도 3 및 도 5a를 참조하면, 에러 정정 코드(ECC) 유닛(230)은 제1 행 패리티 블록(RP1)에 근거하여 제1 행 코드(R1)에 대한 디코딩 동작을 수행하여 제1 행 코드(R1)의 에러 비트를 검출 및 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 행 코드(R1)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=3)할 수 있다. 이후, 에러 정정 코드(ECC) 유닛(230)은 제2 행 패리티 블록(RP2)에 근거하여 제2 행 코드(R2)에 대한 디코딩 동작을 수행하여 제2 행 코드(R2)의 에러 비트를 검출 및 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제2 행 코드(R2)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=2)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제2 행 코드(R2)의 정정된 에러 비트 수(C=2)와 제1 행 코드(R1)의 정정된 에러 비트 수(C=3)를 합산하여 총 정정 에러 비트 수를 연산할 수 있다. 이에 따라, 제2 행 코드(R2)까지 디코딩 동작을 수행한 후, 총 정정 에러 비트 수는 5 비트가 된다.
이후, 에러 정정 코드(ECC) 유닛(230)은 제3 행 패리티 블록(RP3)에 근거하여 제3 행 코드(R2)에 대한 디코딩 동작을 수행하여 제3 행 코드(R2)의 에러 비트를 검출할 수 있다. 검출된 에러 비트는 4 비트로, 에러 정정 코드(ECC) 유닛(230)의 에러 정정 능력인 3 비트를 초과한다. 그러나, 에러 정정 코드(ECC) 유닛(230)은 에러 정정 능력 범위 이내로 잘못 판단하고, 에러 비트의 위치 역시 잘못 검출하여 정상 비트를 에러 비트로 판단하고 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제3 행 코드(R2)에 대하여 신드롬 체크를 수행한 후, 디코딩이 성공한 것으로 잘못 연산하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=3)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제3 행 코드(R3)의 정정된 에러 비트 수(C=3)를 이전에 디코딩된 제1 행 코드(R2)의 정정된 에러 비트의 수(C=3)와 제2 행 코드(R2)의 정정된 에러 비트의 수(C=2)가 합산된 총 정정 에러 비트 수(5 비트)와 합산할 수 있다. 이에 따라, 제3 행 코드(R3)에 대한 디코딩 동작이 완료된 후 총 정정 에러 비트 수는 8 비트가 된다.
한편, 제3 행 코드(R3) 내에 원래 포함된 에러 비트는 정정되지 않고 정상 비트 3 비트가 잘못 정정되었으므로, 디코딩된 제3 행 코드(R3)는 7 비트의 에러 비트가 존재한다.
이후, 에러 정정 코드(ECC) 유닛(230)은 제4 행 패리티 블록(RP4)에 근거하여 제4 행 코드(R4)에 대한 디코딩 동작을 수행하여 제4 행 코드(R4)의 에러 비트를 검출 및 정정할 수 있다. 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제4 행 코드(R3)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 정정된 에러 비트의 수를 카운트(C=1)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제4 행 코드(R4)의 정정된 에러 비트 수(C=1)를 이전에 디코딩된 제1 행 코드(R1)의 정정된 에러 비트의 수(C=3), 제2 행 코드(R2)의 정정된 에러 비트의 수(C=2), 및 제3 행 코드(R3)의 정정된 에러 비트의 수(C=3)가 합산된 총 정정 에러 비트 수(8 비트)와 합산할 수 있다. 이에 따라, 제1 내지 제4 행 코드들(R1 ~ R4)에 대한 디코딩 동작이 완료된 후 총 정정 에러 비트 수는 9 비트가 된다.
이때, 제1 내지 제4 행 코드들(R1 ~ R4)의 디코딩 결과 값은 모두 ‘0’이므로, 이후 제1 내지 제4 열 코드들(C1 ~ C4)에 대한 디코딩 동작을 수행할 때에 제1 내지 제4 열 코드들(C1 ~ C4) 내에는 에러 비트가 없어야 한다. 그러나, 상술한 것처럼 잘못 정정된 경우에는 디코딩 결과 값이 모두 ‘0’임에도 불구하고, 제1 내지 제4 열 코드들(C1 ~ C4) 내에서 에러 비트가 검출될 수 있다.
즉, 도 5a를 참조하면, 에러 정정 코드(ECC) 유닛(230)은 제1 열 패리티 블록(CP1)에 근거하여 제1 열 코드(C1)에 대한 디코딩 동작을 수행하여 제1 열 코드(C1)의 에러 비트를 검출할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 검출된 에러 비트가 포함된 데이터 블록(D31)을 공유하는 제3 행 코드(R3)의 디코딩 결과 값을 확인하고, 디코딩 결과 값에 근거하여 제3 행 코드(R3)의 정정된 에러 비트는 오정정된 것으로 판단할 수 있다.
이에 따라, 도 5b에 도시한 바와 같이, 에러 정정 코드(ECC) 유닛(230)은 제3 행 코드(R3)에 대한 디코딩 결과 값을 ‘0’에서 ‘1’로 변경할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제3 행 코드(R3)의 정정된 에러 비트 수(C=3)를 총 정정 에러 비트 수에서 차감할 수 있다. 이때, 제3 행 코드(R3)의 정정된 에러 비트들은 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK) 내에 원래 포함된 에러 비트들이 아니다. 그러나, 제1 내지 제4 열 코드들(C1 ~ C4)에 대한 디코딩 동작을 수행하면서 정정하고, 정정된 에러 비트의 수로 다시 카운트된다. 그 결과, 디코딩된 데이터 청크(DCK)의 정정된 에러 비트 수는 여전히 데이터 청크(DCK)의 실제 에러 비트 수보다 많을 수 있다. 이에 따라, 에러 정정 코드(ECC) 유닛(230)은 제3 행 코드(R3)의 정정된 에러 비트 수(C=3)의 두 배인 6 비트를 총 정정 에러 비트 수(9 비트)에서 차감할 수 있다. 그 결과, 총 에러 비트 수는 3 비트가 된다.
본 실시 예에서는 잘못 정정된 에러 비트의 수의 두 배를 총 정정 에러 비트 수에서 차감하는 것으로 설명하였으나, 특별히 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트 수를 정확하게 추정하기 위하여 잘못 정정된 에러 비트의 수에 정밀도를 높이기 위한 상수를 곱하거나 더한 값을 총 정정 에러 비트 수에서 차감할 수 있다.
또한, 에러 정정 코드(ECC) 유닛(230)은 제1 열 코드(C1)에서 검출된 에러 비트를 정정하고, 디코딩된 제1 열 코드(C1)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값을 생성(D=0)하고, 및 정정된 에러 비트의 수를 카운트(C=1)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제1 열 코드(C1)의 정정된 에러 비트의 수(C=1)를 잘못 정정된 에러 비트의 수를 차감한 총 정정 에러 비트 수(3 비트)와 합산할 수 있다. 그 결과, 총 정정 에러 비트 수는 4 비트가 된다.
이후, 제2 내지 제4 열 패리티 블록들(CP2 ~ CP4)에 근거하여 제2 내지 제4 열 코드들(C2 ~ C4)에 대한 디코딩 동작을 수행하여 에러 비트를 검출 및 정정하고, 디코딩된 제2 내지 제4 열 코드들(C2 ~ C4)에 대하여 신드롬 체크를 수행하여 디코딩 성공을 나타내는 디코딩 결과 값들을 생성(D=0, D=0, D=0)하고, 및 정정된 에러 비트의 수를 카운트(C=2, C=2, C=2)할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(230)은 제2 내지 제4 열 코드들(C2 ~ C4) 각각의 정정된 에러 비트의 수(C=2, C=2, C=2)를 순차적으로 총 정정 에러 비트 수와 합산할 수 있다. 그 결과, 총 정정 에러 비트 수는 10 비트가 된다.
즉, 데이터 청크(DCK)를 디코딩하면서 정정된 총 에러 비트 수는 10 비트가 되고, 이는 도 3에 도시한 불휘발성 메모리 장치(100)로부터 리드된 데이터 청크(DCK)의 에러 비트 수와 동일하다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 6의 순서도를 설명함에 있어서, 도 1 내지 도 5b를 참조할 수 있다. 도 6에서 제1 코드는 행 코드를 의미하고, 제2 코드는 열 코드를 의미할 수 있으나, 특별히 이에 한정되는 것은 아니며, 제1 코드가 열 코드를 의미하고, 제2 코드가 행 코드를 의미할 수도 있다. 한편, 도 6에서는 제1 코드들에 대한 디코딩이 완료된 후 제2 코드들을 디코딩하는 것을 도시하고 있으나, 본 실시 예가 특별히 이에 한정되는 것은 아니며, 제1 코드와 제2 코드를 번갈아 디코딩하는 실시 예에도 적용될 수 있음은 물론이다. 본 실시 예에서는 제1 코드가 행 코드이고, 제2 코드가 열 코드이며, 제1 코드들에 대한 디코딩이 완료된 후 제2 코드들을 디코딩하는 것으로 가정한다.
도 6을 참조하면, 본 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치(미도시)로부터 리드 요청이 수신되면 컨트롤러(200)는 불휘발성 메모리 장치(100)로부터 데이터 청크(DCK)를 리드할 수 있다(S100). 이후, 에러 정정 코드(ECC) 유닛(230)은 도 2에 도시한 것과 같이, 리드된 데이터 청크(DCK)의 제1 코드들 및 제2 코드들을 행렬 형태로 배열할 수 있다(S200).
이후, 에러 정정 코드(ECC) 유닛(230)은 제1 내지 제4 행 코드들(R1 ~ R4)을 각각 디코딩하고, 디코딩된 제1 내지 제4 행 코드들(R1 ~ R4) 각각의 정정된 에러 비트의 수를 카운트 및 합산할 수 있다(S300). 이후, 에러 정정 코드(ECC) 유닛(230)은 제1 내지 제4 열 코드들(C1 ~ C4)을 각각 디코딩하고, 디코딩된 제1 내지 제4 열 코드들(C1 ~ C4) 각각의 정정된 에러 비트의 수를 카운트하고, 제1 내지 제4 행 코드들(R1 ~ R4)을 디코딩하면서 합산된 정정 에러 비트 수에 합산하여 총 정정 에러 비트 수를 연산할 수 있다(S400).
이후, 에러 정정 코드(ECC) 유닛(230)은 모든 행 코드들(R1 ~ R4) 및 열 코드들(C1 ~ C4)에 대한 디코딩 결과가 성공인지를 판단할 수 있다(S500). 판단 결과, 디코딩 결과가 실패인 코드가 존재하면 S300 단계를 진행할 수 있다. 모든 행 코드들(R1 ~ R4) 및 열 코드들(C1 ~ C4)에 대한 디코딩 결과가 성공이 될 때까지 S300 단계 내지 S500 단계는 반복될 수 있다.
한편, 판단 결과 모든 코드들에 대한 디코딩 결과가 성공이면 연산된 총 정정 에러 비트 수가 기 설정된 임계 에러 비트 수 미만인지를 판단할 수 있다(S600). 판단 결과, 총 정정 에러 비트 수가 기 설정된 임계 에러 비트 수 미만이면 데이터 청크(DCK)가 저장된 메모리 셀의 상태가 양호한 것으로 판단하여 동작을 종료할 수 있다. 한편, 총 정정 에러 비트 수가 기 설정된 임계 에러 비트 수 이상이면 데이터 청크(DCK)가 저장된 메모리 셀의 상태가 불량인 것으로 판단하여 해당 데이터 청크(DCK)를 다른 메모리 셀에 저장할 수 있다(S700). 즉, 데이터 청크(DCK)을 상태가 양호한 다른 메모리 셀로 옮기는 것이다.
도 7은 도 6의 단계 S300을 구체적으로 도시한 순서도이다.
도 7을 참조하면, 에러 정정 코드(ECC) 유닛(230)은 데이터 청크(DCK)의 n번째 행 코드를 디코딩할 수 있다(S301). 상기 n번째 행 코드를 디코딩하는 것은 n번째 행 패리티 블록에 근거하여 수행될 수 있다. 여기에서, ‘n’은 0 이상의 양의 정수를 의미할 수 있다. 이후부터는 설명의 편의를 위하여 첫 번째 행 코드 즉, 제1 행 코드(R1)를 디코딩하는 것으로 가정한다.
이후, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 행 코드(R1)에 대하여 신드롬 체크를 수행하여 디코딩 결과 값을 생성할 수 있다(S303). 예를 들어, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 행 코드(R1)에 대하여 신드롬 체크를 수행하여 제1 행 코드(R1) 내에 정정되지 않은 에러 비트가 존재하는지를 파악하고, 에러 비트가 존재하지 않으면 디코딩 성공을 나타내는 디코딩 결과 값(예를 들어, "D=0", 도 4a 참조)을 생성하고, 에러 비트가 존재하면 디코딩 실패를 나타내는 디코딩 결과 값(예를 들어, "D=1")을 생성할 수 있다.
이후, 에러 정정 코드(ECC) 유닛(230)은 생성된 디코딩 결과 값에 근거하여 디코딩된 제1 행 코드(R1)의 디코딩 결과가 성공인지를 판단할 수 있다(S305). 판단 결과, 디코딩 결과가 실패면 에러 정정 코드(ECC) 유닛(230)은 현재 디코딩한 행 코드가 마지막 행 코드인지 판단하는 단계(S319)를 수행하고, 디코딩 결과가 성공이면 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 행 코드(R1)에 정정된 에러 비트가 존재하는지를 판단할 수 있다(S307).
판단 결과, 제1 행 코드(R1)에 정정된 에러 비트가 존재하지 않으면 에러 정정 코드(ECC) 유닛(230)은 S319 단계를 진행하고, 제1 행 코드(R1)에 정정된 에러 비트가 존재하면 에러 정정 코드(ECC) 유닛(230)은 제1 행 코드(R1) 내의 정정된 에러 비트의 수를 카운트하고 합산할 수 있다(S309).
이후, 에러 정정 코드(ECC) 유닛(230)은 정정된 에러 비트가 포함된 데이터 블록을 공유하는 열 코드의 디코딩 결과 값을 확인할 수 있다(S311).
이후, 에러 정정 코드(ECC) 유닛(230)은 확인한 열 코드의 디코딩 결과 값에 근거하여 해당 열 코드의 디코딩 결과 값이 없는지 또는 디코딩 결과가 실패인지를 판단할 수 있다(S313). 판단 결과, 해당 열 코드의 디코딩 결과가 성공이면 에러 정정 코드(ECC) 유닛(230)은 해당 열 코드의 정정된 에러 비트 수를 총 정정 에러 비트 수에 차감할 수 있다(S315). 또한, 에러 정정 코드(ECC) 유닛(230)은 해당 열 코드에 대한 디코딩 결과 값을 디코딩 실패를 나타내는 값으로 변경할 수 있다(S317). 이때, 앞서 설명한 바와 같이, 중복 카운트를 방지하기 위하여 해당 열 코드의 정정된 에러 비트 수의 두 배를 총 정정 에러 비트 수에서 차감할 수 있다.
또한, 판단 결과, 제1 행 코드(R1) 내에서 정정된 에러 비트가 포함된 데이터 블록을 공유하는 열 코드의 디코딩 결과 값이 없거나 또는 디코딩 결과가 실패면 에러 정정 코드(ECC) 유닛(230)은 S319 단계를 진행할 수 있다.
판단 결과, 현재 디코딩한 행 코드가 마지막 행 코드이면 에러 정정 코드(ECC) 유닛(230)은 S400 단계를 진행하고, 마지막 행 코드가 아니면 에러 정정 코드(ECC) 유닛(230)은 다음 행 코드 예를 들어, 제2 행 코드(R2)를 선택하고(S321), 선택된 제2 행 코드(R2)를 디코딩할 수 있다(S301). S301 단계 내지 S321 단계는 모든 행 코드들에 대한 디코딩이 완료될 때까지 반복 수행될 수 있다.
도 8은 도 6의 단계 S400을 구체적으로 도시한 순서도이다.
도 8을 참조하면, 에러 정정 코드(ECC) 유닛(230)은 데이터 청크(DCK)의 n번째 열 코드를 디코딩할 수 있다(S401). 상기 n번째 열 코드를 디코딩하는 것은 n번째 열 패리티 블록에 근거하여 수행될 수 있다. 여기에서, ‘n’은 0 이상의 양의 정수를 의미할 수 있다. 이후부터는 설명의 편의를 위하여 첫 번째 열 코드 즉, 제1 열 코드(C1)를 디코딩하는 것으로 가정한다.
이후, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 열 코드(C1)에 대하여 신드롬 체크를 수행하여 디코딩 결과 값을 생성할 수 있다(S403). 예를 들어, 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 열 코드(C1)에 대하여 신드롬 체크를 수행하여 제1 열 코드(C1) 내에 정정되지 않은 에러 비트가 존재하는지를 파악할 수 있다. 에러 정정 코드(ECC) 유닛(230)은 제1 열 코드(C1)에 에러 비트가 존재하지 않으면 디코딩 성공을 나타내는 디코딩 결과 값(예를 들어, "D=0")을 생성하고, 에러 비트가 존재하면 디코딩 실패를 나타내는 디코딩 결과 값(예를 들어, "D=1")을 생성할 수 있다.
이후, 에러 정정 코드(ECC) 유닛(230)은 생성된 디코딩 결과 값에 근거하여 디코딩된 제1 열 코드(C1)의 디코딩 결과가 성공인지를 판단할 수 있다(S405). 판단 결과, 디코딩 결과가 실패면 에러 정정 코드(ECC) 유닛(230)은 현재 디코딩한 열 코드가 마지막 열 코드인지 판단하는 단계(S419)를 진행하고, 디코딩 결과가 성공이면 에러 정정 코드(ECC) 유닛(230)은 디코딩된 제1 열 코드(C1)에 정정된 에러 비트가 존재하는지를 판단할 수 있다(S407).
판단 결과, 제1 열 코드(C1)에 정정된 에러 비트가 존재하지 않으면 에러 정정 코드(ECC) 유닛(230)은 현재 디코딩한 열 코드가 마지막 열 코드인지 판단하는 단계(S419)를 진행하고, 제1 열 코드(C1)에 정정된 에러 비트가 존재하면 에러 정정 코드(ECC) 유닛(230)은 제1 열 코드(C1)의 정정된 에러 비트의 수를 카운트하고 합산할 수 있다(S409). 이후, 에러 정정 코드(ECC) 유닛(230)은 정정된 에러 비트가 포함된 데이터 블록을 공유하는 행 코드의 디코딩 결과 값을 확인할 수 있다(S411). 확인 후, 에러 정정 코드(ECC) 유닛(230)은 해당 행 코드의 디코딩 결과 값이 없는지 또는 디코딩 결과가 실패인지를 판단할 수 있다(S413). 판단 결과, 제1 열 코드(C1)의 정정된 에러 비트가 포함된 데이터 블록을 공유하는 행 코드의 디코딩 결과가 성공이면 에러 정정 코드(ECC) 유닛(230)은 해당 행 코드의 정정된 에러 비트 수를 총 정정 에러 비트 수에서 차감할 수 있다(S415). 또한, 에러 정정 코드(ECC) 유닛(230)은 해당 행 코드의 디코딩 결과 값을 디코딩 실패를 나타내는 값으로 변경할 수 있다(S417).
또한, 판단 결과, 제1 열 코드(C1)의 정정된 에러 비트가 포함된 데이터 블록을 공유하는 행 코드의 디코딩 결과 값이 없거나 또는 디코딩 결과가 실패면 에러 정정 코드(ECC) 유닛(230)은 현재 디코딩한 열 코드가 마지막 열 코드인지 판단하는 단계(S419)를 진행할 수 있다.
판단 결과, 현재 디코딩한 열 코드가 마지막 열 코드이면 에러 정정 코드(ECC) 유닛(230)은 모든 행 코드들 및 열 코드들의 디코딩 결과들이 성공인지를 판단하는 단계(S500, 도 5 참조)를 진행할 수 있다. 또한, 현재 디코딩한 열 코드가 마지막 열 코드가 아니면 에러 정정 코드(ECC) 유닛(230)은 다음 열 코드 예를 들어, 제2 열 코드(C2)를 선택하고(S421), 선택된 제2 열 코드(C2)를 디코딩할 수 있다(S401). S401 단계 내지 S421 단계는 모든 열 코드들에 대한 디코딩이 완료될 때까지 반복 수행될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100) 및 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infortainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템을 의미할 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214), 및 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 사용될 수 있다. 랜덤 액세스 메모리(1215)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100) 및 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 및 SAC(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 또한, 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(1215)은 데이터를 ECC 디코딩하는 과정에서 정정된 에러 비트의 수를 카운트하여 총 정정 에러 비트 수를 연산할 수 있다. 에러 정정 코드(ECC) 유닛(1216)은 메모리 인터페이스 유닛(1213)에 포함될 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들어, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블록도이다.
도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, SSD)(2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231 ~ 223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231 ~ 223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231 ~ 223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231 ~ 223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231 ~ 223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231 ~ 223n) 각각은 복수의 채널들(CH1 ~ CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 커패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAC(serial attached SCSI), SAS(serial attached SCSI), PCI(peripheral component interconnection), 및 PCI-E(PCI-Express) 등의 커넥터로 구성될 수 있다.
도 11은 도 10의 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 11을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214), 및 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231 ~ 223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 또한, 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231 ~ 223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1 ~ CHn)로 스캐터링(scattering)할 수 있다. 또한, 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231 ~ 223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들어, 호스트 인터페이스 유닛(2212)은 PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, SAC(serial attached SCSI) 프로토콜, SAS(serial attached SCSI) 프로토콜, PCI(peripheral component interconnection) 프로토콜, 및 PCI-E(PCI-Express) 프로토콜 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다.
또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231 ~ 223n)의 동작을 제어할 수 있다.
랜덤 액세스 메모리(2215)는 컨트롤 유닛(2214)의 동작 메모리(working memory)로서 사용될 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231 ~ 223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231 ~ 223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2231)은 불휘발성 메모리 장치들(2231 ~ 223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만일, 검출된 에러가 정정 능력 범위 이내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다. 또한, 에러 정정 코드(ECC) 유닛(2213)은 정정된 에러 비트의 수를 카운트하여 총 정정 에러 비트 수를 연산할 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블록도이다.
도 12를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500), 및 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 9에 도시된 데이터 저장 장치(1200) 또는 도 10에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(operating system) 또는 응용 프로그램(application program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들어, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(operating system), 응용 프로그램(application program), 다양한 프로그램 모듈(program module), 프로그램 데이터(program data), 및 유저 데이터(user data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(operating system), 응용 프로그램(application program), 다양한 프로그램 모듈(program module), 및 프로그램들의 구동에 소요되는 프로그램 데이터(program data)가 로드될 수 있다.
롬(3500)에는 운영 체제(operating system)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통하여 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블록도이다.
도 13을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블록(140), 전압 발생기(150), 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1 ~ WLm)과 비트 라인들(BL1 ~ BLn)이 서로 교차된 영역에 배열된 메모리 셀들을 포함할 수 있다. 메모리 셀들은 소거 단위인 메모리 블록, 프로그램 및 읽기 단위인 페이지와 같은 액세스 유닛으로 그룹지어질 수 있다.
행 디코더(120)는 워드 라인들(WL1 ~ WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)으로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1 ~ WLm)을 선택 및 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1 ~ WLm)에 제공할 수 있다.
열 디코더(130)는 비트 라인들(BL1 ~ BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1 ~ BLn)과 비트 라인들(BL1 ~ BLn) 각각에 대응하는 데이터 읽기/쓰기 블록(140)의 읽기/쓰기 회로들을 연결할 수 있다. 또한, 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1 ~ BLn)을 구동할 수 있다.
데이터 읽기/쓰기 블록(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블록(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 데이터 읽기/쓰기 블록(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블록(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들어, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들어, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 컨트롤 유닛
220: 랜덤 액세스 메모리 230: 에러 정정 코드(ECC) 유닛

Claims (20)

  1. 불휘발성 메모리 장치로부터 데이터 청크를 리드하는 단계;
    상기 리드된 데이터 청크의 제1 코드들 및 제2 코드들을 행렬 형태로 배열하는 단계; 및
    상기 제1 코드들 및 상기 제2 코드들 각각을 ECC 디코딩하되, ECC 디코딩된 제1 코드들 및 제2 코드들 각각의 정정된 에러 비트의 수를 카운트하고 합산하여 상기 데이터 청크에 대한 총 정정 에러 비트 수를 연산하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 총 정정 에러 비트 수를 연산하는 단계는,
    상기 제1 코드들을 순차적으로 ECC 디코딩하고, 및 ECC 디코딩된 제1 코드들 각각의 정정된 에러 비트 수를 카운트하고 합산하는 제1 단계; 및
    상기 제2 코드들을 순차적으로 ECC 디코딩하고, ECC 디코딩된 제2 코드들 각각의 정정된 에러 비트 수를 카운트하고, 및 상기 제1 코드들을 ECC 디코딩하는 과정에서 합산된 정정 에러 비트 수에 합산하는 제2 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 제1 단계는,
    상기 제1 코드들 중 적어도 하나의 제1 코드를 ECC 디코딩하는 단계;
    ECC 디코딩된 제1 코드의 정정된 에러 비트의 수를 카운트하고 합산하는 단계;
    상기 ECC 디코딩된 제1 코드가 마지막 제1 코드인지를 판단하는 단계; 및
    판단 결과, 상기 ECC 디코딩된 제1 코드가 마지막 제1 코드가 아니면 다음 제1 코드를 ECC 디코딩하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  4. 제3항에 있어서,
    상기 제1 코드를 ECC 디코딩하는 단계 이후에,
    상기 ECC 디코딩된 제1 코드에 대한 신드롬 체크를 수행하여 상기 제1 코드의 ECC 디코딩 성공 또는 ECC 디코딩 실패를 나타내는 ECC 디코딩 결과 값을 생성하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  5. 제3항에 있어서,
    상기 ECC 디코딩된 제1 코드의 정정된 에러 비트가 포함된 데이터 블록을 공유하는 상기 제2 코드의 ECC 디코딩 결과 값을 확인하는 단계;
    상기 제2 코드의 상기 ECC 디코딩 결과 값에 근거하여 상기 제2 코드의 ECC 디코딩 결과가 성공인지를 판단하는 단계; 및
    판단 결과, 상기 제2 코드의 ECC 디코딩 결과가 성공이면 상기 제2 코드의 정정된 에러 비트의 수를 상기 총 정정 에러 비트 수에서 차감하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  6. 제5항에 있어서,
    상기 제2 코드의 ECC 디코딩 결과 값을 ECC 디코딩 실패를 나타내는 값으로 변경하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  7. 제3항에 있어서,
    상기 ECC 디코딩된 제1 코드가 마지막 제1 코드이면, 상기 제2 코드들에 대한 ECC 디코딩을 시작하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  8. 제2항에 있어서,
    상기 제2 단계는,
    상기 제2 코드들 중 적어도 하나의 제2 코드를 ECC 디코딩하는 단계;
    ECC 디코딩된 제2 코드의 정정된 에러 비트의 수를 카운트하고 합산하는 단계;
    상기 ECC 디코딩된 제2 코드가 마지막 제2 코드인지를 판단하는 단계; 및
    판단 결과, 상기 ECC 디코딩된 제2 코드가 마지막 제2 코드가 아니면 다음 제2 코드를 ECC 디코딩하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제8항에 있어서,
    상기 제2 코드를 ECC 디코딩하는 단계 이후에,
    상기 ECC 디코딩된 제2 코드에 대한 신드롬 체크를 수행하여 상기 제2 코드의 ECC 디코딩 성공 또는 ECC 디코딩 실패를 나타내는 ECC 디코딩 결과 값을 생성하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  10. 제8항에 있어서,
    상기 ECC 디코딩된 제2 코드의 정정된 에러 비트가 포함된 데이터 블록을 공유하는 상기 제1 코드의 ECC 디코딩 결과 값을 확인하는 단계;
    상기 제1 코드의 ECC 디코딩 결과 값에 근거하여 상기 제1 코드의 ECC 디코딩 결과가 성공인지를 판단하는 단계; 및
    판단 결과, 상기 제1 코드의 ECC 디코딩 결과가 성공이면 상기 제1 코드의 정정된 에러 비트 수를 상기 총 정정 에러 비트 수에서 차감하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 제1 코드의 ECC 디코딩 결과 값을 ECC 디코딩 실패를 나타내는 값으로 변경하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제8항에 있어서,
    상기 ECC 디코딩된 제2 코드가 마지막 제2 코드이면 상기 제1 코드들 및 상기 제2 코드들 각각의 ECC 디코딩 결과가 성공인지를 판단하는 단계; 및
    판단 결과, 상기 ECC 디코딩된 제1 코드들 및 상기 제2 코드들의 ECC 디코딩 결과가 모두 성공이면 상기 데이터 청크에 대한 ECC 디코딩 동작을 완료하고, 상기 ECC 디코딩된 제1 코드들 및 상기 제2 코드들 중 ECC 디코딩 결과가 실패인 코드들이 존재하면 상기 제1 코드들의 ECC 디코딩을 다시 시작하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 데이터 청크가 저장된 불휘발성 메모리 장치;
    호스트 장치로부터의 리드 요청에 따라 상기 불휘발성 메모리 장치로부터 상기 데이터 청크를 리드하는 컨트롤 유닛; 및
    상기 리드된 데이터 청크의 제1 코드들 및 제2 코드들을 행렬 형태로 배열하고, 상기 제1 코드들 및 상기 제2 코드들 각각에 대한 ECC 디코딩 동작을 수행하고, ECC 디코딩된 제1 코드들 및 제2 코드들 각각의 정정된 에러 비트 수를 카운트하고 합산하여 상기 데이터 청크에 대한 총 정정 에러 비트 수를 연산하는 에러 정정 코드(error collection code, ECC) 유닛
    을 포함하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 상기 ECC 디코딩된 제1 코드들 및 제2 코드들 각각에 대한 신드롬 체크를 수행하여 상기 ECC 디코딩된 제1 코드들 및 제2 코드들 각각에 대한 ECC 디코딩 성공 또는 ECC 디코딩 실패를 나타내는 ECC 디코딩 결과 값을 생성하는 데이터 저장 장치.
  15. 제14항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 임의의 ECC 디코딩된 제1 코드의 정정 에러 비트가 포함된 데이터 블록을 공유하는 ECC 디코딩된 제2 코드에 대한 상기 ECC 디코딩 결과 값을 확인하여 상기 ECC 디코딩된 제2 코드의 ECC 디코딩 결과가 성공인지를 판단하고, 판단 결과 상기 ECC 디코딩된 제2 코드의 ECC 디코딩 결과가 성공이면 상기 ECC 디코딩된 제2 코드의 정정된 에러 비트 수를 상기 총 정정 에러 비트 수에서 차감하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 상기 ECC 디코딩된 제2 코드에 대한 상기 ECC 디코딩 결과 값을 ECC 디코딩 실패를 나타내는 값으로 변경하는 데이터 저장 장치.
  17. 제14항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 임의의 ECC 디코딩된 제2 코드의 정정 에러 비트가 포함된 데이터 블록을 공유하는 ECC 디코딩된 제1 코드에 대한 상기 ECC 디코딩 결과 값을 확인하여 상기 ECC 디코딩된 제1 코드의 ECC 디코딩 결과가 성공인지를 판단하고, 판단 결과, 상기 ECC 디코딩된 제1 코드의 ECC 디코딩 결과가 성공이면 상기 ECC 디코딩된 제1 코드의 정정된 에러 비트 수를 상기 총 정정 에러 비트 수에서 차감하는 데이터 저장 장치.
  18. 제17항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 상기 ECC 디코딩된 제1 코드에 대한 상기 ECC 디코딩 결과 값을 ECC 디코딩 실패를 나타내는 값으로 변경하는 데이터 저장 장치.
  19. 제13항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 상기 제1 코드들에 대하여 순차적으로 ECC 디코딩 동작을 수행한 후, 상기 제2 코드들에 대하여 순차적으로 ECC 디코딩 동작을 수행하는 데이터 저장 장치.
  20. 제19항에 있어서,
    상기 에러 정정 코드(ECC) 유닛은 상기 제2 코드들에 대한 ECC 디코딩이 완료되면 상기 ECC 디코딩된 제1 코드들 및 상기 제2 코드들 각각의 ECC 디코딩 결과가 성공인지를 판단하고, 상기 ECC 디코딩된 제1 코드들 및 상기 제2 코드들 각각의 ECC 디코딩 결과가 모두 성공이면 상기 데이터 청크에 대한 ECC 디코딩 동작을 완료하고, 상기 ECC 디코딩된 제1 코드들 및 상기 제2 코드들 중 ECC 디코딩 결과가 실패인 코드들이 존재하면 상기 제1 코드들에 대한 ECC 디코딩을 다시 시작하는 데이터 저장 장치.
KR1020160041241A 2016-04-04 2016-04-04 데이터 저장 장치 및 그것의 동작 방법 KR20170114438A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160041241A KR20170114438A (ko) 2016-04-04 2016-04-04 데이터 저장 장치 및 그것의 동작 방법
US15/230,172 US20170286219A1 (en) 2016-04-04 2016-08-05 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041241A KR20170114438A (ko) 2016-04-04 2016-04-04 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170114438A true KR20170114438A (ko) 2017-10-16

Family

ID=59959441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041241A KR20170114438A (ko) 2016-04-04 2016-04-04 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US20170286219A1 (ko)
KR (1) KR20170114438A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125150A (ko) * 2018-04-27 2019-11-06 한양대학교 산학협력단 오류 정정 기능을 구비한 플래시 메모리 저장 장치 및 그 구동 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614906B2 (en) * 2016-09-21 2020-04-07 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10521296B2 (en) * 2018-02-20 2019-12-31 Micron Technology, Inc. Performing an additional decoding operation on an identified set of bits of a data block
US10725862B2 (en) * 2018-07-06 2020-07-28 Macronix International Co., Ltd. Data recovery method to error correction code in memory
US11087858B1 (en) 2020-07-24 2021-08-10 Macronix International Co., Ltd. In-place refresh operation in flash memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190125150A (ko) * 2018-04-27 2019-11-06 한양대학교 산학협력단 오류 정정 기능을 구비한 플래시 메모리 저장 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20170286219A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN109426580B (zh) 数据存储设备及其操作方法
US11216362B2 (en) Data storage device and operating method thereof
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
CN107168886B (zh) 数据存储装置及其操作方法
CN110347530B (zh) 数据存储装置及其操作方法
US20150113207A1 (en) Operating method of data storage device
KR20170114438A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20160179596A1 (en) Operating method of data storage device
KR20190073017A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111489782A (zh) 存储器系统及其操作方法
CN109407966B (zh) 数据存储装置及其操作方法
KR20190038964A (ko) 에러 정정 코드 유닛, 그것의 인코딩 및 디코딩 방법
CN113314179A (zh) 用于执行读取操作的存储器系统及其操作方法
CN113741798A (zh) 数据存储装置及其操作方法
KR20210121654A (ko) 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법
US11036493B2 (en) Memory system and operating method thereof
US20210397364A1 (en) Storage device and operating method thereof
CN110456981B (zh) 存储器系统、存储器系统的操作方法以及电子装置
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10515693B1 (en) Data storage apparatus and operating method thereof
KR20180078426A (ko) 데이터 저장 장치의 에러 정정 코드 처리 방법
US9966148B1 (en) Data storage device and operating method thereof
CN110175134B (zh) 数据存储装置及其操作方法