KR20170114069A - 스토리지 장치 및 그것의 이벤트 통지 방법 - Google Patents

스토리지 장치 및 그것의 이벤트 통지 방법 Download PDF

Info

Publication number
KR20170114069A
KR20170114069A KR1020160040320A KR20160040320A KR20170114069A KR 20170114069 A KR20170114069 A KR 20170114069A KR 1020160040320 A KR1020160040320 A KR 1020160040320A KR 20160040320 A KR20160040320 A KR 20160040320A KR 20170114069 A KR20170114069 A KR 20170114069A
Authority
KR
South Korea
Prior art keywords
host
asynchronous event
memory
event information
storage device
Prior art date
Application number
KR1020160040320A
Other languages
English (en)
Other versions
KR102549611B1 (ko
Inventor
정성원
권문상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160040320A priority Critical patent/KR102549611B1/ko
Priority to US15/454,985 priority patent/US10853158B2/en
Publication of KR20170114069A publication Critical patent/KR20170114069A/ko
Application granted granted Critical
Publication of KR102549611B1 publication Critical patent/KR102549611B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86—Event-based monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명에 따른 스토리지 장치의 이벤트 통지 방법은, 스토리지 장치에서 이벤트를 검출하는 단계, 상기 이벤트에 대응하는 비동기 이벤트 정보 엔트리를 호스트의 완료 큐에 기입하는 단계, 그리고 상기 비동기 이벤트 정보 엔트리의 전달에 대응하는 인터럽트를 상기 호스트에 전달하는 단계를 포함하되, 상기 비동기 이벤트 정보 엔트리는 상기 호스트로부터 비동기 이벤트 요청 명령어의 수신에 관계없이 상기 호스트에 제공된다.

Description

스토리지 장치 및 그것의 이벤트 통지 방법{STORAGE DEVICE AND EVENT NOTIVICATION METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 스토리지 장치 및 그것의 이벤트 통지 방법에 관한 것이다.
플래시 메모리 장치는 컴퓨터, 스마트폰, PDA, 디지털 카메라, 캠코더, 보이스 리코더, MP3 플레이어, 휴대용 컴퓨터(Handheld PC)와 같은 정보 기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다. 그러나 플래시 메모리에 데이터를 기입하기 위해서는 소거 동작이 반드시 선행되어야 하며, 기입되는 데이터의 단위보다 삭제되는 데이터의 단위가 크다는 특징이 있다. 이러한 특징은 플래시 메모리가 보조기억장치로 사용되는 경우에도 일반 하드디스크용 파일 시스템(File System)을 그대로 활용하는 것을 저해하는 요인이 된다. 더불어, 이러한 특징은 플래시 메모리로의 연속적인(Sequential) 입출력 처리가 비연속적 입출력 처리보다 효율적임을 암시한다.
플래시 메모리 기반의 대용량 스토리지 장치의 대표적인 예로 솔리드 스테이트 드라이브(이하, SSD)가 있다. SSD의 폭발적인 수요 증가와 함께 그 용도는 다양하게 분화되고 있다. 예를 들면, 서버용 SSD, 클라이언트용 SSD, 데이터 센터용 SSD 등으로 용도가 세분화될 수 있다. SSD의 인터페이스는 이러한 각각의 용도에 따라 최적의 속도와 신뢰성을 제공할 수 있어야 한다. 이러한 요구를 충족하기 위해서 최적의 SSD 인터페이스로 SATA, SAS 등이 적용되고 있다. 특히, 최근에는 PCIe 기반의 NVMe가 활발히 연구 및 적용되고 있는 실정이다.
SSD를 장착하는 호스트 장비는 일반적으로 다양한 컴퓨터 시스템들이 포함될 수 있다. 예를 들면, 서버라든지 데이터 센터 또는 개인용 컴퓨터(PC) 등에 SSD가 연결될 수 있다. 이때, SSD에서 다양한 이벤트가 발생할 수 있다. 이러한 이벤트 처리는 호스트의 요청에 의해서 SSD가 호스트에 통지하게 된다. 하지만, 이러한 프로토콜에서는 이벤트 통지의 제약이 존재하게 된다. 따라서, 이러한 이벤트 통지의 제약은 SSD의 파워 온(Power on) 이후에 수행되는 장치 초기화 단계(예를 들면, FTL Open Procedure)에서 발생하는 다양한 오류에 대해서 대응하기 어렵게 만드는 요인이 되고 있다.
본 발명의 목적은 호스트의 요청 없이도 이벤트 통지를 수행하는 스토리지 장치 및 그것의 이벤트 통지 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 스토리지 장치의 이벤트 통지 방법은, 스토리지 장치에서 이벤트를 검출하는 단계, 상기 이벤트에 대응하는 비동기 이벤트 정보 엔트리를 호스트의 완료 큐에 기입하는 단계, 그리고 상기 비동기 이벤트 정보 엔트리의 전달에 대응하는 인터럽트를 상기 호스트에 전달하는 단계를 포함하되, 상기 비동기 이벤트 정보 엔트리는 상기 호스트로부터 비동기 이벤트 요청 명령어의 수신에 관계없이 상기 호스트에 제공된다.
상기 목적을 달성하기 위한 본 발명에 따른 스토리지 장치는, 불휘발성 메모리 장치, 그리고 상기 불휘발성 메모리 장치를 제어하며, 호스트로부터 비동기 이벤트 요청 명령어의 수신 여부에 관계없이 비동기 이벤트 정보 엔트리를 상기 호스트의 완료 큐에 기입하는 스토리지 컨트롤러를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면, 호스트로부터의 요청 없이도 스토리지 장치는 이벤트 발생을 호스트에 통지할 수 있다. 따라서, 본 발명의 스토리지 장치에 따르면, 호스트에서 이벤트 통지를 요청이 발생하기 전이나 호스트에 이벤트 통지를 요청할 수 없는 상황에서도 스토리지 장치가 이벤트의 발생을 호스트에 통지할 수 있다. 따라서, 스토리지 장치에서의 이벤트 발생에 대한 호스트의 체크 성능을 높일 수 있다.
도 1은 본 발명의 실시 예에 따른 사용자 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 호스트의 큐 관리 동작을 보여주는 블록도이다
도 3은 도 1에 도시된 스토리지 컨트롤러(210)의 구성을 예시적으로 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 호스트와 스토리지 장치의 비동기 이벤트 정보의 교환 방법을 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 호스트(100)에서의 이벤트 처리 방법을 보여주는 순서도이다.
도 6은 본 발명의 실시 예에 따른 스토리지 장치(200)의 동작 방법을 간략히 보여주는 순서도이다.
도 7은 본 발명의 비동기 이벤트 정보(AEI)의 엔트리 구성을 보여주는 표이다.
도 8은 도 1에서 설명된 불휘발성 메모리의 구성을 예시적으로 보여주는 블록도이다.
도 9는 도 8의 메모리 셀 어레이에 포함된 메모리 블록들 중 제 1 메모리 블록의 예를 보여주는 회로도이다.
도 10은 본 발명의 실시 예들에 따른 비동기 이벤트 정보(AEI)를 호스트에 제공하는 메모리 카드 시스템을 보여주는 블록도이다.
도 11은 본 발명에 따른 불휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 12는 본 발명에 따른 불휘발성 메모리 시스템이 적용된 사용자 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 플래시 메모리 장치를 사용하는 솔리드 스테이트 드라이버가 본 발명의 특징 및 기능을 설명하기 위한 스토리지 장치의 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 사용자 장치를 간략히 보여주는 블록도이다. 도 1을 참조하면, 사용자 장치(User device, 10)는 호스트(100)와 스토리지 장치(200)를 포함한다. 호스트(100)는 스토리지 장치(200)에 명령어(CMD)를 제공한다. 스토리지 장치(200)는 명령어에 대한 실행 결과로 호스트(100)의 완료 큐(Completion Queue: 이하, CQ)에 완료 엔트리(Completion Entry)를 기입하고, 인터럽트(Interrupt)를 발행한다. 특히, 스토리지 장치(200)는 임의의 상황에서 이벤트가 감지되면, 호스트(100)의 요청없이도 비동기 이벤트 정보(AEI)를 호스트에 전달할 수 있다. 좀더 자세히 설명하면 다음과 같다.
호스트(100)는 스토리지 장치(200)에 데이터를 쓰거나, 스토리지 장치(200)에 저장된 데이터를 읽어낸다. 호스트(100)는 스토리지 장치(200)에 데이터를 기입하거나, 스토리지 장치(200)에 저장된 데이터를 독출하는 등의 명령어(CMD)를 생성한다. 일반적인 호스트(100)의 명령어 처리 프로세스는 다음과 같다. 호스트(100)는 스토리지 장치(200)에 명령어(CMD)를 전달하고, 스토리지 장치(200)로부터 해당 명령어의 실행 여부를 지시하는 완료 엔트리(Complete) 및 그와 연관된 인터럽트(Interrupt)를 수신한다. 호스트(100)는 인터럽트(Interrupt)에 응답하여 해당 명령어(CMD)에 관련된 쓰레드(Thread)나 테스크(Task)를 완료하기 위한 인터럽트 처리를 수행할 것이다.
본 발명의 호스트(100)는 프로세싱 유닛(110), 호스트 메모리(120), 인터페이스 회로(130)를 포함한다. 호스트 메모리(120)에는 응용 프로그램, 파일 시스템, 장치 드라이버 등이 로드될 수 있다. 이 밖에도 호스트 메모리(120)에는 호스트(100)가 구동되기 위한 다양한 소프트웨어들이 로드될 수 있다.
프로세싱 유닛(110)은 호스트 메모리(120)에 로드된 다양한 소프트웨어(응용 프로그램, 운영 체제, 장치 드라이버)를 실행한다. 프로세싱 유닛(110)은 운영 체제(OS), 응용 프로그램들(Application Program)을 실행할 수 있다. 프로세싱 유닛(110)은 동종 멀티-코어 프로세서(Homogeneous Multi-Core Processor) 또는 이종 멀티-코어 프로세서(Heterogeneous Multi-Core Processor)로 제공될 수 있다.
호스트 메모리(120)에는 프로세싱 유닛(110)에서 처리할 응용 프로그램이나 데이터들이 로드된다. 그리고 스토리지 장치(200)로 전달될 명령어에 대한 큐(Queue)를 관리하기 위한 입출력 스케줄러(122)가 호스트 메모리(120)에 로드될 수 있다. 입출력 스케줄러(122)에서 제출 큐(123, Submission Queue)와 완료 큐(125, Completion Queue)가 관리될 수 있다. 제출 큐(123)는 호스트(100)에 의해서 기입되는 대기열로서, 스토리지 장치(200)에 전송할 명령어들에 대응한다. 그리고 완료 큐(125)는 스토리지 장치(200)에 의해서 기입되는 완료 엔트리들의 대기열로, 호스트(100)에 의해서 요청된 명령어의 완료 여부를 나타낸다.
제출 큐(123)는 호스트(100)에 의해서 기입 또는 공급되고, 스토리지 장치(200)에 의해서 소비된다. 즉, 제출 큐(123)의 테일 포인터(Tail Pointer: 이하, TP)는 호스트(100)가 진전시키고, 새로운 테일 포인터(TP)의 위치는 스토리지 장치(200)에 전달될 것이다. 마찬가지로, 스토리지 장치(200)는 완료 엔트리(Complete)의 제공을 통해서 제출 큐(123)의 헤드 포인터(HP)를 진전시킬 수 있다.
완료 큐(125)는 스토리지 장치(200)에 의해서 기입되고, 호스트(100)에 의해서 소비된다. 즉, 완료 큐(125)의 테일 포인터(TP)는 스토리지 장치(200)의 기입에 의해서 진전된다. 호스트(100)는 인터럽트(Interrupt)에 응답하여 완료 큐(125)의 헤드 포인터(HP)를 진전시키고, 새로운 헤드 포인터(TP)의 위치는 스토리지 장치(200)로 전달될 것이다. 이러한 호스트(100)의 스토리지 장치(200)로의 헤드 포인터(HP)의 통지는 스토리지 장치(200)의 도어벨 레지스터(미도시됨)에 기입됨으로써 달성될 수 있다.
인터페이스 회로(130)는 호스트(100)와 스토리지 장치(200) 사이에서 물리적인 연결을 제공한다. 즉, 인터페이스 회로(130)는 호스트(100)에서 발행하는 다양한 접근 요청에 대응하는 명령어, 어드레스, 데이터 등을 스토리지 장치(200)와의 인터페이싱 방식으로 변환한다. 인터페이스 회로(130)의 프로토콜로는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 중 적어도 어느 하나일 수 있다. 본 발명에서는 PCI express가 인터페이스 회로(130)의 프로토콜인 경우를 예로 들어 설명될 것이다.
스토리지 장치(200)는 호스트(100)로부터 제공되는 명령어(CMD)에 응답하여 불휘발성 메모리 장치(230, 240, 250)에 접근하거나, 다양한 요청된 동작을 수행할 수 있다. 스토리지 장치(200)는 특히, 호스트(100)에서 제공되는 완료 큐(CQ)에 대한 도어벨 레지스터를 참조하여 인터럽트 신호(Interrupt)를 생성한다. 스토리지 장치(200)는 호스트(100)의 요청, 특히 비동기 이벤트 요청(Asynchronous Event Request: 이하, AER) 명령어 없이도 비동기 이벤트 정보(AEI)를 호스트(100)로 제공할 수 있다. 이러한 동작을 위해 스토리지 장치(200)는, 스토리지 컨트롤러(210), 버퍼 메모리(220), 그리고 복수의 불휘발성 메모리 장치(230, 240, 250)를 포함할 수 있다.
스토리지 컨트롤러(210)는 호스트와 스토리지 장치(200) 사이에서 인터페이싱을 제공한다. 스토리지 컨트롤러(210)는 호스트(100)로부터의 비동기 이벤트 요청 명령어(AER Command)가 존재하지 않더라도 본 발명에 따른 비동기 이벤트 정보(AEI)를 호스트(100)에 통지할 수 있다. 즉, 스토리지 컨트롤러(210)는 호스트(100)로부터 비동기 이벤트 요청 명령어(AER Command)가 전달되지 않더라도, 미리 정의된 이벤트가 감지되면, 호스트(100)에 비동기 이벤트 정보(AEI)를 전달할 수 있다. 스토리지 컨트롤러(210)의 좀더 구체적인 동작은 후술하는 도면들에서 상세히 설명될 것이다.
상술한 설명에 따르면, 비동기 이벤트 요청 명령어(AER Command)의 수신 없이도 호스트(100)에 비동기 이벤트 정보(AEI)를 전달할 수 있는 스토리지 장치(200)가 제공된다. 따라서, 본 발명의 스토리지 장치(200)는 호스트(100)에서 비동기 이벤트 요청 명령어(AER Command)가 발행되기 전에도 이벤트 발생을 호스트(100)에 통지할 수 있다. 또한, 호스트(100)는 비동기 이벤트 요청 명령어(AER Command)를 발행하지 않고도 스토리지 장치(200)에서의 이벤트 정보를 수신하고 처리할 수 있다.
도 2는 본 발명의 실시 예에 따른 호스트의 큐 관리 동작을 보여주는 블록도이다. 도 2를 참조하면, 호스트 메모리(120)에 로드되고 프로세싱 유닛(110)에 의해서 구동되는 호스트(100)의 소프트웨어는 간략히 응용 프로그램들(121), 그리고 운영 체제(OS)의 커널(122)을 포함할 수 있다. 여기서, 커널(122)에는 입출력 스케줄러(126)와 장치 드라이버(128)가 포함될 수 있다. 더불어, 파일 시스템(미도시됨)이 운영 체제(OS)의 커널(Kernel, 122)에 포함될 수 있음은 잘 이해될 것이다.
응용 프로그램들(121)은 기본적인 서비스로서 구동되거나, 사용자의 요청에 의해서 호스트(100)에서 구동되는 상위 계층의 소프트웨어이다. 다양한 서비스를 제공하기 위하여 동시에 복수의 응용 프로그램들(APP1, APP2, APP3, APP4)이 실행될 수 있다. 실행되는 응용 프로그램들(APP1, APP2, APP3, APP4)은 호스트 메모리(120)에 로드된 후에 프로세싱 유닛(110)에 의해서 실행될 것이다.
예를 들면, 사용자에 의해서 동영상 파일의 재생이 요청되면, 동영상을 재생하기 위한 응용 프로그램(비디오 플레이어)이 실행된다. 그러면, 실행된 응용 프로그램은 사용자가 요청한 동영상 파일을 재생하기 위한 스토리지 장치(200)로의 읽기 요청(Read request) 또는 쓰기 요청(Write request)을 생성할 것이다. 이러한 스토리지 장치(200)로의 읽기나 쓰기 요청을 위한 명령어(CMD)는 제출 큐(123)에 기입되고, 제출 큐(123)의 테일 포인터(TP)는 업데이트될 것이다. 더불어, 호스트(100)는 새로운 명령어가 제출 큐(123)에 기록되었음을 알리는 테일 도어벨(Tail Doorbell)을 스토리지 장치(200)로 전송한다. 그러면, 스토리지 장치(200)가 해당 명령어를 제출 큐(123)로부터 패치하고, 실행하게 된다.
더불어, 스토리지 장치(200)는 호스트(100)로부터의 가장 최근에 패치한 명령어에 대한 완료를 알리기 위해서 완료 큐(125)에 완료 엔트리를 기입한다. 이때, 완료 엔트리의 기입에 따라 완료 큐(125)의 테일 포인터(TP)가 증가하게 된다. 이어서, 스토리지 장치(200)로부터 해당 완료 엔트리에 대응하는 인터럽트(Interrupt)가 전송될 것이다. 그러면, 호스트(100)는 제출 큐(123)에 기입한 명령어에 대한 제반 처리 절차를 완료하기 위한 내부 동작을 수행할 것이다.
장치 드라이버(128)는 스토리지 장치(200)를 호스트(100)의 운영 체제(OS) 레벨에서 제어하기 위한 제어 모듈이다. 사용자에 의해서 또는 응용 프로그램들(121)로부터 메모리 접근 요청이 발생하면, 장치 드라이버(128)가 호출된다. 장치 드라이버(128)는 스토리지 장치(200)를 제어하기 위한 커널(Kernel)의 소프트웨어 모듈로 제공될 수 있다.
이상에서는 응용 프로그램에 의한 명령어의 생성과 복수의 명령어들이 기입되는 제출 큐(123), 그리고 제출 큐(123)에 기입된 명령어들에 대한 완료 엔트리가 기입되고 소비되는 완료 큐(125)가 간략히 설명되었다.
본 발명의 호스트(100)는 제출 큐(123)에 비동기 이벤트 요청 명령어(AER Command)를 기입하지 않은 상태에도 완료 큐(125)에 기입되는 비동기 이벤트 정보(AEI)를 수신할 수 있다. 호스트(100)는 이때 스토리지 장치(200)로부터 수신되는 완료 엔트리(Complete Entry) 형태로 제공되는 비동기 이벤트 정보(AEI)를 완료 큐(125)에서 읽어내고 처리할 수 있다. 그리고 호스트(100)는 스토리지 장치(200)에 완료 큐 헤드 도어벨(CQH Doorbell)을 쓸 수 있다. 완료 큐 헤드 도어벨(CQH Doorbell)의 기입에 의해 완료 엔트리로 제공된 비동기 이벤트 정보(AEI)가 해제될 수 있다.
도 3은 도 1에 도시된 스토리지 컨트롤러(210)의 구성을 예시적으로 보여주는 블록도이다. 도 3을 참조하면, 본 발명의 스토리지 컨트롤러(210)는 중앙처리장치(211), 호스트 인터페이스(212), 버퍼 매니저(216) 및 플래시 인터페이스(217)를 포함한다.
중앙처리장치(211)는 불휘발성 메모리 장치들(230, 240, 250)에 대한 읽기/쓰기 동작에 필요한 다양한 제어 정보를 호스트 인터페이스(212) 및 플래시 인터페이스(217)의 레지스터들에 전달한다. 중앙처리장치(211)는 스토리지 컨트롤러(210)의 다양한 제어 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 예를 들면, 중앙처리장치(211)는 불휘발성 메모리 장치들(230, 240, 250)을 관리하기 위한 가비지 컬렉션(Garbage collection)이나, 주소 맵핑, 웨어 레벨링 등을 수행하기 위한 플래시 변환 계층(FTL)을 실행할 수 있다. 특히, 스토리지 장치(200)의 부팅시 플래시 변환 계층(FTL)의 오픈 과정에서 발생하는 실패나 오류는 호스트(100)로부터 비동기 이벤트 요청 명령어(AER Command)의 수신 전에 발생할 수 있다. 이 경우, 호스트(100)로의 이벤트 발생 정보를 통지하기 어렵다.
호스트 인터페이스(212)는 호스트(100)와의 통신을 수행할 수 있다. 예를 들면, 호스트 인터페이스(212)는 호스트(100)의 제출 큐(123)의 테일 포인터(TP) 도어벨을 기입하기 위한 제 1 도어벨 레지스터(213)를 포함할 수 있다. 호스트 인터페이스(212)는 호스트(100)가 완료 큐(125)의 헤드 포인터(HP)가 업데이트되었음과 그 위치를 기입하기 위한 제 2 도어벨 레지스터(214)를 포함할 수 있다. 더불어, 호스트 인터페이스(212)는 제 2 도어벨 레지스터(214)의 상태에 따라 발생할 인터럽트들을 관리하는 인터럽트 테이블(215)을 포함할 수 있다.
호스트 인터페이스(212)는 호스트(100)의 완료 큐(125)에 비동기 이벤트 정보(AEI)를 기입할 수 있다. 비동기 이벤트 정보(AEI)는 완료 엔트리 형태로 제공될 것이다. 예를 들면, 스토리지 장치(200)의 부팅과 같은 상황에서, 중앙처리장치(211)가 하드웨어나 소프트웨어의 오류를 감지한 것으로 가정하다. 이때에는 아직 호스트(100)로부터 비동기 이벤트 요청 명령어(AER Command)를 수신하기 전이라 가정한다. 그러면, 중앙처리장치(211)는 비동기 이벤트 요청 명령어(AER Command)의 수신과 관계없이 비동기 이벤트 정보(AEI)를 호스트(100)의 완료 큐(125)에 기입한다. 비동기 이벤트 정보(AEI)에는 발생한 이벤트의 종류, 에러 정보, 제출 큐의 헤드 번호나 아이디, 명령어 아이디 등이 포함될 수 있다.
더불어, 호스트 인터페이스(212)는 호스트의 버스 포맷(Bus format)에 대응하여 스토리지 장치(200)와의 인터페이싱을 제공한다. 호스트(100)의 버스 포맷은 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 중 적어도 하나로 구성될 수 있다. 호스트 인터페이스(212)는 바람직하게 PCI express 방식으로 데이터를 교환하는 호스트(100)에 장착되는 NVMe 프로토콜이 적용된 것일 수 있다.
버퍼 매니저(216)는 버퍼 메모리(220, 도 1 참조)의 읽기 및 쓰기 동작들을 제어한다. 예를 들면, 버퍼 매니저(216)는 쓰기 데이터(Write data)나 읽기 데이터(Read data)를 버퍼 메모리(220)에 일시 저장한다. 버퍼 매니저(216)는 중앙처리장치(211)의 제어에 따라 버퍼 메모리(220)의 메모리 영역을 스트림 단위로 구분하여 관리할 수 있다.
플래시 인터페이스(217)는 플래시 메모리 장치(230, 240, 250)와 데이터를 교환한다. 플래시 인터페이스(217)는 버퍼 메모리(220)로부터 전달되는 데이터를 각각의 메모리 채널들(CH1, CH2,…, CHn)을 경유하여 플래시 메모리 장치(230, 240, 250)에 기입한다. 그리고 메모리 채널을 통하여 제공되는 플래시 메모리 장치(230, 240, 250)로부터의 읽기 데이터(Read data)는 플래시 인터페이스(217)에 의해서 취합된다. 취합된 데이터는 이후 버퍼 메모리(220)에 저장될 것이다.
이러한 구조의 스토리지 컨트롤러(210)는, 호스트(100)로부터의 제 1 도어벨 레지스터(213)에 기입된 도어벨 정보에 관계없이 비동기 이벤트 정보(AEI)를 호스트(100)에 제공할 수 있다.
도 4는 본 발명의 실시 예에 따른 호스트와 스토리지 장치의 비동기 이벤트 정보의 교환 방법을 보여주는 도면이다. 도 4를 참조하면, 스토리지 장치(200)는 호스트(100)로부터의 어떠한 명령어 없이도 비동기 이벤트 정보(AEI)를 호스트(100)에 전달할 수 있다.
S11 단계에서, 스토리지 장치(200)는 호스트(100)로부터의 어떠한 지시나 요청 없이도 이벤트의 발생을 검출할 수 있다. 스토리지 장치(200)는 호스트(100)의 제출 큐(123)에 비동기 이벤트 요청 명령어(AER Command)의 기입, 그에 대응하는 제 1 도어벨 레지스터(213)의 상태, 또는 호스트(100)로의 명령어 패치 없이도 이벤트의 발생 여부를 검출한다. 이벤트의 발생이 검출되지 않으면(No), 스토리지 장치(200)는 지속적으로 이벤트 발생을 검출할 것이다. 하지만, 이벤트의 발생이 검출되면(Yes), 절차는 S12 단계로 이어진다.
S12 단계에서, 스토리지 장치(200)는 비동기 이벤트 정보(AEI)를 호스트(100)의 완료 큐(125)에 기입한다. 즉, 스토리지 장치(200)는 호스트(100)의 완료 큐(125)에 비동기 이벤트 정보(AEI) 엔트리를 기입할 것이다. 그러면, 호스트(100)의 링 버퍼(Ring Buffer)로 구성되는 완료 큐(125)의 테일 포인터(TP)가 증가하게 될 것이다.
S13 단계에서, 스토리지 장치(200)는 호스트(100)로 인터럽트를 전달한다. 이때의 인터럽트 벡터는 적어도 하나의 완료 엔트리들에 대응하는 값으로 전달될 것이다. 인터럽트는 핀 기반의 신호일 수도 있고, 메시지 신호 기반의 인터럽트(Message Signaled Interrupt: 이하, MSI) 또는 MSI-X 방식으로 전송될 수 있을 것이다.
S14 단계에서, 호스트(100)는 비동기 이벤트 정보(AEI)를 이벤트 로그 버퍼(Event Log Buffer)에 저장한다. 호스트(100)는 이벤트 로그 버퍼(Event Log Buffer)에 저장된 비동기 이벤트 정보(AEI)를 분석하고, 분석 결과에 따라 이벤트에 대한 처리를 수행할 것이다. 예를 들면, 호스트(100)는 스토리지 장치(200)에 치명적인 오류가 검출된 것으로 판단되면, 관리자에게 에러 메시지를 전달할 수도 있다.
S15 단계에서, 호스트(100)는 인터럽트와 함께 전달된 비동기 이벤트 정보(AEI)에 대한 처리를 수행 완료했음을 알리는 완료 큐 헤드 도어벨(CQH Doorbell)을 기입한다. 즉, 호스트(100)는 비동기 이벤트 정보(AEI)에 대응하는 완료 큐(125)의 헤드 포인터(HP)가 업데이트되었음과 그 위치를 기입하기 위해 제 2 도어벨 레지스터(214)에 데이터를 기입할 것이다.
이상에서는 본 발명의 호스트(100)와 스토리지 장치(200) 간의 비동기 이벤트 정보(AEI)의 전달 절차가 간략히 설명되었다. 스토리지 장치(200)는 비동기 이벤트 정보(AEI)를 호스트(100)의 비동기 이벤트 요청 명령어(AER Command) 없이도 호스트(100)에 전달할 수 있다.
도 5는 본 발명의 실시 예에 따른 호스트(100)에서의 이벤트 처리 방법을 보여주는 순서도이다. 도 5를 참조하면, 호스트(100)는 비동기 이벤트 요청 명령어(AER Command)의 발행없이 스토리지 장치(200)로부터 비동기 이벤트 정보(AEI)를 수신하고 처리할 수 있다.
S110 단계에서, 호스트(100)는 이벤트 로그 버퍼(Event Log Buffer)를 생성한다. 호스트(100)의 이벤트 처리를 위한 이벤트 로그 버퍼(Event Log Buffer)의 생성은 예시적인 방법에 지나지 않는다. 호스트(100)는 다양한 방식으로 스토리지 장치(200)에서 제공된 비동기 이벤트 정보(AEI)를 처리할 수 있을 것이다.
S120 단계에서, 호스트(100)는 스토리지 장치(200)로부터의 인터럽트의 발생을 여부를 체크한다. 그리고 호스트(100)는 전달된 인터럽트에 대응하는 완료 큐(125)를 확인하고, 완료 큐(125)에 기입된 정보가 비동기 이벤트 정보(AEI)인지를 판단할 것이다.
S130 단계에서, 호스트(100)는 전달된 인터럽트가 비동기 이벤트 정보(AEI)에 대응하는지에 따라 동작 분기를 수행한다. 만일, 완료 큐(125)에 기입된 정보가 비동기 이벤트 정보(AEI)가 아닌 경우(No 방향), 절차는 S120 단계로 복귀한다. 하지만, 완료 큐(125)에 기입된 정보가 비동기 이벤트 정보(AEI)로 판단되면(Yes 방향), 절차는 S140 단계로 이동한다.
S140 단계에서, 호스트(100)는 비동기 이벤트 정보(AEI)를 이벤트 로그 버퍼에 저장한다. 비동기 이벤트 정보(AEI)에 저장된 정보들은 후술하는 도 7에서 상세히 설명하기로 한다.
S150 단계에서, 호스트(100)는 스토리지 장치(200)의 제 2 도어벨 레지스터(214)에 비동기 이벤트 정보(AEI)를 수신했음을 지시하는 값을 기록한다. 제 2 도어벨 레지스터(214)는 완료 큐(125)에 기입된 비동기 이벤트 정보(AEI)에 대한 호스트(100)의 스토리지 장치(200)에 대한 응답이다.
S160 단계에서, 호스트(100)는 이벤트 로그 버퍼에 저장된 정보를 획득하고, 획득된 정보를 분석할 것이다. 그리고 호스트(100)는 분석 결과에 따른 스토리지 장치(200)에서 통지된 이벤트를 처리하기 위한 프로세스를 진행할 것이다. 예를 들면, 에러 메시지를 사용자 장치(10)의 디스플레이에 표시하거나 다양한 방식으로 관리자에게 통지할 수 있다.
이상에서는 비동기 이벤트 요청 명령어(AER Command)를 스토리지 장치(200)에 전달하지 않고도 비동기 이벤트 정보(AEI)를 수신할 수 있는 호스트(100)의 기능이 설명되었다.
도 6은 본 발명의 실시 예에 따른 스토리지 장치(200)의 동작 방법을 간략히 보여주는 순서도이다. 도 6을 참조하면, 스토리지 장치(200)의 스토리지 컨트롤러(210, 도 3 참조)는 호스트(100)로부터의 비동기 이벤트 요청 명령어(AER Command)의 패치 없이도 이벤트의 검출 및 비동기 이벤트 정보(AEI)를 호스트(100)에 전달할 수 있다.
S210 단계에서, 스토리지 컨트롤러(210)는 호스트(100)로부터의 지시 없이도 다양한 이벤트를 검출할 수 있다. 예를 들면, 스토리지 장치(200)의 부팅 동작에서, 스토리지 컨트롤러(210)는 비동기 이벤트 요청 명령어(AER Command)를 받기 전에도 하드웨어 또는 소프트웨어적인 오류(Error)나 부팅 실패(Failure) 등의 이벤트를 검출할 수 있다.
S220 단계에서, 스토리지 컨트롤러(210)는 이벤트 검출 결과에 따라 동작 분기를 수행한다. 만일, 스토리지 컨트롤러(210)에서 이벤트가 검출되지 않았다면(No 방향), 절차는 S210 단계로 복귀한다. 하지만, 스토리지 컨트롤러(210)에서 미리 규정된 종류의 오류나 하드웨어 문제가 검출되면(Yes 방향), 절차는 S230 단계로 이동한다.
S230 단계에서, 스토리지 컨트롤러(210)는 비동기 이벤트 정보(AEI)를 호스트(100)의 완료 큐(125)에 기입한다. 이러한 절차는 호스트(100)로부터 제출 큐(123)의 헤드 포인트(SQHD), 식별자(SQID), 그리고 명령어 식별자(Command ID)를 전달받지 못하고도 그에 대응하는 완료 큐(CQ)를 기입하는 동작이다. 즉, 스토리지 컨트롤러(210)는 호스트(100)의 완료 큐(125)에 비동기 이벤트 정보(AEI) 엔트리를 기입할 것이다. 그러면, 호스트(100)의 완료 큐(125)의 테일 포인터(TP)가 증가하게 된다. 이어서, 스토리지 컨트롤러(210) 호스트(100)로 인터럽트(Interrupt)를 전달한다. 인터럽트는 핀 기반의 신호일 수도 있고, 메시지 신호 기반의 인터럽트(MSI) 또는 MSI-X 방식으로 전송될 수 있을 것이다.
S240 단계에서, 호스트에 의해서 완료 큐 헤드 도어벨(CQH Doorbell)이 기입될 것이다. 즉, 호스트(100)는 비동기 이벤트 정보(AEI)에 대응하는 완료 큐(125)의 헤드 포인터(HP)가 업데이트되었음과 그 위치를 기입하기 위해 제 2 도어벨 레지스터(214)를 업데이트할 것이다.
이상에서는 본 발명의 비동기 이벤트 요청 명령어(AER Command)의 수신 없이 비동기 이벤트 정보(AEI)를 호스트(100)에 전달하는 스토리지 컨트롤러(210)의 동작 방법이 간략히 설명되었다.
도 7은 본 발명의 비동기 이벤트 정보(AEI)의 엔트리 구성을 보여주는 표이다. 도 7을 참조하면, 호스트(100)의 완료 큐(125)에 기입되는 비동기 이벤트 정보(AEI)가 예시적으로 설명될 것이다. 하지만, 여기서 설명되는 비동기 이벤트 정보(AEI)의 엔트리 구성은 예시에 지나지 않으며, 다양한 변형이 가능함은 잘 이해될 것이다.
본 발명의 비동기 이벤트 정보(AEI) 엔트리는 적어도 5개의 정보를 포함할 수 있다. 비동기 이벤트 정보(AEI) 엔트리는 ① 비동기 이벤트 타입(AE Type), ② 비동기 이벤트 정보(AE Information), ③ 제출 큐 헤더 포인터(SQHP), ④ 제출 큐 식별자(SQID), 그리고 ⑤ 명령어 식별자(Command Identifier)를 포함할 수 있다.
여기서, ① 비동기 이벤트 타입(AE Type)은 스토리지 컨트롤러(210)에서 감지한 이벤트의 종류 정보를 포함한다. 예를 들면, 감지된 이벤트가 장치 에러 상태(Error Status)인지 또는 SMART(Self-Monitoring, Analysis and Reporting Technology)/Health에 관련된 상태인지 나타낼 수 있다. 비동기 이벤트 타입(AE Type)은 예시적으로 아래 표 1과 같은 필드 값들로 설정될 수 있을 것이다.
Value Definition
0h Error status
1h SMART/Health status
2h Notice
3h~5h Reserved
6h I/O Command Set specific status
7h Vendor specific
즉, 비동기 이벤트 타입(AE Type)의 필드값이 '0h'인 경우, 발생한 이벤트가 에러(Error)의 발생임을 의미한다. 그리고 비동기 이벤트 타입(AE Type)의 필드값이 '1h'인 경우, 스토리지 장치(200)의 신뢰성 검사(SMART/Health test)에서 문제가 발생하였음을 의미한다. 비동기 이벤트 타입(AE Type)의 필드값이 '2h'인 경우, 스토리지 장치(200)의 네임 스페이스(Namespace)의 속성이 변경되었거나, 펌웨어의 활성화 여부를 나타낸다. 비동기 이벤트 타입(AE Type)의 필드값이 '3h~5h'는 예비(Reserved) 필드에 대응할 수 있다. 비동기 이벤트 타입(AE Type)의 필드값이 '6h'인 경우는 입출력 명령어 셋의 특정 상태를, 그리고 비동기 이벤트 타입(AE Type)의 필드값이 '7h'인 경우는, 벤더 특정 값으로 정의될 수 있다.
비동기 이벤트 정보(AEI) 엔트리의 ② 비동기 이벤트 정보(AE Information) 필드에는 감지된 에러 상태의 정보가 저장될 수 있다. 예를 들면, 스토리지 장치(200)는 진단 에러의 검출이나 영구적 에러 또는 일시적인 에러가 검출되었음을 비동기 이벤트 정보(AE Information)의 비트값으로 호스트(100)에 통지할 수 있다. 또는, 비동기 이벤트 정보(AE Information) 필드에는 펌웨어 로드가 실패했음을 나타내는 정보가 포함될 수도 있다. 특히, 비동기 이벤트 요청 명령어(AER Command)를 수신하기 전인 스토리지 장치(100)의 부팅 동작시에 에러가 검출될 수 있다. 이러한 에러는 장치 오픈 에러(Device open error)일 수 있고, 장치 오픈 에러에 대한 정보도 비동기 이벤트 정보(AE Information)를 통해서 전달될 수 있다. 예를 들면, 장치 오픈 에러는 비동기 이벤트 정보(AE Information)의 예비 영역인 '6h'로 정의될 수 있다.
일반적으로 ③ 제출 큐 헤더 포인터(SQHP), ④ 제출 큐 식별자(SQID), 그리고 ⑤ 명령어 식별자(Command Identifier)는 호스트(100)의 제출 큐(123)에서 패치해온 명령어에 관련된 값들이다. 하지만, 호스트(100)로부터 비동기 이벤트 요청 명령어(AER Command) 없이 스토리지 컨트롤러(210)에서 비동기 이벤트 정보(AEI) 엔트리가 생성되어야 한다. 따라서, ③ 제출 큐 헤더 포인터(SQHP), ④ 제출 큐 식별자(SQID), 그리고 ⑤ 명령어 식별자(Command Identifier)는 예를 들면 필드의 정의된 값 중에서 최대값 'FFFFh'로 설정될 수 있다. ③ 제출 큐 헤더 포인터(SQHP), ④ 제출 큐 식별자(SQID), 그리고 ⑤ 명령어 식별자(Command Identifier)의 값이 'FFFFh'인 경우, 비동기 이벤트 정보(AEI) 엔트리는 비동기 이벤트 요청 명령어(AER Command) 없이 완료 큐에 기입된 것임을 의미한다. 호스트(100)는 완료 큐(125)에 기입된 비동기 이벤트 정보(AEI) 엔트리의 정보들(SQHP, SQID, Command ID)이 'FFFFh'임을 확인하면, 이것이 비동기 이벤트 요청 명령어(AER Command) 없이 호스트(100)에 전달된 것임을 인지할 수 있다.
만일, 호스트(100)가 보다 상세한 이벤트 정보를 필요로 하는 경우, 비동기 이벤트 정보(AEI) 엔트리의 16 번째 내지 23 번째 비트들에 저장된 로그 페이지 식별자(Log Page Identifier)를 참조할 것이다. 그리고 호스트(100)는 로그 페이지 식별자(Log Page Identifier)에 대응하는 로그 페이지를 스토리지 장치(200)에 요청할 것이다.
도 8은 도 1에서 설명된 불휘발성 메모리의 구성을 예시적으로 보여주는 블록도이다. 예시적으로, 불휘발성 메모리(230)가 이들 불휘발성 메모리들 각각의 기능이나 특징을 대표하여 설명될 것이다. 도 8을 참조하면, 불휘발성 메모리 장치(230)는 메모리 셀 어레이(231), 어드레스 디코더(232), 제어 로직 및 전압 발생 회로(235), 페이지 버퍼(233), 및 입출력 회로(234)를 포함한다.
메모리 셀 어레이(231)는 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들 각각은 복수의 셀 스트링들을 포함할 수 있다. 복수의 셀 스트링들 각각은 복수의 메모리 셀들을 포함한다. 복수의 메모리 셀들은 복수의 워드라인들(WL)과 연결될 수 있다. 복수의 메모리 셀들 각각은 1-비트를 저장하는 단일 레벨 셀(SLC; Single Level Cell) 또는 적어도 2-비트를 저장하는 멀티 레벨 셀(MLC; Multi Level Cell)을 포함할 수 있다.
본 발명의 개념에 따른 실시 예로서, 메모리 셀 어레이(231)는 3차원 메모리 어레이로 제공될 수 있다. 3차원 메모리 어레이는, 실리콘 기판 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 모놀리식으로(Monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 모놀리식(Monolithical)이란 용어는, 3차원 어레이의 각 레벨의 층들이 3차원 어레이의 하위 레벨의 층들 위에 직접 증착됨을 의미한다.
본 발명의 개념에 따른 실시 예로서, 3차원 메모리 어레이는 수직의 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 수직 NAND 스트링들을 포함한다. 적어도 하나의 메모리 셀은 전하 트랩 층을 포함한다. 각각의 수직 NAND 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 적어도 하나의 선택 트랜지스터는 메모리 셀들과 동일한 구조를 갖고, 메모리 셀들과 함께 모놀리식으로 형성될 수 있다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에 공유된 워드 라인들 또는 비트 라인들을 갖고, 3차원 메모리 어레이에 적합한 구성은 미국등록특허공보 제7,679,133호, 미국등록특허공보 제8,553,466호, 미국등록특허공보 제8,654,587호, 미국등록특허공보 제8,559,235호, 그리고 미국공개특허공보 제2011/0233648호에 개시되어 있으며, 본 발명의 레퍼런스로 포함된다.
어드레스 디코더(232)는 복수의 워드라인들(WL), 스트링 선택 라인들(SSL), 및 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(231)와 연결된다. 어드레스 디코더(232)는 외부 장치(예를 들어, 장치 컨트롤러(110))로부터 물리 어드레스(ADD)를 수신하고, 수신된 물리 어드레스(ADD)를 디코딩하여, 복수의 워드라인들(WL)을 구동할 수 있다. 예를 들어, 어드레스 디코더(232)는 외부 장치로부터 수신된 물리 어드레스(ADD)를 디코딩하고, 디코딩된 물리 어드레스(ADD)를 기반으로 복수의 워드라인들(WL) 중 적어도 하나의 워드라인을 선택하고, 선택된 적어도 하나의 워드라인을 구동할 수 있다.
제어 로직 및 전압 발생 회로(235)는 외부 장치로부터 스토리지 커맨드(CMD) 및 제어 신호(CTRL)를 수신하고, 수신된 신호들에 응답하여 어드레스 디코더(232), 페이지 버퍼(233), 및 입출력 회로(234)를 제어할 수 있다. 예를 들어, 제어 로직 및 전압 발생 회로(235)는 신호들(CMD, CTRL)에 응답하여 데이터(DATA)가 메모리 셀 어레이(231)에 저장되도록 다른 구성 요소들을 제어할 수 있다. 또는 제어 로직 및 전압 발생 회로(235)는 신호들(CMD, CTRL)에 응답하여 메모리 셀 어레이(231)에 저장된 데이터(DATA)가 외부 장치로 전송되도록 다른 구성 요소들을 제어할 수 있다.
페이지 버퍼(233)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(231)와 연결된다. 페이지 버퍼(233)는 제어 로직 및 전압 발생 회로(235)의 제어에 따라 입출력 회로(234)로부터 수신된 데이터(DATA)가 메모리 셀 어레이(231)에 저장되도록 비트 라인들(BL)을 제어할 수 있다. 페이지 버퍼(233)는 제어 로직 및 전압 발생 회로(235)의 제어에 따라 메모리 셀 어레이(231)에 저장된 데이터를 읽고, 읽은 데이터를 입출력 회로(234)로 전달할 수 있다. 예시적으로, 페이지 버퍼(233)는 입출력 회로(234)로부터 페이지 단위로 데이터를 수신하거나 또는 메모리 셀 어레이(231)로부터 페이지 단위로 데이터를 읽을 수 있다.
입출력 회로(234)는 외부 장치로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 페이지 버퍼(233)로 전달할 수 있다. 또는 입출력 회로(234)는 페이지 버퍼(233)로부터 데이터(DATA)를 수신하고, 수신된 데이터(DATA)를 외부 장치로 전달할 수 있다. 예시적으로, 입출력 회로(234)는 제어 신호(CTRL)와 동기되어 외부 장치와 데이터(DATA)를 송수신할 수 있다.
제어 로직 및 전압 발생 회로(235)는 불휘발성 메모리(230)가 동작하는데 요구되는 다양한 전압들을 생성할 수 있다. 예를 들어, 제어 로직 및 전압 발생 회로(235)는 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들, 복수의 소거 전압들, 복수의 검증 전압들과 같은 다양한 전압들을 생성할 수 있다. 제어 로직 및 전압 발생 회로(235)는 생성된 다양한 전압들을 어드레스 디코더(232)로 제공하거나 또는 메모리 셀 어레이(231)의 기판으로 제공할 수 있다.
도 9는 도 8의 메모리 셀 어레이에 포함된 메모리 블록들 중 제 1 메모리 블록의 예를 보여주는 회로도이다. 예시적으로, 도 9를 참조하여 3차원 구조의 제 1 메모리 블록(BLK1)이 설명된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리(128) 각각에 포함된 다른 메모리 블록들 또한 제 1 메모리 블록(BLK1)과 유사한 구조를 가질 수 있다.
도 9를 참조하면, 제 1 메모리 블록(BLK1)은 복수의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함한다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22)은 행 방향(row direction) 및 열 방향(column direction)을 따라 배치되어 행들 및 열들을 형성할 수 있다.
예를 들어, 셀 스트링들(CS11, CS12)은 스트링 선택 라인들(SSL1a, SSL1b)와 연결되어, 제 1 행을 형성할 수 있다. 셀 스트링들(CS21, CS22)은 스트링 선택 라인들(SSL2a, SSL2b)와 연결되어 제 2 행을 형성할 수 있다.
예를 들어, 셀 스트링들(CS11, CS21)은 제 1 비트라인(BL1)과 연결되어 제 1 열을 형성할 수 있다. 셀 스트링들(CS12, CS22)은 제 2 비트라인(BL2)과 연결되어 제 2 열을 형성할 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 복수의 셀 트랜지스터들을 포함한다. 예를 들어, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 스트링 선택된 트랜지스터들(SSTa, SSTb), 복수의 메모리 셀들(MC1~MC8), 접지 선택 트랜지스터들(GSTa, GSTb), 및 더미 메모리 셀들(DMC1, DMC2)을 포함할 수 있다.
예시적으로, 복수의 셀 스트링들(CS11, CS12, CS21, CS22)에 포함된 복수의 셀 트랜지스터들 각각은 전하 트랩형 플래시(CTF; charge trap flash) 메모리 셀일 수 있다. 복수의 메모리 셀들(MC1~MC8)은 직렬 연결되며, 행 방향 및 열 방향에 의해 형성된 평면과 수직한 방향인 높이 방향(height direction)으로 적층된다. 스트링 선택된 트랜지스터들(SSTa, SSTb)은 직렬 연결되고, 직렬 연결된 스트링 선택된 트랜지스터들(SSTa, SSTb)은 복수의 메모리 셀들(MC1~MC8) 및 비트라인(BL) 사이에 제공된다. 접지 선택 트랜지스터들(GSTa, GSTb)은 직렬 연결되고, 직렬 연결된 접지 선택 트랜지스터들(GSTa, GSTb)은 복수의 메모리 셀들(MC1~MC8) 및 공통 소스 라인(CSL) 사이에 제공된다.
예시적으로, 복수의 메모리 셀들(MC1~MC8) 및 접지 선택 트랜지스터들(GSTa, GSTb) 사이에 제 1 더미 메모리 셀(DMC1)이 제공될 수 있다. 예시적으로, 복수의 메모리 셀들(MC1~MC8) 및 스트링 선택된 트랜지스터들(SSTa, SSTb) 사이에 제 2 더미 메모리 셀(DMC2)이 제공될 수 있다.
셀 스트링들(CS11, CS12, CS21, CS22)의 접지 선택 트랜지스터들(GSTa, GSTb)은 접지 선택 라인(GSL)에 공통으로 연결될 수 있다. 예시적으로, 동일한 행의 접지 선택 트랜지스터들은 동일한 접지 선택 라인에 연결될 수 있고, 다른 행의 접지 선택 트랜지스터들은 다른 접지 선택 라인에 연결될 수 있다. 예를 들어, 제 1 행의 셀 스트링들(CS11, CS12)의 제 1 접지 선택 트랜지스터들(GSTa)은 제1 접지 선택 라인에 연결될 수 있고, 제2 행의 셀 스트링들(CS21, CS22)의 제 1 접지 선택 트랜지스터들(GSTa)은 제 2 접지 선택 라인에 연결될 수 있다.
도면에 도시되지는 않았으나, 기판(미도시)으로부터 동일한 높이에 제공되는 접지 선택된 트랜지터들은 동일한 접지 선택 라인에 연결될 수 있고, 다른 높이에 제공되는 접지 선택 트랜지스터들은 다른 접지 선택 라인에 연결될 수 있다. 예를 들어, 셀 스트링들(CS11, CS12, CS21, CS22)의 제 1 접지 선택 트랜지스터들(GSTa)은 제 1 접지 선택 라인에 연결되고, 제 2 접지 선택 트랜지스터들(GSTb)은 제 2 접지 선택 라인에 연결될 수 있다.
기판 또는 접지 선택 트랜지스터(GSTa, GSTb)로부터 동일한 높이의 메모리 셀들은 동일한 워드라인에 공통으로 연결되고, 서로 다른 높이의 메모리 셀들은 서로 다른 워드라인에 연결된다. 예를 들어, 셀 스트링들(CS11, CS12, CS21, CS22)의 제 1 내지 제 8 메모리 셀들(MC8)은 제 1 내지 제 8 워드라인들(WL1~WL8)에 각각 공통으로 연결된다.
동일한 높이의 제 1 스트링 선택된 트랜지스터들(SSTa) 중 동일한 행의 스트링 선택된 트랜지스터들은 동일한 스트링 선택 라인과 연결되고, 다른 행의 스트링 선택된 트랜지스터들은 다른 스트링 선택 라인과 연결된다. 예를 들어, 제 1 행의 셀 스트링들(CS11, CS12)의 제 1 스트링 선택된 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)과 공통으로 연결되고, 제 2 행의 셀 스트링들(CS21, CS22)의 제 1 스트링 선택된 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)과 공통으로 연결된다.
마찬가지로, 동일한 높이의 제 2 스트링 선택된 트랜지스터들(SSTb) 중 동일한 행의 스트링 선택된 트랜지스터들은 동일한 스트링 선택 라인과 연결되고, 다른 행의 스트링 선택된 트랜지스터들은 다른 스트링 선택 라인과 연결된다. 예를 들어, 제 1 행의 셀 스트링들(CS11, CS12)의 제 2 스트링 선택된 트랜지스터들(SSTb)은 스트링 선택 라인(SSL1b)과 공통으로 연결되고, 제 2 행의 셀 스트링들(CS21, CS22)의 제 2 스트링 선택된 트랜지스터들(SSTb)은 스트링 선택 라인(SSL2b)과 공통으로 연결된다.
비록 도면에 도시되지는 않았으나, 동일한 행의 셀 스트링들의 스트링 선택된 트랜지스터들은 동일한 스트링 선택 라인에 공통으로 연결될 수 있다. 예를 들어, 제 1 행의 셀 스트링들(CS11, CS12)의 제 1 및 제 2 스트링 선택된 트랜지스터들(SSTa, SSTb)은 동일한 스트링 선택 라인에 공통으로 연결될 수 있다. 제 2 행의 셀 스트링들(CS21, CS22)의 제 1 및 제 2 스트링 선택된 트랜지스터들(SSTa, SSTb)은 동일한 스트링 선택 라인에 공통으로 연결될 수 있다.
예시적으로, 동일한 높이의 더미 메모리 셀들은 동일한 더미 워드라인과 연결되고, 다른 높이의 더미 메모리 셀들은 다른 더미 워드라인과 연결된다. 예를 들어, 제 1 더미 메모리 셀들(DMC1)은 제 1 더미 워드라인(DWL1)과 연결되고, 제 2 더미 메모리 셀들(DMC2)은 제 2 더미 워드라인(DWL2)과 연결된다.
제 1 메모리 블록(BLK1)에서, 읽기 및 쓰기는 행 단위로 수행될 수 있다. 예를 들어, 스트링 선택 라인들(SSL1a, SSL1b, SSL2a, SSL2b)에 의해 메모리 블록(BLKa)의 하나의 행이 선택될 수 있다.
예를 들어, 스트링 선택 라인들(SSL1a, SSL1b)이 턴-온 전압이 공급되고 스트링 선택 라인들(SSL2a, SSL2b)에 턴-오프 전압이 공급될 때, 제 1 행의 셀 스트링들(CS11, CS12)이 비트 라인들(BL1, BL2)에 연결된다. 스트링 선택 라인들(SSL2a, SSL2b)에 턴-온 전압이 공급되고 스트링 선택 라인들(SSL1a, SSL1B)에 턴-오프 전압이 공급될 때, 제 2 행의 셀 스트링들(CS21, CS22)이 비트 라인들(BL1, BL2)에 연결되어 구동된다. 워드라인을 구동함으로써 구동되는 행의 셀 스트링의 메모리 셀들 중 동일한 높이의 메모리 셀들이 선택된다. 선택된 메모리 셀들에서 읽기 및 쓰기 동작이 수행될 수 있다. 선택된 메모리 셀들은 물리 페이지 단위를 형성할 수 있다.
제 1 메모리 블록(BLK1)에서, 소거는 메모리 블록 단위 또는 서브 블록의 단위로 수행될 수 있다. 메모리 블록 단위로 소거가 수행될 때, 제 1 메모리 블록(BLK1)의 모든 메모리 셀들(MC)이 하나의 소거 요청에 따라 동시에 소거될 수 있다. 서브 블록의 단위로 수행될 때, 제1 메모리 블록(BLK1)의 메모리 셀들(MC) 중 일부는 하나의 소거 요청에 따라 동시에 소거되고, 나머지 일부는 소거 금지될 수 있다. 소거되는 메모리 셀들에 연결된 워드 라인에 저전압(예를 들어, 접지 전압)이 공급되고, 소거 금지된 메모리 셀들에 연결된 워드 라인은 플로팅될 수 있다.
도 9에 도시된 제 1 메모리 블록(BLK1)은 예시적인 것이며, 셀 스트링들의 개수는 증가 또는 감소할 수 있으며, 셀 스트링들의 개수에 따라 셀 스트링들이 구성하는 행들 및 열들의 개수는 증가 또는 감소할 수 있다. 또한, 제 1 메모리 블록(BLK1)의 셀 트랜지스터들(GST, MC, DMC, SST 등)의 개수들는 각각 증가 또는 감소될 수 있으며, 셀 트랜지스터들의 개수들에 따라 제 1 메모리 블록(BLK1)의 높이가 증가 또는 감소할 수 있다. 또한, 셀 트랜지스터들의 개수들에 따라 셀 트랜지스터들과 연결된 라인들(GSL, WL, DWL, SSL 등)의 개수들이 증가 또는 감소될 수 있다.
도 10은 본 발명의 실시 예들에 따른 비동기 이벤트 정보(AEI)를 호스트에 제공하는 메모리 카드 시스템을 보여주는 블록도이다. 도 10을 참조하면, 메모리 카드 시스템(1000)은 메모리 컨트롤러(1100), 불휘발성 메모리(1200), 및 커넥터(1300)를 포함한다.
컨트롤러(1100)는 불휘발성 메모리(1200)와 연결된다. 메모리 컨트롤러(1100)는 불휘발성 메모리(1200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(1200)는 불휘발성 메모리(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 배경(background) 동작은 마모도 관리, 가비지 콜렉션 등과 같은 동작들을 포함한다. 예시적으로, 메모리 컨트롤러(1100)는 도 1 내지 도 8을 참조하여 설명된 방법을 기반으로 호스트로부터 비동기 이벤트 요청 명령어(AER Command)를 받지 않고도 비동기 이벤트 정보(AEI)를 호스트에 전달할 수 있다.
메모리 컨트롤러(1100)는 불휘발성 메모리(1200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1100)는 불휘발성 메모리(1200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 예시적으로, 메모리 컨트롤러(1100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(1100)는 커넥터(1300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(1100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(1200)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), NVMe (Nonvolatile Memory express) 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 상술된 통신 규격들에 의해 정의된 쓰기 커맨드는 쓰기 데이터의 사이즈 정보를 포함할 수 있다.
불휘발성 메모리(1200)는 EPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
예시적으로, 메모리 컨트롤러(1100) 및 불휘발성 메모리(1200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(1100) 및 불휘발성 메모리(1200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 메모리 컨트롤러(1100) 및 불휘발성 메모리(1200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(1100) 및 불휘발성 메모리(1200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 11은 본 발명에 따른 불휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다. 도 11을 참조하면, SSD 시스템(2000)은 호스트(2100) 및 SSD(2200)를 포함한다. SSD(2200)는 신호 커넥터(2001)를 통해 호스트(2100)와 신호(SIG)를 주고 받고, 전원 커넥터(2002)를 통해 전원(PWR)을 입력받는다. SSD(2200)는 SSD 컨트롤러(2210), 복수의 플래시 메모리들(2221~222n), 보조 전원 장치(2230), 및 버퍼 메모리(2240)를 포함한다.
SSD 컨트롤러(2210)는 호스트(2100)로부터 수신된 신호에 응답하여 복수의 플래시 메모리들(2221~222n)을 제어할 수 있다. 예시적으로, SSD 컨트롤러(2210)는 도 1 내지 도 8을 참조하여 설명된 방법을 기반으로 동작할 수 있다. SSD 컨트롤러(2210)는 호스트(2100)로부터 비동기 이벤트 요청 명령어(AER Command)를 받지 않고도 비동기 이벤트 정보(AEI)를 호스트에 전달할 수 있다.
보조 전원 장치(2230)는 전원 커넥터(2002)를 통해 호스트(2100)와 연결된다. 보조 전원 장치(2230)는 호스트(2100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(2230)는 호스트(2100)로부터의 전원 공급이 원활하지 않을 경우, SSD 시스템(2000)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(2230)는 SSD(2200) 내에 위치할 수도 있고, SSD(2200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(2230)는 메인 보드에 위치하며, SSD(2200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(2240)는 SSD(2200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(2240)는 호스트(2100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(2221~222n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(2221~222n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(2240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, SRAM 등과 같은 휘발성 메모리 또는 FRAM ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 12는 본 발명에 따른 불휘발성 메모리 시스템이 적용된 사용자 시스템을 보여주는 블록도이다. 도 12를 참조하면, 사용자 시스템(3000)은 애플리케이션 프로세서(3100), 메모리 모듈(3200), 네트워크 모듈(3300), 스토리지 모듈(3400), 및 사용자 인터페이스(3500)를 포함한다.
애플리케이션 프로세서(3100)는 사용자 시스템(3000)에 포함된 구성 요소들, 운영체제(OS; Operating System)를 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(3100)는 사용자 시스템(3000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(3100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(3200)은 사용자 시스템(3000)의 주메모리, 동작 메모리, 버퍼 메모리 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(3200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다.
네트워크 모듈(3300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(3300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(3300)은 애플리케이션 프로세서(3100)에 포함될 수 있다.
스토리지 모듈(3400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(3400)은 애플리케이션 프로세서(3100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(3400)은 스토리지 모듈(3400)에 저장된 데이터를 애플리케이션 프로세서(3100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(3400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다.
예시적으로, 스토리지 모듈(3400)은 도 1 내지 도 8을 참조하여 설명된 방식에 따라 동작할 수 있다. 스토리지 모듈(3400)은 애플리케이션 프로세서(3100)와 미리 정해진 인터페이스를 기반으로 통신할 수 있다. 즉, 스토리지 모듈(3400)은 애플리케이션 프로세서(3100)로부터 비동기 이벤트 요청 명령어(AER Command)를 받지 않고도 비동기 이벤트 정보(AEI)를 애플리케이션 프로세서(3100)에 전달할 수 있다.
사용자 인터페이스(3500)는 애플리케이션 프로세서(3100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(3500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(3500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 스토리지 장치의 이벤트 통지 방법에 있어서:
    상기 스토리지 장치에서 이벤트를 검출하는 단계;
    상기 이벤트에 대응하는 비동기 이벤트 정보 엔트리를 호스트의 완료 큐에 기입하는 단계; 그리고
    상기 비동기 이벤트 정보 엔트리의 전달에 대응하는 인터럽트를 상기 호스트에 전달하는 단계를 포함하되,
    상기 비동기 이벤트 정보 엔트리는 상기 호스트로부터 비동기 이벤트 요청 명령어의 수신에 관계없이 상기 호스트에 제공되는 이벤트 통지 방법.
  2. 제 1 항에 있어서,
    상기 비동기 이벤트 정보 엔트리는 상기 검출된 이벤트의 종류 및 에러의 종류를 지시하는 비동기 이벤트 상세 정보를 포함하는 이벤트 통지 방법.
  3. 제 2 항에 있어서,
    상기 이벤트의 종류는 에러 상태와 자가 진단 정보(SMART/Health)를 포함하는 이벤트 통지 방법.
  4. 제 2 항에 있어서,
    상기 비동기 이벤트 상세 정보는 상기 스토리지 장치의 부팅시 발생하는 디바이스 오픈 에러를 포함하는 이벤트 통지 방법.
  5. 제 1 항에 있어서,
    상기 비동기 이벤트 정보 엔트리는, 상기 호스트에서 제공되지 않은 제출 큐 헤더 포인터(SQHP), 제출 큐 식별자(SQID), 그리고 명령어 식별자(Command Identifier)에 대한 정보를 포함하는 이벤트 통지 방법.
  6. 제 5 항에 있어서,
    상기 제출 큐 헤더 포인터(SQHP), 상기 제출 큐 식별자(SQID), 그리고 상기 명령어 식별자(Command Identifier)는 상기 비동기 이벤트 정보 엔트리에서 대응하는 필드값이 각각 'FFFFh'로 설정되는 이벤트 통지 방법.
  7. 제 1 항에 있어서,
    상기 스토리지 장치는 NVMe 인터페이스 기반의 솔리드 스테이트 드라이버인 이벤트 통지 방법.
  8. 제 1 항에 있어서,
    상기 스토리지 장치는 3차원 메모리 어레이를 포함하는 불휘발성 메모리 장치를 포함하는 이벤트 통지 방법.
  9. 불휘발성 메모리 장치; 그리고
    상기 불휘발성 메모리 장치를 제어하며, 호스트로부터 비동기 이벤트 요청 명령어의 수신 여부에 관계없이 비동기 이벤트 정보 엔트리를 상기 호스트의 완료 큐에 기입하는 스토리지 컨트롤러를 포함하는 스토리지 장치.
  10. 제 9 항에 있어서,
    상기 비동기 이벤트 정보 엔트리는 부팅시의 에러를 지시하는 디바이스 오픈 에러 필드를 포함하는 스토리지 장치.
KR1020160040320A 2016-04-01 2016-04-01 스토리지 장치 및 그것의 이벤트 통지 방법 KR102549611B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160040320A KR102549611B1 (ko) 2016-04-01 2016-04-01 스토리지 장치 및 그것의 이벤트 통지 방법
US15/454,985 US10853158B2 (en) 2016-04-01 2017-03-09 Storage device and event notification method for storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160040320A KR102549611B1 (ko) 2016-04-01 2016-04-01 스토리지 장치 및 그것의 이벤트 통지 방법

Publications (2)

Publication Number Publication Date
KR20170114069A true KR20170114069A (ko) 2017-10-13
KR102549611B1 KR102549611B1 (ko) 2023-06-30

Family

ID=59959438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040320A KR102549611B1 (ko) 2016-04-01 2016-04-01 스토리지 장치 및 그것의 이벤트 통지 방법

Country Status (2)

Country Link
US (1) US10853158B2 (ko)
KR (1) KR102549611B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125389A (ko) * 2019-04-26 2020-11-04 삼성전자주식회사 저장 장치에서 가속 커널들의 상태 모니터링 방법 및 이를 사용하는 저장 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102387922B1 (ko) * 2017-02-07 2022-04-15 삼성전자주식회사 솔리드 스테이트 드라이브의 비동기 이벤트 요청 명령 처리 방법 및 시스템
US10725835B2 (en) * 2017-05-03 2020-07-28 Western Digital Technologies, Inc. System and method for speculative execution of commands using a controller memory buffer
US10452278B2 (en) 2017-03-24 2019-10-22 Western Digital Technologies, Inc. System and method for adaptive early completion posting using controller memory buffer
US10509569B2 (en) 2017-03-24 2019-12-17 Western Digital Technologies, Inc. System and method for adaptive command fetch aggregation
US10466903B2 (en) 2017-03-24 2019-11-05 Western Digital Technologies, Inc. System and method for dynamic and adaptive interrupt coalescing
US10387239B2 (en) * 2017-04-10 2019-08-20 Western Digital Technologies, Inc. Detecting memory failures in the runtime environment
US10296249B2 (en) * 2017-05-03 2019-05-21 Western Digital Technologies, Inc. System and method for processing non-contiguous submission and completion queues
US10552245B2 (en) * 2017-05-23 2020-02-04 International Business Machines Corporation Call home message containing bundled diagnostic data
US11307909B2 (en) * 2017-08-29 2022-04-19 SK Hynix Inc. System for slowdown status notification and operating method thereof
CN107592275A (zh) * 2017-11-09 2018-01-16 深圳门之间科技有限公司 一种排队控制方法及其系统
US10761775B2 (en) * 2018-02-09 2020-09-01 Samsung Electronics Co., Ltd. System and method for NVMe inter command association in SSD storage using a bridge device
JP2021033845A (ja) 2019-08-28 2021-03-01 キオクシア株式会社 メモリシステムおよび制御方法
CN111966303B (zh) * 2020-09-02 2024-03-19 深圳大普微电子科技有限公司 一种数据处理方法、系统、设备及可读存储介质
US11762590B2 (en) 2020-09-15 2023-09-19 SK Hynix Inc. Memory system and data processing system including multi-core controller for classified commands
KR20220036169A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 데이터 처리 시스템
KR20220050407A (ko) 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20220060909A (ko) * 2020-11-05 2022-05-12 삼성전자주식회사 스토리지 시스템 및 스토리지 시스템의 동작 방법
CN116303130B (zh) * 2023-05-16 2023-08-15 苏州浪潮智能科技有限公司 存储设备异步事件上报方法及其应用设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122236A (ja) * 2003-10-14 2005-05-12 Hitachi Ltd データ転送方法、および、これを用いたディスク制御装置
KR20100101895A (ko) * 2009-03-10 2010-09-20 삼성전자주식회사 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
KR20150055879A (ko) * 2013-11-14 2015-05-22 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20160016422A (ko) * 2014-08-05 2016-02-15 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457694A (en) * 1993-06-25 1995-10-10 Smith; Dale J. Method and apparatus for analyzing the ATA (IDE) interface
US20040083357A1 (en) * 2002-10-29 2004-04-29 Sun Microsystems, Inc. Method, system, and program for executing a boot routine on a computer system
US7587575B2 (en) * 2006-10-17 2009-09-08 International Business Machines Corporation Communicating with a memory registration enabled adapter using cached address translations
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8108582B2 (en) * 2008-08-27 2012-01-31 Hewlett-Packard Development Company, L.P. Notifying asynchronous events to a host of a data storage system and apparatus for the same
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101633769B1 (ko) 2012-04-05 2016-06-27 후아웨이 테크놀러지 컴퍼니 리미티드 Iso 베이스 미디어 파일 형식에 기초한 적응형 스트리밍을 위한 안전한 비동기 이벤트 통지 시스템 및 방법
US9122515B2 (en) 2012-12-19 2015-09-01 Dell Products L.P. Completion notification for a storage device
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9003071B2 (en) 2013-03-13 2015-04-07 Futurewei Technologies, Inc. Namespace access control in NVM express PCIe NVM with SR-IOV
US9015353B2 (en) 2013-03-14 2015-04-21 DSSD, Inc. Method and system for hybrid direct input/output (I/O) with a storage device
US20140331001A1 (en) 2013-05-02 2014-11-06 Lsi Corporation Command Barrier for a Solid State Drive Controller
US8943226B1 (en) 2013-11-22 2015-01-27 Lsi Corporation Interface for heterogeneous PCI-e storage devices
US9459810B2 (en) * 2013-12-30 2016-10-04 Sandisk Technologies Llc Storage module and method for configuring command attributes
US9727503B2 (en) 2014-03-17 2017-08-08 Mellanox Technologies, Ltd. Storage system and server
US10235102B2 (en) * 2015-11-01 2019-03-19 Sandisk Technologies Llc Methods, systems and computer readable media for submission queue pointer management

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122236A (ja) * 2003-10-14 2005-05-12 Hitachi Ltd データ転送方法、および、これを用いたディスク制御装置
KR20100101895A (ko) * 2009-03-10 2010-09-20 삼성전자주식회사 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
KR20150055879A (ko) * 2013-11-14 2015-05-22 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20160016422A (ko) * 2014-08-05 2016-02-15 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125389A (ko) * 2019-04-26 2020-11-04 삼성전자주식회사 저장 장치에서 가속 커널들의 상태 모니터링 방법 및 이를 사용하는 저장 장치

Also Published As

Publication number Publication date
KR102549611B1 (ko) 2023-06-30
US20170286205A1 (en) 2017-10-05
US10853158B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
KR102549611B1 (ko) 스토리지 장치 및 그것의 이벤트 통지 방법
US11561914B2 (en) Storage device and interrupt generation method thereof
KR102450555B1 (ko) 스토리지 장치 및 그것의 동작 방법
US10942800B2 (en) Storage device, computing system and debugging method thereof
KR102576625B1 (ko) 스토리지 장치 및 그것의 디버깅 방법
KR20170036964A (ko) 불휘발성 메모리 시스템의 동작 방법
US11307803B2 (en) Storage device for suspending program operation and performing read operation and operating method thereof
CN110457230B (zh) 存储器系统及其操作方法
US11264086B2 (en) Memory controller and operating method thereof
KR20210144180A (ko) 스토리지 장치 및 그 동작 방법
CN110781023A (zh) 用于在存储器系统中处理数据的设备和方法
US10162568B2 (en) Method for searching matching key of storage device and server system including the same
US11056162B2 (en) Memory device and method of operating the same
KR20160144577A (ko) 불휘발성 메모리 모듈 및 그것의 포함하는 사용자 장치
US20160132251A1 (en) Operating method of storage device and data writing method for writing data into storage device
CN111755061A (zh) 检查存储器系统中的存储器装置的操作状态的设备及方法
KR20220045342A (ko) 호스트 장치, 데이터 저장 장치, 데이터 처리 시스템 및 데이터 처리 방법
KR20210085499A (ko) 저장 장치 및 그 동작 방법
US11941294B2 (en) Memory controller for controlling suspension of operation and method of operating the same
US20230342040A1 (en) Memory controller and method of operating the same
KR102675509B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210083081A (ko) 메모리 컨트롤러 및 그 동작 방법
TW202349203A (zh) 計算系統及其操作方法
KR20170001858A (ko) 불휘발성 메모리 모듈 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant