KR20170108034A - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 - Google Patents

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 Download PDF

Info

Publication number
KR20170108034A
KR20170108034A KR1020177022171A KR20177022171A KR20170108034A KR 20170108034 A KR20170108034 A KR 20170108034A KR 1020177022171 A KR1020177022171 A KR 1020177022171A KR 20177022171 A KR20177022171 A KR 20177022171A KR 20170108034 A KR20170108034 A KR 20170108034A
Authority
KR
South Korea
Prior art keywords
data
interleaving
present
fft mode
frame
Prior art date
Application number
KR1020177022171A
Other languages
English (en)
Other versions
KR102216250B1 (ko
Inventor
백종섭
고우석
홍성룡
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020217003552A priority Critical patent/KR102257632B1/ko
Publication of KR20170108034A publication Critical patent/KR20170108034A/ko
Application granted granted Critical
Publication of KR102216250B1 publication Critical patent/KR102216250B1/ko

Links

Images

Classifications

    • H04L27/2608—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/71—Wireless systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
    • H04L27/263—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators modification of IFFT/IDFT modulator for performance improvement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2637—Modulators with direct modulation of individual subcarriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/16—Aspects of broadcast communication characterised by the type of broadcast system digital video broadcasting - handhelds [DVB-H]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload

Abstract

본 발명의 일 실시예에 따른 방송 신호 송신 장치는 서비스 데이터를 인코딩하는 인코더, 상기 인코딩된 서비스 데이터를 데이터 심볼들에 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 프레이밍 블록, 상기 적어도 하나 이상의 신호 프레임 내의 데이터를 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 프리퀀시 인터리버, 상기 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 모듈레이터 및 상기 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 전송부를 포함할 수 있다.

Description

방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.
아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.
즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.
상술한 목적 및 다른 이점을 달성하기 위해, 본 발명의 일 실시예에 따른 방송 신호 송신 방법은 서비스 데이터를 인코딩하는 단계, 상기 인코딩된 서비스 데이터를 데이터 심볼들에 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 단계, 상기 적어도 하나 이상의 신호 프레임 내의 데이터를 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 단계,상기 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 단계 및 상기 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 단계를 포함할 수 있다.
본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스를 전송함으로써 전송 유연성(flexibility)을 달성할 수 있다.
본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수신 견고성(Robustness)을 향상시킬 수 있다.
본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 에러 없이 디지털 방송 신호를 수신할 수 있는 방송 신호 송신 및 수신 방법 및 장치를 제공할 수 있다.
본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 4는 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다.
도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션(generation, 생성) 블록을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다.
도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다.
도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다.
도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다.
도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다.
도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 읽기 패턴을 나타낸다.
도 29는 본 발명의 일 실시예에 따른 각 인터리빙 어레이(array)로부터 인터리빙된 XFECBLOCK을 나타낸다.
도 30은 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 동작을 나타낸 도면이다.
도 31은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
도 32는 입력 OFDM 심볼들에 대응하는 데이터들에 대한 싱글 메모리 디인터리빙을 나타낸 도면이다.
도 33은 본 발명의 일 실시예에 따른 각 메모리 뱅크 내에서 인터리빙 시퀀스의 변경 과정을 설명하는 수학식을 나타낸 도면이다.
도 34는 본 발명의 일 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 35는 본 발명의 다른 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 36은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 37은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도 38은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
도 39는 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 40은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도 41은 본 발명의 일 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 42는 본 발명의 다른 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 43은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 44는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도 45는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
도 46은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 47은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도 48은 본 발명의 일 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 49는 본 발명의 다른 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 50은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 51은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도 52는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
도 53은 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 54는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도 55는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 56은 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 57은 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 58은 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도 59는 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 60은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 61은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
도 62는 본 발명의 일 실시예에 따른 와이어 퍼뮤테이션 테이블을 나타낸 도면이다.
도 63은 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터의 동작을 나타낸 수학식이다.
도 64는 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
도 65는 본 발명의 일 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
도 66은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 67은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 68은 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도 69는 본 발명의 일 실시예에 따른 FFT 모드 따른 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 70은 본 발명의 다른 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
도 71은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸다.
도 72는 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조를 나타낸다.
도 73은 본 발명의 일 실시예에 따른 프리앰블 심볼들의 구조를 나타낸다.
도 74는 본 발명의 일 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
도 75는 본 발명의 다른 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
도 76은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조에서의 시그널링 구조를 나타낸다.
도 77은 본 발명의 일 실시예에 따른 신호 프레임의 페이로드 데이터 구조를 나타낸다.
도 78은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 79는 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 80은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 81은 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 82는 본 발명의 일 실시예에 따른 방송 신호 송신 방법의 플로우 차트이다.
발명의 실시를 위한 최선의 형태
본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다. 본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 세 개의 피지컬 프로파일(PHY profile) (베이스(base), 핸드헬드(handheld), 어드벤스(advanced) 프로파일)을 정의할 수 있다. 피지컬 프로파일은 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋이다.
세 개의 피지컬 프로파일은 대부분의 기능 블록을 공유하지만, 특정 블록 및/또는 파라미터에서는 약간 다르다. 추후에 추가로 피지컬 프로파일이 정의될 수 있다. 시스템 발전을 위해, 퓨처 프로파일은 FEF (future extension frame)을 통해 단일 RF (radio frequency) 채널에 존재하는 프로파일과 멀티플렉싱 될 수도 있다. 각 피지컬 프로파일에 대한 자세한 내용은 후술한다.
1. 베이스 프로파일
베이스 프로파일은 주로 루프 톱(roof-top) 안테나와 연결되는 고정된 수신 장치의 주된 용도를 나타낸다. 베이스 프로파일은 어떤 장소로 이동될 수 있지만 비교적 정지된 수신 범주에 속하는 휴대용 장치도 포함할 수 있다. 베이스 프로파일의 용도는 약간의 개선된 실행에 의해 핸드헬드 장치 또는 차량용으로 확장될 수 있지만, 이러한 사용 용도는 베이스 프로파일 수신기 동작에서는 기대되지 않는다.
수신의 타겟 신호 대 잡음비 범위는 대략 10 내지 20 dB인데, 이는 기존 방송 시스템(예를 들면, ATSC A/53)의 15 dB 신호 대 잡음비 수신 능력을 포함한다. 수신기 복잡도 및 소비 전력은 핸드헬드 프로파일을 사용할 배터리로 구동되는 핸드헬드 장치에서만큼 중요하지 않다. 베이스 프로파일에 대한 중요 시스템 파라미터가 아래 표 1에 기재되어 있다.
Figure pct00001
2. 핸드헬드 프로파일
2. 핸드헬드 프로파일
핸드헬드 프로파일은 배터리 전원으로 구동되는 핸드헬드 및 차량용 장치에서의 사용을 위해 설계된다. 해당 장치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도뿐만 아니라 소비 전력은 핸드헬드 프로파일의 장치의 구현을 위해 매우 중요하다. 핸드헬드 프로파일의 타겟 신호 대 잡음비 범위는 대략 0 내지 10 dB이지만, 더 낮은 실내 수신을 위해 의도된 경우 0 dB 아래에 달하도록 설정될 수 있다.
저 신호 대 잡음비 능력뿐만 아니라, 수신기 이동성에 의해 나타난 도플러 효과에 대한 복원력은 핸드헬드 프로파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요 시스템 파라미터가 아래 표 2에 기재되어 있다.
Figure pct00002
3. 어드벤스 프로파일
어드벤스 프로파일은 더 큰 실행 복잡도에 대한 대가로 더 높은 채널 능력을 제공한다. 해당 프로파일은 MIMO 송신 및 수신을 사용할 것을 요구하며, UHDTV 서비스는 타겟 용도이고, 이를 위해 해당 프로파일이 특별히 설계된다. 향상된 능력은 주어진 대역폭에서 서비스 수의 증가, 예를 들면, 다수의 SDTV 또는 HDTV 서비스를 허용하는 데도 사용될 수 있다.
어드벤스 프로파일의 타겟 신호 대 잡음비 범위는 대략 20 내지 30 dB이다. MIMO 전송은 초기에는 기존의 타원 분극 전송 장비를 사용하고, 추후에 전출력 교차 분극 전송으로 확장될 수 있다. 어드벤스 프로파일에 대한 중요 시스템 파라미터가 아래 표 3에 기재되어 있다.
Figure pct00003
이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두에 대한 프로파일로 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 또한, 어드벤스 프로파일은 MIMO을 갖는 베이스 프로파일에 대한 어드벤스 프로파일 및 MIMO을 갖는 핸드헬드 프로파일에 대한 어드벤스 프로파일로 구분될 수 있다. 그리고 해당 세 프로파일은 설계자의 의도에 따라 변경될 수 있다.
다음의 용어 및 정의는 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
보조 스트림: 퓨처 익스텐션(future extension, 추후 확장) 또는 방송사나 네트워크 운영자에 의해 요구됨에 따라 사용될 수 있는 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스
베이스 데이터 파이프(base data pipe): 서비스 시그널링 데이터를 전달하는 데이터 파이프
베이스밴드 프레임 (또는 BBFRAME): 하나의 FEC 인코딩 과정 (BCH 및 LDPC 인코딩)에 대한 입력을 형성하는 Kbch 비트의 집합
셀(cell): OFDM 전송의 하나의 캐리어에 의해 전달되는 변조값
코딩 블록(coded block): PLS1 데이터의 LDPC 인코딩된 블록 또는 PLS2 데이터의 LDPC 인코딩된 블록들 중 하나
데이터 파이프(data pipe): 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널
데이터 파이프 유닛(DPU, data pipe unit): 데이터 셀을 프레임에서의 데이터 파이프에 할당할 수 있는 기본 유닛
데이터 심볼(data symbol): 프리앰블 심볼이 아닌 프레임에서의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 엣지(edge) 심볼은 데이터 심볼에 포함된다.)
DP_ID: 해당 8비트 필드는 SYSTEM_ID에 의해 식별된 시스템 내에서 데이터 파이프를 유일하게 식별한다.
더미 셀(dummy cell): PLS (physical layer signalling) 시그널링, 데이터 파이프, 또는 보조 스트림을 위해 사용되지 않은 남아 있는 용량을 채우는 데 사용되는 의사 랜덤값을 전달하는 셀
FAC (emergency alert channel, 비상 경보 채널): EAS 정보 데이터를 전달하는 프레임 중 일부
프레임(frame): 프리앰블로 시작해서 프레임 엣지 심볼로 종료되는 물리 계층(physical layer) 타임 슬롯
프레임 리피티션 유닛(frame repetition unit, 프레임 반복 단위): 슈퍼 프레임(super-frame)에서 8회 반복되는 FEF를 포함하는 동일한 또는 다른 피지컬 프로파일에 속하는 프레임의 집합
FIC (fast information channel, 고속 정보 채널): 서비스와 해당 베이스 데이터 파이프 사이에서의 매핑 정보를 전달하는 프레임에서 로지컬 채널
FECBLOCK: 데이터 파이프 데이터의 LDPC 인코딩된 비트의 집합
FFT 사이즈: 기본 주기 T의 사이클로 표현된 액티브 심볼 주기 Ts와 동일한 특정 모드에 사용되는 명목상의 FFT 사이즈
프레임 시그널링 심볼(frame signaling symbol): PLS 데이터의 일부를 전달하는, FFT 사이즈, 가드 인터벌(guard interval), 및 스캐터(scattered) 파일럿 패턴의 특정 조합에서 프레임의 시작에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 엣지 심볼(frame edge symbol): FFT 사이즈, 가드 인터벌, 및 스캐터 파일럿 패턴의 특정 조합에서 프레임의 끝에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 그룹(frame-group): 슈퍼 프레임에서 동일한 피지컬 프로파일 타입을 갖는 모든 프레임의 집합
퓨쳐 익스텐션 프레임(future extention frame, 추후 확장 프레임): 프리앰블로 시작하는, 추후 확장에 사용될 수 있는 슈퍼 프레임 내에서 물리 계층(physical layer) 타임 슬롯
퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP (Internet protocol) 또는 일반 스트림이고 출력이 RF 시그널인 제안된 물리 계층(physical layer) 방송 시스템
인풋 스트림(input stream, 입력 스트림): 시스템에 의해 최종 사용자에게 전달되는 서비스의 조화(ensemble)를 위한 데이터의 스트림
노멀(normal) 데이터 심볼: 프레임 시그널링 심볼 및 프레임 엣지 심볼을 제외한 데이터 심볼
피지컬 프로파일(PHY profile): 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋
PLS: PLS1 및 PLS2로 구성된 물리 계층(physical layer) 시그널링 데이터
PLS1: PLS2를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 FSS (frame signalling symbol)로 전달되는 PLS 데이터의 첫 번째 집합
NOTE: PLS1 데이터는 프레임 그룹의 듀레이션(duration) 동안 일정하다.
PLS2: 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합
PLS2 다이나믹(dynamic, 동적) 데이터: 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터
PLS2 스태틱(static, 정적) 데이터: 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터
프리앰블 시그널링 데이터(preamble signaling data): 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 확인하는 데 사용되는 시그널링 데이터
프리앰블 심볼(preamble symbol): 기본 PLS 데이터를 전달하고 프레임의 시작에 위치하는 고정된 길이의 파일럿 심볼
NOTE: 프리앰블 심볼은 시스템 신호, 그 타이밍, 주파수 오프셋, 및 FFT 사이즈를 검출하기 위해 고속 초기 밴드 스캔에 주로 사용된다.
추후 사용(future use)을 위해 리저브드(reserved): 현재 문서에서 정의되지 않지만 추후에 정의될 수 있음
슈퍼 프레임(superframe): 8개의 프레임 반복 단위의 집합
타임 인터리빙 블록(time interleaving block, TI block): 타임 인터리버 메모리의 하나의 용도에 해당하는, 타임 인터리빙이 실행되는 셀의 집합
타임 인터리빙 그룹(time interleaving group, TI group): 정수, 다이나믹(dynamic, 동적)으로 변화하는 XFECBLOCK의 수로 이루어진, 특정 데이터 파이프에 대한 다이나믹(dynamic, 동적) 용량 할당이 실행되는 단위
NOTE: 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 다수의 프레임에 매핑될 수 있다. 타임 인터리빙 그룹은 하나 이상의 타임 인터리빙 블록을 포함할 수 있다.
타입 1 데이터 파이프(Type 1 DP): 모든 데이터 파이프가 프레임에 TDM (time division multiplexing) 방식으로 매핑되는 프레임의 데이터 파이프
타입 2 데이터 파이프(Type 2 DP): 모든 데이터 파이프가 프레임에 FDM 방식으로 매핑되는 프레임의 데이터 파이프
XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 Ncells 셀들의 집합
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 인풋 포맷 블록 (Input Format block) (1000), BICM (bit interleaved coding & modulation) 블록(1010), 프레임 빌딩 블록 (Frame building block) (1020), OFDM (orthogonal frequency division multiplexing) 제너레이션 블록 (OFDM generation block)(1030), 및 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호 송신 장치의 각 블록의 동작에 대해 설명한다.
IP 스트림/패킷 및 MPEG2-TS은 주요 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로 다루어진다. 이들 데이터 입력에 추가로, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림, IP 스트림 및/또는 일반 스트림 입력이 동시에 허용된다.
인풋 포맷 블록(1000)은 각각의 입력 스트림을 독립적인 코딩 및 변조가 적용되는 하나 또는 다수의 데이터 파이프로 디멀티플렉싱 할 수 있다. 데이터 파이프는 견고성(robustness) 제어를 위한 기본 단위이며, 이는 QoS (Quality of Service)에 영향을 미친다. 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 인풋 포맷 블록(1000)의 자세한 동작은 후술한다.
데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다.
또한, 데이터 파이프 유닛은 하나의 프레임에서 데이터 셀을 데이터 파이프에 할당하기 위한 기본 유닛이다.
인풋 포맷 블록(1000)에서, 패리티(parity) 데이터는 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소수값 컨스텔레이션 심볼에 매핑된다. 해당 심볼은 해당 데이터 파이프에 사용되는 특정 인터리빙 깊이에 걸쳐 인터리빙 된다. 어드벤스 프로파일에 있어서, BICM 블록(1010)에서 MIMO 인코딩이 실행되고 추가 데이터 경로가 MIMO 전송을 위해 출력에 추가된다. BICM 블록(1010)의 자세한 동작은 후술한다.
프레임 빌딩 블록(1020)은 하나의 프레임 내에서 입력 데이터 파이프의 데이터 셀을 OFDM 실볼로 매핑할 수 있다. 매핑 후, 주파수 영역 다이버시티를 위해, 특히 주파수 선택적 페이딩 채널을 방지하기 위해 주파수 인터리빙이 이용된다. 프레임 빌딩 블록(1020)의 자세한 동작은 후술한다.
프리앰블을 각 프레임의 시작에 삽입한 후, OFDM 제너레이션 블록(1030)은 사이클릭 프리픽스(cyclic prefix)을 가드 인터벌로 갖는 기존의 OFDM 변조를 적용할 수 있다. 안테나 스페이스 다이버시티를 위해, 분산된(distributed) MISO 방식이 송신기에 걸쳐 적용된다. 또한, PAPR (peak-to-average power ratio) 방식이 시간 영역에서 실행된다. 유연한 네트워크 방식을 위해, 해당 제안은 다양한 FFT 사이즈, 가드 인터벌 길이, 해당 파일럿 패턴의 집합을 제공한다. OFDM 제너레이션 블록(1030)의 자세한 동작은 후술한다.
시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리 계층(physical layer) 시그널링 정보를 생성할 수 있다. 해당 시그널링 정보는 또한 관심 있는 서비스가 수신기 측에서 적절히 복구되도록 전송된다. 시그널링 생성 블록(1040)의 자세한 동작은 후술한다.
도 2, 3, 4는 본 발명의 실시예에 따른 인풋 포맷 블록(1000)을 나타낸다. 각 도면에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷 블록을 나타낸다. 도 2는 입력 신호가 단일 입력 스트림(single input stream)일 때의 인풋 포맷 블록을 나타낸다.
도 2에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
물리 계층(physical layer)으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각각의 데이터 스트림은 하나의 데이터 파이프에 의해 전달된다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈은 입력되는 데이터 스트림을 BBF (baseband frame)의 데이터 필드로 슬라이스한다. 해당 시스템은 세 가지 종류의 입력 데이터 스트림, 즉 MPEG2-TS, IP, GS (generic stream)을 지원한다. MPEG2-TS는 첫 번째 바이트가 동기 바이트(0x47)인 고정된 길이(188 바이트)의 패킷을 특징으로 한다. IP 스트림은 IP 패킷 헤더 내에서 시그널링 되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 해당 시스템은 IP 스트림에 대해 IPv4와 IPv6을 모두 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 일정 길이 패킷으로 구성될 수 있다.
(a)는 신호 데이터 파이프에 대한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록(2000) 및 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)을 나타내고, (b)는 PLS 데이터를 생성 및 처리하기 위한 PLS 생성 블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작에 대해 설명한다.
입력 스트림 스플리터는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈(2010)은 CRC 인코더, BB (baseband) 프레임 슬라이서, 및 BB 프레임 헤더 삽입 블록으로 구성된다.
CRC 인코더는 유저 패킷 (user packet, UP)레벨에서의 에러 검출을 위한 세 종류의 CRC 인코딩, 즉 CRC-8, CRC-16, CRC-32를 제공한다. 산출된 CRC 바이트는 UP 뒤에 첨부된다. CRC-8은 TS 스트림에 사용되고, CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
BB 프레임 슬라이서는 입력을 내부 로지컬 비트 포맷에 매핑한다. 첫 번째 수신 비트는 MSB라고 정의한다. BB 프레임 슬라이서는 가용 데이터 필드 용량과 동일한 수의 입력 비트를 할당한다. BBF 페이로드와 동일한 수의 입력 비트를 할당하기 위해, UP 스트림이 BBF의 데이터 필드에 맞게 슬라이스된다.
BB 프레임 헤더 삽입 블록은 2바이트의 고정된 길이의 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더는 STUFFI (1비트), SYNCD (13비트), 및 RFU (2비트)로 구성된다. 고정된 2바이트 BBF 헤더뿐만 아니라, BBF는 2바이트 BBF 헤더 끝에 확장 필드(1 또는 3바이트)를 가질 수 있다.
스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)은 스터핑(stuffing) 삽입 블록 및 BB 스크램블러로 구성된다. 스터핑 삽입 블록은 스터핑 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응)에 대한 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 0으로 설정되고, BBF는 스터핑 필드를 갖지 않는다. 그렇지 않으면, STUFFI는 1로 설정되고, 스터핑 필드는 BBF 헤더 직후에 삽입된다. 스터핑 필드는 2바이트의 스터핑 필드 헤더 및 가변 사이즈의 스터핑 데이터를 포함한다.
BB 스크램블러는 에너지 분산을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동기화된다. 스크램블링 시퀀스는 피드백 시프트 레지스터에 의해 생성된다.
PLS 생성 블록(2020)은 PLS 데이터를 생성할 수 있다. PLS는 수신기에서 피지컬 레이어(physical layer) 데이터 파이프에 접속할 수 있는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
PLS1 데이터는 PLS2 데이터를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 프레임에서 FSS로 전달되는 PLS 데이터의 첫 번째 집합이다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는 데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하다.
PLS2 데이터는 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합이다. PLS2는 수신기가 원하는 데이터 파이프를 디코딩하는 데 충분한 정보를 제공하는 파라미터를 포함한다. PLS2 시그널링은 PLS2 스태틱(static, 정적) 데이터(PLS2-STAT 데이터) 및 PLS2 다이나믹(dynamic, 동적) 데이터(PLS2-DYN 데이터)의 두 종류의 파라미터로 더 구성된다. PLS2 스태틱(static, 정적) 데이터는 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터이고, PLS2 다이나믹(dynamic, 동적) 데이터는 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터이다.
PLS 데이터에 대한 자세한 내용은 후술한다.
PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링 할 수 있다.
전술한 블록은 생략될 수도 있고 유사 또는 동일 기능을 갖는 블록에 의해 대체될 수도 있다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 3에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 3은 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록을 나타낸다.
멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 처리하기 위한 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 다수 입력 스트림을 독립적으로 처리할 수 있다.
도 3을 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 인풋 스트림 스플리터 (input stream splitter) (3000), 인풋 스트림 싱크로나이저 (input stream synchronizer) (3010), 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020), 널 패킷 딜리션 블록 (null packet deletion block) (3030), 헤더 컴프레션 블록 (header compression block) (3040), CRC 인코더 (CRC encoder) (3050), BB 프레임 슬라이서(BB frame slicer) (3060), 및 BB 헤더 삽입 블록 (BB header insertion block) (3070)을 포함할 수 있다. 모드 어댑테이션(mode adaptaion, 모드 적응) 블록의 각 블록에 대해 설명한다.
CRC 인코더(3050), BB 프레임 슬라이서(3060), 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서, 및 BB 헤더 삽입 블록의 동작에 해당하므로, 그 설명은 생략한다.
인풋 스트림 스플리터(3000)는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다.
인풋 스트림 싱크로나이저(3010)는 ISSY라 불릴 수 있다. ISSY는 어떠한 입력 데이터 포맷에 대해서도 CBR (constant bit rate) 및 일정한 종단간 전송(end-to-end transmission) 지연을 보장하는 적합한 수단을 제공할 수 있다. ISSY는 TS를 전달하는 다수의 데이터 파이프의 경우에 항상 이용되고, GS 스트림을 전달하는 다수의 데이터 파이프에 선택적으로 이용된다.
컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020)은 수신기에서 추가로 메모리를 필요로 하지 않고 TS 패킷 재결합 메커니즘을 허용하기 위해 ISSY 정보의 삽입에 뒤따르는 분할된 TS 패킷 스트림을 지연시킬 수 있다.
널 패킷 딜리션 블록(3030)은 TS 입력 스트림 경우에만 사용된다. 일부 TS 입력 스트림 또는 분할된 TS 스트림은 VBR (variable bit-rate) 서비스를 CBR TS 스트림에 수용하기 위해 존재하는 많은 수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해, 널 패킷은 확인되어 전송되지 않을 수 있다. 수신기에서, 제거된 널 패킷은 전송에 삽입된 DNP(deleted null-packet, 삭제된 널 패킷) 카운터를 참조하여 원래 존재했던 정확한 장소에 재삽입될 수 있어, CBR이 보장되고 타임 스탬프(PCR) 갱신의 필요가 없어진다.
헤더 컴프레션 블록(3040)은 TS 또는 IP 입력 스트림에 대한 전송 효율을 증가시키기 위해 패킷 헤더 압축을 제공할 수 있다. 수신기는 헤더의 특정 부분에 대한 선험적인(a priori) 정보를 가질 수 있기 때문에, 이 알려진 정보(known information)는 송신기에서 삭제될 수 있다.
TS에 대해, 수신기는 동기 바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선험적인 정보를 가질 수 있다. 입력된 TS가 하나의 PID만을 갖는 콘텐트를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서비스 서브 컴포넌트(SVC 베이스 레이어, SVC 인헨스먼트 레이어, MVC 베이스 뷰, 또는 MVC 의존 뷰)에 대해서만, TS 패킷 헤더 압축이 TS에 (선택적으로) 적용될 수 있다. TS 패킷 헤더 압축은 입력 스트림이 IP 스트림인 경우 선택적으로 사용된다. 상기 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 4에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 4는 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록을 나타낸다.
도 4를 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 스케줄러(4000), 1-프레임 딜레이(delay) 블록(4010), 스터핑 삽입 블록(4020), 인 밴드(In-band) 시그널링 블록(4030), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)를 포함할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록의 각 블록에 대해 설명한다.
스터핑 삽입 블록(4020), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)의 동작은 도 2를 참조하여 설명한 스터핑 삽입 블록, BB 스크램블러, PLS 생성 블록, PLS 스크램블러(4060)의 동작에 해당하므로 그 설명은 생략한다.
스케줄러(4000)는 각 데이터 파이프의 FECBLOCK의 양으로부터 전체 프레임에 걸쳐 전체의 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함해서, 스케줄러는 프레임의 FSS의 PLS 셀 또는 인 밴드(In-band) 시그널링으로 전송되는 PLS2-DYN 데이터의 값을 생성한다. FECBLOCK, EAC, FIC에 대한 상세한 내용은 후술한다.
1-프레임 딜레이(delay) 블록(4010)은 다음 프레임에 관한 스케줄링 정보가 데이터 파이프에 삽입될 인 밴드(In-band) 시그널링 정보에 관한 현 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.
인 밴드(In-band) 시그널링 블록(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 데이터 파이프에 삽입할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 5는 본 발명의 일 실시예에 따른 BICM 블록을 나타낸다.
도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
QoS가 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각각의 서비스에 해당하는 데이터는 서로 다른 방식을 통해 처리되어야 한다. 따라서, 본 발명의 일 실시예에 따른 BICM 블록은 SISO, MISO, MIMO 방식을 각각의 데이터 경로에 해당하는 데이터 파이프에 독립적으로 적용함으로써 각데이터 파이프를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 각각의 데이터 파이프를 통해 전송되는 각 서비스 또는 서비스 컴포넌트에 대한 QoS를 조절할 수 있다.
(a)는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록을 나타내고, (b)는 어드벤스 프로파일의 BICM 블록을 나타낸다.
베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록 및 어드벤스 프로파일의 BICM 블록은 각각의 데이터 파이프를 처리하기 위한 복수의 처리 블록을 포함할 수 있다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록 및 어드벤스 프로파일에 대한 BICM 블록의 각각의 처리 블록에 대해 설명한다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(mapper)(5030), SSD (signal space diversity) 인코딩 블록(5040), 타임 인터리버(5050)를 포함할 수 있다.
데이터 FEC 인코더(5010)는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행한다. 외부 코딩(BCH)은 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 구체적인 동작에 대해서는 후술한다.
비트 인터리버(5020)는 효율적으로 실현 가능한 구조를 제공하면서 데이터 FEC 인코더(5010)의 출력을 인터리빙하여 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 구체적인 동작에 대해서는 후술한다.
컨스텔레이션 매퍼(5030)는 QPSK, QAM-16, 불균일 QAM (NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 컨스텔레이션 (NUC-16, NUC-64, NUC-256, NUC-1024)을 이용해서 베이스 및 핸드헬드 프로파일에서 비트 인터리버(5020)로부터의 각각의 셀 워드를 변조하거나 어드벤스 프로파일에서 셀 워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변조하여 파워가 정규화된 컨스텔레이션 포인트 el을 제공할 수 있다. 해당 컨스텔레이션 매핑은 데이터 파이프에 대해서만 적용된다. NUQ가 임의의 형태를 갖는 반면, QAM-16 및 NUQ는 정사각형 모양을 갖는 것이 관찰된다. 각각의 컨스텔레이션이 90도의 배수만큼 회전되면, 회전된 컨스텔레이션은 원래의 것과 정확히 겹쳐진다. 회전 대칭 특성으로 인해 실수 및 허수 컴포넌트의 용량 및 평균 파워가 서로 동일해진다. NUQ 및 NUC는 모두 각 코드 레이트(code rate)에 대해 특별히 정의되고, 사용되는 특정 하나는 PLS2 데이터에 보관된 파라미터 DP_MOD에 의해 시그널링 된다.
SSD 인코딩 블록(5040)은 2차원, 3차원, 4차원에서 셀을 프리코딩하여, 어려운 페이딩 조건에서 수신 견고성(robustness)을 증가시킬 수 있다.
타임 인터리버(5050)는 데이터 파이프 레벨에서 동작할 수 있다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다. 타임 인터리버(5050)의 구체적인 동작에 관해서는 후술한다.
어드벤스 프로파일에 대한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 및 타임 인터리버를 포함할 수 있다.
단, 처리 블록(5000-1)은 셀 워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다는 점에서 처리 블록(5000)과 구별된다.
또한, 처리 블록(5000-1)에서의 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 타임 인터리버의 동작은 전술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(5030), 타임 인터리버(5050)의 동작에 해당하므로, 그 설명은 생략한다.
셀 워드 디멀티플렉서(5010-1)는 어드벤스 프로파일의 데이터 파이프가 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 셀 워드 디멀티플렉서(5010-1)의 구체적인 동작에 관해서는 후술한다.
MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용해서 셀 워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 용량 증가를 얻기 위한 유망한 방식이지만, 채널 특성에 의존한다. 특별히 방송에 대해서, 서로 다른 신호 전파 특성으로 인한 두 안테나 사이의 수신 신호 파워 차이 또는 채널의 강한 LOS 컴포넌트는 MIMO로부터 용량 이득을 얻는 것을 어렵게 한다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나의 위상 랜덤화 및 회전 기반 프리코딩을 이용하여 이 문제를 극복한다.
MIMO 인코딩은 송신기 및 수신기 모두에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위해 의도된다. 두 개의 MIMO 인코딩 모드는 본 제안인 FR-SM (full-rate spatial multiplexing) 및 FRFD-SM (full-rate full-diversity spatial multiplexing)에서 정의된다. FR-SM 인코딩은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하는 반면, FRFD-SM 인코딩은 수신기 측에서의 큰 복잡도 증가로 용량 증가 및 추가적인 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 배치를 제한하지 않는다.
MIMO 처리는 어드벤스 프로파일 프레임에 요구되는데, 이는 어드벤스 프로파일 프레임에서의 모든 데이터 파이프가 MIMO 인코더에 의해 처리된다는 것을 의미한다. MIMO 처리는 데이터 파이프 레벨에서 적용된다. 컨스텔레이션 매퍼 출력의 페어(pair, 쌍)인 NUQ (e1,i 및 e2,i)는 MIMO 인코더의 입력으로 공급된다. MIMO 인코더 출력 페어(pair, 쌍)(g1,i 및 g2,i)은 각각의 송신 안테나의 동일한 캐리어 k 및 OFDM 심볼 l에 의해 전송된다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타낸다.
도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
도 6은 PLS, EAC, 및 FIC의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보 데이터를 전달하는 프레임의 일부이고, FIC는 서비스와 해당하는 베이스 데이터 파이프 사이에서 매핑 정보를 전달하는 프레임에서의 로지컬 채널이다. EAC 및 FIC에 대한 상세한 설명은 후술한다.
도 6을 참조하면, PLS, EAC, 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 및 컨스텔레이션 매퍼(6020)를 포함할 수 있다.
또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록, 및 LDPC 패리티 펑처링(puncturing) 블록을 포함할 수 있다. BICM 블록의 각 블록에 대해 설명한다.
PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
스크램블러는 BCH 인코딩 및 쇼트닝(shortening) 및 펑처링된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링 할 수 있다.
BCH 인코딩/제로 삽입 블록은 PLS 보호를 위한 쇼트닝된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 외부 인코딩을 수행하고, BCH 인코딩 후에 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, 제로 삽입의 출력 비트가 LDPC 인코딩 전에 퍼뮤테이션(permutation) 될 수 있다.
LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록을 생성하기 위해, Cldpc 및 패리티 비트 Pldpc는 각각의 제로가 삽입된 PLS 정보 블록 Ildpc로부터 조직적으로 인코딩되고, 그 뒤에 첨부된다.
Figure pct00004
PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.
Figure pct00005
LDPC 패리티 펑처링 블록은 PLS1 데이터 및 PLS2 데이터에 대해 펑처링을 수행할 수 있다.
쇼트닝이 PLS1 데이터 보호에 적용되면, 일부 LDPC 패리티 비트는 LDPC 인코딩 후에 펑처링된다. 또한, PLS2 데이터 보호를 위해, PLS2의 LDPC 패리티 비트가 LDPC 인코딩 후에 펑처링된다. 이들 펑처링된 비트는 전송되지 않는다.
비트 인터리버(6010)는 각각의 쇼트닝 및 펑처링된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.
컨스텔레이션 매퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 컨스텔레이션에 매핑할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록(frame building block)을 나타낸다.
도 7에 도시한 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 일 실시예에 해당한다.
도 7을 참조하면, 프레임 빌딩 블록은 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000), 셀 매퍼 (cell mapper) (7010), 및 프리퀀시 인터리버 (frequency interleaver) (7020)를 포함할 수 있다. 프레임 빌딩 블록의 각 블록에 관해 설명한다.
딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000)은 데이터 파이프와 해당하는 PLS 데이터 사이의 타이밍을 조절하여 송신기 측에서 데이터 파이프와 해당하는 PLS 데이터 간의 동시성(co-time)을 보장할 수 있다. 인풋 포맷 블록 및 BICM 블록으로 인한 데이터 파이프의 지연을 다룸으로써 PLS 데이터는 데이터 파이프만큼 지연된다. BICM 블록의 지연은 주로 타임 인터리버(5050)로 인한 것이다. 인 밴드(In-band) 시그널링 데이터는 다음 타임 인터리빙 그룹의 정보를 시그널링될 데이터 파이프보다 하나의 프레임 앞서 전달되도록 할 수 있다. 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 그에 맞추어 인 밴드(In-band) 시그널링 데이터를 지연시킨다.
셀 매퍼(7010)는 PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀을 프레임 내에서 OFDM 심볼의 액티브(active) 캐리어에 매핑할 수 있다. 셀 매퍼(7010)의 기본 기능은 각각의 데이터 파이프, PLS 셀, 및 EAC/FIC 셀에 대한 타임 인터리빙에 의해 생성된 데이터 셀을, 존재한다면, 하나의 프레임 내에서 각각의 OFDM 심볼에 해당하는 액티브(active) OFDM 셀의 어레이에 매핑하는 것이다. (PSI(program specific information)/SI와 같은) 서비스 시그널링 데이터는 개별적으로 수집되어 데이터 파이프에 의해 보내질 수 있다. 셀 매퍼는 프레임 구조의 구성 및 스케줄러에 의해 생성된 다이나믹 인포메이션(dynamic information, 동적 정보)에 따라 동작한다. 프레임에 관한 자세한 내용은 후술한다.
주파수 인터리버(7020)는 셀 매퍼(7010)로부터 의해 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버시티를 제공할 수 있다. 또한, 주파수 인터리버(7020)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에서 동작할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 8은 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록을 나타낸다.
도 8에 도시된 OFDM 제너레이션 블록은 도 1을 참조하여 설명한 OFDM 제너레이션 블록(1030)의 일 실시예에 해당한다.
OFDM 제너레이션 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 전송을 위한 시간 영역 신호를 생성한다. 또한, 해당 블록은 순차적으로 가드 인터벌을 삽입하고, PAPR 감소 처리를 적용하여 최종 RF 신호를 생성한다.
도 8을 참조하면, OFDM 제너레이션 블록은 파일럿 및 리저브드 톤 삽입 블록 (pilot and revserved tone insertion block) (8000), 2D-eSFN (single frequency network) 인코딩 블록(8010), IFFT (inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 가드 인터벌 삽입 블록 (guard interval insertion block)(8040), 프리앰블 삽입 블록 (preamble insertion block)(8050), 기타 시스템 삽입 블록(8060), 및 DAC 블록(8070)을 포함할 수 있다. OFDM 제너레이션 블록의 각 블록에 대해 설명한다.
파일럿 및 리저브드 톤 삽입 블록(8000)은 파일럿 및 리저브드 톤을 삽입할 수 있다.
OFDM 심볼 내의 다양한 셀은 수신기에서 선험적으로 알려진 전송된 값을 갖는 파일럿으로 알려진 참조 정보로 변조된다. 파일럿 셀의 정보는 분산 파일럿, 연속 파일럿, 엣지 파일럿, FSS (frame signalling symbol) 파일럿, 및 FES (frame edge symbol) 파일럿으로 구성된다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 증가 파워 레벨에서 전송된다. 파일럿 정보의 값은 주어진 심볼에서 하나가 각각의 전송 캐리어에 대한 것인 일련의 값들에 해당하는 참조 시퀀스에서 유도된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채널 추정, 전송 모드 식별을 위해 사용될 수 있고, 또한 위상 잡음을 추적하기 위해 사용될 수 있다.
참조 시퀀스로부터 취한 참조 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산 파일럿 셀에서 전송된다. 연속 파일럿은 프레임의 모든 심볼에 삽입된다. 연속 파일럿의 수 및 위치는 FFT 사이즈 및 분산 파일럿 패턴에 모두 의존한다. 엣지 캐리어들은 프리앰블 심볼을 제외한 모든 심볼 내의 엣지 파일럿들과 동일하다. 엣지 캐리어들은 스펙트럼의 엣지까지 주파수 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다. FSS 파일럿들은 FSS에 삽입되고, FES 파일럿들은 FES에 삽입된다. FSS 파일럿들 및 FES 파일럿들은 프레임의 엣지까지 시간 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다.
본 발명의 일 실시예에 따른 시스템은 매우 견고한 전송 모드를 지원하기 위해 분산 MISO 방식이 선택적으로 사용되는 SFN을 지원한다. 2D-eSFN은 다수의 송신 안테나를 사용하는 분산 MISO 방식으로서, 각 안테나는 SFN 네트워크에서 각각 다른 송신기에 위치할 수 있다.
2D-eSFN 인코딩 블록(8010)은 SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위해 2D-eSFN 처리를 하여 다수의 송신기로부터 전송된 신호의 위상을 왜곡시킬 수 있다. 따라서, 장시간 동안의 낮은 평면 페이딩 또는 깊은 페이딩으로 인한 버스트 오류가 경감될 수 있다.
IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿 (또는 리저브드 톤)으로 지정되지 않은 데이터 심볼에서의 모든 셀은 주파수 인터리버로부터의 데이터 셀 중 하나를 전달한다. 셀들은 OFDM 캐리어에 매핑된다.
PAPR 감소 블록(8030)은 시간 영역에서 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 PAPR 감소를 실행한다.
가드 인터벌 삽입블록(8040)은 가드 인터벌을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호 앞에 프리앰블을 삽입할 수 있다. 프리앰블의 구조에 대한 자세한 내용은 후술한다.
기타 시스템 삽입 블록(8060)은 방송 서비스를 제공하는 둘 이상의 서로 다른 방송 송신/수신 시스템의 데이터가 동일한 RF 신호 대역에서 동시에 전송될 수 있도록 시간 영역에서 복수의 방송 송신/수신 시스템의 신호를 멀티플렉싱 할 수 있다. 이 경우, 둘 이상의 서로 다른 방송 송신/수신 시스템은 서로 다른 방송 서비스를 제공하는 시스템을 말한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 각각의 방송 서비스에 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
DAC 블록(8070)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(8070)으로부터 출력된 신호는 물리 계층 프로파일에 따라 다수의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 송신 안테나는 수직 또는 수평 극성을 가질 수 있다.
전술한 블록은 설계에 따라 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 도 1을 참조하여 설명한 차세대 방송 서비스에 대한 방송 신호 송신 장치에 대응할 수 있다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 동기 및 복조 모듈 (synchronization & demodulation module) (9000), 프레임 파싱 모듈 (frame parsing module) (9010), 디매핑 및 디코딩 모듈 (demapping & decoding module) (9020), 출력 프로세서 (output processor) (9030), 및 시그널링 디코딩 모듈 (signaling decoding module) (9040)을 포함할 수 있다. 방송 신호 수신 장치의 각 모듈의 동작에 대해 설명한다.
동기 및 복조 모듈(9000)은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 해당하는 시스템에 대해 신호 검출 및 동기화를 실행하고, 방송 신호 송신 장치에 의해 실행되는 절차의 역과정에 해당하는 복조를 실행할 수 있다.
프레임 파싱 모듈(9010)은 입력 신호 프레임을 파싱하고, 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 방송 신호 송신 장치가 인터리빙을 실행하면, 프레임 파싱 모듈(9010)은 인터리빙의 역과정에 해당하는 디인터리빙을 실행할 수 있다. 이 경우, 추출되어야 하는 신호 및 데이터의 위치가 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 획득되어, 방송 신호 송신 장치에 의해 생성된 스케줄링 정보가 복원될 수 있다.
디매핑 및 디코딩 모듈(9020)은 입력 신호를 비트 영역 데이터로 변환한 후, 필요에 따라 비트 영역 데이터들을 디인터리빙할 수 있다. 디매핑 및 디코딩 모듈(9020)은 전송 효율을 위해 적용된 매핑에 대한 디매핑을 실행하고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이 경우, 디매핑 및 디코딩 모듈(9020)은 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 디매핑 및 디코딩을 위해 필요한 전송 파라미터를 획득할 수 있다.
출력 프로세서(9030)는 전송 효율을 향상시키기 위해 방송 신호 송신 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역과정을 실행할 수 있다. 이 경우, 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터에서 필요한 제어 정보를 획득할 수 있다. 출력 프로세서(8300)의 출력은 방송 신호 송신 장치에 입력되는 신호에 해당하고, MPEG-TS, IP 스트림 (v4 또는 v6) 및 GS일 수 있다.
시그널링 디코딩 모듈(9040)은 동기 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 획득할 수 있다. 전술한 바와 같이, 프레임 파싱 모듈(9010), 디매핑 및 디코딩 모듈(9200), 출력 프로세서(9300)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 10은 프레임 타임의 구성예 및 슈퍼 프레임에서의 FRU (frame repetition unit, 프레임 반복 단위)를 나타낸다. (a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내고, (b)는 본 발명의 일 실시예에 따른 FRU를 나타내고, (c)는 FRU에서의 다양한 피지컬 프로파일(PHY profile)의 프레임을 나타내고, (d)는 프레임의 구조를 나타낸다.
슈퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM에 대한 기본 멀티플렉싱 단위이고, 슈퍼 프레임에서 8회 반복된다.
FRU에서 각 프레임은 피지컬 프로파일(베이스, 핸드헬드, 어드벤스 프로파일) 중 하나 또는 FEF에 속한다. FRU에서 프레임의 최대 허용수는 4이고, 주어진 피지컬 프로파일은 FRU에서 0회 내지 4회 중 어느 횟수만큼 나타날 수 있다(예를 들면, 베이스, 베이스, 핸드헬드, 어드벤스). 피지컬 프로파일 정의는 필요시 프리앰블에서의 PHY_PROFILE의 리저브드 값을 이용하여 확장될 수 있다.
FEF 부분은 포함된다면 FRU의 끝에 삽입된다. FEF가 FRU에 포함되는 경우, FEF의 최대수는 슈퍼 프레임에서 8이다. FEF 부분들이 서로 인접할 것이 권장되지 않는다.
하나의 프레임은 다수의 OFDM 심볼 및 프리앰블로 더 분리된다. (d)에 도시한 바와 같이, 프레임은 프리앰블, 하나 이상의 FSS, 노멀 데이터 심볼, FES를 포함한다.
프리앰블은 고속 퓨처캐스트 UTB 시스템 신호 검출을 가능하게 하고, 신호의 효율적인 송신 및 수신을 위한 기본 전송 파라미터의 집합을 제공하는 특별한 심볼이다. 프리앰블에 대한 자세한 내용은 후술한다.
FSS의 주된 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정을 위해, 이에 따른 PLS 데이터의 고속 디코딩을 위해, FSS는 노멀 데이터 심볼보다 고밀도의 파일럿 패턴을 갖는다. FES는 FSS와 완전히 동일한 파일럿을 갖는데, 이는 FES에 바로 앞서는 심볼에 대해 외삽(extrapolation) 없이 FES 내에서의 주파수만의 인터폴레이션(interpolation, 보간) 및 시간적 보간(temporal interpolation)을 가능하게 한다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조(signaling hierarchy structure) 를 나타낸다.
도 11은 시그널링 계층 구조를 나타내는데, 이는 세 개의 주요 부분인 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010), 및 PLS2 데이터(11020)로 분할된다. 매 프레임마다 프리앰블 신호에 의해 전달되는 프리앰블의 목적은 프레임의 기본 전송 파라미터 및 전송 타입을 나타내는 것이다. PLS1은 수신기가 관심 있는 데이터 파이프에 접속하기 위한 파라미터를 포함하는 PLS2 데이터에 접속하여 디코딩할 수 있게 한다. PLS2는 매 프레임마다 전달되고, 두 개의 주요 부분인 PLS2-STAT 데이터와 PLS2-DYN 데이터로 분할된다. PLS2 데이터의 스태틱(static, 정적) 및 다이나믹(dynamic, 동적) 부분에는 필요시 패딩이 뒤따른다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
프리앰블 시그널링 데이터는 수신기가 프레임 구조 내에서 PLS 데이터에 접속하고 데이터 파이프를 추적할 수 있게 하기 위해 필요한 21비트의 정보를 전달한다. 프리앰블 시그널링 데이터에 대한 자세한 내용은 다음과 같다.
PHY_PROFILE: 해당 3비트 필드는 현 프레임의 피지컬 프로파일 타입을 나타낸다. 서로 다른 피지컬 프로파일 타입의 매핑은 아래 표 5에 주어진다.
Figure pct00006
FFT_SIZE: 해당 2비트 필드는 아래 표 6에서 설명한 바와 같이 프레임 그룹 내에서 현 프레임의 FFT 사이즈를 나타낸다.
Figure pct00007
GI_FRACTION: 해당 3비트 필드는 아래 표 7에서 설명한 바와 같이 현 슈퍼 프레임에서의 가드 인터벌 일부(fraction) 값을 나타낸다.
Figure pct00008
EAC_FLAG: 해당 1비트 필드는 EAC가 현 프레임에 제공되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, EAS가 현 프레임에 제공된다. 해당 필드가 0으로 설정되면, EAS가 현 프레임에서 전달되지 않는다. 해당 필드는 슈퍼 프레임 내에서 다이나믹(dynamic, 동적)으로 전환될 수 있다.
PILOT_MODE: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 파일럿 모드가 모바일 모드인지 또는 고정 모드인지 여부를 나타낸다. 해당 필드가 0으로 설정되면, 모바일 파일럿 모드가 사용된다. 해당 필드가 1로 설정되면, 고정 파일럿 모드가 사용된다.
PAPR_FLAG: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 PAPR 감소가 사용되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, 톤 예약(tone reservation)이 PAPR 감소를 위해 사용된다. 해당 필드가 0으로 설정되면, PAPR 감소가 사용되지 않는다.
FRU_CONFIGURE: 해당 3비트 필드는 현 슈퍼 프레임에서 존재하는 FRU의 피지컬 프로파일 타입 구성을 나타낸다. 현 슈퍼 프레임에서 모든 프리앰블에서의 해당 필드에서, 현 슈퍼 프레임에서 전달되는 모든 프로파일 타입이 식별된다. 해당 3비트 필드는 아래 표 8에 나타낸 바와 같이 각각의 프로파일에 대해 다르게 정의된다.
Figure pct00009
RESERVED: 해당 7비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하기 위해 필요한 파라미터를 포함한 기본 전송 파라미터를 제공한다. 전술한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변화하지 않는다. PLS1 데이터의 시그널링 필드의 구체적인 정의는 다음과 같다.
PREAMBLE_DATA: 해당 20비트 필드는 EAC_FLAG를 제외한 프리앰블 시그널링 데이터의 카피이다.
NUM_FRAME_FRU: 해당 2비트 필드는 FRU당 프레임 수를 나타낸다.
PAYLOAD_TYPE: 해당 3비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 나타낸다. PAYLOAD_TYPE은 표 9에 나타낸 바와 같이 시그널링 된다.
Figure pct00010
NUM_FSS: 해당 2비트 필드는 현 프레임에서 FSS의 수를 나타낸다.
SYSTEM_VERSION: 해당 8비트 필드는 전송되는 신호 포맷의 버전을 나타낸다. SYSTEM_VERSION은 주 버전 및 부 버전의 두 개의 4비트 필드로 분리된다.
주 버전: SYSTEM_VERSION 필드의 MSB인 4비트는 주 버전 정보를 나타낸다. 주 버전 필드에서의 변화는 호환이 불가능한 변화를 나타낸다. 디폴트 값은 0000이다. 해당 표준에서 서술된 버전에 대해, 값이 0000으로 설정된다.
부 버전: SYSTEM_VERSION 필드의 LSB인 4비트는 부 버전 정보를 나타낸다. 부 버전 필드에서의 변화는 호환이 가능하다.
CELL_ID: 이는 ATSC 네트워크에서 지리적 셀을 유일하게 식별하는 16비트 필드이다. ATSC 셀 커버리지는 퓨처캐스트 UTB 시스템당 사용되는 주파수 수에 따라 하나 이상의 주파수로 구성될 수 있다. CELL_ID의 값이 알려지지 않거나 특정되지 않으면, 해당 필드는 0으로 설정된다.
NETWORK_ID: 이는 현 ATSC 네트워크를 유일하게 식별하는 16비트 필드이다.
SYSTEM_ID: 해당 16비트 필드는 ATSC 네트워크 내에서 퓨처캐스트 UTB 시스템을 유일하게 식별한다. 퓨처캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상파 방송 시스템이다. 퓨처캐스트 UTB 시스템은 존재한다면 FEF 및 하나 이상의 피지컬 프로파일을 전달한다. 동일한 퓨처캐스트 UTB 시스템은 서로 다른 입력 스트림을 전달하고 서로 다른 지리적 영역에서 서로 다른 RF를 사용할 수 있어, 로컬 서비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고, 퓨처캐스트 UTB 시스템 내에서 모든 전송에 대해 동일하다. 하나 이상의 퓨처캐스트 UTB 시스템은 모두 동일한 피지컬 구조 및 구성을 갖는다는 동일한 SYSTEM_ID 의미를 가질 수 있다.
다음의 루프(loop)는 각 프레임 타입의 길이 및 FRU 구성을 나타내는 FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, RESERVED로 구성된다. 루프(loop) 사이즈는 FRU 내에서 4개의 피지컬 프로파일(FEF 포함)이 시그널링되도록 고정된다. NUM_FRAME_FRU가 4보다 작으면, 사용되지 않는 필드는 제로로 채워진다.
FRU_PHY_PROFILE: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임(i는 루프(loop) 인덱스)의 피지컬 프로파일 타입을 나타낸다. 해당 필드는 표 8에 나타낸 것과 동일한 시그널링 포맷을 사용한다.
FRU_FRAME_LENGTH: 해당 2비트 필드는 관련된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU_GI_FRACTION와 함께 FRU_FRAME_LENGTH를 사용하면, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
FRU_GI_FRACTION: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임의 가드 인터벌 일부 값을 나타낸다. FRU_GI_FRACTION은 표 7에 따라 시그널링 된다.
RESERVED: 해당 4비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 PLS2 데이터를 디코딩하기 위한 파라미터를 제공한다.
PLS2_FEC_TYPE: 해당 2비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다. LDPC 코드에 대한 자세한 내용은 후술한다.
Figure pct00011
PLS2_MOD: 해당 3비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
Figure pct00012
PLS2_SIZE_CELL: 해당 15비트 필드는 현 프레임 그룹에서 전달되는 PLS2에 대한 모든 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal_partial_block를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_STAT_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_DYN_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 현 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 부분 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal_partial_block를 나타낸다. 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_FEC_TYPE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다.
PLS2_NEXT_MOD: 해당 3비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
PLS2_NEXT_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 다음 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_NEXT_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 다음 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 전체 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal_full_block를 나타낸다. 다음 프레임 그룹에서 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_REP_STAT_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_NEXT_REP_DYN_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_AP_MODE: 해당 2비트 필드는 현 프레임 그룹에서 PLS2에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 아래의 표 12는 해당 필드의 값을 제공한다. 해당 필드의 값이 00으로 설정되면, 현 프레임 그룹에서 추가 패리티가 PLS2에 대해 사용되지 않는다.
Figure pct00013
PLS2_AP_SIZE_CELL: 해당 15비트 필드는 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_AP_MODE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2 시그널링에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 해당 필드의 값을 정의한다.`
PLS2_NEXT_AP_SIZE_CELL: 해당 15비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
RESERVED: 해당 32비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
CRC_32: 전체 PLS1 시그널링에 적용되는 32비트 에러 검출 코드
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일한 반면, PLS2-DYN 데이터는 현 프레임에 대해 특정한 정보를 제공한다.
PLS2-STAT 데이터의 필드에 대해 다음에 구체적으로 설명한다.
FIC_FLAG: 해당 1비트 필드는 FIC가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, FIC는 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, FIC는 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
AUX_FLAG: 해당 1비트 필드는 보조 스트림이 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, 보조 스트림은 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, 보조 프레임은 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
NUM_DP: 해당 6비트 필드는 현 프레임 내에서 전달되는 데이터 파이프의 수를 나타낸다. 해당 필드의 값은 1에서 64 사이이고, 데이터 파이프의 수는 NUM_DP+1이다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 유일하게 식별한다.
DP_TYPE: 해당 3비트 필드는 데이터 파이프의 타입을 나타낸다. 이는 아래의 표 13에 따라 시그널링 된다.
Figure pct00014
DP_GROUP_ID: 해당 8비트 필드는 현 데이터 파이프가 관련되어 있는 데이터 파이프 그룹을 식별한다. 이는 수신기가 동일한 DP_GROUP_ID를 갖게 되는 특정 서비스와 관련되어 있는 서비스 컴포넌트의 데이터 파이프에 접속하는 데 사용될 수 있다.
BASE_DP_ID: 해당 6비트 필드는 관리 계층에서 사용되는 (PSI/SI와 같은) 서비스 시그널링 데이터를 전달하는 데이터 파이프를 나타낸다. BASE_DP_ID에 의해 나타내는 데이터 파이프는 서비스 데이터와 함께 서비스 시그널링 데이터를 전달하는 노멀 데이터 파이프이거나, 서비스 시그널링 데이터만을 전달하는 전용 데이터 파이프일 수 있다.
DP_FEC_TYPE: 해당 2비트 필드는 관련된 데이터 파이프에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 아래의 표 14에 따라 시그널링 된다.
Figure pct00015
DP_COD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 코드 레이트(code rate)을 나타낸다. 코드 레이트(code rate)은 아래의 표 15에 따라 시그널링 된다.
Figure pct00016
DP_MOD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 변조를 나타낸다. 변조는 아래의 표 16에 따라 시그널링 된다.
Figure pct00017
DP_SSD_FLAG: 해당 1비트 필드는 SSD 모드가 관련된 데이터 파이프에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, SSD는 사용된다. 해당 필드의 값이 0으로 설정되면, SSD는 사용되지 않는다.
다음의 필드는 PHY_PROFILE가 어드벤스 프로파일을 나타내는 010과 동일할 때에만 나타난다.
DP_MIMO: 해당 3비트 필드는 어떤 타입의 MIMO 인코딩 처리가 관련된 데이터 파이프에 적용되는지 나타낸다. MIMO 인코딩 처리의 타입은 아래의 표 17에 따라 시그널링 된다.
Figure pct00018
DP_TI_TYPE: 해당 1비트 필드는 타임 인터리빙의 타입을 나타낸다. 0의 값은 하나의 타임 인터리빙 그룹이 하나의 프레임에 해당하고 하나 이상의 타임 인터리빙 블록을 포함하는 것을 나타낸다. 1의 값은 하나의 타임 인터리빙 그룹이 하나보다 많은 프레임으로 전달되고 하나의 타임 인터리빙 블록만을 포함하는 것을 나타낸다.
DP_TI_LENGTH: 해당 2비트 필드(허용된 값은 1, 2, 4, 8뿐이다)의 사용은 다음과 같은 DP_TI_TYPE 필드 내에서 설정되는 값에 의해 결정된다.
DP_TI_TYPE의 값이 1로 설정되면, 해당 필드는 각각의 타임 인터리빙 그룹이 매핑되는 프레임의 수인 PI를 나타내고, 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록이 존재한다 (NTI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
DP_TI_TYPE의 값이 0으로 설정되면, 해당 필드는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI를 나타내고, 프레임당 하나의 타임 인터리빙 그룹이 존재한다 (PI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
Figure pct00019
DP_FRAME_INTERVAL: 해당 2비트 필드는 관련된 데이터 파이프에 대한 프레임 그룹 내에서 프레임 간격(IJUMP)을 나타내고, 허용된 값은 1, 2, 4, 8 (해당하는 2비트 필드는 각각 00, 01, 10, 11)이다. 프레임 그룹의 모든 프레임에 나타나지 않는 데이터 파이프에 대해, 해당 필드의 값은 순차적인 프레임 사이의 간격과 동일하다. 예를 들면, 데이터 파이프가 1, 5, 9, 13 등의 프레임에 나타나면, 해당 필드의 값은 4로 설정된다. 모든 프레임에 나타나는 데이터 파이프에 대해, 해당 필드의 값은 1로 설정된다.
DP_TI_BYPASS: 해당 1비트 필드는 타임 인터리버(5050)의 가용성을 결정한다. 데이터 파이프에 대해 타임 인터리빙이 사용되지 않으면, 해당 필드 값은 1로 설정된다. 반면, 타임 인터리빙이 사용되면, 해당 필드 값은 0으로 설정된다.
DP_FIRST_FRAME_IDX: 해당 5비트 필드는 현 데이터 파이프가 발생하는 슈퍼 프레임의 첫 번째 프레임의 인덱스를 나타낸다. DP_FIRST_FRAME_IDX의 값은 0에서 31 사이다.
DP_NUM_BLOCK_MAX: 해당 10비트 필드는 해당 데이터 파이프에 대한 DP_NUM_BLOCKS의 최대값을 나타낸다. 해당 필드의 값은 DP_NUM_BLOCKS와 동일한 범위를 갖는다.
DP_PAYLOAD_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드 데이터의 타입을 나타낸다. DP_PAYLOAD_TYPE은 아래의 표 19에 따라 시그널링 된다.
Figure pct00020
DP_INBAND_MODE: 해당 2비트 필드는 현 데이터 파이프가 인 밴드(In-band) 시그널링 정보를 전달하는지 여부를 나타낸다. 인 밴드(In-band) 시그널링 타입은 아래의 표 20에 따라 시그널링 된다.
Figure pct00021
DP_PROTOCOL_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드의 프로토콜 타입을 나타낸다. 페이로드의 프로토콜 타입은 입력 페이로드 타입이 선택되면 아래의 표 21에 따라 시그널링 된다.
Figure pct00022
DP_CRC_MODE: 해당 2비트 필드는 CRC 인코딩이 인풋 포맷 블록에서 사용되는지 여부를 나타낸다. CRC 모드는 아래의 표 22에 따라 시그널링 된다.
Figure pct00023
DNP_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 널 패킷 삭제 모드를 나타낸다. DNP_MODE는 아래의 표 23에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, DNP_MODE는 00의 값으로 설정된다.
Figure pct00024
ISSY_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 ISSY 모드를 나타낸다. ISSY_MODE는 아래의 표 24에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, ISSY_MODE는 00의 값으로 설정된다.
Figure pct00025
HC_MODE_TS: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 TS 헤더 압축 모드를 나타낸다. HC_MODE_TS는 아래의 표 25에 따라 시그널링 된다.
Figure pct00026
HC_MODE_IP: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 IP ('01')로 설정되는 경우에 IP 헤더 압축 모드를 나타낸다. HC_MODE_IP는 아래의 표 26에 따라 시그널링 된다.
Figure pct00027
PID: 해당 13비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되고 HC_MODE_TS가 01 또는 10으로 설정되는 경우에 TS 헤더 압축을 위한 PID 수를 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 FIC_FLAG가 1과 동일할 때만 나타난다.
FIC_VERSION: 해당 8비트 필드는 FIC의 버전 넘버를 나타낸다.
FIC_LENGTH_BYTE: 해당 13비트 필드는 FIC의 길이를 바이트 단위로 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 AUX_FLAG가 1과 동일할 때만 나타난다.
NUM_AUX: 해당 4비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 나타낸다.
AUX_CONFIG_RFU: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
AUX_STREAM_TYPE: 해당 4비트는 현 보조 스트림의 타입을 나타내기 위한 추후 사용을 위해 리저브드(reserved)된다.
AUX_PRIVATE_CONFIG: 해당 28비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 PLS2 데이터의 PLS2-DYN을 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변화할 수 있는 반면, 필드의 사이즈는 일정하다.
PLS2-DYN 데이터의 필드의 구체적인 내용은 다음과 같다.
FRAME_INDEX: 해당 5비트 필드는 슈퍼 프레임 내에서 현 프레임의 프레임 인덱스를 나타낸다. 슈퍼 프레임의 첫 번째 프레임의 인덱스는 0으로 설정된다.
PLS_CHANGE_COUNTER: 해당 4비트 필드는 구성이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 1의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
FIC_CHANGE_COUNTER: 해당 4비트 필드는 구성(즉, FIC의 콘텐츠)이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 0001의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
RESERVED: 해당 16비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 현 프레임에서 전달되는 데이터 파이프와 관련된 파라미터를 설명하는 NUM_DP에서의 루프(loop)에 나타난다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 데이터 파이프를 유일하게 나타낸다.
DP_START: 해당 15비트 (또는 13비트) 필드는 DPU 어드레싱(addressing) 기법을 사용하여 데이터 파이프의 첫 번째의 시작 위치를 나타낸다. DP_START 필드는 아래의 표 27에 나타낸 바와 같이 피지컬 프로파일 및 FFT 사이즈에 따라 다른 길이를 갖는다.
Figure pct00028
DP_NUM_BLOCK: 해당 10비트 필드는 현 데이터 파이프에 대한 현 타임 인터리빙 그룹에서 FEC 블록의 수를 나타낸다. DP_NUM_BLOCK의 값은 0에서 1023 사이에 있다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 EAC와 관련된 FIC 파라미터를 나타낸다.
EAC_FLAG: 해당 1비트 필드는 현 프레임에서 EAC의 존재를 나타낸다. 해당 비트는 프리앰블에서 EAC_FLAG와 같은 값이다.
EAS_WAKE_UP_VERSION_NUM: 해당 8비트 필드는 자동 활성화 지시의 버전 넘버를 나타낸다.
EAC_FLAG 필드가 1과 동일하면, 다음의 12비트가 EAC_LENGTH_BYTE 필드에 할당된다. EAC_FLAG 필드가 0과 동일하면, 다음의 12비트가 EAC_COUNTER에 할당된다.
EAC_LENGTH_BYTE: 해당 12비트 필드는 EAC의 길이를 바이트로 나타낸다.
EAC_COUNTER: 해당 12비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.
다음 필드는 AUX_FLAG 필드가 1과 동일한 경우에만 나타난다.
AUX_PRIVATE_DYN: 해당 48비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다. 해당 필드의 의미는 설정 가능한 PLS2-STAT에서 AUX_STREAM_TYPE의 값에 의존한다.
CRC_32: 전체 PLS2에 적용되는 32비트 에러 검출 코드.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical) 구조를 나타낸다.
전술한 바와 같이, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 더미 셀은 프레임에서 OFDM 심볼의 액티브(active) 캐리어에 매핑된다. PLS1 및 PLS2는 처음에 하나 이상의 FSS에 매핑된다. 그 후, EAC가 존재한다면 EAC 셀은 바로 뒤따르는 PLS 필드에 매핑된다. 다음에 FIC가 존재한다면 FIC 셀이 매핑된다. 데이터 파이프는 PLS 다음에 매핑되거나, EAC 또는 FIC가 존재하는 경우, EAC 또는 FIC 이후에 매핑된다. 타입 1 데이터 파이프가 처음에 매핑되고, 타입 2 데이터 파이프가 다음에 매핑된다. 데이터 파이프의 타입의 구체적인 내용은 후술한다. 일부 경우, 데이터 파이프는 EAS에 대한 일부 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있다. 보조 스트림 또는 스트림은 존재한다면 데이터 파이프를 다음에 매핑되고 여기에는 차례로 더미 셀이 뒤따른다. 전술한 순서, 즉, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀의 순서로 모두 함께 매핑하면 프레임에서 셀 용량을 정확히 채운다.
도 17은 본 발명의 일 실시예에 따른 PLS 매핑을 나타낸다.
PLS 셀은 FSS의 액티브(active) 캐리어에 매핑된다. PLS가 차지하는 셀의 수에 따라, 하나 이상의 심볼이 FSS로 지정되고, FSS의 수 NFSS는 PLS1에서의 NUM_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수한 심볼이다. 경고성 및 지연 시간(latency)은 PLS에서 중대한 사안이므로, FSS는 높은 파일럿 밀도를 가지고 있어 고속 동기화 및 FSS 내에서의 주파수만의 인터폴레이션(interpoloation, 보간)을 가능하게 한다.
PLS 셀은 도 17의 예에 나타낸 바와 같이 하향식으로 FSS의 액티브(active) 캐리어에 매핑된다. PLS1 셀은 처음에 첫 FSS의 첫 셀부터 셀 인덱스의 오름차순으로 매핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 뒤따르고, 매핑은 첫 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 PLS 셀의 총 수가 하나의 FSS의 액티브(active) 캐리어의 수를 초과하면, 매핑은 다음 FSS로 진행되고 첫 FSS와 완전히 동일한 방식으로 계속된다.
PLS 매핑이 완료된 후, 데이터 파이프가 다음에 전달된다. EAC, FIC 또는 둘 다 현 프레임에 존재하면, EAC 및 FIC는PLS와 노멀 데이터 파이프 사이에 배치된다.
도 18은 본 발명의 일 실시예에 따른 EAC 매핑을 나타낸다.
EAC는 EAS 메시지를 전달하는 전용 채널이고 EAS에 대한 데이터 파이프에 연결된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. EAC가 존재하는 경우, EAC는 PLS2 셀의 직후에 매핑된다. PLS 셀을 제외하고 FIC, 데이터 파이프, 보조 스트림 또는 더미 셀 중 어느 것도 EAC 앞에 위치하지 않는다. EAC 셀의 매핑 절차는 PLS와 완전히 동일하다.
EAC 셀은 도 18의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. EAS 메시지 크기에 따라, 도 18에 나타낸 바와 같이 EAC 셀은 적은 심볼을 차지할 수 있다.
EAC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 EAC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, EAC 매핑은 다음 심볼로 진행되며, FSS와 완전히 동일한 방식으로 계속된다. 이 경우 EAC의 매핑이 이루어지는 다음 심볼은 노멀 데이터 심볼이고, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAC 매핑이 완료된 후, 존재한다면 FIC가 다음에 전달된다. FIC가 전송되지 않으면(PLS2 필드에서 시그널링으로), 데이터 파이프가 EAC의 마지막 셀 직후에 뒤따른다.
도 19는 본 발명의 일 실시예에 따른 FIC 매핑을 나타낸다.
(a)는 EAC 없이 FIC 셀의 매핑의 예를 나타내고, (b)는 EAC와 함께 FIC 셀의 매핑의 예를 나타낸다.
FIC는 고속 서비스 획득 및 채널 스캔을 가능하게 하기 위해 계층간 정보(cross-layer information)를 전달하는 전용 채널이다. 해당 정보는 주로 데이터 파이프 사이의 채널 바인딩 (channel binding) 정보 및 각 방송사의 서비스를 포함한다. 고속 스캔을 위해, 수신기는 FIC를 디코딩하고 방송사 ID, 서비스 수, BASE_DP_ID와 같은 정보를 획득할 수 있다. 고속 서비스 획득을 위해, FIC뿐만 아니라 베이스 데이터 파이프도 BASE_DP_ID를 이용해서 디코딩 될 수 있다. 베이스 데이터 파이프가 전송하는 콘텐트를 제외하고, 베이스 데이터 파이프는 노멀 데이터 파이프와 정확히 동일한 방식으로 인코딩되어 프레임에 매핑된다. 따라서, 베이스 데이터 파이프에 대한 추가 설명이 필요하지 않다. FIC 데이터가 생성되어 관리 계층에서 소비된다. FIC 데이터의 콘텐트는 관리 계층 사양에 설명된 바와 같다.
FIC 데이터는 선택적이고, FIC의 사용은 PLS2의 스태틱(static, 정적)인 부분에서 FIC_FLAG 파라미터에 의해 시그널링 된다. FIC가 사용되면, FIC_FLAG는 1로 설정되고, FIC에 대한 시그널링 필드는 PLS2의 스태틱(static, 정적)인 부분에서 정의된다. 해당 필드에서 시그널링되는 것은 FIC_VERSION이고, FIC_LENGTH_BYTE. FIC는 PLS2와 동일한 변조, 코딩, 타임 인터리빙 파라미터를 사용한다. FIC는 PLS2_MOD 및 PLS2_FEC와 같은 동일한 시그널링 파라미터를 공유한다. FIC 데이터는 존재한다면 PLS2 후에 매핑되거나, EAC가 존재하는 경우 EAC 직후에 매핑된다. 노멀 데이터 파이프, 보조 스트림, 또는 더미 셀 중 어느 것도 FIC 앞에 위치하지 않는다. FIC 셀을 매핑하는 방법은 EAC와 완전히 동일하고, 이는 다시 PLS와 동일하다.
PLS 후의 EAC가 존재하지 않는 경우, FIC 셀은 (a)의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. FIC 데이터 사이즈에 따라, (b)에 나타낸 바와 같이, FIC 셀은 수 개의 심볼에 대해서 매핑된다.
FIC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 FIC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, 나머지 FIC 셀의 매핑은 다음 심볼로 진행되며 이는 FSS와 완전히 동일한 방식으로 계속된다. 이 경우, FIC가 매핑되는 다음 심볼은 노멀 데이터 심볼이며, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAS 메시지가 현 프레임에서 전송되면, EAC는 FIC 보다 먼저 매핑되고 (b)에 나타낸 바와 같이 EAC의 다음 셀부터 FIC 셀은 셀 인덱스의 오름차순으로 매핑된다.
FIC 매핑이 완료된 후, 하나 이상의 데이터 파이프가 매핑되고, 이후 존재한다면 보조 스트림, 더미 셀이 뒤따른다.
도 20은 본 발명의 일 실시예에 따른 데이터 파이프의 타입을 나타낸다.
(a)는 타입 1 데이터 파이프를 나타내고, (b)는 타입 2 데이터 파이프를 나타낸다.
선행하는 채널, 즉 PLS, EAC, FIC가 매핑된 후, 데이터 파이프의 셀이 매핑된다. 데이터 파이프는 매핑 방법에 따라 두 타입 중 하나로 분류된다.
타입 1 데이터 파이프: 데이터 파이프가 TDM에 의해 매핑된다.
타입 2 데이터 파이프: 데이터 파이프가 FDM에 의해 매핑된다.
데이터 파이프의 타입은 PLS2의 스태틱(static, 정적)인 부분에서 DP_TYPE 필드에 의해 나타낸다. 도 20은 타입 1 데이터 파이프 및 타입 2 데이터 파이프의 매핑 순서를 나타낸다. 타입 1 데이터 파이프는 우선 셀 인덱스의 오름차순으로 매핑된 후, 마지막 셀 인덱스에 도달한 후, 심볼 인덱스가 1씩 증가된다. 다음 심볼 내에서, 데이터 파이프는 p = 0을 시작으로 셀 인덱스의 오름차순으로 계속 매핑된다. 하나의 프레임에서 함께 매핑되는 다수의 데이터 파이프와 함께, 각각의 타입 1 데이터 파이프는 데이터 파이프의 TDM과 유사하게 시간으로 그루핑된다.
타입 2 데이터 파이프는 우선 심볼 인덱스의 오름차순으로 매핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 첫 번째 가용 심볼로 되돌아 간 후, 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 데이터 파이프를 매핑한 후, 각각의 타입 2 데이터 파이프는 데이터 파이프의 FDM과 유사하게 주파수로 그루핑된다.
타입 1 데이터 파이프 및 타입 2 데이터 파이프는 필요시 프레임에서 공존할 수 있는데, 타입 1 데이터 파이프가 항상 타입 2 데이터 파이프에 선행한다는 제한이 있다. 타입 1 및 타입 2 데이터 파이프를 전달하는 OFDM 셀의 총 수는 데이터 파이프의 전송에 사용할 수 있는 OFDM 셀의 총 수를 초과할 수 없다.
Figure pct00029
이때, DDP1는 타입 1 데이터 파이프가 차지하는 OFDM 셀의 수에 해당하고, DDP2는 타입 2 데이터 파이프가 차지하는 셀의 수에 해당한다. PLS, EAC, FIC가 모두 타입 1 데이터 파이프와 마찬가지 방식으로 매핑되므로, PLS, EAC, FIC는 모두 "타입 1 매핑 규칙"에 따른다. 따라서, 대체로 타입 1 매핑이 항상 타입 2 매핑에 선행한다.
도 21은 본 발명의 일 실시예에 따른 데이터 파이프 매핑을 나타낸다.
(a)는 타입 1 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타내고, (b)는 타입 2 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
타입 1 데이터 파이프(0, …, DDP1-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 1 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 1 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
EAC 및 FIC 없이, 어드레스 0은 마지막 FSS에서 PLS를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. EAC가 전송되고, FIC가 해당하는 프레임에 없으면, 어드레스 0은 EAC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. FIC가 해당하는 프레임에서 전송되면, 어드레스 0은 FIC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. 타입 1 데이터 파이프에 대한 어드레스 0은 (a)에 나타낸 바와 같은 두 가지 서로 다른 경우를 고려해서 산출될 수 있다. (a)의 예에서, PLS, EAC, FIC는 모두 전송된다고 가정한다. EAC와 FIC 중 하나 또는 모두가 생략되는 경우로의 확장은 자명하다. (a)의 좌측에 나타낸 바와 같이 FIC까지 모든 셀을 매핑한 후에 FSS에 남아 있는 셀이 있으면.
타입 2 데이터 파이프(0, …, DDP2-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 2 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 2 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
(b)에 나타낸 바와 같이, 세 가지 약간 다른 경우가 가능하다. (b)의 좌측에 나타낸 첫 번째 경우에, 마지막 FSS에 있는 셀은 타입 2 데이터 파이프 매핑에 사용될 수 있다. 중앙에 나타낸 두 번째 경우에, FIC는 노멀 심볼의 셀을 차지하지만, 해당 심볼에서의 FIC 셀의 수는 CFSS보다 크지 않다. (b)의 우측에 나타낸 세 번째 경우는 해당 심볼에 매핑된 FIC 셀의 수가 CFSS를 초과한다는 점을 제외하고 두 번째 경우와 동일하다.
PLS, EAC, FIC가 타입 1 데이터 파이프와 동일한 "타입 1 매핑 규칙"에 따르므로, 타입 1 데이터 파이프가 타입 2 데이터 파이프에 선행하는 경우로의 확장은 자명하다.
데이터 파이프 유닛(DPU)은 프레임에서 데이터 셀을 데이터 파이프에 할당하는 기본 단위이다.
DPU는 프레임에서 데이터 파이프의 위치를 찾아내기 위한 시그널링 단위로 정의된다. 셀 매퍼(7010)는 각각의 데이터 파이프에 대해 타임 인터리빙에 의해 생성된 셀을 매핑할 수 있다. 타임 인터리버(5050)는 일련의 타임 인터리빙 블록을 출력하고, 각각의 타임 인터리빙 블록은 XFECBLOCK의 가변 수를 포함하고, 이는 결국 셀의 집합으로 구성된다. XFECBLOCK에서의 셀의 수 Ncells는 FECBLOCK 사이즈, Nldpc, 컨스텔레이션 심볼당 전송되는 비트 수에 의존한다. DPU는 주어진 피지컬 프로파일에서 지원되는 XFECBLOCK에서의 셀의 수 Ncells의 모든 가능한 값의 최대 공약수로 정의된다. 셀에서의 DPU의 길이는 LDPU로 정의된다. 각각의 피지컬 프로파일은 FECBLOCK 사이즈의 서로 다른 조합 및 컨스텔레이션 심볼당 다른 비트 수를 지원하므로, LDPU는 피지컬 프로파일을 기초로 정의된다.
도 22는 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다.
도 22는 비트 인터리빙 전의 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다. 전술한 바와 같이, 데이터 FEC 인코더는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행할 수 있다. 도시된 FEC 구조는 FECBLOCK에 해당한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 해당하는 동일한 값을 갖는다.
도 22에 도시된 바와 같이, BCH 인코딩이 각각의 BBF(Kbch 비트)에 적용된 후, LDPC 인코딩이 BCH - 인코딩된 BBF(Kldpc 비트 = Nbch 비트)에 적용된다.
Nldpc의 값은 64800 비트 (롱 FECBLOCK) 또는 16200 비트 (쇼트 FECBLOCK)이다.
아래의 표 28 및 표 29는 롱 FECBLOCK 및 쇼트 FECBLOCK 각각에 대한 FEC 인코딩 파라미터를 나타낸다.
Figure pct00030
Figure pct00031
BCH 인코딩 및 LDPC 인코딩의 구체적인 동작은 다음과 같다.
12-에러 정정 BCH 코드가 BBF의 외부 인코딩에 사용된다. 쇼트 FECBLOCK 및 롱 FECBLOCK에 대한 BBF 생성 다항식은 모든 다항식을 곱함으로써 얻어진다.
LDPC 코드는 외부 BCH 인코딩의 출력을 인코딩하는 데 사용된다. 완성된 Bldpc (FECBLOCK)를 생성하기 위해, Pldpc (패리티 비트)가 각각의 Ildpc (BCH - 인코딩된 BBF)로부터 조직적으로 인코딩되고, Ildpc에 첨부된다. 완성된 Bldpc (FECBLOCK)는 다음의 수학식으로 표현된다.
Figure pct00032
롱 FECBLOCK 및 쇼트 FECBLOCK에 대한 파라미터는 위의 표 28 및 29에 각각 주어진다.
롱 FECBLOCK에 대해 Nldpc - Kldpc 패리티 비트를 계산하는 구체적인 절차는 다음과 같다.
1) 패리티 비트 초기화
Figure pct00033
2) 패리티 체크 매트릭스의 어드레스의 첫 번째 행에서 특정된 패리티 비트 어드레스에서 첫 번째 정보 비트 i0 누산(accumulate). 패리티 체크 매트릭스의 어드레스의 상세한 내용은 후술한다. 예를 들면, 비율 13/15에 대해,
Figure pct00034
3) 다음 359개의 정보 비트 is, s=1, 2, …, 359에 대해, 다음의 수학식을 이용하여 패리티 비트 어드레스에서 is 누산(accumulate).
Figure pct00035
여기서, x는 첫 번째 비트 i0에 해당하는 패리티 비트 누산기의 어드레스를 나타내고, Qldpc는 패리티 체크 매트릭스의 어드레서에서 특정된 코드 레이트(code rate) 의존 상수이다. 상기 예인, 비율 13/15에 대한, 따라서 정보 비트 i1에 대한 Qldpc = 24에 계속해서, 다음 동작이 실행된다.
Figure pct00036
4) 361번째 정보 비트 i360에 대해, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 두 번째 행에 주어진다. 마찬가지 방식으로, 다음 359개의 정보 비트 is, s= 361, 362, …, 719에 대한 패리티 비트 누산기의 어드레스는 수학식 6을 이용하여 얻어진다. 여기서, x는 정보 비트 i360에 해당하는 패리티 비트 누산기의 어드레스, 즉 패리티 체크 매트릭스의 두 번째 행의 엔트리를 나타낸다.
5) 마찬가지 방식으로, 360개의 새로운 정보 비트의 모든 그룹에 대해, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행은 패리티 비트 누산기의 어드레스를 구하는 데 사용된다.
모든 정보 비트가 이용된 후, 최종 패리티 비트가 다음과 같이 얻어진다.
6) i=1로 시작해서 다음 동작을 순차적으로 실행
Figure pct00037
여기서 pi, i=0,1,...Nldpc - Kldpc - 1의 최종 콘텐트는 패리티 비트 pi와 동일하다.
Figure pct00038
표 30을 표 31로 대체하고, 롱 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 쇼트 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고, 쇼트 FECBLOCK에 대한 해당 LDPC 인코딩 절차는 롱 FECBLOCK에 대한 t LDPC 인코딩 절차에 따른다.
Figure pct00039
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
LDPC 인코더의 출력은 비트 인터리빙되는데, 이는 QCB (quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙이 뒤따르는 패리티 인터리빙으로 구성된다.
(a)는 QCB 인터리빙을 나타내고, (b)는 내부 그룹 인터리빙을 나타낸다.
FECBLOCK은 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 롱 FECBLOCK에서 180개의 인접하는 QCB으로 구성되고, 쇼트 FECBLOCK에서 45개의 인접하는 QCB으로 구성된다. 롱 또는 쇼트 FECBLOCK에서의 각각의 QCB는 360비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된다. QCB 인터리빙의 단위는 QCB이다. 패리티 인터리빙의 출력에서의 QCB는 도 23에 나타낸 바와 같이 QCB 인터리빙에 의해 퍼뮤테이션되는데, 여기서 FECBLOCK 길이에 따라 Ncells = 64800/
Figure pct00040
또는 16200/
Figure pct00041
이다. QCB 인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트(code rate)의 각 조합에 고유하다.
QCB 인터리빙 후에, 내부 그룹 인터리빙이 아래의 표 32에 정의된 변조 타입 및 차수(
Figure pct00042
)에 따라 실행된다. 하나의 내부 그룹에 대한 QCB의 수 NQCB_IG도 정의된다.
Figure pct00043
내부 그룹 인터리빙 과정은 QCB 인터리빙 출력의 NQCB_IG개의 QCB로 실행된다. 내부 그룹 인터리빙은 360개의 열 및 NQCB_IG개의 행을 이용해서 내부 그룹의 비트를 기입하고 판독하는 과정을 포함한다. 기입 동작에서, QCB 인터리빙 출력으로부터의 비트가 행 방향으로 기입된다. 판독 동작은 열 방향으로 실행되어 각 행에서 m개의 비트를 판독한다. 여기서 m은 NUC의 경우 1과 같고 NUQ의 경우 2와 같다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 24에서, (a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고, (b)는 10 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타낸다.
비트 인터리빙 출력의 각각의 셀 워드(c0,l, c1,l, …, cnmod-1,l)는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 과정을 설명하는 (a)에 나타낸 바와 같이 (d1,0,m, d1,1,m…, d1,nmod-1,m) 및 (d2,0,m, d2,1,m…, d2,nmod-1,m)로 디멀티플렉싱된다.
MIMO 인코딩을 위해 다른 타입의 NUQ를 이용하는 10 bpcu MIMO 경우에, NUQ-1024에 대한 비트 인터리버가 재사용된다. 비트 인터리버 출력의 각각의 셀 워드 (c0,l, c1,l, …, c9,l)는 (b)에 나타낸 바와 같이 (d1,0,m, d1,1,m…, d1,3,m) 및 (d2,0,m, d2,1,m…, d2,5,m)로 디멀티플렉싱된다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
(a) 내지 (c)는 타임 인터리빙 모드의 예를 나타낸다.
타임 인터리버는 데이터 파이프 레벨에서 동작한다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다.
PLS2-STAT 데이터의 일부에 나타나는 다음의 파라미터는 타임 인터리빙을 구성한다.
DP_TI_TYPE (허용된 값: 0 또는 1): 타임 인터리빙 모드를 나타낸다. 0은 타임 인터리빙 그룹당 다수의 타임 인터리빙 블록(하나 이상의 타임 인터리빙 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 타임 인터리빙 그룹은 하나의 프레임에 (프레임간 인터리빙 없이) 직접 매핑된다. 1은 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록만을 갖는 모드를 나타낸다. 이 경우, 타임 인터리빙 블록은 하나 이상의 프레임에 걸쳐 확산된다(프레임간 인터리빙).
DP_TI_LENGTH: DP_TI_TYPE = '0'이면, 해당 파라미터는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI이다. DP_TI_TYPE = '1'인 경우, 해당 파라미터는 하나의 타임 인터리빙 그룹으로부터 확산되는 프레임의 수 PI이다.
DP_NUM_BLOCK_MAX (허용된 값: 0 내지 1023): 타임 인터리빙 그룹당 XFECBLOCK의 최대 수를 나타낸다.
DP_FRAME_INTERVAL (허용된 값: 1, 2, 4, 8): 주어진 피지컬 프로파일의 동일한 데이터 파이프를 전달하는 두 개의 순차적인 프레임 사이의 프레임의 수 IJUMP를 나타낸다.
DP_TI_BYPASS (허용된 값: 0 또는 1): 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 해당 파라미터는 1로 설정된다. 타임 인터리빙이 이용되면, 0으로 설정된다.
추가로, PLS2-DYN 데이터로부터의 파라미터 DP_NUM_BLOCK은 데이터 그룹의 하나의 타임 인터리빙 그룹에 의해 전달되는 XFECBLOCK의 수를 나타낸다.
타임 인터리빙이 데이터 프레임에 이용되지 않으면, 다음의 타임 인터리빙 그룹, 타임 인터리빙 동작, 타임 인터리빙 모드는 고려되지 않는다. 그러나 스케줄러부터의 다이나믹(dynamic, 동적) 구성 정보를 위한 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 여전히 필요하다. 각각의 데이터 파이프에서, SSD/MIMO 인코딩으로부터 수신한 XFECBLOCK은 타임 인터리빙 그룹으로 그루핑된다. 즉, 각각의 타임 인터리빙 그룹은 정수 개의 XFECBLOCK의 집합이고, 다이나믹(dynamic, 동적)으로 변화하는 수의 XFECBLOCK을 포함할 것이다. 인덱스 n의 타임 인터리빙 그룹에 있는 XFECBLOCK의 수는 NxBLOCK_Group(n)로 나타내고, PLS2-DYN 데이터에서 DP_NUM_BLOCK으로 시그널링된다. 이때, NxBLOCK_Group(n)은 최소값 0에서 가장 큰 값이 1023인 최대값 NxBLOCK_Group_MAX (DP_NUM_BLOCK_MAX에 해당)까지 변화할 수 있다.
각각의 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 PI개의 프레임에 걸쳐 확산된다. 또한 각각의 타임 인터리빙 그룹은 하나 이상(NTI개)의 타임 인터리빙 블록으로 분리된다. 여기서 각각의 타임 인터리빙 블록은 타임 인터리버 메모리의 하나의 사용에 해당한다. 타임 인터리빙 그룹 내의 타임 인터리빙 블록은 약간의 다른 수의 XFECBLOCK을 포함할 수 있다. 타임 인터리빙 그룹이 다수의 타임 인터리빙 블록으로 분리되면, 타임 인터리빙 그룹은 하나의 프레임에만 직접 매핑된다. 아래의 표 33에 나타낸 바와 같이, 타임 인터리빙에는 세 가지 옵션이 있다(타임 인터리빙을 생략하는 추가 옵션 제외).
Figure pct00044
각각의 데이터 파이프에서, 타임 인터리빙 메모리는 입력된 XFECBLOCK (SSD/MIMO 인코딩 블록으로부터 출력된 XFECBLOCK)을 저장한다. 입력된 XFECBLOCK은
Figure pct00045
로 정의된다고 가정한다. 여기서,
Figure pct00046
는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 r번째 XFECBLOCK의 q번째 셀이고, 다음과 같은 SSD 및 MIMO 인코딩의 출력을 나타낸다.
Figure pct00047
또한, 타임 인터리버(5050)로부터 출력된 XFECBLOCK은
Figure pct00048
로 정의된다고 가정한다. 여기서,
Figure pct00049
는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 i번째(
Figure pct00050
) 출력 셀이다.
일반적으로, 타임 인터리버는 프레임 생성 과정 이전에 데이터 파이프 데이터에 대한 버퍼로도 작용할 것이다. 이는 각각의 데이터 파이프에 대해 2개의 메모리 뱅크로 달성된다. 첫 번째 타임 인터리빙 블록은 첫 번째 뱅크에 기입된다. 첫 번째 뱅크에서 판독되는 동안 두 번째 타임 인터리빙 블록이 두 번째 뱅크에 기입된다.
타임 인터리빙은 트위스트된 행-열 블록 인터리버이다. n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에 대해, 열의 수 Nc가
Figure pct00051
와 동일한 반면, 타임 인터리빙 메모리의 행의 수 Nr는 셀의 수 Ncell와 동일하다(즉, Nr=Ncell).
도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
도 26(a)는 타임 인터리버에서 기입 동작을 나타내고, 도 26(b)는 타임 인터리버에서 판독 동작을 나타낸다. (a)에 나타낸 바와 같이, 첫 번째 XFECBLOCK은 타임 인터리빙 메모리의 첫 번째 열에 열 방향으로 기입되고, 두 번째 XFECBLOCK은 다음 열에 기입되고, 이러한 동작이 이어진다. 그리고 인터리빙 어레이에서, 셀이 대각선 방향으로 판독된다. (b)에 나타낸 바와 같이 첫 번째 행으로부터 (가장 왼쪽 열을 시작으로 행을 따라 오른쪽으로) 마지막 행까지 대각선 방향 판독이 진행되는 동안,
Figure pct00052
개의 셀이 판독된다. 구체적으로,
Figure pct00053
이 순차적으로 판독될 타임 인터리빙 메모리 셀 위치라고 가정하면, 이러한 인터리빙 어레이에서의 판독 동작은 아래 식에서와 같이 행 인덱스
Figure pct00054
, 열 인덱스
Figure pct00055
, 관련된 트위스트 파라미터
Figure pct00056
를 산출함으로써 실행된다.
Figure pct00057
여기서,
Figure pct00058
는
Figure pct00059
에 상관없이 대각선 방향 판독 과정에 대한 공통 시프트 값이고, 시프트 값은 아래 식에서와 같이 PLS2-STAT에서 주어진
Figure pct00060
에 의해 결정된다.
Figure pct00061
결과적으로, 판독될 셀 위치는 좌표
Figure pct00062
에 의해 산출된다.
도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
더 구체적으로, 도 27은
Figure pct00063
,
Figure pct00064
,
Figure pct00065
일 때 가상 XFECBLOCK을 포함하는 각각의 타임 인터리빙 그룹에 대한 타임 인터리빙 메모리에서 인터리빙 어레이를 나타낸다.
변수
Figure pct00066
는
Figure pct00067
보다 작거나 같을 것이다. 따라서,
Figure pct00068
에 상관없이 수신기 측에서 단일 메모리 디인터리빙을 달성하기 위해, 트위스트된 행-열 블록 인터리버용 인터리빙 어레이는 가상 XFECBLOCK을 타임 인터리빙 메모리에 삽입함으로써
Figure pct00069
의 크기로 설정되고, 판독 과정은 다음 식과 같이 이루어진다.
Figure pct00070
타임 인터리빙 그룹의 수는 3으로 설정된다. 타임 인터리버의 옵션은 DP_TI_TYPE='0', DP_FRAME_INTERVAL='1', DP_TI_LENGTH='1', 즉 NTI=1, IJUMP=1, PI=1에 의해 PLS2-STAT 데이터에서 시그널링된다. 각각 Ncells = 30인 XFECBLOCK의 타임 인터리빙 그룹당 수는 각각의 NxBLOCK_TI(0,0) = 3, NxBLOCK_TI(1,0) = 6, NxBLOCK_TI(2,0) = 5에 의해 PLS2-DYN 데이터에서 시그널링된다. XFECBLOCK의 최대 수는 NxBLOCK_Group_MAX에 의해 PLS2-STAT 데이터에서 시그널링 되고, 이는
Figure pct00071
로 이어진다.
도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타낸다.
더 구체적으로, 도 28은 파라미터
Figure pct00072
및 Sshift=(7-1)/2=3을 갖는 각각의 인터리빙 어레이로부터의 대각선 방향 판독 패턴을 나타낸다. 이때 위에 유사 코드로 나타낸 판독 과정에서,
Figure pct00073
이면, Vi의 값이 생략되고, Vi의 다음 계산값이 사용된다.
도 29는 본 발명의 일 실시예에 따른 각각의 인터리빙 어레이로부터의 인터리빙된 XFECBLOCK을 나타낸다.
도 29는 파라미터
Figure pct00074
및 Sshift=3을 갖는 각각의 인터리빙 어레이로부터 인터리빙된 XFECBLOCK을 나타낸다.
이하에서는 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 과정에 대해 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버 7020은 다수의 셀들로 구성된 OFDM 심볼 구조에서 주파수 다이버시티 (diversity) 성능 향상을 위해 매 OFDM 심볼에 대응하는 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하기 위한 것이다.
본 발명에서는 상술한 프리퀀시 인터리빙 방법을 랜덤 프리퀀스 인터리빙 (random frequency interleaving) 또는 랜덤 FI(random FI)이라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경가능하다.
상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 방송 신호 송신 장치 내의 프리퀀시 인터리버 7020는 적어도 하나 이상의 OFDM 심볼, 즉, 각 OFDM 심볼 또는페어(pair)된 두 개의 OFDM 심볼 (페어 와이즈 (pair-wise) OFDM 심볼 또는 각 OFDM 심볼 페어)의 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행하므로, 프리퀀시 다이버시티 를 획득할 수 있다. 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 메인 인터리빙 시퀀스 (또는 기본 인터리빙 시퀀스)와 심볼 오프셋 (symbol offset)을 기반으로 생성된 프리퀀시 인터리빙 어드레스(frequency interleaving address)를 이용하여 입력된 OFDM 심볼들에 대해 프리퀀시 인터리빙을 수행할 수 있다. 구체적인 내용은 후술한다.
따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 프리퀀시 인터리버는 두 개의 메모리 뱅크들을 이용하여 연속된 한 쌍의 OFDM 심볼 단위로 프리퀀시 인터리빙을 수행하는 핑-퐁(ping-pong) 프리퀀시 인터리버 구조를 가질 수 있다. 호칭은 설계자 의도에 따라 변경 가능하다.
짝수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들과 홀수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들은 서로 다른 FI 메모리 뱅크를 통해 독립적으로 인터리빙 될 수 있다. 또한, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 각 메모리 뱅크로 입력되는 연속된 한 쌍의 OFDM 심볼에 대응하는 데이터 셀들에 대하여 임의의 싱글 인터리빙 시퀀스를 사용하여 쓰는 동작 (writing operation) 및 읽는 동작 (reading operation)을 동시에 수행할 수 있다. 구체적인 동작에 대해서는 후술한다.
도 30은 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 동작을 나타낸 도면이다.
구체적으로 도 30은 송신측에서 두 개의 메모리 뱅크들을 사용하는 프리퀀시 인터리버의 기본 동작을 나타낸다. 본 발명의 일 실시예에 따른 프리퀀시 인터리빙은 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 가능하게 할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 핑-퐁 인터리빙 동작을 수행할 수 있다.
일반적으로 핑퐁 인터리빙 동작은 두 개의 메모리 뱅크들을 사용하여 이루어진다.
상술한 바와 같이 짝수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들과 홀수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들은 서로 다른 FI 메모리 뱅크를 통해 독립적으로 인터리빙될 수 있다. 예를 들어, 첫 번째 (짝수) OFDM 심볼들에 대응하는 데이터 셀들은 첫 번째 메모리 뱅크에서 본 발명의 일 실시예에 따른 인터리빙 시퀀스에 따라 프리퀀시 인터리빙이 되며, 두번째 (홀수) OFDM 심볼들에 대응하는 데이터 셀들은 두 번째 메모리 뱅크에서 본 발명의 일 실시예에 따른 인터리빙 시퀀스에 따라 프리퀀시 인터리빙 될 수 있다.
도면에 도시된 바와 같이, 프리퀀시 인터리버는 디먹스 (16000), 두 개의 메모리 뱅크 A (16100) 및 B (16200) 및 (16300)를 포함할 수 있다.
먼저, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 연속적으로 입력되는 OFDM 심볼들에 대응하는 데이터 셀들에 대해 페어링을 위한 디멀티플렉싱을 수행할 수 있다. 이후 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 각 메모리 뱅크 A 및 B를 사용하여 쓰는 동작 및 읽는 동작을 포함하는 프리퀀시 인터리빙을 수행할 수 있다.
이후, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼들에 대응하는 데이터 셀들의 연속적인 전송을 위한 멀티플렉싱을 수행할 수 있다.
도 31은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸 도면이다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙 과정의 역과정을 수행할 수 있다. 본 도면은 연속적으로 입력된 OFDM 심볼들에 대응하는 데이터 셀들에 대하여 싱글 메모리를 사용한 프리퀀시 디인터리빙 과정을 나타낸다.
기본적으로 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙은 상술한 프리퀀시 인터리빙의 역과정에 따라 수행될 수 있다.
즉, 도면의 좌측에 도시된 바와 같이 연속적으로 입력되는 OFDM 심볼들에 대응하는 데이터 셀들에 대하여, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙의 쓰는 동작 및 읽는 동작의 역과정을 수행할 수 있다. 이 경우, 싱글 메모리만을 사용함으로써 메모리 사용 효율성이 증가될 수 있다. 이는 송신측에서 사용된 핑-퐁 인터리빙 동작에 따라 발생된 효과이다.
도 32는 입력 OFDM 심볼들에 대응하는 데이터들에 대한 싱글 메모리 디인터리빙을 나타낸 도면이다.
도 32는 방송 신호 송신 장치 (또는 프리퀀시 인터리버 7020)에서 사용된 인터리빙 시퀀스를 매 페어-와이즈 OFDM 심볼에 대응하는 데이터 심볼에 적용하여 디인터리빙을 수행하는 방송 신호 수신 장치 또는 방송 신호 수신 장치의 프리퀀시 디인터리버의 동작을 개념화시켜 나타낸 도면이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙 과정의 역과정을 수행할 수 있다. 본 도면은 입력된 연속적인 OFDM 심볼들에 대응하는 데이터 심볼들에 대한 싱글 메모리 프리퀀시 디인터리빙을 수행하는 방송 신호 수신 장치의 동작을 나타낸다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 프리퀀시 인터리버 7020의 동작의 역과정을 수행할 수 있다. 따라서 디인터리빙 시퀀스들은 상술한 인터리빙 시퀀스에 대응된다.
도 33은 본 발명의 일 실시예에 따른 각 메모리 뱅크 내에서 인터리빙 시퀀스의 변경 과정을 설명하는 수학식을 나타낸 도면이다.
상술한 바와 같이 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 기본 인터리빙 시퀀스를 기반으로 심볼 오프셋을 생성하여 계산된 프리퀀시 인터리빙 어드레스를 이용하여 프리퀀시 인터리빙을 수행할 수 있다.
도면 상단에 위치한 블록은 i번째 OFDM 심볼 페어의 첫번째 OFDM 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 과정을 나타낸 수학식이며, 도면 하단에 위치한 블록은 i번째 OFDM 심볼 페어의 두번째 OFDM 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 과정을 나타낸 수학식이다.
랜덤 시퀀스는 기본 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator)에 의해 생성될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋은 후술할 심볼-오프셋 제너레이터 (symbol offset generator)에 의해 생성될 수 있다. 구체적인 내용은 후술한다.
가용가능한 데이터 셀들 (셀 매퍼 (7010)으로부터 출력된 셀들)은 하나의 OFDM 심볼 안에서 인터리빙될 수 있다. 본 발명의 일 실시예에 따른 Ndata는 데이터 셀들의 개수를 의미하며, Ndata의 최대값은 Nmax or Mmax 로 표현될 수 있다. Nmax 값은 FFT 모드에 따라 달라질 수 있으며, 호칭이나 해당 값은 설계자의 의도에 따라 변경 가능하다.
Hj(k)는 각 FFT 모드에 대한 인터리빙 어드레스 또는 인터리빙 시퀀스를 의미한다. 상술한 바와 같이, 본 발명의 일실시예에 따른 프리퀀시 인터리버 (7020)는 하나의 OFDM 심볼에 대응하는 데이터 셀들을 랜덤하게 인터리빙하여 주파수 단에서의 다이버시티(diversity)를 획득하기 위해 사용된다. 따라서 하나의 신호 프레임에서 최대 인터리빙 게인을 얻기 위하여, 본 발명의 일 실시예에 따른 프리퀀시 인터리버 (7020)은 연속된 두 개의 OFDM 심볼들로 구성된 OFDM 심볼 페어에 대응하는 데이터 셀들 단위로 인터리빙 시퀀스를 적용할 수 있다.
또한, 상술한 바와 같이, 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록 (1030)은 입력 데이터에 대해 IFFT 변환을 수행할 수 있다.
이하에서는 랜덤 인터리빙 시퀀스를 생성하는 프리퀀시 인터리버 (7020)의 동작을 설명한다.
랜덤 인터리빙 시퀀스 제너레이터는 프리퀀시 인터리버 자체를 의미할 수도 있고, 프리퀀시 인터리버에 포함되는 블록 또는 모듈로 설명될 수 있다.
랜덤 인터리빙 시퀀스 제너레이터는 인터리빙 어드레스 제너레이터 또는 인터리빙 시퀀스 제너레이터라고 호칭될 수 있으며, 이는 설계자의 의도에 따라 변경 가능하다. 본 발명의 일 실시예에 따른 인터리빙 시퀀스 제너레이터는 기본 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator), 심볼 오프셋 제너레이터 (symbol offset generator), 모듈로 오퍼레이터(modulo operator), 어드레스 체크 블록 (address check block)을 포함할 수 있다. 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 랜덤 메인 시퀀스 제너레이터라고 호칭될 수 있으며, 어드레스 체크 블록은 메모리 인덱스 체크 블록라고 호칭될 수 있다. 각 블록의 명칭 또는 위치, 기능등은 설계자의 의도에 따라 변경 가능한 사항이다.
상술한 바와 같이 본 발명의 일 실시예에 따른 FFT 모드 또는 FFT 사이즈는 8K, 16K, 32K 등이 될 수 있다. 이는 설계자의 의도에 따라 변경가능한 사항이다.
이하에서는 랜덤 인터리빙 시퀀스 제너레이터 (random interleaving sequence generator)를 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 상술한 바와 같이 매 OFDM 심볼 마다 서로 다른 인터리빙 시퀀스 또는 인터리빙 어드레스를 적용하여 인터리빙을 수행함으로서 프리퀀시 다이버시티를 획득할 수 있다. 본 발명의 일 실시예에 따른 랜덤 인터리빙 시퀀스 제너레이터의 논리적 구성 (logical composition)은 매 싱글 OFDM 심볼 안에 있는 데이터 셀들을 인터리빙 하기 위한 랜덤 메인 시퀀스 제너레이터 (random main-sequence generator) (Cj(K)) 및 심볼 오프셋을 생성 또는 변경하기 위한 랜덤 심볼 오프셋 제너레이터 (random symbol-offset generator) (
Figure pct00075
)를 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 랜덤 인터리빙 시퀀스 제너레이터는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 랜덤 메인 시퀀스 제너레이터는 기본 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator)로 호칭할 수 있으며, 이는 설계자의 의도에 따라 변경 가능하다. 본 발명의 일 실시예에 따른 랜덤 메인 시퀀스 제너레이터는 각 FFT 모드마다 결정된 특정 크기의 바이너리 시퀀스 (binary sequence)를 사용하며 메인 시퀀스를 생성할 수 있다.
본 발명의 일 실시예에 따른 랜덤 메인 시퀀스 제너레이터는 스프레더(spreader) 및 랜더마이저 (randomizer)를 포함할 수 있으며, 주파수 도메인 상의 임의성(full randomness)을 위한 렌더링(rendering)을 수행할 수 있다.
본 발명의 일 실시예에 따른 랜덤 심볼-오프셋 제너레이터는 상술한 심볼 오프셋 제너레이터라고 호칭할 수 있으며 이는 설계자의 의도에 따라 변경 가능하다.
본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더와 (X-k) 비트의 랜더마이저를 포함할 수 있으며, 시간 도메인 상에서 2k 만큼의 스프레딩(spreading)을 위한 렌더링을 수행할 수 있다.
상술한 스프레더 및 랜더마이저는 인터리빙 시퀀스 생성시, 스프레딩 효과 및 랜덤 효과를 발생시키기 위해 사용될 수 있다.
이하에서는 FFT 사이즈가 8K인 경우의 프리퀀시 인터리버에 대해 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 8K FFT 모드 (또는 8K 모드)의 경우, 다음의 논리 (logical) 구조를 포함할 수 있다.
기본 인터리빙 시퀀스 제너레이터는 1비트 스프레더 및 12비트 랜더마이저를 포함할 수 있으며, 심볼 오프셋 제너레이터는 k 비트의 스프레더와 (13-k) 비트 렌더마이저를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
도 34는 본 발명의 일 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)는 0 비트 스프레더와 13 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 8K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어 단위로 동작할 수 있다.
(b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP (primitive polynomial)를 나타낸다. 이 경우, PP는 13th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
(b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어마다 동작할 수 있으며, 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼 길이의 절반에 해당한다.
도 35는 본 발명의 다른 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다. (a)는 2 비트 스프레더와 11 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 8K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작할 수 있다.
(b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP를 나타낸다. 이 경우, PP는 11th PP가 될 수 있으며 초기값은 임의의 값으로 변경 가능하다.
(b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼 길이의 절반에 해당한다.
도 36은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 스프레더 (1-bit toggling), 랜더마이저, 랜덤 심볼-오프셋 제너레이터 (심볼 오프셋 제너레이터), 모듈로 오퍼레이터 (modulo operator), 메모리 인덱스 체크 (memory-index check) 블록을 포함할 수 있다. 스프레더 및 랜더 마이저는 상술한 기본 인터리빙 시퀀스 제너레이터에 포함될 수 있으며, 메모리 인덱스 체크 블록은 어드레스 체크 블록으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
도면에 도시된 바와 같이 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 모듈로 연산을 수행하고 생성된 인터리빙 시퀀스의 메모리 인덱스를 검증 (또는 생성된 인터리빙 시퀀스의 어드레스를 검증) 하는 과정을 수행할 수 있다. 이는 수신측에서 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행하는 경우, 디인터리빙의 퍼포먼스를 증가시키기 위한 것이다. 상술한 바와 같이 본 발명의 일 실시예에 따른 신호 프레임(또는 프레임)은 노말 데이터 심볼 (또는 데이터 심볼), 프레임 엣지 심볼 및 프레임 시그널링 심볼을 포함할 수 있다. 이 경우, 프레임 엣지 심볼 및 프레임 시그널링 심볼은 노말 데이터 심볼보다 길이가 짧으므로 싱글 메모리를 갖는 프리퀀시 디인터리버의 디인터리빙 퍼포먼스가 떨어질 수 있다. 따라서 본 발명에서는 프리퀀시 디인터리빙 퍼포먼스를 증가시키기 위하여 모듈로 연산을 수행한 뒤, 인터리빙 시퀀스의 어드레스 (또는 메모리 인덱스)를 체크하는 프리퀀시 인터리빙을 제안한다.
이하 각 블록들의 동작을 설명한다.
스프레더는 전체 13 비트들중에 n-비트 상위 부분을 이용하여 동작할 수 있으며, 룩업 테이블 (look-up table)을 기반으로 하는 멀티플렉서로서로 동작 가능하다. 8K FFT 모드의 경우, 1-비트 멀티 플렉서(또는 토글링)가 될 수 있다.
랜더마이저는 PN (또는 PRBS, Pseudo Random Bit Stream) 제너레이터를 통해 동작되며 인터리빙시 전체 랜덤 효과를 제공할 수 있다. 상술한 바와 같이 8K FFT 모드의 경우, 12-비트를 고려한 PN (또는 PRBS) 제너레이터가 사용될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 적용하기 위한 심볼 오프셋을 생성할 수 있다. 도면에 도시된 바와 같이 8K인 경우, 심볼 오프셋은 13비트의 비트 시퀀스를 기반으로 결정될 수 있다. 결과적으로, 생성된 심볼 오프셋은 OFDM 심볼 페어를 구성하는 두 개의 연속적인 심볼들(two consecutive symbols)에 대해 동일한 값(constant value)이 될 수 있다. 구체적인 동작은 상술한 바와 같으므로 생략한다.
모듈로 오퍼레이터는 입력 값이 Ndata 또는 Nmax를 초과하는 경우 동작할 수 있다. 8K FFT 모드의 경우 Nmax의 최대값은 8192가 될 수 있다.
이후, 메모리 인덱스 체크 블록은 현재 생성된 값이 Ndata 또는 Ndata의 최대값(Nmax) 보다 클 경우 모듈로 오퍼레이터에서 출력된 출력 값을 사용하지 않고, 반복적으로 스프레더 및 랜더마이저를 동작시켜 출력 메모리 인덱스 값(또는 인터리빙 어드레스)이 Ndata 또는 Ndata의 최대값(Nmax)을 초과하지 않도록 조절하는 역할을 수행할 수 있다.
도 37은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 12th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉, 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
도면 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시퀀스를 출력하기 위하여 생성된 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더 및 (X-k) 비트 랜더마이저를 포함할 수 있다.
k 비트 스프레더는 2k 멀티플렉서를 통해 동작되며, 심볼간 스프레딩 성질을 최대화 (또는 코릴레이션 성질을 최소화) 하도록 최적화 설계될 수 있다.
랜더마이저는 N 비트 PN 제너레이터(또는 N 비트 PRBS 제너레이터)를 통해 동작되며 임의성을 제공하도록 설계될 수 있다.
8K FFT 모드의 심볼 오프셋 제너레이터는 0/1/2 비트 스프레더 및 13/12/11 비트 랜덤 제너레이터 (또는 PN 제너레이터)를 포함할 수 있다. 이는 설계자 의도에 따라 변경 가능하다.
도 38은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
상술한 바와 같이 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있다.
구체적인 설명은 상술한 바와 같으므로 생략한다.
이하에서는 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다. 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예는 기본 인터리빙 시퀀스의 랜더마이저가 비트 셔플링(bit shuffling)을 더 포함한다는 점에서 차이가 있다.
도 39는 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있으나, 기본 인터리빙 시퀀스 제너레이터에서 비트 셔플링을 수행한다는 점에서 차이가 있다. 비트 셔플링을 제외한 나머지 동작은 상술한 바와 동일하므로 생략한다.
비트 셔플링은 스프레딩 성질 또는 임의성을 최적화하는 기능을 수행하며, Ndata를 고려하여 설계된다. 8K FFT 모드의 경우, 랜더마이저는 12-비트 PN 제너레이터를 사용할 수 있으며, 이는 변경 가능하다.
도 40은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
(a)는 상술한 8K FFT 모드의 비트 셔플링을 나타내며, (b)는 8K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
(a)에 도시된 바와 같이, 8K FFT 모드의 비트 셔플링은 메모리 인덱스 계산시 PN 제너레이터의 레지스터들의 비트를 섞기 위해 사용될 수 있다. (a)의 상단은 비트 셔플링의 동작을 나타내며, 하단은 12비트인 경우, 비트 셔플링의 실시예를 나타낸다.
도면에 도시된 바와 같이 비트 셔플링의 결과, 8K FFT 모드의 프리퀀시 인터리버에서 사용되는 기본 인터리빙 시퀀스는 12비트의 바이너리 워드 시퀀스가 R 또는 R’로 변경될 수 있다. 변경된 바이너리 워드 시퀀스는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용되거나, OFDM 심볼 페어를 구성하는 두 개의 OFDM 심볼 각각에 대응하는 데이터 셀들마다 다르게 적용될 수도 있다.
(b)의 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 12th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
(b)의 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
이하에서는 FFT 사이즈가 16K인 경우의 프리퀀시 인터리버에 대해 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 16K FFT 모드의 경우, 다음의 논리 구조를 포함할 수 있다. 기본 인터리빙 시퀀스 제너레이터는 1비트 스프레더 및 13비트 랜더마이저를 포함할 수 있으며, 심볼 오프셋 제너레이터는 k 비트의 스프레더와 (14-k) 비트 렌더마이저를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
도 41은 본 발명의 일 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)는 0 비트 스프레더와 14 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 16K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있다.
(b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP (primitive polynomial)를 나타낸다. 이 경우, PP는 14th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
(b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있으며, 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼 길이의 절반에 해당한다.
도 42는 본 발명의 다른 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)는 2 비트 스프레더와 12 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 16K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있다.
(b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP를 나타낸다. 이 경우, PP는 12th PP가 될 수 있으며 초기값은 임의의 값으로 변경 가능하다.
(b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼에 대응하는 데이터 심볼들 길이의 절반에 해당한다.
도 43은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 스프레더 (1-bit toggling), 랜더마이저, 랜덤 심볼-오프셋 제너레이터 (심볼 오프셋 제너레이터), 모듈로 오퍼레이터 (modulo operator), 메모리 인덱스 체크 (memory-index check) 블록을 포함할 수 있다. 스프레더 및 랜더 마이저는 상술한 기본 인터리빙 시퀀스 제너레이터에 포함될 수 있으며, 메모리 인덱스 체크 블록은 어드레스 체크 블록으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
이하 각 블록들의 동작을 설명한다.
스프레더는 전체 14 비트들중에 n-비트 상위 부분을 이용하여 동작할 수 있으며, 룩업 테이블 (look-up table)을 기반으로 하는 멀티플렉서로서로 동작 가능하다. 16K FFT 모드의 경우, 1-비트 멀티 플렉서(또는 토글링)가 될 수 있다.
랜더마이저는 PN (또는 PRBS, Pseudo Random Bit Stream) 제너레이터를 통해 동작되며 인터리빙시 전체 랜덤 효과를 제공할 수 있다. 상술한 바와 같이 16K FFT 모드의 경우, 13-비트를 고려한 PN (또는 PRBS) 제너레이터가 사용될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 적용하기 위한 심볼 오프셋을 생성할 수 있다. 도면에 도시된 바와 같이 16K인 경우, 심볼 오프셋은 14비트의 비트 시퀀스를 기반으로 결정될 수 있다. 심볼 오프셋의 값(value)은 OFDM 심볼 페어를 구성하는 두 개의 연속적인 심볼들(two consecutive symbols)에 대응하는 데이터 셀들에 대해 동일하다.
모듈로 오퍼레이터는 입력 값이 Ndata 또는 Nmax를 초과하는 경우 동작할 수 있다. 16K FFT 모드의 경우 Nmax의 최대값은 16384가 될 수 있다.
이후, 메모리 인덱스 체크 블록은 현재 생성된 값이 Ndata 또는 Ndata의 최대값(Nmax) 보다 클 경우 모듈로 오퍼레이터에서 출력된 출력 값을 사용하지 않고, 반복적으로 스프레더 및 랜더마이저를 동작시켜 출력 메모리 인덱스 값(또는 인터리빙 어드레스)이 Ndata 또는 Ndata의 최대값(Nmax)을 초과하지 않도록 조절하는 역할을 수행할 수 있다.
도 44는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를나타낸다. 이 경우, PP는 13th PP가될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉, 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
도면 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더 및 (X-k) 비트 랜더마이저를 포함할 수 있다.
k 비트 스프레더는 2k 멀티플렉서를 통해 동작되며, 심볼간 스프레딩 성질을 최대화 (또는 코릴레이션 성질을 최소화) 하도록 최적화 설계될 수 있다.
랜더마이저는 N 비트 PN 제너레이터(또는 N 비트 PRBS 제너레이터)를 통해 동작되며 임의성을 제공하도록 설계될 수 있다.
16K FFT 모드의 심볼 오프셋 제너레이터는 0/1/2 비트 스프레더 및 14/13/12 비트 랜덤 제너레이터 (또는 PN 제너레이터)를 포함할 수 있다. 이는 설계자 의도에 따라 변경 가능하다.
도 45는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
상술한 바와 같이 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있다.
구체적인 설명은 상술한 바와 같으므로 생략한다.
이하에서는 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다. 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예는 기본 인터리빙 시퀀스의 랜더마이저가 비트 셔플링(bit shuffling)을 더 포함한다는 점에서 차이가 있다.
도 46은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있으나, 기본 인터리빙 시퀀스 제너레이터에서 비트 셔플링을 수행한다는 점에서 차이가 있다. 비트 셔플링을제외한 나머지 블록의 동작은 상술한 바와 동일하므로 생략한다.
비트 셔플링은 스프레딩 성질 또는 임의성을 최적화하는 기능을 수행하며, Ndata를 고려하여 설계된다. 16K FFT 모드의 경우, 랜더마이저는 13-비트 PN 제너레이터를 사용할 수 있으며, 이는 변경 가능하다.
도 47은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
(a)는 상술한 16K FFT 모드의 비트 셔플링을 나타내며, (b)는 16K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
(a)에 도시된 바와 같이, 16K FFT 모드의 비트 셔플링은 메모리 인덱스 계산시 PN 제너레이터의 레지스터들의 비트를 섞기 위해 사용될 수 있다. (a)의 상단은 비트 셔플링의 동작을 나타내며, 하단은 13비트인 경우, 비트 셔플링의 실시예를 나타낸다.
도면에 도시된 바와 같이 비트 셔플링의 결과, 16K FFT 모드의 프리퀀시 인터리버에서 사용되는 기본 인터리빙 시퀀스는 13비트의 바이너리 워드 시퀀스가 R 또는 R’로 변경될 수 있다. 변경된 바이너리 워드 시퀀스는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용되거나, OFDM 심볼 페어를 구성하는 두 개의 OFDM 심볼 각각에 대응하는 데이터 셀들에 대해 다르게 적용될 수도 있다.
(b)의 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를나타낸다. 이 경우, PP는 13th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
(b)의 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
이하에서는 FFT 사이즈가 32K인 경우의 프리퀀시 인터리버에 대해 설명한다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버는 32K FFT 모드의 경우, 다음의 논리 구조를 포함할 수 있다.
기본 인터리빙 시퀀스 제너레이터는 1비트 스프레더 및 14비트 랜더마이저를 포함할 수 있으며, 심볼 오프셋 제너레이터는 k 비트의 스프레더와 (15-k) 비트 렌더마이저를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
도 48은 본 발명의 일 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)는 0 비트 스프레더와 15 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 32K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있다.
(b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP (primitive polynomial)를 나타낸다. 이 경우, PP는 15th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
(b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼에 대응하는 데이터 심볼들 길이의 절반에 해당한다.
도 49는 본 발명의 다른 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)는 2 비트 스프레더와 13 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 32K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
(a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어마다 동작할 수 있다.
(b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP를나타낸다. 이 경우, PP는 13th PP가 될 수 있으며 초기값은 임의의 값으로 변경 가능하다.
(b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼에 대응하는 데이터 심볼들 길이의 절반에 해당한다.
도 50은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 스프레더 (1-bit toggling), 랜더마이저, 랜덤 심볼-오프셋 제너레이터 (심볼 오프셋 제너레이터), 모듈로 오퍼레이터 (modulo operator), 메모리 인덱스 체크 (memory-index check) 블록을 포함할 수 있다. 스프레더 및 랜더 마이저는 상술한 기본 인터리빙 시퀀스 제너레이터에 포함될 수 있으며, 메모리 인덱스 체크 블록은 어드레스 체크 블록으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다
이하 각 블록들의 동작을 설명한다.
스프레더는 전체 15 비트들중에 n-비트 상위 부분을 이용하여 동작할 수 있으며, 룩업 테이블 (look-up table)을 기반으로 하는 멀티플렉서로서로 동작 가능하다. 32K FFT 모드의 경우, 1-비트 멀티 플렉서(또는 토글링)가 될 수 있다.
랜더마이저는 PN (또는 PRBS, Pseudo Random Bit Stream) 제너레이터를 통해 동작되며 인터리빙시 전체 랜덤 효과를 제공할 수 있다. 상술한 바와 같이 32K FFT 모드의 경우, 14-비트를 고려한 PN (또는 PRBS) 제너레이터가 사용될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
심볼 오프셋 제너레이터는 매 OFDM 심볼 페어마다 적용하기 위한 심볼 오프셋을 생성할 수 있다. 도면에 도시된 바와 같이 8K인 경우, 심볼 오프셋은 15비트의 비트 시퀀스를 기반으로 결정될 수 있다. 심볼 오프셋의 값은 OFDM 심볼 페어를 구성하는 두 개의 연속적인 심볼들(two consecutive symbols)에 대응하는 데이터 셀들 대해 동일하다. 구체적인 동작은 상술한 바와 같으므로 생략한다.
모듈로 오퍼레이터는 입력 값이 Ndata 또는 Nmax를 초과하는 경우 동작할 수 있다. 32K FFT 모드의 경우 Nmax의 최대값은 32768이 될 수 있다.
이후, 메모리 인덱스 체크 블록은 현재 생성된 값이 Ndata 또는 Ndata의 최대값(Nmax) 보다 클 경우 모듈로 오퍼레이터에서 출력된 출력 값을 사용하지 않고, 반복적으로 스프레더 및 랜더마이저를 동작시켜 출력 메모리 인덱스 값(또는 인터리빙 어드레스)이 Ndata 또는 Ndata의 최대값(Nmax)을 초과하지 않도록 조절하는 역할을 수행할 수 있다.
도 51은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 14th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
즉, 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
도면 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더 및 (X-k) 비트 랜더마이저를 포함할 수 있다.k 비트 스프레더는 2k 멀티플렉서를 통해 동작되며, 심볼간 스프레딩 성질을 최대화 (또는 코릴레이션 성질을 최소화) 하도록 최적화 설계될 수 있다.
랜더마이저는 N 비트 PN 제너레이터(또는 N 비트 PRBS 제너레이터)를 통해 동작되며 임의성을 제공하도록 설계될 수 있다. 32K FFT 모드의 심볼 오프셋 제너레이터는 0/1/2 비트 스프레더 및 15/14/13 비트 랜덤 제너레이터 (또는 PN 제너레이터)를 포함할 수 있다. 이는 설계자 의도에 따라 변경 가능하다.
도 52는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
상술한 바와 같이 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있다.
구체적인 설명은 상술한 바와 같으므로 생략한다.
이하에서는 32K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다. 32K FFT 모드의 프리퀀시 인터리버의 다른 실시예는 기본 인터리빙 시퀀스의 랜더마이저가 비트 셔플링(bit shuffling)을 더 포함한다는 점에서 차이가 있다.
도 53은 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있으나, 기본 인터리빙 시퀀스 제너레이터에서 비트 셔플링을 수행한다는 점에서 차이가 있다. 비트 셔플링을 제외한 나머지 동작은 상술한 바와 동일하므로 생략한다.
비트 셔플링은 스프레딩 성질 또는 임의성을 최적화하는 기능을 수행하며, Ndata를 고려하여 설계된다. 32K FFT 모드의 경우, 랜더마이저는 14-비트 PN 제너레이터를 사용할 수 있으며, 이는 변경 가능하다.
도 54는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
(a)는 상술한 32K FFT 모드의 비트 셔플링을 나타내며, (b)는 32K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
(a)에 도시된 바와 같이, 32K FFT 모드의 비트 셔플링은 메모리 인덱스 계산시 PN 제너레이터의 레지스터들의 비트를 섞기 위해 사용될 수 있다. (a)의 상단은 비트 셔플링의 동작을 나타내며, 하단은 14비트인 경우, 비트 셔플링의 실시예를 나타낸다.
도면에 도시된 바와 같이 비트 셔플링의 결과, 8K FFT 모드의 프리퀀시 인터리버에서 사용되는 기본 인터리빙 시퀀스는 14비트의 바이너리 워드 시퀀스가 R 또는 R’로 변경될 수 있다. 변경된 바이너리 워드 시퀀스는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용되거나, OFDM 심볼 페어를 구성하는 두 개의 OFDM 심볼 각각에 대응하는 데이터 셀들에 대해 다르게 적용될 수도 있다.
(b)의 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 14th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
(b)의 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
이하에서는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 32K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 OFDM 심볼 페어에 대응하는 데이터 (또는 데이터 셀들)대해 동일한 인터리빙 시퀀스 또는 인터리빙 어드레스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 쓰는 동작 및 읽는 동작은 입력 데이터 셀들에 대해 연속적으로 이루어지며 동시에 수행될 수 있다. 즉, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 짝수 번째 심볼에 대응하는 데이터 셀들을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼에 대응하는 데이터 셀들이 입력되면, 쓰여진 짝수번째 심볼에 대응하는 데이터 셀들을 메모리로부터 선형적으로 (linear) 읽어나가는 동시에 입력된 홀수번째 심볼에 대응하는 데이터 셀들을 메모리에 선형적으로 쓸 수 있다. 이후 메모리에 쓰여진 홀수 번째 심볼에 대응하는 데이터 셀들은 랜덤하게 읽힐 수 있다. 또한, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작하므로, 신호 프레임내의 OFDM 심볼에 대응하는 심볼들의 개수는 항상 짝수가 된다.
본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 사용하여 랜덤 성질을 향상 시켜 다이버시티 성능을 최대화 할 수 있다. 구체적으로 본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 다르게 생성될 수 있다. 따라서 송신단에서 프리퀀시 인터리빙 과정에서 OFDM 심볼 페어의 짝수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 읽혀지고, 홀수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 쓰여지므로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀀시 디인터리버는 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
도 55는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도면의 상단에 도시된 블록은 OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다. 도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
즉, 도면에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀졌음을 나타낸다
도면 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
이하에서는 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 16K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 셀들에 대해 동일한 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 32K FFT 모드의 프리퀀시 인터리버와 마찬가지로, OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 16K FFT 모드의 프리퀀시 인터리버의 동작은 32K FFT 모드의 프리퀀시 인터리버의 동작과 동일하므로 구체적인 설명은 생략한다. 결과적으로, 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
또한 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
이 경우, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
도 56은 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
(a)는 본 발명의 16K FFT 모드의 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용하는 경우의 동작을 나타내는 수학식으로, OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
(b)는 본 발명의 16K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 읽는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
따라서 (a)에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀졌음을 나타낸다.
또한 (b)에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 읽는 과정을 나타낸다.
(a) 및 (b) 도면 각각의 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
이하에서는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들 마다 서로 다른 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
또한, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
도 57은 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도면 상단에 도시된 수학식은 본 발명의 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 읽는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다. 구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
따라서 도면 상단에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 읽는 과정을 나타낸다.
도면 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
도 58은 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도면 상단에 도시된 블록 내의 수학식은 32K FFT 모드 및 16K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼 페어에 대응하는 데이터 셀들에적용하는 경우를 나타낸다.
도면 하단에 도시된 블록내의 수학식은 16K FFT 모드 및 8K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼에 대응하는 데이터 셀들에 적용하는 경우를 나타낸다.
상술한 바와 같이 좌측은 프리퀀시 인터리버의 출력인 인터리빙된 벡터들을 의미하고 오른쪽은 프리퀀시 인터리버의 입력인 인풋 데이터 벡터 (또는 인풋 벡터)를 의미한다.
도 59는 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
32K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 OFDM 심볼 페어에 대하여 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 59에 도시된 32K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 도 59는 도 50, 52, 53에서 설명한 프리퀀시 인터리버의 다른 실시예에 해당한다. 이하 각 블록에 대해 설명한다.
기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 14 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다.
32K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력된 기본 인터리빙 시퀀스을 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋을 생성할 수 있다.
모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 32K의 경우, Nmax 값은 32768이 될 수 있다.
어드레스 체크 블록과 PRBS 콘트롤러는 출력된 15 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록 보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터 (또는 데이터 셀들)의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
도 60은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
16K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 OFDM 심볼 페어 또는 입력 OFDM 심볼에 대응하는 데이터 셀들에 대해 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 60에 도시된 16K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 도 60은 도 43, 45, 46에서 설명한 프리퀀시 인터리버의 다른 실시예에 해당한다. 이하 각 블록에 대해 설명한다.
기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 13 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다. 16K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 테이블이 사용될 수 있으며, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력된 기본 인터리빙 시퀀스을 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋을 생성할 수 있다.
모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 16K의 경우, Nmax 값은 16384가 될 수 있다.
어드레스 체크 블록과 PRBS 콘트롤러는 출력된 14 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터 (데이터 셀들)의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
도 61은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
8K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 심볼에 대하여 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 61에 도시된 8K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 도 61은 도 36, 38, 39에서 설명한 프리퀀시 인터리버의 다른 실시예에 해당한다. 이하 각 블록에 대해 설명한다.
기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 12 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다. 8K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력된 기본 인터리빙 시퀀스을 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋을 생성할 수 있다.
모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 8K의 경우, Nmax 값은 8192가 될 수 있다.
어드레스 체크 블록과 PRBS 콘트롤러는 출력된 13 비트의 Hl(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록 보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
도 62는 본 발명의 일 실시예에 따른 와이어 퍼뮤테이션 테이블을 나타낸 도면이다.
각 테이블의 첫번째 행은 입력된 비트 시퀀스의 비트 포지션을 나타내며, 두번째 및 세번째 행은 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다.
(a)는 32K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 입력 OFDM 심볼 페어를 구성하는 심볼들에 대응하는 데이터 셀들에 대하여 동일하게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다.
(b)는 16K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 입력 OFDM 심볼 페어를 구성하는 심볼들에 대응하는 데이터 셀들에 대해 동일하게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다.
(c)는 16K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 각 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다. 도면에 도시된 바와 같이 두번째 행은 입력 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들의 변경된 비트 포지션을 나타내며, 세번째 행은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들의 변경된 비트 포지션을 나타낸다.
(d)는 8K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 각 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다. 테이블에 대한 설명은 (c)와 동일하므로 생략한다.
각 비트 포지션은 설계자의 의도에 따라 변경가능하다.
도 63은 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터의 동작을 나타낸 수학식이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 각 FFT 모드마다 서로 다른 크기의 비트수를 갖는 바이너리 워드 R’를 생성할 수 있다. 도 63은 이러한 바이너리 워드를 생성하는 과정을 나타내는 수학식이다. 이는 임의의 PRBS로 변경 가능하다. 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 생성된 바이너리 워드 R’에 대해 와이어 퍼뮤테이션을 거쳐 토글링을 수행하여 기본 인터리빙 시퀀스를 출력할 수 있다.
도 64는 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 각 OFDM 심볼 페어에 대해 심볼 오프셋을 생성할 수 있으며, 생성된 심볼 오프셋은 OFDM 심볼 페어를 구성하는 두 개의 심볼들에 대응하는 데이터 셀들에 대해 동일하다. 또한 심볼 오프셋 제너레이터는 FFT 모드마다 특정 값을 갖는 바이너리 워드 Gk를 생성할 수 있다. 이는 임의의 PRBS로 변경 가능하다.
도 65는 본 발명의 일 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
본 발명의 프리퀀시 인터리버는 상술한 기본 인터리빙 시퀀스 및 심볼 오프셋을 이용하여 인터리빙 어드레스 Hl(p)를 생성할 수 있다.
도면의 상단에 도시된 수학식은 인터리빙 어드레스를 생성하는 과정을 나타내며 도면 하단에 도시된 수학식은 심볼 오프셋을 나타낸다. 본 수학식은 설계자의 의도에 따라 변경 가능하다.
이하에서는 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들 마다 서로 다른 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼 마다 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼 마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋의 값은 매 OFDM 심볼 페어에 대응하는 셀들에 대해서는 동일할 수 있다.
결과적으로, 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
도 66은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 66은 도 56에서 설명한 16K FFT 모드의 프리퀀시 인터리버의 동작의 다른 실시예에 해당한다. 본 도면은 본 발명의 16K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 메모리에 랜덤하게 쓰는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼내의 셀 인덱스 p를 의미한다.
도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
또한, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
이하에서는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
본 발명의 8K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 32K FFT 모드의 프리퀀시 인터리버와 마찬가지로, OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서는 쓰는 동작을 수행하기 위하여 인터리빙 시퀀스를 사용할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 읽는 동작을 수행하기 위하여 인터리빙 시퀀스를 사용할 수 있다. 8K FFT 모드의 프리퀀시 인터리버의 동작은 32K FFT 모드의 프리퀀시 인터리버의 동작과 동일하므로 구체적인 설명은 생략한다. 결과적으로, 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 8K가 될 수 있다.
또한 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리에 랜덤하게 쓰는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼 마다 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼 마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어마다 다르게 생성될 수 있다.
이 경우, 수신측에는 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있으며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
도 67은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 67은 도 57에서 설명한 8K FFT 모드의 프리퀀시 인터리버의 동작의 다른 실시예에 해당한다.
(a)는 본 발명의 8K FFT 모드의 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용하는 경우의 동작을 나타내는 수학식으로, OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
(b)는 본 발명의 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 쓰는 동작을 수행하는 경우의 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
도면에 도시된 Xm,l,p는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,l,H(p)는 m번째 프레임의 l번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
따라서 (a)에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀졌음을 나타낸다.
또한 (b)에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 쓰는 과정을 나타낸다.
(a) 및 (b) 도면 각각의 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
도 68은 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
도면에 도시된 블록내의 수학식은 16K FFT 모드 및 8K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼에 대응하는 데이터 셀들에 적용하는 경우를 나타낸다. 상술한 바와 같이 좌측은 프리퀀시 인터리버의 출력인 인터리빙된 벡터들을 의미하고 오른쪽은 프리퀀시 인터리버의 입력인 인풋 데이터 벡터 (또는 인풋 벡터)를 의미한다.
도 69는 본 발명의 일 실시예에 따른 FFT 모드 따른 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
도 69는 상술한 32K, 16K, 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식의 다른 실시예로서, (a)는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이며, (b)는 본 발명의 일 실시예에 따른 16K, 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
(a), (b)에 도시된 수학식에서 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (OFDM 심볼에 대응하는 인터리빙된 데이터 셀들)를 나타내며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들을 나타낸다.
구체적으로, (a)는 본 발명의 32K FFT 모드의 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 (또는 데이터 셀들)대해 동일한 인터리빙 시퀀스 또는 인터리빙 어드레스를 적용하는 경우의 수학식을 나타낸다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 이 경우, 신호 프레임내의 OFDM 심볼에 대응하는 심볼들의 개수는 항상 짝수가 된다.
본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 사용하여 랜덤 성질을 향상 시켜 다이버시티 성능을 최대화 할 수 있다. 구체적으로 본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 다르게 생성될 수 있다.
따라서 송신단에서 프리퀀시 인터리빙 과정에서 OFDM 심볼 페어의 짝수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 읽혀지고, 홀수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 쓰여지므로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀀시 디인터리버는 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
(b)는 본 발명의 16K 및 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K 및 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K 및 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
이 경우, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 각각 32K 및 16K가 될 수 있다.
도 70은 본 발명의 다른 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
도 70은 도 65에서 설명한 인터리빙 어드레스를 나타내는 수학식의 다른 실시예로, 상술한 기본 인터리빙 시퀀스 및 심볼 오프셋을 이용하여 인터리빙 어드레스 Hl(p)를 생성하는 과정을 나타낸다. 본 수학식은 설계자의 의도에 따라 변경이 가능하며, 구체적인 내용은 상술한 바와 같으므로 생략한다.
도 71은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸다.
구체적으로 도 71은 16K 및 8K FFT 모드의 프리퀀시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행하는 경우의 수신측의 프리퀀시 디인터리빙 과정을 나타낸다. 이 경우, 상술한 바와 같이 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있으므로 핑퐁 구조의 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 사용되는 기본 인터리빙 시퀀스는 송신부에서 사용된 것과 동일하다.
이하에서는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송/수신 장치의 신호 프레임의 구조를 설명한다.
도 72는 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조를 나타낸다.
도 72는 도 1 내지 도 29에서 설명한 프레임의 다른 실시예로서, 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조는 부트스트랩(bootstrap), 프리앰블 심볼들 (L1 시그널링) 및 페이로드 데이터 심볼들(또는 데이터 심볼들)을 포함할 수 있다.
도 72에 도시된 부트스트랩은 상술한 프리앰블에 대응할 수 있으며, 도 72에 도시된 프리앰블 심볼들은 상술한 FSS에 대응할 수 있고, 페이로드 데이터 심볼들은 노멀 데이터 심볼들에 대응할 수 있다. 또한 L1 시그널링은 상술한 PLS1, PLS2 시그널링에 대응할 수 있다.
본 발명의 일 실시예에 따른 부트스트랩은 신호 프레임의 앞부분에 삽입될 수 있으며, 방송 신호 수신 장치가 해당 신호 프레임을 검출 할 수 있도록 프리앰블이나 페이로드 데이터에 비해 강건성(robust)을 가지도록 처리될 수 있다. 또한 본 발명의 일 실시예에 따른 부트스트랩은 필수 방송 시스템 정보 및 해당 방송 시스템에 접근하기 위한 필수 정보를 전송할 수 있다. 본 발명의 일 실시예에 따른 부트스트랩은 EAS 웨이크 업 (Emergency Alert System wake-up) 정보, 시스템 정보, 프리앰블 구조 지시 (Preamble structure indicator) 정보 및 추후 확장사용을 위한 정보 등을 포함할 수 있다.
본 발명의 일 실시예에 따른 프리앰블 구조 지시 정보는 프리앰블의 FFT 모드, 프리앰블의 NOA (Number Of Active carrier) 정보 및 프리앰블을 구성하는 OFDM 심볼 개수 등을 포함할 수 있다.
도면에 도시된 바와 같이 본 발명의 일 실시에에 따른 프리앰블 심볼들 및 데이터 심볼들에 대해서는 상술한 프리퀀시 인터리빙 처리가 수행되나 (FI ON), 부트스트랩에 대해서는 프리퀀시 인터리빙이 적용되지 않는다 (FI OFF).
이하에서는 본 발명의 프리앰블 심볼들에 대한 프리퀀시 인터리빙의 실시예를 설명한다.
도 73은 본 발명의 일 실시예에 따른 프리앰블 심볼들의 구조를 나타낸다.
본 발명의 일 실시예에 따른 프리앰블 심볼들은 전송될 L1 시그널링 정보의 비트수에 따라 적어도 하나 이상의 OFDM 심볼로 구성될 수 있다. 프리앰블 심볼들을 통해 전송될 L1 시그널링 정보는 OFDM 심볼의 액티브 캐리어에 매핑된 뒤, 프리퀀시 인터리빙 처리가 될 수 있다. 이 경우, 프리퀀시 인터리버의 입력 데이터는 OFDM 심볼에 대응하는 프리앰블 셀들이 될 수 있다.
프리앰블 심볼들의 파라미터는 데이터 심볼들과 달리 임의의 고정된 값을 가진다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩으로부터 프리앰블에 대한 시그널링 정보를 획득하지 않고도 프리앰블 심볼들을 처리할 수 있으며, 프리앰블 심볼들을 통해 전송되는 L1 시그널링 정보를 빠르게 파악하여 채널 스캔을 포함한 서비스 획득시간을 줄 일 수 있다. 또한, 열악한 채널 환경에서도 FFT/GI 획득 실패 가능성을 최소화 할 수 있으므로 방송 신호 수신 성능을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 프리앰블 심볼들의 파라미터 및 파라미터 사용을 위한 전제 조건은 다음과 같다.
우선, 방송 신호 시스템을 운영에 있어서 유연성 (flexibility)를 향상시키기 위하여 프리앰블 심볼들에는 가장 작은 FFT 모드 (예를 들면 8K FFT 모드)가 적용될 수 있다. 또한, 수신기에서 부트스트랩을 통한 시그널링 없이도 프리앰블 심볼들을 디텍팅하기 위하여 프리앰블 심볼들의 NoA는 고정될 수 있다. 또한 프리앰블 심볼들의 개수는 프리앰블 심볼들의 FFT 모드 및 데이터 심볼들의 FFT 모드간의 관계를 고려하여 결정될 수 있다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우, 프리앰블 심볼들의 개수는 짝수개로 한정된다. 이는, 상술한 프리퀀시 디인터리빙에 있어서 방송 신호 수신 장치가 싱글 메모리를 사용하여 데이터 심볼들을 연속적으로 디인티러빙 하기 위함이다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우, 프리앰블 심볼들의 개수는 한정되지 않는다. 즉, 데이터 심볼들과 관계없이 홀수 또는 짝수개의 프리앰블 심볼들이 사용될 수 있다.
도 74는 본 발명의 일 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
구체적으로 도 74는 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우의 프리앰블 심볼들에 대응하는 프리앰블 셀들에 적용되는 프리퀀시 인터리빙 과정을 나타낸다.
이 경우, 도 73에서 설명한 바와 같이 프리앰블 심볼은 짝수개가 될 수 있다. 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 연속된 두 개의 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 프리앰블 셀들을 하나의 그룹으로 간주하고 프리퀀시 인터리빙을 수행할 수 있다.
도면 하단에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 프리앰블 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수 번째 심볼에 대응하는 프리앰블 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 쓰는 동작 및 읽는 동작은 입력 프리앰블 셀들에 대해 연속적으로 이루어지며 동시에 수행될 수 있다.
즉, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 짝수 번째 심볼 (첫번째 심볼)에 대응하는 프리앰블 셀들을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼 (두번째 심볼)에 대응하는 프리앰블 셀들이 입력되면, 쓰여진 짝수 번째 심볼에 대응하는 프리앰블 셀들을 메모리로부터 선형적으로 (linear) 읽어나가는 동시에 입력된 홀수 번째 심볼에 대응하는 프리앰블 셀들을 메모리에 선형적으로 쓸 수 있다. 이후 메모리에 쓰여진 홀수 번째 심볼에 대응하는 프리앰블 셀들은 랜덤하게 읽힐 수 있다.
결과적으로 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀀시 디인터리버는 싱글 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이는 데이터 심볼들에 대한 프리퀀시 인터리빙과 동일하다.
도 75는 본 발명의 다른 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
구체적으로 도 75는 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우의 프리앰블 심볼들에 대응하는 프리앰블 셀들에 적용되는 프리퀀시 인터리빙 과정을 나타낸다.
이 경우, 프리앰블 심볼은 데이터 심볼과 동일한 파라미터 (FFT/GI/NoA)를 사용하고, 방송 신호 수신 장치는 부트스트랩(프리앰블 구조 지시 정보)으로부터 프리앰블 심볼의 파라미터 정보 및 프리앰블 개수에 대한 정보를 획득한다고 가정한다. 또한, 도 73에서 설명한 바와 같이 프리앰블 심볼은 짝수개 또는 홀수개가 될 수 있다.
도 75는 프리앰블 심볼의 개수가 짝수개인 경우의 프리퀀시 인터리빙 과정을 나타낸다. 따라서 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 연속된 두 개의 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 프리앰블 셀들을 하나의 그룹으로 간주하고 프리퀀시 인터리빙을 수행할 수 있다. 구체적인 동작은 도 74에서 설명한 바와 동일하므로 생략한다.
도 76은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조에서의 시그널링 구조를 나타낸다.
구체적으로 도 76은 본 발명의 일 실시예에 따른 프리퀀시 인터리빙 및 프리퀀시 디인터리빙을 위해 요구되는 부트스트랩, 프리앰블 심볼, 데이터 심볼의 순서로 전달되는 시그널링 정보/컨텐츠 및 전체 동작 매커니즘을 나타낸다. 본 발명의 데이터 심볼들에 적용되는 FFT 모드가 다른 경우, 동일한 FFT 모드로 처리되는 데이터 심볼들의 집합을 파티션 (partition)이라 호칭할 수 있다.
본 발명의 일 실시예에 따른 신호 프레임은 적어도 하나 이상의 파티션을 포함할 수 있으며, 파티션은 서브 프레임 (sub frame)으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
도 76은 데이터 심볼들에 적용되는 FFT 모드가 같거나 다른 경우를 모두 포함하는 신호 프레임의 로지컬 구조를 나타낸다.
본 발명의 일 실시예에 따른 부트스트랩은 상술한 바와 같이 방송 신호 수신 장치가 프리앰블 심볼을 획득하는데 필요한 정보를 전송한다. 구체적으로 본 발명의 일 실시예에 따른 부트스트랩은 프리앰블 심볼의 FFT 모드 정보, 프리앰블 심볼의 NoA, 프리앰블 심볼들의 개수 정보 등을 전송할 수 있다.
본 발명의 일 실시예에 따른 프리앰블 심볼들은 방송 신호 수신 장치가 데이터 심볼들을 디텍팅하기 위해 필요한 정보를 전송할 수 있다. 구체적으로 본 발명의 일 실시예에 따른 프리앰블 심볼들은 파티션의 개수 정보, 파티션별 FFT 모드 정보, 각 파티션에 포함된 데이터 심볼들의 NoA, 각 파티션별 데이터 심볼들의 개수, 각 파티션의 시작 심볼 (또는 셀) 정보, 동일한 FFT 모드가 신호 프레임 내에서 어디에 있는지 (또는 언제 나타나는지)를 지시하는 동일 FFT 지시 정보 (same FFT indicator)등을 포함할 수 있다. 상술한 정보들은 매 신호 프레임마다 다이나믹하게 변경될 수 있다.
도 77은 본 발명의 일 실시예에 따른 신호 프레임의 페이로드 데이터 구조를 나타낸다.
(a)는 페이로드 데이터, 즉, 데이터 심볼들에 동일한 FFT 모드가 적용되는 경우의 페이로드 데이터 구조를 나타내며, (b)는 데이터 심볼들에 다양한 FFT 모드가 적용되는 경우의 페이로드 데이터 구조를 나타낸다.
본 발명에서는 (a)에 도시된 신호 프레임을 싱글 FFT 신호 프레임라고 호칭할 수 있으며, (b)에 도시된 신호 프레임을 믹스드(mixed) FFT 신호 프레임이라고 호칭할 수 있다. 이는 설계자의 의도에 따라 변경가능한 사항이다.
(a)의 경우, 하나의 신호 프레임 내 데이터 심볼들은 동일한 OFDM 심볼 구조를 가지며, 동일한 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등)를 갖는다. 상술한 바와 같이 데이터 심볼들에 대한 파라미터는 프리앰블 심볼들을 통해 전송된다.
본 발명의 일 실시예에 따른 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작하는 경우, 데이터 심볼의 개수는 반드시 짝수로 정의되야 한다. 따라서 프리앰블 심볼의 FFT 모드와 데이터 심볼의 FFT 모드의 관계에 따라 데이터 심볼들의 개수는 다음과 같이 정의 될 수 있다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우, 데이터 심볼들의 개수는 짝수가 되어야 한다.
프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우, 프리앰블 심볼들의 개수와 데이터 심볼들의 개수의 합은 짝수개가 되어야 한다. 결과적으로 프리앰블 심볼들의 개수에 따라 데이터 심볼들의 개수는 짝수 또는 홀수가 될 수 있다.
(b)의 경우, 하나의 신호 프레임 내 데이터 심볼들은 복수의 OFDM 심볼 구조를 가지며, 심볼 구조에 따라 서로 다른 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등)를 갖는다. 믹스드 FFT 프레임 내 동일한 OFDM 구조를 갖는 데이터 심볼들의 집합은 파티션으로 정의 될 수 있으므로 하나의 믹스드 FFT 프레임은 복수개의 파티션들을 포함할 수 있다.
따라서 도면에 도시된 바와 같이 각 파티션에 대해 독립적인 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등) 설정이 가능하며, 프리앰블 심볼들은 각 파티션의 위치, 구조에 관한 정보, 데이터 심볼 개수에 대한 정보 등을 포함할 수 있다. 또한 다양한 FFT 모드의 파티션들은 TDM (Time Division Multiplexing), LDM (Layered Division Multiplexing) 또는 FDM (Frequency Division Multiplexing) 구조의 신호 프레임을 통해 전송될 수 있으며, 각 FFT 모드들의 파티션들은 특정 GI를 갖는 OFDM 심볼들의 세트로 정의될 수 있다.
서로 다른 FFT 모드는 다양한 방송 신호 수신 장치, 예를 들면 모바일용 방송 신호 수신 장치, 고정형 방송 신호 수신 장치 등에 적합한 방송 서비스를 처리하기 위해 정의 될 수 있다. 따라서 FFT 모드별로 타겟 방송 서비스 또는 타겟 방송 신호 수신 장치가 결정되면, 방송 신호 수신 장치는 자신에게 적합한 방송 서비스가 전송되는 구간 (파티션)만 획득하여 처리하면 되므로, 수신기의 절전 (power saving) 효과를 증가시킬 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치의 프리퀀시 디인터리빙은 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우와 다른 경우에 따른 각 파티션의 데이터 심볼 개수와 프리앰블 심볼 개수의 관계에 따라 다음과 같이 동작할 수 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 같은 경우로서, 프리앰블 심볼들의 개수와 각 파티션의 데이터 심볼들의 개수가 모두 짝수인 경우:
방송 신호 수신 장치는 싱글 메모리를 사용하여 (최대값 32K) 프리앰블 심볼들과 데이터 심볼들을 연속적으로 디인터리빙할 수 있다. 특히 방송 신호 수신 장치는 각 파티션별로 FFT 모드가 다른 경우에도 싱글 메모리를 사용하여 디인터리빙을 수행 할 수 있으므로, 효율적인 메모리 운용이 가능하다는 장점이 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 같은 경우로서, 프리앰블 심볼들의 개수는 홀수이고 각 파티션의 데이터 심볼들의 개수는 짝수 또는 홀수인 경우:
이 경우, 방송 신호 수신 장치는 싱글 메모리를 사용하여 서로 다른 FFT 모드에 대응하는 파티션들을 연속적으로 디인터리빙 할 수 없다. 따라서 방송 신호 수신 장치는 더블 메모리를 사용하여 프리앰블 심볼들과 데이터 심볼들을 디인터리빙을 수행하므로 메모리 효율이 떨어질 수 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 다른 경우로서, 프리앰블 심볼들의 개수와 각 파티션의 데이터 심볼들의 개수가 모두 짝수인 경우:
방송 신호 수신 장치는 싱글 메모리를 사용하여 (최대값 32K) 프리앰블 심볼들과 데이터 심볼들을 연속적으로 디인터리빙할 수 있다. 특히 방송 신호 수신 장치는 각 파티션별로 FFT 모드가 다른 경우에도 싱글 메모리를 사용하여 디인터리빙을 수행 할 수 있으므로, 효율적인 메모리 운용이 가능하다는 장점이 있다.
프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 다른 경우로서, 프리앰블 심볼들의 개수는 홀수이고 각 파티션의 데이터 심볼들의 개수는 짝수 또는 홀수인 경우:
이 경우, 방송 신호 수신 장치는 싱글 메모리를 사용하여 서로 다른 FFT 모드에 대응하는 파티션들을 연속적으로 디인터리빙 할 수 없다. 따라서 방송 신호 수신 장치는 더블 메모리를 사용하여 프리앰블 심볼들과 데이터 심볼들을 디인터리빙을 수행하므로 메모리 효율이 떨어질 수 있다.
따라서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 효율적인 프리퀀시 디인터리빙을 수행하기 위해서는, 프리앰블 심볼의 FFT 모드와 첫번째 파티션의 FFT 모드가 동일해야 한다. 또한, 방송 신호 수신 장치가 각 파티션의 FFT 모드가 다른 경우에도 연속적인 프리퀀시 디인터리빙을 수행하기 위해서 각 파티션 내 데이터 심볼들의 개수는 다음과 같은 조건을 가질 수 있다.
프리앰블 심볼들의 개수와 첫번째 파티션내 데이터 심볼들의 개수의 총 합은 짝수여야 한다. 또한 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수이다.
도 78은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
(a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 싱글 FFT 모드 신호 프레임들을 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 싱글 FFT 모드 신호 프레임들을 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
구체적으로 (a)에 도시된 바와 같이 싱글 FFT 모드 신호 프레임의 경우, 하나의 신호 프레임 내 프리앰블 심볼 및 데이터 심볼의 FFT 모드는 동일하며, 각 신호 프레임의 FFT 모드는 다를 수 있다. 본 도면은 첫번째 신호 프레임은 16K FFT 모드, 두번째 신호 프레임은 8K FFT 모드, 세번째 신호 프레임은 16K FFT 모드, 네번째 및 다섯번째 신호 프레임은 32K FFT 모드인 실시예를 나타낸다. 또한, 각 신호 프레임 내의 프리앰블 심볼들의 개수와 프리앰블 심볼들과 인접한 데이터 심볼들의 개수의 합은 짝수이며, 각 신호 프레임은 하나의 파티션을 포함할 수 있다.
각 신호 프레임은 부트스트랩, 적어도 하나 이상의 프리앰블 심볼, 데이터 심볼들을 포함할 수 있다. 부트스트랩 및 프리앰블 심볼을 통해 전송되는 정보는 상술한 바와 동일하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다.
(b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (a)와 같이 수신한 신호 프레임들에 대해 프리퀀시 디인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 및 프리앰블 심볼 내의 정보를 이용하여 프리퀀시 디인터리빙을 수행할 수 있으며, 이 경우 사용되는 최대 수신 메모리의 크기는 32K가 될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 OFDM 심볼에 대응하는 입력 데이터에 대해 읽는 과정 및 쓰는 과정을 동시에 수행할 수 있으며, 싱글 메모리를 사용하여 서로 다른 FFT 모드의 신호 프레임들에 대해 연속적인 프리퀀시 디인터리빙을 수행할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 신호 프레임 0, 16K FFT 모드의 신호 프레임 1 및 8K FFT 모드의 신호 프레임 2들을 연속적으로 수신한 경우, 32K 싱글 메모리를 사용하여 효율적으로 프리퀀시 디인터리빙을 하기 위해 프리퀀시 디인터리버의 입력 포맷을 가상적으로 변경할 수 있다. (b)는 32K FFT 모드의 NoA에 맞춰 각 신호 프레임내의 데이터 심볼들의 위치를 재배치하는 방법을 이용하여 입력 포맷을 변경하는 과정을 나타낸다. 이 경우, 입력 포맷은 설계자의 의도 또는 수신 장치 구현 방법에 따라 변경 가능하다.
따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 서로 다른 FFT 모드의 신호 프레임들의 NoA와 관계없이 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다.
도 79는 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 79는 도 78의 다른 실시예로서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 하나의 FFT 모드 신호 프레임에 대해서만 프리퀀시 디인터리빙을 수행하는 경우를 나타낸다.
(a)는 방송 신호 송신 장치가 연속적으로 입력된 싱글 FFT 모드 신호 프레임들 중 16K FFT 모드 신호 프레임만을 디텍팅하여 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치가 연속적으로 입력된 싱글 FFT 모드 신호 프레임들 중 32K FFT 모드 신호 프레임만을 선택적으로 프리퀀시 디인터리빙하는 과정을 나타낸다.
(a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 16K FFT 모드 신호 프레임만을 선택적으로 디코딩할 수 있다. (a)의 경우, 각 신호 프레임 내의 프리앰블 심볼들의 개수와 프리앰블 심볼들과 인접한 데이터 심볼들의 개수의 합은 짝수이며, 각 신호 프레임은 하나의 파티션을 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼을 통해 전송되는 동일 FFT 지시 정보를 이용하여 동일한 FFT 모드의 신호 프레임들을 디텍팅할 수 있다.
또한 (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 최대 32K 크기의 싱글 메모리를 사용하여 32K FFT 모드 신호 프레임들만을 프리퀀시 디인터리빙 할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 신호 프레임 0, 16K FFT 모드의 신호 프레임 1, 8K FFT 모드의 신호 프레임 2, 32K FFT 모드의 신호 프레임 4를 연속적으로 수신한 경우, 32K FFT 모드의 신호 프레임 0, 4 만을 디텍팅하고 프리퀀시 디인터리빙을 수행할 수 있다.
(b)는 32K FFT 모드 신호 프레임들만을 디텍팅하여 프리퀀시 디인터리버의 입력 포맷을 변경하는 과정을 나타낸다. 따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 32K FFT 모드의 신호 프레임들만을 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다.
도 80은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
(a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 믹스드 FFT 모드 신호 프레임들을 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 믹스드 FFT 모드 신호 프레임들을 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
구체적으로 (a)에 도시된 바와 같이 믹스드 FFT 모드 신호 프레임의 경우, 하나의 신호 프레임 내 프리앰블 심볼 및 첫번째 파티션의 FFT 모드는 동일하며, 프리앰블 심볼의 개수와 프리앰블 심볼들과 인접한 파티션의 데이터 심볼들의 개수의 총합은 짝수가 될 수 있다. 또한, 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수가 될 수 있으며, 믹스드 FFT 모드 신호 프레임 내에는 적어도 두 개 이상의 서로 다른 FFT 모드를 갖는 파티션들이 포함될 수 있다.
본 도면은 첫번째 신호 프레임은 8K, 16K FFT 모드의 파티션들을 포함하고, 두번째 신호 프레임은 8K, 32K FFT 모드의 파티션들을 포함하고, 세번째 신호 프레임은 8K, 16K, 32K FFT 모드의 파티션들을 포함하고, 네번째 신호 프레임은 8K, 16K FFT 모드의 파티션들을 포함하고, 다섯번째 신호 프레임은 8K, 32K FFT 모드의 파티션들을 포함하는 실시예를 나타낸다.
또한 각 신호 프레임은 부트스트랩, 적어도 하나 이상의 프리앰블 심볼, 데이터 심볼들을 포함할 수 있다. 부트스트랩 및 프리앰블 심볼을 통해 전송되는 정보는 상술한 바와 동일하다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다. 특히 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼 내의 각 파티션의 시작 심볼 (또는 셀) 정보 및 파티션별 FFT 모드 정보를 이용하여 하나의 신호 프레임 내의 각 파티션의 위치 및 FFT 모드를 확인할 수 있다.
(b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (a)와 같이 수신한 신호 프레임들에 대해 프리퀀시 디인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 및 프리앰블 심볼 내의 정보를 이용하여 프리퀀시 디인터리빙을 수행할 수 있으며, 이 경우 사용되는 최대 수신 메모리의 크기는 32K가 될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 OFDM 심볼에 대응하는 입력 데이터에 대해 읽는 과정 및 쓰는 과정을 동시에 수행할 수 있으며, 싱글 메모리를 사용하여 하나의 신호 프레임에 포함된 적어도 두 개 이상의 FFT 모드에 대응하는 데이터들을 연속적으로 프리퀀시 디인터리빙할 수 있다.
따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 파티션, 16K FFT 모드의 파티션 및 8K FFT 모드의 파티션들을 포함하는 믹스드 FFT 신호 프레임을 수신한 경우, 32K 싱글 메모리를 사용하여 효율적으로 프리퀀시 디인터리빙을 하기 위해 프리퀀시 디인터리버의 입력 포맷을 가상적으로 변경할 수 있다. (b)는 32K FFT 모드의 NoA에 맞춰 믹스드 FFT 신호 프레임내의 파티션들에 포함된 데이터 심볼들의 위치를 재배치하는 방법을 이용하여 입력 포맷을 변경하는 과정을 나타낸다. 이 경우, 입력 포맷은 설계자의 의도 또는 수신 장치 구현 방법에 따라 변경 가능하다.
따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 하나의 믹스드 FFT 신호 프레임내의 서로 다른 FFT 모드의 파티션들에 대해서도 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있다.
도 81은 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
도 81은 도 80의 다른 실시예로서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 특정 FFT 모드 파티션에 대해서만 프리퀀시 디인터리빙을 수행하는 경우를 나타낸다.
(a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 믹스드 FFT 모드 신호 프레임들에 포함된 특정 FFT 모드 즉, 16K FFT 모드의 파티션들만을 디텍팅하여 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 믹스드 FFT 모드 신호 프레임들에 포함된 32K FFT 모드의 파티션들에 대해 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
(a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 16K FFT 모드의 파티션들만을 선택적으로 디코딩할 수 있다. 하나의 신호 프레임 내 프리앰블 심볼 및 첫번째 파티션의 FFT 모드는 동일하며, 프리앰블 심볼의 개수와 프리앰블 심볼들과 인접한 파티션의 데이터 심볼들의 개수의 총합은 짝수가 될 수 있다. 또한, 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수가 될 수 있으며, 믹스드 FFT 모드 신호 프레임 내에는 적어도 두 개 이상의 서로 다른 FFT 모드를 갖는 파티션들이 포함될 수 있다.
본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다. 특히 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼 내의 각 파티션의 시작 심볼 (또는 셀) 정보 및 파티션별 FFT 모드 정보를 이용하여 현재 신호 프레임 내의 각 파티션의 위치 및 FFT 모드를 확인하고 원하는 FFT 모드의 파티션을 처리할 수 있으며, 동일 FFT 지시 정보를 이용하여 다른 신호 프레임을 통해 전송되는 동일한 FFT 모드의 파티션들을 디텍팅할 수 있다.
(b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 최대 32K 크기의 싱글 메모리를 사용하여 32K FFT 모드 파티션들만을 프리퀀시 디인터리빙 할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K, 16K, 8K FFT 모드의 파티션들을 포함하는 신호 프레임 0, 및 32K FFT 모드의 파티션과 그외 다른 FFT 모드의 파티션들을 포함하는 신호 프레임 1을 연속적으로 수신한 경우, 각 신호 프레임 내에서 32K FFT 모드의 파티션들만을 디텍팅하고 프리퀀시 디인터리빙을 수행할 수 있다.
(b)는 32K FFT 모드 파티션들만을 디텍팅하여 프리퀀시 디인터리버의 입력 포맷을 변경하는 과정을 나타낸다. 따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀀시 디인터리버는 싱글 메모리를 사용하여 32K FFT 모드의 파티션들만을 프리퀀시 디인터리빙을 수행할 수 있다.
도 82는 본 발명의 일 실시예에 따른 방송 신호 송신 방법의 플로우 차트이다.
본 발명의 일 실시예에 따른 방송 신호 송신 장치는 서비스 데이터를 인코딩할 수 있다(S81000).
상술한 바와 같이 각 피지컬 경로는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전송할 수 있다. 본 발명의 일 실시예에 따른 피지컬 경로는 상술한 DP와 동일하며, 호칭은 설계자의 의도에 따라 변경 가능하다. 구체적인 인코딩 방법은 도 1 내지 도 29에서 설명한 바와 같다.
이 경우, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 인코딩된 서비스 데이터를 데이터 심볼들에 매핑하여 적어도 하나 이상의 신호 프레임을 생성할 수 있다(S81100). 구체적인 인코딩 방법은 도 1 내지 도 29에서 설명한 바와 같다.
이후, 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 적어도 하나 이상의 신호 프레임 내의 데이터를 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙할 수 있다(S81200). 구체적인 프레임 생성 방법은 도 30 내지 도 81에서 설명한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅할 수 있다(S81300). 구체적인 내용은 도 1 내지 도 29에서 설명한 바와 같다.
이후 본 발명의 일 실시예에 따른 방송 신호 송신 장치는 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송할 수 있다(S81400). 구체적인 내용은 도 1 및 도 8에서 설명한 바와 같다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
본 발명의 일 실시예들에 따른 모듈, 유닛 또는 블락은 메모리(또는 저장 유닛)에 저장된 연속된 수행과정들을 실행하는 프로세서/하드웨어일 수 있다. 상술한 실시예의 각 단계 또는 방법들은 하드웨어/프로세서들에 의해 수행될 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 본 발명의 실시예들에 따른 장치가 제공하는 프로세서에 의해 읽혀질 수 있다.
발명의 실시를 위한 형태
다양한 실시예가 본 발명을 실시하기 위한 최선의 형태에서 설명되었다.
본 발명은 일련의 방송 신호 제공 분야에서 이용된다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.

Claims (4)

  1. 서비스 데이터를 인코딩하는 단계;
    상기 인코딩된 서비스 데이터를 데이터 심볼들에 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 단계;
    상기 적어도 하나 이상의 신호 프레임 내의 데이터를 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 단계;
    상기 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 단계; 및
    상기 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 단계를 포함하는 방송 신호 송신 방법.
  2. 제 1 항에 있어서,
    32K FFT 모드인 경우, OFDM 심볼 페어에 대응하는 두 개의 연속적인 데이터 심볼들마다 다른 인터리빙 시퀀스가 사용되고,
    8K FFT 모드 또는 16K FFT 모드인 경우, 각 OFDM 심볼에 대응하는 데이터 심볼마다 다른 인터리빙 시퀀스가 사용되는 것을 포함하는 방송 신호 송신 방법.
  3. 서비스 데이터를 인코딩하는 인코더;
    상기 인코딩된 서비스 데이터를 데이터 심볼들에 매핑하여 적어도 하나 이상의 신호 프레임을 생성하는 프레이밍 블록;
    상기 적어도 하나 이상의 신호 프레임 내의 데이터를 인터리빙 시퀀스를 사용하여 프리퀀시 인터리빙하는 프리퀀시 인터리버;
    상기 프리퀀시 인터리빙된 데이터를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 모듈레이팅하는 모듈레이터; 및
    상기 모듈레이팅된 데이터를 포함하는 방송 신호들을 전송하는 전송부를 포함하는 방송 신호 송신 장치.
  4. 제 3 항에 있어서,
    32K FFT 모드인 경우, OFDM 심볼 페어에 대응하는 두 개의 연속적인 데이터 심볼들마다 다른 인터리빙 시퀀스가 사용되고,
    8K FFT 모드 또는 16K FFT 모드인 경우, 각 OFDM 심볼에 대응하는 데이터 심볼마다 다른 인터리빙 시퀀스가 사용되는 것을 포함하는 방송 신호 송신 장치.
KR1020177022171A 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 KR102216250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217003552A KR102257632B1 (ko) 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201562112650P 2015-02-06 2015-02-06
US62/112,650 2015-02-06
US201562120338P 2015-02-24 2015-02-24
US62/120,338 2015-02-24
US201562133482P 2015-03-16 2015-03-16
US62/133,482 2015-03-16
US201562152038P 2015-04-24 2015-04-24
US62/152,038 2015-04-24
PCT/KR2015/009104 WO2016125970A1 (ko) 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003552A Division KR102257632B1 (ko) 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Publications (2)

Publication Number Publication Date
KR20170108034A true KR20170108034A (ko) 2017-09-26
KR102216250B1 KR102216250B1 (ko) 2021-02-24

Family

ID=56564284

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177022172A KR102138534B1 (ko) 2015-02-06 2015-08-25 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR1020217003552A KR102257632B1 (ko) 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR1020177022171A KR102216250B1 (ko) 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020177022172A KR102138534B1 (ko) 2015-02-06 2015-08-25 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR1020217003552A KR102257632B1 (ko) 2015-02-06 2015-08-31 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Country Status (6)

Country Link
US (6) US9794100B2 (ko)
EP (2) EP3255881A4 (ko)
JP (2) JP6487054B2 (ko)
KR (3) KR102138534B1 (ko)
TW (1) TWI687069B (ko)
WO (2) WO2016125968A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6487054B2 (ja) 2015-02-06 2019-03-20 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
WO2016129974A1 (en) 2015-02-13 2016-08-18 Samsung Electronics Co., Ltd. Transmitting apparatus and receiving apparatus and controlling method thereof
KR101777215B1 (ko) 2015-02-13 2017-09-11 삼성전자주식회사 송신 장치, 수신 장치 및 그 제어 방법
KR102065425B1 (ko) 2015-07-16 2020-02-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN107005522B (zh) 2015-07-17 2020-12-22 Lg 电子株式会社 广播信号发送和接收装置和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090045055A (ko) * 2007-10-30 2009-05-07 소니 가부시끼 가이샤 데이터 처리 장치 및 방법

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241385A (en) * 1991-03-11 1993-08-31 Zenith Electronics Corporation Television signal transmission system with carrier offset compensation
US6289000B1 (en) * 2000-05-19 2001-09-11 Intellon Corporation Frame control encoder/decoder for robust OFDM frame transmissions
US7318185B2 (en) * 2001-08-23 2008-01-08 Nortel Networks Limited Method and apparatus for scrambling based peak-to-average power ratio reduction without side information
CN1672349A (zh) * 2002-07-25 2005-09-21 诺基亚有限公司 在使用脉冲整形滤波器的mc－cdma无线电电信系统中改进了性能的设备和方法
DK1529389T3 (en) 2002-08-13 2016-05-30 Nokia Technologies Oy Symbol Interleaving
EP1463255A1 (en) * 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
US8155178B2 (en) * 2007-10-30 2012-04-10 Sony Corporation 16k mode interleaver in a digital video broadcasting (DVB) standard
US7944985B2 (en) * 2006-08-24 2011-05-17 Interdigital Technology Corporation MIMO transmitter and receiver for supporting downlink communication of single channel codewords
US7974254B2 (en) * 2007-10-22 2011-07-05 Nokia Corporation Digital broadcast signaling metadata
ES2562031T3 (es) * 2007-10-30 2016-03-02 Sony Corporation Aparato y método de procesamiento de datos
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US8644406B2 (en) * 2009-01-09 2014-02-04 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
US8559564B2 (en) * 2009-05-21 2013-10-15 Lg Electronics Inc. Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system
US8432961B2 (en) * 2009-06-11 2013-04-30 Lg Electronics Inc. Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system
US20110085487A1 (en) * 2009-10-09 2011-04-14 Lg Electronics Inc. Transmitting system and method of processing digital broadcast signal in transmitting system, receiving system and method of receiving digital boradcast signal in receiving system
US8438449B2 (en) * 2009-11-02 2013-05-07 Lg Electronics Inc. Method and apparatus for transmitting broadcast signal in transmitter
ES2599616T3 (es) 2010-02-08 2017-02-02 Lg Electronics Inc. Aparato de transmisión de señal de difusión, aparato de recepción de señal de difusión y métodos correspondiente
US10027518B2 (en) * 2010-02-12 2018-07-17 Lg Electronics Inc. Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception method
US8964857B2 (en) * 2010-10-20 2015-02-24 Lg Electronics Inc. Receiving system and method for processing digital broadcast signal in the receiving system
KR101801583B1 (ko) * 2010-11-17 2017-11-27 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
WO2012070837A2 (ko) * 2010-11-23 2012-05-31 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
EP3327965B1 (en) * 2011-02-04 2019-09-25 Marvell World Trade Ltd. Control mode phy for wlan
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
US8238318B1 (en) * 2011-08-17 2012-08-07 CBF Networks, Inc. Intelligent backhaul radio
GB2494650B (en) * 2011-09-13 2014-02-19 Samsung Electronics Co Ltd Additional data streams for multi-transmitter wireless systems
KR101788068B1 (ko) * 2013-01-17 2017-10-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
CN105122697B (zh) * 2013-04-15 2019-01-22 Lg电子株式会社 广播信号传输装置、广播信号接收方法、广播信号传输方法和广播信号接收方法
WO2014193160A1 (ko) * 2013-05-28 2014-12-04 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015005604A1 (ko) * 2013-07-08 2015-01-15 엘지전자 주식회사 방송신호 전송방법, 방송신호 수신방법, 방송신호 전송장치, 방송신호 수신장치
KR101781883B1 (ko) * 2013-08-01 2017-09-26 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
EP3033881A4 (en) * 2013-08-14 2017-05-03 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101809966B1 (ko) * 2013-08-14 2017-12-18 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US9565044B2 (en) * 2013-09-27 2017-02-07 Samsung Electronics Co., Ltd. Transmitting apparatus, receiving apparatus, and control methods thereof
US9246635B2 (en) * 2013-11-11 2016-01-26 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9379928B2 (en) * 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9210022B2 (en) * 2013-11-25 2015-12-08 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast, signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3075162A4 (en) * 2013-11-29 2017-07-26 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101860889B1 (ko) * 2013-12-06 2018-05-24 엘지전자 주식회사 방송 신호 송수신 장치 및 방법
EP3078198B1 (en) * 2013-12-06 2019-05-15 LG Electronics Inc. Apparatus and method for sending and receiving broadcast signals
CN105917623B (zh) * 2014-01-08 2019-08-09 Lg电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法
CN106063175B (zh) * 2014-12-08 2020-03-06 Lg电子株式会社 广播信号发送装置、广播信号接收装置、广播信号发送方法以及广播信号接收方法
CA2973073C (en) * 2015-01-05 2020-03-10 Lg Electronics Inc. Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
WO2016125990A1 (ko) * 2015-02-04 2016-08-11 엘지전자(주) 방송 신호 송수신 장치 및 방법
JP6487054B2 (ja) * 2015-02-06 2019-03-20 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
CN107005522B (zh) * 2015-07-17 2020-12-22 Lg 电子株式会社 广播信号发送和接收装置和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090045055A (ko) * 2007-10-30 2009-05-07 소니 가부시끼 가이샤 데이터 처리 장치 및 방법
KR101463624B1 (ko) * 2007-10-30 2014-11-19 소니 주식회사 데이터 처리 장치 및 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DVB Document A160, Digital Video Broadcasting (DVB): Next Generation broadcasting system to Handheld, physical layer specification (DVB-NGH)(2012.11)* *
DVB, Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system(DVB-T2), DVB Document A122, November 2014(2014.11.)* *

Also Published As

Publication number Publication date
JP2018509062A (ja) 2018-03-29
US9787516B2 (en) 2017-10-10
US20160234051A1 (en) 2016-08-11
US20180131552A1 (en) 2018-05-10
US20180076996A1 (en) 2018-03-15
JP2018509817A (ja) 2018-04-05
US20170353339A1 (en) 2017-12-07
KR20210016648A (ko) 2021-02-16
US10158517B2 (en) 2018-12-18
WO2016125970A1 (ko) 2016-08-11
EP3255853A4 (en) 2019-03-06
KR102138534B1 (ko) 2020-08-11
JP6487054B2 (ja) 2019-03-20
US20160234053A1 (en) 2016-08-11
US9917720B2 (en) 2018-03-13
US10044545B2 (en) 2018-08-07
US9667461B2 (en) 2017-05-30
US9794100B2 (en) 2017-10-17
KR102257632B1 (ko) 2021-05-28
TWI687069B (zh) 2020-03-01
KR20170108035A (ko) 2017-09-26
KR102216250B1 (ko) 2021-02-24
WO2016125968A1 (ko) 2016-08-11
EP3255881A4 (en) 2019-03-06
US20170222854A1 (en) 2017-08-03
EP3255881A1 (en) 2017-12-13
EP3255853A1 (en) 2017-12-13
TW201630371A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
KR101875665B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR101901943B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR101890629B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR102096405B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR101929782B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR101853052B1 (ko) 방송 신호 송수신 장치 및 방법
KR20160102500A (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR20170042606A (ko) 방송 신호 송수신 장치 및 방법
KR20170044147A (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10158517B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101891116B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR20170118782A (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR20180042835A (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant