KR20170105284A - Power Module - Google Patents

Power Module Download PDF

Info

Publication number
KR20170105284A
KR20170105284A KR1020160028298A KR20160028298A KR20170105284A KR 20170105284 A KR20170105284 A KR 20170105284A KR 1020160028298 A KR1020160028298 A KR 1020160028298A KR 20160028298 A KR20160028298 A KR 20160028298A KR 20170105284 A KR20170105284 A KR 20170105284A
Authority
KR
South Korea
Prior art keywords
current
transistor
diode
terminal
lead frame
Prior art date
Application number
KR1020160028298A
Other languages
Korean (ko)
Other versions
KR101856933B1 (en
Inventor
강수빈
김영석
노현우
홍경국
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020160028298A priority Critical patent/KR101856933B1/en
Publication of KR20170105284A publication Critical patent/KR20170105284A/en
Application granted granted Critical
Publication of KR101856933B1 publication Critical patent/KR101856933B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

A power module comprises: at least one transistor element in the shape of a flat plate; at least one diode element disposed to be faced with the at least one transistor element and having the shape of a flat plate; at least one spacer disposed between the at least one transistor element and the at least one diode element; a lower substrate supporting the at least one transistor element; and an upper substrate supporting the at least one diode element. Accordingly, the present invention increases the size of the power module and reduces costs.

Description

전력 모듈{Power Module}Power Module {Power Module}

게시된 발명은 전력 모듈에 관한 것으로써, 더욱 상세하게는 적어도 하나의 반도체 스위치 소자와 적어도 하나의 반도체 정류 소자를 포함하는 전력 모듈에 관한 발명이다.The disclosed invention relates to a power module, and more particularly, to a power module including at least one semiconductor switching element and at least one semiconductor rectifying element.

일반적으로 전자 장치는 저전압이 인가되어 소전류를 제어하는 저전력 소자와 고전압이 인가되어 대전류를 제어하는 전력 소자를 포함할 수 있다.Generally, an electronic device may include a low-power device for applying a low voltage to control a small current and a power device for controlling a large current to which a high voltage is applied.

저전력 소자에는 수 볼트(Voltage)의 전압이 인가되고, 마이크로 암페어(micro-Ampere, uA) 또는 밀리 암페어(milli-Ampere)의 전류가 흐를 수 있다. 예를 들어, 마이크로프로세서에는 대략 5.0[V] 또는 대략 3.3[V]의 전압이 인가되고, 마이크로 암페어(micro-Ampere, uA) 또는 밀리 암페어(milli-Ampere)의 전류가 흐를 수 있다.A voltage of several volts is applied to the low power device, and a current of micro amperes (uA) or milli-amps (ami) can flow. For example, a voltage of approximately 5.0 [V] or approximately 3.3 [V] is applied to the microprocessor, and a current of micro-Ampere, uA or milli-Ampere can flow.

반면, 전력 소자로써 인버터(inverter)에는 수십 내지 수백 볼트의 전압이 인가되며, 수 내지 수십 암페어의 전류가 흐를 수 있다. 예를 들어, 가정에서 사용하는 가전기기는 220[V]의 전압이 인가되며, 수 암페어의 전류가 흐를 수 있다. 다른 예로, 차량의 경우 차량용 배터리는 대략 12[V]의 전압을 출력하며, 차량 내부의 전자 장치에는 12[V]의 전압이 인가될 수 있다.On the other hand, as a power device, a voltage of tens to hundreds of volts is applied to an inverter, and a current of several to several tens of amperes can flow. For example, home appliances used at home are supplied with a voltage of 220 [V], and a current of several amperes can flow. As another example, in the case of a vehicle, a vehicle battery outputs a voltage of approximately 12 [V], and a voltage of 12 [V] may be applied to an electronic device inside the vehicle.

이처럼, 전력 소자에는 저전력 소자에 비하여 높은 전압이 인가되고 많은 전류가 흐르게 되므로 전력 소자는 저전력 소자와 다른 구조를 갖게 된다. 예를 들어, 전력 소자는 저전력 소자에 비하여 크기가 크고, 열 방출을 위한 특별한 히트 싱크(heat sink) 등의 방열 기구물을 포함할 수 있다.As described above, since a high voltage is applied to a power device compared to a low power device and a large amount of current flows, the power device has a different structure from the low power device. For example, a power device is larger in size than a low-power device and may include a heat dissipation device such as a special heat sink for heat dissipation.

이러한, 방열 기구물 등에 의하여 전력 소자를 포함하는 전력 모듈의 크기가 더욱 증가하고, 전력 소자의 단가가 상승한다.Such a heat dissipating device or the like further increases the size of the power module including the power device and increases the unit price of the power device.

이에, 게시된 발명의 일 측면은 전력 모듈의 크기 및 단가를 감소시킬 수 있는 전력 모듈을 제공하고자 한다.Accordingly, one aspect of the present invention provides a power module capable of reducing a size and a unit price of a power module.

게시된 발명의 일 측면에 따른 전력 모듈은 평평한 판 형상의 적어도 하나의 트랜지스터 소자; 상기 적어도 하나의 트랜지스터 소자와 마주보게 배치되며, 평평한 판 형상의 적어도 하나의 다이오드 소자; 상기 적어도 하나의 트랜지스터 소자와 상기 적어도 하나의 다이오드 소자 사이에 배치되는 적어도 하나의 스페이서; 상기 적어도 하나의 트랜지스터 소자를 지지하는 하부 기판; 및 상기 적어도 하나의 다이오드 소자를 지지하는 상부 기판을 포함할 수 있다.According to an aspect of the present invention, a power module includes: at least one transistor element in the form of a flat plate; At least one diode element disposed opposite the at least one transistor element and in the form of a flat plate; At least one spacer disposed between the at least one transistor element and the at least one diode element; A lower substrate supporting the at least one transistor element; And an upper substrate supporting the at least one diode element.

실시 형태에 따라 상기 적어도 하나의 트랜지스터 각각은 전류가 유입되는 전류 유입 단자; 상기 전류가 유출되는 전류 유출 단자; 상기 전류 유입 단자 및 상기 전류 유출 단자를 통한 전류의 유입 및 유출을 제어하는 전류 제어 단자를 포함할 수 있다.According to an embodiment, each of the at least one transistor includes a current input terminal through which a current flows; A current outlet terminal through which the current flows; And a current control terminal for controlling the inflow and outflow of current through the current input terminal and the current output terminal.

실시 형태에 따라 상기 적어도 하나의 다이오드 소자 각각은 전류가 유입되는 전류 유입 단자; 및 상기 전류가 유출되는 전류 유출 단자를 포함할 수 있다.According to an embodiment, each of the at least one diode element includes a current input terminal into which current flows; And a current outlet terminal through which the current flows.

실시 형태에 따라 상기 전력 모듈은 상기 적어도 하나의 다이오드 소자의 전류 유출 단자 및 상기 적어도 하나의 트랜지스터 소자의 전류 유입 단자와 각각 연결되는 적어도 하나의 제1 리드 프레임; 상기 적어도 하나의 다이오드 소자의 전류 유입 단자 및 상기 적어도 하나의 트랜지스터 소자의 전류 유출 단자와 각각 연결되는 적어도 하나의 제2 리드 프레임; 상기 적어도 하나의 트랜지스터 소자의 전류 제어 단자 각각과 연결되는 적어도 하나의 제3 리드 프레임을 더 포함할 수 있다.According to an embodiment, the power module includes at least one first lead frame connected to a current outflow terminal of the at least one diode element and a current incoming terminal of the at least one transistor element, respectively; At least one second lead frame connected to a current input terminal of the at least one diode element and a current output terminal of the at least one transistor element, respectively; And at least one third lead frame connected to each of the current control terminals of the at least one transistor element.

실시 형태에 따라 상기 적어도 하나의 스페이서 각각은 상기 적어도 하나의 다이오드 소자의 전류 유출 단자 및 상기 적어도 하나의 트랜지스터의 전류 유입 단자와 연결될 수 있다.According to an embodiment, each of the at least one spacer may be connected to a current outlet terminal of the at least one diode element and a current inlet terminal of the at least one transistor.

실시 형태에 따라 상기 적어도 하나의 제1 리드 프레임 각각은 상기 적어도 하나의 스페이서를 통하여 상기 적어도 하나의 다이오드 소자의 전류 유출 단자 및 상기 적어도 하나의 트랜지스터의 전류 유입 단자와 연결될 수 있다.According to an embodiment, each of the at least one first lead frame may be connected to the current outlet terminal of the at least one diode element and the current inlet terminal of the at least one transistor through the at least one spacer.

실시 형태에 따라 상기 적어도 하나의 제3 리드 프레임 각각은 상기 적어도 하나의 트랜지스터 소자의 전류 제어 단자로부터 상기 제3 리드 프레임으로 연장되는 와이어를 통하여 상기 적어도 하나의 트랜지스터 소자의 전류 제어 단자와 연결될 수 있다.According to an embodiment, each of the at least one third leadframe may be connected to a current control terminal of the at least one transistor element through a wire extending from the current control terminal of the at least one transistor element to the third leadframe .

실시 형태에 따라 상기 상부 기판은 상기 적어도 하나의 다이오드의 전류 유입 단자와 각각 연결되는 적어도 하나의 상부 전도성 플레이트를 포함하고, 상기 적어도 하나의 제2 리드 프레임 각각은 상기 적어도 하나의 상부 전도성 플레이트를 통하여 상기 적어도 하나의 다이오드 소자의 전류 유입 단자와 연결될 수 있다.According to an embodiment, the upper substrate comprises at least one upper conductive plate connected to a current inlet terminal of the at least one diode, and each of the at least one second lead frame is connected to the at least one upper conductive plate And may be connected to a current input terminal of the at least one diode element.

실시 형태에 따라 상기 하부 기판은 상기 적어도 하나의 트랜지스터의 전류 유출 단자와 각각 연결되는 적어도 하나의 하부 전도성 플레이트를 포함하고, 상기 적어도 하나의 제2 리드 프레임 각각은 상기 적어도 하나의 하부 전도성 플레이트를 통하여 상기 적어도 하나의 트랜지스터 소자의 전류 유출 단자와 연결될 수 있다.According to an embodiment, the lower substrate comprises at least one lower conductive plate each connected to a current outlet terminal of the at least one transistor, and each of the at least one second lead frame is connected to the at least one lower conductive plate And may be connected to a current output terminal of the at least one transistor element.

게시된 발명의 다른 일 측면에 따른 전력 모듈은 평평한 판 형상의 제1 및 제2 트랜지스터 소자; 상기 제1 및 제2 트랜지스터 소자 각각과 마주보게 배치되며, 평평한 판 형상의 제1 및 제2 다이오드 소자; 상기 제1 및 제2 트랜지스터 소자 각각과 상기 제1 및 제2 다이오드 소자 각각 사이에 배치되는 제1 및 제2 스페이서; 상기 제1 및 제2 트랜지스터 소자를 지지하는 하부 기판; 및 상기 제1 및 제2 다이오드 소자를 지지하는 상부 기판을 포함할 수 있다.According to another aspect of the present invention, there is provided a power module comprising: first and second transistor elements in the form of flat plates; First and second diode elements arranged to face the first and second transistor elements, respectively; First and second spacers disposed between each of the first and second transistor elements and the first and second diode elements, respectively; A lower substrate supporting the first and second transistor elements; And an upper substrate supporting the first and second diode elements.

실시 형태에 따라 상기 제1 및 제2 트랜지스터 소자 각각은 전류가 유입되는 전류 유입 단자; 상기 전류가 유출되는 전류 유출 단자; 상기 전류 유입 단자 및 상기 전류 유출 단자를 통한 전류의 유입 및 유출을 제어하는 전류 제어 단자를 포함할 수 있다.According to an embodiment, each of the first and second transistor elements includes a current input terminal through which current flows; A current outlet terminal through which the current flows; And a current control terminal for controlling the inflow and outflow of current through the current input terminal and the current output terminal.

실시 형태에 따라 상기 제1 및 제2 다이오드 소자 각각은 전류가 유입되는 전류 유입 단자; 및 상기 전류가 유출되는 전류 유출 단자를 포함할 수 있다.According to an embodiment, each of the first and second diode elements includes a current input terminal through which a current flows; And a current outlet terminal through which the current flows.

실시 형태에 따라 상기 전력 모듈은 상기 제1 다이오드 소자의 전류 유출 단자 및 제1 트랜지스터 소자의 전류 유입 단자와 연결되는 제1 리드 프레임; 상기 제2 다이오드 소자의 전류 유입 단자 및 제2 트랜지스터 소자의 전류 유출 단자와 연결되는 제2 리드 프레임; 상기 제1 트랜지스터 소자의 전류 제어 단자와 연결되는 제3 리드 프레임; 상기 제2 트랜지스터 소자의 전류 제어 단자와 연결되는 제4 리드 프레임; 및 상기 제1 다이오드 소자의 전류 유입 단자, 제1 트랜지스터 소자의 전류 유출 단자, 상기 제2 다이오드 소자의 전류 유출 단자 및 제2 트랜지스터 소자의 전류 유입 단자와 연결되는 제5 리드 프레임을 더 포함할 수 있다.According to an embodiment, the power module includes a first lead frame connected to a current outflow terminal of the first diode element and a current incoming terminal of the first transistor element; A second lead frame connected to a current input terminal of the second diode element and a current output terminal of the second transistor element; A third lead frame connected to a current control terminal of the first transistor element; A fourth lead frame connected to a current control terminal of the second transistor element; And a fifth lead frame connected to a current input terminal of the first diode element, a current output terminal of the first transistor element, a current output terminal of the second diode element, and a current input terminal of the second transistor element have.

실시 형태에 따라 상기 제1스페이서는 상기 제1 다이오드 소자의 전류 유출 단자 및 제1 트랜지스터 소자의 전류 유입 단자와 연결되고, 상기 제2 스페이서는 상기 제2 다이오드 소자의 전류 유출 단자, 제2 트랜지스터 소자의 전류 유입 단자, 제1 다이오드 소자의 전류 유입 단자 및 제2 트랜지스터 소자의 전류 유출 단자와 연결될 수 있다.According to an embodiment, the first spacer is connected to the current output terminal of the first diode element and the current input terminal of the first transistor element, and the second spacer is connected to the current output terminal of the second diode element, A current input terminal of the first diode element, and a current output terminal of the second transistor element.

실시 형태에 따라 상기 상부 기판은 상기 제1 다이오드 소자의 전류 유입 단자와 연결되는 제1 상부 플레이트와 상기 제2 다이오드 소자의 전류 유입 단자와 연결되는 제2 상부 플레이트를 포함하고, 상기 하부 기판은 상기 제1 트랜지스터 소자의 전류 유출 단자와 연결되는 제1 하부 플레이트와 상기 제2 트랜지스터 소자의 전류 유출 단자와 연결되는 제2 하부 플레이트를 포함할 수 있다.According to an embodiment, the upper substrate includes a first upper plate connected to a current input terminal of the first diode element and a second upper plate connected to a current input terminal of the second diode element, A first lower plate connected to the current output terminal of the first transistor element, and a second lower plate connected to the current output terminal of the second transistor element.

실시 형태에 따라 상기 제1 리드 프레임은 상기 제1 스페이서를 통하여 제1 다이오드 소자의 전류 유출 단자 및 제1 트랜지스터 소자의 전류 유입 단자와 연결될 수 있다.The first lead frame may be connected to the current output terminal of the first diode element and the current input terminal of the first transistor element through the first spacer according to the embodiment.

실시 형태에 따라 상기 제2 리드 프레임은 상기 제2 상부 플레이트를 통하여 상기 제2 다이오드 소자의 전류 유입 단자와 연결되고, 상기 제2 하부 플레이트를 통하여 상기 제2 다이오드 소자의 전류 유출 단자와 연결될 수 있다.According to an embodiment, the second lead frame may be connected to the current inlet terminal of the second diode element through the second top plate and to the current outlet terminal of the second diode element through the second bottom plate .

실시 형태에 따라 상기 제3 리드 프레임은 상기 제1 트랜지스터 소자의 전류 제어 단자로부터 상기 제3 리드 프레임으로 연장되는 제1 와이어를 통하여 상기 제1 트랜지스터 소자의 전류 제어 단자와 연결될 수 있다.According to an embodiment, the third lead frame may be connected to the current control terminal of the first transistor element through a first wire extending from the current control terminal of the first transistor element to the third lead frame.

실시 형태에 따라 상기 제4 리드 프레임은 상기 제2 트랜지스터 소자의 전류 제어 단자로부터 상기 제4 리드 프레임으로 연장되는 제2 와이어를 통하여 상기 제2 트랜지스터 소자의 전류 제어 단자와 연결될 수 있다.According to an embodiment, the fourth lead frame may be connected to the current control terminal of the second transistor element through a second wire extending from the current control terminal of the second transistor element to the fourth lead frame.

실시 형태에 따라 상기 제5 리드 프레임은 상기 제1 상부 플레이트를 통하여 상기 제1 다이오드 소자의 전류 유입 단자와 연결되고, 상기 제1 하부 플레이트를 통하여 상기 제1 다이오드 소자의 전류 유출 단자와 연결되고, 상기 제2 스페이서를 통하여 제2 다이오드 소자의 전류 유출 단자 및 제2 트랜지스터 소자의 전류 유입 단자와 연결될 수 있다.The fifth lead frame may be connected to a current input terminal of the first diode element through the first top plate and to a current output terminal of the first diode element through the first lower plate, And the second spacer may be connected to the current output terminal of the second diode element and the current input terminal of the second transistor element.

게시된 발명의 일 측면에 따르면, 전력 모듈의 크기 및 단가를 감소시킬 수 있다.According to an aspect of the disclosed invention, the size and unit cost of the power module can be reduced.

도 1a 및 도 1b는 일 실시예에 의한 전력 모듈의 회로도를 도시한다.
도 2는 일 실시예에 의한 전력 모듈의 외관을 도시한다.
도 3은 일 실시예에 의한 전력 모듈의 상부와 하부를 분리 도시한다.
도 4는 도 2에 도시된 A-A'의 단면을 도시한다.
도 5는 도 2에 도시된 B-B'의 단면을 도시한다.
도 6은 도 2에 도시된 C-C'의 단면을 도시한다.
도 7은 도 2에 도시된 D-D'의 단면을 도시한다.
도 8, 도 9 및 도 10은 일 실시예에 의한 전력 모듈의 제조 과정을 도시한다.
도 11은 다른 일 실시예에 의한 전력 모듈의 상부와 하부를 분리 도시한다.
도 12는 다른 일 실시예에 의한 전력 모듈의 단면을 도시한다.Figures 1A and 1B show a circuit diagram of a power module according to one embodiment.
2 shows an appearance of a power module according to one embodiment.
FIG. 3 is a top view and a bottom view of a power module according to an embodiment.
Fig. 4 shows a cross section of A-A 'shown in Fig.
Fig. 5 shows a cross section of B-B 'shown in Fig.
6 shows a cross section of C-C 'shown in Fig.
FIG. 7 shows a cross section of D-D 'shown in FIG. 2. FIG.
8, 9 and 10 illustrate a process of manufacturing a power module according to an embodiment.
11 is a top view and a bottom view of a power module according to another embodiment.
12 shows a cross section of a power module according to another embodiment.

본 명세서에 기재된 실시예와 도면에 도시된 구성은 게시된 발명의 바람직한 일 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시예와 도면을 대체할 수 있는 다양한 변형 예들이 있을 수 있다.The embodiments described herein and the configurations shown in the drawings are only examples of preferred embodiments of the present invention, and various modifications may be made at the time of filing of the present application to replace the embodiments and drawings of the present specification .

본 명세서에서 사용한 용어는 실시예를 설명하기 위해 사용된 것으로, 게시된 발명을 제한 및/또는 한정하려는 의도가 아니다. The terminology used herein is for the purpose of describing embodiments only and is not intended to limit and / or to limit the published invention.

예를 들어, 본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.For example, the phrase "a" or "an" in this specification may include a plurality of terms, unless the context clearly dictates otherwise.

또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합이 존재함을 표현하고자 하는 것이며, 하나 또는 그 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합의 추가적인 존재 또는 부가 가능성을 배제하지 않는다.It is also to be understood that the terms " comprises "or" having "are intended to indicate that there are features, numbers, steps, operations, elements, But do not preclude the presence or addition of a number, a step, an operation, an element, a component, or a combination thereof.

또한, "제1", "제2" 등과 같이 서수를 포함하는 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위하여 사용되며, 상기 하나의 구성요소들을 한정하지 않는다.Also, terms including ordinal numbers such as " first ", "second ", and the like are used to distinguish one element from another, and do not limit the one element.

또한, "~부", "~기", "~블록", "~부재", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어, 상기 용어들은 FPGA (field-programmable gate array)/ ASIC (application specific integrated circuit) 등 적어도 하나의 하드웨어, 메모리에 저장된 적어도 하나의 소프트웨어 또는 프로세서에 의하여 처리되는 적어도 하나의 프로세스를 의미할 수 있다.In addition, terms such as "to part "," to ", "to block "," to absent ", "module ", and the like may denote a unit for processing at least one function or operation. For example, the terms may refer to at least one hardware, such as a field-programmable gate array (FPGA) / application specific integrated circuit (ASIC), at least one software stored in memory, have.

이하에서는 첨부한 도면을 참조하여 게시된 발명의 일 실시예가 상세하게 설명된다. 첨부된 도면에서 제시된 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구성요소를 나타낼 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numbers or designations in the accompanying drawings may denote parts or components performing substantially the same function.

전력 소자는 고전압이 인가되거나 대전류가 흐를 수 있는 전기 소자를 의미한다. 전력 소자의 대표적인 예로, 전력 금속-산화막-반도체 전계 효과 트랜지스터(Power Metal-Oxide-Semiconductor Field Effect Transistor, Power MOSFET), 접합 전계 효과 트랜지스터(Junction Field Effect Transistor, JFET), 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT), 양극성 접합 트랜지스터(Bipolar Junction Transistor, BJT), 사이리스터(Thyristor) 등이 있다. 이 중에 IGBT는 전력 트랜지스터로서 가장 널리 이용되고 있다.A power device means an electric device to which a high voltage is applied or a large current can flow. Typical examples of the power device include a power metal-oxide-semiconductor field effect transistor (MOSFET), a junction field effect transistor (JFET), an insulated gate bipolar transistor Bipolar Transistors (IGBTs), Bipolar Junction Transistors (BJTs), and Thyristors. Among these, IGBTs are most widely used as power transistors.

전력 소자는 크기, 방열 등으로 인하여 1개 또는 수개의 전력 트랜지스터를 일체화한 전력 모듈이 널리 이용되고 있다. 예를 들어, 하나의 전력 트랜지스터와 하나의 전력 다이오드가 일체화된 전력 모듈 또는 2개의 전력 트랜지스터와 2개의 전력 다이오드가 일체화된 전력 모듈이 널리 이용되고 있다.Power modules are widely used because of their size, heat dissipation, etc., and power modules integrated with one or several power transistors. For example, a power module in which one power transistor and one power diode are integrated or a power module in which two power transistors and two power diodes are integrated is widely used.

이하에서는 전력 모듈에 관한 2개의 전력 트랜지스터와 2개의 전력 다이오드가 일체화된 전력 모듈을 예시하여 설명하나, 전력 모듈이 이에 한정되는 것은 아니다.Hereinafter, a power module in which two power transistors related to a power module and two power diodes are integrated will be described as an example, but the power module is not limited thereto.

도 1a 및 도 1b는 일 실시예에 의한 전력 모듈의 회로도를 도시한다.Figures 1A and 1B show a circuit diagram of a power module according to one embodiment.

도 1a에 도시된 바와 같이, 전력 모듈(100)은 제1 트랜지스터(111), 제1 트랜지스터(111)와 병렬로 연결되는 제1 다이오드(121), 제1 트랜지스터(111)와 직렬로 연결되는 제2 트랜지스터(112) 및 제2 트랜지스터(112)와 병렬로 연결되는 제2 다이오드(122)를 포함할 수 있다.1A, the power module 100 includes a first transistor 111, a first diode 121 connected in parallel with the first transistor 111, and a first transistor 111 connected in series with the first transistor 111 And a second diode 122 connected in parallel with the second transistor 112 and the second transistor 112.

또한, 전력 모듈(100)에는 제1 트랜지스터(111)를 제어하는 제1 제어 신호가 입력되는 제1 입력 단자(103), 제2 트랜지스터(112)를 제어하는 제2 제어 신호가 입력되는 제2 입력 단자(104), 직류 전력이 입력되거나 출력되는 제1 직류 단자(101)와 제2 직류 단자(102) 및 교류 전력이 출력되거나 입력되는 교류 단자(105)가 마련될 수 있다.The power module 100 further includes a first input terminal 103 to which a first control signal for controlling the first transistor 111 is input and a second input terminal 103 to which a second control signal for controlling the second transistor 112 is input. An input terminal 104, a first DC terminal 101 and a second DC terminal 102 through which DC power is input or output, and an AC terminal 105 through which AC power is output or input.

제1 트랜지스터(111) 및 제2 트랜지스터(112)는 IGBT을 채용할 수 있다. N 채널 IGBT의 경우 게이트에 인가되는 전압에 따라 콜렉터로부터 이미터로의 전류가 도통되거나 차단되고, P 채널 IGBT의 경우 게이트에 인가되는 전압에 따라 이미터로부터 콜렉터로의 전류가 도통되거나 차단된다. 제1 트랜지스터(111) 및 제2 트랜지스터(112)가 IGBT에 한정되는 것은 아니다. 예를 들어, 제1 트랜지스터(111) 및 제2 트랜지스터(112)는 MOSFET 또는 BJT을 채용할 수 있다.The first transistor 111 and the second transistor 112 may employ an IGBT. In the case of the N-channel IGBT, the current from the collector to the emitter is turned on or off according to the voltage applied to the gate. In the case of the P-channel IGBT, the current from the emitter to the collector is turned on or off according to the voltage applied to the gate. The first transistor 111 and the second transistor 112 are not limited to the IGBT. For example, the first transistor 111 and the second transistor 112 may employ a MOSFET or a BJT.

다만, 이해를 돕기 위하여 제1 트랜지스터(111) 및 제2 트랜지스터(112)는 P 채널 IGBT인 것으로 가정할 수 있다.For the sake of understanding, it is assumed that the first transistor 111 and the second transistor 112 are P-channel IGBTs.

제1 트랜지스터(111)가 IGBT로 구현되는 경우, 제1 트랜지스터(111)는 제1 게이트(G1), 제1 이미터(E1) 및 제1 콜렉터(Co1)를 포함할 수 있으며, 제1 트랜지스터(111)는 제1 게이트(G1)와 제1 콜렉터(Co1) 사이에 인가되는 전압에 따라 제1 이미터(E1)와 제1 콜렉터(Co1) 사이의 전류를 제어할 수 있다. 예를 들어, 제1 게이트(G1)와 제1 콜렉터(Co1) 사이에 인가되는 전압이 미리 정해진 문턱 전압보다 작으면, 제1 트랜지스터(111)는 제1 이미터(E1)로부터 제1 콜렉터(Co1)로의 전류를 차단한다. 또한, 제1 게이트(G1)와 제1 콜렉터(Co1) 사이에 인가되는 전압이 미리 정해진 문턱 전압보다 크면, 제1 트랜지스터(111)는 제1 이미터(E1)로부터 제1 콜렉터(Co1)로의 전류를 통과시킨다.When the first transistor 111 is implemented as an IGBT, the first transistor 111 may include a first gate G1, a first emitter E1 and a first collector Co1, The transistor 111 can control the current between the first emitter E1 and the first collector Co1 according to the voltage applied between the first gate G1 and the first collector Co1. For example, when the voltage applied between the first gate G1 and the first collector Co1 is smaller than a predetermined threshold voltage, the first transistor 111 is turned off from the first emitter E1 to the first collector Co1). When the voltage applied between the first gate G1 and the first collector Co1 is larger than a predetermined threshold voltage, the first transistor 111 is turned off from the first emitter E1 to the first collector Co1 Current is passed.

또한, 제1 트랜지스터(111)의 제1 이미터(E1)는 전자 모듈(100)의 제1 직류 단자(101)와 연결될 수 있고, 제1 콜렉터(Co1)는 전자 모듈(100)의 교류 단자(105)와 연결될 수 있다. 그 결과, 제1 트랜지스터(111)는 제1 게이트(G1)와 제1 콜렉터(Co1) 사이에 인가되는 전압에 따라 제1 직류 단자(101)로부터 교류 단자(105)로의 전류를 제어할 수 있다.The first emitter E1 of the first transistor 111 may be connected to the first DC terminal 101 of the electronic module 100 and the first collector Co1 may be connected to the AC terminal 100 of the electronic module 100. [ (Not shown). As a result, the first transistor 111 can control the current from the first DC terminal 101 to the AC terminal 105 in accordance with the voltage applied between the first gate G1 and the first collector Co1 .

제2 트랜지스터(112)가 IGBT로 구현되는 경우, 제1 트랜지스터(111)는 제1 게이트(G1), 제1 이미터(E1) 및 제1 콜렉터(Co1)을 포함할 수 있으며, 제2 트랜지스터(112)는 제2 게이트(G2)와 제2 콜렉터(Co2) 사이에 인가되는 전압에 따라 제2 이미터(E2)와 제1 콜렉터(Co2) 사이의 전류를 제어할 수 있다.When the second transistor 112 is implemented as an IGBT, the first transistor 111 may include a first gate G1, a first emitter E1 and a first collector Co1, The transistor 112 can control the current between the second emitter E2 and the first collector Co2 according to the voltage applied between the second gate G2 and the second collector Co2.

제2 트랜지스터(112)의 제2 이미터(E2)는 전자 모듈(100)의 교류 단자(105)와 연결될 수 있고, 제2 콜렉터(Co2)는 전자 모듈(100)의 제2 직류 단자(102)와 연결될 수 있다. 그 결과, 제2 트랜지스터(112)는 제2 게이트(G2)와 제2 콜렉터(Co2) 사이에 인가되는 전압에 따라 교류 단자(105)로부터 제2 직류 단자(102)로의 전류를 제어할 수 있다.The second emitter E2 of the second transistor 112 may be coupled to the AC terminal 105 of the electronic module 100 and the second collector Co2 may be coupled to the second DC terminal 102 of the electronic module 100 ). As a result, the second transistor 112 can control the current from the AC terminal 105 to the second DC terminal 102 according to the voltage applied between the second gate G2 and the second collector Co2 .

또한, 제2 트랜지스터(112)는 제1 트랜지스터(111)와 직렬로 연결된다. 구체적으로, 제2 트랜지스터(112)의 제2 이미터(E2)는 제1 트랜지스터(111)의 제1 콜렉터(Co1)와 연결될 수 있다.Also, the second transistor 112 is connected in series with the first transistor 111. Specifically, the second emitter E2 of the second transistor 112 may be coupled to the first collector Co1 of the first transistor 111. [

제1 다이오드(121) 및 제2 다이오드(122)는 애노드로부터 캐소드로의 전류는 도통시키고, 캐소드로부터 애노드로의 전류는 차단한다. 이러한 제1 다이오드(121) 및 제2 다이오드(122)는 PN 다이오드, PIN 다이오드, 쇼트키 다이오드(Schottky diode) 등을 채용할 수 있다.The first diode 121 and the second diode 122 conduct current from the anode to the cathode and shut off the current from the cathode to the anode. The first diode 121 and the second diode 122 may adopt a PN diode, a PIN diode, a Schottky diode, or the like.

제1 다이오드(121)는 제1 애노드(A1)와 제1 캐소드(Ca1)를 포함할 수 있으며, 제1 애노드(A1)로부터 제1 캐소드(Ca1)로의 전류를 통과시키고, 제2 캐소드(Ca1)로부터 제1 애노드(A1)로의 전류를 차단한다.The first diode 121 may include a first anode A1 and a first cathode Ca1 to pass a current from the first anode A1 to the first cathode Ca1, ) To the first anode (A1).

또한, 제1 다이오드(121)는 제1 트랜지스터(111)와 병렬로 연결될 수 있다. 구체적으로, 제1 다이오드(121)의 제1 애노드(A1)는 제1 트랜지스터(111)의 제1 콜렉터(Co1)와 연결되고, 제1 캐소드(Ca1)는 제1 이미터(E1)와 연결될 수 있다. 그 결과, 제1 다이오드(121)는 제1 직류 단자(101)로부터 교류 단자(105)로의 전류를 차단하고, 교류 단자(105)로부터 제1 직류 단자(101)로의 전류를 통과시킬 수 있다.Also, the first diode 121 may be connected in parallel with the first transistor 111. Specifically, the first anode A1 of the first diode 121 is connected to the first collector Co1 of the first transistor 111, and the first cathode Ca1 is connected to the first emitter E1 . As a result, the first diode 121 can cut off the current from the first DC terminal 101 to the AC terminal 105, and can pass the current from the AC terminal 105 to the first DC terminal 101.

제2 다이오드(122)는 제2 애노드(A2)와 제2 캐소드(Ca2)를 포함할 수 있으며, 제2 애노드(A2)로부터 제2 캐소드(Ca2)로의 전류를 통과시키고, 제2 캐소드(Ca2)로부터 제2 애노드(A2)로의 전류를 차단한다.The second diode 122 may include a second anode A2 and a second cathode Ca2 to pass a current from the second anode A2 to the second cathode Ca2, ) To the second anode (A2).

또한, 제2 다이오드(122)는 제2 트랜지스터(112)와 병렬로 연결될 수 있다. 구체적으로, 제2 다이오드(122)의 제2 애노드(A2)는 제2 트랜지스터(112)의 제2 콜렉터(Co2)와 연결되고, 제2 캐소드(Ca2)는 제2 이미터(E2)와 연결될 수 있다. 그 결과, 제2 다이오드(122)는 교류 단자(105)로부터 제2 직류 단자(102)로의 전류를 차단하고, 제2 직류 단자(102)로부터 교류 단자(105)로의 전류를 통과시킬 수 있다.In addition, the second diode 122 may be connected in parallel with the second transistor 112. Specifically, the second anode A2 of the second diode 122 is connected to the second collector Co2 of the second transistor 112, and the second cathode Ca2 is connected to the second emitter E2 . As a result, the second diode 122 can interrupt the current from the AC terminal 105 to the second DC terminal 102, and can pass the current from the second DC terminal 102 to the AC terminal 105.

종래의 전력 모듈은 도 1a에 도시된 회로도를 기초로 제1 트랜지스터, 제1 다이오드, 제2 트랜지스터와 제2 다이오드를 배치하였다. 예를 들어, 종래에는 제1 트랜지스터가 구현된 반도체 소자와 제1 다이오드가 구현된 반도체 소자가 하나의 기판 상에 배치되었고, 제1 트랜지스터의 이미터와 제1 다이오드의 캐소드가 연결되고, 제1 트랜지스터의 콜렉터와 제1 다이오드의 애노드가 연결되었다. 또한, 제2 트랜지스터가 구현된 반도체 소자와 제2 다이오드가 구현된 반도체 소자가 하나의 기판 상에 배치되었고, 제2 트랜지스터의 이미터와 제2 다이오드의 캐소드가 연결되고, 제2 트랜지스터의 콜렉터와 제2 다이오드의 애노드가 연결되었다.A conventional power module has a first transistor, a first diode, a second transistor and a second diode arranged based on the circuit diagram shown in FIG. 1A. For example, conventionally, a semiconductor element in which a first transistor is implemented and a semiconductor element in which a first diode are implemented are disposed on one substrate, the emitter of the first transistor and the cathode of the first diode are connected, The collector of the transistor and the anode of the first diode are connected. In addition, the semiconductor element in which the second transistor is implemented and the semiconductor element in which the second diode are implemented are disposed on one substrate, the emitter of the second transistor and the cathode of the second diode are connected, and the collector of the second transistor The anode of the second diode was connected.

이로 인하여, 종래의 전력 모듈의 면적은 제1 트랜지스터가 구현된 반도체 소자의 면적, 제1 다이오드가 구현된 반도체 소자의 면적, 제2 트랜지스터가 구현된 반도체 소자의 면적 및 제2 다이오드가 구현된 반도체 소자의 면적을 합한 면적보다 넓었다.Therefore, the area of the conventional power module is determined by the area of the semiconductor element in which the first transistor is implemented, the area of the semiconductor element in which the first diode is implemented, the area of the semiconductor element in which the second transistor is implemented, And the area of the device was larger than the sum of the areas.

일 실시예에 의한 전력 모듈(100)은 제1 트랜지스터(111)가 구현된 반도체 소자와 제1 다이오드(121)가 구현된 반도체 소자를 중첩하여 배치하고, 제2 트랜지스터(112)가 구현된 반도체 소자와 제2 다이오드(122)가 구현된 반도체 소자를 중첩하여 배치할 수 있다.The power module 100 according to one embodiment includes a semiconductor device in which the first transistor 111 is implemented and a semiconductor device in which the first diode 121 is implemented, And the semiconductor element in which the second diode 122 is implemented can be arranged in a superimposed manner.

도 1a에 도시된 전력 모듈(100)의 회로도는 도 1b에 도시된 바와 같이 도시할 수 있다.The circuit diagram of the power module 100 shown in FIG. 1A can be shown as shown in FIG. 1B.

도 1b에 도시된 바와 같이, 제1 트랜지스터(111)와 제1 다이오드(121)는 일렬로 배치될 수 있다. 구체적으로, 제1 트랜지스터(111)의 제1 이미터(E1)와 제1 다이오드(121)의 제1 캐소드(Ca1)가 서로 대면하도록 배치될 수 있으며, 제1 트랜지스터(111)의 제1 콜렉터(Co1)와 제1 다이오드(121)의 제1 애노드(A1)는 별도의 라인을 통하여 연결될 수 있다.As shown in FIG. 1B, the first transistor 111 and the first diode 121 may be arranged in a line. Specifically, the first emitter E1 of the first transistor 111 and the first cathode Ca1 of the first diode 121 may be arranged to face each other, and the first collector 111 of the first transistor 111, (Co1) and the first anode (A1) of the first diode (121) may be connected through separate lines.

또한, 제2 트랜지스터(112)와 제2 다이오드(122)는 일렬로 배치될 수 있다. 구체적으로, 제2 트랜지스터(112)의 제1 이미터(E2)와 제2 다이오드(122)의 제2 캐소드(Ca2)가 서로 대면하도록 배치될 수 있으며, 제2 트랜지스터(112)의 제2 콜렉터(Co2)와 제2 다이오드(122)의 제2 애노드(A2)는 별도의 라인을 통하여 연결될 수 있다.In addition, the second transistor 112 and the second diode 122 may be arranged in a line. Specifically, the first emitter E2 of the second transistor 112 and the second cathode Ca2 of the second diode 122 may be arranged to face each other, and the second collector 112 of the second transistor 112 (Co2) and the second anode (A2) of the second diode (122) may be connected through separate lines.

도 1b에 도시된 회로도를 기초로, 제1 트랜지스터(111)가 구현된 반도체 소자와 제1 다이오드(121)가 구현된 반도체 소자가 중첩되어 배치되고, 제2 트랜지스터(112)가 구현된 반도체 소자와 제2 다이오드(122)가 구현된 반도체 소자가 중첩되어 배치될 수 있다.The semiconductor device in which the first transistor 111 is implemented and the semiconductor device in which the first diode 121 is implemented are overlapped and arranged on the basis of the circuit diagram shown in FIG. And the semiconductor element in which the second diode 122 is implemented.

이하에서는 제1 트랜지스터와 제1 다이오드가 중첩되어 배치되고 제2 트랜지스터와 제2 다이오드가 중첩되어 배치된 전력 모듈이 설명된다.Hereinafter, a power module in which a first transistor and a first diode are overlapped with each other, and a second transistor and a second diode are overlapped are described.

도 2는 일 실시예에 의한 전력 모듈의 외관을 도시하고, 도 3은 일 실시예에 의한 전력 모듈의 상부와 하부를 분리 도시한다. 도 4는 도 2에 도시된 A-A'의 단면을 도시하고, 도 5는 도 2에 도시된 B-B'의 단면을 도시한다. 또한, 도 6은 도 2에 도시된 C-C'의 단면을 도시하고, 도 7은 도 2에 도시된 D-D'의 단면을 도시한다.FIG. 2 illustrates an external view of a power module according to an embodiment, and FIG. 3 illustrates a top view and a bottom view of the power module according to an exemplary embodiment. Fig. 4 shows a cross section taken along the line A-A 'shown in Fig. 2, and Fig. 5 shows a cross section taken along the line B-B' shown in Fig. 6 shows a cross section taken along the line C-C 'shown in FIG. 2, and FIG. 7 shows a cross section taken along the line D-D' shown in FIG.

도 2 내지 도 7을 참조하면, 전력 모듈(200)은 복수의 반도체 소자(211, 212, 221, 222)와 복수의 리드 프레임(201, 202, 203, 204, 205)를 포함할 수 있다. 구체적으로, 전력 모듈(200)은 제1 트랜지스터(111)가 구현된 제1 트랜지스터 소자(211), 제1 다이오드(121)가 구현된 제1 다이오드 소자(221), 제2 트랜지스터(112)가 구현된 제2 트랜지스터 소자(212) 및 제2 다이오드(122)가 구현된 제2 다이오드 소자(222), 제1 직류 단자(101)가 구현된 제5 리드 프레임(205), 제2 직류 단자(102)가 구현된 제2 리드 프레임(202), 제1 입력 단자(103)가 구현된 제3 리드 프레임(203), 제2 입력 단자(104)가 구현된 제4 리드 프레임(204) 및 교류 단자(105)가 구현된 제1 리드 프레임(201)을 포함할 수 있다.2 to 7, the power module 200 may include a plurality of semiconductor elements 211, 212, 221 and 222 and a plurality of lead frames 201, 202, 203, 204 and 205. Specifically, the power module 200 includes a first transistor element 211 having a first transistor 111 implemented therein, a first diode element 221 having a first diode 121 implemented therein, a second transistor 112, A second diode element 222 in which the implemented second transistor element 212 and the second diode 122 are implemented, a fifth lead frame 205 in which the first DC terminal 101 is implemented, A third lead frame 203 in which the first input terminal 103 is implemented, a fourth lead frame 204 in which the second input terminal 104 is implemented, And may include a first lead frame 201 in which a terminal 105 is implemented.

또한, 전력 모듈(200)은 복수의 구조물을 더 포함할 수 있다. 구체적으로, 전력 모듈(200)은 제1 트랜지스터 소자(211)의 게이트와 제1 입력 단자(203)를 연결하는 제1 와이어(203a), 제2 트랜지스터 소자(212)의 게이트와 제2 입력 단자(204)를 연결하는 제2 와이어(204a), 제1 와이어(203a)와 제2 와이어(204a)를 설치하기 위한 공간을 확보하는 제1 및 제2 스페이서(251, 252), 복수의 소자(211, 221, 212, 222)를 고정하는 제1 및 하부 기판(230, 240)을 포함할 수 있다.In addition, the power module 200 may further include a plurality of structures. Specifically, the power module 200 includes a first wire 203a connecting the gate of the first transistor element 211 and the first input terminal 203, a gate of the second transistor element 212, The first and second spacers 251 and 252 for securing a space for installing the first wire 203a and the second wire 204a; The first and second substrates 230 and 240 may be fixed to the first and second substrates 211 and 221, respectively.

이하에서는 전력 모듈(200)의 구조에 대한 이해를 돕기 위하여 전력 모듈(200)을 상부(200a)과 하부(200b)로 구분하여 설명한, 전력 모듈(200)이 상부(200a)과 하부(200b)로 분리될 수 있는 것은 아니다.Hereinafter, the power module 200 is divided into an upper part 200a and a lower part 200b to help understand the structure of the power module 200. The power module 200 is divided into an upper part 200a and a lower part 200b, It is not possible to separate them.

전력 모듈(200)의 상부(200a)에는 도 3의 (a)에 도시된 바와 같이 상부 기판(230), 제1 다이오드 소자(221), 제2 다이오드 소자(222), 제2 상부 리드 프레임(202a)와 제1 상부 리드 프레임(201a)이 마련될 수 있다.3 (a), an upper substrate 230, a first diode device 221, a second diode device 222, and a second upper lead frame (not shown) are formed on the upper portion 200a of the power module 200, 202a and a first upper lead frame 201a.

상부 기판(230)은 인쇄 회로 기판(Printed Circuit Board, PCB)를 채용할 수 있으며, 상부 패턴 층(231), 상부 절연 층(233), 상부 전도 층(232)을 포함할 수 있다.The upper substrate 230 may include a printed circuit board (PCB), and may include an upper pattern layer 231, an upper insulating layer 233, and an upper conductive layer 232.

상부 패턴 층(231)은 제1 및 제2 다이오드 소자(221, 222)와 리드 프레임(205a, 202a) 사이를 전기적으로 연결하고, 반도체 소자(211, 212, 221, 222)에 의하여 발생된 열을 외부로 방출할 수 있다.The upper pattern layer 231 electrically connects between the first and second diode elements 221 and 222 and the lead frames 205a and 202a and is electrically connected to the heat generated by the semiconductor elements 211, To the outside.

구체적으로, 상부 패턴 층(231)은 제1 다이오드 소자(221)와 제1 상부 리드 프레임(201a)이 부착되는 제1 상부 플레이트(231a), 제2 다이오드 소자(222)와 제2 상부 리드 프레임(202a)이 부착되는 제2 상부 플레이트(231b)를 포함할 수 있다.Specifically, the upper pattern layer 231 includes a first upper plate 231a to which the first diode element 221 and the first upper lead frame 201a are attached, a second diode element 222, And a second upper plate 231b to which the first upper plate 202a is attached.

또한, 제1 및 제2 상부 플레이트(231a, 231b)는 전기 전도율이 높고, 열을 방출하기 위하여 열 전도율이 높은 물질로 구성될 수 있다. 예를 들어, 제1 및 제2 상부 플레이트(231a, 231b)는 구리(Cu) 또는 알루미늄(Al) 등의 금속으로 구성될 수 있다.In addition, the first and second top plates 231a and 231b may be formed of a material having a high electrical conductivity and a high thermal conductivity to emit heat. For example, the first and second upper plates 231a and 231b may be formed of a metal such as copper (Cu) or aluminum (Al).

상부 절연 층(233)은 상부 패턴 층(231)을 상부 전도 층(232) 및 외부로부터 절연시킬 수 있으며, 반도체 소자(211, 212, 221, 222)에 의하여 발생된 열을 외부로 방출할 수 있다.The upper insulating layer 233 can isolate the upper pattern layer 231 from the upper conductive layer 232 and the outside and can discharge the heat generated by the semiconductor elements 211, 212, 221, have.

이러한 상부 절연 층(232)은 전기 전도율이 낮고, 열 전도율이 높은 물질로 구성될 수 있다. 예를 들어, 상부 절연 층(232)은 질화 알루미늄(AlN) 등의 세라믹 재료로 구성될 수 있다.The upper insulating layer 232 may be formed of a material having a low electrical conductivity and a high thermal conductivity. For example, the upper insulating layer 232 may be composed of a ceramic material such as aluminum nitride (AlN).

상부 전도 층(232)는 전기적으로 접지될 수 있으며, 반도체 소자(211, 212, 221, 222)에 의하여 발생된 열을 외부로 방출할 수 있다.The upper conductive layer 232 may be electrically grounded and may discharge heat generated by the semiconductor elements 211, 212, 221, and 222 to the outside.

이러한 상부 전도 층(232)은 전기 전도율이 높고, 열 전도율이 높은 물질로 구성될 수 있다. 예를 들어, 상부 전도 층(232)은 구리(Cu) 또는 알루미늄(Al) 등의 금속으로 구성될 수 있다.The upper conductive layer 232 may be formed of a material having a high electrical conductivity and a high thermal conductivity. For example, the upper conductive layer 232 may be composed of a metal such as copper (Cu) or aluminum (Al).

제1 다이오드 소자(221)는 반도체 소자로써 제1 다이오드(121)를 구현할 수 있다. 다시 말해, 제1 다이오드 소자(221) 내부에는 제1 다이오드(121)가 형성될 수 있다.The first diode element 221 may implement a first diode 121 as a semiconductor element. In other words, the first diode 121 may be formed in the first diode element 221.

제1 다이오드 소자(221)는 도 3의 (a)에 도시된 바와 같이 2개의 면이 형성된 판의 형상을 가질 수 있으며, 일면(도면을 기준으로 상면)에는 제1 캐소드(Ca1)가 형성되고, 다른 일면(도면을 기준으로 하면)에는 제1 애노드(A1)가 형성될 수 있다.The first diode element 221 may have a shape of a plate having two surfaces as shown in FIG. 3 (a). A first cathode Ca1 is formed on one surface (upper surface in the drawing) , And the first anode A1 may be formed on the other surface (based on the drawing).

또한, 제1 다이오드 소자(221)는 전도성 접착제(미도시)를 통하여 제1 상부 플레이트(231a)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제1 다이오드 소자(221)는 제1 상부 플레이트(231a)와 전기적으로 연결될 수 있다.In addition, the first diode element 221 may be attached to the first upper plate 231a through a conductive adhesive (not shown). Since the conductive adhesive has electrical conductivity, the first diode element 221 can be electrically connected to the first upper plate 231a.

특히, 제1 다이오드 소자(221)의 제1 애노드(A1)가 제1 상부 플레이트(231a)와 접촉될 수 있다.In particular, the first anode A1 of the first diode element 221 may be in contact with the first upper plate 231a.

제2 다이오드 소자(222)는 반도체 소자로써 제2 다이오드(122)를 구현할 수 있다. 다시 말해, 제2 다이오드 소자(222) 내부에는 제2 다이오드(122)가 형성될 수 있다.The second diode element 222 may implement the second diode 122 as a semiconductor element. In other words, a second diode 122 may be formed in the second diode element 222.

제2 다이오드 소자(222)는 도 3의 (a)에 도시된 바와 같이 2개의 면이 형성된 판의 형상을 가질 수 있으며, 일면(도면을 기준으로 상면)에는 제2 캐소드(Ca2)가 형성되고, 다른 일면(도면을 기준으로 하면)에는 제2 애노드(A2)가 형성될 수 있다.The second diode element 222 may have a shape of a plate having two surfaces as shown in FIG. 3 (a), and a second cathode Ca2 is formed on one surface (upper surface with reference to the drawing) , And the second anode (A2) may be formed on the other surface (based on the drawing).

또한, 제2 다이오드 소자(224)는 도 3의 (a)에 도시된 바와 같이, 전도성 접착제(미도시)를 통하여 제2 상부 플레이트(231b)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제2 다이오드 소자(222)는 제2 상부 플레이트(231b)와 전기적으로 연결될 수 있다.In addition, the second diode element 224 may be attached to the second upper plate 231b through a conductive adhesive (not shown), as shown in FIG. 3 (a). Since the conductive adhesive has electric conductivity, the second diode element 222 can be electrically connected to the second upper plate 231b.

특히, 제2 다이오드 소자(222)의 제2 애노드(A2)가 제2 상부 플레이트(231b)와 접촉될 수 있다.In particular, the second anode A2 of the second diode element 222 may be in contact with the second top plate 231b.

제1 상부 리드 프레임(201a)은 교류 단자(105)를 구현하며, 전도성 접착제(미도시)를 통하여 제1 상부 플레이트(231a)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제1 상부 리드 프레임(201a)은 제1 상부 플레이트(231a)와 전기적으로 연결될 수 있다.The first upper lead frame 201a implements the AC terminal 105 and may be attached to the first upper plate 231a through a conductive adhesive (not shown). Since the conductive adhesive has electrical conductivity, the first upper lead frame 201a can be electrically connected to the first upper plate 231a.

그 결과, 제1 상부 리드 프레임(201a)은 제1 상부 플레이트(231a)를 통하여 제1 다이오드 소자(221)의 제1 애노드(A1)와 전기적으로 연결될 수 있다. 다시 말해, 교류 단자(105)는 제1 다이오드(121)의 제1 애노드(A1)와 전기적으로 연결될 수 있다.As a result, the first upper lead frame 201a can be electrically connected to the first anode A1 of the first diode element 221 through the first upper plate 231a. In other words, the AC terminal 105 can be electrically connected to the first anode A1 of the first diode 121.

제2 상부 리드 프레임(202a)은 제2 직류 단자(102)를 구현하며, 전도성 접착제(미도시)를 통하여 제2 상부 플레이트(231b)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제2 상부 리드 프레임(202a)은 제2 상부 플레이트(231b)와 전기적으로 연결될 수 있다.The second upper lead frame 202a implements the second DC terminal 102 and may be attached to the second upper plate 231b through a conductive adhesive (not shown). Since the conductive adhesive has electric conductivity, the second upper lead frame 202a can be electrically connected to the second upper plate 231b.

그 결과, 제2 상부 리드 프레임(202a)은 제2 상부 플레이트(231b)를 통하여 제2 다이오드 소자(222)의 제2 애노드(A2)와 전기적으로 연결될 수 있다. 이에 의하여, 제2 직류 단자(102)는 제2 다이오드(122)의 제2 애노드(A2)와 전기적으로 연결될 수 있다.As a result, the second upper lead frame 202a may be electrically connected to the second anode A2 of the second diode element 222 through the second upper plate 231b. Accordingly, the second DC terminal 102 can be electrically connected to the second anode A2 of the second diode 122. [

전력 모듈(200)의 하부(200b)에는 도 3의 (b)에 도시된 바와 같이 하부 기판(240), 제1 트랜지스터 소자(211), 제2 트랜지스터 소자(212), 제1 스페이서(251), 제2 스페이서(252), 제5 리드 프레임(205), 제2 하부 리드 프레임(202b), 제3 리드 프레임(203), 제4 리드 프레임(204)와 제1 하부 리드 프레임(201b)이 마련될 수 있다.The lower substrate 200 includes a lower substrate 240, a first transistor element 211, a second transistor element 212, a first spacer 251, The second lead frame 205, the second lower lead frame 202b, the third lead frame 203, the fourth lead frame 204 and the first lower lead frame 201b .

하부 기판(240)은 하부 패턴 층(241), 하부 절연 층(243), 하부 전도 층(242)을 포함할 수 있다.The lower substrate 240 may include a lower pattern layer 241, a lower insulating layer 243, and a lower conductive layer 242.

하부 패턴 층(241)은 제1 및 제2 트랜지스터 소자(211, 212)와 리드 프레임(201, 205b, 202b) 사이를 전기적으로 연결하고, 반도체 소자(211, 212, 221, 222)에 의하여 발생된 열을 외부로 방출할 수 있다.The lower pattern layer 241 electrically connects the first and second transistor elements 211 and 212 to the lead frames 201 and 205b and 202b and is electrically connected to the first and second transistor elements 211 and 212 by the semiconductor elements 211, The heat can be released to the outside.

구체적으로, 하부 패턴 층(241)은 제1 트랜지스터 소자(211)와 제1 하부 리드 프레임(201b)이 부착되는 제1 하부 플레이트(241a)와 제2 트랜지스터 소자(212)와 제2 하부 리드 프레임(202b)이 부착되는 제2 하부 플레이트(241b), 제3 리드 프레임(203)이 부착되는 제3 하부 플레이트(241c), 제4 리드 프레임(204)이 부착되는 제4 하부 플레이트(241d) 및 제5 리드 프레임(205)이 부착되는 제5 하부 플레이트(241e)를 포함할 수 있다.The lower pattern layer 241 includes a first lower plate 241a and a second transistor element 212 to which the first transistor element 211 and the first lower lead frame 201b are attached, A third lower plate 241c to which the third lead frame 203 is attached, a fourth lower plate 241d to which the fourth lead frame 204 is attached, and a second lower plate 241b to which the second lead frame 202b is attached, And a fifth lower plate 241e to which a fifth lead frame 205 is attached.

또한, 제1, 제2, 제3, 제4 및 제5 하부 플레이트(241a, 241b, 241c, 241d, 241e)는 전기 전도율이 높고, 열을 방출하기 위하여 열 전도율이 높은 물질로 구성될 수 있다. 예를 들어, 제1, 제2, 제3, 제4 및 제5 하부 플레이트(241a, 241b, 241c, 241d, 241e)는 구리(Cu) 또는 알루미늄(Al) 등의 금속으로 구성될 수 있다.Also, the first, second, third, fourth and fifth lower plates 241a, 241b, 241c, 241d and 241e may be made of a material having a high electrical conductivity and a high thermal conductivity to emit heat . For example, the first, second, third, fourth and fifth lower plates 241a, 241b, 241c, 241d and 241e may be made of metal such as copper (Cu) or aluminum (Al)

하부 절연 층(243)은 하부 패턴 층(241)을 하부 전도 층(242) 및 외부로부터 절연시킬 수 있으며, 반도체 소자(211, 212, 221, 222)에 의하여 발생된 열을 외부로 방출할 수 있다.The lower insulating layer 243 can isolate the lower pattern layer 241 from the lower conductive layer 242 and the outside and can discharge heat generated by the semiconductor elements 211, 212, 221, have.

이러한 하부 절연 층(242)은 전기 전도율이 낮고, 열 전도율이 높은 물질로 구성될 수 있다. 예를 들어, 하부 절연 층(242)은 질화 알루미늄(AlN) 등의 세라믹 재료로 구성될 수 있다.The lower insulating layer 242 may be made of a material having a low electrical conductivity and a high thermal conductivity. For example, the lower insulating layer 242 may be made of a ceramic material such as aluminum nitride (AlN).

하부 전도 층(242)는 전기적으로 접지될 수 있으며, 반도체 소자(211, 212, 221, 222)에 의하여 발생된 열을 외부로 방출할 수 있다.The lower conductive layer 242 may be electrically grounded and may discharge heat generated by the semiconductor elements 211, 212, 221, and 222 to the outside.

이러한 하부 전도 층(242)은 전기 전도율이 높고, 열 전도율이 높은 물질로 구성될 수 있다. 예를 들어, 하부 전도 층(242)은 구리(Cu) 또는 알루미늄(Al) 등의 금속으로 구성될 수 있다.The lower conductive layer 242 may be made of a material having a high electrical conductivity and a high thermal conductivity. For example, the lower conductive layer 242 may be composed of a metal such as copper (Cu) or aluminum (Al).

제1 트랜지스터 소자(211)는 반도체 소자로써 제1 트랜지스터(111)를 구현할 수 있다. 다시 말해, 제1 트랜지스터 소자(211) 내부에는 제1 트랜지스터(111)가 형성될 수 있다.The first transistor element 211 may implement the first transistor 111 as a semiconductor element. In other words, the first transistor 111 may be formed in the first transistor element 211.

제1 트랜지스터 소자(211)는 도 3의 (b)에 도시된 바와 같이 2개의 면이 형성된 판의 형상을 가질 수 있으며, 일면(도면을 기준으로 상면)에는 제1 이미터(E1)와 제1 게이트(G1)가 형성되고, 다른 일면(도면을 기준으로 하면)에는 제1 콜렉터(Co1)가 형성될 수 있다.The first transistor element 211 may have the shape of a plate having two surfaces as shown in FIG. 3 (b), and the first transistor E1 and the second transistor E2 may be formed on one surface One gate G1 may be formed, and the first collector Co1 may be formed on the other surface (reference to the drawing).

또한, 제1 트랜지스터 소자(211)는 전도성 접착제(미도시)를 통하여 제1 하부 플레이트(231a)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제1 트랜지스터 소자(211)는 제1 하부 플레이트(231a)와 전기적으로 연결될 수 있다.In addition, the first transistor element 211 may be attached to the first lower plate 231a through a conductive adhesive (not shown). Since the conductive adhesive has electrical conductivity, the first transistor element 211 can be electrically connected to the first lower plate 231a.

특히, 제1 트랜지스터 소자(211)의 제1 콜렉터(Co1)가 제1 하부 플레이트(241a)와 접촉될 수 있다.In particular, the first collector Co1 of the first transistor element 211 may be in contact with the first lower plate 241a.

제2 트랜지스터 소자(212)는 반도체 소자로써 제2 트랜지스터(112)를 구현할 수 있다. 다시 말해, 제2 트랜지스터 소자(212) 내부에는 제2 트랜지스터(112)가 형성될 수 있다.The second transistor element 212 may implement the second transistor 112 as a semiconductor element. In other words, the second transistor 112 may be formed in the second transistor element 212.

제2 트랜지스터 소자(212)는 도 3의 (b)에 도시된 바와 같이 2개의 면이 형성된 판의 형상을 가질 수 있으며, 일면(도면을 기준으로 상면)에는 제2 이미터(E2)와 제2 게이트(G2)가 형성되고, 다른 일면(도면을 기준으로 하면)에는 제2 콜렉터(Co2)가 형성될 수 있다.The second transistor element 212 may have a shape of a plate having two surfaces as shown in FIG. 3 (b), and the second transistor E2 and the second transistor E2 may be formed on one surface Two gates G2 may be formed, and a second collector Co2 may be formed on the other surface (reference to the drawing).

또한, 제2 트랜지스터 소자(212)는 전도성 접착제(미도시)를 통하여 제2 하부 플레이트(231d)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제2 트랜지스터 소자(212)는 제2 하부 플레이트(231b)와 전기적으로 연결될 수 있다.In addition, the second transistor element 212 may be attached to the second lower plate 231d through a conductive adhesive (not shown). Since the conductive adhesive has electric conductivity, the second transistor element 212 can be electrically connected to the second lower plate 231b.

특히, 제2 트랜지스터 소자(212)의 제2 콜렉터(Co2)가 제2 하부 플레이트(241b)와 접촉될 수 있다.In particular, the second collector Co2 of the second transistor element 212 may be in contact with the second lower plate 241b.

제3 리드 프레임(203)은 제1 입력 단자(103)를 구현하며, 전도성 접착제(미도시)를 통하여 제3 하부 플레이트(241c)에 부착될 수 있다. 또한, 제1 와이어(203a)은 제1 트랜지스터 소자(211)의 제1 게이트(G1)와 제3 리드 프레임(203)을 연결한다.The third lead frame 203 implements the first input terminal 103 and may be attached to the third lower plate 241c through a conductive adhesive (not shown). The first wire 203a connects the first gate G1 of the first transistor element 211 and the third lead frame 203. [

그 결과, 제3 리드 프레임(203)은 제1 와이어(203a)를 통하여 제1 트랜지스터 소자(211)의 제1 게이트(G1)와 전기적으로 연결될 수 있다. 다시 말해, 제1 입력 단자(103)는 제1 트랜지스터 소자(211)의 제1 게이트(G1)와 전기적으로 연결될 수 있다.As a result, the third lead frame 203 can be electrically connected to the first gate G1 of the first transistor element 211 through the first wire 203a. In other words, the first input terminal 103 may be electrically connected to the first gate G1 of the first transistor element 211.

제4 리드 프레임(204)은 제2 입력 단자(104)를 구현하며, 전도성 접착제(미도시)를 통하여 제4 하부 플레이트(241d)에 부착될 수 있다. 또한, 제2 와이어(204a)은 제2 트랜지스터 소자(212)의 제2 게이트(G2)와 제4 리드 프레임(204)을 연결한다.The fourth lead frame 204 implements the second input terminal 104 and may be attached to the fourth lower plate 241d through a conductive adhesive (not shown). The second wire 204a also connects the second gate G2 of the second transistor element 212 and the fourth lead frame 204. [

그 결과, 제4 리드 프레임(204)은 제2 와이어(204a)를 통하여 제2 트랜지스터 소자(212)의 제2 게이트(G2)와 전기적으로 연결될 수 있다. 다시 말해, 제2 입력 단자(104)는 제2 트랜지스터 소자(212)의 제1 게이트(G2)와 전기적으로 연결될 수 있다.As a result, the fourth lead frame 204 can be electrically connected to the second gate G2 of the second transistor element 212 through the second wire 204a. In other words, the second input terminal 104 may be electrically connected to the first gate G2 of the second transistor element 212. [

제1 스페이서(251)는 제1 트랜지스터 소자(211) 및 제5 하부 플레이트(241e)에 부착된다. 구체적으로, 제1 스페이서(251)는 제1 트랜지스터 소자(211)의 제1 이미터(E1)에 부착될 수 있다.The first spacer 251 is attached to the first transistor element 211 and the fifth lower plate 241e. Specifically, the first spacer 251 may be attached to the first emitter E 1 of the first transistor element 211.

이때, 제1 스페이서(251)는 전도성 물질로 구성될 수 있다. 예를 들어, 제1 스페이서(251)는 구리(Cu) 또는 구리-몰리브덴(CuMo)으로 구성될 수 있다.At this time, the first spacers 251 may be formed of a conductive material. For example, the first spacer 251 may be composed of copper (Cu) or copper-molybdenum (CuMo).

그 결과, 제1 트랜지스터 소자(211)의 제1 이미터(E1)는 제1 스페이서(251)를 통하여 제5 하부 플레이트(241e)와 전기적으로 연결될 수 있다.As a result, the first emitter E1 of the first transistor element 211 can be electrically connected to the fifth lower plate 241e through the first spacer 251. [

또한, 제1 스페이서(251)는 제1 와이어(203a)와 제2 와이어(204a)를 설치할 수 있는 공간을 형성할 수 있다. 다시 말해, 제1 스페이서(251) 및 아래에서 설명할 제2 스페이서(252)에 의하여 상부 기판(230)과 하부 기판(240) 사이에 제1 와이어(203a)와 제2 와이어(204a)를 설치할 수 있는 공간이 형성된다.In addition, the first spacer 251 can form a space in which the first wire 203a and the second wire 204a can be installed. In other words, the first wire 203a and the second wire 204a are installed between the upper substrate 230 and the lower substrate 240 by the first spacer 251 and the second spacer 252 described below A space is formed.

제2 스페이서(252)는 제2 트랜지스터 소자(212) 및 제1 하부 플레이트(241a)에 부착된다. 구체적으로, 제2 스페이서(252)는 제2 트랜지스터 소자(212)의 제2 이미터(E2)에 부착될 수 있다. The second spacer 252 is attached to the second transistor element 212 and the first lower plate 241a. Specifically, the second spacer 252 may be attached to the second emitter E2 of the second transistor element 212. [

이때, 제2 스페이서(252)는 전도성 물질로 구성될 수 있다. 예를 들어, 제2 스페이서(252)는 구리(Cu) 또는 구리-몰리브덴(CuMo)으로 구성될 수 있다.At this time, the second spacers 252 may be formed of a conductive material. For example, the second spacers 252 may be composed of copper (Cu) or copper-molybdenum (CuMo).

그 결과, 제2 트랜지스터 소자(212)의 제2 이미터(E2)는 제2 스페이서(252)를 통하여 제1 하부 플레이트(241a)가 전기적으로 연결될 수 있다. 나아가, 제1 트랜지스터 소자(211)의 제2 이미터(E2)는 제1 하부 플레이트(241a)와 연결된 제1 하부 리드 프레임(201b)과 연결될 수 있다. 다시 말해, 제2 트랜지스터(112)의 제2 이미터(E2)는 교류 단자(105)와 연결될 수 있다.As a result, the second emitter E2 of the second transistor element 212 can be electrically connected to the first lower plate 241a through the second spacer 252. [ Further, the second emitter E2 of the first transistor element 211 may be connected to the first lower lead frame 201b connected to the first lower plate 241a. In other words, the second emitter E2 of the second transistor 112 may be connected to the AC terminal 105. [

제1 하부 리드 프레임(201b)은 제1 상부 리드 프레임(201a)과 함께 교류 전력이 출력되거나 입력되는 교류 단자(105)를 구현하며, 전도성 접착제(미도시)를 통하여 제1 하부 플레이트(241a)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제1 하부 리드 프레임(201b)은 제1 하부 플레이트(241a)와 전기적으로 연결될 수 있다.The first lower lead frame 201b includes an AC terminal 105 through which AC power is output or input together with the first upper lead frame 201a and is connected to the first lower plate 241a through a conductive adhesive (not shown) Lt; / RTI > Since the conductive adhesive has electrical conductivity, the first lower lead frame 201b can be electrically connected to the first lower plate 241a.

그 결과, 제1 하부 리드 프레임(201b)은 제1 하부 플레이트(241a)를 통하여 제1 트랜지스터 소자(211)의 제1 콜렉터(Co1)와 전기적으로 연결될 수 있다. 다시 말해, 교류 단자(105)는 제1 다이오드(121)의 제1 애노드(A1) 및 제1 트랜지스터(111)의 제1 콜렉터(Co1)와 전기적으로 연결될 수 있다.As a result, the first lower lead frame 201b may be electrically connected to the first collector Co1 of the first transistor element 211 through the first lower plate 241a. In other words, the AC terminal 105 may be electrically connected to the first anode A1 of the first diode 121 and the first collector Co1 of the first transistor 111. In other words, the AC terminal 105 may be electrically connected to the first anode A1 of the first diode 121 and the first collector Co1 of the first transistor 111.

제2 하부 리드 프레임(202b)은 제2 상부 리드 프레임(202a)과 함께 외부 회로의 음극과 연결되는 제2 직류 단자(102)를 구현하며, 전도성 접착제(미도시)를 통하여 제2 하부 플레이트(241b)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제2 하부 리드 프레임(202b)은 제2 하부 플레이트(241b)와 전기적으로 연결될 수 있다.The second lower lead frame 202b embodies the second DC terminal 102 connected to the cathode of the external circuit together with the second upper lead frame 202a and is connected to the second lower plate (not shown) through a conductive adhesive 241b. Since the conductive adhesive has electric conductivity, the second lower lead frame 202b can be electrically connected to the second lower plate 241b.

그 결과, 제2 하부 리드 프레임(202b)은 제2 하부 플레이트(241b)를 통하여 제2 트랜지스터 소자(212)의 제2 콜렉터(Co2)과 전기적으로 연결될 수 있다. 이에 의하여, 제2 직류 단자(102)는 제2 다이오드(122)의 제2 애노드(A2) 및 제2 트랜지스터(112)의 제2 콜렉터(Co2)와 전기적으로 연결될 수 있다.As a result, the second lower lead frame 202b can be electrically connected to the second collector Co2 of the second transistor element 212 through the second lower plate 241b. The second DC terminal 102 can be electrically connected to the second anode A2 of the second diode 122 and the second collector Co2 of the second transistor 112. [

제5 리드 프레임(205)은 제1 직류 단자(101)를 구현하며, 전도성 접착제(미도시)를 통하여 제5 하부 플레이트(241e)에 부착될 수 있다. 전도성 접착제는 전기 전도성을 가지므로 제5 리드 프레임(205)은 제5 하부 플레이트(241e)와 전기적으로 연결될 수 있다.The fifth lead frame 205 realizes the first DC terminal 101 and can be attached to the fifth lower plate 241e through a conductive adhesive (not shown). Since the conductive adhesive has electric conductivity, the fifth lead frame 205 can be electrically connected to the fifth lower plate 241e.

그 결과, 제5 리드 프레임(205)은 제5 하부 플레이트(241e) 및 제1 스페이서(251)를 통하여 제1 트랜지스터 소자(211)의 제1 이미터(E1)와 전기적으로 연결될 수 있다. 다시 말해, 제1 직류 단자(101)는 제1 트랜지스터(111)의 제1 이미터(E1)와 전기적으로 연결될 수 있다.As a result, the fifth lead frame 205 can be electrically connected to the first emitter E1 of the first transistor element 211 through the fifth lower plate 241e and the first spacer 251. In other words, the first DC terminal 101 may be electrically connected to the first emitter E1 of the first transistor 111.

상부(200a)의 제1 다이오드 소자(221)와 하부(200b)의 제1 스페이서(251)가 접촉되고 상부(200a)의 제2 다이오드 소자(222)와 하부(200b)의 제2 스페이서(252)가 접촉되도록 전력 모듈(200)의 상부(200a)와 하부(200b)는 결합된다.The first diode element 221 of the upper portion 200a contacts the first spacer 251 of the lower portion 200b and the second diode element 222 of the upper portion 200a and the second spacer 252 The upper portion 200a and the lower portion 200b of the power module 200 are engaged.

그 결과, 도 4, 도 5, 도 6 및 도 7에 도시된 바와 같이 제1 트랜지스터 소자(211)와 제1 다이오드 소자(221)가 중첩되고, 제2 트랜지스터 소자(212)와 제2 트랜지스터 소자(211)가 중첩될 수 있다.As a result, as shown in FIGS. 4, 5, 6 and 7, the first transistor element 211 and the first diode element 221 are overlapped, and the second transistor element 212 and the second transistor element 221 (211) can be superimposed.

도 4의 (a)를 참조하면 제1 트랜지스터 소자(211), 제1 스페이서(251)와 제1 다이오드 소자(221)가 중첩되어 배치된다. 구체적으로, 제1 트랜지스터 소자(211)의 제1 이미터(E1)가 전도성 접착제(미도시)를 통하여 제1 스페이서(251)와 연결되고, 제1 다이오드 소자(221)의 제1 캐소드(Ca1)가 전도성 접착제(미도시)를 통하여 제1 스페이서(251)와 연결된다. 그 결과, 제1 트랜지스터 소자(211)의 제1 이미터(E1)와 제1 다이오드 소자(221)의 제1 캐소드(Ca1)가 전기적으로 연결될 수 있다.Referring to FIG. 4A, the first transistor element 211, the first spacer 251, and the first diode element 221 are overlapped with each other. Specifically, the first emitter E1 of the first transistor element 211 is connected to the first spacer 251 through a conductive adhesive (not shown), and the first cathode of the first diode element 221 Is connected to the first spacer 251 through a conductive adhesive (not shown). As a result, the first emitter E1 of the first transistor element 211 and the first cathode Ca1 of the first diode element 221 can be electrically connected.

제1 트랜지스터 소자(211)의 제1 콜렉터(Co1)는 제1 하부 플레이트(241a)와 연결되고, 제1 하부 플레이트(241a)는 제1 하부 리드 프레임(201b)과 연결된다. 또한, 제1 다이오드 소자(221)의 제1 애노드(A1)는 제1 상부 플레이트(231a)와 연결되고, 제1 상부 플레이트(231a)는 제1 상부 리드 프레임(201a)과 연결된다. 제1 하부 리드 프레임(201b)과 제1 상부 리드 프레임(201a)은 제1 리드 프레임(201)을 구성하므로, 제1 트랜지스터 소자(211)의 제1 콜렉터(Co1)와 제1 다이오드 소자(221)의 제1 애노드(A1)는 제1 리드 프레임(201)과 전기적으로 연결될 수 있다.The first collector Co1 of the first transistor element 211 is connected to the first lower plate 241a and the first lower plate 241a is connected to the first lower lead frame 201b. The first anode A1 of the first diode element 221 is connected to the first upper plate 231a and the first upper plate 231a is connected to the first upper lead frame 201a. Since the first lower lead frame 201b and the first upper lead frame 201a constitute the first lead frame 201, the first collector Co1 of the first transistor element 211 and the first diode element 221 May be electrically connected to the first lead frame 201. The first anode A1 may be electrically connected to the first lead frame 201. [

또한, 제1 트랜지스터 소자(211)의 제1 게이트(G1)는 제1 와이어(203a)를 통하여 제3 리드 프레임(203)과 전기적으로 연결될 수 있다.The first gate G1 of the first transistor element 211 may be electrically connected to the third lead frame 203 through the first wire 203a.

제1 트랜지스터 소자(211), 제1 스페이서(251)와 제1 다이오드 소자(221), 제1 하부 플레이트(241a), 제1 상부 플레이트(231a) 및 제1 리드 프레임(201)이 배치됨으로 도 4의 (a)에 도시된 바와 같이 인하여, 도 4의 (b)에 도시된 바에 도시된 바와 같은 회로가 형성될 수 있다. 구체적으로, 제1 직류 단자(101)와 교류 단자(105) 사이에 제1 트랜지스터(111)와 제1 다이오드(121)가 병렬로 연결될 수 있다.Even if the first transistor element 211, the first spacer 251 and the first diode element 221, the first lower plate 241a, the first upper plate 231a and the first lead frame 201 are disposed 4 (a), a circuit as shown in Fig. 4 (b) can be formed. Specifically, the first transistor 111 and the first diode 121 may be connected in parallel between the first DC terminal 101 and the AC terminal 105.

또한, 도 5의 (a)를 참조하면 제2 트랜지스터 소자(212), 제1 스페이서(252)와 제2 다이오드 소자(222)가 중첩되어 배치된다. 구체적으로, 제2 트랜지스터 소자(212)의 제2 이미터(E2)가 전도성 접착제(미도시)를 통하여 제2 스페이서(252)와 연결되고, 제2 다이오드 소자(222)의 제2 캐소드(Ca2)가 전도성 접착제(미도시)를 통하여 제2 스페이서(252)와 연결된다. 그 결과, 제2 트랜지스터 소자(212)의 제2 이미터(E2)와 제2 다이오드 소자(222)의 제1 캐소드(Ca2)가 전기적으로 연결될 수 있다.5 (a), the second transistor element 212, the first spacer 252, and the second diode element 222 are overlapped with each other. Specifically, the second emitter E2 of the second transistor element 212 is connected to the second spacer 252 through a conductive adhesive (not shown), and the second cathode of the second diode element 222 Is connected to the second spacer 252 through a conductive adhesive (not shown). As a result, the second emitter E2 of the second transistor element 212 and the first cathode Ca2 of the second diode element 222 can be electrically connected.

제2 트랜지스터 소자(212)의 제2 콜렉터(Co2)는 제2 하부 플레이트(241b)와 연결되고, 제2 하부 플레이트(241b)는 제2 하부 리드 프레임(202b)과 연결된다. 또한, 제2 다이오드 소자(222)의 제2 애노드(A2)는 제2 상부 플레이트(231b)와 연결되고, 제2 상부 플레이트(231b)는 제2 상부 리드 프레임(202a)과 연결된다. 제2 하부 리드 프레임(202b)과 제2 상부 리드 프레임(202a)은 제2 리드 프레임(202)을 구성하므로, 제2 트랜지스터 소자(212)의 제2 콜렉터(Co2)와 제2 다이오드 소자(222)의 제2 애노드(A2)는 제2 리드 프레임(202)과 전기적으로 연결될 수 있다.The second collector Co2 of the second transistor element 212 is connected to the second lower plate 241b and the second lower plate 241b is connected to the second lower lead frame 202b. The second anode A2 of the second diode element 222 is connected to the second upper plate 231b and the second upper plate 231b is connected to the second upper lead frame 202a. Since the second lower lead frame 202b and the second upper lead frame 202a constitute the second lead frame 202, the second collector Co2 of the second transistor element 212 and the second diode element 222 May be electrically connected to the second lead frame 202. The second anode A2 may be electrically connected to the second lead frame 202. [

또한, 제2 트랜지스터 소자(212)의 제2 게이트(G2)는 제2 와이어(204a)를 통하여 제4 리드 프레임(204)과 전기적으로 연결될 수 있다.In addition, the second gate G2 of the second transistor element 212 may be electrically connected to the fourth lead frame 204 through the second wire 204a.

제2 트랜지스터 소자(212), 제2 스페이서(252)와 제2 다이오드 소자(222), 제2 하부 플레이트(241b), 제2 상부 플레이트(231b) 및 제2 리드 프레임(202)이 배치됨으로 도 5의 (a)에 도시된 바와 같이 인하여, 도 5의 (b)에 도시된 바에 도시된 바와 같은 회로가 형성될 수 있다. 구체적으로, 제2 직류 단자(102)와 교류 단자(105) 사이에 제2 트랜지스터(112)와 제2 다이오드(122)가 병렬로 연결될 수 있다.Even if the second transistor element 212, the second spacer 252 and the second diode element 222, the second lower plate 241b, the second upper plate 231b and the second lead frame 202 are disposed 5 (a), a circuit as shown in Fig. 5 (b) can be formed. Specifically, the second transistor 112 and the second diode 122 may be connected in parallel between the second DC terminal 102 and the AC terminal 105.

도 6을 참조하면, 제1 스페이서(251)는 제1 트랜지스터 소자(211)의 제1 이미터(E1) 및 제1 다이오드 소자(221)의 제1 애노드(A1)와 연결된다.Referring to FIG. 6, the first spacer 251 is connected to the first emitter E1 of the first transistor element 211 and the first anode A1 of the first diode element 221.

또한, 제1 스페이서(251)는 제5 하부 플레이트(241e)와 연결된다. 이때, 제1 트랜지스터 소자(211)와 제5 하부 플레이트(241e) 사이의 단차를 극복하기 위하여, 제1 스페이서(251)는 제1 트랜지스터 소자(211)와 연결되는 제1 부분(251a)과 제5 하부 플레이트(241e)와 연결되는 제1 부분(251b) 사이에 두께의 차이가 있을 수 있다. 구체적으로, 제1 스페이서(251)의 제2 부분(251a)이 제1 부분(251b)보다 두꺼울 수 있다.Also, the first spacer 251 is connected to the fifth lower plate 241e. In order to overcome the step between the first transistor element 211 and the fifth lower plate 241e, the first spacer 251 includes a first portion 251a connected to the first transistor element 211, There may be a difference in thickness between the first portion 251b connected to the lower plate 241e. Specifically, the second portion 251a of the first spacer 251 may be thicker than the first portion 251b.

제5 하부 플레이트(241e)는 제5 리드 프레임(205)과 연결된다. 따라서, 제5 리드 프레임(205)은 제1 트랜지스터 소자(211)의 제1 이미터(E1) 및 제1 다이오드 소자(221)의 제1 애노드(A1)와 전기적으로 연결될 수 있다.The fifth lower plate 241 e is connected to the fifth lead frame 205. The fifth lead frame 205 may be electrically connected to the first emitter E1 of the first transistor element 211 and the first anode A1 of the first diode element 221. [

도 7을 참조하면, 제2 스페이서(252)는 제2 트랜지스터 소자(212)의 제2 이미터(E2) 및 제2 다이오드 소자(222)의 제2 캐소드(Ca2)와 연결된다.Referring to FIG. 7, the second spacer 252 is connected to the second emitter E2 of the second transistor element 212 and the second cathode Ca2 of the second diode element 222.

또한, 제2 스페이서(252)는 제1 하부 플레이트(241a)와 연결된다. 이때, 제2 트랜지스터 소자(212)와 제1 하부 플레이트(241a) 사이의 단차를 극복하기 위하여, 제2 스페이서(252)는 제2 트랜지스터 소자(212)와 연결되는 제1 부분(252a)과 제1 하부 플레이트(241a)와 연결되는 제2 부분(252b) 사이에 두께의 차이가 있을 수 있다. 구체적으로, 제2 스페이서(252)의 제2 부분(252a)이 제1 부분(252b)보다 두꺼울 수 있다.In addition, the second spacer 252 is connected to the first lower plate 241a. In order to overcome the step between the second transistor element 212 and the first lower plate 241a, the second spacer 252 includes a first portion 252a connected to the second transistor element 212, There may be a difference in thickness between the first portion 252a connected to the first lower plate 241a. Specifically, the second portion 252a of the second spacer 252 may be thicker than the first portion 252b.

제1 하부 플레이트(241a)는 제1 트랜지스터 소자(211)의 제1 콜렉터(Co1) 및 제1 리드 프레임(201)과 연결되고 제1 리드 프레임(201)는 제1 상부 플레이트(231a)를 통하여 제1 다이오드 소자(221)의 제1 애노드(A1)와 연결된다. 따라서, 제1 리드 프레임(201)은 제1 트랜지스터 소자(211)의 제1 콜렉터(Co1), 제1 다이오드 소자(221)의 제1 애노드(A1), 제2 트랜지스터 소자(212)의 제2 이미터(E2) 및 제2 다이오드 소자(222)의 제2 캐소드(Ca2)와 전기적으로 연결될 수 있다.The first lower plate 241a is connected to the first collector Co1 of the first transistor element 211 and the first lead frame 201 and the first lead frame 201 is connected to the first collector plate of the first transistor element 211 through the first upper plate 231a Is connected to the first anode (A1) of the first diode element (221). The first lead frame 201 is connected to the first collector C1 of the first transistor element 211, the first anode A1 of the first diode element 221, the second anode of the second transistor element 212, And may be electrically connected to the emitters E2 and the second cathodes Ca2 of the second diode elements 222. [

이상에서 설명된 바와 같이, 적어도 하나의 트랜지스터 소자와 적어도 하나의 다이오드 소자를 포함하는 전력 모듈은 적어도 하나의 트랜지스터 소자와 적어도 하나의 다이오드 소자 각각을 중첩하여 배치할 수 있다. 그 결과, 전력 모듈이 차지하는 면적이 감소하며, 와이어를 배치하기 위한 공간을 확보하는 스페이서의 사용량을 최소화할 수 있다.As described above, the power module including the at least one transistor element and the at least one diode element can overlap the at least one transistor element and the at least one diode element, respectively. As a result, the area occupied by the power module is reduced, and the amount of the spacer used for securing the space for disposing the wires can be minimized.

이상에서는 일 실시예에 의한 전력 모듈의 구조에 대하여 설명하였다.The structure of the power module according to one embodiment has been described above.

이하에서는 일 실시예에 의한 전력 모듈의 제조 과정에 대하여 설명한다.Hereinafter, a manufacturing process of the power module according to one embodiment will be described.

도 8, 도 9 및 도 10은 일 실시예에 의한 전력 모듈의 제조 과정을 도시한다. 구체적으로, 도 8은 일 실시예에 의한 전력 모듈의 상부를 제조하는 과정을 도시하고, 도 9는 일 실시예에 의한 전력 모듈의 하부를 제조하는 과정을 도시한다. 또한, 도 10은 일 실시예에 의한 전력 모듈의 상부와 하부를 결합하는 것을 도시한다.8, 9 and 10 illustrate a process of manufacturing a power module according to an embodiment. Specifically, FIG. 8 illustrates a process of fabricating an upper portion of a power module according to an embodiment, and FIG. 9 illustrates a process of fabricating a lower portion of a power module according to an embodiment. Figure 10 also illustrates coupling top and bottom of a power module according to one embodiment.

우선, 도 8의 (a)에 도시된 바와 같이 제1 및 제2 상부 플레이트(231a, 231b)를 포함하는 상부 기판(230)이 제조된다.First, as shown in FIG. 8A, an upper substrate 230 including first and second upper plates 231a and 231b is manufactured.

상부 기판(230)은 인쇄 회로 기판을 채용할 수 있으며, 상부 패턴 층(231), 상부 절연 층(232), 상부 전도 층(232)을 포함할 수 있다.The upper substrate 230 may include a printed circuit board, and may include an upper pattern layer 231, an upper insulating layer 232, and an upper conductive layer 232.

이때, 상부 패턴 층(231)에는 선택적 식각 공정을 통하여 제1 및 제2 상부 플레이트(231a, 231b)가 형성될 수 있다. 도 8의 (a)에는 직사각형 형태의 제1 및 제2 상부 플레이트(231a, 231b)가 도시되었으나, 제1 및 제2 상부 플레이트(231a, 231b)의 형상은 도 8의 (a)에 도시된 바에 한정되는 것은 아니며 제1 상부 플레이트(231a)와 제2 상부 플레이트(231b)가 분리되어 형성되면 충분하다.At this time, the first and second upper plates 231a and 231b may be formed in the upper pattern layer 231 through a selective etching process. 8A shows the first and second top plates 231a and 231b in a rectangular shape, the shapes of the first and second top plates 231a and 231b are shown in FIG. 8A, It is sufficient that the first upper plate 231a and the second upper plate 231b are separately formed.

이후, 도 8의 (b)에 도시된 바와 같이 제1 상부 플레이트(231a) 상에는 제1 다이오드 소자(221)가 배치되고, 제2 상부 플레이트(231b) 상에는 제2 다이오드 소자(222)가 배치된다. 예를 들어, 제1 다이오드 소자(221)와 제2 다이오드 소자(222)가 각각 제1 상부 플레이트(231a)와 제2 상부 플레이트(231b) 상에 고정되도록, 제1 상부 플레이트(231a)와 제2 상부 플레이트(231b) 각각에 전도성 접착제가 도포되고 제1 다이오드 소자(221)와 제2 다이오드 소자(222)가 배치될 수 있다.8 (b), a first diode element 221 is disposed on the first upper plate 231a, and a second diode element 222 is disposed on the second upper plate 231b . For example, the first and second diode elements 221 and 222 may be fixed on the first and second upper plates 231a and 231b, respectively, The upper plate 231b may be coated with a conductive adhesive and the first diode element 221 and the second diode element 222 may be disposed.

이때, 제1 다이오드 소자(221)는 제1 애노드(A1)가 제1 상부 플레이트(231a)와 접촉되도록 배치되며, 제2 다이오드 소자(222)는 제2 애노드(A2)가 제2 상부 플레이트(231b)와 접촉하도록 배치될 수 있다. 구체적으로, 도면을 기준으로 제1 다이오드 소자(221)는 제1 캐소드(Ca1)가 상측을 향하고 제1 애노드(A1)가 하측을 향하도록 배치되고, 제2 다이오드 소자(222)는 제2 캐소드(Ca2)가 상측을 향하고 제2 애노드(A2)가 하측을 향하도록 배치될 수 있다.At this time, the first diode element 221 is disposed such that the first anode A1 is in contact with the first upper plate 231a, and the second diode element 222 is in contact with the second upper plate 231a, 231b. Specifically, the first diode element 221 is arranged such that the first cathode Ca1 is directed upward and the first anode A1 is directed downward, and the second diode element 222 is disposed on the second cathode The second anode A2 may be disposed so as to face upward while the second anode A2 faces downward.

이후, 도 8의 (c)에 도시된 바와 같이 제1 상부 플레이트(231a) 상에는 제1 상부 리드 프레임(201a)이 배치되고, 제2 상부 플레이트(231b) 상에는 제2 상부 리드 프레임(202a)이 배치된다. 예를 들어, 제1 및 제2 상부 리드 프레임(201a, 202a)이 각각 제1 및 제2 상부 플레이트(231a, 231b) 상에 고정되도록, 제1 및 제2 상부 플레이트(231a, 231b)에 전도성 접착제가 도포되고 제1 및 제2 상부 리드 프레임(201a, 202a)이 제1 및 제2 상부 플레이트(231a, 231b) 상에 각각 배치될 수 있다.8 (c), a first upper lead frame 201a is disposed on the first upper plate 231a, and a second upper lead frame 202a is provided on the second upper plate 231b. . For example, the first and second top plates 231a and 231b may be made of conductive material such that the first and second upper lead frames 201a and 202a are fixed on the first and second top plates 231a and 231b, The first and second upper lead frames 201a and 202a may be disposed on the first and second upper plates 231a and 231b, respectively, with an adhesive applied thereto.

또한, 도 9의 (a)에 도시된 바와 같이 제1, 제2, 제3, 제4 및 제5 하부 플레이트(241a, 241b, 241c, 241d, 241e)를 포함하는 상부 기판(240)이 제조된다.9A, the upper substrate 240 including the first, second, third, fourth and fifth lower plates 241a, 241b, 241c, 241d and 241e is manufactured do.

하부 기판(240)은 인쇄 회로 기판을 채용할 수 있으며, 하부 패턴 층(241), 하부 절연 층(232), 하부 전도 층(232)을 포함할 수 있다.The lower substrate 240 may employ a printed circuit board and may include a lower pattern layer 241, a lower insulating layer 232, and a lower conductive layer 232.

이때, 하부 패턴 층(241)에는 선택적 식각 공정을 통하여, 제1, 제2, 제3, 제4 및 제5 하부 플레이트(241a, 241b, 241c, 241d, 241e)가 형성될 수 있다. 도 9의 (a)에는 직사각형 형태의 제1, 제2, 제3, 제4 및 제5 하부 플레이트(241a, 241b, 241c, 241d, 241e)가 도시되었으나, 제1, 제2, 제3, 제4 및 제5 하부 플레이트(241a, 241b, 241c, 241d, 241e)의 형상은 도 9의 (a)에 도시된 바에 한정되는 것은 아니며 제1 하부 플레이트(241a), 제2 하부 플레이트(241b), 제3 하부 플레이트(241c), 제4 하부 플레이트(241d) 및 제5 하부 플레이트(241e)가 분리되어 형성되면 충분하다.At this time, the first, second, third, fourth and fifth lower plates 241a, 241b, 241c, 241d and 241e may be formed in the lower pattern layer 241 through an optional etching process. Although the first, second, third, fourth and fifth lower plates 241a, 241b, 241c, 241d and 241e in the shape of a rectangle are shown in FIG. 9 (a), the first, The shapes of the fourth and fifth lower plates 241a, 241b, 241c, 241d and 241e are not limited to those shown in FIG. 9 (a), and the first lower plate 241a, the second lower plate 241b, The third lower plate 241c, the fourth lower plate 241d, and the fifth lower plate 241e may be separately formed.

이후, 도 9의 (b)에 도시된 바와 같이 제1 하부 플레이트(241a) 상에는 제1 트랜지스터 소자(211)가 배치되고, 제2 하부 플레이트(241b) 상에는 제2 트랜지스터 소자(212)가 배치된다. 예를 들어, 제1 트랜지스터 소자(211)와 제2 트랜지스터 소자(212)가 각각 제1 하부 플레이트(241a)와 제2 하부 플레이트(241b) 상에 고정되도록, 제1 하부 플레이트(241a)와 제2 하부 플레이트(241b) 각각에 전도성 접착제가 도포되고 제1 트랜지스터 소자(211)와 제2 트랜지스터 소자(212)가 배치될 수 있다.9B, a first transistor element 211 is disposed on the first lower plate 241a, and a second transistor element 212 is disposed on the second lower plate 241b . For example, the first lower plate 241a and the second lower plate 241b are formed so that the first transistor element 211 and the second transistor element 212 are fixed on the first lower plate 241a and the second lower plate 241b, The lower plate 241b may be coated with a conductive adhesive and the first transistor element 211 and the second transistor element 212 may be disposed.

이때, 제1 트랜지스터 소자(211)는 제1 콜렉터(Co1)가 제1 하부 플레이트(241a)와 접촉되도록 배치되며, 제2 트랜지스터 소자(212)는 제2 콜렉터(Co1)가 제2 하부 플레이트(241b)와 접촉되도록 배치될 수 있다. 구체적으로, 도면을 기준으로 제1 트랜지스터 소자(211)는 제1 이미터(E1)가 상측을 향하고 제1 콜렉터(Co1)가 하측을 향하도록 배치되고, 제2 트랜지스터 소자(212)는 제2 이미터(E2)가 상측을 향하고 제2 콜렉터(Co2)가 하측을 향하도록 배치될 수 있다.At this time, the first transistor element 211 is arranged so that the first collector Co1 is in contact with the first lower plate 241a, and the second transistor element 212 is arranged such that the second collector Co1 is in contact with the second lower plate 241a 241b. Specifically, the first transistor element 211 is arranged such that the first emitter E1 is directed upward and the first collector Co1 is directed downward, and the second transistor element 212 is disposed on the second The emitter E2 may be arranged to face upward and the second collector Co2 to face downward.

이후, 도 9의 (c)에 도시된 바와 같이 제1 하부 플레이트(241a) 상에는 제1 하부 리드 프레임(201b)이 배치되고, 제2 하부 플레이트(241b) 상에는 제2 하부 리드 프레임(202b)이 배치된다. 또한, 제3 하부 플레이트(241c) 상에는 제3 리드 프레임(203)이 배치되고, 제4 하부 플레이트(241d) 상에는 제4 리드 프레임(204)이 배치된다. 또한, 제5 하부 플레이트(241e) 상에는 제5 리드 프레임(205)이 배치된다. 예를 들어, 제1 및 제2 하부 리드 프레임(201b, 202b)이 각각 제1 및 제2 하부 플레이트(241a, 241b) 상에 고정되도록, 제1 및 제2 상부 플레이트(241a, 241b)에 전도성 접착제가 도포되고 제1 및 제2 상부 리드 프레임(201b, 202b)이 제1 및 제2 상부 플레이트(241a, 241b) 상에 각각 배치될 수 있다. 또한, 제3, 제4 및 제5 리드 프레임(203, 204, 205)이 각각 제3, 제4 및 제5 하부 플레이트(241c, 241d, 241e) 상에 고정되도록, 제3, 제4 및 제5 하부 플레이트(241c, 241d, 241e)에 전도성 접착제가 도포되고 제3, 제4 및 제5 리드 프레임(203, 204, 205)이 각각 제3, 제4 및 제5 하부 플레이트(241c, 241d, 241e) 상에 배치될 수 있다.9 (c), a first lower lead frame 201b is disposed on the first lower plate 241a, and a second lower lead frame 202b is disposed on the second lower plate 241b. . A third lead frame 203 is disposed on the third lower plate 241c and a fourth lead frame 204 is disposed on the fourth lower plate 241d. A fifth lead frame 205 is disposed on the fifth lower plate 241e. For example, the first and second upper plates 241a and 241b may be formed of a conductive material such that the first and second lower lead frames 201b and 202b are fixed on the first and second lower plates 241a and 241b, The adhesive may be applied and the first and second upper lead frames 201b and 202b may be disposed on the first and second upper plates 241a and 241b, respectively. It is also preferable that the third, fourth and fifth lead frames 203, 204 and 205 are fixed on the third, fourth and fifth lower plates 241c, 241d and 241e, Fourth and fifth lower frames 241c, 241d and 241e are coated with a conductive adhesive, and the third, fourth and fifth lead frames 203, 204 and 205 are connected to the third, fourth and fifth lower plates 241c, 241d, 241e.

또한, 제1 트랜지스터 소자(211)와 제5 하부 플레이트(241e) 상에는 제1 스페이서(251)가 배치되고, 제2 트랜지스터 소자(212)와 제1 하부 플레이트(241a) 상에는 제2 스페이서(252)가 배치된다. 예를 들어, 제1 트랜지스터 소자(211)와 제5 하부 플레이트(241e)에 전도성 접착제가 도포되고, 제1 스페이서(251)가 제1 트랜지스터 소자(211)와 제5 하부 플레이트(241e) 상에 배치될 수 있다. 또한, 제2 트랜지스터 소자(212)와 제1 하부 플레이트(241a)에 전도성 접착제가 도포되고, 제2 스페이서(252)가 제2 트랜지스터 소자(212)와 제1 하부 플레이트(241a) 상에 배치될 수 있다.A first spacer 251 is disposed on the first transistor element 211 and the fifth lower plate 241e and a second spacer 252 is disposed on the second transistor element 212 and the first lower plate 241a. . For example, a conductive adhesive is applied to the first transistor element 211 and the fifth lower plate 241e, and the first spacer 251 is formed on the first transistor element 211 and the fifth lower plate 241e . A conductive adhesive is applied to the second transistor element 212 and the first lower plate 241a and a second spacer 252 is disposed on the second transistor element 212 and the first lower plate 241a .

이때, 제1 스페이서(251)는 제1 트랜지스터 소자(211)와 제5 하부 플레이트(241e) 사이의 단차를 극복하기 위하여 제1 트랜지스터 소자(211) 상에 배치되는 부분의 두께와 제5 하부 플레이트(241e) 상에 배치되는 부분의 두께가 상이할 수 있다. 또한, 제2 스페이서(252)는 제2 트랜지스터 소자(212)와 제1 하부 플레이트(241a) 사이의 단차를 극복하기 위하여 제2 트랜지스터 소자(212) 상에 배치되는 부분의 두께와 제1 하부 플레이트(241a) 상에 배치되는 부분의 두께가 상이할 수 있다.In order to overcome the step between the first transistor element 211 and the fifth lower plate 241e, the first spacer 251 is formed to have a thickness equal to the thickness of the portion disposed on the first transistor element 211, The thickness of the portion disposed on the first surface 241e may be different. The second spacer 252 is formed to have a thickness equal to the thickness of the portion disposed on the second transistor element 212 to overcome the step between the second transistor element 212 and the first lower plate 241a, The thickness of the portion disposed on the first surface 241a may be different.

이후, 제1 와이어(203a)가 제1 트랜지스터 소자(211)의 제1 게이트(G1)로부터 제3 리드 프레임(203)으로 연장되고, 제2 와이어(204a)가 제2 트랜지스터 소자(212)의 제2 게이트(G2)로부터 제4 리드 프레임(204)으로 연장될 수 있다.Thereafter, the first wire 203a extends from the first gate G1 of the first transistor element 211 to the third lead frame 203 and the second wire 204a extends from the first gate G1 of the second transistor element 212 May extend from the second gate (G2) to the fourth lead frame (204).

전력 모듈(200)의 상부(200a)와 하부(200b)가 제조된 이후, 도 10에 도시된 바와 같이 상부(200a)와 하부(200b)가 결합된다.After the upper portion 200a and the lower portion 200b of the power module 200 are manufactured, the upper portion 200a and the lower portion 200b are coupled as shown in FIG.

이때, 전도상 접착제를 이용하여 제1 다이오드(221)의 제1 캐소드(Ca1)가 제1 스페이서(251)에 부착되고, 제2 다이오드(222)의 제2 캐소드(Ca2)가 제2 스페이서(252)에 부착될 수 있다. 또한, 전도상 접착제를 이용하여 제1 상부 리드 프레임(201a)이 제1 하부 리드 프레임(201b)에 부착되고, 제2 상부 리드 프레임(202a)이 제2 하부 리드 프레임(201b)에 부착될 수 있다.At this time, the first cathode Ca1 of the first diode 221 is attached to the first spacer 251 using the conductive adhesive, and the second cathode Ca2 of the second diode 222 is attached to the second spacer 252 ). ≪ / RTI > The first upper lead frame 201a may be attached to the first lower lead frame 201b and the second upper lead frame 202a may be attached to the second lower lead frame 201b using a conductive adhesive agent .

이상에서는 전력 모듈(200)의 제작에 관하여, 전력 모듈(200)의 상부(200a)와 하부(200b)를 별도로 제작하고, 상부(200a)와 하부(200b)를 부착하는 것을 설명하였으나, 이에 한정되는 것은 아니다.Although the upper portion 200a and the lower portion 200b of the power module 200 are manufactured separately and the upper portion 200a and the lower portion 200b are attached to each other in the fabrication of the power module 200, It is not.

예를 들어, 하부 기판(240)을 마련하고, 하부 기판(240) 상에 제1 트랜지스터 소자(211), 제2 트랜지스터 소자(212), 제1 하부 리드 프레임(201b), 제2 하부 리드 프레임(202b), 제3 리드 프레임(203), 제4 리드 프레임(204), 제5 리드 프레임(205)을 배치할 수 있다. 이후, 제1 및 제2 트랜지스터 소자(211, 212) 상에 제1 및 제2 스페이서(251, 252)를 배치하고, 제1 및 제2 스페이서(251, 252) 상에 제1 및 제2 다이오드(221, 222)를 배치할 수 있다. 또한, 제1 및 제2 하부 리드 프레임(201b, 202b) 상에 제1 및 제2 상부 리드 프레임(201a, 202a)를 배치하고, 제1 및 제2 상부 리드 프레임(201a, 202a)과 제1 및 제2 다이오드(221, 222) 상에 상부 기판(230)을 배치할 수 있다.For example, a lower substrate 240 is provided, and a first transistor element 211, a second transistor element 212, a first lower leadframe 201b, a second lower leadframe 201b, The second lead frame 202b, the third lead frame 203, the fourth lead frame 204, and the fifth lead frame 205 can be disposed. Thereafter, first and second spacers 251 and 252 are disposed on the first and second transistor elements 211 and 212 and first and second spacers 251 and 252 are formed on the first and second spacers 251 and 252, (221, 222) can be disposed. The first and second upper lead frames 201a and 202a are disposed on the first and second lower lead frames 201b and 202b and the first and second upper lead frames 201a and 202a and the first And the upper substrate 230 may be disposed on the first and second diodes 221 and 222.

이상에서는 일 실시예에 의한 전력 모듈을 설명하였다.The power module according to one embodiment has been described above.

이하에서는 다른 일 실시예에 의한 전력 모듈을 설명한다.Hereinafter, a power module according to another embodiment will be described.

도 11은 다른 일 실시예에 의한 전력 모듈의 상부와 하부를 분리 도시한다. 도 12는 다른 일 실시예에 의한 전력 모듈의 단면을 도시한다.11 is a top view and a bottom view of a power module according to another embodiment. 12 shows a cross section of a power module according to another embodiment.

도 11의 (a)를 참조하면, 전력 모듈(300)의 상부(300a)에는 상부 전도 층(332), 상부 절연 층(333), 제1 상부 플레이트(331a), 제2 상부 플레이트(331b), 제1 상부 리드 프레임(301a), 제2 상부 리드 프레임(301b), 제1 상부 플레이트(331a)에 배치된 제1 다이오드 소자(321), 제2 상부 플레이트(331b)에 배치된 제2 다이오드 소자(322)가 마련된다.11A, an upper conductive layer 332, an upper insulating layer 333, a first upper plate 331a, a second upper plate 331b, and an upper conductive layer 333 are formed on an upper portion 300a of the power module 300. [ A first upper lead frame 301a and a second upper lead frame 301b and a first diode element 321 disposed on the first upper plate 331a and a second diode element 321 disposed on the second upper plate 331b, A device 322 is provided.

전력 모듈(300)의 상부(300a)의 구성은 앞서 설명된 전력 모듈(200)의 상부(200a, 도 3 참조)와 동일하므로 자세한 설명은 생략한다.The configuration of the upper portion 300a of the power module 300 is the same as that of the upper portion 200a (see FIG. 3) of the power module 200 described above, and thus a detailed description thereof will be omitted.

또한, 도 11의 (b)를 참조하면, 전력 모듈(300)의 하부(300b)에는 하부 전도 층(342), 하부 절연 층(343), 제1 하부 플레이트(341a), 제2 하부 플레이트(341b), 제3 하부 플레이트(341c), 제4 하부 플레이트(341d), 제5 하부 플레이트(341e), 제1 하부 리드 프레임(301b), 제2 하부 리드 프레임(302b), 제3 리드 프레임(303), 제4 리드 프레임(304), 제5 리드 프레임(305), 제1 하부 플레이트(341a)에 배치된 제1 트랜지스터 소자(311), 제2 하부 플레이트(341b)에 배치된 제2 트랜지스터 소자(312), 제1 트랜지스터 소자(311)와 제1 하부 플레이트(341a)를 연결하는 제1 스페이서(351), 제2 트랜지스터 소자(312)와 제5 하부 플레이트(341e)를 연결하는 제2 스페이서(352), 제1 트랜지스터 소자(311)와 제3 리드 프레임(303)을 연결하는 제1 와이어(303a) 및 제2 트랜지스터 소자(312)와 제4 리드 프레임(304)을 연결하는 제2 와이어(304a)가 마련될 수 있다.11 (b), a lower conductive layer 342, a lower insulating layer 343, a first lower plate 341a, and a second lower plate 341a are formed in a lower portion 300b of the power module 300 The third lower plate 341c, the fourth lower plate 341d, the fifth lower plate 341e, the first lower lead frame 301b, the second lower lead frame 302b, the third lead frame 341b, A first transistor element 311 disposed on the first lower plate 341a and a second transistor 313 disposed on the second lower plate 341b on the first lead frame 303, the fourth lead frame 304, the fifth lead frame 305, A first spacer 351 connecting the first transistor element 311 and the first lower plate 341a and a second spacer 352 connecting the second transistor element 312 and the fifth lower plate 341e, A first wire 303a for connecting the first transistor element 311 and the third lead frame 303 and a second wire 303a for connecting the second transistor element 312 and the fourth lead frame 304 Two wires 304a may be provided.

이때, 제1 스페이서(351)는 제1 트랜지스터 소자(311)와 제1 하부 플레이트(341a) 사이의 단차를 극복하기 위하여 제1 트랜지스터 소자(311)으로부터 제1 하부 플레이트(341a)로 절곡되어 마련될 수 있다. The first spacer 351 is bent from the first transistor element 311 to the first lower plate 341a in order to overcome a step between the first transistor element 311 and the first lower plate 341a .

구체적으로, 도 12의 (a)에 도시된 바와 같이, 제1 스페이서(351)의 제1 부분(351a)은 제1 트랜지스터 소자(311) 상에 마련되며, 제1 스페이서(351)의 제2 부분(351b)은 제1 트랜지스터 소자(311)로부터 제5 하부 플레이트(341e)를 향하여 절곡될 수 있다.12 (a), the first portion 351a of the first spacer 351 is provided on the first transistor element 311, and the second portion 351a of the first spacer 351 is provided on the first transistor element 311. In detail, The portion 351b may be bent from the first transistor element 311 toward the fifth lower plate 341e.

또한, 제2 스페이서(352)는 제2 트랜지스터 소자(312)와 제5 하부 플레이트(341e) 사이의 단차를 극복하기 위하여 제2 트랜지스터 소자(312)으로부터 제5 하부 플레이트(341e)로 절곡되어 마련될 수 있다.The second spacer 352 is bent from the second transistor element 312 to the fifth lower plate 341e to overcome a step between the second transistor element 312 and the fifth lower plate 341e .

구체적으로, 도 12의 (b)에 도시된 바와 같이, 제2 스페이서(352)의 제1 부분(352a)은 제2 트랜지스터 소자(312) 상에 마련되며, 제2 스페이서(352)의 제2 부분(352b)은 제2 트랜지스터 소자(312)로부터 제1 하부 플레이트(341a)를 향하여 절곡될 수 있다.12 (b), the first portion 352a of the second spacer 352 is provided on the second transistor element 312 and the second portion 352a of the second spacer 352 is provided on the second transistor element 312, The portion 352b may be bent from the second transistor element 312 toward the first lower plate 341a.

제1 및 제2 스페이서(351, 352)를 제외한 전력 모듈(300)의 하부(300b)의 구성은 앞서 설명된 전력 모듈(200)의 하부(200b, 도 4 참조)와 동일하므로 자세한 설명은 생략한다.The configuration of the lower portion 300b of the power module 300 excluding the first and second spacers 351 and 352 is the same as that of the lower portion 200b (see FIG. 4) of the power module 200 described above. do.

이상에서는 게시된 발명의 일 실시예에 대하여 도시하고 설명하였지만, 게시된 발명은 상술한 특정의 실시예에 한정되지 아니하며 청구범위에서 청구하는 요지를 벗어남 없이 게시된 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 다양한 변형실시가 가능함을 물론이고 이러한 변형실시들은 게시된 발명으로부터 개별적으로 이해될 수 없다.While the invention has been shown and described with reference to the preferred embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the invention.

100: 전력 모듈 101: 제1 직류 단자
102: 제2 직류 단자 103: 제1 입력 단자
104: 제2 입력 단자 105: 교류 단자
111: 제1 트랜지스터 112: 제2 트랜지스터
121: 제1 다이오드 122: 제2 다이오드
200: 전력 모듈 200a: 상부
200b: 하부 201: 제1 리드 프레임
201a: 제1 상부 리드 프레임 201b: 제1 하부 리드 프레임
202: 제2 리드 프레임 202a: 제2 상부 리드 프레임
202b: 제2 하부 리드 프레임 203: 제3 리드 프레임
204: 제4 리드 프레임 205: 제5 리드 프레임
211: 제1 트랜지스터 소자 212: 제2 트랜지스터 소자
221: 제1 다이오드 소자 222: 제2 다이오드 소자
230: 상부 기판 231: 상부 패턴 층
231a: 제1 상부 플레이트 231b: 제2 상부 플레이트
232: 상부 전도 층 233: 상부 절연 층
240: 하부 기판 241: 하부 패턴 층
241a: 제1 하부 플레이트 241b: 제2 하부 플레이트
241c: 제3 하부 플레이트 241d: 제4 하부 플레이트
241e: 제5 하부 플레이트 242: 하부 전도 층
243: 하부 절연 층 251: 제1 스페이서
252: 제2 스페이서100: power module 101: first DC terminal
102: second DC terminal 103: first input terminal
104: Second input terminal 105: AC terminal
111: first transistor 112: second transistor
121: first diode 122: second diode
200: power module 200a:
200b: lower part 201: first lead frame
201a: first upper lead frame 201b: first lower lead frame
202: second lead frame 202a: second upper lead frame
202b: second lower lead frame 203: third lead frame
204: fourth lead frame 205: fifth lead frame
211: first transistor element 212: second transistor element
221: first diode element 222: second diode element
230: upper substrate 231: upper pattern layer
231a: first upper plate 231b: second upper plate
232: upper conductive layer 233: upper insulating layer
240: lower substrate 241: lower pattern layer
241a: first lower plate 241b: second lower plate
241c: third lower plate 241d: fourth lower plate
241e: fifth lower plate 242: lower conductive layer
243: lower insulating layer 251: first spacer
252: second spacer

Claims (15)

평평한 판 형상의 적어도 하나의 트랜지스터 소자;
상기 적어도 하나의 트랜지스터 소자와 마주보게 배치되며, 평평한 판 형상의 적어도 하나의 다이오드 소자;
상기 적어도 하나의 트랜지스터 소자와 상기 적어도 하나의 다이오드 소자 사이에 배치되는 적어도 하나의 스페이서;
상기 적어도 하나의 트랜지스터 소자를 지지하는 하부 기판; 및
상기 적어도 하나의 다이오드 소자를 지지하는 상부 기판을 포함하는 전력 모듈.At least one transistor element in the form of a flat plate;
At least one diode element disposed opposite the at least one transistor element and in the form of a flat plate;
At least one spacer disposed between the at least one transistor element and the at least one diode element;
A lower substrate supporting the at least one transistor element; And
And an upper substrate supporting the at least one diode element. 제1항에 있어서,
상기 적어도 하나의 트랜지스터 각각은 전류가 유입되는 전류 유입 단자, 상기 전류가 유출되는 전류 유출 단자, 상기 전류 유입 단자 및 상기 전류 유출 단자를 통한 전류의 유입 및 유출을 제어하는 전류 제어 단자를 포함하고,
상기 적어도 하나의 다이오드 소자 각각은 전류가 유입되는 전류 유입 단자 및 상기 전류가 유출되는 전류 유출 단자를 포함하는 전력 모듈.The method according to claim 1,
Wherein each of the at least one transistor includes a current input terminal through which a current flows, a current output terminal through which the current flows out, a current control terminal that controls the flow of current through the current input terminal and the current output terminal,
Wherein each of the at least one diode element includes a current input terminal through which current flows and a current output terminal through which the current flows. 제2항에 있어서,
상기 적어도 하나의 스페이서 각각은 상기 적어도 하나의 다이오드 소자의 전류 유출 단자 및 상기 적어도 하나의 트랜지스터의 전류 유입 단자와 연결되는 전력 모듈.3. The method of claim 2,
Wherein each of the at least one spacer is connected to a current outlet terminal of the at least one diode element and a current inlet terminal of the at least one transistor. 제3항에 있어서,
상기 적어도 하나의 다이오드 소자의 전류 유출 단자 및 상기 적어도 하나의 트랜지스터 소자의 전류 유입 단자와 각각 연결되는 적어도 하나의 제1 리드 프레임;
상기 적어도 하나의 다이오드 소자의 전류 유입 단자 및 상기 적어도 하나의 트랜지스터 소자의 전류 유출 단자와 각각 연결되는 적어도 하나의 제2 리드 프레임;
상기 적어도 하나의 트랜지스터 소자의 전류 제어 단자 각각과 연결되는 적어도 하나의 제3 리드 프레임을 더 포함하는 전력 모듈.The method of claim 3,
At least one first lead frame connected to the current outlet terminal of the at least one diode element and the current inlet terminal of the at least one transistor element, respectively;
At least one second lead frame connected to a current input terminal of the at least one diode element and a current output terminal of the at least one transistor element, respectively;
And at least one third lead frame coupled to each of the current control terminals of the at least one transistor element. 제4항에 있어서,
상기 적어도 하나의 제1 리드 프레임 각각은 상기 적어도 하나의 스페이서를 통하여 상기 적어도 하나의 다이오드 소자의 전류 유출 단자 및 상기 적어도 하나의 트랜지스터의 전류 유입 단자와 연결되는 전력 모듈.5. The method of claim 4,
Wherein each of the at least one first lead frame is connected to the current outlet terminal of the at least one diode element and the current inlet terminal of the at least one transistor through the at least one spacer. 제4항에 있어서,
상기 상부 기판은 상기 적어도 하나의 다이오드의 전류 유입 단자와 각각 연결되는 적어도 하나의 상부 전도성 플레이트를 포함하고,
상기 하부 기판은 상기 적어도 하나의 트랜지스터의 전류 유출 단자와 각각 연결되는 적어도 하나의 하부 전도성 플레이트를 포함하는 전력 전력 모듈.5. The method of claim 4,
Wherein the upper substrate comprises at least one upper conductive plate connected to a current inlet terminal of the at least one diode,
Wherein the lower substrate comprises at least one lower conductive plate coupled to a current outlet terminal of the at least one transistor, respectively. 제6항에 있어서,
상기 적어도 하나의 제2 리드 프레임 각각은 상기 적어도 하나의 상부 전도성 플레이트 및 상기 적어도 하나의 하부 전도성 플레이트를 통하여 상기 적어도 하나의 다이오드 소자의 전류 유입 단자 및 상기 적어도 하나의 트랜지스터 소자의 전류 유출 단자와 각각 연결되는 전류 전력 모듈.The method according to claim 6,
Each of said at least one second leadframe is connected to a current inlet terminal of said at least one diode element and a current outlet terminal of said at least one transistor element through said at least one upper conductive plate and said at least one lower conductive plate Current power module connected. 평평한 판 형상의 제1 및 제2 트랜지스터 소자;
상기 제1 및 제2 트랜지스터 소자 각각과 마주보게 배치되며, 평평한 판 형상의 제1 및 제2 다이오드 소자;
상기 제1 및 제2 트랜지스터 소자 각각과 상기 제1 및 제2 다이오드 소자 각각 사이에 배치되는 제1 및 제2 스페이서;
상기 제1 및 제2 트랜지스터 소자를 지지하는 하부 기판; 및
상기 제1 및 제2 다이오드 소자를 지지하는 상부 기판을 포함하는 전력 모듈.First and second transistor elements of a flat plate shape;
First and second diode elements arranged to face the first and second transistor elements, respectively;
First and second spacers disposed between each of the first and second transistor elements and the first and second diode elements, respectively;
A lower substrate supporting the first and second transistor elements; And
And an upper substrate supporting the first and second diode elements. 제8항에 있어서,
상기 제1 및 제2 트랜지스터 소자 각각은 전류가 유입되는 전류 유입 단자, 상기 전류가 유출되는 전류 유출 단자 및 상기 전류 유입 단자 및 상기 전류 유출 단자를 통한 전류의 유입 및 유출을 제어하는 전류 제어 단자를 포함하고,
상기 제1 및 제2 다이오드 소자 각각은 전류가 유입되는 전류 유입 단자 및 상기 전류가 유출되는 전류 유출 단자를 포함하는 전력 모듈.9. The method of claim 8,
Each of the first and second transistor elements includes a current input terminal through which current flows, a current output terminal through which the current flows out, and a current control terminal for controlling the flow of current through the current input terminal and the current output terminal Including,
Wherein each of the first and second diode elements includes a current input terminal through which current flows and a current output terminal through which the current flows out. 제9항에 있어서,
상기 제1스페이서는 상기 제1 다이오드 소자의 전류 유출 단자 및 제1 트랜지스터 소자의 전류 유입 단자와 연결되고,
상기 제2 스페이서는 상기 제2 다이오드 소자의 전류 유출 단자, 제2 트랜지스터 소자의 전류 유입 단자, 제1 다이오드 소자의 전류 유입 단자 및 제2 트랜지스터 소자의 전류 유출 단자와 연결되는 전력 모듈.10. The method of claim 9,
The first spacer is connected to the current output terminal of the first diode element and the current input terminal of the first transistor element,
And the second spacer is connected to the current output terminal of the second diode element, the current input terminal of the second transistor element, the current input terminal of the first diode element, and the current output terminal of the second transistor element. 제10항에 있어서,
상기 제1 다이오드 소자의 전류 유출 단자 및 제1 트랜지스터 소자의 전류 유입 단자와 연결되는 제1 리드 프레임;
상기 제2 다이오드 소자의 전류 유입 단자 및 제2 트랜지스터 소자의 전류 유출 단자와 연결되는 제2 리드 프레임;
상기 제1 트랜지스터 소자의 전류 제어 단자와 연결되는 제3 리드 프레임;
상기 제2 트랜지스터 소자의 전류 제어 단자와 연결되는 제4 리드 프레임; 및
상기 제1 다이오드 소자의 전류 유입 단자, 제1 트랜지스터 소자의 전류 유출 단자, 상기 제2 다이오드 소자의 전류 유출 단자 및 제2 트랜지스터 소자의 전류 유입 단자와 연결되는 제5 리드 프레임을 포함하는 전력 모듈.11. The method of claim 10,
A first lead frame connected to a current output terminal of the first diode element and a current input terminal of the first transistor element;
A second lead frame connected to a current input terminal of the second diode element and a current output terminal of the second transistor element;
A third lead frame connected to a current control terminal of the first transistor element;
A fourth lead frame connected to a current control terminal of the second transistor element; And
And a fifth lead frame connected to a current input terminal of the first diode element, a current output terminal of the first transistor element, a current output terminal of the second diode element, and a current input terminal of the second transistor element. 제11항에 있어서,
상기 제1 리드 프레임은 상기 제1 스페이서를 통하여 제1 다이오드 소자의 전류 유출 단자 및 제1 트랜지스터 소자의 전류 유입 단자와 연결되는 전력 모듈.12. The method of claim 11,
Wherein the first lead frame is connected to the current output terminal of the first diode element and the current input terminal of the first transistor element through the first spacer. 제11항에 있어서,
상기 상부 기판은 상기 제1 다이오드 소자의 전류 유입 단자와 연결되는 제1 상부 플레이트와 상기 제2 다이오드 소자의 전류 유입 단자와 연결되는 제2 상부 플레이트를 포함하고,
상기 하부 기판은 상기 제1 트랜지스터 소자의 전류 유출 단자와 연결되는 제1 하부 플레이트와 상기 제2 트랜지스터 소자의 전류 유출 단자와 연결되는 제2 하부 플레이트를 포함하는 전력 모듈.12. The method of claim 11,
The upper substrate includes a first upper plate connected to a current input terminal of the first diode element and a second upper plate connected to a current input terminal of the second diode element,
Wherein the lower substrate includes a first lower plate connected to a current output terminal of the first transistor element and a second lower plate connected to a current output terminal of the second transistor element. 제13항에 있어서,
상기 제2 리드 프레임은,
상기 제2 상부 플레이트를 통하여 상기 제2 다이오드 소자의 전류 유입 단자와 연결되고,
상기 제2 하부 플레이트를 통하여 상기 제2 다이오드 소자의 전류 유출 단자와 연결되는 전력 모듈.14. The method of claim 13,
The second lead frame has a first lead-
Connected to a current input terminal of the second diode element through the second top plate,
And connected to the current output terminal of the second diode element through the second lower plate. 제11항에 있어서,
상기 제5 리드 프레임은,
상기 제1 상부 플레이트를 통하여 상기 제1 다이오드 소자의 전류 유입 단자와 연결되고,
상기 제1 하부 플레이트를 통하여 상기 제1 트랜지스터 소자의 전류 유출 단자와 연결되고,
상기 제2 스페이서를 통하여 제2 다이오드 소자의 전류 유출 단자 및 제2 트랜지스터 소자의 전류 유입 단자와 연결되는 전력 모듈.12. The method of claim 11,
The fifth lead frame may include:
Connected to a current input terminal of the first diode element through the first top plate,
Connected to the current output terminal of the first transistor element through the first lower plate,
And a current outlet of the second diode element and a current input terminal of the second transistor element through the second spacer.
KR1020160028298A 2016-03-09 2016-03-09 Power Module KR101856933B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160028298A KR101856933B1 (en) 2016-03-09 2016-03-09 Power Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028298A KR101856933B1 (en) 2016-03-09 2016-03-09 Power Module

Publications (2)

Publication Number Publication Date
KR20170105284A true KR20170105284A (en) 2017-09-19
KR101856933B1 KR101856933B1 (en) 2018-05-11

Family

ID=60033506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028298A KR101856933B1 (en) 2016-03-09 2016-03-09 Power Module

Country Status (1)

Country Link
KR (1) KR101856933B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065118B1 (en) * 2018-11-26 2020-03-03 현대오트론 주식회사 Dual side cooling power module and manufacturing method of the same
JP2021516869A (en) * 2018-03-20 2021-07-08 エルジー エレクトロニクス インコーポレイティド Double-sided cooling type power module and its manufacturing method
EP4177943A4 (en) * 2020-07-02 2023-12-27 Amosense Co.,Ltd Power module, and method for manufacturing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021516869A (en) * 2018-03-20 2021-07-08 エルジー エレクトロニクス インコーポレイティド Double-sided cooling type power module and its manufacturing method
JP7204770B2 (en) 2018-03-20 2023-01-16 エルジー エレクトロニクス インコーポレイティド Double-sided cooling power module and manufacturing method thereof
US11810887B2 (en) 2018-03-20 2023-11-07 Lg Electronics Inc. Double-sided cooling type power module and manufacturing method therefor
KR102065118B1 (en) * 2018-11-26 2020-03-03 현대오트론 주식회사 Dual side cooling power module and manufacturing method of the same
EP4177943A4 (en) * 2020-07-02 2023-12-27 Amosense Co.,Ltd Power module, and method for manufacturing same

Also Published As

Publication number Publication date
KR101856933B1 (en) 2018-05-11

Similar Documents

Publication Publication Date Title
US8115294B2 (en) Multichip module with improved system carrier
US8461623B2 (en) Power semiconductor module
US8472949B2 (en) Semiconductor assembly
CN106252320B (en) Semiconductor device with a plurality of semiconductor chips
US8546937B2 (en) Semiconductor device
CN109997223B (en) Power semiconductor module
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
JP2006049341A (en) Semiconductor device and manufacturing method thereof
JP2006203195A (en) Package for gallium nitride semiconductor device
KR101856933B1 (en) Power Module
US10541624B2 (en) Three-level I-type inverter and semiconductor module
US8143645B2 (en) Semiconductor device having a stacked multi structure that has layered insulated gate-type bipolar transistors
JP2012169397A (en) Semiconductor module
US20220320054A1 (en) Semiconductor device
US20180233434A1 (en) Semiconductor device
JP5315378B2 (en) Semiconductor device for DC / DC converter
JP4061551B2 (en) Semiconductor device
JP6922450B2 (en) Semiconductor module
JP7010036B2 (en) Semiconductor module
JP2011228719A (en) Semiconductor device for dc/dc converter
JP5648095B2 (en) Semiconductor device
CN111279476B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP5119741B2 (en) Switching module
US20240038750A1 (en) Semiconductor module
JP2001085612A (en) Mounting structure of complementary igbt

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant