KR20170103163A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20170103163A KR20170103163A KR1020160025561A KR20160025561A KR20170103163A KR 20170103163 A KR20170103163 A KR 20170103163A KR 1020160025561 A KR1020160025561 A KR 1020160025561A KR 20160025561 A KR20160025561 A KR 20160025561A KR 20170103163 A KR20170103163 A KR 20170103163A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- ingan
- gan
- emitting device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
Description
실시예는 반도체 소자에 관한 것으로, 보다 상세하게는 광효율이 우수한 반도체 소자에 관한 것이다.BACKGROUND OF THE
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서, 발광 소자, 수광 소자 등 다양하게 사용되고 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages such as having a wide and easily adjustable band gap energy, and are used in various applications such as light emitting devices and light receiving devices.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.
도 1a 내지 도 1b는 종래의 발광소자를 나타낸 도면이다.1A and 1B are views showing a conventional light emitting device.
발광소자(100)는 기판(110) 위에 버퍼층(120)과, 제1 도전형 반도체층(132)과 활성층(134) 및 제2 도전형 반도체층(136)을 포함하는 발광구조물(130)이 배치되고, 제1 도전형 반도체층(132)과 제2 도전형 반도체층(136) 상에 각각 제1 전극(182)과 제2 전극(186)이 배치된다.The
제1 도전형 반도체층(132)과 활성층(134)의 사이에는 InGaN/GaN 구조를 가지는 응력 완화층(140)이 배치될 수 있고, 활성층(134)과 제2 도전형 반도체층(136)의 사이에는 전자 차단층(EBL, 160)이 배치될 수 있다.A
응력 완화층(140)은 도 1b에 도시된 바와 같이 InGaN(141)과 GaN(142)이 번갈아서 복수 개씩 배치되는 초격자(Superlattice, SLs)구조를 가질 수 있으며, InGaN층(141)과 GaN층(142)이 두께(t1, t2)은 서로 다를 수 있다.The
응력 완화층(140)은 제1 도전형 반도체층(132)으로부터 활성층(134)에 가해지는 응력을 완화시킬 수 있으나, 아래와 같은 문제점이 있다.The
도 2a 및 도 2b는 종래의 발광소자의 에너지 밴드 갭과 전자의 오버 플로우를 나타낸 도면이고, 도 2a 및 도 2b는 종래의 발광소자의 에너지 밴드 갭과 전자의 오버 플로우를 나타낸 도면이다.FIGS. 2A and 2B are diagrams showing an energy band gap and an electron overflow of a conventional light emitting device, and FIGS. 2A and 2B are diagrams showing an energy band gap and an electron overflow of a conventional light emitting device.
도 2a에서 적색으로 표시된 영역이 도 2b에서 확대되어 도시되고 있으며, InGaN과 GaN의 경계에서 피에조 전기장(Piezo Electrice Field)에 의하여 활성층(140) 내의 양자 벽의 에너지 밴드 갭이 점차 증가하여, 전자가 오버플로우(overflow) 또는 터널링(tunneling)을 통하여 활성층(140) 방향으로 진행하는 전자가 증가한다.2B, the energy band gap of the quantum wall in the
이러한 활성층 방향으로의 전자의 증가는 전자와 정공의 개수의 불균형을 초래하여, 발광소자의 광효율을 감소시킬 수 있다.The increase in electrons in the direction of the active layer causes an unbalance in the number of electrons and holes, thereby reducing the light efficiency of the light emitting element.
실시예는 광효율이 우수한 반도체 소자를 제공하고자 한다.The embodiment attempts to provide a semiconductor device having excellent light efficiency.
실시예는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 응력 완화층; 상기 응력 완화층 상에 배치되고 제1 양자벽 및/또는 제2 양자벽이 차단층인 다중 양자 우물 구조의 활성층; 및 상기 활성층 상의 제2 도전형 반도체층을 포함하는 반도체 소자를 제공한다.The embodiment includes a first conductivity type semiconductor layer; A stress relieving layer disposed on the first conductive type semiconductor layer; An active layer of a multiple quantum well structure disposed on the stress relieving layer and having a first quantum wall and / or a second quantum wall as a blocking layer; And a second conductive semiconductor layer on the active layer.
차단층은 AlGaN/InGaN/GaN을 포함할 수 있다.The barrier layer may comprise AlGaN / InGaN / GaN.
차단층의 두께는 1 나노미터 내지 20 나노미터일 수 있다.The thickness of the barrier layer may be from 1 nanometer to 20 nanometers.
AlGaN에서 Al(알루미늄)의 조성비는 1% 내지 20%일 수 있다.The composition ratio of Al (aluminum) in AlGaN may be 1% to 20%.
InGaN에서 In(인듐)의 조성비는 1% 내지 20%일 수 있다.The composition ratio of In (indium) in InGaN may be 1% to 20%.
응력 완화층은, 복수 개의 InGaN/GaN 또는 복수 개의 GaN/InGaN 구조를 가질 수 있다.The stress relieving layer may have a plurality of InGaN / GaN or a plurality of GaN / InGaN structures.
GaN의 두께는 상기 InGaN의 두께보다 클 수 있다.The thickness of GaN may be greater than the thickness of the InGaN.
복수 개의 GaN의 두께들 또는 복수 개의 InGaN의 두께들은 일정할 수 있다.The thicknesses of the plurality of GaNs or the thicknesses of the plurality of InGaNs may be constant.
실시예에 따른 발광소자는 응력 완화층(SLs)과 활성층(MQW)의 사이에 AlGaN/InGaN/GaN 구조의 차단층을 배치하여, AlN과 InN과 GaN 의 격자 불일치(Lattice Mismatch)로 인하여 AlGaN층과 InGaN층과 GaN층의 경계(Interface(에서 피에조 전기장이 생기게 되고, 이는 에너지 밴드 갭 밴딩(Energy Band Bending)을 일으켜서, AlGaN층과 GaN층의 에너지 레벨(Energy Level)이 비슷하게 되어 전자의 오버플로우를 줄일 수 있고, 따라서 다중 양자 우물 구조의 활성층 내의 전영역에서 전자가 고르게 분포되어, 광효율이 향상될 수 있다.In the light emitting device according to the embodiment, a barrier layer of an AlGaN / InGaN / GaN structure is disposed between the stress relaxation layer (SLs) and the active layer (MQW), and a lattice mismatch between AlN, InN and GaN, A piezoelectric field is generated at the interface between the InGaN layer and the GaN layer, which causes energy band bending, so that the energy levels of the AlGaN layer and the GaN layer are similar to each other, So that the electrons are evenly distributed in the entire region of the active layer of the multiple quantum well structure, so that the light efficiency can be improved.
도 1a 내지 도 1b는 종래의 발광소자를 나타낸 도면이고,
도 2a 및 도 2b는 종래의 발광소자의 에너지 밴드 갭과 전자의 오버 플로우를 나타낸 도면이고,
도 3a 내지 도 3c는 실시예에 따른 발광소자를 나타낸 도면이고,
도 4a 및 도 4b는 실시예에 따른 발광소자의 전자 차단층의 작용을 나타낸 도면이고,
도 5a 및 도 5b는 종래의 발광소자와 실시예에 따른 발광소자의 전자 분포를 나타낸 도면이고,
도 6은 실시예에 따른 발광소자가 배치된 발광소자 패키지를 나타낸 도면이다.1A and 1B are diagrams showing a conventional light emitting device,
FIGS. 2A and 2B are diagrams showing an energy band gap and an electron overflow of a conventional light emitting device,
3A to 3C are views showing a light emitting device according to an embodiment,
FIGS. 4A and 4B are views showing the action of the electron blocking layer of the light emitting device according to the embodiment,
5A and 5B are diagrams showing the distribution of electrons of the conventional light emitting device and the light emitting device according to the embodiment,
6 is a view illustrating a light emitting device package in which a light emitting device according to an embodiment is disposed.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
본 발명에 따른 반도체 소자는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 배치되는 응력 완화층과, 상기 응력 완화층 상에 배치되고 제1 양자벽 또는 제2 양자벽이 차단층인 다중 양자 우물 구조의 활성층과, 상기 활성층 상의 제2 도전형 반도체층을 포함할 수 있다.A semiconductor device according to the present invention includes: a first conductivity type semiconductor layer; a stress relieving layer disposed on the first conductivity type semiconductor layer; and a second quantum barrier layer disposed on the stress relieving layer, An active layer of a multi quantum well structure and a second conductivity type semiconductor layer on the active layer.
반도체 소자는 발광소자, 수광 소자 등을 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 이하에서는 반도체 소자 중 일실시예로 발광소자를 설명한다.The semiconductor device may include a light emitting element, a light receiving element, and the like. The light emitting element and the light receiving element may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer. Hereinafter, a light emitting device will be described as one example of a semiconductor device.
도 3a 내지 도 3c는 실시예에 따른 발광소자를 나타낸 도면이다.3A to 3C are views showing a light emitting device according to an embodiment.
발광소자(200)는 기판(210) 위에 버퍼층(220)과, 제1 도전형 반도체층(232)과 활성층(234) 및 제2 도전형 반도체층(236)을 포함하는 발광구조물(230)이 배치되고, 제1 도전형 반도체층(232)과 제2 도전형 반도체층(236) 상에 각각 제1 전극(282)과 제2 전극(286)이 배치된다.The
제1 도전형 반도체층(232)과 활성층(234)의 사이에는 InGaN/GaN 구조를 가지는 응력 완화층(240)이 배치될 수 있고, 응력 완화층(240)과 활성층(234) 사이에는 AlGaN/InGaN/GaN 구조의 차단층(250)이 배치될 수 있는데 차단층(250)은 다중 양자 우물 구조의 활성층(234)의 첫번째 또는 두번째 양자벽일 수 있다.A
활성층(234)과 제2 도전형 반도체층(236)의 사이에는 전자 차단층(Electron blocking Layer, EBL, 260)이 배치될 수 있고, 제2 도전형 반도체층(236) 상에는 투광성 도전층(270)이 배치될 수 있다.An electron blocking layer (EBL) 260 may be disposed between the active layer 234 and the second conductivity
기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The
기판(210)의 표면에는 도시된 바와 같이 패턴이 배치되어, 활성층(234)에서 방출되는 기판(210) 방향으로 진행하는 광을 반사 내지 산란하여 발광 소자(200) 전체의 광효율을 향상시킬 수 있다.A pattern is disposed on the surface of the
기판(210)과 발광 구조물(230)은 이종의 재료이므로 격자 상수 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, 기판(210)과 발광 구조물의 사이에 버퍼층(220)을 배치할 수 있다.Since the
제1 도전형 반도체층(232)은 Ⅲ-Ⅳ족, Ⅱ-Ⅴ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(232)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 성장될 수 있다.The first
제1 도전형 반도체층(232)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(232)은 단층 또는 다층으로 성장될 수 있으며, 이에 대해 한정하지는 않는다.When the first conductivity
응력 완화층(240)은 InGaN(241)과 GaN(242)이 번갈아서 복수 개씩 배치되는 초격자(Superlattice, SLs)구조를 가질 수 있으며, InGaN층(241)과 GaN층(242)이 두께(t3, t4)은 서로 다를 수 있다. 도 3b에 도시된 바와 같이 응력 완화층(240)은 아래의 기판 방향으로부터 InGaN층(241)과 GaN층(242)의 순서로 배치되거나 또는 도 3c에 도시된 바와 같이 GaN층(242)과 InGaN층(241)의 순서로 배치될 수 있다.The
각각의 InGaN층(241)의 두께들은 서로 동일할 수 있고, 또한 각각의 GaN층(242)의 두께들도 서로 동일할 수 있다.The thicknesses of the respective InGaN layers 241 may be equal to each other, and the thicknesses of the respective GaN layers 242 may be equal to each other.
이때, InGaN층(141)과 GaN층(142) 각각의 두께(t3, t4)는 서로 다를 수 있고, 상세하게는 InGaN층(141)의 두께(t3)보다 GaN층(142)의 두께(t4)가 클 수 있으며, 예를 들면 InGaN층(141)의 두께(t3)는 1.5 나노미터일 수 있고, GaN층(142)의 두께(t4)는 2 나노미터일 수 있다.At this time, the thicknesses t 3 and t 4 of the InGaN layer 141 and the
응력 완화층(240) 상에 배치되는 차단층(250)은 후술하는 다중 양자 우물 구조의 활성층(234) 내의 제1 양자벽 및/또는 제2 양자벽일 수 있으며, 응력 완화층(240) 방향으로부터 활성층(234) 방향으로 진행하는 전자 일부를 차단할 수 있다.The
차단층(250)은 AlGaN/InGaN/GaN구조로 이루어질 수 있는데, 응력 완화층(240)에 인접한 방향으로부터 AlGaN층(251)과 InGaN층(252)과 GaN층(253)이 차례로 배치될 수 있다.The
차단층(250) 전체의 두께는, AlGaN층(251)과 InGaN층(252)과 GaN층(253) 각각의 두께(t5, t6, t7)의 합일 수 있으며, 예를 들면 1 나노미터 내지 20 나노미터일 수 있다.The thickness of the
상술한 AlGaN과 InGaN과 GaN은 각가가 분자의 격자 상수(Lattice Constant) 가 3-4옴스트롱(Å) 정도로 각각 단일층(Mono Layer)으로만 적용하여도 전체 두께는 1 나노미터 이상일 수 있다. 그리고, 다중 양자 우물 구조에서 양자벽의 두께가 20 나노미터를 초과하면 저항이 너무 커질 수 있으므로, 전체 두께를 20 나노미터 이하로 할 수 있다.The total thickness of the AlGaN, InGaN, and GaN may be 1 nm or more even if the lattice constant of each of the AlGaN, InGaN, and GaN is about 3 to 4 ohm Strong (A). In a multi-quantum well structure, if the thickness of the quantum wall exceeds 20 nanometers, the resistance may become too large, so that the total thickness can be 20 nanometers or less.
AlGaN층(251) 내에서 Al(알루미늄)의 조성비는 1% 내지 20%일 수 있고, InGaN층(252) 내에서 In(인듐)의 조성비는 1% 내지 20%일 수 있다.The composition ratio of Al (aluminum) in the
AlGaN층(251)과 InGaN층(252)에 Al과 In이 포함되어 에너지 밴드 갭이 GaN층(253)과 달라지므로 Al과 In은 적어도 1% 이상 포함될 수 있고, 또한 청색광을 방출하는 활성층의 경우 Al과 In이 15% 이내로 포함될 수 있으나 UV LED 및 Green LED의 경우 20%까지 포함될 수 있다. Al과 In이 20%를 초과하여 포함되면, 차단층 내의 각 레이어(layer)의 격자 불일치(Lattice Mismatch)커져서 결정 품질(Crystal Quality)이 저하될 수 있다.Since Al and In are included in the
활성층(234)은 다중 양자 우물(MQW:Multi Quantum Well) 구조를 포함할 수 있다.The active layer 234 may include a multi quantum well (MQW) structure.
활성층(234)은 Ⅲ-Ⅳ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.InGaN / InGaN, InGaN / InGaN, InGaN / GaN, InAlGaN / GaN, GaAs (InGaAs), and AlGaN / AlGaN / InGaN / GaN, , / AlGaAs, GaP (InGaP) / AlGaP, but the present invention is not limited thereto. The well layer may be formed of a material having an energy band gap smaller than the energy band gap of the barrier layer.
제1 도전형 반도체층(232)을 통해서 주입되는 전자와 제2 도전형 반도체층(236)을 통해서 주입되는 정공이 서로 만나서 활성층(234)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 활성층(234)에서 방출되는 빛은 활성층을 이루는 물질의 조성에 따라 다를 수 있으며, 청색광이나 자외선(UV) 또는 심자외선(Deep UV) 등일 수 있다.Electrons injected through the first conductivity
활성층(234)과 제2 도전형 반도체층(236)의 사이에는 전자차단층(260)이 배치될 수 있다. 전자는 정공보다 이동성(mobility)이 크므로, 전자차단층(260)은 전자가 제2 도전형 반도체층(236)으로 오버플로우하는 것을 방지할 수 있으며, 차단층(240)과 구별하여 전자 차단층(260)이라 한다.An
전자차단층(260)은 AlxInyGa1 -x- yN(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 예를 들면 AlGaN으로 이루어질 수 있고, 활성층(234)의 밴드갭 에너지보다 높은 밴드갭 에너지를 가질 수 있으며, 예를 들어, 약 100Å 내지 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
제2 도전형 반도체층(236)은 반도체 화합물로 형성될 수 있고, 원료는 예를 들면, 갈륨(Ga)이나 암모니아(NH3)일 수 있다. 제2 도전형 반도체층(236)은 Ⅲ-Ⅳ족, Ⅱ-Ⅴ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(236)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The second conductive
제2 도전형 반도체층(236)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(236)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the second conductivity
발광 구조물(230) 위에는 투광성 도전층(270)이 배치될 수 있는데, 제2 전극(286)과 제2 도전형 반도체층(236)의 컨택 특성이 좋지 않으므로, ITO(Indium Tin Oxide)나 GaN계열의 재료로 투광성 도전층(270)을 형성하면 제2 전극(286)과의 컨택 특성이 우수하여 제2 도전형 반도체층(236)에의 전류 주입 특성이 향상될 수 있다.Since the contact characteristics between the
투광성 도전층(270)으로부터 제2 도전형 반도체층(236)과 전자 차단층(260)과 활성층(234)과 차단층(250)과 응력 완화층(240)을 관통하여 제1 도전형 반도체층(232)의 일부까지 메사 식각되어, 제1 도전형 반도체층(232)의 일부가 노출되고 노출된 제1 도전형 반도체층(232) 상에 제1 전극(282)이 배치되고, 투광성 도전층(270) 상에 제2 전극(286)이 배치될 수 있다.The second conductivity
제1 전극(282)과 제2 전극(286)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Cu) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The
도 3a 등에서는 수평형(lateral) 발광 소자를 도시하고 있으나, 수직형(vertical) 발광 소자 또는 플립 칩(clif chip) 발광 소자에도 상술한 차단층(250) 등의 구조가 적용될 수 있다.Although the lateral light emitting device is shown in FIG. 3A and the like, a structure such as the
도 4a 및 도 4b는 실시예에 따른 발광소자의 전자 차단층의 작용을 나타낸 도면이다.4A and 4B are views illustrating the operation of the electron blocking layer of the light emitting device according to the embodiment.
각 레이어(layer)의 에너지 밴드 갭이 도시되고 있으며, 적색의 점선으로 표시된 박스(box)가 차단층에 해당한다. 응력 완화층(SLs)과 활성층(MQW)의 사이에 AlGaN/InGaN/GaN 구조의 차단층을 배치하면, AlN과 InN과 GaN 의 격자 불일치(Lattice Mismatch)로 인하여 AlGaN층과 InGaN층과 GaN층의 경계(Interface(에서 피에조 전기장이 생기게 되고, 이는 에너지 밴드 갭 밴딩(Energy Band Bending)을 일으킨다. 따라서, 도 4b에 도시된 바와 같이 AlGaN층과 GaN층의 에너지 레벨(Energy Level)이 비슷하게 되어 전자의 오버플로우를 줄일 수 있다.The energy band gap of each layer is shown, and a box indicated by a red dotted line corresponds to the blocking layer. If the barrier layer of AlGaN / InGaN / GaN structure is disposed between the stress relaxation layer (SLs) and the active layer (MQW), the AlGaN layer, the InGaN layer, and the GaN layer, due to the lattice mismatch between AlN, InN and GaN The energy level of the AlGaN layer and the GaN layer are similar to each other as shown in FIG. 4B, so that the energy of the electrons Overflow can be reduced.
도 5a 및 도 5b는 종래의 발광소자와 실시예에 따른 발광소자의 전자 분포를 나타낸 도면이다.5A and 5B are diagrams showing the distribution of electrons in the conventional light emitting device and the light emitting device according to the embodiment.
도 5a의 종래의 발광소자에 비하여, 도 5b의 실시예에 따른 발광소자의 경우 다중 양자 우물 구조의 활성층 내의 전영역에서 전자가 고르게 분포되어, 광효율이 향상될 수 있다.In contrast to the conventional light emitting device of FIG. 5A, in the case of the light emitting device according to the embodiment of FIG. 5B, electrons are uniformly distributed throughout the active layer of the multiple quantum well structure, thereby improving the light efficiency.
도 6은 실시예에 따른 발광소자가 배치된 발광소자 패키지를 나타낸 도면이다.6 is a view illustrating a light emitting device package in which a light emitting device according to an embodiment is disposed.
실시예에 따른 발광소자 패키지(300)는, 몸체부(310), 몸체부(310) 상에 형성된 캐비티(cavity) 및 캐비티 내에 배치되는 발광 소자(200)를 포함할 수 있으며, 몸체부(310)에는 발광 소자(200)와의 전기적 연결을 위한 리드 프레임(321, 322)을 포함할 수 있다.The light emitting
발광 소자(200)는 캐비티의 바닥면에 배치될 수 있고, 캐비티 내에는 발광 소자(200)를 둘러싸고 몰딩부(355)가 배치될 수 있으며, 몰딩부(355)에는 형광체(350)가 포함되어 발광 소자(200)로부터 방출되는 제1 파장 영역의 광에 의하여 여기되어 제2 파장 영역의 광을 방출할 수 있다.The
몰딩부(350)에서 형광체와 같이 혼합되어 사용될 수 있는 수지는 실리콘계 수지, 에폭시계 수지, 아크릴계 수지 중 어느 하나 또는 그 혼합물의 형태일 수 있다. 형광체(350)는 야그(YAG) 계열의 형광체나, 나이트라이드(Nitride) 계열의 형광체, 실리케이트(Silicate) 또는 이들이 혼합되어 사용될 수 있으나, 이에 한정하지 않는다.The resin that can be mixed with the phosphor in the
몸체부(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상부가 개방되고 측면과 바닥면으로 이루어진 캐비티를 가질 수 있다. The
캐비티는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티의 측면은 바닥면에 대하여 수직이거나 경사지게 형성될 수 있으며, 그 크기 및 형태가 다양할 수 있다. The cavity may be formed in a cup shape, a concave container shape or the like, and the side surface of the cavity may be formed perpendicular or inclined with respect to the bottom surface, and may vary in size and shape.
캐비티를 위에서 바라본 형상은 원형, 다각형, 타원형 등일 수 있으며, 모서리가 곡선인 형상일 수도 있으나, 이에 한정하지 않는다.The shape of the cavity viewed from the top may be circular, polygonal, elliptical, or the like, but may be a curved edge shape, but is not limited thereto.
몸체부(310)에는 제1 리드 프레임(321) 및 제2 리드 프레임(322)이 포함되어 발광 소자(200)와 와이어(340)를 통하여 전기적으로 연결될 수 있다. 몸체부(310)가 금속 재질 등 도전성 물질로 이루어지는 경우, 도시되지는 않았으나 몸체부(310)의 표면에 절연층이 코팅되어 제1, 2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The
제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 발광 소자(200)에 전류를 공급할 수 있다. 또한, 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 발광 소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(200)에서 발생된 열을 외부로 배출시킬 수도 있다.The
도 6에 도시된 실시예에서는 발광 소자(200)가 제1 리드 프레임(321) 및 제2 리드 프레임(322)과는 와이어(340)를 통하여 연결될 수 있으나, 와이어 본딩 방식 외에 플립칩 본딩 또는 다이 본딩 방식에 의하여 연결될 수도 있다.6, the
상술한 발광소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described light emitting device is constituted by a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of an image display device or a light source of an illumination device.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or bulb type. It is possible.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.
발광소자에서 방출되는 광은 여러 파장 영역의 광이 혼합되어 있으며 발광소자를 중심으로 방사상으로 광이 방출될 수 있다.The light emitted from the light emitting device is mixed with light in a plurality of wavelength ranges, and light can be radiated around the light emitting device.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 활성층에서 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 파장 대역의 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted from the active layer when electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, There is a difference between the directionality of light and the wavelength band. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication.
수광 소자는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 의미할 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.The light receiving element may refer to a photodetector, which is a kind of transducer that detects light and converts its intensity into an electric signal. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. 이들 중 pin형 광검출기와 쇼트키형 광검출기는 질화물 반도체 물질을 이용하여 구현될 수 있다.In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have. Among them, the pin type photodetector and the Schottky type photodetector can be implemented using a nitride semiconductor material.
포토 다이오드(Photodiode)는 레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드에 역바이어스를 가하면 저항이 매우 높아져서 미세한 전류가 흐르나, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐르며, 이때 전압의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례한다.The photodiode may include a first conductivity type semiconductor layer having the above-described structure, an active layer, and a second conductivity type semiconductor layer in the same manner as the light emitting device. The laser diode has a pn junction or a pin structure. When a reverse bias is applied to the photodiode, the resistance becomes very high and a minute current flows. However, when light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the voltage is almost proportional to the intensity of light incident on the photodiode.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광전 효과를 이용하여 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 외부에서 태양광 등이 입사되면 n-형의 제1 도전형 반도체층, p-형의 제2 도전형 반도체층에서 각각 전자(electron)와 홀(hole)이 생성이 되고, 생성된 전자와 홀이 각각 n-형 전극과 p-형 전극으로 이동하며, n-형 전극과 p-형 전극을 서로 연결하면 전자가 n-형 전극으로부터 p-형 전극으로 이동하여 전류가 흐른다.A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current using a photoelectric effect. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure. Electrons and holes are generated in the n-type first conductivity type semiconductor layer and the p-type second conductivity type semiconductor layer when solar light or the like is incident from the outside, Type electrode and the p-type electrode. When the n-type electrode and the p-type electrode are connected to each other, electrons move from the n-type electrode to the p-type electrode and current flows.
태양 전지는 결정형 태양 전지와 박막형 태양 전지로 나뉠 수 있고, 박막형 태양 전지는 무기 박막계 태양 전지와 유기 박막계 태양 전지로 나뉠 수 있다.The solar cell can be divided into a crystalline solar cell and a thin film solar cell. The thin film solar cell can be divided into an inorganic thin film solar cell and an organic thin film solar cell.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light-receiving device may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, or As and may be doped with a p- And may be implemented using a semiconductor material or an intrinsic semiconductor material.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100,200: 발광소자 110, 210: 기판
120, 220: 기판 230: 발광 구조물
140, 240: 응력 완화층 250: 차단층
260: 전자 차단층 270: 투광성 도전층
282, 286: 제1,2 전극 300: 발광소자 패키지
310: 패키지 몸체 321: 제1 리드 프레임
322: 제2 리드 프레임100, 200: light emitting
120, 220: substrate 230: light emitting structure
140, 240: stress relaxation layer 250: barrier layer
260: Electron barrier layer 270: Transparent conductive layer
282, 286: first and second electrodes 300: light emitting device package
310: package body 321: first lead frame
322: second lead frame
Claims (8)
상기 제1 도전형 반도체층 상에 배치되는 응력 완화층;
상기 응력 완화층 상에 배치되고 제1 양자벽 및/또는 제2 양자벽이 차단층인 다중 양자 우물 구조의 활성층; 및
상기 활성층 상의 제2 도전형 반도체층을 포함하는 반도체 소자.A first conductive semiconductor layer;
A stress relieving layer disposed on the first conductive type semiconductor layer;
An active layer of a multiple quantum well structure disposed on the stress relieving layer and having a first quantum wall and / or a second quantum wall as a blocking layer; And
And a second conductivity type semiconductor layer on the active layer.
상기 차단층은 AlGaN/InGaN/GaN을 포함하는 반도체 소자.The method of claim 1,
Wherein the barrier layer comprises AlGaN / InGaN / GaN.
상기 차단층의 두께는 1 나노미터 내지 20 나노미터인 반도체 소자.The method according to claim 1,
Wherein the thickness of the blocking layer is from 1 nanometer to 20 nanometers.
상기 AlGaN에서 Al(알루미늄)의 조성비는 1% 내지 20%인 반도체 소자.3. The method of claim 2,
And the composition ratio of Al (aluminum) in the AlGaN is 1% to 20%.
상기 InGaN에서 In(인듐)의 조성비는 1% 내지 20%인 반도체 소자.3. The method of claim 2,
Wherein a composition ratio of In (indium) in the InGaN is 1% to 20%.
상기 응력 완화층은, 복수 개의 InGaN/GaN 또는 복수 개의 GaN/InGaN 구조를 가지는 반도체 소자.The method according to claim 1,
Wherein the stress relieving layer has a plurality of InGaN / GaN or a plurality of GaN / InGaN structures.
상기 GaN의 두께는 상기 InGaN의 두께보다 큰 반도체 소자.The method according to claim 6,
Wherein a thickness of the GaN is greater than a thickness of the InGaN.
상기 복수 개의 GaN의 두께들 또는 복수 개의 InGaN의 두께들은 일정한 반도체 소자.The method according to claim 6,
Wherein the thicknesses of the plurality of GaNs or the thicknesses of the plurality of InGaNs are constant.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160025561A KR20170103163A (en) | 2016-03-03 | 2016-03-03 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160025561A KR20170103163A (en) | 2016-03-03 | 2016-03-03 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170103163A true KR20170103163A (en) | 2017-09-13 |
Family
ID=59967838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160025561A KR20170103163A (en) | 2016-03-03 | 2016-03-03 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170103163A (en) |
-
2016
- 2016-03-03 KR KR1020160025561A patent/KR20170103163A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190280158A1 (en) | Semiconductor element and semiconductor element package comprising same | |
KR20170129009A (en) | Semiconductor device | |
US10971649B2 (en) | Semiconductor device and light emitting device package comprising same | |
KR102606859B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR102403821B1 (en) | Semiconductor device | |
KR102623610B1 (en) | Semiconductor device and light emitting device package having thereof | |
KR102608517B1 (en) | Semiconductor device | |
KR102656859B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR20180087678A (en) | Semiconductor Device And Light Apparatus | |
KR20170103163A (en) | Semiconductor device | |
KR20180082887A (en) | Semiconductor Device And Light Apparatus | |
KR102632201B1 (en) | Semiconductor device | |
KR20180057144A (en) | Semiconductor device and semiconductor package having the same | |
KR20180009220A (en) | Semiconductor device | |
KR20170137393A (en) | Semiconductor device and light emitting device package having thereof | |
KR20180016906A (en) | Semiconductor device and light emitting device package having thereof | |
KR102510613B1 (en) | Semiconductor device | |
KR102648675B1 (en) | Semiconductor device and light emitting device package having thereof | |
KR20170142690A (en) | Semiconductor device | |
KR102632216B1 (en) | Semiconductor device and light emitting device package having thereof | |
KR20180009266A (en) | Semiconductor device and light emitting device package having thereof | |
KR20170116686A (en) | Semiconductor device | |
US20210288219A1 (en) | Semiconductor device | |
KR20170129503A (en) | Semiconductor device and manufacturing method the same | |
KR20180067364A (en) | Semiconductor device and lighting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
WITB | Written withdrawal of application |