KR20170097630A - 싱크 요청을 사용한 리프레시 레이트 제어 기법 - Google Patents

싱크 요청을 사용한 리프레시 레이트 제어 기법 Download PDF

Info

Publication number
KR20170097630A
KR20170097630A KR1020177013929A KR20177013929A KR20170097630A KR 20170097630 A KR20170097630 A KR 20170097630A KR 1020177013929 A KR1020177013929 A KR 1020177013929A KR 20177013929 A KR20177013929 A KR 20177013929A KR 20170097630 A KR20170097630 A KR 20170097630A
Authority
KR
South Korea
Prior art keywords
burst
interface controller
video data
video
display
Prior art date
Application number
KR1020177013929A
Other languages
English (en)
Other versions
KR102430738B1 (ko
Inventor
노부유키 스즈키
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170097630A publication Critical patent/KR20170097630A/ko
Application granted granted Critical
Publication of KR102430738B1 publication Critical patent/KR102430738B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

리프레시 레이트를 제어하는 방법이 여기에 설명된다.　이 방법은 싱크 인터페이스 제어기를 통해 비디오 데이터 전송 요청 패킷을 송신하는 단계를 포함하고, 데이터 전송 요청 패킷은 디스플레이 장치의 리프레시 레이트 성능을 포함한다.　 이 방법은 또한 싱크 인터페이스 제어기를 통해 확인응답 패킷을 수신하는 단계를 포함한다.　 이 방법은 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트를 수신하는 단계를 더 포함한다.　이 방법은 또한 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트를 수신하는 것에 응답하여 확인응답 패킷을 송신하는 단계를 더 포함한다.

Description

싱크 요청을 사용한 리프레시 레이트 제어 기법{REFRESH RATE CONTROL USING SINK REQUESTS}
관련 출원에 대한 상호 참조
본 출원은 2014년 12월 23일자로 출원된 미국 특허 출원 제14/581,559호의 출원일의 이익을 주장하며, 이는 본원에 참조로 인용된다.
기술 분야
본 발명은 일반적으로 컴퓨터 디스플레이에 관한 것이다. 보다 상세하게, 본 발명은 컴퓨터 디스플레이의 프레임 리프레시 레이트를 제어하는 기술에 관한 것이다.
스마트 폰, 태블릿 및 PC 플랫폼의 디스플레이 해상도는 특히 사이즈 및 해상도 면에서 모두 증가하고 있다.　이러한 디스플레이는 일반적으로 AC 전원에 의존하기 때문에 디스플레이 해상도가 높아질수록 디스플레이에 의해 소비되는 전력이 비례적으로 증가한다.　따라서, 장치 디스플레이는 현대의 컴퓨팅에서 전력 소비의 주요 원인이 되고 있다.
도 1은 디스플레이 장치를 리프레시하는 데 사용될 수 있는 예시적인 컴퓨팅 장치를 나타내는 블록도이다.
도 2는 디스플레이 장치를 리프레시하는 데 사용될 수 있는 예시적인 시스템을 나타내는 블록도이다.
도 3은 본 명세서에 설명된 기술에 따라 리프레시가 개시될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템의 통신 다이어그램이다.
도 4는 본 명세서에 설명된 기술에 따라 FIFO가 가득 차 있지 않으면 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템의 통신 다이어그램이다.　
도 5는 본 명세서에 설명된 기술에 따라 FIFO가 가득 차면 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템의 통신 다이어그램이다.
도 6은 본 명세서에 설명된 기술에 따라 데이터 전송이 재개될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템의 통신 다이어그램도이다.
도 7은 본 명세서에 설명된 기술에 따라 비디오 데이터 전송 프레임이 완료 되는 경우 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템의 통신 다이어그램이다.
도 8은 본 명세서에 설명된 기술에 따라 데이터 전송이 시간 지연으로 재개될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템의 통신 다이어그램이다.
도 9는 디스플레이 버스트 데이터 전송을 위한 컴퓨팅 장치 기능을 나타내는 예시적인 방법을 나타내는 프로세스 흐름도이다.
도 10은 디스플레이 버스트 데이터 전송을 위한 디스플레이 장치 기능을 나타내는 예시적인 방법을 도시하는 프로세스 흐름도이다.
도 11은 장치들의 발견을 위한 코드를 저장하는 컴퓨터 판독 가능 매체를 보여주는 블록도이다.
유사한 번호는 개시 내용 및 도면 전반에 걸쳐 동일한 구성 요소 및 특징을 언급하는 데 사용된다.　100번 대의 숫자는 도 1에서 처음 찾아볼 수 있는 특징을 나타내고, 200번 대의 숫자는 도 2에서 처음 찾아볼 수 있는 특징을 나타내는 것 등이다.
상술한 바와 같이, 디스플레이 전자 장치 전력은 디스플레이 해상도가 증가함에 따라 비례하여 증가한다.　전자 디스플레이에 의해 사용되는 전력의 양을 감소시키는 하나의 방법은 디스플레이의 리프레시 레이트를 감소시키는 것이다.　그러나 디스플레이 제어기가 리프레시 레이트를 변경하는 경우 리프레시 레이트 감소는 디스플레이의 사용자에게 건강에 좋지 않은 스크린 깜박임을 발생시킬 수 있다.　예를 들어, 스크린 깜박임으로 인해 눈의 피로 및/또는 두통이 발생할 수 있다.　또한, 일부 디스플레이는 전력 소비를 감소시키기 위해 디스플레이 스크린 패턴 또는 데이터 프로파일에 적응되는 동적 리프레시 레이트 변화를 이용할 수 있다.　예를 들어 절전 기능은 리프레시 레이트를 변경하거나 패널 내부의 리프레시 메커니즘을 사용할 수도 있다. 본 명세서에서는 CPU 디스플레이 제어기와 디스플레이 장치 사이의 리프레시 레이트를 통신 및 제어하기 위한 기법이 제공된다.　본 기법은 싱크 인터페이스 모듈(sink interface module)을 사용하여 리프레시 레이트를 변경하게 할 수 있다.　따라서, 본 명세서에 설명된 기법은 스크린 깜박임 오동작을 방지하면서 에너지 절감을 제공한다.　일부 예에서, 상기 기법은 모바일 디스플레이에서 사용되는 전력을 감소시키는 데 사용될 수 있다.　그러나 이러한 기법은 유선 디지털 디스플레이 인터페이스(유선 DDI)에도 적용될 수 있다.
일부 실시예는 하드웨어, 펌웨어 및 소프트웨어 중 하나 또는 그 조합으로 구현될 수 있다.　일부 실시예는 본 명세서에 설명된 동작들을 수행하기 위해 컴퓨팅 플랫폼에 의해 판독되고 실행될 수 있는 컴퓨터 판독 가능 매체 상에 저장된 명령어로서 구현될 수도 있다.　컴퓨터 판독 가능 매체는 기계, 예를 들어 컴퓨터에 의해 판독 가능한 형태로 정보를 저장 또는 송신하기 위한 임의의 메커니즘을 포함할 수 있다.　예를 들어, 컴퓨터 판독 가능 매체는 리드 온리 메모리(ROM),　랜덤 액세스 메모리(RAM),　자기 디스크 저장 매체,　광학 저장 매체,　플래시 메모리 장치, 또는 여러 신호 중에서도 전기 신호, 광학적 신호, 음향 신호 또는 다른 형태의 전파 신호(예를 들어 반송파), 적외선 신호, 디지털 신호 또는 신호를 송신 및/또는 수신하는 인터페이스를 포함할 수 있다.
실시예는 구현 예 또는 예시이다.　"실시예", "일 실시예", "일부 실시예", "다양한 실시예"또는 "다른 실시예"에 대한 명세서에서의 언급은 실시예와 관련하여 설명된 구체적인 특징, 구조 또는 특성이 본 발명의 적어도 일부 실시예(그러나 반드시 모든 실시예는 아님)에 포함된다는 것을 의미한다.　"실시예", "일 실시예" 또는 "일부 실시예"의 다양한 외관은 반드시 동일한 실시예를 모두 지칭하는 것은 아니다. 실시예에서의 요소 또는 특징은 다른 실시예의 요소 또는 특징과 결합될 수 있다.
본 명세서에 설명되고 도시된 모든 구성 요소, 특징, 구조, 특성 등이 특정 실시예 또는 실시예에 포함될 필요는 없다.　명세서에 특정 구성 요소, 특징, 구조 또는 특성이 포함되어 있을 수 있다고 언급되는 경우, 예를 들어, 그러한 특정 구성 요소, 특징, 구조 또는 특성이 반드시 포함되어야 하는 것은 아니다. 명세서 또는 청구 범위가 "하나의(a 또는 an)" 요소를 언급하는 경우, 이는 그러한 요소 중 하나만 존재한다는 것을 의미하지는 않는다.　명세서 또는 청구 범위가 "추가적" 요소를 언급하는 경우, 추가 요소가 둘 이상 존재하는 것을 배제하지는 않는다.
비록 일부 실시예들이 특정 구현예를 참조하여 설명되었지만, 다른 구현 예가 몇몇 실시예에 따라 가능하다는 것을 알아야 한다.　또한, 도면 및/또는 본 명세서에 도시되고 기술된 회로 소자 또는 다른 특징의 배치 및/또는 순서는 도시되고 기술된 특정 방식으로 배열될 필요는 없다.　일부 다른 실시예에 따라 많은 다른 장치가 가능하다.
도면에 도시된 각 시스템에서, 어떤 경우에 요소는 표현된 요소가 상이하고/거나 유사할 수 있음을 암시하기 위해 각각 동일한 참조 번호 또는 다른 참조 번호를 가질 수 있다.　그러나 구성 요소는 상이한 구현예를 가지며 본 명세서에 도시되거나 설명된 시스템의 일부 또는 전부와 함께 동작할 수 있을 만큼 충분한 유연성을 가질 수 있다.　도면에 도시된 다양한 요소는 동일하거나 상이할 수 있다.　어느 것을 제 1 구성 요소라고 부르고 어느 것을 제 2 구성 요소라고 부를 것인지는 임의적이다.
도 1은 장치의 발견을 위한 노드로서 사용될 수 있는 예시적인 컴퓨팅 장치를 나타내는 블록도이다.　컴퓨팅 장치(100)는 여러 장치 중에서도 예를 들어 랩톱 컴퓨터, 데스크톱 컴퓨터, 태블릿 컴퓨터, 모바일 장치 또는 서버일 수 있다.　컴퓨팅 장치(100)는 CPU(102)에 의해 실행 가능한 명령어를 저장하는 메모리 장치(104)뿐만 아니라 저장된 명령어를 실행하도록 구성된 중앙 처리 장치(CPU)(102)를 포함할 수 있다. CPU(102)는 버스(106)에 의해 메모리 장치(104)에 연결될 수 있다. 또한, CPU(102)는 단일 코어 프로세서, 멀티 코어 프로세서, 컴퓨팅 클러스터일 수 있거나, 또는 임의의 수의 다른 구성일 수 있다.　또한, 컴퓨팅 장치(100)는 둘 이상의 CPU(102)를 포함할 수 있다. 메모리 장치(104)는 RAM(random access memory), ROM(read only memory),　플래시 메모리, 또는 임의의 다른 적절한 메모리 시스템일 수 있다.　예를 들어, 메모리 장치(104)는 동적 랜덤 액세스 메모리(DRAM)를 포함할 수 있다.
컴퓨팅 장치(100)는 또한 그래픽 프로세싱 유닛(GPU)(108)을 포함할 수 있다. 도시된 바와 같이, CPU(102)는 버스(106)를 통해 GPU(108)에 연결될 수 있다. 일부 경우에, GPU(108)는 CPU(102)에 내장될 수 있다. 일부 경우에, GPU(108)는 CPU(102)에 대해 분리된 컴포넌트일 수 있다. GPU(108)는 캐시를 포함할 수 있고 컴퓨팅 장치(100) 내에서 임의의 수의 그래픽 동작을 수행하도록 구성될 수 있다. GPU(108)는 예를 들어 컴퓨팅 장치(100) 내에서 임의의 수의 그래픽 동작을 수행하도록 구성될 수 있다. 예를 들어, GPU(108)는 그래픽 이미지, 그래픽 프레임, 비디오 등을 렌더링 또는 조작하여 컴퓨팅 장치(100)의 사용자게 디스플레이되게 하도록 구성될 수 있다. 이미지 데이터를 디스플레이하는 것은 GPU(108)의 하나 이상의 엔진(109), 디스플레이 드라이버(115), 디스플레이 인터페이스(116) 등에 의해 수행될 수 있다.
메모리 장치(104)는 RAM(random access memory), ROM(read only memory), 플래시 메모리, 또는 임의의 다른 적절한 메모리 시스템을 포함할 수 있다.　예를 들어, 메모리 장치(104)는 동적 랜덤 액세스 메모리(DRAM)를 포함할 수 있다.　메모리 장치(104)는 장치 발견을 위한 명령어를 실행하도록 구성된 장치 드라이버(110)를 포함할 수 있다.　장치 드라이버(110)는 소프트웨어, 애플리케이션 프로그램, 애플리케이션 코드 등일 수 있다.
CPU(102)는 또한 버스(106)를 통해 컴퓨팅 장치(100)를 하나 이상의 입력/출력(I/O) 장치(114)에 연결하도록 구성된 입력/출력(I/O) 장치 인터페이스(112)에 접속될 수 있다. I/O 장치(114)는 예를 들어, 키보드 및 포인팅 장치를 포함할 수 있으며, 포인팅 장치는 특히 터치 패드 또는 터치 스크린을 포함할 수 있다.　I/O 장치(114)는 컴퓨팅 장치(100)의 내장 구성 요소일 수도 있고 또는 컴퓨팅 장치(100)에 외부적으로 접속된 장치일 수도 있다. 일부 예에서, 메모리(104)는 직접 메모리 액세스(direct memory access, DMA)를 통해 I/O 장치(114)에 통신 가능하게 연결될 수 있다.
CPU(102)는 또한 컴퓨팅 장치(100)를 디스플레이 장치(118)에 연결하도록 구성된 디스플레이 인터페이스(116)에 버스(106)를 통해 링크될 수 있다. 디스플레이 장치(118)는 컴퓨팅 장치(100)의 내장형 컴포넌트인 디스플레이 스크린을 포함할 수 있다. 또한, 디스플레이 장치(118)는 특히 컴퓨터 모니터, 텔레비전 또는 프로젝터를 포함할 수 있으며, 이는 컴퓨팅 장치(100)의 내부 또는 외부에 연결된다. 일부 예에서, 디스플레이 장치(118)는 내부 클록 발진기를 포함할 수 있는 타이밍 제어기를 포함할 수 있다.　오실레이터는 비디오 데이터를 이용하여 디스플레이 장치의 리프레시하는 것을 관리하는 데 사용될 수 있다.　일부 예에서, 디스플레이 장치(118)는 또한 디스플레이될 비디오 데이터를 수신하기 위한 FIFO를 포함하는 싱크 인터페이스 제어기를 포함할 수 있다.　예를 들어, FIFO는 임의의 적당한 사이즈일 수 있고, 예를 들면, 4킬로바이트에서 10메가바이트 사이즈 또는 그 이상일 수 있다.
또한, 컴퓨팅 장치는 저장 장치(120)를 포함한다. 저장 장치(120)는 하드 드라이브, 광학 드라이브, 썸 드라이브(thumbdrive), 드라이브 어레이 또는 이들의 조합을 포함할 수 있다.　저장 장치(120)는 또한 원격 저장 장치 드라이브를 포함할 수 있다.
컴퓨팅 장치(100)는 또한 네트워크 인터페이스 제어기(NIC)(126)를 포함할 수 있다. NIC(126)는 컴퓨팅 디바이스(100)를 버스(106)를 통해 네트워크(128)에 연결하도록 구성될 수 있다. 네트워크(128)는 특히 광역 네트워크(WAN), 근거리 통신망(LAN) 또는 인터넷일 수 있다.　일부 예에서, 장치는 무선 기술을 통해 다른 장치들과 통신할 수 있다.　예를 들어 Bluetooth® 또는 유사한 기술을 사용하여 다른 장치와 연결할 수 있다.
컴퓨팅 장치(100)는 또한 디스플레이 제어기(122)를 포함할 수 있다. 디스플레이 제어기(122)는 적어도 부분적으로 하드웨어 로직을 포함하는 로직으로서 구현될 수 있다.　다른 경우에, 디스플레이 제어기(122)는 디스플레이 드라이버(115), 디스플레이 인터페이스(116), GPU(110)의 엔진들(109), CPU(102), 임의의 다른 적절한 제어기, 또는 이들의 임의의 조합의 소프트웨어 또는 펌웨어 명령어의 일부로서 구현될 수 있다.　또 다른 경우에서, 디스플레이 제어기(122)는 전자 회로에 의해 수행될 하드웨어 로직을 적어도 부분적으로 포함하는 전자 로직, 집적 회로에 의해 수행될 로직 등으로 구현될 수 있다.　디스플레이 제어기(122)는 독립적으로, 병렬로, 분산 되어,　또는 보다 광범위한 프로세스의 일부로서 동작하도록 구성될 수 있다.　또 다른 경우에, 디스플레이 제어기(122)는 소프트웨어, 펌웨어, 하드웨어 로직 등의 조합으로서 구현될 수 있다.　일부 실시예에서, 디스플레이 제어기(122)는 비디오 전송 요청 패킷을 수신하고 확인응답 패킷을 싱크 인터페이스 제어기(124)에 송신하는 데 사용될 수 있다.
일부 예에서, 싱크 인터페이스 제어기(124)는 디스플레이 장치(118) 내에 포함될 수 있다. 디스플레이 제어기(122)는 비디오 버스트를 송신할 수 있고 싱크 인터페이스 제어기(124)로부터 제 2 확인응답 패킷을 수신할 수 있다. 싱크 인터페이스 제어기(124)는 비디오 전송 요청 패킷을 디스플레이 제어기(122)에 송신하는 데 사용될 수 있다. 싱크 인터페이스 모듈(124)은 요청 패킷에 응답하여 확인응답 및 비디오 버스트를 수신할 수 있다. 싱크 인터페이스 제어기(124)는 또한 비디오 버스트에 대한 확인응답을 송신할 수 있다.
일부 예에서, 비디오 버스트는 시스템의 물리 계층 링크의 최대 속도로 전송될 비디오 데이터를 포함한다.　일부 예에서, 싱크 인터페이스 제어기(124)는 FIFO(First In, First Out) 데이터 버퍼를 포함할 수 있고, FIFO는 디스플레이 제어기(122)로부터 비디오 버스트를 수신하여 이를 디스플레이 장치(118)로 전송할 수 있다. 일부 예에서, 싱크 인터페이스 제어기(124)는 라인 버퍼 또는 출력 래치를 포함할 수 있다.　예를 들어, 라인 버퍼 또는 출력 래치는 디스플레이 제어기(122)로부터 비디오 버스트를 수신하여 이를 디스플레이 장치에 전송할 수 있다.　일부 예에서, 싱크 인터페이스 모듈은 싱크 인터페이스 제어기일 수 있다.　디스플레이 제어기(122)는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 포함할 수 있다.
도 1의 블록도는,　컴퓨팅 장치(100)가 도 1에 도시된 모든 구성 요소를 포함해야 함을 나타내려는 것은 아니다.　 오히려, 컴퓨팅 시스템(100)은 도 1에 도시된 것과 달리 더 적거나 많은 구성 요소를 포함할 수 있는데, 예를 들면, 센서, 전력 관리 집적 회로, 부가적인 네트워크 인터페이스 등이 있다.　컴퓨팅 장치(100)는 도 1에 도시되지 않은 임의의 수의 추가 구성 요소를 포함할 수 있다.　또한, CPU(102)의 임의의 기능은 부분적으로 또는 전체적으로 하드웨어 및/또는 프로세서에 구현될 수 있다.　예를 들어, 디스플레이 제어기(122) 및 싱크 인터페이스 제어기(124)의 기능은 애플리케이션 특정 집적 회로를 이용하여, 프로세서에 구현된 로직으로, 특화된 그래픽 프로세싱 유닛에 구현된 로직으로 또는 임의의 다른 장치에 구현될 수 있다.
도 2는 디스플레이 장치를 리프레시하는 데 사용될 수 있는 예시적인 시스템(200)을 나타내는 블록도이다.　 도 2에서, 예시적인 시스템(200)은 디스플레이 제어기(204) 및 소스 인터페이스 제어기(206)를 포함하는 CPU(202)를 포함한다. 소스 인터페이스 제어기(206)는 업 링크(210) 및 다운 링크(212)를 통해 싱크 인터페이스 제어기(208)에 연결된다. 싱크 인터페이스 제어기(208)는 FIFO 데이터 버퍼(214)를 포함한다. FIFO 데이터 버퍼(214)는 연결부(220)를 통해 디스플레이 장치(218)의 타이밍 제어기(TCON)(216)에 연결된다. 일부 실시예에서, 싱크 인터페이스 제어기(208) 및 FIFO(214)는 또한 디스플레이 장치(218)에 포함될 수 있다.
실시예에서, 싱크 인터페이스 제어기(208)는 업 링크(210)를 통해 추가 비디오 데이터에 대한 요청을 송신할 수 있다. 일부 예에서, 요청은 디스플레이 리프레시 레이트를 포함한다.　예를 들어, 리프레시 레이트는 60 Hz 또는 임의의 적절한 리프레시 레이트일 수 있다.　비디오 데이터 요청에 응답하여, 소스 인터페이스 제어기(206)는 다운 링크(212)를 통해 비디오 데이터의 버스트를 송신할 수 있다. 본 명세서에 사용된 버스트는 비디오 데이터의 단위이다.　예를 들어, 비디오 프레임은 비디오 데이터의 하나 이상의 버스트로 분리되어 전송될 수 있다.　일부 예에서, 업 링크(210) 및 다운 링크(212)는 이중 심플렉스에서 동작하는 eDP 메인 링크 PHY일 수 있다.　그러나 양방향 성능 및 임계 대역폭 지원을 갖는 임의의 적합한 물리 계층이 사용될 수 있다.　예를 들어, MIPI D-PHY 또는 M-PHY가 사용될 수도 있다.　일부 예에서, 링크는 클록 회복(clock recovery) 및 심볼 락(symbol lock)을 사용하여 형성될 수 있다.
일부 실시예에서, 비디오 데이터의 버스트는 싱크 인터페이스 제어기(208)의 FIFO 데이터 버퍼(214)에 저장될 수 있다. 대안으로, 비디오 데이터의 버스트는 싱크 인터페이스 제어기(208)의 라인 버퍼 또는 출력 래치에 저장될 수 있다. 버스트들의 사이즈는 임의의 디스플레이 리프레시가 시작되기 전에 인터페이스 초기화로서 협의될 수 있다.　비디오 데이터의 버스트는 이하에서 도 3 내지 8에 설명된 기술에 따라 한번에 하나의 프레임씩 디스플레이를 리프레시하는 데 사용될 수 있다.　
도 3은 본 명세서에 설명된 기술에 따라 리프레시가 개시될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템(300)의 통신 다이어그램이다.　 도 3을 참조하면, 예시적인 시스템(300)은 소스 인터페이스 제어기(206) 및 싱크 인터페이스 제어기(208)를 포함한다. startDisplayRefresh 요청(302)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다. 확인응답(304)은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 표시된다. 비디오 데이터(306)의 전송은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표에 의해 표시된다. 제 2 확인응답(308)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다.
예시적인 시스템(300)에서, 싱크 인터페이스 제어기(208)는 프레임 리프레시를 시작할 수 있다.　예를 들어, 싱크 인터페이스 제어기(208)는 startDisplayRefresh 요청 패킷(302)을 소스 인터페이스 제어기(206)에 전송할 수 있다. startDisplayRefresh 요청 패킷(302)의 수신에 응답하여 소스 인터페이스 제어기(206)는 확인응답(304)을 전송할 수 있다. 예를 들어, 확인응답은 싱크 인터페이스 제어기(208)로 다시 송신되는 데이터 패킷일 수 있다. 확인응답을 송신한 후에, 소스 응답 제어기(206)는 비디오 데이터(306)의 버스트를 송신할 수 있다. 일부 예에서, 비디오 버스트는 자신이 통과하는 물리적 링크의 최대 속도로 송신될 수 있다.　싱크 인터페이스 제어기(208)는 비디오 데이터(306)의 버스트를 수신하는 것에 응답하여 확인응답을 소스 인터페이스 제어기(206)에 송신할 수 있다. 따라서, 비디오 데이터(306)의 버스트가 싱크 인터페이스 제어기(208)에 의해 수신된다. 일부 예에서, 비디오 데이터의 버스트는 싱크 인터페이스 제어기(208)의 FIFO에 저장될 수 있다. 싱크 인터페이스 제어기(208)는 비디오 데이터의 추가적인 버스트를 요청할 수 있다.
도 4는 본 명세서에 설명된 기술에 따라 FIFO가 가득 차 있지 않으면 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템(400)에 대한 통신 다이어그램이다.　예시적인 시스템(400)은 소스 인터페이스 제어기(206) 및 싱크 인터페이스 제어기(208)를 포함한다. continueDisplayRefresh 요청(402)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표에 의해 표시된다. 확인응답(404)은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 표시된다. 비디오 데이터(406)의 전송은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표(306)로 표시된다. 제 2 확인응답(408)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다.
예시적인 시스템(400)에서, 싱크 인터페이스 제어기(208)의 FIFO가 가득 차 있지 않다.　따라서, 싱크 인터페이스 제어기(208)는 추가 프레임 버스트를 완료하기 위해 추가 데이터 버스트를 계속하여 요청할 수 있다. 추가 데이터 버스트(402)에 대한 각각의 요청에 응답하여, 소스 인터페이스 제어기는 확인응답 패킷(402) 및 비디오 데이터의 버스트(406)를 송신할 수 있다. 싱크 인터페이스 제어기는 마찬가지로 비디오 데이터의 버스트(406)를 수신하는 것에 응답하여 확인응답 패킷을 송신할 수 있다. 싱크 인터페이스 제어기(208)는 싱크 인터페이스 제어기(208)의 FIFO가 가득 찰 때까지 이러한 방식으로 비디오 데이터의 추가 버스트를 요청할 수 있다.　FIFO가 가득 차게 되면, 디스플레이 리프레시 통신은 이하에서 도 5에 설명된 바와 같이 중지될 수 있다.　
도 5는 본 명세서에 설명된 기술에 따라 FIFO가 가득 차면 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템(500)의 통신 다이어그램이다.　예시적인 시스템(500)은 소스 인터페이스 제어기(206) 및 싱크 인터페이스 제어기(208)를 포함한다. continueDisplayRefresh 요청(502)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표에 의해 표시된다. 확인응답(504)는 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 표시된다. 비디오 데이터(506)의 전송은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표에 의해 표시된다. FIFO 완전 에러 응답(508)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다.
예시적인 시스템(500)에서, 싱크 인터페이스 제어기(208)는 비디오 데이터의 추가 버스트에 대한 요청(502)을 송신하고, 확인응답(504) 및 비디오 데이터의 버스트(506)를 수신한다. 그러나,　도 4에 도시된 확인응답 패킷을 송신하는 것과 달리, 싱크 인터페이스 제어기(208)는 대신 싱크 인터페이스 제어기(208)의 FIFO가 가득 찼음을 나타내는 에러 응답(508)을 송신한다.
일부 예에서, FIFO 내의 비디오 데이터의 버스트는 디스플레이 장치의 타이밍 제어기에 송신되어 디스플레이 장치를 리프레시하는 데 사용될 수 있다.　이러한 방식으로 FIFO에 추가 비디오 데이터 버스트를 위한 공간이 생성된다.　예를 들어, FIFO 내의 비디오 데이터의 양이 싱크 인터페이스 제어기(208) 내에서 결정된 임계치보다 작다면, 버스트 비디오 데이터 전송은 이하에서 도 6에 상세히 설명된 바와 같이 재개될 수 있다.　
도 6은 본 명세서에 설명된 기술에 따라 데이터 전송이 재개될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템(600)의 통신 다이어그램이다.　예시적인 시스템(600)은 소스 인터페이스 제어기(206) 및 싱크 인터페이스 제어기(208)를 포함한다. resumeDisplayRefresh 요청(602)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로 화살표로 표시된다. 확인응답(604)은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 표시된다. 비디오 데이터(606)의 전송은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 나타낸다. 제 2 확인응답(608)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 나타낸다.
예시적인 시스템(600)에서, 싱크 인터페이스 제어기(208)는 FIFO 내의 데이터 량이 임계량 이하로 떨어지는 것을 검출했다.　싱크 인터페이스 제어기는 따라서 resumeDisplayRefresh(602)내의 비디오 데이터의 추가 버스트에 대한 요청을 송신한다. 소스 인터페이스 제어기(206)는 도 5의 중지(suspension) 이전에서 처럼 확인응답 패킷(604) 및 비디오 데이터 버스트(606)로 응답한다.　일부 예에서, 비디오 데이터 버스트의 중지 및 재개의 사이클은 비디오 데이터의 전체 프레임이 완료될 때까지, 도 5 및 도 6에 따라 계속될 수 있다.　프레임을 완성하기 위한 비디오 데이터의 마지막 버스트가 수신되면, 시스템은 도 7에서 처럼 응답할 수 있다.　
도 7은 본 명세서에 설명된 기술에 따라 비디오 데이터 전송의 프레임이 완료될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템(700)의 통신 다이어그램이다.　예시적인 시스템(700)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 나타내는 continueDisplayRefresh(702) 요청을 포함한다. 확인응답(704)은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 표시된다. 비디오 데이터(706)의 전송은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 표시된다. 리프레시 완료 응답(708)을 갖는 제 2 확인응답은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다.
시스템(700)의 예에서, 싱크 인터페이스 제어기(208)는 추가적인 비디오 데이터 continueDisplayRefresh 패킷(702)에 대한 또 다른 요청을 송신한다. 소스 인터페이스 제어기(206)는 응답 패킷(704) 및 비디오 데이터(706)의 버스트(706)로 다시 응답할 수 있다. 그러나 시스템(700)의 예에서, 싱크 인터페이스 제어기(208)는 프레임 리프레시가 완료되었음을 검출한다.　예를 들어, 싱크 인터페이스 제어부(208)는 마지막 startDisplayPacket이 발행된 이후에 수신된 데이터의 총량을 카운트함으로써 프레임 리프레시가 완료되었다는 것을 검출할 수 있고, 수신된 데이터의 총량을 하나의 디스플레이에 대해 사전 프로그래밍된 필요 데이터 량과 비교할 수 있다.　싱크 인터페이스 제어기(208)는 그에 따라 리프레시 완료(708)와 함께 확인응답 패킷을 송신한다.　디스플레이 장치는 도 3 내지 도 7에 설명된 기술에 따라 추가 프레임을 이용하여 리프레시될 수 있다.　
일부 예에서, 디스플레이 장치는 더 낮은 리프레시 레이트에서 동작할 수 있다.　예를 들어, 디스플레이 장치는 60Hz가 아닌 40Hz에서 작동할 수 있다.　소스 인터페이스 제어기(206)는 아래의 도 8에 설명된 바와 같이 감소된 프레임 레이트와 동기화되도록 짧은 지연(short delay) 또는 슬립 시간(sleep time)을 형성할 수 있다.　
도 8은 본 명세서에 설명된 기술에 따라 데이터 전송이 시간 지연과 함께 재개될 때 디스플레이 버스트 데이터 전송 통신을 제공하는 예시적인 시스템(800)의 통신 다이어그램이다.　도 8에서, 예시적인 시스템(800)은 소스 인터페이스 제어기(206) 및 싱크 인터페이스 제어기(208)를 포함한다. startDisplayRefresh 요청(802)는 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다. 응답(804)은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 나타낸다. 비디오 데이터의 전송(808)은 소스 인터페이스 제어기(206)로부터 싱크 인터페이스 제어기(208)로의 화살표로 나타낸다. 제 2 확인응답(810)은 싱크 인터페이스 제어기(208)로부터 소스 인터페이스 제어기(206)로의 화살표로 표시된다.
예시적인 시스템(800)에서, 싱크 인터페이스 제어기(208)는 도 3에서와 같이 비디오 데이터 요청인 startDisplayRefresh(802)를 송신한다.　　그러나 보다 낮은 리프레시 레이트가 데이터 요청(802)의 디스플레이 성능에 포함될 수 있다. 또는, CPU가 배터리 수명과 같은 파라미터나 저장 시스템이나 GPU에 저장된 사전 처리된 데이터를 포함하는 (이에 한정되는 것은 아님) 다른 프로세싱 파라미터에 기초하여 리프레시 레이트를 낮추기로 결정할 수 있다. 예를 들어, 40Hz의 리프레시 레이트는 60Hz가 아닌 디스플레이 장치에 의해 지원될 수 있다.　 소스 인터페이스 제어기(206)는 유사하게 비디오 데이터 요청(802)에 응답하여 확인응답 패킷(804)을 송신한다. 예시적인 시스템(800)에서, 소스 인터페이스 제어기(206)는 싱크 인터페이스 제어(208)에 비디오 데이터의 버스트(burst of video data)(808)를 송신하기 전에 미리 결정된 시간 간격 동안 슬립(806) 할 수 있다 데이터(808).　예를 들어, 간격은 60 Hz에서 40 Hz로의 리프레시 레이트 변경에 대해 9.7 밀리 초일 수 있다.　일부 예에서 디스플레이 TCON은 다음 디스플레이 프레임 리프레시가 시작되기 전에 FIFO가 비어있는 경우 디스플레이 리프레시를 시작하지 않고 블랭킹 간격을 연장하도록 설계되었다.　본 명세서에서 사용된 블랭킹 간격은 이전 디스플레이 리프레시와 다음 디스플레이 리프레시 사이의 내부 시간을 나타낸다.
일부 예에서, 소스 인터페이스 제어기(206)에서 슬립(806) 메카니즘을 사용하여, CPU 디스플레이 제어기는 비디오 데이터 전송 시작을 디스플레이 내부 리프레시 시작과 동기화시킬 수 있다.　예를 들어, 디스플레이 장치는 전원을 절약하기 위해 eDP(Embedded DisplayPort) 인터페이스의 PSR(Panel Self-Refresh)을 사용할 수 있다.　디스플레이 장치의 패널은 스크린 상에 디스플레이되는 현재 프레임의 사본을 저장하기 위한 통합된 프레임 버퍼를 가질 수 있다.　예를 들어, 통합 프레임 버퍼는 디스플레이 장치의 타이밍 제어기 내에 포함될 수 있다.　스크린이 정적 인 경우, 디스플레이 장치는 컴퓨팅 장치 GPU가 아닌 내부 프레임 버퍼로부터 비디오 프레임을 수신할 수 있다.　따라서, 컴퓨팅 시스템의 GPU 및 CPU가 파워 다운되어 전력이 절약될 수 있다.　그러나,　액션이 스크린 상의 이미지를 더는 정적인 것이 되지 않게 하면, 동기화 문제가 발생할 수 있다.　예를 들어, CPU가 디스플레이 통합 프레임 버퍼를 업데이트하는 경우에 한가지 동기화 문제가 하나 발생할 수 있다.　본 명세서에서 사용된 바와 같이, 티어링(tearing)은 스크린의 일부가 CPU로부터 업데이트된 새로운 스크린 이미지를 나타내고 나머지 스크린이 통합 프레임 버퍼로부터의 오래된 스크린 이미지를 나타내는 조건을 지칭한다.　본 기술은 업데이트된 이미지의 비디오 데이터 전송 시작을 패널의 내부 리프레시 시작과 동기화하는 데 사용될 수 있다.　이러한 방식으로 동기화 문제가 발생하는 것을 방지하면서 전원을 절약할 수 있다.　
도 9는 디스플레이 버스트 데이터 전송을 위한 컴퓨팅 장치 기능을 나타내는 예시적인 방법(900)을 도시하는 프로세스 흐름도이다.　도 9의 예시적인 방법은,　도 2의 CPU(202)의 소스 인터페이스 제어기(206)에 의해 실행될 수 있다.　
블록(902)에서, CPU(202)는 소스 인터페이스 제어기(206)를 초기화한다. 일부 예에서, 비디오 데이터의 버스트의 사이즈는 소스 인터페이스 제어기(206)의 초기화 동안 협의될 수 있다. 예를 들어, 버스트의 사이즈는 대역폭과 같은 요인에 의존할 수 있다.
블록(904)에서, 소스 인터페이스 제어기(206)는 비디오 데이터 전송 요청 패킷을 수신한다.　일부 예에서, 비디오 전송 요청 패킷은 리프레시 레이트의 범위(range)를 포함할 수 있다.　예를 들어, 리프레시 레이트의 범위는 디스플레이 장치가 스크린 깜박임 없이 동작할 수 있는 리프레시 레이트의 범위일 수 있다.
블록(906)에서, 소스 인터페이스 제어기(206)는 비디오 데이터 전송 요청 패킷에 응답하여 확인응답 패킷을 송신한다.
블록(908)에서, 소스 인터페이스 제어기(206)는 다음 프레임 리프레시 레이트가 변경되어야 하는지 여부를 결정한다.　예를 들어, 싱크 제어기로부터의 비디오 전송 요청 패킷에 포함된 새로운 목표 리프레시 레이트에 의해 결정이 이루어질 수 있고 또는, 배터리 수명과 같은 다른 프로세싱 파라미터(이에 한정되는 것은 아님) 또는 이미지 저장 시스템이나 GPU에 저장된 사전 처리된 이미지 데이터에 기초하여 CPU에 의해 결정이 이루어질 수 있다.　비디오 데이터 전송 요청 패킷이 새로운 목표 리프레시 레이트를 포함하지 않으면, 소스 인터페이스 제어기(206)는 블록(912)에서 설명된 바와 같이 비디오 데이터의 버스트의 전송을 진행한다. 비디오 데이터 전송 요청 패킷이 새로운 목표 리프레시 레이트를 포함하면, 소스 인터페이스 제어기(206)는 아래의 블록(910)에서 설명된 바와 같이 미리 결정된 시간 간격 동안 슬립 상태로 진행한다.
블록(910)에서, 소스 인터페이스 제어기(206)는 목표 리프레시 레이트에 기초하여 미리 결정된 시간 간격동안 슬립 상태이다.　예를 들어, 목표 리프레시 레이트는 이전 레이트보다 낮은 레이트일 수 있다.　 디스플레이 장치는 예를 들어 60Hz에서 동작할 수 있으며 40Hz의 목표 리프레시 레이트를 갖는다.　더 낮은 리프레시 레이트로 동작함으로써 배터리 자원이 디스플레이 장치에서 보다 적은 전력 소비에 의해 절약될 수 있다.
블록(912)에서, 소스 인터페이스 제어기(206)는 비디오 데이터의 버스트를 송신한다.　예를 들어, 비디오 데이터의 버스트는 디스플레이 장치 상에 디스플레이될 비디오의 전체 프레임의 세그먼트일 수 있다.　일부 예에서, 비디오 버스트는 FIFO가 채워지거나 프레임이 완료될 때까지 블록(904-910)을 사용하여 송신될 수 있다.
이러한 프로세스 흐름도는 방법(900)의 블록이 임의의 특정 순서로 실행되어야 함을 나타내거나, 모든 블록이 모든 경우에 포함되어야 함을 나타내려는 것은 아니다.　또한, 특정 구현예의 세부 사항에 따라, 도시되지 않은 임의의 수의 추가 블록이 방법(900) 내에 포함될 수 있다.　
도 10은 디스플레이 버스트 데이터 전송을 위한 디스플레이 장치 기능을 나타내는 예시적인 방법(1000)을 도시하는 프로세스 흐름도이다.　도 10의 예시적인 방법은, 도 2의 싱크 인터페이스 제어기(208)에 의해 실행될 수 있다.　
블록(1002)에서, 싱크 인터페이스 제어기(208)는 비디오 전송 요청 패킷을 송신한다.　일부 예에서, 데이터 전송 요청 패킷은 디스플레이 장치의 리프레시 레이트 성능을 포함한다.　예를 들어, 리프레시 레이트 성능은 디스플레이 장치가 스크린 깜박임을 생성하지 않고 사용할 수 있는 리프레시 레이트의 범위를 포함할 수 있다.
블록(1004)에서, 싱크 인터페이스 제어기(208)는 확인응답 패킷을 수신한다.　예를 들어, 확인응답 패킷은 비디오 전송 요청 패킷이 수신되었고 비디오 데이터의 버스트가 뒤따를 것임을 나타낼 수 있다.　일부 예에서, CPU가 리프레시 레이트를 조절하기 위한 슬립이 존재할 수 있다.　싱크 제어기는 CPU 디스플레이 제어기와 디스플레이 TCON 간의 동기화가 복구되도록 첫 번째 비디오 버스트 데이터가 수신될 때까지 디스플레이 리프레시 시작을 유보할 수 있다.　이러한 방식으로, 심리스 비디오 데이터 업데이트가 실현될 수 있다.
블록(1006)에서, 싱크 인터페이스 제어기(208)는 비디오 데이터의 버스트를 수신한다.　예를 들어, 비디오 데이터의 버스트는 디스플레이 상에 리프레시될 비디오 프레임의 일부일 수 있다.　몇몇 예에서, 버스트는 FIFO 내부에 저장될 수 있고 FIFO가 가득 차면 디스플레이 장치 타이밍 제어기로 전송될 수 있다.
블록(1008)에서, 싱크 인터페이스 제어기(208)는 FIFO가 가득 찼는지를 결정한다.　FIFO가 가득 차 있으면, 싱크 인터페이스 제어기(208)는 아래의 블록(1012)에 설명된 바와 같이 에러 응답 패킷을 송신한다.　FIFO가 가득 차 있지 않으면, 싱크 인터페이스 제어기(208)는 아래의 블록(1010)에 설명된 바와 같이 확인응답 패킷을 송신한다.
블록(1010)에서, 싱크 인터페이스 제어기(208)는 비디오 데이터의 버스트를 수신하는 것에 응답하여 확인응답 패킷을 송신한다.　예를 들어, 확인응답 패킷은 버스트가 성공적으로 수신되었음을 나타낼 수 있다.　일부 예에서, 확인응답 패킷은 마찬가지로 다른 이벤트를 나타낼 수도 있다.　예를 들어, 아래의 블록(1010)에서와 같이 에러가 표시될 수 있다.
블록(1012)에서, 싱크 인터페이스 제어기(208)는 FIFO가 가득 차면 비디오 데이터의 버스트를 수신하는 것에 응답하여 에러 응답 패킷을 송신한다.　일부 예에서, 에러 응답 패킷은 추가 버스트 비디오 데이터 전송을 중지할 수 있다.　예를 들어, 싱크 인터페이스 제어기(208)는 FIFO가 더는 가득 차 있지 않을 때까지 비디오 데이터의 추가 버스트에 대한 요청을 중지할 수 있다.　일부 예에서, 싱크 인터페이스 제어기(208)는 FIFO가 더 이상 가득 차 있지 않으면 추가 비디오 데이터 전송 요청 패킷을 송신하여 버스트 비디오 데이터 전송을 재개할 수 있다.
일부 예에서, 디스플레이 장치는 정적 이미지를 디스플레이하기 위해 내부 프레임 버퍼로부터 비디오 프레임을 수신할 수 있다.　예를 들어, 내부 프레임 버퍼는 디스플레이 장치의 타이밍 제어기의 일부일 수 있다.　일부 예에서, 싱크 인터페이스 제어기(208)는 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트를 수신을 재개하도록 추가 비디오 데이터 전송 요청을 송신한다.　비디오 데이터 전송 시작은 디스플레이 내부 리프레시 시작과 동기화되어 내부 버퍼로부터의 비디오 데이터 프레임 사용에서 FIFO 스무더(FIFO smoother)로부터의 비디오 데이터 사용으로 전환되게 할 수 있다.　일부 예에서, 본 명세서에 설명된 기술은 동적으로 변화하는 리프레시 레이트를 원활하게 허용하는 데 사용될 수 있다.
이러한 프로세스 흐름도는 방법(1000)의 블록이 임의의 특정 순서로 실행되어야 함을 나타내거나, 모든 블록이 모든 경우에 포함되어야 하는 것을 나타내려는 것이 아니다.　또한, 특정 구현예의 세부 사항에 따라, 도시되지 않은 임의의 수의 추가 블록이 방법(1000) 에 포함될 수 있다.
도 11은 장치의 발견을 위한 코드를 저장하는 컴퓨터 판독 가능 매체(1100)를 나타내는 블록도이다.　컴퓨터 판독 가능 매체(1100)는 컴퓨터 버스(1104)를 통해 프로세서(1102)에 의해 액세스될 수 있다. 또한, 컴퓨터 판독 가능 매체(1100)는 프로세서(1102)가 본 명세서에 설명된 방법의 수행을 지시하도록 구성된 코드를 포함할 수 있다.　일부 실시예에서, 컴퓨터 판독 가능 매체(1100)는 일시적이지 않은 컴퓨터 판독 가능 매체일 수 있다.　일부 예에서, 컴퓨터 판독 가능 매체(110)는 저장 매체일 수 있다. 그러나, 어떠한 경우에도, 컴퓨터 판독가능 매체는 반송파, 신호 등과 같은 일시적 매체를 포함하지 않는다.
도 11의 블록도는,　 컴퓨터 판독 가능 매체(1100)가 도 11에 도시된 모든 구성 요소를 포함해야 함을 나타내지는 않는다.　 또한, 컴퓨터 판독 가능 매체(1100)는 특정 구현예의 세부사항에 따라, 도 11에 도시되지 않은 임의의 수의 추가 구성 요소를 포함할 수 있다.　
본 명세서에서 논의된 다양한 소프트웨어 컴포넌트는 도 1에 도시된 바와 같이 하나 이상의 컴퓨터 판독 가능 매체(1100)에 저장될 수 있다.　 예를 들어, 리프레시 레이트 애플리케이션(1106)은 디스플레이 제어기로 하여금 프로세서를 통해 비디오 데이터 전송 요청 패킷을 수신하게 하도록 구성될 수 있다.　일부 예에서, 리프레시 레이트 애플리케이션(1106)은 비디오 데이터 전송 요청 패킷에 응답하여 디스플레이 제어기로 하여금 프로세서를 통해 확인응답 패킷을 송신하게 할 수 있다.　리프레시 레이트 애플리케이션(1106)은 디스플레이 제어기로 하여금 프로세서를 통해 비디오 데이터의 버스트를 송신하게 할 수 있다.　리프레시 레이트 애플리케이션(1106)은 디스플레이 제어기로 하여금 비디오 데이터 전송 요청 패킷을 송신하게 도록 구성될 수 있다.　일부 예에서, 데이터 전송 요청 패킷은 상기 디스플레이 장치의 리프레시 레이트 기능을 포함할 수 있다.　리프레시 레이트 애플리케이션(1106)은 또한 디스플레이 제어기로 하여금 확인응답 패킷을 수신하게 하도록 구성될 수 있다.
일부 실시예에서, 리프레시 레이트 애플리케이션(1106)은 소스 제어기 인터페이스를 초기화할 수 있다.　예를 들어, 리프레시 레이트 애플리케이션(1106)은 초기화 동안 비디오 데이터 버스트의 데이터 사이즈를 협의하도록 구성될 수 있다.　리프레시 레이트 애플리케이션(1106)은 또한 목표 리프레시 레이트에 기초하여 미리 결정된 시간 간격 동안 슬립시키는 명령어를 포함할 수 있다.　일부 예에서, 리프레시 레이트 애플리케이션(1106)은 비디오 데이터 전송 시작을 디스플레이 내부 리프레시 시작과 동기화하는 명령어를 포함할 수 있다.　리프레시 레이트 애플리케이션(1106)은 또한 비디오 데이터 전송을 재개하기 위한 명령어를 포함할 수 있다.
도 11의 블록도는,　 컴퓨터 판독 가능 매체(1100)가 도 11에 도시된 모든 구성 요소를 포함한다는 것을 나타내고자 하는 것은 아니다.　　또한, 특정 구현예의 세부사항에 따라 컴퓨터 판독 가능 매체(1100)는 도 11에 도시되지 않은 임의의 수의 추가 구성 요소를 포함할 수 있다.　
예 1은 리프레시 레이트를 제어하는 시스템이다.　시스템은 비디오 전송 요청 패킷을 송신하기 위한 싱크 인터페이스 제어기를 포함한다.　싱크 인터페이스 제어기는 요청 패킷에 응답하여 확인응답 및 비디오 버스트를 수신한다.　싱크 인터페이스 제어기는 비디오 버스트에 대한 확인응답을 송신한다.　 시스템은 또한 비디오 전송 요청 패킷을 수신하고 확인응답 패킷을 제 1 모듈에 송신하는 디스플레이 제어기를 포함한다.　또한 디스플레이 제어기는 비디오 버스트를 송신하고 제2 확인응답 패킷을 수신한다.
예 2는 예 1의 대상을 포함한다.　이 예에서, 비디오 버스트는 물리 계층 링크의 최고 속도로 전송될 비디오 데이터를 포함한다.
예 3은 예 1 내지 2의 대상을 포함한다.　이 예에서, 제 1 모듈은 선입 선출(FIFO) 데이터 버퍼를 더 포함하고, FIFO는 싱크 인터페이스 제어기로부터 비디오 버스트를 수신하여 이를 디스플레이 장치에 송신한다.
예 4는 예 1 내지 3의 대상을 포함한다.　이 예에서, 싱크 인터페이스 제어기는 라인 버퍼 또는 출력 래치를 포함하고, 라인 버퍼 또는 출력 래치는 디스플레이 제어기로부터 비디오 버스트를 수신하여 이를 디스플레이 장치에 송신한다.
예 5는 예 1 내지 4의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예 6은 예 1 내지 5의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 그래픽 처리 장치(GPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예 7은 예 1 내지 6의 대상을 포함한다.　이 예에서, 시스템은 이동 장치를 포함한다.
예 8은 예 1 내지 7의 대상 포함한다.　이 예에서, 디스플레이 제어기는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예 9는 예 1 내지 8의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 그래픽 처리 장치(GPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예 10은 예 1 내지 9의 대상을 포함한다.　이 예에서, 시스템은 모바일 장치 디스플레이를 포함한다.
예 11은 리프레시 속도를 제어하는 방법이다.　이 방법은 싱크 인터페이스 제어기를 통해 비디오 데이터 전송 요청 패킷을 송신하는 단계를 포함하고, 데이터 전송 요청 패킷은 디스플레이 장치의 리프레시 레이트 성능을 포함한다. 방법은 싱크 인터페이스 제어기를 통해, 확인응답 패킷을 수신하는 단계를 포함한다. 방법은 또한 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트를 수신하는 단계를 포함한다.　이 방법은 싱크 인터페이스 제어기를 통해, 비디오 데이터의 버스트를 수신하는 것에 응답하여 확인응답 패킷을 송신하는 단계를 포함한다.
예 12는 예 11의 대상을 포함한다.　이 예에서, 확인응답 패킷은 비디오 데이터의 프레임이 수신되었을 때 리프레시 완료 통지를 포함한다.
예 13은 예 11 내지 12의 대상을 포함한다.　이 예에서, 방법은 비디오 데이터의 추가 버스트를 수신하는 단계 및 싱크 인터페이스 제어기 내의 FIFO가 가득 차면 오류 응답 패킷을 송신하는 단계를 포함하고, 오류 응답 패킷은 이후의 버스트 비디오 데이터 송신을 중단한다.
예 14는 예 11 내지 13의 대상을 포함한다.　이 예에서, 방법은 정적 이미지를 디스플레이하기 위해 내부 프레임 버퍼로부터 비디오 프레임을 수신하는 단계를 포함한다.
예 15는 예 11 -14의 대상을 포함한다.　이 예에서, 방법은 정적 이미지를 디스플레이하기 위해 내부 프레임 버퍼로부터 비디오 프레임을 수신하는 단계를 포함한다.
예 16은 예 11 -15의 대상을 포함한다.　이 예에서, 방법은 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트의 수신을 재개하도록 추가 비디오 데이터 전송 요청을 송신하는 단계를 포함하고, 상기 비디오 데이터 전송 시작은 디스플레이 내부 리프레시 시작과 동기화된다.
예 17은 예 11 -16의 대상을 포함한다.　이 예에서, 방법은 리프레시 레이트를 동적으로 변경하는 단계를 포함한다.
예 18은 예 11 -17의 대상을 포함한다.　이 예에서, 방법은 소스 제어기 인터페이스를 초기화하는 단계를 포함한다.
예 19는 예 11 -18의 대상을 포함한다.　이 예에서, 방법은 비디오 데이터의 버스트의 데이터 사이즈를 협의하는 단계를 포함한다.
예 20은 예 11 -19의 대상을 포함한다.　이 예에서, 방법은 비디오 데이터 전송 시작을 디스플레이 내부 리프레시 시작에 동기화하는 단계를 포함한다.　
예 21은 리프레시 레이트를 제어하기 위한 컴퓨터 판독 가능 매체이다.　컴퓨터 판독 가능 매체는 컴퓨팅 장치상에서 실행되는 것에 응답하여 컴퓨팅 장치로 하여금 프로세서를 통해 비디오 데이터 전송 요청 패킷을 수신하게 하는 명령어를 포함한다.　명령어는 또한 컴퓨팅 장치로 하여금 프로세서를 통해 비디오 데이터 전송 요청 패킷에 응답하여 확인응답 패킷을 송신하게 한다.　명령어는 또한 컴퓨팅 장치로 하여금 프로세서를 통해 비디오 데이터의 버스트를 송신하게 한다.
예 22는 예 21의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 소스 제어기 인터페이스를 초기화하기 위한 명령어를 포함한다.
예 23은 예 21 내지 예 22의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 비디오 데이터의 버스트의 데이터 사이즈를 협의하기 위한 명령어를 포함한다.
예 24는 예 21 내지 23의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 목표 리프레시 레이트에 기초하여 미리 결정된 시간 간격 동안 슬립하라는 명령어를 포함한다.
예 25는 예 21 내지 24의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 비디오 데이터 전송 시작을 디스플레이 내부 리프레시 시작과 동기화시키는 명령어를 포함한다.
예 26은 예 21 내지 25의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 비디오 데이터 전송을 재개하기 위한 명령어를 포함한다.
예 27은 예 21 내지 26의 대상을 포함한다.　이 예에서, 비디오 데이터의 버스트는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 전송된다.
예 28은 예 21 내지 27의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 그래픽 처리 장치(GPU)의 소스 인터페이스 제어기를 통해 전송될 비디오 데이터의 버스트에 대한 명령어를 포함한다.
예 29는 예 21 내지 28의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트의 수신을 재개하도록 추가 비디오 데이터 전송 요청을 수신하기 위한 명령어들을 포함하며, 비디오 데이터 전송 시작은 디스플레이 내부 리프레시 시작과 동기화된다.
예 30은 예 21 내지 29의 대상을 포함한다.　이 예에서, 컴퓨터 판독 가능 매체는 리프레시 레이트를 동적으로 변경하기 위한 명령어를 포함한다.
예 31은 리프레시 속도를 제어하는 시스템이다.　이 시스템은 비디오 전송 요청 패킷을 송신하는 수단을 포함하고, 싱크 인터페이스 제어기는 요청 패킷에 응답하여 확인응답 및 비디오 버스트를 수신하고, 싱크 인터페이스 제어기는 비디오 버스트에 대한 확인응답을 송신한다.　시스템은 또한 비디오 전송 요청 패킷을 수신하고 확인응답 패킷을 제 1 모듈에 송신하는 수단을 포함하고, 디스플레이 제어기는 또한 비디오 버스트를 송신하고 제 2 확인응답 패킷을 수신한다.
예32는 예31의 대상을 포함한다.　이 예에서, 비디오 버스트는 물리 계층 링크의 최고 속도로 전송될 비디오 데이터를 포함한다.
예33은 예31 내지 32의 대상을 포함한다.　이 예에서, 제 1 모듈은 싱크 인터페이스 제어기로부터 비디오 버스트를 수신하여 디스플레이 장치에 송신하는 수단을 더 포함한다.
예34는 예31 내지 33의 대상을 포함한다.　이 예에서, 싱크 인터페이스 제어기는 디스플레이 제어기로부터 비디오 버스트를 수신하여 이를 디스플레이 장치에 송신하는 수단을 더 포함한다.
예35는 예31 내지 34의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예36은 예31 내지 35의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 그래픽 처리 장치(GPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예37은 예31 내지 36의 대상을 포함한다.　이 예에서, 시스템은 모바일 장치를 포함한다.
예38은 예31 내지 37의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.　
예39는 예31 내지 38의 대상을 포함한다.　이 예에서, 디스플레이 제어기는 그래픽 처리 장치(GPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신한다.
예40은 예31 내지 39의 대상을 포함한다.　이 예에서, 시스템은 모바일 장치를 포함한다.
예 41은 리프레시 레이트를 제어하는 장치이다. 이 장치는 비디오 전송 요청 패킷을 송신하기 위한 싱크 인터페이스 제어기를 포함하고, 싱크 인터페이스 제어기는 비디오 전송 요청 패킷에 응답하여 확인응답 패킷 및 비디오 데이터의 버스트를 수신하고, 싱크 인터페이스 제어기는 비디오 데이터의 버스트를 수신하는 것에 응답하여 확인응답을 송신한다.　 장치는 또한 장치의 리프레시 레이트를 관리하기 위한 타이밍 제어기를 포함한다.
예42는 예41의 대상을 포함한다.　이 예에서, 프레임 버퍼는 패널 셀프 리프레시(PSR)에서 사용되는 프레임을 저장한다.
예43은 예41 내지 42의 대상을 포함한다.　이 예에서, 싱크 인터페이스 제어기는 FIFO 버퍼를 더 포함한다.
예44는 예41 내지 43의 대상을 포함한다.　이 예에서, 싱크 인터페이스 제어기는 비디오 데이터의 버스트를 수신하고 버스트를 FIFO 버퍼에 저장하며, FIFO 버퍼는 타이밍 제어기와 통신 가능하게 연결된다.
예45는 예41 내지 44의 대상을 포함한다.　이 예에서, 싱크 인터페이스 제어기는 라인 버퍼를 더 포함한다.
예46은 예41 내지 45의 대상을 포함한다.　이 예에서, 싱크 인터페이스 제어기는 출력 래치를 더 포함한다.
예47은 예41 내지 46의 대상을 포함한다.　이 예에서, 확인응답 패킷은 비디오 데이터의 프레임이 수신되었을 경우 리프레시 완료 통지를 포함한다.
예48은 예41 내지 47의 대상을 포함한다.　이 예에서, FIFO 버퍼가 가득 차 있으면 확인응답 패킷은 오류를 포함한다.
예49는 예41 내지 48의 대상을 포함한다.　이 예에서 싱크 인터페이스 제어기는 비디오 데이터 전송 시작을 디스플레이 내부 리프레시 시작과 동기화한다.　
예50은 예41 내지 49의 대상을 포함한다.　이 예에서, 장치는 모바일 장치의 디스플레이를 포함한다.
본 발명은 본 명세서에 열거된 특정 세부 사항에 제한되지 않는다.　실제로, 본 개시 내용의 이점을 아는 당업자는 전술한 설명 및 도면으로부터의 많은 다른 변형이 본 발명의 범주 내에서 이루어질 수 있음을 이해할 것이다. 　따라서, 본 발명의 범주를 한정하는 것은 이하의 청구범위(이에 대한 모든 보정내용을 포함함)이다.

Claims (25)

  1. 리프레시 레이트를 제어하기 위한 시스템으로서,
    비디오 전송 요청 패킷을 송신하는 수단 - 싱크 인터페이스 제어기는
    상기 요청 패킷에 응답하여 확인응답(acknowledge response) 및 비디오 버스트를 수신하고, 상기 싱크 인터페이스 제어기는 상기 비디오 버스트에 대한 확인응답을 송신함 -　과,
    비디오 전송 요청 패킷을 수신하여, 확인응답 패킷을 제 1 모듈에 송신하는 수단 - 디스플레이 제어기는 또한 상기 비디오 버스트를 송신하고 제 2 확인응답 패킷을 수신함 -
    을 포함하는
    시스템.
  2. 제 1 항에 있어서,
    상기 비디오 버스트는 물리 계층 링크의 최대 속도로 송신될 비디오 데이터를 포함하는
    시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 모듈은 FIFO(First In, First Out) 데이터 버퍼를 더 포함하고,
    상기 FIFO는 상기 싱크 인터페이스 제어기로부터 상기 비디오 버스트를 수신하여 이를 디스플레이 장치에 송신하는
    시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 싱크 인터페이스 제어기는 라인 버퍼 또는 출력 래치(output latches)를 더 포함하고,
    상기 라인 버퍼 또는 출력 래치는 상기 디스플레이 제어기로부터 상기 비디오 버스트를 수신하여 이를 디스플레이 장치에 송신하는
    시스템.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 디스플레이 제어기는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신하는
    시스템.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 디스플레이 제어기는 그래픽 처리 장치(GPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신하는
    시스템.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 시스템은 모바일 장치를 포함하는
    시스템.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 디스플레이 제어기는 중앙 처리 장치(CPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신하는
    시스템.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 디스플레이 제어기는 그래픽 처리 유닛(GPU)의 소스 인터페이스 제어기를 통해 비디오 버스트를 송신하는
    시스템.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 시스템은 모바일 장치를 포함하는
    시스템.
  11. 리프레시 레이트를 제어하는 방법으로서,
    싱크 인터페이스 제어기를 통해 디스플레이 장치의 리프레시 레이트 성능(a refresh rate capability)을 포함하는 비디오 데이터 전송 요청 패킷을 송신하는 단계와,
    상기 싱크 인터페이스 제어기를 통해, 확인응답 패킷을 수신하는 단계와,
    상기 싱크 인터페이스 제어기를 통해, 비디오 데이터의 버스트를 수신하는 단계와,
    상기 싱크 인터페이스 제어기를 통해, 상기 비디오 데이터의 버스트를 수신하는 것에 응답하여 확인응답 패킷을 송신하는 단계
    를 포함하는
    방법.
  12. 제 11 항에 있어서,
    상기 확인응답 패킷은 비디오 데이터의 프레임이 수신된 경우 리프레시 완료 통지(refresh completion notification)를 포함하는
    방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 싱크 인터페이스 제어기 내의 FIFO가 가득 차 있으면 추가의 비디오 데이터의 버스트를 수신하고 오류 응답 패킷을 송신하는 단계를 더 포함하며,
    상기 오류 응답 패킷은 추가적인 버스트 비디오 데이터 전송을 중지하는
    방법.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 FIFO가 더 이상 가득 차 있지 않으면 상기 버스트 비디오 데이터 전송을 재개하도록 추가 비디오 데이터 전송 요청 패킷을 송신하는 단계를 더 포함하는
    방법.
  15. 제 11 항 또는 제 12 항에 있어서,
    정적 이미지(a static image)를 디스플레이하기 위해 내부 프레임 버퍼로부터 비디오 프레임을 수신하는 단계를 더 포함하는
    방법.
  16. 제 11 항 또는 제 12 항에 있어서,
    상기 싱크 인터페이스 제어기를 통해 비디오 데이터의 버스트의 수신을 재개하기 위한 부가적인 비디오 데이터 전송 요청을 송신하는 단계를 더 포함하며,
    상기 비디오 데이터 전송 시작은 디스플레이 내부 리프레시 시작과 동기화되는
    방법.
  17. 제 11 항 또는 제 12 항에 있어서,
    동적으로 변화하는 리프레시 레이트를 더 포함하는
    방법.
  18. 제 11 항 또는 제 12 항에 있어서,
    소스 제어기 인터페이스를 초기화하는 단계를 더 포함하는
    방법.
  19. 제 11 항 또는 제 12 항에 있어서,
    상기 비디오 데이터의 버스트의 데이터 사이즈를 협의하는 단계를 더 포함하는
    방법.
  20. 제 11 항 또는 제 12 항에 있어서,
    비디오 데이터 전송 시작을 디스플레이 내부 리프레시 시작에 동기화하는 단계를 더 포함하는
    방법.
  21. 리프레시 레이트를 제어하기 위한 명령어가 저장되는 적어도 하나의 컴퓨터 판독 가능 매체로서,
    상기 명령어는 컴퓨팅 장치상에서 실행되는 것에 응답하여 상기 컴퓨팅 장치로 하여금,
    비디오 데이터 전송 요청 패킷을 프로세서를 통해 수신하고,
    상기 비디오 데이터 전송 요청 패킷에 응답하여 확인응답 패킷을 상기 프로세서를 통해 송신하며,
    비디오 데이터의 버스트를 상기 프로세서를 통해 송신하게 하는
    컴퓨터 판독 가능 매체.
  22. 제 21 항에 있어서,
    소스 제어기 인터페이스를 초기화하기 위한 명령어를 더 포함하는
    컴퓨터 판독 가능 매체.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 비디오 데이터의 버스트의 데이터 사이즈를 협의하기 위한 명령어를 더 포함하는
    컴퓨터 판독 가능 매체.
  24. 제 21 항 또는 제 22 항에 있어서,
    목표 리프레시 레이트에 기초하여 미리 결정된 시간 간격 동안 슬립하기 위한 명령어를 더 포함하는
    컴퓨터 판독 가능 매체.
  25. 리프레시 속도를 제어하기 위한 명령어가 저장된 적어도 하나의 컴퓨터 판독 가능 매체로서,
    상기 명령어는 컴퓨팅 장치상에서 실행되는 것에 응답하여 상기 컴퓨팅 장치로 하여금 제 11 항 또는 제 12 항의 방법을 수행하게 하는
    컴퓨터 판독 가능 매체.
KR1020177013929A 2014-12-23 2015-10-09 싱크 요청을 사용한 리프레시 레이트 제어 기법 KR102430738B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/581,559 2014-12-23
US14/581,559 US20160180804A1 (en) 2014-12-23 2014-12-23 Refresh rate control using sink requests
PCT/US2015/054908 WO2016105635A1 (en) 2014-12-23 2015-10-09 Refresh rate control using sink requests

Publications (2)

Publication Number Publication Date
KR20170097630A true KR20170097630A (ko) 2017-08-28
KR102430738B1 KR102430738B1 (ko) 2022-08-08

Family

ID=56130147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013929A KR102430738B1 (ko) 2014-12-23 2015-10-09 싱크 요청을 사용한 리프레시 레이트 제어 기법

Country Status (7)

Country Link
US (1) US20160180804A1 (ko)
EP (1) EP3238204A4 (ko)
JP (1) JP6791557B2 (ko)
KR (1) KR102430738B1 (ko)
CN (1) CN107004397B (ko)
TW (1) TWI590062B (ko)
WO (1) WO2016105635A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043490B2 (en) * 2014-12-24 2018-08-07 Synaptics Incorporated Requesting display frames from a display source
US11039041B2 (en) * 2018-04-03 2021-06-15 Intel Corporation Display panel synchronization for a display device
US11587531B2 (en) * 2018-09-27 2023-02-21 Intel Corporation Technologies for power efficient display synchronization
CN112860428A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 一种高能效的显示处理方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050060033A (ko) * 2002-05-27 2005-06-21 센도 인터내셔널 리미티드 디스플레이의 리프레시 레이트를 제어할 수 있는 이미지또는 비디오 디스플레이 장치 및 방법
KR20100080393A (ko) * 2008-12-30 2010-07-08 인텔 코포레이션 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체
US20130147822A1 (en) * 2011-12-07 2013-06-13 Qing Yu Frame Buffer Management and Self-Refresh Control in a Self-Refresh Display System

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523980A (ja) * 2003-04-17 2006-10-19 トムソン ライセンシング データ要求装置、データ送信装置、およびそのプロセスならびに対応する製品
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
US7411517B2 (en) * 2005-06-23 2008-08-12 Ultima Labs, Inc. Apparatus and method for providing communication between a probe and a sensor
US20080055318A1 (en) * 2006-08-31 2008-03-06 Glen David I J Dynamic frame rate adjustment
US8866971B2 (en) * 2007-12-17 2014-10-21 Ati Technologies Ulc Method, apparatus and machine-readable medium for apportioning video processing between a video source device and a video sink device
JP2009200938A (ja) * 2008-02-22 2009-09-03 Toshiba Corp バッファ制御装置及び受信装置
US8504836B2 (en) * 2008-12-29 2013-08-06 Motorola Mobility Llc Secure and efficient domain key distribution for device registration
US8468285B2 (en) * 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
JP5381409B2 (ja) * 2009-06-30 2014-01-08 富士通株式会社 画像処理装置、画像処理方法及び制御プログラム
JP5681395B2 (ja) * 2010-06-21 2015-03-04 パナソニックＩｐマネジメント株式会社 映像送信システム、および映像送信端末
US9065876B2 (en) * 2011-01-21 2015-06-23 Qualcomm Incorporated User input back channel from a wireless sink device to a wireless source device for multi-touch gesture wireless displays
US8847969B2 (en) * 2011-12-15 2014-09-30 Advanced Micro Devices, Inc. Method and apparatus for providing local screen data to a sink device
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
US8884977B2 (en) * 2012-08-24 2014-11-11 Analogix Semiconductor, Inc. Panel self refreshing with changing dynamic refresh rate
US9116639B2 (en) * 2012-12-18 2015-08-25 Apple Inc. Maintaining synchronization during vertical blanking

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050060033A (ko) * 2002-05-27 2005-06-21 센도 인터내셔널 리미티드 디스플레이의 리프레시 레이트를 제어할 수 있는 이미지또는 비디오 디스플레이 장치 및 방법
KR20100080393A (ko) * 2008-12-30 2010-07-08 인텔 코포레이션 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체
US20130147822A1 (en) * 2011-12-07 2013-06-13 Qing Yu Frame Buffer Management and Self-Refresh Control in a Self-Refresh Display System

Also Published As

Publication number Publication date
WO2016105635A1 (en) 2016-06-30
CN107004397B (zh) 2021-07-13
CN107004397A (zh) 2017-08-01
JP2018508801A (ja) 2018-03-29
TW201631488A (zh) 2016-09-01
TWI590062B (zh) 2017-07-01
US20160180804A1 (en) 2016-06-23
JP6791557B2 (ja) 2020-11-25
EP3238204A4 (en) 2018-06-13
KR102430738B1 (ko) 2022-08-08
EP3238204A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
US9030481B2 (en) Method and apparatus for reducing power usage during video presentation on a display
KR101549819B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
TWI465907B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
US9799090B2 (en) Memory control device, mobile terminal, and computer-readable recording medium
KR102430738B1 (ko) 싱크 요청을 사용한 리프레시 레이트 제어 기법
US20180286345A1 (en) Adaptive sync support for embedded display
WO2013104254A1 (zh) 接收设备、视频刷新频率的控制方法、装置及系统
JP2015018245A (ja) アプリケーションプロセッサと、それを含むディスプレイシステム
TW201303849A (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
KR20180085104A (ko) 표시 장치 및 이의 동작 방법
US20200202802A1 (en) Data transmission method, timing controller, source driver, and data transmission system
KR20230119169A (ko) 다중 디스플레이 시스템에서 비동기식 메모리 클록변경 수행
CN115151886A (zh) 基于帧更新延迟dsi时钟改变以提供更平滑的用户界面体验
JP5938076B2 (ja) インバンドリンク電力管理による、バースト方式のビデオ処理のための方法及び装置
JP2023527009A (ja) 表示サイクル制御システム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant