KR20170097254A - 데이터 구동 회로 및 이를 포함하는 표시 장치 - Google Patents

데이터 구동 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170097254A
KR20170097254A KR1020160018365A KR20160018365A KR20170097254A KR 20170097254 A KR20170097254 A KR 20170097254A KR 1020160018365 A KR1020160018365 A KR 1020160018365A KR 20160018365 A KR20160018365 A KR 20160018365A KR 20170097254 A KR20170097254 A KR 20170097254A
Authority
KR
South Korea
Prior art keywords
voltage
data
line
driving circuit
common voltage
Prior art date
Application number
KR1020160018365A
Other languages
English (en)
Other versions
KR102487518B1 (ko
Inventor
이동욱
정진호
박우일
한규훈
고성현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160018365A priority Critical patent/KR102487518B1/ko
Priority to US15/434,245 priority patent/US10366668B2/en
Publication of KR20170097254A publication Critical patent/KR20170097254A/ko
Application granted granted Critical
Publication of KR102487518B1 publication Critical patent/KR102487518B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

데이터 라인, 게이트 라인 및 공통 전압 라인을 포함하는 표시 패널을 구동하는 데이터 구동 회로는 디지털의 데이터를 아날로그의 데이터 전압으로 변환하는 디지털아날로그 변환기, 및 상기 데이터 라인과 연결되어 증폭된 데이터 전압을 출력하는 출력 채널 및 상기 공통 전압 라인과 연결되어 상기 공통 전압에 대응하는 피드 백 전압을 수신하는 더미 채널을 포함하는 출력 버퍼를 포함한다. 상기 출력 버퍼는 상기 데이터 전압을 증폭하는 증폭기, 및 상기 증폭기의 출력 단자를 상기 더미 채널 또는 피드 백 전압을 출력하기 위한 피드백 라인에 연결하는 스위치 소자를 포함할 수 있다. 이에 따르면, 상기 데이터 구동 회로에서 사용하지 않는 더미 채널을 상기 공통 전압을 보상하기 위한 피드 백 채널로 사용할 수 있다. 이에 따라서 피드 백 전압의 전달 경로를 최소화하여 공통 전압의 리플 보상을 개선할 수 있다. 또한, 표시 패널의 주변 영역에 배치되는 피드 백 전압 라인을 생략할 수 있으므로 블랙 매트릭스 영역을 줄일 수 있다.

Description

데이터 구동 회로 및 이를 포함하는 표시 장치{DATA DRIVING CIRCUIT AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 데이터 구동 회로 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 데이터 구동 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널, 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리 및 상기 액정 표시 패널을 구동하는 구동 회로를 포함한다.
상기 액정 표시 패널은 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소 전극 및 스토리지 전극을 갖는 어레이 기판, 상기 어레이 기판과 대향하며 공통 전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 액정 표시 패널의 화소는 액정 커패시터 및 스토리지 커패시터를 포함한다. 상기 액정 커패시터는 상기 화소 전극, 상기 액정층 및 상기 공통 전극에 의해 정의된다. 상기 스토리지 커패시터는 상기 화소 전극 및 상기 화소 전극과 중첩하는 상기 스토리지 전극에 의해 정의될 수 있다. 상기 액정 커패시터는 상기 데이터 전압의 충전에 의해 계조를 표시하고, 상기 스토리지 커패시터는 상기 데이터 전압의 충전을 1 프레임 동안 유지한다.
상기 스토리지 전극에는 공통 전압이 인가되고, 상기 공통 전압은 상기 액정 표시 패널에 표시되는 패턴 영상 및 상기 액정 표시 패널의 물리적 특성에 따라서 리플(ripple) 신호를 포함한다. 상기 공통 전압의 리플 신호에 의해 상기 액정 표시 패널에 표시된 영상간의 크로스토크 현상이 발생하여 표시 품질을 저하시킨다.
일반적으로 액정 표시 패널의 주변 영역에는 데이터 라인들에 데이터 전압을 출력하는 데이터 구동 회로와, 게이트 라인들에 게이트 신호를 출력하는 게이트 구동 회로가 실장된다.
상기 데이터 구동 회로는 상기 데이터 라인들과 연결되는 복수의 채널들을 포함하고, 상기 복수의 채널들은 상기 데이터 라인과 연결되지 않는 복수의 더미 채널들을 포함할 수 있다.
예를 들면, FHD 해상도의 표시 패널은 1284 개의 출력 채널을 갖는 데이터 구동 회로를 1158개의 채널로 옵션 처리하여 5개 사용한다. 이 경우, 상기 데이터 구동 회로는 126 개의 채널이 사용되지 않는다. 즉, 126개의 더미 채널을 갖는다.
본 발명의 일 목적은 더미 채널을 이용하여 공통 전압을 피드 백하는 데이터 구동 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 데이터 구동 회로를 포함하는 표시 장치를제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 데이터 라인, 게이트 라인 및 공통 전압 라인을 포함하는 표시 패널을 구동하는 데이터 구동 회로는 디지털의 데이터를 아날로그의 데이터 전압으로 변환하는 디지털아날로그 변환기, 및 상기 데이터 라인과 연결되어 증폭된 데이터 전압을 출력하는 출력 채널 및 상기 공통 전압 라인과 연결되어 상기 공통 전압에 대응하는 피드 백 전압을 수신하는 더미 채널을 포함하는 출력 버퍼를 포함한다.
일 실시예에서, 상기 출력 버퍼는 상기 데이터 전압을 증폭하는 증폭기, 및 상기 증폭기의 출력 단자를 상기 더미 채널 또는 피드 백 전압을 출력하기 위한 피드백 라인에 연결하는 스위치 소자를 포함할 수 있다.
일 실시예에서, 상기 스위치 소자는 상기 증폭기의 출력 단자 및 상기 더미 채널을 스위칭 하는 제1 스위치 및 상기 더미 채널 및 상기 피드백 라인 사이를 스위칭 하는 제2 스위치를 포함할 수 있다.
일 실시예에서, 상기 더미 채널이 상기 공통 전압 라인과 연결된 경우 상기 제1 스위치는 턴-오프 상태로 설정되고 상기 제2 스위치는 턴-온 상태로 설정될 수 있다.
일 실시예에서, 상기 더미 채널이 상기 데이터 라인과 연결된 경우 상기 제1 스위치는 턴-온 상태가 되고 상기 제2 스위치는 턴-오프 상태가 될 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 데이터 라인, 게이트 라인 및 공통 전압 라인을 포함하는 는 표시 패널, 상기 데이터 라인과 연결되고 데이터 전압을 출력하는 채널과 상기 공통 전압 라인과 연결된 더미 채널을 포함하는 데이터 구동 회로, 상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동 회로, 및 상기 데이터 구동 회로의 상기 더미 채널로부터 수신된 피드 백 전압을 이용하여 공통 전압을 보상하고 보상된 공통 전압을 생성하는 메인 구동 회로를 포함한다.
일 실시예에서, 상기 공통 전압 라인은 상기 데이터 라인과 평행할 수 있다.
일 실시예에서, 상기 표시 패널은 복수의 화소들이 배열된 표시 영역과 상기 표시 영역을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역들을 포함하고, 상기 제1 주변 영역에 상기 데이터 구동 회로가 배치되고, 상기 제2주변 영역에 상기 게이트 구동 회로가 배치될 수 있다.
일 실시예에서, 상기 표시 장치는 상기 제2 주변 영역과 상기 제1 주변 영역과 대향하는 제3 주변 영역의 제1 영역에 배치되고 상기 공통 전압을 상기 표시 영역의 제1 영역에 배치된 공통 전압 라인에 전달하는 제1 전압 라인 및 상기 제2 주변 영역과 대향하는 제4 주변 영역 및 상기 제3 주변 영역의 제2 영역에 배치되고 상기 공통 전압을 상기 표시 영역의 제2 영역에 배치된 공통 전압 라인에 배치되는 상기 공통 전압 라인에 전달하는 제2 전압 라인을 더 포함할 수 있다.
일 실시예에서, 상기 표시 영역의 제1 영역에 배열된 공통 전압 라인은 상기 제3 주변 영역의 제1 영역에 배치된 제1 전압 라인과 연결되고, 상기 표시 영역의 제2 영역에 배열된 공통 전압 라인은 상기 제3 주변 영역의 제2 영역에 배치된 제2 전압 라인과 연결될 수 있다.
일 실시예에서, 상기 데이터 구동 회로는 데이터 신호를 아날로그의 데이터 전압으로 변환하는 디지털아날로그 변환기 및 상기 데이터 전압을 증폭하고, 증폭된 데이터 전압을 출력하는 출력 채널 및 상기 공통 전압 라인과 연결된 더미 채널을 포함하는 출력 버퍼를 포함할 수 있다.
일 실시예에서, 상기 출력 버퍼는 상기 데이터 전압을 증폭하는 증폭기, 및 상기 증폭기의 출력 단자를 상기 더미 채널 또는 피드 백 전압을 출력하기 위한 피드백 라인에 연결하는 스위치 소자를 포함할 수 있다.
일 실시예에서, 상기 스위치 소자는 상기 증폭기의 출력 단자와 상기 더미 채널 사이를 스위칭 하는 제1 스위치 및 상기 더미 채널 및 상기 피드백 라인 사이를 스위칭 하는 제2 스위치를 포함할 수 있다.
일 실시예에서, 상기 더미 채널이 상기 공통 전압 라인과 연결된 경우 상기 제1 스위치는 턴-오프 상태로 설정되고 상기 제2 스위치는 턴-온 상태로 설정될 수 있다.
일 실시예에서, 상기 더미 채널이 상기 데이터 라인과 연결된 경우 상기 제1 스위치는 턴-온 상태가 되고 상기 제2 스위치는 턴-오프 상태가 될 수 있다.
상기 메인 구동 회로는 상기 공통 전압을 생성하는 전압 발생부 및 기준 공통 전압과 상기 피드 백 전압을 이용하여 리플 보상 전압을 생성하는 전압 보상부를 포함하고, 상기 전압 발생부는 상기 리플 보상 전압에 의해 보상된 상기 공통 전압을 생성할 수 있다.
상기와 같은 본 발명의 실시예들에 따른 데이터 구동 회로 및 이를 포함하는 표시 장치에 따르면, 상기 데이터 구동 회로에서 사용하지 않는 더미 채널을 상기 공통 전압을 보상하기 위한 피드 백 채널로 사용할 수 있다. 이에 따라서 피드 백 전압의 전달 경로를 최소화하여 공통 전압의 리플 보상을 개선할 수 있다. 또한, 표시 패널의 주변 영역에 배치되는 피드 백 전압 라인을 생략할 수 있으므로 블랙 매트릭스 영역을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 데이터 구동 회로에 대한 블록도이다.
도 3은 도 2의 출력 버퍼에 대응하는 출력 채널이 공통 전압 피드백라인으로 이용되는 개념도이다.
도 4는 도 2의 출력 버퍼에 대응하는 출력 채널이 데이터 라인으로 이용되는 개념도이다.
도5는 비교예에 따른 표시 장치의 평면도이다.
도 6은 도 1의 메인 구동 회로에 대한 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 메인 구동 회로(200), 데이터 구동 회로(300) 및 게이트 구동 회로(400)를 포함한다.
상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.
상기 표시 영역(DA)은복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL), 복수의 공통 라인들(CL) 및 복수의 화소들(P)을 포함한다.
상기 데이터 라인들(DL)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 공통 라인들(CL)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D1)으로 배열될 수 있다. 상기 화소들(P)은 상기 제1 방향(D1)으로 배열된 화소 열과 상기 제2 방향(D2)으로 배열된 화소 행을 포함하는 매트릭스 형태로 배열될 수 있다. 각 화소(P)는 박막 트랜지스터(TR), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다. 상기 박막 트랜지스터(TR)는 데이터 라인(DL)과 게이트 라인(GL)에 연결되고, 상기 액정 커패시터(CLC)는 상기 박막 트랜지스터(TR) 및 상기 스토리지 커패시터(CST)와 연결되고, 상기 스토리지 커패시터(CST)는 상기 공통 라인(CL)과 연결되어 공통 전압(VCOM)을 수신한다.
제1 주변 영역(PA1)은 상기 데이터 라인(DL)의 단부에 대응하는 영역으로, 상기 데이터 구동 회로(300)가 실장된다.
제2 주변 영역(PA2)은 상기 게이트 라인(GL)의 단부에 대응하는 영역으로, 상기 게이트 구동 회로(400)가 실장된다. 상기 제2 주변 영역(PA2)에는 상기 표시 영역(DA)의 제1 영역(AE1)에 배치된 상기 공통 라인들(CL)에 공통 전압(VCOM)을 전달하기 위한 제1 전압 라인(VL1)이 배치된다. 상기 제1 전압 라인(VL1)은 상기 제2 주변 영역(PA2)을 통해 상기 제1 주변 영역(PA1)과 대향하는 제3 주변 영역(PA3)의 제1 영역까지 연장된다. 상기 제1 전압 라인(VL1)은 상기 제3 주변 영역(PA3)에서 상기 표시 영역(DA)의 제1 영역(AE1)에 배치된 상기 공통 라인들(CL)과 연결될 수 있다.
제4 주변 영역(PA4)은 상기 제2 주변 영역(PA2)과 대향하고, 상기 표시 영역(DA)의 제2 영역(AE2)에 배치된 상기 공통 라인들(CL)에 공통 전압(VCOM)을 전달하기 위한 제2 전압 라인(VL2)이 배치된다. 상기 제1 전압 라인(VL1)은 상기 제2 주변 영역(PA2)을 통해 상기 제1 주변 영역(PA1)과 대향하는 제3 주변 영역(PA3)의 제1 영역까지 연장된다. 상기 제2 전압 라인(VL2)은 상기 제4 주변 영역(PA4)에서 상기 표시 영역(DA)의 제2 영역(AE2)에 배치된 상기 공통 라인들(CL)과 연결될 수 있다.
상기 메인 구동 회로(200)는 메인 인쇄회로기판(210) 상에 배치된다. 상기 메인 구동 회로(200)는 상기 데이터 구동 회로(300), 상기 게이트 구동 회로(400) 및 상기 표시 패널(100)의 동작을 제어한다.
예를 들면, 상기 메인 구동 회로(200)는 상기 데이터 구동 회로(300)의 구동을 제어하는 데이터 제어 신호 및 데이터 구동 전압을 출력한다. 상기 데이터 제어 신호는 수평 동기 신호, 수직 동기 신호, 로드 신호 등을 포함할 수 있다. 상기 메인 구동 회로(200)는 레드(R), 그린(G) 및 블루(B) 데이터를 수신하고, 상기 R, G 및 B 데이터를 응답속도 향상 및 화이트 보상을 위한 보정 알고리즘 등을 통해 보정한다. 상기 메인 구동 회로(200)는 상기 보정된 R, G 및 B 데이터를 상기 데이터 구동 회로(300)에 제공한다.
상기 메인 구동 회로(200)는 상기 게이트 구동 회로(400)의 구동을 제어하는 게이트 제어 신호 및 게이트 구동 전압을 출력한다. 상기 게이트 제어 신호는 수직 개시 신호 및 적어도 하나의 클럭 신호를 포함한다.
상기 메인 구동 회로(200)는 상기 공통 라인들(CL)로부터 피드백 전압을 수신하고, 상기 피드백 전압에 기초하여 리플(ripple)이 보상된 공통 전압(VCOM)을 생성한다.
상기 데이터 구동 회로(300)는 데이터 연성회로기판(310) 및 상기 데이터 연성회로기판(310)상에 배치된 데이터 구동 회로(320)을 포함한다. 상기 데이터 구동 회로(300)는 소스 인쇄회로기판(330) 및 연성회로필름(350)을 통해 상기 메인 구동 회로(200)와 전기적으로 연결된다.
상기 데이터 구동 회로(320)은 상기 메인 구동 회로(200)로부터 제공된 데이터 제어 신호에 기초하여 상기 데이터 신호를 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 데이터 구동 회로(320)은 상기 데이터 라인(DL)과 연결되는 데이터 채널과 상기 공통 라인(CL)과 연결되는 더미 채널을 포함한다. 상기 더미 채널은 상기 공통 라인(CL)으로부터 상기 피드백 전압을 수신한다. 상기 더미 채널을 통해 수신된 상기 피드백 전압은 상기 소스 인쇄회로기판(330) 및 상기 연성회로필름(350)을 통해 상기 메인 구동 회로(200)에 전달될 수 있다.
상기 게이트 구동 회로(400)는 게이트 연성회로기판(410) 및 상기 게이트 연성회로기판(410)상에 배치된 게이트 구동 회로(420)을 포함한다. 상기 게이트 구동 회로(420)은 상기 데이터 연성회로기판(310)을 통해서 상기 메인 구동 회로(200)로부터 게이트 제어 신호를 수신한다. 상기 게이트 구동 회로(400)는 상기 게이트 제어 신호에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인(GL)에 출력한다.
도시되지 않았으나, 상기 게이트 구동 회로(400)는 상기 표시 패널(100)의 주변 영역(PA)에 집적될 수 있다. 예를 들면, 상기 박막 트랜지스터(TR)와 동일한 공정을 통해 상기 주변 영역(PA)에 형성될 수 있다.
도 2는 도 1의 데이터 구동 회로에 대한 블록도이다.
도 1 및 도 2를 참조하면, 상기 데이터 구동 회로(320)는 샘플 래치(321), 홀딩 래치(323), 디지털아날로그 변환기(325) 및 출력 버퍼(327)를 포함한다.
상기 샘플 래치(321)는 상기 메인 구동 회로(200)로부터 수신된 RGB 데이터를 쉬프트 신호(SHT)에 기초하여 차례차례 라인 형태로 정렬한다.
상기 홀딩 래치(323)는 상기 샘플 래치(321)로부터 수신된 라인 단위의 R, G 및 B 데이터를 저장한다. 상기 홀딩 래치(323)는 상기 메인 구동 회로(200)로부터 수신된 로드 신호(TP)에 응답하여 상기 라인 단위의 R, G 및 B 데이터를 출력한다.
상기 디지털아날로그 변환기(325)는 상기 홀딩 래치(323)로부터 수신된 디지털 데이터인 R, G 및 B 데이터를 감마 전압(V_GAMMA)을 이용하여 아날로그 전압인 R, G 및 B 데이터 전압으로 변환한다.
상기 출력 버퍼(327)는 상기 R, G 및 B 데이터 전압을 일정 레벨로 증폭하여 출력한다.
상기 출력 버퍼(327)는 상기 복수의 출력 채널들(CH1,.., CHm)과 복수의 더미 채널들(DCH1,.., DCHk)을 포함할 수 있다. 상기 복수의 출력 채널들(CH1,.., CHm)은 상기 복수의 데이터 라인들(DL,.., DLm)과 연결되고, 버퍼링된 상기 R, G 및 B 데이터 전압을 상기 복수의 데이터 라인들(DL,.., DLm)에 출력한다.
상기 복수의 더미 채널들(DCH1,.., DCHk)은 복수의 공통 라인들(CL1,?, CLk)과 연결된다. 상기 복수의 더미 채널들(DCH1,.., DCHk)은 상기 공통 라인들(CL1,?, CLk)에 인가된 공통 전압을 피드 백된 피드백 전압(VCOM_FB)으로 수신한다.
상기 복수의 더미 채널들(DCH1,.., DCHk)로부터 수신된 상기 피드백 전압(VCOM_FB)은 상기 메인 구동 회로(200)에 제공된다. 상기 메인 구동 회로(200)는 상기 피드백 전압(VCOM_FB)에 포함된 리플을 보상하여 보상된 공통 전압을 생성한다.
도 3은 일 실시예에 따른 도 2의 출력 버퍼에 대한 개념도이다. 도 4는 일 실시예에 따른 도 2의 출력 버퍼에 대한 개념도이다.
도 1 및 도 3을 참조하면, 상기 출력 버퍼(327)는 증폭기(A) 및 스위치 소자(329)를 포함한다. 상기 증폭기(A)는 상기 디지털아날로그 변환기(325)로부터 출력된 데이터 전압을 증폭하여 출력한다.
상기 스위치 소자(329)는 상기 증폭기(A)의 출력 단자를 상기 더미 채널(DCH) 또는 피드 백 전압을 출력하기 위한 피드백 라인(FBL)에 연결한다.
상기 스위치 소자(329)는 하나의 스위치로 구현될 수 있으며, 또는 도시된 바와 같이, 제1 스위칭(SW1) 및 제2 스위치(SW2)를 포함할 수 있다.
상기 제1 스위치(SW1)는 상기 증폭기(A)의 출력 단자와 상기 데이터 구동 회로의 더미 채널(DCH) 사이를 스위칭 한다. 상기 더미 채널(DCH)는 상기 공통 라인(DC)의 단부와 연결된다.
상기 제2 스위치(SW2)는 상기 더미 채널(DCH)과 피드 백 라인(FBL) 사이를 스위칭 한다. 상기 피드 백 라인(FBL)은 상기 소스 인쇄회로기판(330) 및 상기 연성회로필름(350)의 신호 라인들을 통해 상기 메인 구동 회로(200)과 연결될 수 있다.
상기 더미 채널(DCH)을 피드 백된 전압을 전달하는 피드 백 채널로 사용할 경우, 상기 제1 스위치(SW1)는 턴-오프 하도록 설정하여 상기 더미 채널(DCH)을 상기 증폭기(A)의 출력 단자와 전기적으로 차단하고 상기 제2 스위치(SW2)는 턴-온 하도록 설정하여 상기 더미 채널(DCH)을 상기 피드 백 라인(FBL)과 전기적으로 연결한다. 이에 따라서, 상기 더미 채널(DCH)은 상기 공통 라인(CL)에 인가된 공통 전압이 피드 백된 전압을 수신하고, 상기 피드 백 전압을 상기 피드 백 라인(FBL)을 통해 상기 메인 구동 회로(200)에 전달할 수 있다.
한편, 도 4를 참조하면, 상기 더미 채널(DCH)을 데이터 전압을 출력하는 데이터 출력 채널로 사용할 경우, 상기 제1 스위치(SW1)는 턴-온 하도록 설정하여 상기 더미 채널(DCH)을 상기 증폭기(A)의 출력 단자와 전기적으로 연결하고, 상기 제2 스위치(SW2)는 턴-오프 하도록 설정하여 상기 더미 채널(DCH)을 상기 피드 백 라인(FBL)과 전기적으로 차단한다. 이에 따라서, 상기 더미 채널(DCH)은 상기 증폭기(A)로부터 증폭된 데이터 전압을 상기 데이터 라인(CL)에 출력할 수 있다.
본 실시예에 따르면, 상기 데이터 구동 칩에서 사용하지 않는 더미 채널을 상기 공통 전압을 보상하기 위한 피드 백 채널로 사용할 수 있다. 본 실시예와 같이, 상기 데이터 구동 칩의 더미 채널을 상기 피드 백 채널로 사용함으로써 상기 피드 백된 공통 전압의 신호 경로를 짧게 구현할 수 있다.
도5는 비교예에 따른 표시 장치의 평면도이다.
도 5를 참조하면, 비교예에 따르면 일반적으로 표시 패널의 제1, 제2 및 제4 주변 영역들(PA1, PA2, PA4)에는 공통 전압을 전달하는 전압 라인(VL), 게이트 구동 회로의 구동 신호를 전달하는 게이트 구동 라인(GDL), 피드 백된 공통 전압을 전달하는 피드 백 전압 라인(VL_FB) 및 불량 신호 라인을 리페어 하기 위한 리페어 라인(RL) 등이 배치될 수 있다.
비교예에 따르면 메인 구동 회로(200a)로부터 생성된 공통 전압은 상기 전압 라인(VL)을 통해 상기 표시 영역(DA)의 공통 라인(CL)에 공통 전압을 전달한다. 상기 피드 백 전압 라인(VL_FB)은 상기 공통 라인(CL)로부터 피드백 된 공통 전압을 메인 구동 회로(200a)에 전달된다. 상기 메인 구동 회로(200a)는 피드백 된 공통 전압에 포함된 리플을 보상한다.
도시된 바와 같이, 상기 피드 백 전압 라인(VL_FB)은 상기 제1 및 제2 주변 영역들(PA1, PA2)를 경유하여 상기 메인 구동 회로(200a)에 전달된다. 이에 따라서, 상기 피드 백 전압 라인(VL_FB)의 라인 저항 및 패널 저항에 의해 상기 피드백 공통 전압에 포함된 리플이 왜곡될 수 있다. 이에 따라서, 상기 메인 구동 회로(200a)는 왜곡된 리플에 기초하여 상기 공통 전압을 보상하기 때문에 공통 전압의 보상을 정확하게 할 수 없다.
이러한 점을 고려할 때, 본 실시예와 같이 데이터 구동 회로의 더미 채널을 이용하는 경우 상기 공통 전압의 피드 백 전압이 상기 표시 패널의 주변 영역을 경유하지 않으므로 리플 왜곡을 최소화할 수 있다.
또한, 비교예와 같이, 상기 표시 패널의 주변 영역에 배치되는 배치되는 피드 백 전압 라인(VL_FB)을 생략할 수 있으므로 상기 주변 영역의 사이즈를 줄일 수 있다. 이에 표시 장치의 외관 품질을 개선할 수 있다.
도 6은 일 실시예에 따른 도 1의 메인 구동 회로에 대한 블록도이다.
도 1 및 도 6을 참조하면, 상기 메인 구동 회로는 전압 발생부(210) 및 전압 보상부(230)를 포함할 수 있다.
상기 전압 발생부(210)는 외부 전압을 이용하여 기준 공통 전압(VCOM_REF)을 생성하고, 상기 전압 보상부(230)로부터 수신된 리플 보상 전압을 이용하여 상기 리플이 보상된 공통 전압을 출력한다.
상기 전압 보상부(230)는 상기 전압 발생부(210)로부터 수신된 기준공통 전압(VCOM_REF)과 상기 데이터 구동 회로(320)로부터 수신된 피드 백 전압(VCOM_FB)을 이용하여 상기 피드 백 전압(VCOM_FB)과 위상이 반전된 리플 보상 전압(VCOM_C)을 생성하고, 상기 리플 보상 전압(VCOM_C)를 상기 전압 발생부(210)에 제공한다.
상기 전압 발생부(210)는 상기 리플 보상 전압(VCOM_C)를 포함하는 공통 전압(VCOM)을 생성하여 출력한다.
이상의 본 발명의 실시예들에 따르면, 상기 데이터 구동 회로에서 사용하지 않는 더미 채널을 상기 공통 전압을 보상하기 위한 피드 백 채널로 사용할 수 있다. 이에 따라서 피드 백 전압의 전달 경로를 최소화하여 공통 전압의 리플 보상을 개선할 수 있다. 또한, 표시 패널의 주변 영역에 배치되는 피드 백 전압 라인을 생략할 수 있으므로 블랙 매트릭스 영역을 줄일 수 있다.
본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (16)

  1. 데이터 라인, 게이트 라인 및 공통 전압 라인을 포함하는 표시 패널을 구동하는 데이터 구동 회로에 있어서,
    디지털의 데이터를 아날로그의 데이터 전압으로 변환하는 디지털아날로그 변환기 및
    상기 데이터 라인과 연결되어 증폭된 데이터 전압을 출력하는 출력 채널 및 상기 공통 전압 라인과 연결되어 상기 공통 전압에 대응하는 피드 백 전압을 수신하는 더미 채널을 포함하는 출력 버퍼를 포함하는 데이터 구동 회로.
  2. 제1항에 있어서, 상기 출력 버퍼는
    상기 데이터 전압을 증폭하는 증폭기 및
    상기 증폭기의 출력 단자를 상기 더미 채널 또는 피드 백 전압을 출력하기 위한 피드백 라인에 연결하는 스위치 소자를 포함하는 데이터 구동 회로.
  3. 제2항에 있어서, 상기 스위치 소자는
    상기 증폭기의 출력 단자 및 상기 더미 채널을 스위칭 하는 제1 스위치 및
    상기 더미 채널 및 상기 피드백 라인 사이를 스위칭 하는 제2 스위치를 포함하는 데이터 구동 회로.
  4. 제3항에 있어서, 상기 더미 채널이 상기 공통 전압 라인과 연결된 경우 상기 제1 스위치는 턴-오프 상태로 설정되고 상기 제2 스위치는 턴-온 상태로 설정되는 것을 특징으로 하는 데이터 구동 회로.
  5. 제3항에 있어서, 상기 더미 채널이 상기 데이터 라인과 연결된 경우 상기 제1 스위치는 턴-온 상태가 되고 상기 제2 스위치는 턴-오프 상태가 되는 것을 특징으로 하는 데이터 구동 회로.
  6. 데이터 라인, 게이트 라인 및 공통 전압 라인을 포함하는 는 표시 패널
    상기 데이터 라인과 연결되고 데이터 전압을 출력하는 채널과 상기 공통 전압 라인과 연결된 더미 채널을 포함하는 데이터 구동 회로
    상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동 회로 및
    상기 데이터 구동 회로의 상기 더미 채널로부터 수신된 피드 백 전압을 이용하여 공통 전압을 보상하고 보상된 공통 전압을 생성하는 메인 구동 회로를 포함하는 표시 장치.
  7. 제6항에 있어서, 상기 공통 전압 라인은 상기 데이터 라인과 평행한 것을 특징으로 하는 표시 장치.
  8. 제6항에 있어서, 상기 표시 패널은 복수의 화소들이 배열된 표시 영역과 상기 표시 영역을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역들을 포함하고,
    상기 제1 주변 영역에 상기 데이터 구동 회로가 배치되고, 상기 제2주변 영역에 상기 게이트 구동 회로가 배치되는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 제2 주변 영역과 상기 제1 주변 영역과 대향하는 제3 주변 영역의 제1 영역에 배치되고 상기 공통 전압을 상기 표시 영역의 제1 영역에 배치된 공통 전압 라인에 전달하는 제1 전압 라인 및
    상기 제2 주변 영역과 대향하는 제4 주변 영역 및 상기 제3 주변 영역의 제2 영역에 배치되고 상기 공통 전압을 상기 표시 영역의 제2 영역에 배치된 공통 전압 라인에 배치되는 상기 공통 전압 라인에 전달하는 제2 전압 라인을 더 포함하는 표시 장치.
  10. 제9항에 있어서, 상기 표시 영역의 제1 영역에 배열된 공통 전압 라인은 상기 제3 주변 영역의 제1 영역에 배치된 제1 전압 라인과 연결되고,
    상기 표시 영역의 제2 영역에 배열된 공통 전압 라인은 상기 제3 주변 영역의 제2 영역에 배치된 제2 전압 라인과 연결되는 것을 특징으로 하는 표시 장치.
  11. 제6항에 있어서, 상기 데이터 구동 회로는
    데이터 신호를 아날로그의 데이터 전압으로 변환하는 디지털아날로그 변환기 및
    상기 데이터 전압을 증폭하고, 증폭된 데이터 전압을 출력하는 출력 채널 및 상기 공통 전압 라인과 연결된 더미 채널을 포함하는 출력 버퍼를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 출력 버퍼는
    상기 데이터 전압을 증폭하는 증폭기 및
    상기 증폭기의 출력 단자를 상기 더미 채널 또는 피드 백 전압을 출력하기 위한 피드백 라인에 연결하는 스위치 소자를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 스위치 소자는
    상기 증폭기의 출력 단자와 상기 더미 채널 사이를 스위칭 하는 제1 스위치 및
    상기 더미 채널 및 상기 피드백 라인 사이를 스위칭 하는 제2 스위치를 포함하는 표시 장치.
  14. 제13항에 있어서, 상기 더미 채널이 상기 공통 전압 라인과 연결된 경우 상기 제1 스위치는 턴-오프 상태로 설정되고 상기 제2 스위치는 턴-온 상태로 설정되는 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서, 상기 더미 채널이 상기 데이터 라인과 연결된 경우 상기 제1 스위치는 턴-온 상태가 되고 상기 제2 스위치는 턴-오프 상태가 되는 것을 특징으로 하는 표시 장치.
  16. 제6항에 있어서, 상기 메인 구동 회로는
    상기 공통 전압을 생성하는 전압 발생부 및
    기준 공통 전압과 상기 피드 백 전압을 이용하여 리플 보상 전압을 생성하는 전압 보상부를 포함하고,
    상기 전압 발생부는 상기 리플 보상 전압에 의해 보상된 상기 공통 전압을 생성하는 것을 특징으로 하는 표시 장치.
KR1020160018365A 2016-02-17 2016-02-17 데이터 구동 회로 및 이를 포함하는 표시 장치 KR102487518B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160018365A KR102487518B1 (ko) 2016-02-17 2016-02-17 데이터 구동 회로 및 이를 포함하는 표시 장치
US15/434,245 US10366668B2 (en) 2016-02-17 2017-02-16 Data driver and a display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160018365A KR102487518B1 (ko) 2016-02-17 2016-02-17 데이터 구동 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170097254A true KR20170097254A (ko) 2017-08-28
KR102487518B1 KR102487518B1 (ko) 2023-01-12

Family

ID=59562205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160018365A KR102487518B1 (ko) 2016-02-17 2016-02-17 데이터 구동 회로 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10366668B2 (ko)
KR (1) KR102487518B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071159A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 유기 발광 표시 장치
CN110858111A (zh) * 2018-08-24 2020-03-03 乐金显示有限公司 集成式触摸显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10810922B2 (en) * 2018-02-22 2020-10-20 Synaptics Incorporated Device and method for driving display panel
KR20220012546A (ko) * 2020-07-23 2022-02-04 주식회사 엘엑스세미콘 디스플레이 구동 장치
KR20220059196A (ko) 2020-11-02 2022-05-10 주식회사 엘엑스세미콘 디스플레이 구동장치 및 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018396A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 액정 표시 장치
KR20080012046A (ko) * 2006-08-02 2008-02-11 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동 방법
US20090135124A1 (en) * 2007-11-27 2009-05-28 Funai Electric Co., Ltd. Liquid crystal display device
KR20100048199A (ko) * 2008-10-30 2010-05-11 삼성전자주식회사 표시장치
US20100134470A1 (en) * 2008-12-03 2010-06-03 Himax Media Solutions, Inc. Liquid Crystal Display and Source Driving Circuit Thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934975B1 (ko) 2003-08-18 2010-01-06 삼성전자주식회사 소스 구동 회로 및 이를 갖는 액정 표시 장치
KR101641982B1 (ko) * 2009-02-09 2016-07-25 삼성디스플레이 주식회사 표시 장치
KR20110067819A (ko) 2009-12-15 2011-06-22 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
US20140168560A1 (en) 2011-07-13 2014-06-19 Sharp Kabushiki Kaisha Liquid crystal display device, method of driving liquid crystal display device, and method of adjusting pulse waveform signal
KR20150033156A (ko) 2013-09-23 2015-04-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018396A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 액정 표시 장치
KR20080012046A (ko) * 2006-08-02 2008-02-11 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동 방법
US20090135124A1 (en) * 2007-11-27 2009-05-28 Funai Electric Co., Ltd. Liquid crystal display device
KR20100048199A (ko) * 2008-10-30 2010-05-11 삼성전자주식회사 표시장치
US20100134470A1 (en) * 2008-12-03 2010-06-03 Himax Media Solutions, Inc. Liquid Crystal Display and Source Driving Circuit Thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071159A (ko) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 유기 발광 표시 장치
CN110858111A (zh) * 2018-08-24 2020-03-03 乐金显示有限公司 集成式触摸显示装置
CN110858111B (zh) * 2018-08-24 2023-09-22 乐金显示有限公司 集成式触摸显示装置

Also Published As

Publication number Publication date
US20170236485A1 (en) 2017-08-17
US10366668B2 (en) 2019-07-30
KR102487518B1 (ko) 2023-01-12

Similar Documents

Publication Publication Date Title
US8552945B2 (en) Liquid crystal display device and method for driving the same
KR102487518B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR100759967B1 (ko) 플랫 패널 표시 장치
KR20160048265A (ko) 표시장치 및 그 구동방법
US20170186358A1 (en) Timing controller, data driver, display device, and method of driving the display device
CN101593496A (zh) 栅极输出控制方法
KR20140126202A (ko) 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR20080013130A (ko) 표시 장치의 구동 장치 및 구동 방법
KR20150102803A (ko) 표시 장치
KR101595464B1 (ko) 대화면 액정 표시장치
JP5285934B2 (ja) 液晶表示装置
US8174470B2 (en) Liquid crystal display device
KR102016152B1 (ko) 데이터 구동 장치, 이를 포함하는 표시 장치, 및 그 구동 방법
Tai et al. Fully digital driving circuit for TFT LCD using the concept of ramp-stop
US8174481B2 (en) Driving circuit of liquid crystal display
TWI550590B (zh) 資料驅動器、資料驅動器之驅動方法及顯示面板之驅動方法
KR20070005279A (ko) 액정표시장치 및 이의 구동방법
KR20080052916A (ko) 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
KR20160080006A (ko) 표시장치 및 그 구동방법
TWI550589B (zh) 資料驅動器之驅動方法及顯示面板之驅動方法
US11972715B2 (en) Display apparatus
KR101013854B1 (ko) 액정표시장치
WO2023027366A1 (ko) 디스플레이 장치 및 그 제어 방법
KR20180047101A (ko) 표시장치, 데이터 드라이버 및 데이터 드라이버의 구동 방법
KR20070087404A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right