KR20170090542A - Manufacturing method for trench of SiC having improved step-coverage - Google Patents

Manufacturing method for trench of SiC having improved step-coverage Download PDF

Info

Publication number
KR20170090542A
KR20170090542A KR1020160010519A KR20160010519A KR20170090542A KR 20170090542 A KR20170090542 A KR 20170090542A KR 1020160010519 A KR1020160010519 A KR 1020160010519A KR 20160010519 A KR20160010519 A KR 20160010519A KR 20170090542 A KR20170090542 A KR 20170090542A
Authority
KR
South Korea
Prior art keywords
layer
trench
sio
concentration
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020160010519A
Other languages
Korean (ko)
Inventor
정은식
김우택
양창헌
박태수
김기현
윤승복
박용포
Original Assignee
메이플세미컨덕터(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이플세미컨덕터(주) filed Critical 메이플세미컨덕터(주)
Priority to KR1020160010519A priority Critical patent/KR20170090542A/en
Priority to CN201610847669.3A priority patent/CN107039248A/en
Publication of KR20170090542A publication Critical patent/KR20170090542A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/8213—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 일측면에 따르면, 고농도의 반도체 기판층 상부에 형성된 에피레이어 상부에 제1불순물 이온을 주입하여 제2농도층을 형성하는 단계; 상기 제2농도층 상부에 SiO2층을 증착하는 단계; 상기 SiO2층 상부에 트렌치 형성을 위하여 설계된 패턴으로 PR 마스크 패턴을 형성하는 단계; 상기 PR 마스크 패턴을 이용하여 상기 SiO2층을 식각하여 SiO2 마스크 패턴을 형성하는 SiO2층 식각단계; 상기 SiO2층 식각단계에서 남아있는 PR 마스크 패턴을 제거하는 단계; 및 상기 SiO2 마스크 패턴 상부에 건식 식각 방식으로 상기 제2농도층을 포함하는 에피레이어를 식각하여 상기 트렌치 구조를 형성시키는 식각단계; 를 포함하는 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 반도체의 trench 제조방법이 제공된다According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a second concentration layer by implanting first impurity ions onto an epi layer formed on a semiconductor substrate layer having a high concentration; Depositing a SiO 2 layer to the second level layer; Forming a PR mask pattern in a pattern designed to form a trench on the SiO 2 layer; SiO 2 layer etching step using the mask pattern PR by etching the SiO 2 layer to form an SiO 2 mask pattern; Removing the remaining PR mask pattern in the SiO 2 layer etching step; Etching the epitaxial layer including the second concentration layer on the SiO 2 mask pattern by a dry etching method to form the trench structure; A method of manufacturing a trench of an SiC semiconductor having improved step coverage is provided

Description

개선된 단차 피복성을 가지는 SiC 반도체의 trench 제조방법 {Manufacturing method for trench of SiC having improved step-coverage}[0001] The present invention relates to a method of manufacturing a trench of a SiC semiconductor having improved step coverage,

본 발명은 개선된 단차 피복성을 가지는 반도체의 trench 제조방법에 관한 기술이다.The present invention relates to a method of manufacturing a semiconductor trench having improved step coverage.

일반적으로 전력 반도체에서 단위 면적을 증가시키고 온 저항을 감소시키기 위하여 트렌치를 형성한다.Typically, trenches are formed in power semiconductors to increase the unit area and reduce on-resistance.

도 1 내지 2는 종래의 반도체 기판 표면에 트렌치를 형성하는 방법을 도시한 단면도이다.1 to 2 are cross-sectional views showing a method of forming a trench on the surface of a conventional semiconductor substrate.

도 1은 종래 에피레이어 상부에 하드마스크 패턴을 형성시킨 단면을 도시한 것이다.FIG. 1 is a cross-sectional view illustrating a conventional hard mask pattern formed on an epilayer.

도 1을 참조하면, 고농도의 SiC기판(111)에 형성된 에피레이어(112) 상부에 트렌치 형성을 위한 하드마스크 패턴(113-1)을 형성시킨다.Referring to FIG. 1, a hard mask pattern 113-1 for forming a trench is formed on an epi-layer 112 formed on a SiC substrate 111 having a high concentration.

다음은, 하드 마스크 패턴(113-1)을 이용하여 에피레이어(112)를 일정 깊이를 갖도록 건식 식각 (Dry etch) 공정을 수행하여 트렌치(20)를 형성시킨다.Next, a trench 20 is formed by performing a dry etch process so that the epi-layer 112 has a certain depth using the hard mask pattern 113-1.

도 2는 식각 공정 후 트렌치(120)가 형성된 단면을 도시한 것이다.2 shows a cross section of the trench 120 after the etching process.

트렌치(120)가 형성된 이후에 식각 공정 후에 남은 마스크 패턴(113-2)을 제거하고 트렌치 용도에 따라 SiO2 및 metal 등을 일정 두께로 증착하는 공정이 수행된다.After the trench 120 is formed, the mask pattern 113-2 remaining after the etching process is removed, and a process of depositing SiO 2 and metal or the like with a predetermined thickness is performed according to the use of the trench 120.

도 2를 참조하면, 고 에너지의 etching 가스가 하드 마스크 패턴(113-1) 상부에서 수직으로 입사하면서 에피레이어(112)가 식각된다. 건식 식각 공정 시에 일부 etching 가스가 바닥에서 반사되는 과정에서 수직벽의 측벽을 치게 되며, 이런 이유로 중간 측 수직벽 영역이 더 식각되어서 중간 측 수직벽의 두께가 상부 측 패턴보다 작게 형성될 수 있으며, 또한, 종래의 식각 공정 결과, 트렌치의 수직벽 상부 가장자리의 경계가 각 형상으로 형성되어 코너 라운딩(corner rounding)이 좋지 않게 된다.Referring to FIG. 2, the epitaxial layer 112 is etched while a high-energy etching gas is vertically incident on the hard mask pattern 113-1. During the dry etching process, some of the etching gas is struck on the sidewalls of the vertical wall during the reflection from the bottom, so that the middle-side vertical wall region is more etched and the thickness of the middle-side vertical wall may be formed smaller than the upper side pattern Further, as a result of the conventional etching process, the boundary of the upper edge of the vertical wall of the trench is formed in each shape, so that the corner rounding becomes poor.

상기와 같은 현상 때문에 후속 증착 공정으로 이어지는 트렌치 면에 SiO2 및 metal 등을 증착할 때 트렌치 바닥(126), 수직벽 측면(127), 수직벽 상부에 각각 두께 편차가 발생되어 증착막이 전체적으로 균일한 두께를 유지할 수 없게 된다.Due to the above-described phenomenon, when SiO 2 and metal are deposited on the trench surface that leads to the subsequent deposition process, a thickness variation occurs on the trench bottom 126, the vertical wall side 127, and the vertical wall, The thickness can not be maintained.

도 3은 종래 기술로 식각된 트렌치에 SiO2 산화막을 증착시킨 단면을 도시한 것이다.FIG. 3 illustrates a prior art etched trench with SiO 2 Sectional view showing a deposition of an oxide film.

도 3에 도시된 바와 같이, 종래의 기술로 식각된 트렌치에 SiO2 산화막을 증착시 mesa 상부(121-3)가 공 모양과 유사한 형상으로 부풀어지게 형성되고 측벽(121-1) 및 바닥(121-2)면에도 두께 편차가 발생되어 전체적으로 단차 피복성(step-coverage)이 좋지 않게 형성될 수 있다.3, when the SiO 2 oxide film is deposited on the trench etched by the conventional technique, the mesa upper portion 121-3 is formed to be inflated into a shape similar to a ball shape, and the side walls 121-1 and 121 -2) plane may be generated so that the step-coverage may be formed poorly as a whole.

따라서, 반도체의 제조공정에서 단차 피복성(step-coverage)이 개선될 수 있는 제조방법이 요구된다.Therefore, a manufacturing method capable of improving step-coverage in a semiconductor manufacturing process is required.

본 발명의 배경기술은 대한민국 공개특허공보 제1999-0036556호에 게시된다.The background of the present invention is disclosed in Korean Patent Publication No. 1999-0036556.

대한민국 공개특허 제1999-0036556호(전력용반도체 장치 및 그 제조방법)Korean Patent Publication No. 1999-0036556 (Power Semiconductor Device and Manufacturing Method Thereof)

본 발명은 반도체 트렌치 내에 증착물을 증착 공정시 증착물의 두께 편차가 완화되어 전체적으로 단차 피복성(step-coverage)이 좋은 반도체의 trench 제조방법을 제공하는 것이다.The present invention provides a method for manufacturing trenches of semiconductors having improved step-coverage as a whole due to the relaxation of the thickness deviation of the deposits during the deposition process of the deposits in the semiconductor trenches.

본 발명의 또 다른 목적은 전력 반도체의 트렌치 구조 형성시 상부 측 폭이 좁게 형성되고 코너라운딩의 구조가 좋게 형성되는 개선된 단차 피복성을 가지는 SiC전력반도체의 trench 제조방법을 제공하는 것이다.It is still another object of the present invention to provide a method of manufacturing a trench of a SiC power semiconductor having an improved step coverage with a top side width narrowed and a corner rounding structure well formed when forming a trench structure of a power semiconductor.

본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood from the following description.

본 발명의 일 측면에 따르면, 고농도의 반도체 기판층 상부에 형성된 에피레이어 상부에 제1불순물 이온을 주입하여 제2농도층을 형성하는 단계; 상기 제2농도층 상부에 SiO2층을 증착하는 단계; 상기 SiO2층 상부에 트렌치 형성을 위하여 설계된 패턴으로 PR 마스크 패턴을 형성하는 단계; 상기 PR 마스크 패턴을 이용하여 상기 SiO2층을 식각하여 SiO2 마스크 패턴을 형성하는 SiO2층 식각 단계; 상기 SiO2층 식각단계에서 남아있는 PR 마스크 패턴을 제거하는 단계; 및 상기 SiO2 마스크 패턴 상부에 건식 식각 방식으로 상기 제2농도층을 포함하는 에피레이어를 식각하여 상기 트렌치 구조를 형성시키는 식각 단계; 를 포함하는 것을 특징으로 하는 개선된 단차 피복성을 가지는 반도체의 trench 제조방법이 제공된다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a second concentration layer by implanting first impurity ions onto an epi layer formed on a semiconductor substrate layer having a high concentration; Depositing a SiO 2 layer to the second level layer; Forming a PR mask pattern in a pattern designed to form a trench on the SiO 2 layer; SiO 2 layer etching step using the mask pattern PR by etching the SiO 2 layer to form an SiO 2 mask pattern; Removing the remaining PR mask pattern in the SiO 2 layer etching step; Etching the epitaxial layer including the second concentration layer on the SiO 2 mask pattern by a dry etching method to form the trench structure; A step of forming a semiconductor trench having improved step coverage.

또한, 상기 제2 농도층은 상기 에피레이어보다 불순물의 농도가 높은 것을 특징으로 한다.The second concentration layer has a higher impurity concentration than the epi layer.

또한, 상기 제2 농도층은 상기 트렌치의 깊이의 5 ~ 20% 범위에서 형성되는 것을 특징으로 한다.The second concentration layer is formed in a range of 5 to 20% of the depth of the trench.

또한, 상기 제2 농도층은 상기 트렌치의 깊이의 8% 범위에서 형성되는 것을 특징으로 한다.The second concentration layer is formed in a range of 8% of the depth of the trench.

또한, 상기 에피레이어의 불순물의 농도는 3.0 × 1015Cm-3이며, 상기 제1불순물 이온의 농도는 1 × 1020Cm- 3 인 것을 특징으로 한다.Further, the impurity concentration of the epitaxial layer is 3.0 × 10 15 Cm -3, wherein the first concentration of the impurity ions, 1 × 10 20 Cm - characterized in that the three.

또한, 상기 제2 농도층의 두께는 0.2㎛이고, 상기 트렌치의 골의 깊이는 2.5㎛인 것을 특징으로 한다.The thickness of the second concentration layer is 0.2 占 퐉, and the depth of the trench is 2.5 占 퐉.

또한, 상기 트렌치 식각 단계에서 상기 트렌치의 수직벽 형상은 상부 측으로 갈수록 좁아지게 형성되고, 상기 수직벽의 상단 아랫부분이 파여져서 병의 주둥이 형상을 가지는 것을 특징으로 한다.Further, in the trench etching step, the vertical wall shape of the trench is formed to become narrower toward the upper side, and the upper lower portion of the vertical wall is formed to have a spout shape of the bottle.

또한, 상기 제1 불순물 이온은 nitrogen 이온인 것을 특징으로 한다.The first impurity ion may be a nitrogen ion.

본 발명의 일 실시 예에 따르면, 트렌치가 형성될 구간의 SiC 에피레이어층의 상하 농도를 다르게 형성하여 식각 공정을 수행함으로써, 트렌치의 수직벽이 상부 측으로 갈수록 좁아지게 형성되고, 수직벽의 상부 가장자리의 각 형상이 깎여져서 코너 라운딩(corner rounding)을 좋게 형성하여 트렌치에 형성되는 증착물의 단차 피복성이 개선될 수 있다.According to an embodiment of the present invention, the upper and lower concentrations of the SiC epilayer layer in the section in which the trench is to be formed are formed differently and the etching process is performed, so that the vertical wall of the trench becomes narrower toward the upper side, So that the corner rounding can be well formed and the step coverage of the deposition material formed on the trench can be improved.

본 발명의 일 실시 예에 따른 제조방법에 의하면, 식각 공정시 트렌치의 수직벽이 상부 측으로 갈수록 폭이 좁게 형성되고 코너라운딩의 구조가 좋게 형성되도록 함으로써, 후속 증착 공정에서 증착물의 수직 수평의 위치별 두께 편차가 완화되어 트렌치에 균일한 증착물이 형성될 수 있다. According to the manufacturing method according to the embodiment of the present invention, the width of the vertical wall of the trench becomes narrower toward the upper side in the etching process, and the structure of the corner rounding is formed well, The thickness variation can be relaxed and a uniform deposition material can be formed on the trench.

본 발명의 일 실시 예에 따른 제조방법에 의하면, 트렌치가 형성되는 식각 공정에서 트렌치의 수직벽의 두께는 상부 측으로 갈수록 좁아지게 형성되어 트렌치의 골 구조는 상부가 넓은 등방성 형태(Isotropy profile)를 가지며, 수직벽의 상단 아랫부분이 파여져서 병의 주둥이(neck of bottle) 형상으로 식각되고, 수직벽의 상부 가장자리의 각 형상이 경사지게 깎여져서 트렌치 수직벽의 상단 코너 라운딩(corner rounding)을 좋게 형성시킬 수 있다.According to the manufacturing method of the present invention, in the etching process in which the trench is formed, the thickness of the vertical wall of the trench becomes narrower toward the upper side, so that the trench has an isotropy profile , The top portion of the vertical wall is cut and etched into the shape of the neck of the bottle and the shape of the top edge of the vertical wall is sloped to form corner rounding of the trench vertical wall .

도 1 내지 2는 종래의 반도체 기판 표면에 트렌치를 형성하는 방법을 도시한 단면도이다.
도 3은 종래 기술로 식각된 트렌치에 SiO2 산화막을 증착시킨 단면을 도시한 것이다.
도 4는 반도체 기판층 상부에 에피레이어가 형성된 웨이퍼를 도시한 것이다.
도 5는 에피레이어 상부에 본 발명의 일 실시 예에 따른 이온 주입(Ion Implantion) 공정을 수행하여 에피레이어에 제2농도층을 형성하는 단계를 도시한 것이다.
도 6은 제2 농도층 상부에 실리콘산화물을 증착하는 단계를 도시한 것이다.
도 7은 PR 마스크 패턴(14)을 이용하여 SiO2 하드 마스크 패턴(15-1)을 형성시킨 구조를 도시한 것이다.
도 8은 SiO2 하드 마스크 패턴(15-1)이 형성된 후에는 SiO2 하드 마스크 패턴(15-1의 상부에 형성된 PR마스크 패턴(14)을 제거한 단면을 도시한 것이다.
도 9는 SiO2 하드 마스크 패턴(15-1)을 이용하여 제2농도층(30)을 포함한 SiC 에피레이어(12)를 식각하여 트렌치(20)를 형성시킨 단면을 도시한 것이다.
도 10은 본 발명의 일 실시 예에 따라 SiO2 하드 마스크 패턴을 이용하여 에피레이어(12)를 식각하여 트렌치를 형성시킨 이미지를 도시한 것이다.
도 11은 식각 단계에서 남아있는 SiO2 마스크 패턴이 제거된 단면을 도시한 것이다.
도 12는 본 발명의 일 실시 예에 따라 형성된 트렌치에 후속 증착 공정을 수행한 과정에 대한 예를 도시한 것이다.
도 13은 본 발명의 일 실시 예에 따라 형성된 트렌치에 산화막 및 PR 마스크 패턴을 증착시킨 형상을 도시한 것이다.1 to 2 are cross-sectional views showing a method of forming a trench on the surface of a conventional semiconductor substrate.
FIG. 3 is a cross-sectional view of a conventional trench etched with an SiO 2 oxide film.
4 shows a wafer on which an epitaxial layer is formed on a semiconductor substrate layer.
FIG. 5 illustrates a step of performing an ion implantation process on an epilayer according to an embodiment of the present invention to form a second concentration layer in an epilayer.
Figure 6 shows the step of depositing silicon oxide over the second concentration layer.
FIG. 7 shows a structure in which a SiO 2 hard mask pattern 15-1 is formed by using a PR mask pattern 14.
8 is a cross-sectional view of the SiO 2 hard mask pattern 15-1 after removing the PR mask pattern 14 formed thereon after the SiO 2 hard mask pattern 15-1 is formed.
9 is a cross-sectional view of the trench 20 formed by etching the SiC epitaxial layer 12 including the second concentration layer 30 by using the SiO 2 hard mask pattern 15-1.
FIG. 10 is a graphical representation of the results of a < RTI ID = 0.0 > And an epitaxial layer 12 is etched using a hard mask pattern to form a trench.
11 is a cross-sectional view of the SiO 2 mask pattern removed in the etching step.
12 illustrates an example of a process of performing a subsequent deposition process on a trench formed according to an embodiment of the present invention.
FIG. 13 illustrates a pattern in which an oxide film and a PR mask pattern are deposited on a trench formed according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다.While the present invention has been described in connection with certain exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities.

그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도 4는 반도체 기판층 상부에 에피레이어가 형성된 웨이퍼를 도시한 것이다.4 shows a wafer on which an epitaxial layer is formed on a semiconductor substrate layer.

도 4를 참조하면, 고농도의 SiC기판(11)에 에피택시얼(epitaxial)방식으로 성장시켜서 에피레이어(12)가 형성된다.Referring to FIG. 4, an epitaxial layer 12 is formed on an SiC substrate 11 of high concentration by epitaxial growth.

도 5 내지 11은 본 발명의 일 실시 예에 따른 단차 피복성이 개선된 SiC 전력반도체의 trench 제조방법의 단계별 단면도를 도시한 것이다.FIGS. 5 to 11 are cross-sectional views illustrating a method of manufacturing a trench of a SiC power semiconductor with improved step coverage according to an embodiment of the present invention.

도 5는 에피레이어(12) 상부에 이온 주입(Ion Implantion) 공정을 수행하여 제2 농도층(30)을 형성하는 단계를 도시한 것이다.FIG. 5 shows a step of forming an ion implantation process on the epi-layer 12 to form the second concentration layer 30. FIG.

본 발명의 바람직한 실시 예에 따른 웨이퍼는 에피레이어(12)의 두께가 9.5㎛이고 도핑 농도는 3.0 × 1015Cm-3로 형성된 것이 적용된다.Wafer according to an embodiment of the present invention is the thickness of the epitaxial layer (12) 9.5㎛ doping concentration is applied is formed of a 3.0 × 10 15 Cm -3.

상기 에피레이어(12) 상부에 농도를 차별화하기 위한 제1 불순물이온 주입(ion implantion) 공정을 수행하여 에피레이어(12)에 제2농도층(30)을 형성시킨다.A first impurity ion implantation process for differentiating the concentration is performed on the epi-layer 12 to form a second concentration layer 30 in the epi-layer 12.

본 발명의 일 실시 예에 따르면, 에피레이어(12) 상부 전면에 이온 주입(Ion Implantion) 공정을 수행하여 제2 농도층(30)을 형성시킴으로써, 상부 측의 제2 농도층(30)과 하부측의 에피레이어(12)와 깊이에 따른 농도 차가 형성된다.According to an embodiment of the present invention, an ion implantation process is performed on the entire upper surface of the epi-layer 12 to form the second concentration layer 30, The epitaxial layer 12 has a depth difference with respect to the depth.

위와 같은 농도차이에 의하여 트렌치의 식각 공정시 농도가 높은 제2농도층 (30)에서는 Etch rate가 빠르게 수행되고 상대적으로 낮은 농도를 가지는 하부 측 에피레이어(12)에서는 Etch rate(식각률)가 느리게 형성된다.Due to the above difference in concentration, the etch rate is rapidly performed in the second concentration layer 30 having a high concentration during the etching process of the trench, and the etch rate is slowly formed in the lower side epilayer 12 having a relatively low concentration do.

위와 같은 Etch rate(식각률)의 차이에 의해 트렌치의 수직벽의 두께가 상부 측으로 갈수록 좁아지게 형성되어 트렌치의 골은 이상적인 등방성 사다리꼴 형태를 가지게 되며, 수직벽의 상부 가장자리의 각 형상이 깎여져서 코너 라운딩(corner rounding)을 좋게 형성시킬 수 있다.The thickness of the vertical wall of the trench becomes narrower toward the upper side due to the difference in the etch rate as described above, so that the trench has the ideal isotropic trapezoidal shape, and the shape of the upper edge of the vertical wall is shaved, the corner rounding can be favorably formed.

본 발명의 일 실시 예에 따르면, 다양한 실험결과 상기 제2농도층(30)은 반도체의 용도 및 전기적 특성에 따라 차이가 있으나 형성될 트렌치의 깊이의 5 ~ 20% 정도에서 형성되는 것이 바람직하다.According to one embodiment of the present invention, it is preferable that the second concentration layer 30 is formed at about 5 to 20% of the depth of the trench to be formed although the second concentration layer 30 differs depending on the use and electrical characteristics of the semiconductor.

위 바람직한 범위 내에서 트렌치의 골의 형태가 바람직한 등방성 사다리꼴 형태를 가지면서 수직벽의 상부 가장자리의 코너 라운딩(corner rounding)을 좋게 형성시킬 수 있다.Within the above preferred range, the shape of the trench bore may have a desirable isotropic trapezoidal shape, and corner rounding of the upper edge of the vertical wall may be well formed.

본 발명의 바람직한 실시 예에서는 제2 농도층은 형성될 트렌치의 깊이의 8%인 것으로 나타낸다. In a preferred embodiment of the present invention, the second concentration layer is shown to be 8% of the depth of the trench to be formed.

제2 농도층의 에피레이어(30)의 두께가 8% 보다 너무 얕으면, 식각 공정 후에 수직벽 상단 가장자리 경계 면에 각형상이 나타날 수 있다.If the thickness of the epitaxial layer 30 of the second concentration layer is too shallow than 8%, each shape may appear at the upper edge boundary of the vertical wall after the etching process.

또한, 제2 농도층의 에피레이어(30)의 두께가 8% 보다 너무 깊으면, 트렌치의 수직벽 상부에 형성되는 병 주둥이 모양이 길게 형성되고 골의 상부 공간이 너무 넓어지고 수직벽의 폭이 좁아져서 트렌치 간격이 일정 간격을 유지하기 위해서는 전체 칩 사이즈가 커지게 될 수 있다.When the thickness of the epitaxial layer 30 of the second concentration layer is too deep, the shape of the bottle spout formed on the vertical wall of the trench is long and the upper space of the trough is too wide, The entire chip size may become large in order to keep the trench interval at a constant interval.

본 발명의 바람직한 실시 예에 따른 이온 주입(ion implantion) 공정은 1 × 1020Cm-3 농도의 nitrogen이 주입되어 0.2㎛ 두께의 제2 농도층(30)이 형성된다. 이때 적용된 트렌치 골의 깊이의 설계치는 2.5㎛이다.In the ion implantation process according to the preferred embodiment of the present invention, nitrogen of a concentration of 1 × 10 20 cm -3 is injected to form a second concentration layer 30 having a thickness of 0.2 μm. At this time, the designed depth of the trench trench is 2.5 탆.

본 발명의 또 다른 실시 예에서, p형 영역인 경우 알루미늄(Al; Aluminum)이온이 주입될 수 있다.In another embodiment of the present invention, aluminum (Al) ions may be implanted in the case of a p-type region.

제2 농도층(30)이 형성된 후, 상기 제2 농도층(30) 상부에 트렌치 형성을 위한 SiO2 하드마스크 패턴(15-1)을 형성하기 위하여, 실리콘산화물(SiO2)을 증착하여 SiO2층(15)을 형성시킨다.After the second concentration layer 30 is formed, SiO 2 for forming trenches is formed on the second concentration layer 30, To form a hard mask pattern (15-1), by depositing a silicon oxide (SiO 2) to form a SiO 2 layer 15.

본 발명의 일 실시 예에서는 SiO2를 화학 기상 증착(CVD: chemical vapor deposition) 방식으로 증착하여 SiO2층(15)을 형성시킨다.In one embodiment of the present invention, the SiO 2 And is deposited by a chemical vapor deposition (CVD) method to form the SiO 2 layer 15.

다음은 상기 SiO2층(15) 상부에 PR 마스크 패턴(14)을 형성하는 단계가 수행된다.Next, a step of forming a PR mask pattern 14 on the SiO 2 layer 15 is performed.

본 발명의 일 실시 예에서는 상기 SiO2층(15) 상부에 Photo Resist(PR)을 도포하고 트렌치 형성을 위하여 설계된 패턴으로 자외선(UV)를 노광하고, 자외선의 노출된 부분을 현상액에 의한 현상공정(developing step)을 거쳐서 PR 마스크 패턴(14)을 형성시킨다.In an embodiment of the present invention, photo resist (PR) is coated on the SiO 2 layer 15, ultraviolet (UV) is exposed in a pattern designed for forming trenches, and exposed portions of ultraviolet rays are developed a PR mask pattern 14 is formed through a developing step.

다음은, PR 마스크 패턴(14)을 이용하여 SiO2층을 식각하여 SiO2 마스크 패턴(15-1)을 형성시키는 단계가 수행된다.Next, the step of forming the PR pattern mask (14) SiO 2 mask pattern 15-1 by etching the SiO 2 layer is carried out by using the.

도 7은 PR마스크 패턴(14)을 이용하여 SiO2 마스크 패턴(15-1)을 형성시킨 구조를 도시한 것이다.7 is a SiO 2 using a PR mask pattern 14 And a mask pattern 15-1 are formed.

본 발명의 일 실시 예에서는 고주파 유도결합 방식(ICP: Inductively coupled plasma)으로 CHF3 또는 CF4의 etching 가스로 SiO2층(15)을 식각한다.In an embodiment of the present invention, the SiO 2 layer 15 is etched with an etching gas of CHF 3 or CF 4 by an inductively coupled plasma (ICP) method.

SiO2 마스크 패턴(15-1)이 형성된 후에는 SiO2 마스크 패턴(15-1)의 상부에 형성된 PR마스크 패턴(14)을 제거한다.After the SiO 2 mask pattern 15-1 is formed, removes the PR mask pattern 14 formed on the upper portion of the SiO 2 mask pattern 15-1.

도 8은 SiO2 마스크 패턴(15-1)이 형성된 후에 SiO2 마스크 패턴(15-1의 상부에 형성된 PR마스크 패턴(14)을 제거한 단면을 도시한 것이다.8 is a cross-sectional view of the SiO 2 mask pattern 15-1 after removing the PR mask pattern 14 formed thereon after the SiO 2 mask pattern 15-1 is formed.

다음은 SiO2 마스크 패턴(15-1)을 이용하여 제2 농도층(30)을 포함한 에피 레이어(12)를 식각하여 트렌치(20)를 형성시키는 단계가 수행된다.Next, a step of etching the epi-layer 12 including the second concentration layer 30 by using the SiO 2 mask pattern 15-1 to form the trench 20 is performed.

도 9는 SiO2 마스크 패턴(15-1)을 이용하여 제2농도층(30)을 포함한 에피 레이어(12)를 식각하여 트렌치(20)를 형성시킨 단면을 도시한 것이다. 9 shows a cross section of the trench 20 formed by etching the epitaxial layer 12 including the second concentration layer 30 by using the SiO 2 mask pattern 15-1.

도 10은 본 발명의 일 실시 예에 따라 SiO2 마스크 패턴(15-1)을 이용하여 제2 농도층(30)을 포함한 에피레이어(12)를 식각하여 트렌치(20)를 형성시킨 이미지를 도시한 것이다.FIG. 10 is a cross-sectional view showing an example in which an epitaxial layer 12 including a second concentration layer 30 is etched using an SiO 2 mask pattern 15-1 according to an embodiment of the present invention to form an image in which a trench 20 is formed It is.

본 발명의 일 실시 예에서는 SF6의 etching가스를 이용하여 TCP 방식(Transformer coupled plasma)으로 제2농도층(30)을 포함한 에피레이어(12)가 식각된다.In an embodiment of the present invention, the epitaxial layer 12 including the second concentration layer 30 is etched by a TCP method (Transformer coupled plasma) using an etching gas of SF 6 .

도 9, 10를 참조하면, 제2 농도층(30)과 에피레이어(12)의 농도차이에 의하여 트렌치 식각 단계에서 농도가 높은 상부 제2 농도층(30)은 더 빠르게 식각되고 상대적으로 낮은 농도를 가지는 하부 에피레이어(12)에서는 더 느리게 식각된다.Referring to FIGS. 9 and 10, due to the difference in concentration between the second concentration layer 30 and the epi-layer 12, the upper second concentration layer 30 having a higher concentration in the trench etching step is etched faster, The lower epitaxial layer 12 having the lower etch stop layer 12 is etched more slowly.

즉, 불순물의 농도가 높을수록 Etch rete(식각률)가 증가된다.That is, the higher the concentration of impurities, the greater the etch rete.

이에 따라 도 9에 도시된 바와 같이 트렌치의 수직벽(25)의 두께는 상부측으로 갈수록 좁아지게 형성되어 트렌치의 골 구조는 상부가 넓은 이상적인 등방성 형태(Isotropy profile)를 가진다.Accordingly, as shown in FIG. 9, the thickness of the vertical wall 25 of the trench becomes narrower toward the upper side, so that the trench bore structure has an isotropy profile with a wide upper portion.

또한, 트렌치의 수직벽의 상단(15-2) 아랫부분이 파여져서 병의 주둥이(neck of bottle) 형상(28)으로 식각되고 수직벽의 상부 가장자리의 각 형상이 경사지게 깎여져서 코너 라운딩(corner rounding)이 좋게 형성될 수 있다..In addition, the lower portion of the upper end 15-2 of the vertical wall of the trench is cut to etch into the neck of the bottle shape 28 and each shape of the upper edge of the vertical wall is sloped and corner rounded ) Can be formed well.

식각 단계 이후에 식각 단계에서 남아있는 SiO2 마스크 패턴(15-2)을 제거하는 단계가 수행된다.A step of removing the remaining SiO 2 mask pattern 15-2 in the etching step after the etching step is performed.

도 11은 식각 단계에서 남아있는 SiO2 마스크 패턴이 제거된 단면을 도시한 것이다.11 is a cross-sectional view of the SiO 2 mask pattern removed in the etching step.

도 11을 참조하면, SiO2 마스크 패턴이 제거된 트렌치의 수직벽 형태는 상부에 좁은 병 주둥이 형태를 가진 병 형상으로 형성된다.Referring to FIG. 11, the vertical wall shape of the trench from which the SiO 2 mask pattern is removed is formed into a bottle shape having a narrow bottle spout shape at the top.

도 12는 본 발명의 일 실시 예에 따라 형성된 트렌치에 후속 증착 공정을 수행한 단면을 도시한 것이다.12 illustrates a cross-sectional view of a subsequent deposition process performed on a trench formed in accordance with one embodiment of the present invention.

도 12를 참조하면, 본 발명의 일 실시 예에 따라 후속 공정으로 트렌치에 SiO2 산화막을 증착시킨 결과 종래의 증착 형상과 대비하여 두께가 일정하게 유지되어, 두께 편차가 완화된다.Referring to FIG. 12, a SiO 2 oxide film is deposited on a trench in a subsequent process according to an embodiment of the present invention. As a result, the thickness of the SiO 2 oxide film is kept constant compared with a conventional deposition shape, thereby reducing the thickness deviation.

특히 수직벽의 측벽 두께와 상부의 두께 편차가 종래 기술에 비하여 현저하게 완화된다.The thickness of the sidewall of the vertical wall and the thickness deviation of the upper portion are remarkably alleviated compared with the prior art.

따라서, 본 발명의 일 실시 예에 따르면, 식각 공정시 트렌치의 수직벽이 상부측으로 갈수록 폭이 좁게 형성되고 코너라운딩의 구조가 좋게 형성됨으로써, 후속 증착 공정에서 증착물의 수직 수평의 위치별 두께 편차가 완화되어 트렌치에 균일한 증착물이 형성될 수 있다.Therefore, according to the embodiment of the present invention, the width of the vertical wall of the trench becomes narrower toward the upper side in the etching process, and the structure of the corner rounding is formed better. Thus, in the subsequent deposition process, So that a uniform deposition can be formed in the trench.

도 12는 본 발명의 일 실시 예에 따라 형성된 트렌치에 후속 증착 공정을 수행한 과정의 예를 도시한 것이고, 도 13은 산화막 및 PR 마스크 패턴닝 형상을 도시한 것이다FIG. 12 illustrates an example of a process of performing a subsequent deposition process on a trench formed according to an embodiment of the present invention, and FIG. 13 illustrates an oxide film and a pattern of a PR mask pattern

본 발명의 일 실시 예에 따라 형성된 트렌치 구조에 후속 공정으로, SiO2 증착 또는 Gate 산화막 형성, Poly Si(Poly-silicon)증착, Metal(전극으로 사용, 물질로는 Al, Ti, Ni 등) 증착 공정 등이 수행될 수 있다.As a subsequent process in the trench structure formed according to an embodiment of the present invention, a SiO 2 deposition or gate oxide film formation, a poly-silicon (poly-silicon) deposition, a metal (used as an electrode, a material such as Al, Ti, And the like can be performed.

도 12를 참조하면, 산화막을 증착시 종래기술에 비하여 트렌치의 수직벽 상부,수직벽 측면 및 골의 바닥면이 전체적으로 균일하게 증착물이 증착될 수 있으며, 특히 수직벽의 상부가 공 모양으로 부풀어 지는 형상을 방지할 수 있게 된다.Referring to FIG. 12, when the oxide film is deposited, deposits can be uniformly deposited on the vertical wall, the vertical wall side, and the bottom surface of the trench in a uniform manner over the prior art, The shape can be prevented.

또한, 트렌치에 추가 이온 주입을 위하여 도 13과 같이 상기 SiO2 산화막 상부에 선별적으로 PR 마스크 패터닝(60-2) 공정을 수행하게 되는데, 본 발명의 일 실시 예에 따라 형성된 트렌치에서는, 제2 PR 마스크 패턴의 두께를 일정하게 유지시킬 수 있게 되어 Photolithography 공정에서 defocus 발생 가능성을 현저하게 감소시킬 수 있다.In addition, in order to further ion implant the trench, a PR mask patterning (60-2) process is selectively performed on the SiO 2 oxide film as shown in FIG. 13. In the trench formed according to an embodiment of the present invention, The thickness of the PR mask pattern can be kept constant, and the possibility of defocusing in the photolithography process can be remarkably reduced.

또한, PR 두께 편차 감소로 인한 un-develop, misalign이 개선될 수 있다.In addition, the un-develop and misalignment due to the decrease in the PR thickness deviation can be improved.

11: 기판
12: 에피레이어
14: PR 마스크 패턴
15: SiO2층
15-1: SiO2 마스크 패턴
15-2: 트렌치의 수직벽 상단
20: 트렌치
25: 트렌치의 수직벽
28: 병의 주둥이 형상
30: 제2 농도층
50: 산화막
60: 제2 PR 마스크 패턴11: substrate
12: Epilayer
14: PR mask pattern
15: SiO 2 layer
15-1: SiO 2 mask pattern
15-2: Upper vertical wall of the trench
20: trench
25: vertical wall of the trench
28: Spout shape of bottle
30: second concentration layer
50: oxide film
60: second PR mask pattern

Claims (8)

고농도의 반도체 기판층 상부에 형성된 에피레이어 상부에 제1 불순물 이온을 주입하여 제2 농도층을 형성하는 단계;
상기 제2 농도층 상부에 SiO2층을 형성하는 단계;
상기 SiO2층 상부에 트렌치 형성을 위하여 설계된 패턴으로 PR 마스크 패턴을 형성하는 단계;
상기 PR 마스크 패턴을 이용하여 상기 SiO2층을 식각하여 SiO2 마스크 패턴을 형성하는 SiO2층 식각 단계;
상기 SiO2층 식각 단계에서 남아있는 PR 마스크 패턴을 제거하는 단계; 및
상기 SiO2 마스크 패턴 상부에 건식 식각 방식으로 상기 제2 농도층을 포함하는 에피레이어를 식각하여 상기 트렌치를 형성시키는 트렌치 식각 단계; 를 포함하는 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법
Forming a second concentration layer by implanting first impurity ions on the epi layer formed on the semiconductor substrate layer at a high concentration;
Forming an SiO 2 layer on the second concentration layer;
Forming a PR mask pattern in a pattern designed to form a trench on the SiO 2 layer;
SiO 2 layer etching step using the mask pattern PR by etching the SiO 2 layer to form an SiO 2 mask pattern;
Removing the remaining PR mask pattern in the SiO 2 layer etching step; And
Etching the epitaxial layer including the second concentration layer on the SiO 2 mask pattern by a dry etching method to form the trench; A method of manufacturing a trench of SiC power semiconductors having improved step coverage
제1항에 있어서,
상기 제2 농도층은 상기 에피레이어보다 불순물의 농도가 높은 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법
The method according to claim 1,
Wherein the second concentration layer has a higher impurity concentration than the epi layer.
제1항에 있어서,
상기 제2 농도층은 상기 트렌치의 깊이의 5 ~ 20% 범위에서 형성되는 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법The method according to claim 1,
Wherein the second concentration layer is formed in a range of 5-20% of the depth of the trench. 제2항에 있어서,
상기 제2 농도층은 상기 트렌치의 깊이의 8% 범위에서 형성되는 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법
3. The method of claim 2,
Wherein the second concentration layer is formed in a range of 8% of the depth of the trench.
제1항에 있어서,
상기 에피레이어의 불순물의 농도는 3.0 × 1015Cm-3이며, 상기 제1불순물 이온의 농도는 1 × 1020Cm- 3 인 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법
The method according to claim 1,
The concentration of the impurity of the epitaxial layer is 3.0 × 10 15 -3 and Cm, wherein the first concentration of the impurity ions, 1 × 10 20 Cm - 3 in the with improved step coverage SiC power semiconductor trench produced, characterized in that Way
제1항에 있어서,
상기 제2 농도층의 두께는 0.2㎛이고, 상기 트렌치의 골의 깊이는 2.5㎛인 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법The method according to claim 1,
Wherein the thickness of the second concentration layer is 0.2 占 퐉 and the depth of the trench is 2.5 占 퐉. 제1항에 있어서,
상기 트렌치 식각 단계에서 상기 트렌치의 수직벽 형상은 상부 측으로 갈수록 좁아지게 형성되고, 상기 수직벽의 상단 아랫부분이 파여져서 병의 주둥이 형상을 가지는 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법The method according to claim 1,
Wherein the vertical wall shape of the trench in the trench etching step is formed to become narrower toward the upper side and the lower end portion of the vertical wall is formed to have a spout shape of the bottle. Of trench manufacturing method 제1항에 있어서,
상기 제1 불순물 이온은 nitrogen 이온인 것을 특징으로 하는 개선된 단차 피복성을 가지는 SiC 전력반도체의 trench 제조방법
The method according to claim 1,
Wherein the first impurity ion is a nitrogen ion. 2. The method of claim 1, wherein the first impurity ion is a nitrogen ion.
KR1020160010519A 2016-01-28 2016-01-28 Manufacturing method for trench of SiC having improved step-coverage Ceased KR20170090542A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160010519A KR20170090542A (en) 2016-01-28 2016-01-28 Manufacturing method for trench of SiC having improved step-coverage
CN201610847669.3A CN107039248A (en) 2016-01-28 2016-09-23 The method for forming the SiC grooves with improved Step Coverage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160010519A KR20170090542A (en) 2016-01-28 2016-01-28 Manufacturing method for trench of SiC having improved step-coverage

Publications (1)

Publication Number Publication Date
KR20170090542A true KR20170090542A (en) 2017-08-08

Family

ID=59532805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010519A Ceased KR20170090542A (en) 2016-01-28 2016-01-28 Manufacturing method for trench of SiC having improved step-coverage

Country Status (2)

Country Link
KR (1) KR20170090542A (en)
CN (1) CN107039248A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223862B (en) * 2022-08-22 2025-03-14 北京北方华创微电子装备有限公司 Trench Etching Method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621884B1 (en) * 2004-02-09 2006-09-14 삼성전자주식회사 Trench structure with voids and inductors including same
JP5017823B2 (en) * 2005-09-12 2012-09-05 富士電機株式会社 Manufacturing method of semiconductor device
JP4877286B2 (en) * 2008-07-08 2012-02-15 株式会社デンソー Silicon carbide semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN107039248A (en) 2017-08-11

Similar Documents

Publication Publication Date Title
US8148749B2 (en) Trench-shielded semiconductor device
US9570317B2 (en) Microelectronic method for etching a layer
US10600740B2 (en) Method of manufacturing a semiconductor device with epitaxial layers and an alignment mark
US9646871B2 (en) Semiconductor structure with shallow trench isolation and manufacturing method thereof
KR20130040686A (en) Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
KR101830174B1 (en) Power semiconductor device and a method of manufacturing the same electric field limiting ring is formed
JPWO2014061367A1 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN103515452A (en) Power rectification device, manufacturing method thereof and related semiconductor product
CN104103521B (en) Semiconductor devices with the insulating barrier with variable thickness
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
KR100707803B1 (en) Method for manufacturing a semiconductor device having a recess gate
KR101304696B1 (en) Method for producing a structure element and semiconductor component comprising a structure element
US8058128B2 (en) Methods of fabricating recessed channel metal oxide semiconductor (MOS) transistors
EP3255677A1 (en) Method for forming finfet device
KR20170090542A (en) Manufacturing method for trench of SiC having improved step-coverage
US9496358B2 (en) Semiconductor device and fabrication method therefor
KR20130078356A (en) Super-junction structure of semiconductor device and method thereof
US8586446B2 (en) Manufacturing method of semiconductor device
KR100948307B1 (en) Method of manufacturing the semiconductor device
CN112086511B (en) System and method for self-aligned trench MOSFET contacts
JP2009177006A (en) Manufacturing method of semiconductor device
KR20060079608A (en) Manufacturing Method of Semiconductor Device
KR20090104971A (en) Pillar pattern manufacturing method
KR20050011469A (en) Method for Manufacturing semiconductor device
KR20110078952A (en) Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160128

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170109

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170714

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170109

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PG1501 Laying open of application