KR20170084941A - 지문센서 패키지 및 그 제조 방법 - Google Patents

지문센서 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20170084941A
KR20170084941A KR1020160004396A KR20160004396A KR20170084941A KR 20170084941 A KR20170084941 A KR 20170084941A KR 1020160004396 A KR1020160004396 A KR 1020160004396A KR 20160004396 A KR20160004396 A KR 20160004396A KR 20170084941 A KR20170084941 A KR 20170084941A
Authority
KR
South Korea
Prior art keywords
substrate
cavity
semiconductor chip
fingerprint sensor
fingerprint
Prior art date
Application number
KR1020160004396A
Other languages
English (en)
Inventor
강인중
Original Assignee
시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시그네틱스 주식회사 filed Critical 시그네틱스 주식회사
Priority to KR1020160004396A priority Critical patent/KR20170084941A/ko
Publication of KR20170084941A publication Critical patent/KR20170084941A/ko

Links

Images

Classifications

    • G06K9/0002—
    • G06K9/00053—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

본 발명의 기술적 사상의 일 실시예에 의한 지문센서 패키지는 그 내부를 관통하는 제1 캐비티가 형성된 제1 단과, 상기 제1 단과 연결되며 그 내부를 관통하는 제2 캐비티가 형성된 제2 단을 구비하는 기판, 서로 반대되는 제1 면 및 제2 면을 가지고, 상기 제2 캐비티에 수용되는 반도체 칩, 및 상기 기판의 제1 단의 일면 상에 형성된 보호층을 포함하고, 상기 제1 캐비티는 상기 제2 캐비티보다 작은 폭을 가지며, 상기 반도체 칩은 상기 제2 단에 접하는 것을 특징으로 한다.

Description

지문센서 패키지 및 그 제조 방법{Fingerprint sensor package and method for manufacturing the same}
본 발명의 기술적 사상은 지문센서 패키지 및 상기 지문센서 패키지의 제조 방법에 관한 것이다.
일반적으로, 지문인식 기술은 사용자의 지문을 인식함으로써 기기의 등록 및 인증 절차를 거치게 하여 각종 보안사고를 예방하는데 주로 이용되는 기술이며, 특히, 개인 및 조직의 네트워크 방어, 각종 컨텐츠와 데이터의 보호, 안전한 엑세스 제어 등에 적용되는 기술이다. 지문센서는 사람의 손가락의 지문 정보를 획득하며, 지문 정보는 광학식, 정전 용량이나 전기 전도를 감지하는 반도체 소자 방식, 초음파 방식, 열감지 방식 등을 이용하여 획득된다.
최근 반도체 산업의 추세는 지속적으로 반도체 제품을 소형화, 박막화, 경량화하고 고집적화, 고밀도화하는 것이다. 그에 따라, 지문센싱 용 반도체 칩이 패키징된 지문센서 패키지는 지문 정보의 획득의 신뢰성과 감도를 유지하면서 동시에 전체적인 크기와 높이를 줄일 것이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 지문 정보의 획득의 신뢰성과 감도를 유지함과 동시에, 소형화, 박막화된 지문센서 패키지를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 상기 지문센서 패키지의 제조 방법을 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 일 실시예에 의한 지문센서 패키지는 그 내부를 관통하는 제1 캐비티가 형성된 제1 단과, 상기 제1 단과 연결되며 그 내부를 관통하는 제2 캐비티가 형성된 제2 단을 구비하는 기판, 서로 반대되는 제1 면 및 제2 면을 가지고, 상기 제2 캐비티에 수용되는 반도체 칩, 및 상기 기판의 제1 단의 일면 상에 형성된 보호층을 포함하고, 상기 제1 캐비티는 상기 제2 캐비티보다 작은 폭을 가지며, 상기 반도체 칩은 상기 제2 단에 접하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 반도체 칩의 제1 면과 상기 제1 단 사이에 개재된 접착층을 더 포함하는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 보호층은 상기 제1 캐비티를 채우는 것을 특징으로 한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 기판은, 상기 반도체 칩의 칩 패드와 연결되며, 상기 칩 패드로부터 상기 기판의 상부면으로 연장하는 제1 도전성 비아, 상기 반도체 칩의 주위로 이격되고, 상기 기판의 상부면 및 하부면을 관통하는 제2 도전성 비아, 및 상기 제1 도전성 비아와 상기 제2 도전성 비아를 전기적으로 연결하는 상부 배선층을 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 반도체 칩의 제2 면을 덮는 몰딩 부재를 더 포함한다.
한편, 본 발명의 기술적 사상의 일 실시예에 의한 지문센서 패키지는 그 내부를 관통하는 캐비티가 형성된 기판, 상기 캐비티 내에 배치되는 반도체 칩, 상기 기판과 상기 반도체 칩 사이에 개재되어, 상기 반도체 칩을 상기 기판에 고정시키는 접착층, 및 상기 기판의 상부면을 덮으며, 상기 캐비티의 일부를 채우는 보호층을 포함할 수 있다.
본 발명의 기술적 사상에 의한 지문센서 패키지는 반도체 칩이 다단구조를 가지는 기판 내에 수용됨으로써, 지문센서 패키지를 소형화 및 박막화할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 지문센서 패키지를 나타내는 단면도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 도 1에 도시된 반도체 칩을 나타내는 평면도이다.
도 3 내지 도 8은 본 발명의 기술적 사상의 지문센서 패키지의 제조 방법을 나타내는 단면도들이다.
도 9은 본 발명의 일부 실시예에 따른 지문센서 패키지를 포함하는 지문인식 시스템을 개략적으로 보여주는 블럭 구성도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
이하에서 설명하는 지문센서 패키지는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 지문센서 패키지를 나타내는 단면도이다. 도 2는 본 발명의 기술적 사상의 일 실시예에 따른 도 1에 도시된 반도체 칩을 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 지문센서 패키지(100)는 기판(110), 지문센싱 용 반도체 칩(120), 보호층(140), 접착층(130), 및 몰딩 부재(150)를 포함할 수 있다.
기판(110)은 패키지용 기판일 수 있고, 예를 들어, 인쇄회로기판(Printed Circuit Board, PCB)일 수 있다. 상기 인쇄회로기판은 단면기판(single-sided PCB) 또는 양면기판(double-sided PCB)일 수 있고, 기판(110) 내부에 하나 이상의 내부 배선 패턴을 포함한 다층기판(multi-layer PCB)일 수 있다. 나아가 인쇄회로기판은 경성 인쇄회로기판(rigid-PCB) 또는 연성 인쇄회로기판(flexible-PCB)일 수 있다.
기판(110)은 서로 반대되는 상부면(110a) 및 하부면(110b)을 가지며, 그 내부에 상기 상부면(110a)과 하부면(110b)을 관통하는 캐비티(110c)가 형성될 수 있다. 상기 캐비티(110c)는 반도체 칩(120)이 기판(110) 내에 배치되는 공간으로 제공될 수 있다.
상기 캐비티(110c)는 상기 상부면(110a)으로부터 소정의 깊이를 가지도록 형성되는 제1 캐비티(111c)와, 상기 제1 캐비티(111c)로부터 상기 하부면(110b)을 향하여 연장하는 제2 캐비티(113c)를 포함할 수 있다. 상기 제1 캐비티(111c)의 폭은 상기 제2 캐비티(113c)의 폭보다 작을 수 있으며, 그에 따라 기판(110)의 상부면(110a) 상에 형성된 개구 영역의 면적은 기판(110)의 하부면(110b) 상에 형성된 개구 영역의 면적보다 작을 수 있다. 상기 제2 캐비티(113c)는 반도체 칩(120)의 두께보다 큰 깊이를 가지도록 형성될 수 있으며, 예를 들어 220 마이크로미터 내지 250 마이크로미터 사이의 깊이로 형성될 수 있다.
한편, 기판(110)은 다단 구조를 가질 수 있는데, 즉 소정의 두께를 가지는 제1 단(111) 및 제2 단(113)이 순차적으로 적층된 구조를 가질 수 있다. 상기 제1 단(111)에는 그 내부를 관통하는 제1 캐비티(111c)가 형성되며, 상기 제2 단(113)에는 그 내부를 관통하는 제2 캐비티(113c)가 형성될 수 있다.
반도체 칩(120)은 서로 반대되는 제1 면(120a) 및 제2 면(120b)을 가지며, 기판(110) 내에 형성된 캐비티(110c)에 수용될 수 있다. 보다 구체적으로, 반도체 칩(120)은 제2 캐비티(113c)에 수용될 수 있으며, 기판(110)의 제1 단(111) 상에 놓일 수 있다. 상기 반도체 칩(120)의 제1 면(120a)이 기판(110)의 제1 단(111)과 마주하도록 배치될 수 있으며, 반도체 칩(120)의 측면은 기판(110)의 제2 단(113)에 둘러싸일 수 있다.
반도체 칩(120)은 반도체 칩(120)의 제1 면(120a)과 기판(110)의 제1 단(111) 사이에 개재된 접착층(130)에 의하여 상기 기판(110)에 부착될 수 있다. 접착층(130)은, 예를 들어, 이방성 전도 필름(Anisotropic Conductive Film, ACF), 이방성 전도 페이스트(Anisotropic Conductive Paste, ACP), 비전도성 필름(Non-Conductive Film, NCF), 및 비전도성 페이스트(Non-Conductive Paste, NCP) 중 적어도 어느 하나를 포함할 수 있다. 다만, 접착층(130)의 구성이 이에 한정되는 것은 아니다.
한편, 반도체 칩(120)은 지문센서용 반도체 칩(120)일 수 있다. 예를 들어, 상기 반도체 칩(120)은 광학식 지문센서, 정전 용량성 지문 센서, 전기 전도성 지문 센서, 초음파 지문센서, 열감지 지문센서 중 어느 하나를 포함할 수 있다. 또는, 상기 반도체 칩(120)은 손가락으로 센싱면을 미끄러지듯이 움직이는 동안 지문 정보를 획득하는 스와이프 센서, 또는 손가락의 전면을 터치하여 지문 정보를 획득하는 에어리어 센서를 포함할 수 있다. 상기 반도체 칩(120)은 지문 영상을 획득할 수 있으며, 상기 획득된 지문 영상은 라이브러리에 이미 등록된 사용자의 지문 영상과 비교하는데 이용될 수 있다.
지문 정보가 획득되는 동안, 손가락은 상기 제1 캐비티(111c) 상의 보호층(140)과 접할 수 있다. 즉, 반도체 칩(120)의 제1 면(120a)은 지문이 감지되는 부분일 수 있으며, 반도체 칩(120)은 제1 면(210a) 상에 지문 정보 감지를 위한 센싱부(124)를 가질 수 있다. 상기 센싱부(124)는 센서 픽셀들로 이루어진 센서 어레이를 가질 수 있다. 상기 센싱부(124)가 형성된 영역은 제1 캐비티(111c)에 오버랩될 수 있으며, 그에 따라 센싱부(124)는 기판(110)과 접하지 않을 수 있다.
한편, 상기 기판(110)은 제1 도전성 비아(171), 제2 도전성 비아(173), 그리고 기판(110)의 상부면(110a) 상에 형성되는 상부 배선층(175)을 포함할 수 있다.
상기 상부 배선층(175)은 기판(110)의 상부면(110a)상에 알루미늄(Al)이나 구리(Cu)와 같은 도전성 물질로 형성되어, 상기 제1 도전성 비아(171) 및 제2 도전성 비아(173)에 전기적으로 연결될 수 있다. 다만, 도 1에서는 상부 배선층(175)이 제1 도전성 비아(171) 및 제2 도전성 비아(173)와 바로 연결되는 것으로 도시되었으나, 이와 다르게 상부 배선층(175)은 기판(110) 내의 배선(미도시)을 통하여 제1 도전성 비아(171) 및 제2 도전성 비아(173)와 연결될 수 있다.
제1 도전성 비아(171)는 반도체 칩(120)의 칩 패드(122)로부터 기판(110)의 상부면(110a)으로 연장할 수 있으며, 상부 배선층(175)에 연결될 수 있다. 또한, 제2 도전성 비아(173)는 반도체 칩(120)의 주위로 이격되면서 기판(110)의 상부면(110a)과 하부면(110b)을 관통하여 형성될 수 있다.
상기 제1 도전성 비아(171) 및 제2 도전성 비아(173)는 적어도 하나의 금속을 포함할 수 있다. 예를 들어, 제1 도전성 비아(171) 및 제2 도전성 비아(173)는 장벽 금속층(미도시) 및 배선 금속층(미도시)을 포함할 수 있다. 장벽 금속층은 티타늄(Ti), 탄탈륨(Ta), 질화티타늄(TiN) 및 질화탄탈륨(TaN)에서 선택된 하나 또는 둘 이상의 적층 구조를 포함할 수 있다. 배선 금속층은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr) 중의 하나 또는 그 이상을 포함할 수 있다. 예컨대, 배선 금속층은 텅스텐(W), 알루미늄(Al) 및 구리(Cu)에서 선택된 하나 또는 둘 이상의 적층 구조를 포함할 수 있다.
외부 접속 부재(160)는 기판(110)의 하부면(110b) 상에 형성되며, 상기 제2 도전성 비아(173)와 전기적으로 연결될 수 있다. 외부 접속 부재(160)는 지문센서 패키지(100)를 외부 장치와 전기적으로 연결할 수 있다. 외부 접속 부재(160)는 금, 은, 니켈, 구리 및 주석 합금 중 적어도 어느 하나를 포함할 수 있으며, 두 가지 이상의 물질이 조합되어 볼 형태로 제공될 수 있다.
예를 들어, 지문센서 패키지(100)는 솔더 볼과 같은 외부 접속 부재(160)를 통하여 외부 장치의 메인 보드에 BGA(ball grid array) 방식으로 실장될 수 있다. 그러나 이에 한정되는 것은 아니며, 지문센서 패키지(100)는 다른 실장 방법, 예컨대 LGA(Land grid array) 방식, PGA(pin grid array) 방식, TCP(tape carrier package) 방식, COB(chip-on-board) 방식, QFN(quad flat non-leaded) 방식, QFP(quad flat package) 방식 등으로 외부 장치의 메인 보드에 실장될 수 있다.
외부 장치와 반도체 칩(120)은 제1 도전성 비아(171), 상부 배선층(175), 제2 도전성 비아(173), 및 외부 접속 부재(160)로 이어지는 경로를 통하여 전기적 신호를 주고 받을 수 있으며, 상기 경로는 반도체 칩(120)을 그라운드 시키는데 이용될 수 있다.
보호층(140)은 기판(110)의 상부면(110a) 상에 소정의 두께를 가지도록 형성될 수 있다. 보호층(140)은 지문센서 패키지(100)의 기계적 강도를 향상시킬 수 있다. 상기 보호층(140)은 유전체층일 수 있다. 상기 보호층(140)은 예를 들어, 폴리머 또는 폴리마이드로 이루어질 수 있으나, 상기 보호층(140)의 구성이 이에 한정되는 것은 아니다.
한편, 도 1에 도시된 것과 같이, 상기 보호층(140)은 기판(110)의 상부면(110a)을 덮으면서, 제1 캐비티(111c)의 일부를 채우도록 형성될 수 있다. 다만, 다른 실시예로서, 상기 보호층은 기판(110)의 상부면(110a)을 덮을 뿐, 제1 캐비티(111c)는 채우지 않으면서 형성될 수 있다.
몰딩 부재(150)는 제2 캐비티(113c)의 일부를 채우면서 상기 반도체 칩(120)의 제2 면(120b)을 덮을 수 있다. 몰딩 부재(150)는 반도체 칩(120)을 밀봉하여 외부와 차단함으로써 반도체 칩(120)이 외부의 빛, 전기 및 충격 등으로 인하여 손상되는 것을 방지할 수 있다. 도 1에 도시된 것과 같이, 반도체 칩(120)의 측면은 제2 캐비티(113c)가 제공하는 기판(110)의 내측면에 접할 수 있으며, 몰딩 부재(150)는 반도체 칩(120)의 제2 면(120b) 상에 형성될 수 있다. 다만, 도 1에 도시된 것과 달리, 반도체 칩(120)의 측면은 제2 캐비티(113c)가 제공하는 기판(110)의 내측면으로부터 이격될 수 있으며, 몰딩 부재(150)는 반도체 칩(120)의 측면과 기판(110)의 내측면 사이의 공간을 채울 수 있다.
한편, 몰딩 부재(150)는 열전이, 습도 흡수율, 유연성, 인장 강도, 열전도 효율 및 접착성 정도에 따라 다양한 물질로 형성될 수 있다. 몰딩 부재(150)는 예를 들어, 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다. 또한, 몰딩 부재(150)는 레진과 같은 폴리머로 형성될 수 있으며, 예컨대, EMC(Epoxy Molding Compound)로 형성될 수 있다.
한편, 본 발명의 실시예들에 따른 지문센서 패키지(100)는 반도체 칩(120)이 기판(110)의 내부에 배치됨에 따라 지문센서 패키지(100) 전체의 크기를 크게 줄일 수 있다. 특히, 지문센서 패키지(100)는 기판(110)의 두께 및 보호층(140)의 두께를 합한 것과 유사한 두께를 가질 수 있다. 이때, 상기 제1 단(111)은 약 120 내지 약 140 마이크로미터 사이의 두께를 가질 수 있으며, 상기 제1 단(111)과 상기 제2 단(113)의 두께를 합한 상기 기판(110)의 두께는 약 350 마이크로미터 내지 약 370 마이크로미터일 수 있다.
도 3 내지 도 8은 본 발명의 기술적 사상의 지문센서 패키지의 제조 방법을 나타내는 단면도들이다.
도 3 및 도 4를 참조하면, 캐비티(110c)를 기판(110)에 형성하는 방법은 다음과 같다.
먼저 도 3에 도시된 것과 같이, 상기 기판(110)의 하부면(110b) 상에 제1 폭(w1)의 노출 영역을 가지는 제1 마스크 패턴(Ma1)을 형성한 후, 상기 제1 마스크 패턴(Ma1)을 식각 마스크로 이용하여 기판(110)을 식각하는 제1 식각 공정을 수행한다. 상기 제1 식각 공정에 의하여 형성되는 캐비티(110c')는 기판(110)을 관통할 수 있다.
이어서, 도 4에 도시된 것과 같이, 상기 기판(110)의 하부면(110b) 상에 제2 폭(w2)의 노출 영역을 가지는 제2 마스크 패턴(Ma2)을 형성한다. 상기 제2 마스크 패턴(Ma2)을 식각 마스크로 이용하여 기판(110)을 식각하는 제2 식각 공정을 수행한다. 상기 제2 식각 공정에 의하여 형성되는 캐비티는 기판(110)을 관통하지 않을 수 있다.
상기 제1 식각 공정 및 제2 식각 공정에 따라, 기판(110)은 제1 폭(w1)을 가지는 제1 캐비티(111c)가 형성된 제1 단(111), 그리고 제2 폭(w2)을 가지는 제2 캐비티(113c)가 형성된 제2 단(113)을 가지게 된다.
도 5를 참조하면, 기판(110)에 제1 도전성 비아(171) 및 제2 도전성 비아(173)를 형성할 수 있다. 제1 도전성 비아(171)는 후술할 반도체 칩의 칩 패드와, 후술할 상부 배선층을 전기적으로 연결할 수 있도록, 제2 캐비티(113c)와 접하는 제1 단(111)의 일면으로부터 제1 단(111)의 타면을 관통하여 형성될 수 있다. 제2 도전성 비아(173)는 후술할 외부 접속 부재와, 후술할 상부 배선층을 전기적으로 연결할 수 있도록, 제2 캐비티(113c)의 주위로 이격되는 부분에서 기판(110)을 수직으로 관통하여 형성될 수 있다.
한편, 여기서는 기판(110)에 캐비티(110c)를 먼저 형성하고, 그 후 기판(110)에 제1 도전성 비아(171) 및 제2 도전성 비아(173)를 형성하는 것을 설명하였으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 필요에 따라 앞서 설명한 형성 순서는 얼마든지 바뀔 수 있다.
이어서, 상기 기판(110)은 지지 테이프(180)의 일면 상에 놓일 수 있으며, 이때, 상기 기판(110)의 상부면(110a)는 지지 테이프(180)와 접하도록 배치되어 제2 캐비티(113c)와 접하는 기판(110)의 하부면(110b)은 외부로 노출될 수 있다.
도 6을 참조하면, 기판(110)에 형성된 제2 캐비티(113c) 내부에 반도체 칩(120)을 배치한다. 반도체 칩(120)은 반도체 칩(120)의 제2 면(120b)이 기판(110)의 제1 단(111)과 마주하고, 상기 반도체 칩(120)과 기판(110)의 제1 단(111) 사이에 개재된 접착층(130)에 의하여 기판(110)의 내부에 고정될 수 있다. 상기 접착층(130)은 반도체 칩(120)의 일면 상에 형성된 칩 패드(122)는 덥지 않도록 형성될 수 있다. 또한, 상기 반도체 칩(120)의 칩 패드(122)는 기판(110) 내에 형성된 제1 도전성 비아(171)와 연결될 수 있다.
여기서, 상기 접착층(130)은 이방성 전도 필름(ACF), 이방성 전도 페이스트(ACP), 비전도성 필름(NCF), 및 비전도성 페이스트(NCP) 중 적어도 어느 하나를 포함할 수 있다.
이어서, 도 7를 참조하면, 반도체 칩(120)을 캐비티(110c) 내에 배치된 후, 몰딩 부재(150)를 이용하여 반도체 칩(120)을 몰딩한다. 몰딩 부재(150)는 기판(110)의 하부면(110b) 방향으로 노출된 반도체 칩(120)의 제2 면(120b)을 덮도록 형성될 수 있으며, 또한 제2 캐비티(113c)의 일부를 채우도록 형성될 수 있다.
이어서, 도 8를 참조하면, 지지 테이프(180)를 제거한 후 지문센서 패키지(100)를 180도 뒤집어 배치한다. 다만, 상기 지지 테이프(180)는 지문센서 패키지(100)를 뒤집은 후에 제거될 수 있다. 이어서, 제1 도전성 비아(171)와 제2 도전성 비아(173)를 전기적으로 연결하는 상부 배선층(175)을 기판(110)의 상부면(110a) 상에 형성한다. 상기 상부 배선층(175)은 기판(110)의 상부면(110a)상에 금속층을 형성한 후, 포토 리소그래피 공정 등을 통하여 패터닝되어 형성될 수 있다. 다만, 본 발명의 실시예들에서, 상기 상부 배선층(175)은 미리 형성되어 제공될 수 있고, 또한 상기 상부 배선층(175)은 기판(110) 내에 형성되는 배선일 수 있다.
이어서 기판(110)의 상부면(110a)을 덮도록 보호층(140)을 형성한다. 보호층(140)은 제1 캐비티(111c)를 채우도록 형성될 수 있다. 보호층(140)은 유전층일 수 있으며, 예를 들어, 폴리머 또는 폴리마이드로 이루어질 수 있으나, 보호층(140)의 구성이 이에 한정되는 것은 아니다.
또한, 도 1을 참조하면, 외부 접속 부재(160)는 기판(110)의 하부면(110b)으로 노출되는 제2 도전성 비아(173)와 대응되는 부분에 형성될 수 있다. 외부 접속 부재(160)는, 예를 들어, 금, 은, 니켈, 구리 및 주석 합금 중 적어도 어느 하나를 포함할 수 있으며, 두 가지 이상의 물질이 조합되어 볼 형태로 제공될 수 있다. 외부 접속 부재(160)의 구성이 이에 한정되는 것은 아니다.
도 9는 본 발명의 일부 실시예에 따른 지문센서 패키지를 포함하는 지문인식 시스템을 개략적으로 보여주는 블럭 구성도이다.
도 9를 참조하면, 지문인식 시스템(300)은 지문인식 장치(310), 제어기(320), 입/출력 장치(330), 메모리(340) 및 인터페이스(350)를 포함할 수 있다. 지문인식 장치(310), 제어기(320), 입/출력 장치(330), 메모리(340) 및 인터페이스(350)는 버스(360)를 통하여 서로 통신할 수 있다.
지문인식 시스템(300)은 사용자마다 고유의 특성 차이를 가지는 지문 정보를 획득하며, 상기 획득한 지문 정보를 라이브러리에 미리 등록된 사용자의 정보와 비교하여 본인 여부를 판단하는 시스템일 수 있다.
지문인식 장치(310)는 사용자의 지문 정보를 획득할 수 있다. 예를 들어, 지문인식 장치(310)는 광학식 지문센서, 정전 용량성 지문 센서, 전기 전도성 지문 센서, 초음파 지문센서, 열감지 지문센서 중 적어도 어느 하나를 포함할 수 있다. 또는, 지문인식 장치(310)는 손가락으로 센싱면을 미끄러지듯이 움직이는 동안 지문 정보를 획득하는 스와이프 센서, 또는 손가락의 전면을 터치하여 지문 정보를 획득하는 에어리어 센서를 포함할 수 있다. 상기 지문인식 장치(310)는 본 발명의 실시예들에 따른 지문센서 패키지를 포함할 수 있다.
제어기(320)는 지문인식 시스템(300)을 제어하는 역할을 할 수 있다. 제어기(320)는 지문인식 장치(310)가 획득한 지문 정보를 수신하여 이를 메모리(340)에 저장되도록 할 수 있고, 미리 등록된 사용자의 지문 정보와 상기 획득한 지문 정보를 비교하여 일치 여부를 판단할 수 있다. 제어기(320)는 예를 들어, 적어도 하나의 마이크로프로세서(microprocessor), 디지털 신호 프로세서(digital signal processor), 마이크로콘트롤러(microcontroller) 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다.
입/출력 장치(330)는 지문인식 시스템(300)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 입/출력 장치(330)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다.
메모리(340)는 제어기(320)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(320)에서 처리된 데이터를 저장할 수 있다. 메모리(340)는 디램과 같은 휘발성 기억 소자 및/또는 플래시 메모리(340)와 같은 비휘발성 기억 소자를 포함할 수 있다.
지문인식 시스템(300)은 상기 지문인식 시스템(300)과 외부의 다른 장치 사이의 데이터 전송통로가 되는 인터페이스(350)를 더 포함할 수 있다. 인터페이스(350)는 유무선 형태일 수 있다. 예컨대, 인터페이스(350)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다.
이러한 지문인식 시스템(300)은 모바일 폰(mobile phone), 휴대용 컴퓨터(portable computer), 스마트 카드(smart card) 또는 가전 제품(household appliances)에 이용될 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 지문센서 패키지 110: 기판
111: 제1 단 113: 제2 단
110c: 캐비티 111c: 제1 캐비티
113c: 제2 캐비티 120: 반도체 칩
130: 접착층 140: 보호층
150: 몰딩 부재 300: 전자시스템

Claims (6)

  1. 그 내부를 관통하는 제1 캐비티가 형성된 제1 단과, 상기 제1 단과 연결되며 그 내부를 관통하는 제2 캐비티가 형성된 제2 단을 구비하는 기판;
    서로 반대되는 제1 면 및 제2 면을 가지고, 상기 제2 캐비티에 수용되는 반도체 칩; 및
    상기 기판의 제1 단의 일면 상에 형성된 보호층을 포함하고,
    상기 제1 캐비티는 상기 제2 캐비티보다 작은 폭을 가지며, 상기 반도체 칩은 상기 제2 단에 접하는 것을 특징으로 하는 지문센서 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 칩의 제1 면과 상기 제1 단 사이에 개재된 접착층을 더 포함하는 것을 특징으로 하는 지문센서 패키지.
  3. 제 1 항에 있어서,
    상기 보호층은 상기 제1 캐비티를 채우는 것을 특징으로 하는 지문센서 패키지.
  4. 제 1 항에 있어서,
    상기 기판은,
    상기 반도체 칩의 칩 패드와 연결되며, 상기 칩 패드로부터 상기 기판의 상부면으로 연장하는 제1 도전성 비아;
    상기 반도체 칩의 주위로 이격되고, 상기 기판의 상부면 및 하부면을 관통하는 제2 도전성 비아; 및
    상기 제1 도전성 비아와 상기 제2 도전성 비아를 전기적으로 연결하는 상부 배선층을 포함하는 지문센서 패키지.
  5. 제 1 항에 있어서,
    상기 반도체 칩의 제2 면을 덮는 몰딩 부재를 더 포함하는 지문센서 패키지.
  6. 그 내부를 관통하는 캐비티가 형성된 기판;
    상기 캐비티 내에 배치되는 반도체 칩;
    상기 기판과 상기 반도체 칩 사이에 개재되어, 상기 반도체 칩을 상기 기판에 고정시키는 접착층; 및
    상기 기판의 상부면을 덮으며, 상기 캐비티의 일부를 채우는 보호층을 포함하는 지문센서 패키지.
KR1020160004396A 2016-01-13 2016-01-13 지문센서 패키지 및 그 제조 방법 KR20170084941A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160004396A KR20170084941A (ko) 2016-01-13 2016-01-13 지문센서 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004396A KR20170084941A (ko) 2016-01-13 2016-01-13 지문센서 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20170084941A true KR20170084941A (ko) 2017-07-21

Family

ID=59462884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004396A KR20170084941A (ko) 2016-01-13 2016-01-13 지문센서 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20170084941A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015097A (ko) 2017-08-04 2019-02-13 주식회사 네패스 칩 패키지 및 그 제조방법
KR20190140795A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 센서를 포함하는 전자 장치 및 그의 제조 방법
US11538268B2 (en) 2020-10-28 2022-12-27 Samsung Electronics Co., Ltd. Fingerprint sensor package and smartcard including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015097A (ko) 2017-08-04 2019-02-13 주식회사 네패스 칩 패키지 및 그 제조방법
KR20190140795A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 센서를 포함하는 전자 장치 및 그의 제조 방법
US11538268B2 (en) 2020-10-28 2022-12-27 Samsung Electronics Co., Ltd. Fingerprint sensor package and smartcard including the same

Similar Documents

Publication Publication Date Title
US11829565B2 (en) Fingerprint sensor and button combinations and methods of making same
CN108229340B (zh) 指纹感测模块及其制造方法、智能卡及其制造方法
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
US8050467B2 (en) Package, packaging method and substrate thereof for sliding type thin fingerprint sensor
US9978673B2 (en) Package structure and method for fabricating the same
US7936032B2 (en) Film type package for fingerprint sensor
US10282587B2 (en) Sensing module substrate and sensing module including the same
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
US9875387B2 (en) Fingerprint sensor and packaging method thereof
KR20170084941A (ko) 지문센서 패키지 및 그 제조 방법
KR101947734B1 (ko) 지문인식센서 패키지
KR20160091493A (ko) 지문센서 모듈 및 이의 제조방법
KR20170126336A (ko) 지문인식센서 패키지 및 그 제조 방법
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
KR102001416B1 (ko) 반도체 패키지 및 그 제조 방법
TWI615928B (zh) 封裝結構及其製法
KR102163694B1 (ko) 지문인식센서 패키지
US20240061537A1 (en) Fingerprint sensor and button combinations and methods of making same
CN215416697U (zh) 一种生物信息感应芯片的封装结构及电子产品
KR20170126332A (ko) 연성회로기판을 포함하는 지문인식센서 패키지
KR20170084940A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application