KR20170080780A

KR20170080780A - Organic Light Emitting Display Including Programmable Aapplication Specific Integrated Circuit And Driving Method Of The Same

Info

Publication number: KR20170080780A
Application number: KR1020150189680A
Authority: KR
Inventors: 유상호; 김범식
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-30
Filing date: 2015-12-30
Publication date: 2017-07-11
Also published as: KR102508327B1

Abstract

본 발명에 따른 유기발광 표시장치는 제1 해상도를 갖는 표시패널과, 상기 제1 해상도보다 낮은 제2 해상도용 ASIC(Aapplication Specific Integrated Circuit)들을 구비하여, 상기 표시패널을 분할 구동하는 ASIC 플랫폼(Platform)을 포함하고, 분할 구동을 담당하는 상기 제2 해상도용 ASIC들 중에서 어느 한 ASIC이 총괄 제어를 위한 마스터(Master)로 프로그래밍 되고, 상기 제2 해상도용 ASIC들 중에서 상기 마스터를 제외한 나머지 ASIC이 상기 마스터의 제어를 받는 슬레이브(Slave)로 프로그래밍된다.An organic light emitting display according to the present invention includes a display panel having a first resolution and an application specific integrated circuit (ASIC) for a second resolution lower than the first resolution, Wherein one ASIC among the ASICs for the second resolution responsible for divisional driving is programmed as a master for general control and the remaining ASICs for the second resolution, And is programmed as a slave under the control of the master.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display including a programmable custom semiconductor circuit and a method of driving the same.

본 발명은 프로그래머블 주문형 반도체 회로를 포함한 유기발광 표시장치와 그 구동방법에 관한 것이다.The present invention relates to an organic light emitting display including a programmable custom semiconductor circuit and a driving method thereof.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The active matrix type organic light emitting display device includes an organic light emitting diode (OLED) which emits light by itself, has a high response speed, and has a high luminous efficiency, luminance, and viewing angle.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. The organic light emitting diode (OLED) includes an anode electrode, a cathode electrode, and organic compound layers (HIL, HTL, EML, ETL, EIL) formed therebetween. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons, Thereby generating visible light.

유기발광 표시장치는 OLED를 각각 포함한 화소들을 매트릭스 형태로 배열하고 입력 영상 데이터의 계조에 따라 화소들의 휘도를 조절한다. 화소들 각각은 자신의 게이트전극과 소스전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동전류를 제어하는 구동 소자 즉, 구동 TFT(Thin Film Transistor)를 포함한다. OLED와 구동 TFT는 온도나 열화에 의해 그 전기적 특성이 변한다. OLED 및/또는 구동 TFT의 전기적 특성이 화소들마다 달라지면 동일 영상 데이터에 대해 화소들 간 휘도가 달라지므로 원하는 화상 구현이 어렵다.The organic light emitting display device arranges the pixels each including the OLED in a matrix form and adjusts the luminance of the pixels according to the gradation of the input image data. Each of the pixels includes a driving TFT (Thin Film Transistor) that controls a driving current flowing in the OLED according to the voltage applied between the gate electrode and the source electrode of the pixel. The electric characteristics of the OLED and the driving TFT are changed by temperature or deterioration. If the electrical characteristics of the OLED and / or the driving TFT are different for each pixel, the luminance between the pixels for the same image data is different, so that a desired image is difficult to implement.

OLED와 구동 TFT에 대한 전기적 특성 변화에 따른 휘도 편차를 보상하기 위해 외부 보상 기술이 알려져 있다. 외부 보상 기술은 OLED나 구동 TFT의 전기적 특성을 센싱하고, 그 센싱값을 기초로 휘도 편차가 보상되도록 디지털 비디오 데이터를 변조하는 것이다. 이러한 영상 데이터에 대한 변조 동작은 시스템 온 칩(System On Chip) 기반의 주문형 반도체 회로(Aapplication Specific Integrated Circuit, 이하, ASIC이라 함)에서 수행될 수 있다. ASIC은 표시패널로부터 지속적으로 입력되는 센싱값에 기초하여 보상용 파라미터를 추출하고, 이 보상용 파라미터를 이용한 연산 과정을 통해 영상 데이터를 변조한다. An external compensation technique is known to compensate for luminance variations due to changes in electrical characteristics of OLEDs and driving TFTs. The external compensation technology senses the electrical characteristics of the OLED or the driving TFT and modulates the digital video data so that the luminance deviation is compensated based on the sensed value. The modulation operation for the image data may be performed in an Aapplication Specific Integrated Circuit (ASIC) based on a System On Chip. The ASIC extracts the compensation parameter based on the sensing value continuously input from the display panel, and modulates the image data through the calculation process using the compensation parameter.

한편, 최근 유기발광 표시장치의 기술 이슈는 고 해상도, 및 대면적을 구현하는 데 있다. 특히 고 해상도 구현을 위한 기술 연구는 현재 상용화되어 있는 4K(3840* 2160) 해상도에서 8K(7680x4320) 해상도로 전환되고 있다. 이에 도 1과 같이, 다수의 4K 해상도용 ASIC들을 통해 8K 해상도용 구동 시스템을 구현하는 방안이 제안되고 있다.On the other hand, the technical problem of the organic light emitting display device in recent years is to realize a high resolution and a large area. In particular, the technology research for realizing high resolution is being converted from the currently commercialized 4K (3840 * 2160) resolution to 8K (7680x4320) resolution. As shown in FIG. 1, a scheme for implementing a drive system for 8K resolution through a plurality of 4K resolution ASICs has been proposed.

도 1을 참조하면, 종래 기술은 8K 해상도용 구동 시스템을 구현하기 위해 4개의 4K 해상도용 ASIC들(SLV1~SLV4)로 8K 해상도의 표시패널을 분할 구동한다. ASIC들(SLV1,SLV2,SLV3,SLV4)은 각각 표시패널의 제1 내지 제4 분할면(PA,PB,PC,PD)의 구동을 담당한다. 표시패널의 상부 표시면(PA,PB)과 하부 표시면(PC,PC)은 동시에 스캔된다. Referring to FIG. 1, in order to implement a driving system for an 8K resolution, the related art divides and drives an 8K resolution display panel by four 4K resolution ASICs (SLV1 to SLV4). The ASICs SLV1, SLV2, SLV3 and SLV4 respectively drive the first to fourth divided surfaces PA, PB, PC and PD of the display panel. The upper display surfaces PA and PB of the display panel and the lower display surfaces PC and PC are simultaneously scanned.

그런데, 종래 기술에서는 외부 보상을 구현하기 위한 센싱 및 보상값 계산, 프레임 단위의 영상 처리를 위해 총괄 제어를 수행하는 마스터 칩(Master Chip)이 반드시 필요하다. 마스터 칩은 추가 ASIC(MAS)으로 구현되며, 표시패널의 분할 표시면에 대한 구동을 직접 담당하지는 않는다. 마스터 칩은 풀 프레임 센싱 데이터를 통해 보상 연산을 수행하고, 프레임 단위로 영상 처리 알고리즘을 수행하여 화질을 향상시킨다. 이와 같이, 종래 기술은 4K 해상도용 ASIC으로 8K 해상도를 구현할 때 마스터 칩인 별도의 ASIC(MAS)이 더 필요하므로 제조 비용, 소비전력 및 발열이 증가하는 문제가 있다.However, in the prior art, a master chip (master chip) for performing sensing and compensation value calculation for realizing external compensation and performing overall control for frame-based image processing is indispensable. The master chip is implemented as an additional ASIC (MAS) and does not directly drive the divided display surface of the display panel. The master chip performs compensation operation using full frame sensing data and performs an image processing algorithm on a frame-by-frame basis to improve image quality. As described above, the conventional technology requires an additional ASIC (MAS) as a master chip when implementing an 8K resolution with an ASIC for 4K resolution, thus increasing the manufacturing cost, power consumption, and heat generation.

따라서, 본 발명의 목적은 고 해상도의 표시패널을 저 해상도용 ASIC들로 분할 구동하되, 분할 구동을 담당하는 ASIC들 중 어느 하나를 마스터 칩으로 설계하여 분할 구동에 필요한 ASIC 개수를 줄일 수 있도록 한 유기발광 표시장치와 그 구동방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a high-resolution display panel which is divided into low-resolution ASICs, and which is designed as a master chip for reducing the number of ASICs And an organic light emitting display device and a driving method thereof.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기발광 표시장치는 제1 해상도를 갖는 표시패널과, 상기 제1 해상도보다 낮은 제2 해상도용 ASIC(Aapplication Specific Integrated Circuit)들을 구비하여, 상기 표시패널을 분할 구동하는 ASIC 플랫폼(Platform)을 포함하고, 분할 구동을 담당하는 상기 제2 해상도용 ASIC들 중에서 어느 한 ASIC이 총괄 제어를 위한 마스터(Master)로 프로그래밍 되고, 상기 제2 해상도용 ASIC들 중에서 상기 마스터를 제외한 나머지 ASIC이 상기 마스터의 제어를 받는 슬레이브(Slave)로 프로그래밍된다.According to an aspect of the present invention, there is provided an organic light emitting diode display comprising: a display panel having a first resolution; and application specific integrated circuits (ASICs) for a second resolution lower than the first resolution, Wherein one of the ASICs for the second resolution, which is responsible for the divisional driving, is programmed as a master for general control, and the ASIC platform (ASIC) The remaining ASICs except the master are programmed to a slave under the control of the master.

상기 마스터와 상기 슬레이브는 CPU(Central Processing Unit) 버스를 통해 상호 통신한다.The master and the slave communicate with each other via a CPU (Central Processing Unit) bus.

상기 CPU 버스는 브이 바이 원(V-by-One) 인터페이스 방식으로 구현된다.The CPU bus is implemented as a V-by-one interface.

상기 마스터는 상기 표시패널의 제1 표시면에 포함된 픽셀들의 전기적 특성에 따른 제1 센싱값을 획득하고, 상기 슬레이브는 상기 표시패널의 제2 표시면에 포함된 픽셀들의 전기적 특성에 따른 제2 센싱값을 획득한다.Wherein the master obtains a first sensing value according to electrical characteristics of pixels included in a first display surface of the display panel, and the slave determines a second sensing value corresponding to electrical characteristics of pixels included in a second display surface of the display panel, Obtain the sensing value.

상기 마스터는 상기 제1 센싱값에 기초한 제1 보상값을 산출하여 제1 메모리에 저장하고, 상기 슬레이브로부터 전송받은 상기 제2 센싱값에 기초한 제2 보상값을 산출하여 상기 슬레이브로 전송하고, 상기 슬레이브는 상기 마스터로부터 전송 받은 제2 보상값을 제2 메모리에 저장하고, 상기 제1 보상값과 상기 제2 보상값에는 상기 제1 표시면과 상기 제2 표시면 사이의 경계부에 대한 스무드(Smooth) 처리 결과가 반영된다.Wherein the master calculates a first compensation value based on the first sensing value and stores the first compensation value in a first memory, calculates a second compensation value based on the second sensing value received from the slave, and transmits the second compensation value to the slave, The slave stores the second compensation value received from the master in a second memory, and the first compensation value and the second compensation value are set to Smooth for the boundary between the first display surface and the second display surface, ) Processing result is reflected.

상기 마스터는 상기 제1 센싱값에 기초한 제1 보상값을 산출하여 제1 메모리에 저장하고, 상기 슬레이브는 상기 제2 센싱값에 기초한 제2 보상값을 산출하여 제2 메모리에 저장하며, 상기 제2 센싱값 중 일부가 상기 슬레이브에서 상기 마스터로 전송되고, 상기 제1 표시면과 상기 제2 표시면 사이의 경계부에 대한 스무드(Smooth) 처리는 상기 제2 센싱값 중 일부와 상기 제1 센싱값에 기초하여 상기 마스터에서 수행된 후 상기 제1 보상값과 상기 제2 보상값에 추가로 반영된다.Wherein the master calculates and stores a first compensation value based on the first sensing value in a first memory and the slave calculates a second compensation value based on the second sensing value and stores the second compensation value in a second memory, 2 is transmitted from the slave to the master, and a smooth process for a boundary between the first display surface and the second display surface is performed by a part of the second sensing value and the first sensing value And is further reflected in the first compensation value and the second compensation value after being performed in the master.

상기 제2 해상도용 ASIC들은, 상기 표시패널의 제1 상부 표시면에 연결된 제1 드라이버 유닛을 제어하며 마스터로 동작하는 제1 ASIC과, 상기 표시패널의 제2 상부 표시면에 연결된 제2 드라이버 유닛을 제어하며 제1 슬레이브로 동작하는 제2 ASIC과, 상기 표시패널의 제1 하부 표시면에 연결된 제3 드라이버 유닛을 제어하며 제2 슬레이브로 동작하는 제3 ASIC과, 상기 표시패널의 제2 하부 표시면에 연결된 제4 드라이버 유닛을 제어하며 제3 슬레이브로 동작하는 제4 ASIC를 포함하고, 상기 제1 드라이버 유닛과 상기 제2 드라이버 유닛은 동시에 구동되고, 상기 제3 드라이버 유닛과 상기 제4 드라이버 유닛은 동시에 구동된다.Wherein the ASICs for the second resolution include a first ASIC that controls a first driver unit connected to a first upper display surface of the display panel and operates as a master and a second driver IC connected to the second upper display surface of the display panel A third ASIC controlling the third driver unit connected to the first lower display surface of the display panel and operating as a second slave, a second ASIC controlling the third driver unit connected to the second lower display surface of the display panel, And a fourth ASIC controlling the fourth driver unit connected to the display surface and operating as a third slave, wherein the first driver unit and the second driver unit are simultaneously driven, and the third driver unit and the fourth driver The units are driven simultaneously.

상기 제2 해상도용 ASIC들은, 상기 표시패널의 상부 표시면에 연결된 제1 드라이버 유닛과 제2 드라이버의 유닛을 제어하며 마스터로 동작하는 제1 ASIC과, 상기 표시패널의 하부 표시면에 연결된 제3 드라이버 유닛과 제4 드라이버의 유닛을 제어하며 슬레이브로 동작하는 제2 ASIC를 포함하고, 상기 제1 드라이버 유닛과 상기 제2 드라이버 유닛은 순차 구동되고, 상기 제3 드라이버 유닛과 상기 제4 드라이버 유닛은 순차 구동된다.\The ASICs for the second resolution include a first ASIC that controls a unit of a first driver unit and a second driver connected to an upper display surface of the display panel and operates as a master, Wherein the first driver unit and the second driver unit are sequentially driven, and the third driver unit and the fourth driver unit are connected in series to each other, It is driven sequentially. \

또한, 본 발명은 제1 해상도를 갖는 표시패널을 갖는 유기발광 표시장치의 구동방법으로서, 상기 제1 해상도보다 낮으며 분할 구동을 담당하는 제2 해상도용 ASIC(Aapplication Specific Integrated Circuit)들 중에서 어느 한 ASIC을 총괄 제어를 위한 마스터(Master)로 동작시키고, 상기 제2 해상도용 ASIC들 중에서 상기 마스터를 제외한 나머지 ASIC을 상기 마스터의 제어를 받는 슬레이브(Slave)로 동작시키는 단계와, 상기 마스터와 상기 슬레이브의 동작을 통해 상기 표시패널을 분할 구동하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving an organic light emitting diode display having a display panel having a first resolution, the method comprising the steps of: determining whether one of AAPplication Specific Integrated Circuits (ASICs) Operating the ASIC as a master for general control and operating the remaining ASICs of the second resolution ASICs as a slave under the control of the master; And dividing and driving the display panel.

본 발명은 분할 구동을 담당하는 ASIC들 중 어느 하나를 마스터 칩으로 설계하여 분할 구동에 필요한 ASIC 개수를 줄이고, 그에 따라 제조 비용, 소비 전력, 및 발열 등을 줄일 수 있다.In the present invention, any one of the ASICs responsible for the divided driving can be designed as a master chip, thereby reducing the number of ASICs required for the divided driving, thereby reducing manufacturing cost, power consumption, heat generation, and the like.

도 1은 종래 ASIC 플랫폼(Platform)을 보여주는 도면.
도 2 및 도 3은 본 발명의 ASIC 플랫폼을 보여주는 도면들.
도 4는 본 발명의 ASIC 플랫폼에 따른 센싱 및 보상 순서를 보여주는 흐름도.
도 5 및 도 6은 본 발명의 일 실시예에 따라 4개의 4K 해상도용 ASIC들로 8K 해상도의 표시패널을 분할 구동하는 콘셉을 보여주는 도면.
도 7은 도 5 및 도 6에 따라 120Hz 4면 분할 구동시 드라이버 유닛들의 구동 순서를 보여주는 도면.
도 8은 본 발명의 일 실시예에 따라 2개의 4K 해상도용 ASIC들로 8K 해상도의 표시패널을 분할 구동하는 콘셉을 보여주는 도면.
도 9는 도 8에 따라 120Hz 2면 분할 구동시 드라이버 유닛들의 구동 순서를 보여주는 도면. 1 is a diagram illustrating a conventional ASIC platform;
Figures 2 and 3 are views showing an ASIC platform of the present invention.
4 is a flow chart illustrating the sensing and compensation sequence according to the ASIC platform of the present invention;
FIGS. 5 and 6 are diagrams illustrating a concept of dividing and driving a display panel of 8K resolution with four 4K resolution ASICs according to an embodiment of the present invention. FIG.
FIG. 7 is a diagram showing a driving sequence of driver units in a 120 Hz four-side divided driving according to FIGS. 5 and 6. FIG.
8 is a view showing a concept of divisionally driving a display panel of 8K resolution with two 4K resolution ASICs according to an embodiment of the present invention.
FIG. 9 is a diagram illustrating a driving sequence of driver units in 120 Hz two-side divided driving according to FIG. 8; FIG.

이하, 도 2 내지 도 9를 참조하여, 본 발명의 바람직한 실시예를 구체적으로 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to Figs. 2 to 9. Fig.

도 2 및 도 3은 본 발명의 유기발광 표시장치에 구비된 ASIC 플랫폼을 보여준다.2 and 3 show an ASIC platform provided in the organic light emitting diode display of the present invention.

도 2를 참조하면, 본 발명의 ASIC 플랫폼은 표시패널의 제1 해상도보다 낮은 제2 해상도용 ASIC(Aapplication Specific Integrated Circuit)들(ASIC1,ASIC2)을 구비하여, 표시패널을 분할 구동한다. 특히, 본 발명의 ASIC 플랫폼에서는, 분할 구동을 담당하는 제2 해상도용 ASIC들(ASIC1,ASIC2) 중에서 어느 한 ASIC(ASIC1)을 총괄 제어를 위한 마스터(Master)로 프로그래밍 하고, 제2 해상도용 ASIC들(ASIC1,ASIC2) 중에서 마스터를 제외한 나머지 ASIC(ASIC2)을 마스터(ASIC1)의 제어를 받는 슬레이브(Slave)로 프로그래밍한다. 본 발명의 ASIC 플랫폼은 표시패널에 대한 분할 구동을 담당하지 않으면서 마스터 기능만을 수행하는 추가 ASIC이 필요 없다. 본 발명의 ASIC 플랫폼은 분할 구동을 담당하는 ASIC들(ASIC1,ASIC2) 중 어느 하나(ASIC1)를 마스터 칩으로 설계하여 분할 구동에 필요한 ASIC 개수를 줄이고, 그에 따라 제조 비용, 소비 전력, 및 발열 등을 줄일 수 있다.Referring to FIG. 2, the ASIC platform of the present invention includes ASIC1 and ASIC2 for a second resolution lower than the first resolution of the display panel, thereby driving the display panel in a divided manner. In particular, in the ASIC platform of the present invention, any ASIC (ASIC1) among the second resolution ASICs (ASIC1) for the divisional drive is programmed as a master for overall control, and the ASIC (ASIC2) other than the master among the ASIC1 and ASIC2 to the slave (slave) under the control of the ASIC1. The ASIC platform of the present invention does not need an additional ASIC that performs only the master function without taking part in the divided drive for the display panel. The ASIC platform of the present invention can design one of the ASICs (ASIC1) and ASIC2 (ASIC1) responsible for the divided driving as a master chip to reduce the number of ASICs required for the divided driving, .

본 발명의 표시패널에는 다수의 데이터라인들 및 센싱라인들과, 다수의 게이트라인들이 교차되고, 이 교차영역마다 외부 보상용 화소들이 매트릭스 형태로 배치되어 화소 어레이를 구성한다. 각 화소는 데이터라인들 중 어느 하나에, 센싱라인들 중 어느 하나에, 그리고 게이트라인들 중 어느 하나에 접속될 수 있다. 개구율이 넓게 확보되도록, 적어도 2개 이상의 화소들이 하나의 센싱라인을 공유할 수 있다. 일 화소 유닛은 적색 화소, 녹색 화소, 청색 화소, 백색 화소를 포함한 4개의 화소들로 구성될 수 있으나, 그에 한정되지 않는다. 화소 각각은 도시하지 않은 전원생성부로부터 고전위 구동전압과 저전위 구동전압을 공급받는다.In the display panel of the present invention, a plurality of data lines, sensing lines, and a plurality of gate lines cross each other, and pixels for external compensation are arranged in a matrix form for each of the intersection regions to constitute a pixel array. Each pixel may be connected to any one of the data lines, to one of the sensing lines, and to one of the gate lines. At least two pixels may share one sensing line so that the aperture ratio is wide. The one pixel unit may be composed of four pixels including a red pixel, a green pixel, a blue pixel, and a white pixel, but is not limited thereto. Each of the pixels is supplied with a high potential driving voltage and a low potential driving voltage from a power generation unit (not shown).

본 발명의 화소는 OLED, 구동 TFT(Thin Film Transistor), 스토리지 커패시터, 및 다수의 스위치 TFT들을 포함할 수 있다. TFT들은 P 타입으로 구현되거나 또는, N 타입으로 구현되거나 또는, P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 또한, TFT의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.The pixel of the present invention may include an OLED, a driving TFT (Thin Film Transistor), a storage capacitor, and a plurality of switch TFTs. The TFTs may be implemented as a P type, an N type, or a hybrid type in which a P type and an N type are mixed. Further, the semiconductor layer of the TFT may include amorphous silicon, polysilicon, or an oxide.

외부 보상용 화소 어레이를 포함한 유기발광 표시장치는 본원 출원인에 의해 기출원된 출원번호 제10-2013-0134256호(2013/11/06), 출원번호 제10-2013-0141334호(2013/11/20), 출원번호 제10-2013-0149395호(2013/12/03), 출원번호 제10-2014-0086901호(2014/07/10), 출원번호 제10-2014-0079255호(2014/06/26), 출원번호 제10-2014-0079587호(2014/06/27), 출원번호 제10-2014-0119357호(2014/09/05) 등에 나타나 있다.An organic light emitting display device including an external compensation pixel array is disclosed in Japanese Patent Application No. 10-2013-0134256 (2013/11/06), Application No. 10-2013-0141334 (2013/11 / 20), Application No. 10-2013-0149395 (2013/12/03), Application No. 10-2014-0086901 (2014/07/10), Application No. 10-2014-0079255 (2014/06 / 26), Application No. 10-2014-0079587 (2014/06/27), Application No. 10-2014-0119357 (2014/09/05), etc.

본 발명의 유기발광 표시장치는 화상 표시 동작과 외부 보상 동작을 수행한다. 외부 보상 동작은 화상 표시 동작 중의 수직 블랭크 기간에서 수행되거나, 또는 화상 표시가 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 화상 표시가 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 수직 블랭크 기간은 화상 데이터가 기입되지 않는 기간으로서, 1 프레임분의 화상 데이터가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 화상이 표시될 때까지의 기간을 의미한다. 파워 오프 시퀀스 기간은 화상 표시가 끝난 후부터 구동 전원이 오프 될 때까지의 기간을 의미한다.The organic light emitting display of the present invention performs an image display operation and an external compensation operation. The external compensation operation may be performed in the vertical blank period during the image display operation, or in the power-on sequence period before the image display is started, or in the power-off sequence period after the image display is finished. The vertical blanking period is a period during which no image data is written, and is arranged between vertically active intervals in which image data for one frame is written. The power-on sequence period means a period from when the driving power is turned on until an image is displayed. The power-off sequence period means a period from the end of image display until the drive power is turned off.

이러한 화소 어레이를 갖는 본 발명의 유기발광 표시장치는 외부 보상 기술을 통해 화소들의 전기적 특성을 센싱하고, 그 센싱값을 기초로 입력 영상 데이터를 변조함으로써 화소들의 전기적 특성 편차에 따른 휘도 편차를 보상한다. 센싱값에 따른 보상값 연산 동작은 마스터(ASIC1)에서만 수행될 수 있다. 또는, 센싱값에 따른 보상값 연산 동작은 마스터(ASIC1) 및 슬레이브(ASIC2) 모두에서 수행될 수도 있다. 한편, 센싱값 획득 동작과 입력 영상 데이터에 대한 변조 동작은 마스터(ASIC1) 및 슬레이브(ASIC2) 각각에서 개별적으로 수행될 수 있다. The organic light emitting diode display of the present invention having such a pixel array senses the electrical characteristics of pixels through an external compensation technique and modulates the input image data based on the sensed value to compensate for the luminance deviation due to the electrical characteristic deviation of the pixels . The compensation value calculation operation according to the sensing value can be performed only in the master (ASIC1). Alternatively, the compensation value calculation operation according to the sensing value may be performed in both the master (ASIC1) and the slave (ASIC2). On the other hand, the sensing value acquisition operation and the modulation operation on the input image data can be performed separately in each of the master ASIC1 and the slave ASIC2.

도 3을 참조하면, 본 발명의 ASIC 플랫폼은 표시패널의 제1 해상도보다 낮은 제2 해상도용 ASIC들(ASIC1,ASIC2,ASIC3,ASIC4)을 포함하여, 표시패널을 분할 구동할 수 있다. ASIC들(ASIC1,ASIC2,ASIC3,ASIC4) 중에서, ASIC1이 마스터로 프로그래밍되고, ASIC2, ASIC3, 및 ASIC4가 각각 제1 내지 제3 슬레이브(Slave #1~Slave#3)로 프로그래밍될 수 있다. Referring to FIG. 3, the ASIC platform of the present invention includes ASICs (ASIC1, ASIC2, ASIC3, ASIC4) for a second resolution lower than the first resolution of the display panel, thereby enabling the display panel to be dividedly driven. Of the ASICs (ASIC1, ASIC2, ASIC3, and ASIC4), ASIC1 may be programmed as a master and ASIC2, ASIC3, and ASIC4 may be programmed as first to third slaves (Slave # 1 to Slave # 3), respectively.

마스터(ASIC1)는 마이크로 콘트롤러 유닛(Micro Controller Unit, 이하, MCU)와, 타이밍 콘트롤러(TCON)과, 프로그래머블 보조 프로세서(Programmable Co-Processor)를 포함할 수 있다.The ASIC 1 may include a microcontroller unit (MCU), a timing controller (TCON), and a programmable co-processor.

MCU는 마스터(ASIC1) 내에서 이뤄지는 전반적인 연산 동작을 제어한다. 외부 보상 동작이 수행될 때, MCU는 드라이버 유닛으로부터 입력되는 화소들에 대한 센싱값을 미리 설정된 보상 알고리즘에 적용하여 보상용 파라미터(보상값)을 산출한다. 보상 알고리즘은 프로그래밍 방식으로 변경 가능하다. 화소들에 대한 센싱값에는 OLED의 동작점 전압, 구동 TFT의 문턱전압, 및 구동 TFT의 전자 이동도 중 적어도 어느 하나가 포함된다. MCU는 보상값을 메모리에 저장한다. 한편, 메모리에는 외부 보상 기술을 제외한 공지의 다양한 영상 처리 기술에 대응하여, 그 영상 처리를 위한 영상 처리용 파라미터가 더 저장될 수도 있다. 영상 처리용 파라미터는 다양한 방식의 영상 처리 기술에 대응하여 적절한 값으로 미리 선택되어 메모리에 저장될 수 있다. The MCU controls the overall operation in the master (ASIC1). When the external compensation operation is performed, the MCU calculates a compensation parameter (compensation value) by applying a sensing value for pixels input from the driver unit to a predetermined compensation algorithm. The compensation algorithm is programmable. The sensing value for the pixels includes at least one of the operating point voltage of the OLED, the threshold voltage of the driving TFT, and the electron mobility of the driving TFT. The MCU stores the compensation value in memory. On the other hand, the memory may further store image processing parameters for image processing corresponding to various known image processing techniques except for the external compensation technique. The parameters for image processing may be pre-selected with appropriate values corresponding to various image processing techniques and stored in the memory.

프로그래머블 보조 프로세서는 입력 영상 데이터를 변조하기 위해 미리 정해지는 연산 경로를 가지며 그 연산 경로가 MCU를 통해 변경 가능한 연산 로직회로를 포함한다. 연산 로직회로에 이뤄지는 연산 경로에 의해 연산 결과가 결정된다. 연산 수식이 바뀌면 연산 경로가 달라지는 데, 연산 경로는 MCU를 통해 프로그래밍 가능한 룩업 테이블로 구현될 수 있다. 입력 영상 데이터를 변조하기 위한 연산 수식(또는, 연산 알고리즘)은 패널 모델 변경 등과 같은 기술 이슈에 따라 변경될 수 있다. 본 발명은 연산 로직회로 내의 연산 경로를 원하는 연산 수식에 맞게 프로그래밍 할 수 있기 때문에 물리적으로 칩을 재설계할 필요 없이 연산 수식을 적절히 변경할 수 있다. 프로그래머블 보조 프로세서는 연산 로직회로를 통해 보상용 파라미터를 입력 영상 데이터에 적용하여 변조 데이터를 생성할 수 있다. 한편, 프로그래머블 보조 프로세서는 연산 로직회로를 통해 영상 처리용 파라미터를 입력 영상 데이터에 적용하여 변조 데이터를 생성할 수도 있다.The programmable coprocessor includes an arithmetic logic circuit having a predetermined arithmetic operation path for modulating the input image data and whose arithmetic operation path is changeable via the MCU. The computation result is determined by the computation path in the computation logic circuit. When the math expression is changed, the math path is different. The math path can be implemented as a programmable lookup table through the MCU. The arithmetic expression (or arithmetic algorithm) for modulating input image data can be changed according to technical issues such as panel model changes and the like. The present invention can program the computation path in the computational logic circuit to the desired computational formula so that the computational formula can be modified as appropriate without physically redesigning the chip. The programmable coprocessor can apply the compensation parameter to the input image data through the arithmetic logic circuit to generate the modulation data. Meanwhile, the programmable coprocessor may apply the image processing parameter to the input image data through the arithmetic logic circuit to generate the modulated data.

타이밍 콘트롤러(TCON)는 프로그래머블 보조 프로세서에서 생성된 변조 데이터와, 표시패널을 구동하는 구동회로들의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 외부 인터페이스 회로를 통해 출력한다.The timing controller TCON outputs the modulation data generated by the programmable coprocessor and the timing control signals for controlling the operation timing of the driving circuits for driving the display panel through the external interface circuit.

한편, 제1 내지 제3 슬레이브(ASIC2,ASIC3,ASIC4) 각각도 전술한 MCU와, 프로그래머블 보조 프로세서를 포함할 수 있다.Meanwhile, each of the first to third slaves (ASIC2, ASIC3, ASIC4) may include the above-described MCU and a programmable coprocessor.

이러한 마스터(ASIC1)와 슬레이브들(ASIC2,ASIC3,ASIC4)은 밴드폭이 넓고 고속 통신에 적합한 CPU(Central Processing Unit) 버스를 통해 상호 통신함으로써, 센싱값과 보상값을 주고 받을 수 있다. CPU 버스는 고속 직렬 인터페이스 방식으로 구현될 수 있으며, 일 예로 브이 바이 원(V-by-One) 방식의 내부 인터페이스 방식으로 구현될 수 있다.The master ASIC1 and the slaves ASIC2, ASIC3 and ASIC4 can exchange sensing values and compensation values by communicating with each other through a CPU (Central Processing Unit) bus having a wide bandwidth and suitable for high-speed communication. The CPU bus may be implemented by a high-speed serial interface scheme, for example, by an internal interface scheme of a V-by-one scheme.

도 4는 도 2의 ASIC 플랫폼에 따른 센싱 및 보상 순서를 보여주는 흐름도이다.4 is a flow chart showing the sensing and compensation sequence according to the ASIC platform of FIG.

도 4를 참조하면, 외부 보상을 위한 센싱 프로세스가 시작되면, 마스터(ASIC1)에 연결된 제1 드라이버 유닛은 표시패널의 제1 표시면에 대한 센싱 동작을 수행하고, 슬레이브(ASIC2)에 연결된 제2 드라이버 유닛은 표시패널의 제2 표시면에 대한 센싱 동작을 수행한다(S1,S2). 4, when the sensing process for external compensation is started, the first driver unit connected to the master ASIC1 performs a sensing operation on the first display surface of the display panel, and the second driver unit connected to the second ASIC2 connected to the slave ASIC2 The driver unit performs a sensing operation on the second display surface of the display panel (S1, S2).

그러면, 마스터(ASIC1)는 표시패널의 제1 표시면에 포함된 픽셀들의 전기적 특성에 따른 제1 센싱값을 획득하게 되고, 슬레이브(ASIC2)는 표시패널의 제2 표시면에 포함된 픽셀들의 전기적 특성에 따른 제2 센싱값을 획득하게 된다. 이때, 슬레이브(ASIC2)는 보상값 산출 동작이 마스터(ASIC1)에서 일괄적으로 수행되도록, 획득된 제2 센싱값을 마스터(ASIC1)로 전송할 수 있다(S3).Then, the master ASIC1 acquires a first sensing value according to the electrical characteristics of the pixels included in the first display surface of the display panel, and the slave ASIC2 acquires the electrical values of the pixels included in the second display surface of the display panel Thereby obtaining a second sensing value according to the characteristic. At this time, the slave ASIC2 may transmit the obtained second sensing value to the ASIC1 so that the compensation value calculation operation is collectively performed in the ASIC1 (S3).

그러면, 마스터(ASIC1)는 제1 센싱값에 기초한 제1 보상값을 산출하여 제1 메모리에 저장하고, 슬레이브(ASIC2)로부터 전송받은 제2 센싱값에 기초한 제2 보상값을 산출하여 슬레이브(ASIC2)로 전송할 수 있다. 슬레이브(ASIC2)는 마스터(ASIC1)로부터 전송 받은 제2 보상값을 제2 메모리에 저장할 수 있다(S4~S7). 한편, 제1 표시면과 제2 표시면은 분할 구동되므로, 제1 센싱값과 제2 센싱값 간의 차이에 의해 제1 표시면과 제2 표시면 사이의 경계가 눈에 쉽게 시인될 수 있다. 이러한 사이드 이펙트(side effect)를 방지하기 위해, 마스터(ASIC1)는 제1 보상값과 제2 보상값을 산출한 후, 제1 표시면과 제2 표시면 사이의 경계부에서 제1 보상값과 제2 보상값을 추가로 스무드(Smooth) 처리 할 수 있다.Then, the master ASIC1 calculates and stores a first compensation value based on the first sensing value in the first memory, calculates a second compensation value based on the second sensing value received from the slave ASIC2, ). The slave ASIC2 may store the second compensation value received from the ASIC1 in the second memory (S4 to S7). Meanwhile, since the first display surface and the second display surface are divided and driven, the boundary between the first display surface and the second display surface can be easily visually recognized by the difference between the first sensing value and the second sensing value. In order to prevent such a side effect, the master ASIC1 calculates the first compensation value and the second compensation value, and then, at the boundary between the first display surface and the second display surface, 2 The compensation value can be further smoothed.

한편, 보상값 산출 동작은 마스터(ASIC1)뿐만 아니라 슬레이브(ASIC2)에서도 수행될 수 있다. 다만, 이 경우에도 제1 표시면과 제2 표시면 사이의 경계부에 대한 스무드 처리는 마스터(ASIC1)에서 수행될 수 있다. 구체적으로, 마스터(ASIC1)는 제1 센싱값에 기초한 제1 보상값을 산출하여 제1 메모리에 저장하고, 슬레이브(ASIC2)는 제2 센싱값에 기초한 제2 보상값을 산출하여 제2 메모리에 저장할 수 있다. 이어서, 경계부에 대한 스무드 처리를 위해 제2 센싱값 중 일부만이 슬레이브(ASIC2)에서 마스터(ASIC1)로 전송된다. 그러면, 마스터(ASIC1)는 제1 센싱값과 슬레이브(ASIC2)로부터의 제2 센싱값에 기초하여 경계부에 대한 스무드(Smooth) 처리를 수행하고, 그 결과를 제1 보상값에 추가로 반영한다. 그리고, 경계부에 대한 스무드(Smooth) 처리 결과를 슬레이브(ASIC2)에 전송한다. 슬레이브(ASIC2)는 경계부에 대한 스무드(Smooth) 처리 결과를 제2 보상값에 추가로 반영한다.On the other hand, the compensation value calculation operation can be performed not only in the master ASIC1 but also in the slave ASIC2. However, also in this case, the smooth processing for the boundary between the first display surface and the second display surface can be performed in the master ASIC1. Specifically, the master ASIC1 calculates and stores a first compensation value based on the first sensing value in the first memory, and the slave ASIC2 calculates a second compensation value based on the second sensing value, Can be stored. Subsequently, only a part of the second sensing value is transmitted from the slave (ASIC2) to the master (ASIC1) for the smoothing processing on the boundary portion. Then, the master ASIC1 performs a smoothing process on the boundary based on the first sensing value and the second sensing value from the slave ASIC2, and further reflects the result to the first compensation value. Then, the result of the smooth processing for the boundary is transmitted to the slave ASIC2. The slave ASIC2 further reflects the smooth processing result on the boundary portion to the second compensation value.

도 5 및 도 6은 본 발명의 일 실시예에 따라 4개의 4K 해상도용 ASIC들로 8K 해상도의 표시패널을 분할 구동하는 콘셉을 보여준다. 그리고, 도 7은 도 5 및 도 6에 따라 120Hz 4면 분할 구동시 드라이버 유닛들의 구동 순서를 보여준다.FIGS. 5 and 6 show a concept of partitioning and driving a display panel of 8K resolution with four 4K resolution ASICs according to an embodiment of the present invention. FIG. 7 shows the driving sequence of the driver units in the 120 Hz four-side divided driving according to FIG. 5 and FIG.

도 5 내지 도 7을 참조하면, 8K 해상도의 표시패널을 분할 구동하기 위한 4K 해상도용 ASIC들은 제1 ASIC 내지 제4 ASIC(ASIC1~ASIC4)을 포함한다.Referring to FIGS. 5 to 7, ASICs for 4K resolution for dividing and driving a display panel of 8K resolution include a first ASIC to a fourth ASIC (ASIC1 to ASIC4).

제1 ASIC(ASIC1)은 표시패널의 제1 상부 표시면(PA)에 연결된 제1 드라이버 유닛(DDV1)을 제어하며 마스터로 동작한다. 제1 ASIC(ASIC1)은 CPU 버스를 통해 제2 ASIC 내지 제4 ASIC(ASIC2~ASIC4)과 통신하고, 그 통신 결과에 기초하여 제1 상부 표시면(PA)에 대한 제1 보상값을 얻어 제1 메모리(M1)에 저장한다. 제1 드라이버 유닛(DDV1)은 표시패널의 제1 상부 표시면(PA)에 구비된 제1 데이터라인들과 제1 센싱라인들을 구동하기 위한 다수의 제1 소스 IC(Integrated Circuit)들을 포함한다.The first ASIC (ASIC1) controls the first driver unit (DDV1) connected to the first upper display surface (PA) of the display panel and operates as a master. The first ASIC (ASIC1) communicates with the second to fourth ASICs (ASIC2 to ASIC4) via the CPU bus, and obtains a first compensation value for the first upper display surface PA based on the communication result 1 < / RTI > memory M1. The first driver unit DDV1 includes first data lines provided on the first upper display surface PA of the display panel and a plurality of first source ICs (Integrated Circuits) for driving the first sensing lines.

제2 ASIC(ASIC2)은 표시패널의 제2 상부 표시면(PB)에 연결된 제2 드라이버 유닛(DDV2)을 제어하며 제1 슬레이브(Slave#1)로 동작한다. 제2 ASIC(ASIC2)은 CPU 버스를 통해 제1 ASIC(ASIC1)과 통신하고, 그 통신 결과에 기초하여 제2 상부 표시면(PB)에 대한 제2 보상값을 얻어 제2 메모리(M2)에 저장한다. 제2 드라이버 유닛(DDV2)은 표시패널의 제2 상부 표시면(PB)에 구비된 제2 데이터라인들과 제2 센싱라인들을 구동하기 위한 다수의 제2 소스 IC들을 포함한다.The second ASIC ASIC2 controls the second driver unit DDV2 connected to the second upper display surface PB of the display panel and operates as a first slave Slave # 1. The second ASIC (ASIC2) communicates with the first ASIC (ASIC1) via the CPU bus, and obtains a second compensation value for the second upper display surface PB based on the communication result to the second memory M2 . The second driver unit DDV2 includes second data lines provided on the second upper display surface PB of the display panel and a plurality of second source ICs for driving the second sensing lines.

제3 ASIC(ASIC3)은 표시패널의 제3 상부 표시면(PC)에 연결된 제3 드라이버 유닛(DDV3)을 제어하며 제2 슬레이브(Slave#2)로 동작한다. 제3 ASIC(ASIC3)은 CPU 버스를 통해 제1 ASIC(ASIC1)과 통신하고, 그 통신 결과에 기초하여 제3 상부 표시면(PC)에 대한 제3 보상값을 얻어 제3 메모리(M3)에 저장한다. 제3 드라이버 유닛(DDV3)은 표시패널의 제3 상부 표시면(PC)에 구비된 제3 데이터라인들과 제3 센싱라인들을 구동하기 위한 다수의 제3 소스 IC들을 포함한다.The third ASIC 3 controls the third driver unit DDV3 connected to the third upper display surface PC of the display panel and operates as the second slave Slave # 2. The third ASIC (ASIC3) communicates with the first ASIC (ASIC1) via the CPU bus, and obtains a third compensation value for the third upper display surface (PC) based on the communication result and supplies the third compensation value to the third memory . The third driver unit DDV3 includes third data lines provided on the third upper display surface PC of the display panel and a plurality of third source ICs for driving the third sensing lines.

제4 ASIC(ASIC4)은 표시패널의 제4 상부 표시면(PD)에 연결된 제4 드라이버 유닛(DDV4)을 제어하며 제3 슬레이브(Slave#3)로 동작한다. 제4 ASIC(ASIC4)은 CPU 버스를 통해 제1 ASIC(ASIC1)과 통신하고, 그 통신 결과에 기초하여 제4 상부 표시면(PD)에 대한 제4 보상값을 얻어 제4 메모리(M4)에 저장한다. 제4 드라이버 유닛(DDV4)은 표시패널의 제4 상부 표시면(PD)에 구비된 제4 데이터라인들과 제4 센싱라인들을 구동하기 위한 다수의 제4 소스 IC들을 포함한다.The ASIC 4 controls the fourth driver unit DDV4 connected to the fourth upper display surface PD of the display panel and operates as the third slave S 3. The fourth ASIC (ASIC 4) communicates with the first ASIC (ASIC1) via the CPU bus, and obtains the fourth compensation value for the fourth upper display surface PD based on the communication result to the fourth memory M4 . The fourth driver unit DDV4 includes fourth data lines provided on the fourth upper display surface PD of the display panel and a plurality of fourth source ICs for driving the fourth sensing lines.

제1 내지 제4 소스 IC들 각각은, 각 데이터라인에 연결된 다수의 디지털-아날로그 컨버터들(이하, DAC)과, 각 센싱라인에 연결된 다수의 센싱 유닛들과, 센싱 유닛들을 선택적으로 아날로그-디지털 컨버터(이하, ADC)에 연결하는 먹스부를 포함할 수 있다.Each of the first to fourth source ICs includes a plurality of digital-to-analog converters (hereinafter referred to as a DAC) connected to each data line, a plurality of sensing units connected to each sensing line, Converter (hereinafter referred to as an ADC).

DAC는 화상 표시 동작시 각 ASIC로부터 입력되는 영상 데이터를 화상 표시용 데이터전압으로 변환하여 데이터라인들에 공급할 수 있다. DAC는 외부 보상 동작시 일정 레벨의 외부 보상용 데이터전압을 생성하여 데이터라인들에 공급할 수 있다. 센싱 유닛은 센싱 라인에 초기화전압(혹은, 기준전압)을 공급하거나, 센싱 라인을 통해 입력되는 센싱값을 샘플링하여 ADC에 공급할 수 있다. 센싱 유닛은 전압 센싱형으로 구현될 수도 있고, 전류 센싱형으로 구현될 수도 있다. 전압 센싱형 센싱 유닛은 본원 출원인에 의해 기출원된 출원번호 제10-2013-0134256호(2013/11/06), 출원번호 제10-2013-0141334호(2013/11/20), 출원번호 제10-2013-0149395호(2013/12/03), 출원번호 제10-2014-0119357호(2014/09/05) 등에 나타나 있다. 한편, 전류 센싱형 센싱 유닛은 본원 출원인에 의해 기출원된 출원번호 제10-2014-0086901호(2014/07/10), 출원번호 제10-2014-0079255호(2014/06/26), 출원번호 제10-2014-0079587호(2014/06/27) 등에 나타나 있다.The DAC can convert the image data input from each ASIC into an image display data voltage and supply the data voltages to the data lines during the image display operation. The DAC can generate a data voltage for external compensation at a certain level in the external compensation operation and supply it to the data lines. The sensing unit may supply an initialization voltage (or reference voltage) to the sensing line, or may sample the sensing value input through the sensing line and supply the sensed value to the ADC. The sensing unit may be implemented as a voltage sensing type or a current sensing type. The voltage sensing type sensing unit is disclosed in Korean Patent Application No. 10-2013-0134256 (2013/11/06), Application No. 10-2013-0141334 (Nov. 20, 2013), Application No. 10-2013-0149395 (2013/12/03), Application No. 10-2014-0119357 (2014/09/05), etc. On the other hand, the current sensing type sensing unit is disclosed in Japanese Patent Application No. 10-2014-0086901 (2014/07/10), Application No. 10-2014-0079255 (2014/06/26) filed by the present applicant, No. 10-2014-0079587 (2014/06/27).

표시패널의 게이트라인들을 구동하는 게이트 드라이버는 IC 타입으로 표시패널에 부착되거나 또는, 표시패널의 비 표시영역 상에 직접 형성될 수 있다. 게이트 드라이버는 양방향 스캔 방식에 따라 표시패널의 상부 표시면(PA,PB)에서는 위에서 아래로 스캔을 진행하고, 그와 동시에 표시패널의 하부 표시면(PC,PD)에서는 아래에서 위로 스캔을 진행한다. The gate driver for driving the gate lines of the display panel may be attached to the display panel in the IC type or directly on the non-display area of the display panel. The gate driver scans the upper display surfaces PA and PB of the display panel from top to bottom according to the bidirectional scan method and at the same time scans the bottom display surfaces PC and PD of the display panel from bottom to top .

본 발명에 따르면, 4개의 4K 해상도용 ASIC들(120Hz)을 CPU 버스를 통해 연결하고 프로그래밍을 통해 마스터 및 슬레이브#1~슬레이브#3를 설정함으로써 8K 120Hz용 모듈을 구동할 수 있다. 이를 위해, 제1 드라이버 유닛(DDV1)과 제2 드라이버 유닛(DDV2)은 도 7과 같이 어드레스 핀 셋팅 등을 통해 동시에 구동되고, 또한, 제3 드라이버 유닛(DDV3)과 제4 드라이버 유닛(DDV4)도 어드레스 핀 셋팅 등을 통해 동시에 구동될 수 있다.According to the present invention, it is possible to drive the module for 8K 120Hz by connecting the ASICs (120Hz) for four 4K resolutions through the CPU bus and setting the master and slave # 1 to slave # 3 through programming. The first driver unit DDV1 and the second driver unit DDV2 are simultaneously driven through an address pin setting or the like as shown in FIG. 7 and the third driver unit DDV3 and the fourth driver unit DDV4 are simultaneously driven. Can also be driven simultaneously through address pin settings and the like.

도 8은 본 발명의 일 실시예에 따라 2개의 4K 해상도용 ASIC들로 8K 해상도의 표시패널을 분할 구동하는 콘셉을 보여준다. 그리고, 도 9는 도 8에 따라 120Hz 2면 분할 구동시 드라이버 유닛들의 구동 순서를 보여준다.FIG. 8 shows a concept of dividing and driving a display panel of 8K resolution into two 4K resolution ASICs according to an embodiment of the present invention. 9 shows a driving sequence of the driver units when the 120 Hz two-side divided driving is performed according to FIG.

도 8 및 도 9를 참조하면, 8K 해상도의 표시패널을 분할 구동하기 위한 4K 해상도용 ASIC들은 제1 ASIC(ASIC1)과 제2 ASIC(ASIC2)을 포함한다.Referring to FIGS. 8 and 9, ASICs for 4K resolution for dividing and driving a display panel of 8K resolution include a first ASIC (ASIC1) and a second ASIC (ASIC2).

제1 ASIC(ASIC1)은 표시패널의 상부 표시면(S1)에 연결된 제1 드라이버 유닛(DDV1)과 제2 드라이버 유닛(DDV2)을 제어하며 마스터로 동작한다. 제1 ASIC(ASIC1)은 CPU 버스를 통해 제2 ASIC(ASIC2)과 통신하고, 그 통신 결과에 기초하여 상부 표시면(S1)에 대한 제1 보상값을 얻어 제1 메모리에 저장한다. 제1 드라이버 유닛(DDV1)은 표시패널의 상부 표시면(S1)에 구비된 제1 데이터라인들과 제1 센싱라인들을 구동하기 위한 다수의 제1 소스 IC들을 포함한다. 그리고, 제2 드라이버 유닛(DDV2)은 표시패널의 상부 표시면(S1)에 구비된 제2 데이터라인들과 제2 센싱라인들을 구동하기 위한 다수의 제2 소스 IC들을 포함한다.The first ASIC (ASIC1) controls the first driver unit (DDV1) and the second driver unit (DDV2) connected to the upper display surface S1 of the display panel and operates as a master. The first ASIC (ASIC1) communicates with the second ASIC (ASIC2) via the CPU bus, and obtains a first compensation value for the upper display surface S1 based on the communication result, and stores the first compensation value in the first memory. The first driver unit DDV1 includes first data lines provided on the upper display surface S1 of the display panel and a plurality of first source ICs for driving the first sensing lines. The second driver unit DDV2 includes second data lines provided on the upper display surface S1 of the display panel and a plurality of second source ICs for driving the second sensing lines.

제2 ASIC(ASIC2)은 표시패널의 하부 표시면(S2)에 연결된 제3 드라이버 유닛(DDV3)과 제4 드라이버 유닛(DDV4)을 제어하며 슬레이브로 동작한다. 제2 ASIC(ASIC2)은 CPU 버스를 통해 제1 ASIC(ASIC1)과 통신하고, 그 통신 결과에 기초하여 하부 표시면(S2)에 대한 제2 보상값을 얻어 제2 메모리에 저장한다. 제3 드라이버 유닛(DDV3)은 표시패널의 하부 표시면(S2)에 구비된 제3 데이터라인들과 제3 센싱라인들을 구동하기 위한 다수의 제3 소스 IC들을 포함한다. 그리고, 제4 드라이버 유닛(DDV4)은 표시패널의 하부 표시면(S2)에 구비된 제4 데이터라인들과 제4 센싱라인들을 구동하기 위한 다수의 제4 소스 IC들을 포함한다.The second ASIC (ASIC2) controls the third driver unit (DDV3) and the fourth driver unit (DDV4) connected to the lower display surface S2 of the display panel and operates as a slave. The second ASIC (ASIC2) communicates with the first ASIC (ASIC1) via the CPU bus, and obtains a second compensation value for the lower display surface S2 based on the communication result, and stores the second compensation value in the second memory. The third driver unit DDV3 includes third data lines provided on the lower display surface S2 of the display panel and a plurality of third source ICs for driving the third sensing lines. The fourth driver unit DDV4 includes fourth data lines provided on the lower display surface S2 of the display panel and a plurality of fourth source ICs for driving the fourth sensing lines.

본 발명에 따르면, 2개의 4K 해상도용 ASIC들(120Hz)을 CPU 버스를 통해 연결하고 프로그래밍을 통해 마스터 및 슬레이브를 설정함으로써 8K 60Hz용 모듈을 구동할 수 있다. 이를 위해, 제1 드라이버 유닛(DDV1)과 제2 드라이버 유닛(DDV2)은 도 9와 같이 어드레스 핀 셋팅 등을 통해 순차 구동되고, 또한, 제3 드라이버 유닛(DDV3)과 제4 드라이버 유닛(DDV4)도 어드레스 핀 셋팅 등을 통해 순차 구동될 수 있다. 이는 구동 주파수를 낮추어 ASIC 개수를 저감하는 방안이다.According to the present invention, it is possible to drive the module for 8K 60Hz by connecting the ASICs (120Hz) for two 4K resolutions through the CPU bus and programming and setting the master and slave. The first driver unit DDV1 and the second driver unit DDV2 are sequentially driven through an address pin setting or the like as shown in FIG. 9, and the third driver unit DDV3 and the fourth driver unit DDV4 are sequentially driven. Can also be sequentially driven through an address pin setting or the like. This is a way to reduce the number of ASICs by lowering the driving frequency.

상술한 바와 같이, 본 발명은 분할 구동을 담당하는 ASIC들 중 어느 하나를 마스터 칩으로 설계하여 분할 구동에 필요한 ASIC 개수를 줄이고, 그에 따라 제조 비용, 소비 전력, 및 발열 등을 줄일 수 있다.As described above, according to the present invention, any one of the ASICs responsible for the divided driving can be designed as a master chip, thereby reducing the number of ASICs required for the divided driving, thereby reducing manufacturing cost, power consumption, heat generation, and the like.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

ASIC1~ASIC4: 프로그래머블 주문형 반도체 회로
M1~M4: 메모리 DDV1~DDV4: 드라이버 유닛ASIC1 to ASIC4: Programmable custom semiconductor circuit
M1 to M4: Memory DDV1 to DDV4: Driver Unit

Claims

A display panel having a first resolution; And
And an ASIC platform for partitioning and driving the display panel, the ASIC platform comprising ASICs for a second resolution lower than the first resolution,
One ASIC among the ASICs for the second resolution that is responsible for the divisional driving is programmed as a master for overall control and the ASICs other than the master among the ASICs for the second resolution are controlled by the master And is programmed with a slave (Slave).

The method according to claim 1,
Wherein the master and the slave communicate with each other through a central processing unit (CPU) bus.

3. The method of claim 2,
Wherein the CPU bus is implemented in a V-by-one interface manner.

The method according to claim 1,
Wherein the master acquires a first sensing value according to an electrical characteristic of pixels included in a first display surface of the display panel,
Wherein the slave acquires a second sensing value according to electrical characteristics of pixels included in a second display surface of the display panel.

5. The method of claim 4,
Wherein the master calculates a first compensation value based on the first sensing value and stores the first compensation value in a first memory, calculates a second compensation value based on the second sensing value received from the slave, and transmits the second compensation value to the slave,
The slave stores the second compensation value received from the master in a second memory,
Wherein the first compensation value and the second compensation value reflect a smooth processing result on a boundary between the first display surface and the second display surface.

5. The method of claim 4,
Wherein the master calculates and stores a first compensation value based on the first sensing value in a first memory,
The slave calculates and stores a second compensation value based on the second sensing value in a second memory,
Wherein a portion of the second sensing value is transmitted from the slave to the master and a smooth processing for a boundary between the first display surface and the second display surface is performed by a part of the second sensing value and the first Wherein the first compensation value and the second compensation value are performed on the master based on the sensing value, and are further reflected on the first compensation value and the second compensation value.

The method according to claim 1,
The ASICs for the second resolution include:
A first ASIC controlling a first driver unit connected to a first upper display surface of the display panel and operating as a master;
A second ASIC controlling a second driver unit connected to a second upper display surface of the display panel and operating as a first slave;
A third ASIC controlling a third driver unit connected to a first lower display surface of the display panel and operating as a second slave; And
And a fourth ASIC controlling a fourth driver unit connected to the second lower display surface of the display panel and operating as a third slave,
Wherein the first driver unit and the second driver unit are simultaneously driven, and the third driver unit and the fourth driver unit are simultaneously driven.

The method according to claim 1,
The ASICs for the second resolution include:
A first ASIC controlling a unit of a first driver unit and a second driver connected to an upper display surface of the display panel and operating as a master; And
And a second ASIC controlling a unit of a third driver unit and a fourth driver unit connected to a lower display surface of the display panel and operating as a slave,
Wherein the first driver unit and the second driver unit are sequentially driven, and the third driver unit and the fourth driver unit are sequentially driven.

A method of driving an organic light emitting display device having a display panel having a first resolution,
(ASIC) for a second resolution, which is lower than the first resolution and is responsible for the divided driving, is operated as a master for overall control, and among the ASICs for the second resolution, Operating an ASIC other than the master as a slave under the control of the master;
And dividing and driving the display panel through operation of the master and the slave.

10. The method of claim 9,
The step of dividing and driving the display panel includes:
Obtaining a first sensing value according to electrical characteristics of pixels included in a first display surface of the display panel through the master;
And obtaining a second sensing value according to electrical characteristics of pixels included in a second display surface of the display panel through the slave.

11. The method of claim 10,
The step of dividing and driving the display panel includes:
Calculating a first compensation value based on the first sensing value through the master and storing the first compensation value in a first memory, calculating a second compensation value based on the second sensing value received from the slave, and transmitting the second compensation value to the slave Wow,
Storing the second compensation value received from the master through the slave in a second memory,
Wherein the first compensation value and the second compensation value reflect a smooth processing result on a boundary portion between the first display surface and the second display surface.

11. The method of claim 10,
The step of dividing and driving the display panel includes:
Calculating a first compensation value based on the first sensing value through the master and storing the first compensation value in a first memory;
Calculating a second compensation value based on the second sensing value through the slave and storing the calculated second compensation value in a second memory;
Transmitting a portion of the second sensing value from the slave to the master;
A smoothing process is performed on a boundary between the first display surface and the second display surface through the master, and the smoothed result is further reflected on the first compensation value and the second compensation value Further comprising the step of driving the organic light emitting display device.

10. The method of claim 9,
In the step of dividing and driving the display panel,
Driving a first driver unit connected to a first upper display surface of the display panel and a second driver unit connected to a second upper display surface of the display panel,
And driving a third driver unit connected to a first lower display surface of the display panel and a fourth driver unit connected to a second lower display surface of the display panel simultaneously.

10. The method of claim 9,
In the step of dividing and driving the display panel,
Sequentially driving the first driver unit and the second driver unit connected to the upper display surface of the display panel,
And sequentially driving the third driver unit and the fourth driver unit connected to the lower display surface of the display panel.