KR20170080138A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20170080138A
KR20170080138A KR1020150191377A KR20150191377A KR20170080138A KR 20170080138 A KR20170080138 A KR 20170080138A KR 1020150191377 A KR1020150191377 A KR 1020150191377A KR 20150191377 A KR20150191377 A KR 20150191377A KR 20170080138 A KR20170080138 A KR 20170080138A
Authority
KR
South Korea
Prior art keywords
pixels
lines
scan
data
sub
Prior art date
Application number
KR1020150191377A
Other languages
Korean (ko)
Other versions
KR102463347B1 (en
Inventor
김도성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191377A priority Critical patent/KR102463347B1/en
Publication of KR20170080138A publication Critical patent/KR20170080138A/en
Application granted granted Critical
Publication of KR102463347B1 publication Critical patent/KR102463347B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Abstract

본 발명은 소스 드라이브 IC의 개수를 줄임으로써 제조 비용을 절감할 수 있는 유기발광 표시장치에 관한 것이다. 본 발명은 데이터 라인들, 데이터 라인들과 교차되며 서로 나란한 스캔 라인들과 센싱 라인들, 복수의 서브 화소들을 포함하는 화소들을 구비한다. 스캔 라인 방향으로 서로 인접한 두 개의 서브 화소들은 동일한 데이터 라인에 접속되고 서로 다른 스캔 라인들에 접속된다. 데이터 라인 방향으로 서로 인접한 두 개의 화소들의 서브 화소들은 동일한 센싱 라인에 접속된다.The present invention relates to an organic light emitting display capable of reducing the manufacturing cost by reducing the number of source drive ICs. The present invention includes data lines, pixels intersecting with the data lines and including scan lines and sensing lines, and a plurality of sub-pixels aligned with each other. Two sub-pixels adjacent to each other in the scan line direction are connected to the same data line and connected to different scan lines. The sub-pixels of two pixels adjacent to each other in the data line direction are connected to the same sensing line.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명의 실시예는 유기발광 표시장치에 관한 것이다.An embodiment of the present invention relates to an organic light emitting display.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. In recent years, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have been used.

이들 중에서 유기발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광 표시장치는 데이터라인들, 스캔라인들, 데이터라인들과 스캔라인들의 교차부에 형성된 다수의 화소들을 구비하는 표시패널, 스캔라인들에 스캔신호들을 공급하는 스캔 구동부, 및 데이터라인들에 데이터전압들을 공급하는 소스 드라이브 IC들을 포함한다. 화소들 각각은 유기발광다이오드(organic light emitting diode), 게이트 전극의 전압에 따라 유기발광다이오드에 공급되는 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔라인의 스캔신호에 응답하여 데이터라인의 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급하는 공급하는 스캔 트랜지스터를 포함한다.Of these, the organic light emitting display device can be driven at a low voltage, is thin, has excellent viewing angle, and has a high response speed. The organic light emitting display includes a display panel having data lines, scan lines, a plurality of pixels formed at intersections of the data lines and the scan lines, a scan driver for supplying scan signals to the scan lines, And source driver ICs for supplying data voltages. Each of the pixels includes an organic light emitting diode, a driving transistor for controlling the amount of current supplied to the organic light emitting diode according to the voltage of the gate electrode, And supplies a voltage to the gate electrode of the driving transistor.

유기발광표시장치의 제조시의 공정 편차 또는 장기간 구동으로 인한 구동 트랜지스터의 문턱전압 쉬프트 등의 원인으로 인하여, 구동 트랜지스터의 문턱전압(threshold voltage)은 화소마다 달라질 수 있다. 따라서, 화소들에 동일한 데이터전압을 인가하는 경우 유기발광다이오드에 공급되는 구동 트랜지스터의 전류(Ids)는 동일하여야 하지만, 화소들에 동일한 데이터전압을 인가하더라도 화소들 사이의 구동 트랜지스터의 문턱전압과 전자이동도의 차이로 인하여 유기발광다이오드에 공급되는 구동 트랜지스터의 전류(Ids)는 화소마다 달라진다. 그 결과, 화소들에 동일한 데이터전압을 인가하더라도, 유기발광다이오드가 발광하는 휘도는 화소마다 달라지는 문제가 발생한다. 이를 해결하기 위해, 구동 트랜지스터의 문턱전압을 보상하는 보상 방법이 제안되었다.The threshold voltage of the driving transistor may vary from pixel to pixel due to a process variation at the time of manufacturing the organic light emitting display device or a shift of the threshold voltage of the driving transistor due to long-term driving. Accordingly, when the same data voltage is applied to the pixels, the current Ids of the driving transistor supplied to the organic light emitting diode should be the same. However, even if the same data voltage is applied to the pixels, Due to the difference in mobility, the current Ids of the driving transistor supplied to the organic light emitting diode varies from pixel to pixel. As a result, even if the same data voltage is applied to the pixels, there arises a problem that the luminance at which the organic light emitting diode emits varies from pixel to pixel. To solve this problem, a compensation method for compensating the threshold voltage of the driving transistor has been proposed.

상기 보상 방법은 크게 내부 보상방법과 외부 보상방법으로 구분된다. 내부 보상방법은 화소의 내부에서 구동 트랜지스터의 문턱전압을 센싱하여 보상하는 방법이다. 외부 보상 방법은 화소에 미리 설정된 데이터 전압을 공급하고, 상기 미리 설정된 데이터 전압에 따라 화소의 구동 트랜지스터의 전류(Ids)를 센싱 라인을 통해 센싱하고 디지털 데이터로 변환하며, 센싱된 디지털 데이터를 이용하여 상기 화소에 공급될 디지털 비디오 데이터를 보상하는 방법이다.The compensation method is divided into an internal compensation method and an external compensation method. The internal compensation method is a method of sensing and compensating the threshold voltage of the driving transistor inside the pixel. According to the external compensation method, a predetermined data voltage is supplied to the pixel, the current Ids of the driving transistor of the pixel is sensed through the sensing line according to the preset data voltage, and the sensing current is converted into digital data, And compensating digital video data to be supplied to the pixel.

외부 보상 방법은 화소의 구동 트랜지스터의 전류(Ids)를 센싱라인을 통해 센싱하고 디지털 데이터인 센싱 데이터로 변환하여 출력하는 센싱 데이터 출력부가 필요하다. 센싱 데이터 출력부는 소스 드라이브 IC에 내장된다. 이로 인해, 외부 보상 방법에서는 소스 드라이브 IC들이 데이터라인들뿐만 아니라 센싱라인들에 접속된다. 이에 따라, 소스 드라이브 IC들의 개수가 증가하기 때문에, 유기발광 표시장치의 제조 비용이 상승하는 문제가 있다.The external compensation method requires a sensing data output unit that senses the current Ids of the driving transistor of the pixel through the sensing line and converts it into digital data sensing data. The sensing data output unit is built in the source drive IC. As a result, in the external compensation method, the source drive ICs are connected to the sensing lines as well as the data lines. As a result, the number of source driver ICs increases, and thus the manufacturing cost of the organic light emitting display device increases.

본 발명의 실시예는 소스 드라이브 IC의 개수를 줄임으로써 제조 비용을 절감할 수 있는 유기발광 표시장치를 제공한다.Embodiments of the present invention provide an organic light emitting display capable of reducing manufacturing cost by reducing the number of source drive ICs.

본 발명의 실시예에 따른 유기발광 표시장치는 데이터 라인들, 데이터 라인들과 교차되며 서로 나란한 스캔 라인들과 센싱 라인들, 복수의 서브 화소들을 포함하는 화소들을 구비한다. 스캔 라인 방향으로 서로 인접한 두 개의 서브 화소들은 동일한 데이터 라인에 접속되고 서로 다른 스캔 라인들에 접속된다. 데이터 라인 방향으로 서로 인접한 두 개의 화소들의 서브 화소들은 동일한 센싱 라인에 접속된다.The organic light emitting display according to an embodiment of the present invention includes pixels including scan lines, sensing lines, and a plurality of sub-pixels which intersect with data lines and data lines. Two sub-pixels adjacent to each other in the scan line direction are connected to the same data line and connected to different scan lines. The sub-pixels of two pixels adjacent to each other in the data line direction are connected to the same sensing line.

본 발명의 실시예는 2 개의 스캔 라인들과 2 개의 데이터 라인들을 이용하여 제1 내지 제4 서브 화소들에 데이터 전압을 공급할 수 있다. 이에 따라, 본 발명의 실시예는 종래 1 개의 스캔 라인과 4 개의 데이터 라인들을 이용하여 제1 내지 제4 서브 화소들에 데이터 전압을 공급할 때보다 데이터 라인들의 개수를 절반으로 줄일 수 있다. 따라서, 본 발명의 실시예는 소스 드라이브 IC의 개수를 줄임으로써, 제조 비용을 절감할 수 있다.The embodiment of the present invention can supply the data voltages to the first to fourth sub-pixels using two scan lines and two data lines. Accordingly, in the embodiment of the present invention, the number of data lines can be reduced to half as compared with the case where the data voltages are supplied to the first to fourth sub-pixels using one scan line and four data lines. Therefore, the embodiment of the present invention can reduce manufacturing cost by reducing the number of source drive ICs.

본 발명의 실시예는 서로 인접한 다른 두 개의 화소(P)들의 서브 화소들을 하나의 센싱 라인과 하나의 기준전압 라인에 접속시킨다. 이로 인해, 본 발명의 실시예는 하나의 센싱 라인에 센싱 신호가 공급될 때 서로 인접한 다른 두 개의 화소들의 서브 화소들의 구동 트랜지스터들의 전류들을 하나의 기준전압 라인을 통해 센싱할 수 있다. 따라서, 본 발명의 실시예는 센싱 라인들의 개수를 줄일 수 있으므로, 화소들 각각의 서브 화소들의 개구율을 높일 수 있다.The embodiment of the present invention connects sub pixels of two adjacent pixels P to one sensing line and one reference voltage line. Therefore, when the sensing signal is supplied to one sensing line, the currents of the driving transistors of the sub pixels of two adjacent pixels can be sensed through one reference voltage line. Therefore, the embodiment of the present invention can reduce the number of sensing lines, thereby increasing the aperture ratio of the sub-pixels of each of the pixels.

도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 보여주는 블록도이다.
도 2는 도 1의 표시패널의 하부기판, 소스 드라이브 IC들, 타이밍 제어부, 데이터 보상부, 연성필름들, 소스 회로보드, 연성 케이블, 및 제어 회로보드를 보여주는 일 예시도면이다.
도 3은 도 2의 소스 드라이브 IC를 상세히 보여주는 블록도이다.
도 4는 도 1의 표시영역의 화소들 일부를 상세히 보여주는 일 예시도면이다.
도 5는 도 1의 표시영역의 화소들 일부를 상세히 보여주는 회로도이다.
도 6은 제N 및 제N+1 프레임 기간들 동안 제1 내지 제8 스캔 라인들에 인가되는 제1 내지 제8 스캔 신호들과 제1 및 제2 센싱신호 라인들에 인가되는 제1 및 제2 센싱신호들을 보여주는 파형도이다.
도 7은 도 1의 표시영역의 화소들을 상세히 보여주는 다른 예시도면이다.
도 8는 도 7의 화소들 일부를 상세히 보여주는 회로도이다.1 is a block diagram illustrating an organic light emitting display according to an exemplary embodiment of the present invention.
2 is an exemplary view showing a lower substrate, source drive ICs, a timing control unit, a data compensation unit, flexible films, a source circuit board, a flexible cable, and a control circuit board of the display panel of FIG.
3 is a detailed block diagram of the source drive IC of FIG.
FIG. 4 is a diagram illustrating a part of pixels of the display area of FIG. 1 in detail.
5 is a circuit diagram showing a part of pixels of the display region of FIG. 1 in detail.
FIG. 6 is a timing chart showing the first to eighth scan signals applied to the first to eighth scan lines and the first and second scan signals applied to the first and second sense signal lines during the Nth and (N + 1) 2 sensing signals.
FIG. 7 is another exemplary view showing the pixels of the display area of FIG. 1 in detail.
8 is a circuit diagram showing a part of the pixels of FIG. 7 in detail.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. Where the terms "comprises," "having," "consisting of," and the like are used in this specification, other portions may be added as long as "only" is not used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. The terms "X-axis direction "," Y-axis direction ", and "Z-axis direction" should not be construed solely by the geometric relationship in which the relationship between them is vertical, It may mean having directionality.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item and the third item" means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 보여주는 블록도이다. 도 2는 도 1의 표시패널의 하부기판, 소스 드라이브 IC들, 타이밍 제어부, 데이터 보상부, 기준전압 공급부, 연성필름들, 소스 회로보드, 연성 케이블, 및 제어 회로보드를 보여주는 일 예시도면이다. 도 3은 도 2의 소스 드라이브 IC를 상세히 보여주는 블록도이다.1 is a block diagram illustrating an organic light emitting display according to an exemplary embodiment of the present invention. FIG. 2 is an exemplary view showing a lower substrate of the display panel of FIG. 1, source drive ICs, a timing controller, a data compensator, a reference voltage supplier, flexible films, a source circuit board, a flexible cable, and a control circuit board. 3 is a detailed block diagram of the source drive IC of FIG.

도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 표시패널(10), 데이터 구동부(20), 연성필름(22)들, 스캔 구동부(40), 소스 회로보드(50), 타이밍 제어부(60), 데이터 보상부(70), 기준전압 공급부(80), 연성 케이블(91), 및 제어 회로보드(90)를 포함한다.1 to 3, an OLED display according to an exemplary embodiment of the present invention includes a display panel 10, a data driver 20, a flexible film 22, a scan driver 40, a source circuit board 50, a timing controller 60, a data compensator 70, a reference voltage supplier 80, a flexible cable 91, and a control circuit board 90.

표시패널(10)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NDA)을 포함한다. 표시영역(AA)은 화소(P)들이 형성되어 화상을 표시하는 영역이다. 표시패널(10)에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 기준전압 라인들(R1~Rp, p는 2 이상의 양의 정수), 스캔라인들(S1~Sn, n은 2 이상의 양의 정수), 및 센싱라인들(SE1~SEq, q는 2 이상의 양의 정수)이 마련된다. 데이터라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 스캔라인들(S1~Sn) 및 센싱라인들(SE1~SEq)과 교차될 수 있다. 데이터라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 서로 나란할 수 있다. 스캔라인들(S1~Sn)과 센싱라인들(SE1~SEq)은 서로 나란할 수 있다.The display panel 10 includes a display area AA and a non-display area NDA provided around the display area AA. The display area AA is an area where pixels P are formed to display an image. In the display panel 10, data lines (D1 to Dm, m is a positive integer of 2 or more), reference voltage lines (R1 to Rp, p are positive integers of 2 or more), scan lines (S1 to Sn, n (Positive integer of 2 or more), and sensing lines (SE1 to SEq, q are positive integers of 2 or more). The data lines D1 to Dm and the reference voltage lines R1 to Rp may intersect the scan lines S1 to Sn and the sensing lines SE1 to SEq. The data lines D1 to Dm and the reference voltage lines R1 to Rp may be parallel to each other. The scan lines S1 to Sn and the sensing lines SE1 to SEq may be parallel to each other.

화소(P)들 각각은 데이터라인들(D1~Dm) 중 두 개의 데이터라인들, 기준전압 라인들(R1~Rp) 중 하나의 기준전압 라인, 스캔라인들(S1~Sn) 중 두 개의 스캔라인들, 및 센싱라인들(SE1~SEp) 중 하나의 센싱라인에 접속될 수 있다. 표시패널(10)의 화소(P)들 각각은 도 4 및 도 7과 같이 복수의 서브 화소들을 포함할 수 있다. 복수의 서브 화소들 각각은 도 5 및 도 8과 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하기 위한 다수의 트랜지스터들을 포함할 수 있다. 표시영역의 화소(P)들과 화소(P)들의 서브 화소들에 대한 자세한 설명은 도 4, 도 5, 도 7 및 도 8을 결부하여 후술한다.Each of the pixels P includes two data lines among the data lines D1 to Dm, one reference voltage line among the reference voltage lines R1 to Rp, two scan lines among the scan lines S1 to Sn, Lines, and sensing lines SE1 to SEp. Each of the pixels P of the display panel 10 may include a plurality of sub-pixels as shown in FIGS. Each of the plurality of sub-pixels may include an organic light emitting diode (OLED) and a plurality of transistors for supplying current to the organic light emitting diode OLED, as shown in FIGS. A detailed description of the pixels P in the display area and the subpixels of the pixels P will be described later with reference to FIGS. 4, 5, 7, and 8. FIG.

데이터 구동부(20)는 도 2와 같이 다수의 소스 드라이브 IC(21)들을 포함할 수 있다. 소스 드라이브 IC(21)들 각각은 연성필름(22)들 각각에 실장될 수 있다. 연성필름(22)들 각각은 테이프 캐리어 패키지(tape carrier package) 또는 칩온 필름(chip on film)일 수 있다. 연성필름(22)들 각각은 휘어지거나 구부러질 수 있다. 연성필름(22)들 각각은 하부기판(11)과 소스 회로보드(80)에 부착될 수 있다. 연성필름(22)들 각각은 이방성 도전 필름(anisotropic conductive flim)을 이용하여 TAB(tape automated bonding) 방식으로 하부기판(11)상에 부착될 수 있으며, 이로 인해 소스 드라이브 IC(21)들은 데이터라인들(D1~Dm)에 연결될 수 있다. 소스 회로보드(80)는 연성 케이블(91)에 의해 제어 회로보드(90)에 연결될 수 있다. 소스 회로보드(80)는 인쇄회로보드(printed circuit board)일 수 있다.The data driver 20 may include a plurality of source drive ICs 21 as shown in FIG. Each of the source drive ICs 21 may be mounted on each of the flexible films 22. Each of the flexible films 22 may be a tape carrier package or a chip on film. Each of the flexible films 22 may be bent or bent. Each of the flexible films 22 may be attached to the lower substrate 11 and the source circuit board 80. Each of the flexible films 22 may be attached on the lower substrate 11 by a tape automated bonding (TAB) method using an anisotropic conductive flim, D1 to Dm. The source circuit board 80 may be connected to the control circuit board 90 by a flexible cable 91. The source circuit board 80 may be a printed circuit board.

소스 드라이브 IC(21)들 각각은 도 3과 같이 데이터전압 공급부(110), 제1 스위칭부(120), 제2 스위칭부(130), 및 센싱 데이터 출력부(140)를 포함할 수 있다. 도 3에서는 설명의 편의를 위해, 데이터전압 공급부(110)가 w(w는 1≤w≤m을 만족하는 양의 정수) 개의 데이터라인들(D1~Dw)에 접속되고, 제1 스위칭부(120)와 초기화전압 공급부(130)가 z(z는 1≤z≤p을 만족하는 양의 정수) 개의 기준전압 라인들(R1~Rz)에 접속되는 것을 중심으로 설명하였다.Each of the source drive ICs 21 may include a data voltage supply unit 110, a first switching unit 120, a second switching unit 130, and a sensing data output unit 140, as shown in FIG. 3, the data voltage supply unit 110 is connected to the data lines D1 to Dw of w (w is a positive integer satisfying 1? W? M), and the first switching unit 120 and the initialization voltage supply unit 130 are connected to the reference voltage lines R1 to Rz of z (z is a positive integer satisfying 1? Z? P).

데이터전압 공급부(110)는 데이터라인들(D1~Dw)에 접속되어 데이터전압들을 공급한다. 데이터전압 공급부(110)는 타이밍 제어부(60)로부터 보상 데이터(CDATA) 또는 센싱용 데이터(SDATA)와 데이터 타이밍 제어신호(DCS)를 입력 받는다.The data voltage supply unit 110 is connected to the data lines D1 to Dw to supply data voltages. The data voltage supplier 110 receives compensation data CDATA or sensing data SDATA and a data timing control signal DCS from the timing controller 60.

데이터전압 공급부(110)는 표시 모드에서 데이터 타이밍 제어신호(DCS)에 따라 보상 데이터(CDATA)를 발광 데이터전압들로 변환하여 데이터라인들(D1~Dw)에 공급한다. 발광 데이터전압은 화소(P)의 유기발광다이오드(OLED)를 소정의 휘도로 발광하기 위한 전압이다. 데이터 구동부(20)에 공급되는 보상 데이터(CDATA)가 8 비트인 경우, 발광 데이터전압은 256 개의 전압들 중 어느 하나로 공급될 수 있다.The data voltage supplier 110 converts the compensation data CDATA into the light emission data voltages according to the data timing control signal DCS in the display mode and supplies the data to the data lines D1 to Dw. The emission data voltage is a voltage for emitting the organic light emitting diode OLED of the pixel P with a predetermined luminance. When the compensation data CDATA supplied to the data driver 20 is 8 bits, the emission data voltage may be supplied in any one of 256 voltages.

데이터전압 공급부(110)는 센싱 모드에서 데이터 타이밍 제어신호(DCS)에 따라 센싱용 데이터(SDATA)를 센싱 데이터전압으로 변환하여 데이터라인들(D1~Dw)에 공급한다. 센싱 데이터전압은 화소(P)의 구동 트랜지스터(DT)의 전류를 센싱하기 위한 전압이다.The data voltage supplier 110 converts the sensing data SDATA into sensing data voltages according to the data timing control signal DCS in the sensing mode and supplies the sensed data voltages to the data lines D1 to Dw. The sensing data voltage is a voltage for sensing the current of the driving transistor DT of the pixel P. [

제1 스위칭부(120)는 기준전압 라인들(R1~Rz)과 기준전압 공급부(80) 사이에 접속되어 기준전압 라인들(R1~Rz)과 기준전압 공급부(80) 사이의 접속을 스위칭한다. 제1 스위칭부(120)는 도 3과 같이 타이밍 제어부(60)로부터 입력되는 제1 스위치 제어신호에 의해 턴-온 및 턴-오프되는 제1 스위치(SW1)들을 포함할 수 있다. 제1 스위칭부(120)의 제1 스위치(SW1)들이 제1 스위치 제어신호에 의해 턴-온되는 경우 기준전압 라인들(R1~Rz)은 기준전압 공급부(80)에 접속되므로, 기준전압 공급부(80)의 기준전압이 기준전압 라인들(R1~Rz)에 공급될 수 있다.The first switching unit 120 is connected between the reference voltage lines R1 to Rz and the reference voltage supply unit 80 and switches the connection between the reference voltage lines R1 to Rz and the reference voltage supply unit 80 . The first switching unit 120 may include first switches SW1 that are turned on and off by a first switch control signal input from the timing controller 60 as shown in FIG. When the first switches SW1 of the first switching unit 120 are turned on by the first switch control signal, the reference voltage lines R1 to Rz are connected to the reference voltage supply unit 80, The reference voltage of the reference voltage line 80 may be supplied to the reference voltage lines R1 to Rz.

제2 스위칭부(130)는 기준전압 라인들(R1~Rz)과 센싱 데이터 출력부(140) 사이에 접속되어 기준전압 라인들(R1~Rz)과 센싱 데이터 출력부(30) 사이의 접속을 스위칭한다. 제2 스위칭부(120)는 도 3과 같이 타이밍 제어부(60)로부터 입력되는 제2 스위치 제어신호에 의해 턴-온 및 턴-오프되는 제2 스위치(SW2)들을 포함할 수 있다. 제2 스위칭부(130)의 제2 스위치(SW2)들이 제2 스위치 제어신호에 의해 턴-온되는 경우 기준전압 라인들(R1~Rz)은 센싱 데이터 출력부(140)에 접속되므로, 기준전압 라인들(R1~Rz) 각각에 흐르는 전류가 센싱 데이터 출력부(140)에 의해 센싱될 수 있다.The second switching unit 130 is connected between the reference voltage lines R1 to Rz and the sensing data output unit 140 to connect the reference voltage lines R1 to Rz and the sensing data output unit 30 Lt; / RTI > The second switching unit 120 may include a second switch SW2 that is turned on and off by a second switch control signal input from the timing controller 60 as shown in FIG. When the second switches SW2 of the second switching unit 130 are turned on by the second switch control signal, the reference voltage lines R1 to Rz are connected to the sensing data output unit 140, The current flowing in each of the lines R1 to Rz can be sensed by the sensing data output unit 140. [

센싱 데이터 출력부(140)는 기준전압 라인들(R1~Rz) 각각에 흐르는 전류를 전압으로 변환하고, 변환된 전압을 디지털 데이터인 센싱 데이터(SD)로 변환한다. 이를 위해, 센싱 데이터 출력부(140)는 기준전압 라인들(R1~Rz) 각각에 흐르는 전류를 전압으로 변환하는 전류-전압 변환부와 전류-전압 변환부의 출력전압을 디지털 데이터인 센싱 데이터(SD)로 변환하는 아날로그 디지털 변환부(analog digital converter)를 포함할 수 있다. 센싱 데이터 출력부(140)는 센싱 데이터(SD)를 데이터 보상부(70)로 출력한다.The sensing data output unit 140 converts a current flowing in each of the reference voltage lines R1 to Rz into a voltage and converts the converted voltage into digital data sensing data SD. To this end, the sensing data output unit 140 includes a current-to-voltage converting unit for converting the current flowing in each of the reference voltage lines R1 to Rz into a voltage and a digital-to- To an analog digital converter (ADC). The sensing data output unit 140 outputs the sensing data SD to the data compensating unit 70.

스캔 구동부(40)는 스캔신호 출력부(41)와 센싱신호 출력부(42)를 포함한다. 스캔신호 출력부(41)는 스캔라인들(S1~Sn)에 접속되어 스캔신호들을 공급한다. 스캔신호 출력부(41)는 타이밍 제어부(60)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 스캔라인들(S1~Sn)에 스캔신호들을 공급한다. 스캔신호 출력부(41)의 스캔신호 공급에 대한 자세한 설명은 도 7을 결부하여 후술한다.The scan driver 40 includes a scan signal output unit 41 and a sensing signal output unit 42. The scan signal output unit 41 is connected to the scan lines S1 to Sn to supply scan signals. The scan signal output unit 41 supplies scan signals to the scan lines S1 to Sn in accordance with a scan timing control signal SCS input from the timing controller 60. [ A detailed description of the supply of the scan signal to the scan signal output section 41 will be given later with reference to FIG.

센싱신호 출력부(42)는 센싱라인들(SE1~SEq)에 접속되어 센싱신호들을 공급한다. 센싱신호 출력부(42)는 타이밍 제어부(60)로부터 입력되는 센싱 타이밍 제어신호(SENCS)에 따라 센싱라인들(SE1~SEq)에 센싱신호들을 공급한다. 센싱신호 출력부(42)의 센싱신호 공급에 대한 자세한 설명은 도 7을 결부하여 후술한다.The sensing signal output unit 42 is connected to the sensing lines SE1 to SEq to supply sensing signals. The sensing signal output unit 42 supplies sensing signals to the sensing lines SE1 to SEq according to a sensing timing control signal SENCS input from the timing controller 60. [ A detailed description of the sensing signal supply of the sensing signal output section 42 will be given later with reference to FIG.

스캔신호 출력부(41)와 센싱신호 출력부(42) 각각은 다수의 트랜지스터들을 포함하여 GIP(Gate driver In Panel) 방식으로 표시패널(10)의 비표시영역(NDA)에 직접 형성될 수 있다. 또는, 스캔신호 출력부(41)와 센싱신호 출력부(42) 각각은 구동 칩(chip) 형태로 형성되어 표시패널(10)에 접속되는 연성필름(미도시)상에 실장될 수 있다.Each of the scan signal output unit 41 and the sensing signal output unit 42 may include a plurality of transistors and may be formed directly in the non-display area NDA of the display panel 10 using a gate driver in panel (GIP) . Alternatively, each of the scan signal output unit 41 and the sensing signal output unit 42 may be mounted on a flexible film (not shown) formed in the form of a driving chip and connected to the display panel 10.

타이밍 제어부(60)는 데이터 보상부(70)로부터 보상 데이터(CDATA) 또는 센싱용 데이터(SDATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.The timing controller 60 receives compensation data CDATA or sensing data SDATA and timing signals from the data compensator 70. The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.

타이밍 제어부(60)는 데이트 구동부(20), 스캔신호 출력부(41), 및 센싱신호 출력부(42)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어신호들은 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS), 스캔신호 출력부(41)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 및 센싱신호 출력부(42)의 동작 타이밍을 제어하기 위한 센싱 타이밍 제어신호(SENCS)를 포함한다.The timing controller 60 generates timing control signals for controlling the operation timings of the date driver 20, the scan signal output unit 41, and the sensing signal output unit 42. The timing control signals include a data timing control signal DCS for controlling the operation timing of the data driver 20, a scan timing control signal SCS for controlling the operation timing of the scan signal output unit 41, And a sensing timing control signal (SENCS) for controlling the operation timing of the unit (42).

타이밍 제어부(60)는 보상 데이터(CDATA) 또는 센싱용 데이터(SDATA)와 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 타이밍 제어부(60)는 스캔 타이밍 제어신호(SCS)를 스캔신호 출력부(41)로 출력한다. 타이밍 제어부(60)는 센싱 타이밍 제어신호(SENCS)를 센싱신호 출력부(42)로 출력한다. 타이밍 제어부(60)는 데이터 구동부(20)의 제1 및 제2 스위칭부들(120, 130)의 제1 및 제2 스위치들(SW1, SW2)을 제어하기 위한 제1 및 제2 스위칭 제어신호들을 출력할 수 있다. The timing controller 60 outputs the compensation data CDATA or the sensing data SDATA and the data timing control signal DCS to the data driver 20. The timing control unit 60 outputs the scan timing control signal SCS to the scan signal output unit 41. [ The timing control unit 60 outputs the sensing timing control signal SENCS to the sensing signal output unit 42. [ The timing controller 60 generates first and second switching control signals for controlling the first and second switches SW1 and SW2 of the first and second switching units 120 and 130 of the data driver 20, Can be output.

또한, 타이밍 제어부(60)는 1 프레임 기간을 도 7과 같이 액티브 기간과 블랭크 기간으로 분할하고, 액티브 기간 동안 표시패널(10)의 화소(P)들이 화상을 표시하고, 블랭크 기간 동안 화소(P)들의 구동 트랜지스터(DT)의 전류를 센싱하도록 제어한다. 1 프레임 기간의 액티브 기간과 블랭크 기간 동안 화소(P)들의 동작에 대한 자세한 설명은 도 7을 결부하여 후술한다.The timing control unit 60 divides one frame period into an active period and a blank period as shown in Fig. 7, and displays the image by the pixels P of the display panel 10 during the active period, The currents of the driving transistors DT of the driving transistor DT are sensed. A detailed description of the operation of the pixels P during the active period and the blank period of one frame period will be described later with reference to FIG.

데이터 보상부(70)는 데이터 구동부(20)로부터 센싱 데이터(SD)를 입력받는다. 데이터 보상부(70)는 센싱 데이터(SD)를 연산 처리하여 디지털 비디오 데이터(DATA)를 보상할 보정 데이터를 생성한다. 데이터 보상부(70)는 보상 데이터를 저장하는 룩-업 테이블 형태의 메모리를 포함할 수 있다. 데이터 보상부(70)는 외부로부터 디지털 비디오 데이터(DATA)에 보상 데이터를 적용하여 보상 데이터(CDATA)를 생성한다. 데이터 보상부(70)는 보상 데이터(CDATA)를 타이밍 콘트롤러(60)로 출력한다. 데이터 보상부(70)는 타이밍 제어부(60)에 내장될 수 있다.The data compensator 70 receives the sensing data SD from the data driver 20. The data compensating unit 70 computes the sensing data SD and generates correction data to compensate the digital video data DATA. The data compensation unit 70 may include a memory in the form of a look-up table for storing compensation data. The data compensator 70 applies compensation data to the digital video data DATA from outside to generate compensation data CDATA. The data compensator 70 outputs the compensation data CDATA to the timing controller 60. [ The data compensator 70 may be incorporated in the timing controller 60. [

구체적으로, 센싱 데이터(SD)는 센싱용 데이터 전압을 화소(P)들 각각의 구동 트랜지스터(DT)의 게이트 전극에 공급하였을 때 구동 트랜지스터(DT)를 통해 흐르는 전류를 센싱한 데이터이다. 예를 들어, 센싱 데이터(SD)는 구동 트랜지스터(DT)의 문턱전압이 반영된 구동 트랜지스터(DT)의 소스 전압의 디지털 데이터일 수 있다. 이 경우, 디지털 비디오 데이터(DATA)에 보정 데이터를 적용함으로써 생성된 보상 데이터(CDATA)는 구동 트랜지스터(DT)의 문턱전압이 보상된 데이터이다. 따라서, 본 발명의 실시예는 센싱 데이터(SD)를 연산 처리하여 보정 데이터를 생성하고, 디지털 비디오 데이터(DATA)에 보정 데이터를 적용하여 보상 데이터(CDATA)를 생성함으로써, 구동 트랜지스터(DT)의 문턱전압을 외부 보상할 수 있다.More specifically, the sensing data SD is data obtained by sensing the current flowing through the driving transistor DT when the sensing data voltage is supplied to the gate electrodes of the driving transistors DT of the pixels P, respectively. For example, the sensing data SD may be digital data of the source voltage of the driving transistor DT reflecting the threshold voltage of the driving transistor DT. In this case, the compensation data CDATA generated by applying the correction data to the digital video data DATA is data in which the threshold voltage of the driving transistor DT is compensated. Therefore, in the embodiment of the present invention, the correction data is generated by calculating the sensing data SD, and the compensation data CDATA is generated by applying the correction data to the digital video data DATA, The threshold voltage can be compensated externally.

기준전압 공급부(80)는 기준전압을 생성하여 데이터 구동부(20)의 소스 드라이브 IC(21)들에 공급한다.The reference voltage supply unit 80 generates a reference voltage and supplies the reference voltage to the source drive ICs 21 of the data driver 20.

타이밍 제어부(60), 데이터 보상부(70), 및 기준전압 공급부(80)는 제어 회로보드에 실장될 수 있다. 제어 회로보드(90)는 연성 케이블(91)에 의해 소스 회로보드(80)에 연결될 수 있다. 제어 회로보드(90)는 인쇄회로보드(printed circuit board)일 수 있다.The timing control unit 60, the data compensation unit 70, and the reference voltage supply unit 80 may be mounted on the control circuit board. The control circuit board 90 may be connected to the source circuit board 80 by a flexible cable 91. The control circuit board 90 may be a printed circuit board.

도 4는 도 1의 표시영역의 화소들을 상세히 보여주는 일 예시도면이다. 도 4에서는 표시영역(AA)의 화소(P)들 각각이 스캔 라인(X축 방향)으로 배열된 제1 내지 제4 서브 화소들(RP, WP, BP, GP)을 포함하는 것을 예시하였다. 제1 서브 화소(RP)들은 적색 광을 발광하는 서브 화소들이고, 제2 서브 화소(WP)들은 백색 광을 발광하는 서브 화소들이며, 제3 서브 화소(BP)들은 청색 광을 발광하는 서브 화소들이고, 제4 서브 화소(GP)들은 녹색 광을 발광하는 서브 화소들일 수 있다.4 is an exemplary view showing the pixels of the display area of FIG. 1 in detail. In FIG. 4, each of the pixels P in the display area AA includes first through fourth sub-pixels RP, WP, BP, and GP arranged in a scan line direction (X-axis direction). The first sub-pixels RP are sub-pixels for emitting red light, the second sub-pixels WP are sub-pixels for emitting white light, the third sub-pixels BP are sub-pixels for emitting blue light, , And the fourth sub-pixels GP may be sub-pixels emitting green light.

도 4를 참조하면, 화소(P)들 각각은 스캔 라인들(S1~S6), 센싱 라인들(SE1, SE2), 및 데이터 라인들(D1~D3)의 교차에 의해 형성되는 영역들에 배치될 수 있다.Referring to FIG. 4, each of the pixels P is arranged in regions formed by intersections of the scan lines S1 to S6, the sensing lines SE1 and SE2, and the data lines D1 to D3 .

스캔 라인 방향(X축 방향)으로 이웃하는 화소(P)들 사이에는 두 개의 데이터 라인들(D2, D3)이 배치될 수 있다. 이로 인해, 화소(P)들 각각은 두 개의 데이터 라인들에 접속될 수 있다. 구체적으로, 서로 인접한 두 개의 서브 화소들은 어느 하나의 데이터 라인에 접속되고, 서로 인접한 다른 두 개의 서브 화소들은 다른 하나의 데이터 라인에 접속된다. 예를 들어, 제1 및 제2 서브 화소들(RP, WP)은 제1 데이터 라인(D1)에 접속되고, 제3 및 제4 서브 화소들(BP, GP)은 제2 데이터 라인(D2)에 접속될 수 있다.Two data lines D2 and D3 may be disposed between neighboring pixels P in the scan line direction (X-axis direction). As a result, each of the pixels P can be connected to two data lines. Specifically, two sub-pixels adjacent to each other are connected to one data line, and the other two sub-pixels adjacent to each other are connected to the other data line. For example, the first and second sub-pixels RP and WP are connected to the first data line D1, the third and fourth sub-pixels BP and GP are connected to the second data line D2, Lt; / RTI >

또한, 데이터 라인 방향(Y축 방향)으로 배열된 3 개의 화소(P)들 중에서 서로 인접한 두 개의 화소(P)들 사이에는 복수 개의 스캔 라인들(S3~S6)이 배치될 수 있다. 이로 인해, 화소(P)들 각각은 두 개의 스캔 라인들에 접속될 수 있다. 구체적으로, 화소(P)들 각각의 두 개의 서브 화소들은 어느 하나의 스캔 라인에 접속되고, 다른 두 개의 서브 화소들은 다른 하나의 스캔 라인에 접속된다. 이때, 서로 인접한 두 개의 서브 화소들은 서로 다른 스캔 라인들에 접속되고, 서로 인접한 다른 두 개의 서브 화소들 역시 서로 다른 스캔 라인들에 접속될 수 있다. 예를 들어, 제1 및 제2 서브 화소들(RP, WP)은 제1 데이터 라인(D1)에 접속되고, 제3 및 제4 서브 화소들(BP, GP)은 제2 데이터 라인(D2)에 접속될 수 있다.In addition, a plurality of scan lines S3 to S6 may be disposed between two adjacent pixels P among the three pixels P arranged in the data line direction (Y-axis direction). Due to this, each of the pixels P can be connected to two scan lines. Specifically, two sub-pixels of each of the pixels P are connected to one scan line, and the other two sub-pixels are connected to another scan line. At this time, two adjacent sub-pixels may be connected to different scan lines, and two adjacent sub-pixels may be connected to different scan lines. For example, the first and second sub-pixels RP and WP are connected to the first data line D1, the third and fourth sub-pixels BP and GP are connected to the second data line D2, Lt; / RTI >

즉, 화소(P)들 각각은 두 개의 데이터 라인들과 두 개의 스캔 라인들에 접속됨으로써, 제1 스캔 라인(S1)에 스캔 신호가 공급될 때 제1 서브 화소(RP)에 제1 데이터 라인(D1)의 데이터 전압을 공급하고 제4 서브 화소(GP)에 제2 데이터 라인(D2)의 데이터 전압을 공급할 수 있다. 또한, 제2 스캔 라인(S2)에 스캔 신호가 공급될 때 제2 서브 화소(WP)에 제1 데이터 라인(D1)의 데이터 전압을 공급하고 제3 서브 화소(BP)에 제2 데이터 라인(D2)의 데이터 전압을 공급할 수 있다.That is, each of the pixels P is connected to two data lines and two scan lines so that when a scan signal is supplied to the first scan line S1, And the data voltage of the second data line D2 may be supplied to the fourth sub-pixel GP. In addition, when the scan signal is supplied to the second scan line S2, the data voltage of the first data line D1 is supplied to the second sub-pixel WP and the data voltage of the second data line D1 is supplied to the third sub- D2).

결국, 본 발명의 실시예는 2 개의 스캔 라인들과 2 개의 데이터 라인들을 이용하여 제1 내지 제4 서브 화소들(RP, WP, BP, GP)에 데이터 전압을 공급할 수 있다. 이에 따라, 본 발명의 실시예는 종래 1 개의 스캔 라인과 4 개의 데이터 라인들을 이용하여 제1 내지 제4 서브 화소들(RP, WP, BP, GP)에 데이터 전압을 공급할 때보다 데이터 라인들의 개수를 절반으로 줄일 수 있다. 따라서, 본 발명의 실시예는 소스 드라이브 IC의 개수를 줄일 수 있으므로, 제조 비용을 절감할 수 있다.As a result, the embodiment of the present invention can supply the data voltages to the first to fourth sub-pixels RP, WP, BP, and GP using two scan lines and two data lines. Accordingly, in the embodiment of the present invention, the number of data lines is smaller than that in supplying data voltages to the first to fourth sub-pixels RP, WP, BP, and GP using one scan line and four data lines, Can be reduced by half. Therefore, the embodiment of the present invention can reduce the number of source drive ICs, thereby reducing manufacturing cost.

또한, 데이터 라인 방향(Y축 방향)으로 배열된 3 개의 화소(P)들 중에서 서로 인접한 다른 두 개의 화소(P)들 사이에는 하나의 센싱 라인(SE1)이 배치된다. 이로 인해, 서로 인접한 다른 두 개의 화소(P)들은 하나의 센싱 라인(SE1)에 접속될 수 있다.One sensing line SE1 is disposed between two adjacent pixels P among the three pixels P arranged in the data line direction (Y-axis direction). As a result, two pixels P adjacent to each other can be connected to one sensing line SE1.

또한, 제2 서브 화소(WP)와 제3 서브 화소(BP) 사이에는 기준전압 라인(R1)이 배치될 수 있다. 이로 인해, 화소(P)들 각각의 제1 내지 제4 서브 화소들(RP, WP, BP, GP)은 하나의 기준전압 라인(R1)에 접속될 수 있다.In addition, a reference voltage line R1 may be disposed between the second sub-pixel WP and the third sub-pixel BP. Thus, the first to fourth sub-pixels RP, WP, BP, GP of each of the pixels P can be connected to one reference voltage line R 1.

즉, 서로 인접한 다른 두 개의 화소(P)들의 서브 화소들(RP, WP, BP, GP)은 하나의 센싱 라인(SE1)에 접속되고 하나의 기준전압 라인(R1)에 접속된다. 이로 인해, 본 발명의 실시예는 하나의 센싱 라인(SE1)에 센싱 신호가 공급될 때 서로 인접한 다른 두 개의 화소(P)들의 서브 화소들(RP, WP, BP, GP)의 구동 트랜지스터들의 전류들을 하나의 기준전압 라인(R1)을 통해 센싱할 수 있다. 따라서, 본 발명의 실시예는 센싱 라인들(SE1, SE2)의 개수를 줄일 수 있으므로, 화소(P)들 각각의 서브 화소들(RP, WP, BP, GP)의 개구율을 높일 수 있다.That is, the subpixels RP, WP, BP, and GP of two adjacent pixels P are connected to one sensing line SE1 and connected to one reference voltage line R1. Thus, when the sensing signal is supplied to one sensing line SE1, the currents of the driving transistors of the sub-pixels RP, WP, BP, and GP of the two adjacent pixels P Can be sensed through one reference voltage line (R1). Accordingly, the embodiment of the present invention can reduce the number of sensing lines SE1 and SE2, thereby increasing the aperture ratio of each of the subpixels RP, WP, BP, and GP.

이하에서는, 도 5를 결부하여 표시영역(AA)의 화소들 일부의 구조에 대하여 상세히 설명한다.Hereinafter, the structure of a part of the pixels in the display area AA will be described in detail with reference to FIG.

도 5는 도 1의 표시영역의 화소들 일부를 상세히 보여주는 회로도이다. 도 5를 참조하면, 화소(P)에 포함된 제1 내지 제4 서브 화소들(RP, WP, BP, GP) 각각은 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED), 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제2 트랜지스터(T2), 및 커패시터(C)를 포함할 수 있다. 5 is a circuit diagram showing a part of pixels of the display region of FIG. 1 in detail. 5, each of the first to fourth sub-pixels RP, WP, BP and GP included in the pixel P includes an organic light emitting diode (ROLED / WOLED / BOLED / GOLED), a driving transistor DT, A first transistor T1, and a second transistor T2, and a capacitor C, as shown in FIG.

유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)의 애노드 전극은 구동 트랜지스터(DT)의 제1 전극에 접속되고, 캐소드 전극은 제1 전원전압보다 낮은 제2 전원전압이 공급되는 제2 전원라인에 접속될 수 있다.The organic light emitting diode (ROLED / WOLED / BOLED / GOLED) emits light according to the current supplied through the driving transistor DT. The anode electrode of the organic light emitting diode (ROLED / WOLED / BOLED / GOLED) is connected to the first electrode of the driving transistor DT, and the cathode electrode is connected to the second power supply line supplied with the second power supply voltage lower than the first power supply voltage Can be connected.

유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.The organic light emitting diode (ROLED / WOLED / BOLED / GOLED) includes an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, electrode. In the organic light emitting diode (ROLED / WOLED / BOLED / GOLED), when a voltage is applied to the anode electrode and the cathode electrode, holes and electrons move to the organic light emitting layer through the hole transporting layer and the electron transporting layer, respectively, .

제1 서브 화소(RP)는 적색 광을 발광하는 적색 유기발광 다이오드(ROLED)를 포함하고, 제2 서브 화소(WP)는 백색 광을 발광하는 백색 유기발광 다이오드(WOLED)를 포함할 수 있다. 또한, 제3 서브 화소(BP)는 청색 광을 발광하는 청색 유기발광 다이오드(BOLED)를 포함하고, 제4 서브 화소(GP)는 녹색 광을 발광하는 녹색 유기발광 다이오드(GOLED)를 포함할 수 있다. 또는, 제1 내지 제4 서브 화소들(RP, WP, BP, GP) 각각은 백색 유기발광 다이오드를 포함할 수 있다. 이 경우, 제1 서브 화소(RP)는 적색 컬러필터를 포함하고, 제3 서브 화소(BP)는 청색 컬러필터를 포함하며, 제4 서브 화소(GP)는 녹색 컬러필터를 포함할 수 있다.The first sub pixel RP includes a red organic light emitting diode ROLED for emitting red light and the second sub pixel WP may include a white organic light emitting diode WOLED for emitting white light. The third sub pixel BP includes a blue organic light emitting diode BOLED for emitting blue light and the fourth sub pixel GP includes a green organic light emitting diode GOLED for emitting green light. have. Alternatively, each of the first to fourth sub-pixels RP, WP, BP, and GP may include a white organic light emitting diode. In this case, the first sub-pixel RP includes a red color filter, the third sub-pixel BP includes a blue color filter, and the fourth sub-pixel GP includes a green color filter.

구동 트랜지스터(DT)는 제1 전원라인(EVL)과 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED) 사이에 배치된다. 구동 트랜지스터(DT)는 게이트 전극과 제1 전극의 전압 차에 따라 제1 전원라인(EVL)으로부터 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 제1 전극은 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)의 애노드 전극에 접속되며, 제2 전극은 제1 전원전압이 공급되는 제1 전원라인(EVL)에 접속될 수 있다.The driving transistor DT is disposed between the first power supply line EVL and the organic light emitting diode ROLED / WOLED / BOLED / GOLED. The driving transistor DT adjusts the current flowing from the first power supply line EVL to the organic light emitting diode ROLED / WOLED / BOLED / GOLED according to the voltage difference between the gate electrode and the first electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first transistor ST1, the first electrode of the driving transistor DT is connected to the anode electrode of the organic light emitting diode ROLED / WOLED / BOLED / GOLED, And may be connected to a first power supply line (EVL) to which a first power supply voltage is supplied.

제1 트랜지스터(ST1)는 제k(k는 1≤k≤n을 만족하는 양의 정수) 스캔라인(Sk)의 제k 스캔신호에 의해 턴-온되어 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.The first transistor ST1 is turned on by the kth scan signal of the kth scan line Sk (k is a positive integer satisfying 1? K? N) so that the jth (j is 1? J? M To the gate electrode of the driving transistor DT. The gate electrode of the first transistor T1 is connected to the kth scan line Sk and the first electrode thereof is connected to the gate electrode of the driving transistor DT and the second electrode thereof is connected to the jth data line Dj . The first transistor ST1 may be referred to as a scan transistor.

제2 트랜지스터(ST2)는 제v(v는 1≤v≤q을 만족하는 양의 정수) 센싱라인(SEv)의 제v 센싱신호에 의해 턴-온되어 제u(u는 1≤u≤p을 만족하는 양의 정수) 기준전압 라인(Ru)을 구동 트랜지스터(DT)의 제1 전극에 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제v 센싱라인(SEv)에 접속되고, 제1 전극은 제u 기준전압 라인(Ru)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 접속될 수 있다. 제2 트랜지스터(ST2)는 센싱 트랜지스터로 통칭될 수 있다.The second transistor ST2 is turned on by the v-th sensing signal of the sensing line SEv, v (v is a positive integer satisfying 1? V? Q) The reference voltage line Ru is connected to the first electrode of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the vth sensing line SEv and the first electrode thereof is connected to the u th reference voltage line Ru and the second electrode thereof is connected to the first electrode of the driving transistor DT Lt; / RTI > The second transistor ST2 may be referred to as a sensing transistor.

커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 제1 전극 사이에 형성된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트전압과 소스전압 간의 차전압을 저장한다.The capacitor C is formed between the gate electrode of the driving transistor DT and the first electrode. The capacitor C stores the difference voltage between the gate voltage of the driving transistor DT and the source voltage.

도 5에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 제1 전극은 소스 전극일 수 있고 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제1 전극은 드레인 전극일 수 있고 제2 전극은 소스 전극일 수 있다.5, the driving transistor DT and the first and second transistors ST1 and ST2 are formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). However, it should be noted that the driving transistor DT and the first and second transistors ST1 and ST2 are not limited thereto. The driving transistor DT and the first and second transistors ST1 and ST2 may be formed of a P-type MOSFET. It should be noted that the first electrode may be a source electrode and the second electrode may be a drain electrode, but the present invention is not limited thereto. That is, the first electrode may be a drain electrode and the second electrode may be a source electrode.

서브 화소들 각각의 표시 모드와 센싱 모드에서의 동작을 살펴보면 다음과 같다.Hereinafter, the operation in the display mode and the sensing mode of each of the sub-pixels will be described.

표시 모드에서 제k 스캔라인(Sk)에 스캔신호가 공급될 때 제j 데이터라인(Dj)의 발광 데이터전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제v 센싱라인(SEv)에 센싱신호가 공급될 때 제u 기준전압 라인(Ru)의 기준전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 이로 인해, 표시 모드에서 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 유기발광다이오드(OLED)에 공급되며, 유기발광다이오드(OLED)는 발광하게 된다. 이때, 발광 데이터전압은 구동 트랜지스터(DT)의 문턱전압을 보상한 전압이므로, 구동 트랜지스터(DT)의 전류는 구동 트랜지스터(DT)의 문턱전압에 의존하지 않는다.The emission data voltage of the jth data line Dj is supplied to the gate electrode of the driving transistor DT when the scan signal is supplied to the kth scan line Sk in the display mode, The reference voltage of the u-th reference voltage line Ru is supplied to the source electrode of the driving transistor DT. The current of the driving transistor DT flowing in accordance with the voltage difference between the voltage of the gate electrode of the driving transistor DT and the voltage of the source electrode is supplied to the organic light emitting diode OLED in the display mode, ) Emit light. At this time, since the emission data voltage is a voltage compensated for the threshold voltage of the driving transistor DT, the current of the driving transistor DT does not depend on the threshold voltage of the driving transistor DT.

또한, 센싱 모드에서 제k 스캔라인(Sk)에 스캔신호가 공급될 때 제j 데이터라인의 센싱 데이터전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제v 센싱라인(SEv)에 센싱신호가 공급될 때 제u 기준전압 라인(Ru)의 기준전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 또한, 센싱 모드에서 제v 센싱라인(SEv)에 센싱신호에 의해 제2 트랜지스터(ST2)를 턴-온시켜 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 제u 기준전압 라인(Ru)으로 흐르도록 한다. 그 결과, 센싱 데이터 출력부(30)는 제2 스위칭부(130)의 스위칭에 따라 제u 기준전압 라인(Ru)에 흐르는 전류를 센싱하여 센싱 데이터(SD)를 출력할 수 있으며, 데이터 보상부(70)는 센싱 데이터(SD)를 이용하여 구동 트랜지스터(DT)의 문턱전압을 외부 보상할 수 있다.When the scan signal is supplied to the kth scan line Sk in the sensing mode, the sensing data voltage of the jth data line is supplied to the gate electrode of the driving transistor DT, The reference voltage of the u-th reference voltage line Ru is supplied to the source electrode of the driving transistor DT. Further, in the sensing mode, the second transistor ST2 is turned on by the sensing signal to the v-th sensing line SEv to drive the second transistor ST2 in accordance with the voltage difference between the voltage of the gate electrode of the driving transistor DT and the voltage of the source electrode So that the current of the transistor DT flows to the u < th > reference voltage line Ru. As a result, the sensing data output unit 30 can sense the current flowing through the u-th reference voltage line Ru according to the switching of the second switching unit 130 to output the sensing data SD, The driver 70 can externally compensate the threshold voltage of the driving transistor DT using the sensing data SD.

화소(P)에 포함된 제1 내지 제4 서브 화소들(RP, WP, BP, GP) 중 두 개의 서브 화소들의 제1 트랜지스터(ST1)들의 게이트 전극들은 제k 스캔 라인에 접속되고, 다른 두 개의 서브 화소들의 제1 트랜지스터(ST1)들의 게이트 전극들은 제k+1 스캔 라인(Sk+1)에 접속될 수 있다. 예를 들어, 제1 및 제4 서브 화소들(RP, GP)의 제1 트랜지스터(ST1)들의 게이트 전극들이 제k 스캔 라인(Sk)에 접속되는 경우, 제2 및 제3 서브 화소들(WP, BP)의 제1 트랜지스터(ST1)들의 게이트 전극들이 제k+1 스캔 라인(Sk+1)에 접속될 수 있다. 또는, 제1 및 제4 서브 화소들(RP, GP)의 제1 트랜지스터(ST1)들의 게이트 전극들이 제k+1 스캔 라인(Sk+1)에 접속되는 경우, 제2 및 제3 서브 화소들(WP, BP)의 제1 트랜지스터(ST1)들의 게이트 전극들이 제k 스캔 라인(Sk)에 접속될 수 있다.The gate electrodes of the first transistors ST1 of two sub-pixels among the first to fourth sub-pixels RP, WP, BP and GP included in the pixel P are connected to the kth scan line, The gate electrodes of the first transistors ST1 of the sub-pixels may be connected to the (k + 1) th scan line Sk + 1. For example, when the gate electrodes of the first transistors ST1 of the first and fourth sub-pixels RP and GP are connected to the kth scan line Sk, the second and third sub- , BP may be connected to the (k + 1) th scan line Sk + 1. When the gate electrodes of the first transistors ST1 of the first and fourth sub-pixels RP and GP are connected to the (k + 1) th scan line Sk + 1, the second and third sub- The gate electrodes of the first transistors ST1 of the transistors WP and BP may be connected to the kth scan line Sk.

화소(P)에 포함된 제1 내지 제4 서브 화소들(RP, WP, BP, GP) 중 두 개의 서브 화소들의 제1 트랜지스터(ST1)들의 드레인 전극들은 제j 데이터 라인(Dj)에 접속되고, 다른 두 개의 서브 화소들의 제1 트랜지스터(ST1)들의 드레인 전극들은 제j+1 데이터 라인(Dj+1)에 접속될 수 있다. 예를 들어, 제1 및 제2 서브 화소들(RP, WP)의 제1 트랜지스터(ST1)들의 드레인 전극들이 제j 데이터 라인(Dj)에 접속되는 경우, 제3 및 제4 서브 화소들(BP, GP)의 제1 트랜지스터(ST1)들의 드레인 전극들은 제j+1 데이터 라인(Dj+1)에 접속될 수 있다.The drain electrodes of the first transistors ST1 of the two sub-pixels among the first to fourth sub-pixels RP, WP, BP and GP included in the pixel P are connected to the j-th data line Dj , And the drain electrodes of the first transistors ST1 of the other two sub-pixels may be connected to the (j + 1) th data line Dj + 1. For example, when the drain electrodes of the first transistors ST1 of the first and second sub-pixels RP and WP are connected to the jth data line Dj, the third and fourth sub- , GP may be connected to the (j + 1) th data line Dj + 1.

즉, 본 발명의 실시예는 2 개의 스캔 라인들과 2 개의 데이터 라인들을 이용하여 제1 내지 제4 서브 화소들(RP, WP, BP, GP)에 데이터 전압들을 공급할 수 있다. 이에 따라, 본 발명의 실시예는 종래 1 개의 스캔 라인과 4 개의 데이터 라인들을 이용하여 제1 내지 제4 서브 화소들(RP, WP, BP, GP)에 데이터 전압을 공급할 때보다 데이터 라인들의 개수를 절반으로 줄일 수 있다. 따라서, 본 발명의 실시예는 소스 드라이브 IC의 개수를 줄일 수 있으므로, 제조 비용을 절감할 수 있다.That is, the embodiment of the present invention can supply the data voltages to the first to fourth sub-pixels RP, WP, BP, and GP using two scan lines and two data lines. Accordingly, in the embodiment of the present invention, the number of data lines is smaller than that in supplying data voltages to the first to fourth sub-pixels RP, WP, BP, and GP using one scan line and four data lines, Can be reduced by half. Therefore, the embodiment of the present invention can reduce the number of source drive ICs, thereby reducing manufacturing cost.

또한, 화소(P)에 포함된 서브 화소들(RP, WP, BP, GP)의 제2 트랜지스터(ST2)들의 게이트 전극들은 동일한 센싱 라인에 접속되고, 드레인 전극들은 동일한 기준전압 라인에 접속될 수 있다. 특히, 서로 인접한 두 개의 화소(P)들의 서브 화소들(RP, WP, BP, GP)의 제2 트랜지스터(ST2)들의 게이트 전극들은 동일한 센싱 라인에 접속되고, 드레인 전극들은 동일한 기준전압 라인에 접속될 수 있다. 이로 인해, 본 발명의 실시예는 동일한 센싱 라인에 센싱 신호가 공급될 때 서로 인접한 두 개의 화소(P)들의 서브 화소들(RP, WP, BP, GP)의 구동 트랜지스터들의 전류들을 동일한 기준전압 라인을 통해 센싱할 수 있다. 따라서, 본 발명의 실시예는 센싱 라인들의 개수를 줄일 수 있으므로, 화소(P)들 각각의 서브 화소들(RP, WP, BP, GP)의 개구율을 높일 수 있다.The gate electrodes of the second transistors ST2 of the sub pixels RP, WP, BP and GP included in the pixel P may be connected to the same sensing line and the drain electrodes may be connected to the same reference voltage line have. Particularly, the gate electrodes of the second transistors ST2 of the sub pixels RP, WP, BP and GP of two adjacent pixels P are connected to the same sensing line, and the drain electrodes are connected to the same reference voltage line . Accordingly, when the sensing signal is supplied to the same sensing line, the currents of the driving transistors of the sub-pixels RP, WP, BP, and GP of two adjacent pixels P are applied to the same reference voltage line . ≪ / RTI > Accordingly, the embodiment of the present invention can reduce the number of sensing lines, thereby increasing the aperture ratio of each of the sub-pixels RP, WP, BP, GP of the pixels P.

도 6은 제N 및 제N+1 프레임 기간들 동안 제1 내지 제8 스캔 라인들에 인가되는 제1 내지 제8 스캔 신호들과 제1 및 제2 센싱신호 라인들에 인가되는 제1 및 제2 센싱신호들을 보여주는 파형도이다.FIG. 6 is a timing chart showing the first to eighth scan signals applied to the first to eighth scan lines and the first and second scan signals applied to the first and second sense signal lines during the Nth and (N + 1) 2 sensing signals.

도 6에서는 설명의 편의를 위해 제N(N은 양의 정수) 및 제N+1 프레임 기간들(frame periods)만을 예시하였다. 60㎐의 주파수로 구동되는 경우, 1 초(1 second)에 60 개의 프레임 기간들이 포함될 수 있다. 이 경우, 프레임 기간들 각각은 대략 16.68㎳일 수 있다. 또한, 도 6에서는 설명의 편의를 위해 제1 내지 제8 스캔 신호들(Scan1~Scan8)과 제1 및 제2 센싱 신호들(Sense1, Sense2)만을 예시하였다.In FIG. 6, only N (N is a positive integer) and (N + 1) frame periods are illustrated for convenience of explanation. When driven at a frequency of 60 Hz, 60 frame periods may be included in 1 second. In this case, each of the frame periods may be approximately 16.68 ms. In FIG. 6, only the first to eighth scan signals Scan1 to Scan8 and the first and second sensing signals Sense1 and Sense2 are illustrated for convenience of explanation.

도 6을 참조하면, 프레임 기간들 각각은 액티브 기간(active perid, AP)과 블랭크 기간(blank period, BP)를 포함한다. 액티브 기간(AP)은 표시패널(10)의 화소(P)들의 서브 화소들(RP, WP, BP, GP)에 데이터 전압들이 공급되는 데이터 어드레싱(data addressing) 기간이다. 블랭크 기간(BP)은 휴지 기간일 수 있으나, 본 발명의 실시예에서는 하나의 센싱 라인에 접속된 서브 화소들(RP, WP, BP, GP)의 구동 트랜지스터(DT)들의 전류들을 센싱하는 센싱 기간으로 동작된다.Referring to FIG. 6, each of the frame periods includes an active period (AP) and a blank period (BP). The active period AP is a data addressing period in which data voltages are supplied to the sub-pixels RP, WP, BP and GP of the pixels P of the display panel 10. [ The blank period BP may be a rest period. However, in the embodiment of the present invention, the sensing period for sensing the currents of the driving transistors DT of the sub pixels RP, WP, BP, and GP connected to one sensing line .

액티브 기간(AP) 동안 게이트 하이 전압(VGH)의 스캔 신호들(Scan1~Scan8)은 스캔 라인들에 순차적으로 인가된다. 이때, 발광 데이터 전압들은 스캔 신호들(Scan1~Scan8)에 동기화하여 데이터 라인들에 공급된다. 따라서, 액티브 기간(AP) 동안 스캔 신호가 공급되는 스캔 라인에 접속된 서브 화소들은 데이터 라인들을 통해 발광 데이터 전압들을 인가받을 수 있다. During the active period (AP), the scan signals (Scan1 to Scan8) of the gate high voltage (VGH) are sequentially applied to the scan lines. At this time, the emission data voltages are supplied to the data lines in synchronization with the scan signals (Scan1 to Scan8). Accordingly, the sub-pixels connected to the scan line supplied with the scan signal during the active period (AP) can receive the emission data voltages through the data lines.

액티브 기간(AP) 동안 게이트 하이 전압(VGH)의 센싱 신호들(Sense1, Sense2)은 센싱 라인들에 순차적으로 인가된다. 이때, 기준전압 라인들에는 기준전압이 공급된다. 따라서, 액티브 기간(AP) 동안 센싱 신호가 공급되는 센싱 라인에 접속된 서브 화소들은 기준전압 라인을 통해 기준전압을 인가받을 수 있다.During the active period AP, the sensing signals Sense1 and Sense2 of the gate high voltage VGH are sequentially applied to the sensing lines. At this time, reference voltages are supplied to the reference voltage lines. Accordingly, the sub-pixels connected to the sensing line to which the sensing signal is supplied during the active period (AP) can receive the reference voltage through the reference voltage line.

게이트 하이 전압(VGH)은 서브 화소들(RP, WP, BP, GP)의 제1 및 제2 트랜지스터들(T1, T2)을 턴-온시킬 수 있는 전압에 해당한다. 게이트 로우 전압(VGL)은 서브 화소들(RP, WP, BP, GP)의 제1 및 제2 트랜지스터들(T1, T2)을 턴-오프시킬 수 있는 전압에 해당한다. 게이트 로우 전압(VGL)은 게이트 하이 전압(VGH)보다 낮은 레벨의 전압일 수 있다.The gate high voltage VGH corresponds to a voltage capable of turning on the first and second transistors T1 and T2 of the sub pixels RP, WP, BP and GP. The gate-low voltage VGL corresponds to a voltage capable of turning off the first and second transistors T1 and T2 of the sub-pixels RP, WP, BP and GP. The gate low voltage VGL may be a voltage lower than the gate high voltage VGH.

한편, 하나의 센싱 라인에 접속되는 두 개의 화소(P)들의 서브 화소들(RP, WP, BP, GP)이 4 개의 스캔 라인들에 접속된다. 이로 인해, 센싱 신호들(Sense1, Sense2) 각각은 4 개의 스캔 신호들마다 인가될 수 있다. 즉, 센싱 신호들(Sense1, Sense2) 각각의 폭은 스캔 신호들 각각의 폭보다 넓으며, 도 4 및 도 5와 같이 하나의 센싱 라인에 접속되는 두 개의 화소(P)들의 서브 화소들(RP, WP, BP, GP)이 4 개의 스캔 라인들에 접속되는 경우 센싱 신호들(Sense1, Sense2) 각각의 폭은 스캔 신호들 각각의 폭보다 대략 4 배 넓을 수 있다.On the other hand, the sub pixels RP, WP, BP and GP of two pixels P connected to one sensing line are connected to the four scan lines. Thus, each of the sensing signals Sense1 and Sense2 can be applied to each of the four scan signals. That is, the width of each of the sensing signals Sense1 and Sense2 is wider than the width of each of the scan signals, and the width of each of the subpixels RP , WP, BP, and GP are connected to four scan lines, the width of each of the sense signals Sense1 and Sense2 may be approximately four times wider than the width of each of the scan signals.

액티브 기간(AP) 동안 서브 화소들(RP, WP, BP, GP) 각각의 동작은 다음과 같다.The operation of each of the sub-pixels RP, WP, BP, and GP during the active period AP is as follows.

첫 번째로, 액티브 기간(AP) 동안 제1 트랜지스터(ST1)는 제k 스캔라인(Sk)으로 게이트 하이 전압(VGH)의 제k 스캔신호(Scank)가 공급되는 경우 턴-온된다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제j 데이터라인(Dj)의 발광 데이터전압이 공급된다.First, during the active period AP, the first transistor ST1 is turned on when the kth scan signal Scank of the gate high voltage VGH is supplied to the kth scan line Sk. Thus, the emission data voltage of the jth data line Dj is supplied to the gate electrode of the driving transistor DT.

두 번째로, 액티브 기간(AP) 동안 제2 트랜지스터(ST2)는 제v 센싱라인(SEv)으로 공급되는 게이트 하이 전압(VGH)의 제v 센싱신호(Sensev)에 의해 턴-온된다. 이로 인해, 구동 트랜지스터(DT)의 소스 전극에는 제u 기준전압 라인(Ru)의 기준전압이 공급된다.Secondly, during the active period AP, the second transistor ST2 is turned on by the vth sensing signal (Signev) of the gate high voltage (VGH) supplied to the vth sensing line SEv. For this reason, the reference voltage of the u-th reference voltage line Ru is supplied to the source electrode of the driving transistor DT.

액티브 기간(AP) 동안 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차이는 커패시터(C)에 저장된다. 제1 및 제2 트랜지스터(ST1, ST2)가 모두 턴-오프되는 경우, 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차이에 따른 전류(Ids)는 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)로 흐른다. 발광 데이터 전압은 구동 트랜지스터(DT)의 문턱전압이 보상된 전압이므로, 구동 트랜지스터(DT)를 통해 유기발광 다이오드(ROLED/WOLED/BOLED/GOLED)로 흐르는 전류는 구동 트랜지스터(DT)의 문턱전압에 의존하지 않는다.The difference between the gate voltage and the source voltage of the driving transistor DT during the active period AP is stored in the capacitor C. [ When the first and second transistors ST1 and ST2 are both turned off, the current Ids corresponding to the difference between the gate voltage and the source voltage of the driving transistor DT is the same as that of the organic light emitting diode (ROLED / WOLED / BOLED / GOLED ). Since the emission data voltage is a voltage at which the threshold voltage of the driving transistor DT is compensated, a current flowing to the organic light emitting diode ROLED / WOLED / BOLED / GOLED through the driving transistor DT is reduced to a threshold voltage of the driving transistor DT Do not depend on it.

블랭크 기간(BP)은 제1 내지 제2 기간들(T1, T2)로 구분된다. 제1 기간(T1)은 하나의 스캔 라인을 제외한 나머지 스캔 라인들에 스캔 신호들이 동시에 공급되는 기간이고, 제2 기간(T2)은 상기 하나의 스캔 라인과 상기 하나의 스캔 라인에 접속된 서브 화소들에 접속된 센싱 라인에 센싱 신호를 공급하는 기간이다.The blank period BP is divided into first to second periods T1 and T2. The first period T1 is a period during which scan signals are simultaneously supplied to the remaining scan lines except for one scan line and the second period T2 is a period during which the scan signals are simultaneously supplied to the one scan line and the sub- And a sensing signal is supplied to the sensing line connected to the sensing line.

제1 기간(T1) 동안 제k 스캔 라인을 제외한 나머지 스캔 라인들에 게이트 하이 전압(VGH)의 스캔 신호들이 동시에 공급된다. 예를 들어, 도 6과 같이 제N 프레임 기간의 블랭크 기간(BP)의 제1 기간(T1) 동안 제1 스캔 라인을 제외한 나머지 스캔 라인들에 게이트 하이 전압(VGH)의 스캔 신호들(Scan2~Scan8)이 동시에 공급될 수 있다. 또한, 도 6과 같이 제N+1 프레임 기간의 블랭크 기간(BP)의 제1 기간(T1) 동안 제2 스캔 라인을 제외한 나머지 스캔 라인들에 게이트 하이 전압(VGH)의 스캔 신호들(Scan1, Scan3~Scan8)이 동시에 공급될 수 있다. 이때, 블랙 데이터 전압들이 제1 기간(T1) 동안 데이터 라인들에 공급된다. 따라서, 제1 기간(T1) 동안 상기 나머지 스캔 라인들에 접속된 서브 화소들은 데이터 라인들을 통해 블랙 데이터 전압들을 인가받을 수 있다. 제1 기간(T1) 동안 게이트 로우 전압(VGL)의 센싱 신호들(Sense1, Sense2)이 센싱 라인들에 인가된다.During the first period T1, the scan signals of the gate high voltage VGH are simultaneously supplied to the remaining scan lines except for the kth scan line. For example, as shown in FIG. 6, during the first period T1 of the blank period BP of the Nth frame period, the scan signals Scan2 to Scan4 of the gate high voltage VGH are applied to the remaining scan lines except for the first scan line, Scan8) can be supplied simultaneously. 6, during the first period T1 of the blank period BP of the (N + 1) -th frame period, the scan signals Scan1, Scan2 of the gate high voltage VGH are applied to the remaining scan lines except for the second scan line, Scan3 to Scan8) can be supplied at the same time. At this time, the black data voltages are supplied to the data lines during the first period T1. Thus, during the first period T1, the sub-pixels connected to the remaining scan lines can receive the black data voltages through the data lines. During the first period T1, the sensing signals Sense1, Sense2 of the gate low voltage VGL are applied to the sensing lines.

제2 기간(T2) 동안 상기 제k 스캔 라인에만 게이트 하이 전압(VGH)의 스캔 신호가 공급된다. 예를 들어, 도 6과 같이 제N 프레임 기간의 블랭크 기간(BP)의 제2 기간(T2) 동안 제1 스캔 라인에만 게이트 하이 전압(VGH)의 제1 스캔 신호(Scan1)가 공급될 수 있다. 또한, 도 6과 같이 제N+1 프레임 기간의 블랭크 기간(BP)의 제2 기간(T2) 동안 제2 스캔 라인에만 게이트 하이 전압(VGH)의 스캔 신호(Scan2)가 공급될 수 있다. 이때, 센싱 데이터 전압들이 제2 기간(T2) 동안 데이터 라인들에 공급된다. 따라서, 제2 기간(T2) 동안 상기 제k 스캔 라인에 접속된 서브 화소들은 데이터 라인들을 통해 센싱 데이터 전압들을 인가받을 수 있다.During the second period T2, the scan signal of the gate high voltage (VGH) is supplied only to the kth scan line. For example, as shown in FIG. 6, the first scan signal Scan1 of the gate high voltage VGH may be supplied only to the first scan line during the second period T2 of the blank period BP of the Nth frame period . 6, the scan signal Scan2 of the gate high voltage VGH may be supplied only to the second scan line during the second period T2 of the blank period BP of the (N + 1) -th frame period. At this time, the sensing data voltages are supplied to the data lines during the second period T2. Accordingly, the sub-pixels connected to the k < th > scan line during the second period T2 may receive the sensing data voltages through the data lines.

제2 기간(T2) 동안 제k 스캔 라인에 접속된 서브 화소들에 접속된 제v 센싱 라인에만 게이트 하이 전압(VGH)의 센싱 신호가 인가된다. 예를 들어, 제1 스캔 라인에 접속된 서브 화소들은 도 4 및 도 5와 같이 제1 센싱 라인에 접속되므로, 제N 프레임 기간의 블랭크 기간(BP)의 제2 기간(T2) 동안 제1 센싱 라인(SE1)에만 게이트 하이 전압(VGH)의 제1 센싱 신호(Sense1)가 인가될 수 있다. 또한, 제2 스캔 라인에 접속된 서브 화소들은 도 4 및 도 5와 같이 제1 센싱 라인에 접속되므로, 제N+1 프레임 기간의 블랭크 기간(BP)의 제2 기간(T2) 동안 제1 센싱 라인(SE1)에만 게이트 하이 전압(VGH)의 제1 센싱 신호(Sense1)가 인가될 수 있다.The sensing signal of the gate high voltage (VGH) is applied only to the v-th sensing line connected to the sub-pixels connected to the k-th scan line during the second period T2. For example, the sub-pixels connected to the first scan line are connected to the first sensing line as shown in FIGS. 4 and 5, so that during the second period T2 of the blank period BP of the Nth frame period, The first sensing signal Sense1 of the gate high voltage VGH may be applied only to the line SE1. Since the sub-pixels connected to the second scan line are connected to the first sensing line as shown in Figs. 4 and 5, during the second period T2 of the blank period BP of the (N + 1) The first sensing signal Sense1 of the gate high voltage VGH may be applied only to the line SE1.

한편, 제2 기간(T2) 동안 인가되는 센싱 신호의 폭은 제2 기간(T2) 동안 인가되는 스캔 신호의 폭보다 넓을 수 있다. 이로 인해, 제2 기간(T2)은 제2-1 기간(T2-1)과 제2-2 기간(T2-2)로 구분될 수 있다. 제2-1 기간(T2-1)은 제2 기간(T2)에서 스캔 신호와 센싱 신호가 게이트 하이 전압(VGH)으로 인가되는 기간을 나타내고, 제2-2 기간(T2-2)은 제2 기간(T2) 동안 스캔 신호가 게이트 로우 전압(VGL)으로 인가되고 센싱 신호가 게이트 하이 전압(VGH)으로 인가되는 기간을 나타낸다.Meanwhile, the width of the sensing signal applied during the second period T2 may be wider than the width of the scan signal applied during the second period T2. Accordingly, the second period T2 can be divided into the 2-1th period T2-1 and the 2-2nd period T2-2. The 2 < nd > -1 period T2-1 indicates a period during which the scan signal and the sensing signal are applied to the gate high voltage VGH in the second period T2, Represents a period during which the scan signal is applied to the gate low voltage VGL and the sensing signal is applied to the gate high voltage VGH during the period T2.

블랭크 기간(BP)의 제1 기간(T1) 동안 기준전압 라인들에는 기준전압이 공급된다. 또한, 블랭크 기간(BP)의 제2 기간(T2)에서 제k 스캔 신호가 공급되는 제2-1 기간(T2-1) 동안 기준전압 라인들에 기준전압이 공급되며, 제2-1 기간(T2-1) 이후의 제2-2 기간(T2-2) 동안 기준전압 라인들은 제2 스위칭부(130)을 통해 센싱 데이터 출력부(140)에 접속된다.A reference voltage is supplied to the reference voltage lines during a first period (T1) of the blank period (BP). Further, a reference voltage is supplied to the reference voltage lines during the second-first period T2-1 during which the k-th scan signal is supplied in the second period T2 of the blank period (BP), and the second- The reference voltage lines are connected to the sensing data output unit 140 through the second switching unit 130 during the second 2-2 period T2-2 after T2-1.

첫 번째로, 블랭크 기간(BP)의 제1 기간(T1) 동안 어느 하나의 센싱 라인에 접속된 서브 화소들에 접속된 스캔 라인들 중 하나의 스캔 라인을 제외한 나머지 스캔 라인들에 스캔 신호들이 동시에 공급된다. 상기 나머지 스캔 라인들에 접속된 서브 화소들(RP, WP, BP, GP) 각각의 제1 트랜지스터(ST1)는 상기 나머지 스캔 라인들로 게이트 하이 전압(VGH)의 스캔신호들이 공급되는 경우 턴-온된다. 이로 인해, 상기 나머지 스캔 라인들에 접속된 서브 화소들(RP, WP, BP, GP) 각각의 구동 트랜지스터(DT)의 게이트 전극에는 데이터 라인들의 블랙 데이터전압이 공급된다.First, scan signals are simultaneously applied to the remaining scan lines except for one scan line among the scan lines connected to the sub pixels connected to any one of the sensing lines during the first period (T1) of the blank period (BP) . The first transistor ST1 of each of the sub pixels RP, WP, BP and GP connected to the remaining scan lines is turned on when the scan signals of the gate high voltage VGH are supplied to the remaining scan lines. Is turned on. Therefore, the black data voltage of the data lines is supplied to the gate electrode of the driving transistor DT of each of the sub-pixels RP, WP, BP, and GP connected to the remaining scan lines.

두 번째로, 블랭크 기간(BP)의 제2-1 기간(T2-1) 동안 상기 하나의 스캔 라인에만 스캔 신호가 공급된다. 상기 하나의 스캔 라인에 접속된 서브 화소들(RP, WP, BP, GP) 각각의 제2 트랜지스터(ST2)는 상기 하나의 스캔 라인으로 게이트 하이 전압(VGH)의 스캔신호가 공급되는 경우 턴-온된다. 이로 인해, 상기 하나의 스캔 라인에 접속된 서브 화소들(RP, WP, BP, GP) 각각의 구동 트랜지스터(DT)의 게이트 전극에는 데이터 라인들의 센싱 데이터전압이 공급된다.Secondly, a scan signal is supplied only to the one scan line during the second -1-1 period (T2-1) of the blank period (BP). The second transistor ST2 of each of the sub-pixels RP, WP, BP and GP connected to the one scan line is turned on when the scan signal of the gate high voltage VGH is supplied to the one scan line. Is turned on. Therefore, the sensing data voltages of the data lines are supplied to the gate electrodes of the driving transistors DT of the sub-pixels RP, WP, BP, and GP connected to the one scan line.

제2 기간(T2) 동안 제2 트랜지스터(ST2)는 어느 하나의 센싱 라인으로 공급되는 게이트 하이 전압(VGH)의 센싱신호에 의해 턴-온된다. 제2-1 기간(T2-1) 동안 기준전압 라인들에 기준전압이 공급되고, 제2-2 기간(T2-2) 동안 기준전압 라인들은 센싱 데이터 출력부(140)에 접속된다.During the second period T2, the second transistor ST2 is turned on by the sensing signal of the gate high voltage VGH supplied to one of the sensing lines. The reference voltage lines are supplied to the reference voltage lines during the 2-1th period T2-1 and the reference voltage lines are connected to the sensing data output unit 140 during the 2-2nd period T2-2.

제2-1 기간(T2-1) 동안 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차이는 커패시터(C)에 저장된다. 제2-2 기간(T2-2) 동안 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차이에 따른 전류(Ids)가 제2 트랜지스터(ST2)를 통해 기준전압 라인들로 흐른다. 제2-2 기간(T2-2) 동안 기준전압 라인들은 센싱 데이터 출력부(140)에 접속되므로, 구동 트랜지스터(DT)의 전류는 센싱 데이터 출력부(140)에 센싱될 수 있다.The difference between the gate voltage and the source voltage of the driving transistor DT during the (2-1) th period T2-1 is stored in the capacitor C. [ The current Ids corresponding to the difference between the gate voltage and the source voltage of the driving transistor DT flows through the second transistor ST2 to the reference voltage lines during the 2-2 second period T2-2. Since the reference voltage lines are connected to the sensing data output unit 140 during the 2-2 second period T2-2, the current of the driving transistor DT can be sensed in the sensing data output unit 140. [

이상에서 살펴본 바와 같이, 본 발명의 실시예는 하나의 센싱 라인에 두 개의 화소(P)들의 서브 화소들(RP, WP, GP, BP)이 접속되므로, 블랭크 기간(BP) 동안 상기 두 개의 화소(P)들에 접속된 스캔 라인들 중 어느 하나의 스캔 라인에 접속된 서브 화소들만을 센싱한다. 특히, 본 발명의 실시예는 상기 두 개의 화소(P)들에 접속된 스캔 라인들 중 나머지 스캔 라인들에는 블랙 데이터전압을 공급함으로써, 나머지 서브화소들의 영향을 받지 않고, 상기 어느 하나의 스캔 라인에 접속된 서브 화소들의 구동 트랜지스터(DT)들의 전류를 정확하게 센싱할 수 있다.As described above, in the embodiment of the present invention, since the sub pixels (RP, WP, GP, BP) of two pixels P are connected to one sensing line, Only the sub-pixels connected to any one of the scan lines connected to the scan lines P are sensed. Particularly, in the embodiment of the present invention, the black data voltage is supplied to the remaining scan lines among the scan lines connected to the two pixels P, It is possible to accurately sense the currents of the driving transistors DT of the sub-pixels connected to the sub-pixels.

도 7은 도 1의 표시영역의 화소들을 상세히 보여주는 다른 예시도면이다. 도 7에서는 표시영역(AA)의 화소(P)들 각각이 스캔 라인 방향(X축 방향)으로 배열된 제1 내지 제3 서브 화소들(RP, GP, BP)을 포함하는 것을 예시하였다. 구체적으로, 제1 서브 화소(RP)들은 적색 광을 발광하는 서브 화소들이고, 제2 서브 화소(GP)들은 녹색 광을 발광하는 서브 화소들이고, 제3 서브 화소(BP)들은 청색 광을 발광하는 서브 화소들일 수 있다.FIG. 7 is another exemplary view showing the pixels of the display area of FIG. 1 in detail. 7 illustrates that each of the pixels P in the display area AA includes first through third sub pixels RP, GP, and BP arranged in the scan line direction (X axis direction). Specifically, the first sub-pixels RP are sub-pixels that emit red light, the second sub-pixels GP are sub-pixels that emit green light, and the third sub-pixels BP emit blue light Sub-pixels.

도 7에서는 화소(P)들 각각이 스캔 라인 방향(X축 방향)으로 배열된 제1 내지 제3 서브 화소들(RP, GP, BP)을 포함함으로써 서브 화소들(RP, GP, BP)의 배치 위치가 변경되는 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하게 설계된다. 즉, 도 7에서 스캔 라인 방향(X축 방향)으로 배열된 4 개의 서브 화소들의 스캔 라인들, 데이터 라인들, 센싱 라인, 및 기준전압 라인의 접속 구조는 도 4를 결부하여 설명한 바와 실질적으로 동일하다.In FIG. 7, each of the pixels P includes first through third sub-pixels RP, GP, BP arranged in the scan line direction (X-axis direction) Is substantially the same as that described with reference to Fig. 4, except that the placement position is changed. That is, the connection structure of the scan lines, the data lines, the sensing line, and the reference voltage line of the four sub-pixels arranged in the scan line direction (X-axis direction) in FIG. 7 is substantially the same as that described with reference to FIG. Do.

도 8는 도 7의 화소들 일부를 상세히 보여주는 회로도이다. 도 8을 참조하면, 화소(P)에 포함된 제1 내지 제3 서브 화소들(RP, GP, BP) 각각은 유기발광 다이오드(ROLED/GOLED/BOLED), 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제2 트랜지스터(T2), 및 커패시터(C)를 포함할 수 있다.8 is a circuit diagram showing a part of the pixels of FIG. 7 in detail. 8, each of the first to third sub pixels RP, GP, and BP included in the pixel P includes an organic light emitting diode (ROLED / GOLED / BOLED), a driving transistor DT, (T1), a second transistor (T2), and a capacitor (C).

도 8에 도시된 제1 내지 제3 서브 화소들(RP, GP, BP) 각각의 유기발광 다이오드(ROLED/GOLED/BOLED), 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제2 트랜지스터(T2), 및 커패시터(C)는 도 5를 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략한다.The organic light emitting diode ROLED / GOLED / BOLED, the driving transistor DT, the first transistor T1, and the second transistor T1 of each of the first through third sub pixels RP, GP, and BP shown in FIG. The capacitor T2, and the capacitor C are substantially the same as those described with reference to FIG. 5, and a detailed description thereof will be omitted.

또한, 도 8에서는 화소(P)들 각각이 스캔 라인 방향(X축 방향)으로 배열된 제1 내지 제3 서브 화소들(RP, GP, BP)을 포함함으로써 서브 화소들(RP, GP, BP)의 배치 위치가 변경되는 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하게 설계된다. 즉, 도 7에서 스캔 라인 방향(X축 방향)으로 배열된 4 개의 서브 화소들의 스캔 라인들, 데이터 라인들, 센싱 라인, 및 기준전압 라인의 접속 구조는 도 4를 결부하여 설명한 바와 실질적으로 동일하다.8, each of the pixels P includes first to third sub-pixels RP, GP, BP arranged in the scan line direction (X-axis direction) 4 are substantially the same as those described in conjunction with Fig. That is, the connection structure of the scan lines, the data lines, the sensing line, and the reference voltage line of the four sub-pixels arranged in the scan line direction (X-axis direction) in FIG. 7 is substantially the same as that described with reference to FIG. Do.

또한, 도 8에 도시된 화소(P)들의 서브 화소들(RP, GP, BP)에는 도 6에 도시된 스캔 신호들과 센싱 신호들이 공급될 수 있으며, 도 8에 도시된 화소(P)들의 서브 화소들(RP, GP, BP)은 도 6을 결부하여 설명한 바와 실질적으로 동일하게 동작될 수 있다.The scan signals and the sensing signals shown in FIG. 6 may be supplied to the subpixels RP, GP, and BP of the pixels P shown in FIG. 8, The sub-pixels RP, GP, and BP may be operated substantially the same as those described with reference to Fig.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.

10: 표시패널 20: 데이터 구동부
21: 소스 드라이브 IC 22: 연성필름
40: 스캔 구동부 41: 스캔신호 출력부
42: 센싱신호 출력부 50: 소스 회로보드
60: 타이밍 제어부 70: 데이터 보상부
80: 기준전압 공급부 90: 제어 회로보드
91: 연성 케이블 110: 데이터전압 공급부
120: 제1 스위칭부 130: 제2 스위칭부
140: 센싱 데이터 출력부10: display panel 20: data driver
21: Source drive IC 22: Flexible film
40: scan driver 41: scan signal output unit
42: sensing signal output unit 50: source circuit board
60: timing control unit 70: data compensation unit
80: Reference voltage supply unit 90: Control circuit board
91: flexible cable 110: data voltage supply unit
120: first switching unit 130: second switching unit
140: sensing data output unit

Claims (10)

데이터 라인들;
상기 데이터 라인들과 교차되며, 서로 나란한 스캔 라인들과 센싱 라인들; 및
복수의 서브 화소들을 포함하는 화소들을 구비하고,
상기 스캔 라인 방향으로 서로 인접한 두 개의 서브 화소들은 동일한 데이터 라인에 접속되고 서로 다른 스캔 라인들에 접속되며,
상기 데이터 라인 방향으로 서로 인접한 두 개의 화소들의 서브 화소들은 동일한 센싱 라인에 접속된 유기발광 표시장치.Data lines;
Scan lines and sensing lines that intersect with the data lines and are parallel to each other; And
Pixels having a plurality of sub-pixels,
Two sub-pixels adjacent to each other in the scan line direction are connected to the same data line and connected to different scan lines,
And the sub-pixels of two pixels adjacent to each other in the data line direction are connected to the same sensing line. 제 1 항에 있어서,
상기 스캔 라인 방향으로 배열된 4 개의 서브 화소들 중 어느 두 개의 서브 화소들은 상기 데이터 라인들 중 제j(j는 양의 정수) 데이터 라인에 접속되고 제k(k는 양의 정수) 및 제k+1 스캔 라인들에 접속되며, 다른 두 개의 서브 화소들은 상기 데이터 라인들 중 제j+1 데이터 라인에 접속되고 상기 제k 및 제k+1 스캔 라인들에 접속되는 유기발광 표시장치.The method according to claim 1,
And two of the four sub-pixels arranged in the scan line direction are connected to a jth (j is a positive integer) data line of the data lines, and k (k is a positive integer) and k +1 scan lines, and the other two sub-pixels are connected to the j + 1th data line among the data lines and are connected to the kth and (k + 1) th scan lines. 제 2 항에 있어서,
상기 데이터 라인들과 나란한 기준전압 라인들을 더 구비하고,
상기 4 개의 서브 화소들은 동일한 기준전압 라인에 접속되는 유기발광 표시장치.3. The method of claim 2,
Further comprising reference voltage lines parallel to the data lines,
And the four sub-pixels are connected to the same reference voltage line. 제 1 항에 있어서,
상기 화소들 각각의 서브 화소들은 상기 데이터 라인들 중 두 개의 데이터 라인들, 상기 스캔 라인들 중 두 개의 스캔 라인들, 및 상기 센싱 라인들 중 하나의 센싱 라인에 접속되는 유기발광 표시장치.The method according to claim 1,
Wherein the sub-pixels of each of the pixels are connected to two of the data lines, two of the scan lines, and one of the sensing lines. 제 4 항에 있어서,
상기 데이터 라인들과 나란한 기준전압 라인들을 더 구비하고,
상기 화소들 각각의 서브 화소들은 상기 기준전압 라인들 중 하나의 기준전압 라인에 접속되는 유기발광 표시장치.5. The method of claim 4,
Further comprising reference voltage lines parallel to the data lines,
Pixels of each of the pixels are connected to one reference voltage line of the reference voltage lines. 제 5 항에 있어서,
상기 화소들 각각은 상기 스캔 라인 방향으로 배열된 4 개의 서브 화소들을 포함하는 유기발광 표시장치.6. The method of claim 5,
Wherein each of the pixels includes four sub-pixels arranged in the scan line direction. 제 5 항에 있어서,
상기 화소들 각각은 스캔 라인 방향으로 배열된 3 개의 서브 화소들을 포함하는 유기발광 표시장치.6. The method of claim 5,
Wherein each of the pixels includes three sub-pixels arranged in a scan line direction. 제 1 항에 있어서,
상기 서브 화소들 각각은,
유기발광다이오드;
게이트전압과 소스전압 간의 전압 차에 따라 상기 유기발광다이오드로 흐르는 전류량을 조정하는 구동 트랜지스터;
상기 스캔라인의 스캔신호에 의해 턴-온되어 상기 구동 트랜지스터의 게이트 전극에 상기 데이터라인의 데이터전압을 공급하는 제1 트랜지스터;
상기 센싱라인의 센싱신호에 의해 턴-온되어 상기 구동 트랜지스터의 소스 전극을 상기 기준전압 라인과 접속시키는 제2 트랜지스터; 및
상기 구동 트랜지스터의 게이트 전극과 소스 전극 사이에 형성된 커패시터를 포함하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
Each of the sub-
Organic light emitting diodes;
A driving transistor for adjusting an amount of current flowing to the organic light emitting diode according to a voltage difference between a gate voltage and a source voltage;
A first transistor which is turned on by a scan signal of the scan line and supplies a data voltage of the data line to a gate electrode of the drive transistor;
A second transistor which is turned on by a sensing signal of the sensing line and connects a source electrode of the driving transistor to the reference voltage line; And
And a capacitor formed between the gate electrode and the source electrode of the driving transistor. 제 1 항에 있어서,
1 프레임 기간은 액티브 기간과 블랭크 기간을 포함하고, 상기 블랭크 기간은 제1 및 제2 기간들을 포함하며,
상기 액티브 기간 동안 상기 스캔 라인들에 스캔 신호들을 순차적으로 공급하고, 상기 블랭크 기간의 제1 기간(T1) 동안 어느 하나의 센싱 라인에 접속된 서브 화소들에 접속된 스캔 라인들 중 어느 하나의 스캔 라인을 제외한 나머지 스캔 라인들에 스캔 신호들을 동시에 공급하며, 상기 블랭크 기간의 상기 제2 기간 동안 상기 어느 하나의 스캔 라인에만 스캔 신호를 공급하는 스캔 신호 출력부; 및
상기 블랭크 기간의 상기 제2 기간 동안 상기 어느 하나의 센싱 라인에만 센싱 신호를 공급하는 센싱 신호 출력부를 더 구비하는 유기발광 표시장치.The method according to claim 1,
One frame period includes an active period and a blank period, and the blank period includes first and second periods,
And a scan driver for sequentially supplying scan signals to the scan lines during the active period and for supplying scan signals to any one of the scan lines connected to the sub pixels connected to any one of the sensing lines during the first period of the blank period A scan signal output unit for simultaneously supplying scan signals to the other scan lines except the line and supplying a scan signal to only one of the scan lines during the second period of the blank period; And
And a sensing signal output unit for supplying a sensing signal to only one of the sensing lines during the second period of the blank period. 제 9 항에 있어서,
상기 제2 기간 동안 공급되는 상기 센싱 신호의 폭은 상기 제2 기간 동안 공급되는 상기 스캔 신호의 폭 보다 넓은 유기발광 표시장치.10. The method of claim 9,
Wherein the width of the sensing signal supplied during the second period is greater than the width of the scan signal supplied during the second period.
KR1020150191377A 2015-12-31 2015-12-31 Organic light emitting display device KR102463347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191377A KR102463347B1 (en) 2015-12-31 2015-12-31 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191377A KR102463347B1 (en) 2015-12-31 2015-12-31 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20170080138A true KR20170080138A (en) 2017-07-10
KR102463347B1 KR102463347B1 (en) 2022-11-03

Family

ID=59355494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191377A KR102463347B1 (en) 2015-12-31 2015-12-31 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102463347B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018780A (en) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 Organic light emitting display device and method for driving the same
KR20190073004A (en) * 2017-12-18 2019-06-26 엘지디스플레이 주식회사 Method for driving Organic light emitting diode display device
CN112987005A (en) * 2019-12-02 2021-06-18 乐金显示有限公司 Ultrasonic sensor and display device
US20220319397A1 (en) * 2021-03-30 2022-10-06 Samsung Electronics Co., Ltd. Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846970B1 (en) * 2007-04-10 2008-07-17 삼성에스디아이 주식회사 Organic light emitting display and driving method thereof
KR100846969B1 (en) * 2007-04-10 2008-07-17 삼성에스디아이 주식회사 Organic light emitting display and driving method thereof
KR20110104705A (en) * 2010-03-17 2011-09-23 삼성모바일디스플레이주식회사 Organic light emitting display device
KR20150074657A (en) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 Organic light emitting display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846970B1 (en) * 2007-04-10 2008-07-17 삼성에스디아이 주식회사 Organic light emitting display and driving method thereof
KR100846969B1 (en) * 2007-04-10 2008-07-17 삼성에스디아이 주식회사 Organic light emitting display and driving method thereof
KR20110104705A (en) * 2010-03-17 2011-09-23 삼성모바일디스플레이주식회사 Organic light emitting display device
KR20150074657A (en) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 Organic light emitting display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018780A (en) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 Organic light emitting display device and method for driving the same
KR20190073004A (en) * 2017-12-18 2019-06-26 엘지디스플레이 주식회사 Method for driving Organic light emitting diode display device
CN112987005A (en) * 2019-12-02 2021-06-18 乐金显示有限公司 Ultrasonic sensor and display device
CN112987005B (en) * 2019-12-02 2024-01-02 乐金显示有限公司 Ultrasonic sensor and display device
US20220319397A1 (en) * 2021-03-30 2022-10-06 Samsung Electronics Co., Ltd. Display apparatus
US11955057B2 (en) * 2021-03-30 2024-04-09 Samsung Electronics Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
KR102463347B1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
KR102577493B1 (en) Organic light emitting device and its driving method
CN109599057B (en) Double-sided display
US9240142B2 (en) Apparatus and method for driving organic light emitting display device
US9047819B2 (en) Organic light emitting display having uniform brightness
KR20180036200A (en) Organic light emitting display device and method for driving the same
KR102463348B1 (en) Organic light emitting display device
US8248333B2 (en) Display device
US10276822B2 (en) Organic light emitting display device
KR20190079962A (en) Tiled display and optical compensation method thereof
KR102429137B1 (en) Organic light emitting display device and method for driving the same
KR102463347B1 (en) Organic light emitting display device
US11854495B2 (en) Display device and display driving method
KR20170135383A (en) Timing controller, display device including the same, and method for drving the same
KR20190079283A (en) Tiled display
KR20230103588A (en) Display device
KR102425237B1 (en) Organic light emitting display device and its driving method
KR102338038B1 (en) Organic Light Emitting Display Device And Method Of Driving The Same
KR20170081108A (en) Organic light emitting display device and method for driving the same
KR20190016728A (en) Organic light emitting display device
KR20180067884A (en) Display panel and tiled display device including the same
KR102635757B1 (en) Organic light emitting display device and method for driving the same
KR102451384B1 (en) Display device
EP4131242A1 (en) Display device and driver circuit
KR20220095667A (en) Display device and method for controlling display device
KR20230075010A (en) Display device and display driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant