KR20170077371A - Organic light emitting display and method of fabricating the same - Google Patents

Organic light emitting display and method of fabricating the same Download PDF

Info

Publication number
KR20170077371A
KR20170077371A KR1020150187192A KR20150187192A KR20170077371A KR 20170077371 A KR20170077371 A KR 20170077371A KR 1020150187192 A KR1020150187192 A KR 1020150187192A KR 20150187192 A KR20150187192 A KR 20150187192A KR 20170077371 A KR20170077371 A KR 20170077371A
Authority
KR
South Korea
Prior art keywords
layer
bank
anode electrode
light emitting
electrode
Prior art date
Application number
KR1020150187192A
Other languages
Korean (ko)
Other versions
KR102520691B1 (en
Inventor
임고은
김민주
원상혁
손석우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150187192A priority Critical patent/KR102520691B1/en
Publication of KR20170077371A publication Critical patent/KR20170077371A/en
Application granted granted Critical
Publication of KR102520691B1 publication Critical patent/KR102520691B1/en

Links

Images

Classifications

    • H01L51/56
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H01L27/3225
    • H01L27/326
    • H01L51/5206
    • H01L51/5221
    • H01L2227/32
    • H01L2251/56

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)

Abstract

본 발명은 구조를 단순화할 수 있고 마스크 공정 수를 저감할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치는 애노드 전극 및 뱅크가 중첩되는 영역에서 애노드 전극 상에 배치되는 접착 강화층을 구비함으로써 동일 마스크 공정으로 형성되는 애노드 전극 및 뱅크 간의 접착력을 향상시킬 수 있다.The present invention relates to an organic light emitting display device capable of simplifying a structure and capable of reducing the number of mask processes and a method of manufacturing the same, and an organic light emitting display device according to the present invention is characterized in that in an area where an anode electrode and a bank overlap, The adhesion strength between the anode electrode and the bank formed in the same mask process can be improved.

Description

유기 발광 표시 장치 및 그 제조 방법 {ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to an organic light emitting diode (OLED) display device,

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 구조를 단순화할 수 있고 마스크 공정 수를 저감할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting diode (OLED) display and a method of manufacturing the same, and more particularly, to an OLED display capable of simplifying a structure and reducing the number of mask processes and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 발광 표시 장치 등이 각광받고 있다. 이 유기 발광 표시 장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가진다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, an organic light emitting display device for displaying an image by controlling the amount of light emitted from the organic light emitting layer by using a flat panel display capable of reducing weight and volume, which is a disadvantage of a cathode ray tube (CRT) This organic light emitting diode OLED is a self-luminous device having low power consumption, high response speed, high luminous efficiency, high luminance and wide viewing angle.

이러한, 유기 발광 표시장치를 제조하기 위해서는 포토 마스크를 이용한 마스크 공정이 다수번 수행된다. 각 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 유기 발광 표시장치를 제조하기 위한 제조 시간 및 제조 비용이 상승하고, 불량 발생률이 증가하여 제조 수율이 낮아지는 문제점이 있다. 따라서, 생산비를 절감하고, 생산수율 및 생산효율을 개선하기 위해서 구조를 단순화하고 마스크 공정 수를 줄이기 위한 방안이 요구되고 있다.In order to manufacture such an OLED display device, a mask process using a photomask is performed many times. Each mask process involves associated processes such as cleaning, exposure, development, and etching. Accordingly, every time one mask process is added, there is a problem that the manufacturing time and manufacturing cost for manufacturing the organic light emitting display device are increased, the defect incidence is increased, and the manufacturing yield is lowered. Therefore, there is a need to simplify the structure and reduce the number of mask processes in order to reduce the production cost, improve the production yield and production efficiency.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 구조를 단순화할 수 있고 마스크 공정 수를 저감할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide an organic light emitting display device and a method of manufacturing the same which can simplify the structure and reduce the number of mask processes.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 애노드 전극 및 뱅크가 중첩되는 영역에서 애노드 전극 상에 배치되는 접착 강화층을 구비함으로써 동일 마스크 공정으로 형성되는 애노드 전극 및 뱅크 간의 접착력을 향상시킬 수 있다.In order to achieve the above object, the organic light emitting diode display according to the present invention includes an adhesion enhancing layer disposed on the anode electrode in a region where the anode electrode and the bank overlap with each other, so that the adhesive force between the anode electrode and the bank formed in the same mask process Can be improved.

본 발명에서는 애노드 전극 및 뱅크를 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 1회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다. 또한, 본 발명에서는 애노드 전극 및 뱅크 사이에 접착 강화층을 형성함으로써 애노드 전극 및 뱅크 간의 접착력을 향상시킬 수 있다.In the present invention, the anode electrode and the bank are formed through the same mask process. Accordingly, the OLED display according to the present invention can reduce the total number of mask processes by one in comparison with the prior art, thereby improving the productivity and reducing the cost. Further, in the present invention, the adhesion strength between the anode electrode and the bank can be improved by forming the adhesion strengthening layer between the anode electrode and the banks.

도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 2a 내지 도 2i는 도 1에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3d는 도 2h에 도시된 애노드 전극, 패드 상부 전극, 접착 강화층 및 뱅크의 형성 공정을 설명하기 위한 단면도들이다.
도 4a 및 도 4b는 본원 발명에 따른 접착 강화층의 유무에 따른 유기 발광 표시 장치의 실험 결과를 나타내는 도면이다.
1 is a cross-sectional view illustrating an organic light emitting diode display according to the present invention.
2A to 2I are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.
3A to 3D are cross-sectional views for explaining a process of forming the anode electrode, the pad upper electrode, the adhesion enhancing layer, and the bank shown in FIG. 2H.
4A and 4B are graphs showing experimental results of an OLED display device according to the present invention with or without an adhesive layer.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 유기 발광 표시 장치의 단면도이다.1 is a cross-sectional view of an OLED display according to the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 유기 발광 표시 장치는 액티브 영역(AA)과, 패드 영역(PA)을 구비한다.As shown in FIG. 1, the organic light emitting diode display according to the present invention includes an active region AA and a pad region PA.

기판(101) 상의 패드 영역(PA)에는 게이트 라인 및 데이터 라인 중 적어도 어느 하나의 신호 라인과 접속된 신호 패드(150)가 형성된다. 신호 패드(150)는 패드 하부 전극(152), 패드 중간 전극(154) 및 패드 상부 전극(156)을 구비한다.A signal pad 150 connected to a signal line of at least one of a gate line and a data line is formed in a pad region PA on the substrate 101. The signal pad 150 has a pad lower electrode 152, a pad intermediate electrode 154, and a pad upper electrode 156.

패드 하부 전극(152)은 게이트 전극(106)과 동일 재질로 게이트 절연 패턴(112) 상에 형성된다. 패드 중간 전극(154)은 층간 절연막(116)을 관통하는 제1 패드 컨택홀(158a)을 통해 노출된 패드 하부 전극(152)과 전기적으로 접속된다. 이러한 패드 중간 전극(154)은 소스 및 드레인 전극(108,110)과 동일 재질로 형성된다. 패드 상부 전극(156)은 보호막(118)을 관통하는 제2 패드 컨택홀(158b)을 통해 노출된 패드 중간 전극(154)과 전기적으로 접속된다. 이러한 패드 상부 전극(156)은 애노드 전극(132)과 동일 재질로 형성된다.The pad lower electrode 152 is formed on the gate insulating pattern 112 with the same material as the gate electrode 106. [ The pad intermediate electrode 154 is electrically connected to the pad lower electrode 152 exposed through the first pad contact hole 158a passing through the interlayer insulating film 116. [ The pad intermediate electrode 154 is formed of the same material as the source and drain electrodes 108 and 110. The pad upper electrode 156 is electrically connected to the pad intermediate electrode 154 exposed through the second pad contact hole 158b penetrating the protection film 118. [ The pad upper electrode 156 is formed of the same material as the anode electrode 132.

기판(101) 상의 화소 영역(AA)에는 차광층(102), 박막 트랜지스터(T), 스토리지 커패시터(140), 컬러 필터(122), 뱅크(138), 발광 소자(130) 및 접착강화층(146)이 형성된다.A light shielding layer 102, a thin film transistor T, a storage capacitor 140, a color filter 122, a bank 138, a light emitting element 130, and an adhesive reinforcing layer (not shown) are formed in a pixel region AA on the substrate 101 146 are formed.

박막트랜지스터(T)는 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다.The thin film transistor T has a gate electrode 106, a source electrode 108, a drain electrode 110, and an active layer 114.

게이트 전극(106)은 그 게이트 전극(106)과 동일 패턴의 게이트 절연 패턴(112) 상에 형성된다. 이 게이트 전극(106)은 게이트 절연 패턴(112)을 사이에 두고, 액티브층(114)의 채널 영역(114C)과 중첩된다. 이러한 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.The gate electrode 106 is formed on the gate insulating pattern 112 in the same pattern as that of the gate electrode 106 thereof. This gate electrode 106 overlaps the channel region 114C of the active layer 114 with the gate insulating pattern 112 therebetween. The gate electrode 106 may be formed of one of Mo, Al, Cr, Au, Ti, Ni, Ne, But may be a single layer or a multilayer of these alloys, but is not limited thereto.

소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(124S)을 통해 액티브층의 소스 영역(114S)과 접속된다. 드레인 전극(110)은 층간 절연막(116)을 관통하는 드레인 컨택홀(124D)을 통해 액티브층의 드레인 영역(114D)과 접속된다. 또한, 드레인 전극(110)은 보호막(118)을 관통하도록 형성된 화소 컨택홀(120)을 통해 애노드 전극(132)과 직접 접속된다.The source electrode 108 is connected to the source region 114S of the active layer through the source contact hole 124S penetrating the interlayer insulating film 116. [ The drain electrode 110 is connected to the drain region 114D of the active layer through the drain contact hole 124D penetrating the interlayer insulating film 116. [ The drain electrode 110 is directly connected to the anode electrode 132 through the pixel contact hole 120 formed to pass through the passivation layer 118.

이러한 소스 전극(108) 및 드레인 전극(110)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.The source electrode 108 and the drain electrode 110 may be formed of a metal such as Mo, Al, Cr, Au, Ti, Ni, Nd ) And copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

액티브층(114)은 채널 영역(114C)을 사이에 두고 마주보는 소스 영역(114S) 및 드레인 영역(114D)을 구비한다. 채널 영역(114C)은 게이트 절연 패턴(112)을 사이에 두고 게이트 전극(106)과 중첩된다. 소스 영역(114S)은 소스 컨택홀(124S)을 통해 소스 전극(108)과 접속되며, 드레인 영역(114D)은 드레인 컨택홀(124D)을 통해 드레인 전극(110)과 접속된다. 이 소스 영역(114S) 및 드레인 영역(114D) 각각은 n형 또는 p형 불순물이 주입된 반도체 물질로 형성되며, 채널 영역(114C)은 n형 또는 p형 불순물이 주입되지 않은 반도체 물질로 형성된다.The active layer 114 has a source region 114S and a drain region 114D which face each other with a channel region 114C therebetween. The channel region 114C overlaps the gate electrode 106 with the gate insulating pattern 112 interposed therebetween. The source region 114S is connected to the source electrode 108 through the source contact hole 124S and the drain region 114D is connected to the drain electrode 110 through the drain contact hole 124D. Each of the source region 114S and the drain region 114D is formed of a semiconductor material into which an n-type or p-type impurity is implanted and the channel region 114C is formed of a semiconductor material into which no n-type or p-type impurity is implanted .

액티브층(114)과 기판(101) 사이에는 버퍼막(104)과 차광층(102)이 형성된다. 차광층(102)은 액티브층의 채널 영역(114C)과 중첩되도록 기판(101) 상에 형성된다. 이 차광층(102)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 채널 영역(114C)으로 입사되는 광을 최소화할 수 있다. 여기서, 차광층(102)은 버퍼막(104)을 관통하는 버퍼 컨택홀(도시하지 않음)을 통해 노출되어 액티브층(114)과 전기적으로 접속될 수도 있다. 이외에도, 차광층(102), 버퍼막(104) 및 액티브층(114)이 동일 패턴으로 동시에 형성될 수도 있다. 이러한 차광층(102)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.A buffer film 104 and a light shielding layer 102 are formed between the active layer 114 and the substrate 101. [ The light shielding layer 102 is formed on the substrate 101 so as to overlap the channel region 114C of the active layer. Since the light-shielding layer 102 absorbs or reflects light incident from the outside, the light incident on the channel region 114C can be minimized. Here, the light shielding layer 102 may be exposed through a buffer contact hole (not shown) penetrating the buffer film 104 and electrically connected to the active layer 114. In addition, the light shielding layer 102, the buffer film 104, and the active layer 114 may be formed in the same pattern at the same time. The light-shielding layer 102 is formed of an opaque metal such as Mo, Ti, Al, Cu, Cr, Co, W, Ta, or Ni.

버퍼막(104)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(104)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.The buffer film 104 is formed as a single layer or a multilayer structure of silicon oxide or silicon nitride on a substrate 101 formed of a plastic resin such as glass or polyimide (PI). The buffer layer 104 functions to prevent the diffusion of moisture or impurities generated in the substrate 101 or to control the transfer rate of heat during crystallization so that the crystallization of the active layer 114 can be performed well.

스토리지 커패시터(140)는 층간 절연막(116)을 사이에 두고 중첩되는 스토리지 하부 전극(142)과 스토리지 상부 전극(144)을 구비한다. 이 때, 스토리지 하부 전극(142)은 게이트 전극(106) 또는 액티브층(114)과 동일층에 동일 재질로 형성된다. 스토리지 상부 전극(144)은 소스 전극(108)과 동일층에 동일 재질로 형성된다.The storage capacitor 140 includes a storage lower electrode 142 and a storage upper electrode 144 which are overlapped with each other with an interlayer insulating film 116 interposed therebetween. At this time, the storage lower electrode 142 is formed of the same material in the same layer as the gate electrode 106 or the active layer 114. The storage upper electrode 144 is formed of the same material as the source electrode 108 in the same layer.

컬러 필터(122)는 스토리지 커패시터(140) 및 박막트랜지스터(T)들을 덮도록 형성된 보호막(118) 상에 배치된다. 각 화소에는 적색, 녹색, 청색의 컬러 필터(122) 중 어느 하나가 배치되며, 이들이 교대로 배치될 수 있다. 컬러 필터(122)는 적색, 녹색, 청색 컬러 필터(122) 외에 백색의 컬러 필터(122)를 더 포함할 수도 있다. 이때, 화소 영역 중 박막 트랜지스터들(T)이 형성된 영역 위에도, 박막 트랜지스터들(T)을 덮도록 적색 및/또는 녹색의 컬러 필터(122)가 연장되어 형성될 수도 있다. 컬러 필터(122)가 형성된 기판(101) 상에는 평탄화를 위한 오버코트층(126)이 형성된다.The color filter 122 is disposed on the protective film 118 formed to cover the storage capacitor 140 and the thin film transistors T. [ In each pixel, one of red, green, and blue color filters 122 is disposed, and these are arranged alternately. The color filter 122 may further include a white color filter 122 in addition to the red, green, and blue color filters 122. At this time, a red and / or green color filter 122 may be extended to cover the thin film transistors T on the region where the thin film transistors T are formed in the pixel region. An overcoat layer 126 for planarization is formed on the substrate 101 on which the color filters 122 are formed.

발광 소자(130)는 박막 트랜지스터(T)의 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 유기 발광층(134)과, 유기 발광층(134) 위에 형성된 캐소드 전극(136)을 구비한다.The light emitting device 130 includes an anode electrode 132 connected to the drain electrode 110 of the thin film transistor T, an organic light emitting layer 134 formed on the anode electrode 132, And a cathode electrode 136.

애노드 전극(132)은 보호막(118)을 관통하는 화소 컨택홀(120)을 통해 노출된 드레인 전극(110)과 접속된다. 한편, 애노드 전극(132)은 배면 발광형 유기 발광 표시 장치인 경우, 투명 전도성 산화막(Transparent Conductive Oxide; TCO)으로 형성된다.The anode electrode 132 is connected to the drain electrode 110 exposed through the pixel contact hole 120 passing through the protective film 118. Meanwhile, the anode electrode 132 is formed of a transparent conductive oxide (TCO) in the case of a bottom emission type OLED display.

유기 발광층(134)은 뱅크(138)에 의해 마련된 발광 영역의 애노드 전극(132) 상에 형성된다. 유기 발광층(134)은 애노드 전극(132) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다.The organic light emitting layer 134 is formed on the anode electrode 132 of the light emitting region provided by the bank 138. [ The organic light-emitting layer 134 is formed on the anode electrode 132 in the order of the hole-related layer, the light-emitting layer, and the electron-related layer in the reverse order.

뱅크(138)는 유기 발광층(134)과 접촉하는 내측면(IS_B)과, 애노드 전극(132)의 측면을 덮도록 애노드 전극(132)의 측면을 따라 배치되는 외측면(OS_B)을 갖는다. 이에 따라, 뱅크(138)는 발광 영역을 제외한 애노드 전극(132)의 테두리를 따라 애노드 전극(132)의 측면을 덮도록 형성되므로, 발광 영역이 개방된 섬(island)모양을 갖는다. 이러한 뱅크(138)는 인접한 서브 화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크(138)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재를 포함한다.The bank 138 has an inner surface IS_B in contact with the organic light emitting layer 134 and an outer surface OS_B disposed along the side surface of the anode electrode 132 so as to cover the side surface of the anode electrode 132. [ Accordingly, the bank 138 is formed so as to cover the side surface of the anode electrode 132 along the rim of the anode electrode 132 except for the light emitting region, so that the light emitting region has an open island shape. These banks 138 may be formed of an opaque material (e.g., black) to prevent optical interference between adjacent sub-pixels. In this case, the bank 138 includes a light shielding material made of at least one of a color pigment, an organic black, and a carbon.

캐소드 전극(136)은 유기 발광층(134)을 사이에 두고 애노드 전극(132)과 대향하도록 유기 발광층(134) 및 뱅크(138)의 상부면 및 측면 상에 형성된다. 이 캐소드 전극(136)은 배면 발광형 유기 발광 표시 장치인 경우, 반사효율이 높은 금속물질을 포함하도록 형성된다. 예를 들어, 캐소드 전극(136)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전층과, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 금속층이 적층된 구조로 형성된다.The cathode electrode 136 is formed on the upper surface and side surfaces of the organic light emitting layer 134 and the bank 138 so as to face the anode electrode 132 with the organic light emitting layer 134 therebetween. The cathode electrode 136 is formed to include a metal material having high reflection efficiency when the organic light emitting display device is a bottom emission type organic light emitting display. For example, the cathode electrode 136 may be formed of a transparent conductive layer such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) and a transparent conductive layer such as aluminum (Al), silver (Ag), APC (Ag; Cu), and the like are stacked.

접착 강화층(146)은 뱅크(138)의 내측면(IS_B)과 연속되게 배치되는 내측면(IS_A)과, 애노드 전극(132)의 측면과 연속되게 배치되는 외측면(OS_A)을 구비한다.The adhesion enhancing layer 146 has an inner surface IS_A disposed continuously with the inner surface IS_B of the bank 138 and an outer surface OS_A disposed continuously with the side surface of the anode electrode 132. [

이러한 접착 강화층(146)은 뱅크(138)와 애노드 전극(132)가 중첩되는 영역에서 애노드 전극(132)상에 형성되고 뱅크(138) 하부에 형성되어 이들(138,132) 사이의 스트레스 차이를 저감하여 이들(138,132) 사이의 접착력을 향상시킨다. 즉, 뱅크(138)의 열팽창 계수는 애노드 전극(132)의 열팽창 계수보다 크므로, 뱅크(138)의 소성 공정 후 수축량이 커 압축 응력을 갖게 되는 반면에 애노드 전극(132)은 뱅크(138) 대비 인장 응력을 갖게 된다. 이러한 인장 응력을 갖는 애노드 전극(132) 상에 압축 응력을 갖는 뱅크(138)를 형성하면, 뱅크(138)의 압축 응력에 의한 스트레스가 애노드 전극(132)의 인장 응력에 의한 스트레스보다 크므로, 뱅크(138)는 애노드 전극(132)과 반대 방향으로 들뜨게 된다. 이를 방지하기 위해, 본 발명에서는 뱅크(138) 하부에 인장 응력을 가지는 접착 강화층(146)을 형성함으로써 애노드 전극(132) 및 접착 강화층(146)에 의한 인장 응력과, 뱅크(138)에 의한 압축 응력 사이의 스트레스 차이가 저감되어 이들 사이의 접착력을 향상시킬 수 있다.The adhesion enhancing layer 146 is formed on the anode electrode 132 in a region where the bank 138 and the anode electrode 132 are overlapped and is formed under the bank 138 to reduce the stress difference between the electrodes 138 and 132 Thereby improving the adhesion between these members 138 and 132. That is, since the coefficient of thermal expansion of the bank 138 is larger than the coefficient of thermal expansion of the anode electrode 132, the amount of shrinkage after the firing process of the bank 138 is large, so that the anode electrode 132 has compressive stress, And have a contrast tensile stress. When the bank 138 having compressive stress is formed on the anode electrode 132 having such a tensile stress, the stress due to the compressive stress of the bank 138 is greater than the stress due to the tensile stress of the anode electrode 132, The bank 138 floats in the opposite direction to the anode electrode 132. [ In order to prevent this, in the present invention, by forming the adhesion strengthening layer 146 having tensile stress in the lower portion of the bank 138, tensile stress due to the anode electrode 132 and the adhesion strengthening layer 146, It is possible to reduce the stress difference between the compressive stresses caused by the compressive stresses and to improve the adhesive force therebetween.

이 접착 강화층(146)은 뱅크(138) 및 애노드 전극(132) 각각과 다른 재질로 형성된다. 접착 강화층(146)을 뱅크(138)와 동일 재질로 형성하는 경우, 압축 응력에 의한 스트레스가 커져 뱅크와 애노드 전극(132) 간의 접착력이 저하된다. 그리고, 접착 강화층(146)을 애노드 전극(132)과 동일 재질로 형성하는 경우, 접착 강화층(146)의 식각시 애노드 전극(132)도 식각되어 손상된다. 따라서, 접착 강화층(146)은 뱅크(138) 및 애노드 전극(132) 각각과 다른 재질인 금속막 및 무기절연막 중 적어도 어느 하나를 이용하여 단층 또는 복층 구조로 이루어진다. 여기서, 금속막은 MoTi, Al, IZO 및 Mo 중 적어도 어느 하나를 포함하며, 무기절연막은 SiOx 및 SiNx 중 적어도 어느 하나를 포함한다.The adhesion enhancing layer 146 is formed of a material different from that of the bank 138 and the anode electrode 132, respectively. When the adhesion enhancing layer 146 is formed of the same material as the bank 138, the stress caused by the compressive stress is increased, and the adhesion between the bank and the anode electrode 132 is reduced. When the adhesion enhancing layer 146 is formed of the same material as the anode electrode 132, the anode electrode 132 is also etched and damaged when the adhesion enhancing layer 146 is etched. Therefore, the adhesion enhancing layer 146 is formed of a single layer or a multi-layer structure using at least one of a metal film and an inorganic insulating film which are different from the bank 138 and the anode electrode 132, respectively. Here, the metal film includes at least one of MoTi, Al, IZO, and Mo, and the inorganic insulating film includes at least one of SiOx and SiNx.

도 2a 내지 도 2i는 도 1에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.2A to 2I are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.

도 2a를 참조하면, 기판(101) 상에 차광층(102)이 형성된다.Referring to FIG. 2A, a light blocking layer 102 is formed on a substrate 101.

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 차광층(102)이 형성된다.Specifically, an opaque metal layer is formed on the substrate 101 through a deposition process. Then, the light-shielding layer 102 is formed by patterning the opaque metal layer through the photolithography process and the etching process.

도 2b를 참조하면, 차광층(102)이 형성된 기판(101) 상에 버퍼막(104)이 형성되고, 그 위에 액티브층(114)이 형성된다.Referring to FIG. 2B, a buffer layer 104 is formed on a substrate 101 on which a light shielding layer 102 is formed, and an active layer 114 is formed thereon.

구체적으로, 차광층(102)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 버퍼막(104) 및 아몰퍼스 실리콘 박막이 형성된다. 그런 다음, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 폴리 실리콘 박막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 액티브층(114)이 형성된다. 한편, 차광층(102), 버퍼막(104) 및 액티브층(114)은 동일 마스크로 동시에 형성될 수도 있다. 이 경우, 차광층(102), 버퍼막(104) 및 액티브층(114)은 동일 패턴으로 형성된다.The buffer film 104 and the amorphous silicon thin film are formed on the substrate 101 on which the light shielding layer 102 is formed by a method such as LPCVD (Low Pressure Chemical Vapor Deposition) or PECVD (Plasma Enhanced Chemical Vapor Deposition) . Then, the amorphous silicon thin film is crystallized to form a polysilicon thin film. Then, the active layer 114 is formed by patterning the polysilicon thin film by a photolithography process and an etching process. On the other hand, the light shielding layer 102, the buffer film 104, and the active layer 114 may be formed simultaneously using the same mask. In this case, the light shielding layer 102, the buffer film 104, and the active layer 114 are formed in the same pattern.

도 2c를 참조하면, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 전극(106), 스토리지 하부 전극(142) 및 패드 하부 전극(152) 각각과, 게이트 절연 패턴(112)이 동일 패턴으로 형성된다.2C, the gate electrode 106, the storage lower electrode 142, and the pad lower electrode 152, respectively, and the gate insulating pattern 112 are formed in the same manner on the buffer film 104 on which the active layer 114 is formed Pattern.

구체적으로, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연막이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 및 게이트 절연막을 동시에 패터닝함으로써 게이트 전극(106), 스토리지 하부 전극(142) 및 패드 하부 전극(152) 각각과, 게이트 절연 패턴(112)이 동일 패턴으로 형성된다.Specifically, a gate insulating film is formed on the buffer film 104 on which the active layer 114 is formed, and a gate metal layer is formed thereon by a vapor deposition method such as sputtering. As the gate insulating film, an inorganic insulating material such as SiOx, SiNx, or the like is used. As the gate metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, the gate metal layer and the gate insulating film are simultaneously patterned through the photolithography process and the etching process, so that the gate electrode 106, the storage lower electrode 142, the pad lower electrode 152, and the gate insulating pattern 112 are the same Pattern.

그리고, 게이트 전극(106)을 마스크로 이용하여 액티브층(114)에 n+형 또는 p+형 불순물을 주입함으로써 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.The source region 114S and the drain region 114D of the active layer 114 are formed by implanting n + type or p + type impurity into the active layer 114 using the gate electrode 106 as a mask.

도 2d를 참조하면, 게이트 전극(106), 스토리지 하부 전극(142) 및 패드 하부 전극(152)이 형성된 기판(101) 상에 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158a)을 가지는 층간 절연막(116)이 형성된다.2D, source and drain contact holes 124S and 124D and a first pad contact hole (not shown) are formed on a substrate 101 on which a gate electrode 106, a storage lower electrode 142 and a pad lower electrode 152 are formed. An interlayer insulating film 116 having a plurality of through holes 158a is formed.

구체적으로, 게이트 전극(106), 스토리지 하부 전극(142) 및 패드 하부 전극(152)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116)이 패터닝됨으로써 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158a)이 형성된다.Specifically, an interlayer insulating film 116 is formed on the substrate 101 on which the gate electrode 106, the storage lower electrode 142, and the pad lower electrode 152 are formed by an evaporation method such as PECVD. Then, the interlayer insulating film 116 is patterned through the photolithography process and the etching process, so that the source and drain contact holes 124S and 124D and the first pad contact hole 158a are formed.

도 2e를 참조하면, 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158a)을 가지는 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 패드 중간 전극(154)이 형성된다.2E, a source electrode 108, a drain electrode 110, and a storage upper electrode (not shown) are formed on an interlayer insulating layer 116 having source and drain contact holes 124S and 124D and a first pad contact hole 158a. 144 and a pad intermediate electrode 154 are formed.

구체적으로, 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158a)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 패드 중간 전극(154)이 형성된다.Specifically, a data metal layer is formed by an evaporation method such as sputtering on the interlayer insulating film 116 having the source and drain contact holes 124S and 124D and the first pad contact hole 158a. As the data metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, a source electrode 108, a drain electrode 110, a storage upper electrode 144, and a pad intermediate electrode 154 are formed on the interlayer insulating film 116 by patterning the data metal layer through a photolithography process and an etching process .

도 2f를 참조하면, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 패드 중간 전극(154)이 형성된 층간 절연막(116) 상에 보호막(118)과, 적색, 녹색 및 청색 컬러 필터(122)가 순차적으로 형성된다.Referring to FIG. 2F, a protective film 118 is formed on the interlayer insulating film 116 in which the source electrode 108, the drain electrode 110, the storage upper electrode 144, and the pad intermediate electrode 154 are formed. And a blue color filter 122 are sequentially formed.

구체적으로, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 패드 중간 전극(154)이 형성된 층간 절연막 상에 보호막(118)이 형성된다. 보호막(118)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 그런 다음, 보호막(118) 상에 적색 컬러층을 전면 도포한 후 포토리소그래피 공정으로 패터닝함으로써 적색(R) 컬러 필터(122)가 형성된다. 그런 다음, 적색(R) 컬러 필터(122)가 형성된 기판(101) 상에 녹색 컬러층을 전면 도포한 후 포토리소그래피 공정으로 패터닝함으로써 녹색 컬러 필터(122)가 형성된다. 그런 다음, 녹색 컬러 필터(122)가 형성된 기판(101) 상에 청색 컬러층을 전면 도포한 후 포토리소그래피 공정으로 패터닝함으로써 청색 컬러 필터(122)가 형성된다. 이 때, 적색, 녹색 및 청색 컬러 필터(122) 각각은 각 서브 화소의 발광 영역 뿐만 아니라, 박막트랜지스터(T)가 형성된 영역에도 형성될 수 있다.Specifically, the protective film 118 is formed on the interlayer insulating film on which the source electrode 108, the drain electrode 110, the storage upper electrode 144, and the pad intermediate electrode 154 are formed. As the protective film 118, an inorganic insulating material such as SiOx, SiNx, or the like is used. Then, a red (R) color filter 122 is formed by applying a red color layer entirely on the protective film 118 and then patterning it by a photolithography process. Then, a green color filter 122 is formed by applying a green color layer on the entire surface of the substrate 101 on which the red (R) color filter 122 is formed, and then patterning by a photolithography process. Then, the blue color layer 122 is formed by applying the blue color layer on the entire surface of the substrate 101 on which the green color filter 122 is formed and then patterning it by a photolithography process. At this time, each of the red, green, and blue color filters 122 may be formed not only in the light emitting region of each sub-pixel but also in the region where the thin film transistor T is formed.

도 2g를 참조하면, 컬러 필터(122)가 형성된 기판(101) 상에 오버코트층(126)과, 화소 컨택홀(120) 및 제2 패드 컨택홀(158b)이 형성된다.Referring to FIG. 2G, an overcoat layer 126, a pixel contact hole 120, and a second pad contact hole 158b are formed on a substrate 101 on which a color filter 122 is formed.

구체적으로, 컬러 필터(122)가 형성된 기판(101) 상에 포토 아크릴 등과 같은 투명 감광막을 전면 도포한 후, 하프톤 마스크 또는 슬릿 마스크를 이용하여 투명 감광막을 패터닝함으로써 다단 구조의 투명 감광막이 형성된다. 이 때, 다단 구조의 감광막은 하프톤 마스크의 반투과부와 대응되는 영역에서 제1 두께로 형성되고, 하프톤 마스크의 차단부와 대응되는 영역에서 제1 두께보다 두꺼운 제2 두께로 형성된다. 그리고, 하프톤 마스크의 투과부와 대응되는 영역에서는 감광성 절연막이 제거된다. 이 감광막을 마스크로 이용하여 투명 감광막 및 보호막을 식각함으로써 화소 컨택홀(120) 및 제2 패드 컨택홀(158b)이 형성된다. 그런 다음, 투명감광막을 에싱함으로써 박막트랜지스터(T)영역 및 발광 영역의 감광막의 두께가 얇아져 오버코트층(126)이 되고, 스토리지 커패시터(140)의 영역 및 패드 영역(PA)의 감광막은 제거된다.Specifically, a transparent photosensitive film such as photo-acrylic is coated on the substrate 101 on which the color filter 122 is formed, and then a transparent photosensitive film is patterned using a halftone mask or a slit mask to form a transparent photosensitive film having a multi-stage structure . In this case, the multi-step structure photoresist film is formed to have a first thickness in the region corresponding to the transflective portion of the halftone mask and a second thickness in the region corresponding to the blocking portion of the halftone mask. The photosensitive insulating film is removed in a region corresponding to the transmissive portion of the halftone mask. The pixel contact hole 120 and the second pad contact hole 158b are formed by etching the transparent photoresist film and the protective film using the photoresist film as a mask. Then, by ashing the transparent photoresist film, the thickness of the photoresist film of the thin film transistor (T) region and the luminescent region becomes thin to become the overcoat layer 126, and the region of the storage capacitor 140 and the photoresist film of the pad region PA are removed.

도 2h를 참조하면, 오버코트층(126)과, 화소 컨택홀(120) 및 제2 패드 컨택홀(158b)이 형성된 기판(101) 상에 애노드 전극(132), 패드 상부 전극(156), 접착 강화층(146) 및 뱅크(138)가 동시에 형성된다. 이에 대해, 도 4a 내지 도 4d를 결부하여 구체적으로 설명하기로 한다.Referring to FIG. 2H, an anode electrode 132, a pad upper electrode 156, and an adhesive layer 140 are formed on a substrate 101 on which an overcoat layer 126 and a pixel contact hole 120 and a second pad contact hole 158b are formed. The reinforcing layer 146 and the bank 138 are simultaneously formed. 4A to 4D will be specifically described below.

도 3a에 도시된 바와 같이 오버 코트층(126)이 형성된 기판(101) 전면에 투명 도전막(132a)과 접착 강화 물질(146a)이 순차적으로 전면 도포된다. 그런 다음, 접착 강화 물질(146a) 상에 감광막을 전면 도포한 다음, 하프톤 마스크 또는 슬릿 마스크를 이용하여 감광막을 노광 및 현상함으로써 도 3b에 도시된 바와 같이 서로 다른 두께를 가지는 다단 구조의 감광막(160)이 형성된다. 다단 구조의 감광막(160)은 제1 두께의 제1 감광막(160A)과, 제1 두께보다 두꺼운 제2 두께의 제2 감광막(160B)을 포함한다. 다단 구조의 감광막(160)을 마스크로 이용하여 접착 강화 물질(146a) 및 투명 도전막(132a)을 순차적으로 습식식각한다. 이에 따라, 도 3c에 도시된 바와 같이 애노드 전극(132) 및 패드 상부 전극(156)이 형성됨과 아울러 접착 강화층(146)이 애노드 전극(132) 및 패드 상부 전극(156) 상에 이들 각각과 동일 패턴으로 형성된다. 이 경우, 접착 강화층(146)의 외측면(OS_A)은 애노드 전극(132)의 측면과 연속되게 배치된다.A transparent conductive film 132a and an adhesive strengthening material 146a are sequentially coated on the entire surface of the substrate 101 on which the overcoat layer 126 is formed as shown in FIG. Then, a photoresist film is coated on the entire surface of the adhesion enhancing material 146a, and then exposed and developed using a halftone mask or a slit mask to form a multi-layered photoresist film having different thicknesses as shown in FIG. 3B 160 are formed. The multistage structure photoresist layer 160 includes a first photoresist layer 160A having a first thickness and a second photoresist layer 160B having a second thickness that is thicker than the first thickness. The adhesion enhancing material 146a and the transparent conductive film 132a are sequentially wet-etched using the multi-step structure photoresist 160 as a mask. 3C, the anode electrode 132 and the pad upper electrode 156 are formed, and the adhesive strength layer 146 is formed on the anode electrode 132 and the pad upper electrode 156, respectively. Are formed in the same pattern. In this case, the outer surface OS_A of the adhesion enhancing layer 146 is continuously arranged with the side surface of the anode electrode 132. [

그런 다음, 감광막(160)은 큐어링(curing)공정을 통해 리플로우(reflow)됨으로써 감광막(160)은 노출된 애노드 전극(132) 및 패드 상부 전극(156)의 측면을 덮도록 형성된다. 그런 다음, 제1 및 제2 감광막(160A,160B)을 에싱함으로써 도 3d에 도시된 바와 같이 발광 영역 및 패드 영역(PA) 상에 위치하는 제1 두께의 제1 감광막(160A)은 제거되어 패드 상부 전극(156) 및 애노드 전극(132) 각각 상에 위치하는 접착 강화층(146)이 노출되고, 제2 두께의 제2 감광막(160B)은 두께가 얇아져 뱅크(138)가 된다. 그런 다음, 발광 영역 및 패드 영역(PA) 상에 뱅크와 비중첩되어 외부로 노출된 접착 강화층(146)은 뱅크(138)을 마스크로 이용한 식각 공정을 통해 제거됨으로써 발광 영역 및 패드 영역(PA)의 애노드 전극(132) 및 패드 상부 전극(156)이 노출된다. 이에 따라, 접착 강화층(146)의 내측면(IS_A)은 뱅크(138)의 내측면(IS_B)과 연속되게 배치된다. 한편, 에싱 공정 및 접착 강화층(146)의 식각 공정은 동일한 챔버 내에서 동일 식각 가스를 통해 동시에 이루어질 수도 있다. The photoresist layer 160 is then reflowed through a curing process so that the photoresist layer 160 covers the side surfaces of the exposed anode electrode 132 and the pad upper electrode 156. Then, the first and second photoresist layers 160A and 160B are ashed so that the first photoresist layer 160A having a first thickness located on the light emitting area and the pad area PA is removed, The adhesion enhancing layer 146 located on each of the upper electrode 156 and the anode electrode 132 is exposed and the second photoresist layer 160B of the second thickness is thinned to be the bank 138. [ Then, the adhesion enhancing layer 146, which is not overlapped with the bank on the light emitting region and the pad region PA and is exposed to the outside, is removed through the etching process using the bank 138 as a mask, thereby forming the light emitting region and the pad region PA And the pad upper electrode 156 are exposed. Accordingly, the inner side IS_A of the adhesion enhancing layer 146 is continuously disposed with the inner side IS_B of the bank 138. [ On the other hand, the ashing process and the etching process of the adhesion enhancing layer 146 may be simultaneously performed through the same etching gas in the same chamber.

도 2i를 참조하면, 애노드 전극(132), 패드 상부 전극(156), 접착 강화층(146) 및 뱅크(138)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다. 유기 발광층(134)은 뱅크(138)에 의해 노출된 발광 영역에 형성되고, 유기 발광층(134)이 형성된 기판(101) 상에 캐소드 전극(136)이 형성된다.2I, an organic light emitting layer 134 and a cathode electrode 136 are formed on a substrate 101 on which an anode electrode 132, a pad upper electrode 156, an adhesion enhancing layer 146, and a bank 138 are formed. Respectively. The organic light emitting layer 134 is formed in the light emitting region exposed by the bank 138 and the cathode electrode 136 is formed on the substrate 101 on which the organic light emitting layer 134 is formed.

이와 같이, 본 발명에서는 애노드 전극(152), 패드 상부 전극(156), 접착 강화층(146) 및 뱅크(138)를 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 1회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.Thus, in the present invention, the anode electrode 152, the pad upper electrode 156, the adhesion enhancing layer 146, and the bank 138 are formed through the same mask process. Accordingly, the OLED display according to the present invention can reduce the total number of mask processes by one in comparison with the prior art, thereby improving the productivity and reducing the cost.

도 4a 및 도 4b는 본원 발명에 따른 접착 강화층의 유무에 따른 유기 발광 표시 장치의 신뢰성을 평가한 도면이다. 도 4a는 애노드 전극 및 뱅크 사이에 접착 강화층을 구비하지 않은 비교예의 실험 결과이며, 도 4b는 애노드 전극 및 뱅크 사이에 접착층을 구비한 실시 예의 실험결과이다.FIGS. 4A and 4B are diagrams for evaluating the reliability of the organic light emitting display according to the present invention, with or without an adhesion enhancing layer. FIG. FIG. 4A is a result of an experiment of a comparative example in which an adhesion enhancing layer is not provided between an anode electrode and a bank, and FIG. 4B is an experimental result of an embodiment having an adhesion layer between the anode electrode and the banks.

도 4a에 도시된 바와 같이 애노드 전극 상에 형성되는 비교예의 뱅크는 애노드 전극 간의 접착력이 약해 식각 공정 후 약 13㎛~16㎛정도 들뜨므로, 식각 바이어스(Etch bias)가 증가하게 된다. 이러한 비교예의 뱅크를 큐어링하게 되면, 뱅크의 측면은 약 20~30도의 테이퍼각을 갖으며, 뱅크의 측면과 테이퍼각을 이루는 뱅크의 하부면은 약 7㎛~10㎛의 선폭의 테일을 가진다. 이에 따라, 비교예의 뱅크는 미세 패턴으로 형성하기 어려워 고해상도 적용이 어렵다.As shown in FIG. 4A, the bank of the comparative example formed on the anode electrode has a weak adhesive force between the anode electrodes, and the etching bias is increased by about 13 to 16 μm after the etching process. When the banks of this comparative example are cured, the side surfaces of the banks have taper angles of about 20 to 30 degrees, and the bottom surfaces of the banks, which form side surfaces and taper angles of the banks, have a line width of about 7 mu m to 10 mu m . As a result, it is difficult to form the bank of the comparative example in a fine pattern, and it is difficult to apply the high resolution.

반면에, 접착 강화층 상에 형성되는 실시 예의 뱅크는 도 4b에 도시된 바와 같이 접착 강화층에 의해 애노드 전극과의 접착력이 향상되어 식각 공정 후 비교예보다 뱅크의 들뜸의 선폭 및 식각 바이어스가 작아진다. 이러한 실시 예의 뱅크를 큐어링하게 되면, 뱅크의 측면은 약 60~80도의 테이퍼각을 가지며, 테이퍼각을 이루는 측면과 중첩되는 뱅크의 하부면은 약 2㎛~4㎛의 선폭의 테일을 가진다. 이에 따라, 본원 발명의 실시예의 뱅크는 비교예의 뱅크에 비해 미세 패턴으로 형성가능하므로, 고해상도에 적용하기 용이하다.On the other hand, as shown in FIG. 4B, the bank of the embodiment formed on the adhesion enhancing layer has improved adhesion to the anode electrode by the adhesion enhancing layer, so that the line width and etch bias of the bank are smaller than those of the comparative example after the etching process Loses. When the banks of this embodiment are cured, the sides of the banks have taper angles of about 60-80 degrees, and the bottom surfaces of the banks overlapping the tapered sides have a tail of a line width of about 2 mu m to 4 mu m. Accordingly, the bank of the embodiment of the present invention can be formed in a fine pattern as compared with the bank of the comparative example, and thus it is easy to apply to a high resolution.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

132 : 애노드 전극 134 : 발광층
136 : 캐소드 전극 138 : 뱅크
146 : 접착 강화층
132: anode electrode 134: light emitting layer
136: cathode electrode 138: bank
146: Adhesion strengthening layer

Claims (9)

발광층을 사이에 두고 대향하는 캐소드 전극 및 애노드 전극을 가지는 발광 소자와;
상기 애노드 전극 상에 배치되며, 상기 발광층의 발광 영역을 마련하는 뱅크와;
상기 애노드 전극 및 상기 뱅크가 중첩되는 영역에서 상기 애노드 전극 상에 배치되는 접착 강화층을 구비하는 유기 발광 표시 장치.
A light emitting element having a cathode electrode and an anode electrode facing each other with a light emitting layer interposed therebetween;
A bank disposed on the anode electrode and providing a light emitting region of the light emitting layer;
And an adhesion enhancing layer disposed on the anode electrode in a region where the anode electrode and the bank overlap each other.
제 1 항에 있어서,
상기 접착 강화층은 상기 애노드 전극 및 상기 뱅크와 다른 재질로 이루어지며,
상기 접착 강화층은 금속막 및 무기절연막 중 적어도 어느 하나를 이용하여 단층 또는 복층 구조로 이루어지는 유기 발광 표시 장치.
The method according to claim 1,
Wherein the adhesion enhancing layer is made of a material different from the anode electrode and the bank,
Wherein the adhesion enhancing layer comprises a single layer or a multilayer structure using at least one of a metal film and an inorganic insulating film.
제 2 항에 있어서,
상기 금속막은 MoTi, Al, IZO 및 Mo 중 적어도 어느 하나를 포함하며,
상기 무기절연막은 SiOx 및 SiNx 중 적어도 어느 하나를 포함하는 유기 발광 표시 장치.
3. The method of claim 2,
Wherein the metal film includes at least one of MoTi, Al, IZO, and Mo,
Wherein the inorganic insulating film includes at least one of SiOx and SiNx.
제 1 항에 있어서,
상기 뱅크는
상기 발광층과 접촉하는 내측면과,
상기 애노드 전극의 측면을 덮도록 상기 애노드 전극의 테두리를 따라 배치되는 외측면을 구비하는 유기 발광 표시 장치.
The method according to claim 1,
The bank
An inner surface contacting the light emitting layer,
And an outer surface disposed along an edge of the anode electrode to cover the side surface of the anode electrode.
제 4 항에 있어서,
상기 접착 강화층은
상기 뱅크의 내측면과 연속되게 배치되는 내측면과;
상기 애노드 전극의 측면과 연속되게 배치되는 외측면을 구비하는 유기 발광 표시 장치.
5. The method of claim 4,
The adhesive reinforcing layer
An inner surface continuously disposed with an inner surface of the bank;
And an outer side surface that is continuous with a side surface of the anode electrode.
제 1 항에 있어서,
상기 뱅크의 열팽창 계수는 상기 애노드 전극의 열팽창 계수보다 큰 유기 발광 표시 장치.
The method according to claim 1,
Wherein the thermal expansion coefficient of the bank is larger than the thermal expansion coefficient of the anode electrode.
제 1 항에 있어서,
상기 접착 강화층은 상기 뱅크 하부에 배치되는 유기 발광 표시 장치.
The method according to claim 1,
Wherein the adhesion enhancing layer is disposed under the bank.
기판 상에 순차적으로 적층되는 애노드 전극, 접착 강화층 및 뱅크를 형성하는 단계와;
상기 뱅크에 의해 마련된 발광 영역에 발광층을 형성하는 단계와;
상기 발광층을 사이에 두고 상기 애노드 전극과 대향하는 캐소드 전극을 형성하는 단계를 포함하며,
상기 접착 강화층은 상기 애노드 전극 및 상기 뱅크가 중첩되는 영역에서 상기 애노드 전극 상에 배치되는 유기 발광 표시 장치의 제조 방법.
Forming an anode electrode, an adhesion enhancing layer and a bank sequentially stacked on a substrate;
Forming a light emitting layer in a light emitting region provided by the bank;
And forming a cathode electrode facing the anode electrode with the light emitting layer interposed therebetween,
Wherein the adhesion enhancing layer is disposed on the anode electrode in a region where the anode electrode and the bank overlap.
제 8 항에 있어서,
상기 기판 상에 순차적으로 적층되는 상기 애노드 전극, 상기 접착 강화층 및 상기 뱅크를 형성하는 단계는
상기 기판 상에 투명 도전막 및 접착 강화 물질을 전면 도포하는 단계와;
상기 접착 강화 물질 상에 다단 구조의 감광막을 형성하는 단계와;
상기 다단 구조의 감광막을 마스크로 이용하여 상기 접착 강화 물질 및 투명 도전막을 식각함으로써 상기 접착 강화층을 상기 애노드 전극 상에 형성하는 단계와;
상기 다단 구조의 감광막을 큐어링하는 단계와;
상기 큐어링된 다단 구조의 감광막을 에싱하여 뱅크로 형성하는 단계와;
상기 뱅크를 마스크로 이용하여 상기 뱅크와 비중첩되는 상기 접착 강화층을 식각하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
9. The method of claim 8,
Wherein the step of forming the anode electrode, the adhesion enhancing layer and the bank sequentially stacked on the substrate comprises:
Applying a transparent conductive film and an adhesive reinforcing material on the substrate;
Forming a photosensitive film having a multi-layered structure on the adhesive reinforcing material;
Forming the adhesion enhancing layer on the anode electrode by etching the adhesion enhancing material and the transparent conductive film using the multi-layered photoresist film as a mask;
Curing the photosensitive film of the multi-stage structure;
Forming a cushioning photosensitive layer of the cured multi-layer structure as a bank;
And etching the adhesion enhancing layer not overlapping with the bank using the bank as a mask.
KR1020150187192A 2015-12-28 2015-12-28 Organic light emitting display and method of fabricating the same KR102520691B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150187192A KR102520691B1 (en) 2015-12-28 2015-12-28 Organic light emitting display and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150187192A KR102520691B1 (en) 2015-12-28 2015-12-28 Organic light emitting display and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20170077371A true KR20170077371A (en) 2017-07-06
KR102520691B1 KR102520691B1 (en) 2023-04-11

Family

ID=59354424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150187192A KR102520691B1 (en) 2015-12-28 2015-12-28 Organic light emitting display and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102520691B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066748A (en) * 2017-12-06 2019-06-14 엘지디스플레이 주식회사 Display device and method of manufacturing the same
US11839110B2 (en) 2018-09-18 2023-12-05 Lg Display Co., Ltd. Organic light-emitting display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003009A (en) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 Organic electro-luminescent device and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003009A (en) * 2013-06-28 2015-01-08 엘지디스플레이 주식회사 Organic electro-luminescent device and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066748A (en) * 2017-12-06 2019-06-14 엘지디스플레이 주식회사 Display device and method of manufacturing the same
CN109887952A (en) * 2017-12-06 2019-06-14 乐金显示有限公司 Display device
US10930723B2 (en) 2017-12-06 2021-02-23 Lg Display Co., Ltd. Display device
CN109887952B (en) * 2017-12-06 2023-06-30 乐金显示有限公司 Display device
US11839110B2 (en) 2018-09-18 2023-12-05 Lg Display Co., Ltd. Organic light-emitting display device

Also Published As

Publication number Publication date
KR102520691B1 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
KR101859484B1 (en) Display device and method of manufacturing the same
KR101980781B1 (en) Organic light emitting display device and method of manufacturing the same
US10854699B2 (en) Organic light emitting display device with auxiliary electrode and method of manufacturing the same
US10050098B2 (en) Organic light-emitting display device including substrate having plurality of trenches and method of fabricating the same
CN107039494B (en) Organic light emitting display device and method of manufacturing the same
US11296160B2 (en) Display substrate, display apparatus, and method of fabricating the display substrate
KR101980780B1 (en) Organic light emitting display device and method of manufacturing the same
EP3166149B1 (en) Preparation method for an amoled display panel
JP6729993B2 (en) Display panel and manufacturing method thereof
TWI549329B (en) Organic light-emitting device and method of manufacturing the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
KR101878187B1 (en) Organic light emitting display and fabricating method thereof
KR102387859B1 (en) Organic light emitting display device and method of manufacturing the same
JP4637831B2 (en) ORGANIC ELECTROLUMINESCENCE ELEMENT, ITS MANUFACTURING METHOD, AND DISPLAY DEVICE
JP2019102446A (en) Organic light-emitting device
KR20170139957A (en) Organic light emitting display device and method of manufacturing the same
US20230089997A1 (en) Light emitting display device and method of fabricating the same
JP5063294B2 (en) Light emitting device and manufacturing method thereof
KR20170021428A (en) Methods of manufacturing a mirror substrate and display devices including the same
KR102520691B1 (en) Organic light emitting display and method of fabricating the same
KR102132444B1 (en) Fabricating method of organic light emitting diode display device
KR101992914B1 (en) Organic light emitting display and fabricating method thereof
US20240224721A1 (en) Display apparatus and method of manufacturing the same
KR102437165B1 (en) Organic light emitting display device and method of manufacturing the same
KR20240109332A (en) Display apparatus and manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant