KR20170076180A - Array Substrate For Touch Display Device And Method Of Fabricating The Same - Google Patents
Array Substrate For Touch Display Device And Method Of Fabricating The Same Download PDFInfo
- Publication number
- KR20170076180A KR20170076180A KR1020150186132A KR20150186132A KR20170076180A KR 20170076180 A KR20170076180 A KR 20170076180A KR 1020150186132 A KR1020150186132 A KR 1020150186132A KR 20150186132 A KR20150186132 A KR 20150186132A KR 20170076180 A KR20170076180 A KR 20170076180A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- common electrode
- common
- thin film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Push-Button Switches (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은, 기판과, 상기 기판 상부에 배치되는 박막트랜지스터와, 상기 박막트랜지스터 상부에 배치되고, 상기 박막트랜지스터의 드레인전극에 대응되는 개구부를 갖는 평탄화층과, 상기 평탄화층 상부에 배치되는 공통전극과, 상기 공통전극 상부에 배치되고, 상기 공통전극을 노출하는 제1콘택홀을 포함하는 제1보호층과, 상기 제1보호층 상부에 배치되고, 상기 제1콘택홀을 통하여 상기 공통전극에 연결되는 공통배선과, 상기 제1보호층 상부에 배치되고, 상기 드레인전극에 연결되는 화소전극과, 상기 공통배선 상부에 상기 공통배선을 덮도록 배치되는 화소배선을 포함하는 터치 표시장치용 어레이기판을 제공하는데, 공통전극을 평탄화층 직상부에 형성하고 반투과마스크를 이용하여 공통전극과 평탄화층을 동시에 형성함으로써, 노광 마스크 수가 감소하여 제조비용 및 제조시간이 절감된다. The present invention provides a semiconductor device comprising a substrate, a thin film transistor disposed on the substrate, a planarization layer disposed on the thin film transistor and having an opening corresponding to a drain electrode of the thin film transistor, A first protection layer disposed on the common electrode and including a first contact hole exposing the common electrode, and a second protection layer disposed on the first protection layer, A pixel electrode arranged on the first passivation layer and connected to the drain electrode; and a pixel wiring arranged so as to cover the common wiring on the common wiring, A common electrode is formed directly above the planarization layer and a common electrode and a planarization layer are simultaneously formed using a transflective mask, The manufacturing cost and the manufacturing time are reduced.
Description
본 발명은 터치 표시장치에 관한 것으로, 특히 터치전극 및 배선이 표시패널에 일체화되는 인셀 타입 터치 표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a touch display device, and more particularly to an array substrate for an in-cell type touch display device in which a touch electrode and wiring are integrated with a display panel and a method of manufacturing the same.
정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 평판표시장치(flat panel display device: FPD)로서 액정표시장치(liquid crystal display device: LCD), 플라즈마표시장치(plasma display panel device: PDP), 유기발광다이오드 표시장치(organic light emitting diode display device: OLED), 전계방출표시장치(field emission display device: FED) 등이 소개되어 기존의 브라운관(cathode ray tube: CRT)을 빠르게 대체하고 있다. In view of the information age, the display field has also been rapidly developed. As a flat panel display device (FPD) having the advantages of thinning, light weight, and low power consumption in response to the information age, ), A plasma display panel device (PDP), an organic light emitting diode (OLED) display device, and a field emission display device (FED) cathode ray tube (CRT).
최근에는, 이러한 표시패널(display panel) 상에 터치패널(touch panel)을 부착한 터치 표시장치(또는 터치 스크린)가 각광받고 있다. Recently, a touch display device (or a touch screen) having a touch panel mounted on a display panel has been spotlighted.
터치 표시장치는, 영상을 표시하는 출력수단으로 사용되는 동시에, 표시된 영상의 특정부위를 터치하여 사용자의 명령을 입력 받는 입력수단으로 사용되는 것으로, 터치패널은 위치정보 검출방식에 따라 감압방식, 정전방식, 적외선방식, 초음파방식 등으로 구분될 수 있다. The touch display device is used as an output means for displaying an image and is used as an input means for inputting a user's command by touching a specific portion of the displayed image. The touch panel is operated in accordance with a position information detection method, Method, an infrared method, and an ultrasonic method.
즉, 사용자가 표시패널에 표시되는 영상을 보면서 터치패널을 터치하면, 터치패널은 해당 부위의 위치정보를 검출하고 검출된 위치정보를 영상의 위치정보와 비교하여 사용자의 명령을 인식할 수 있다.
That is, when the user touches the touch panel while viewing the image displayed on the display panel, the touch panel can detect the position information of the corresponding part and compare the detected position information with the position information of the image to recognize the user's command.
터치 표시장치는 별도의 터치패널을 표시패널에 부착하는 형태로 제조될 수 있는데, 특히 최근에는 스마트폰, 태블릿 PC 등과 같은 휴대용 단말기의 슬림화를 위해 터치패널을 구성하는 전극 및 배선을 표시패널의 기판에 형성하여 일체화하는 형태의 인셀 타입(in-cell type) 터치 표시장치에 대한 수요가 증가하고 있다.In recent years, in order to make a portable terminal such as a smart phone, a tablet PC, and the like slimmer, electrodes and wiring constituting the touch panel are connected to the substrate of the display panel (In-cell type) touch display device in which the touch panel is formed and integrated with the touch panel.
이러한 인셀 타입 터치 표시장치를 도면을 참조하여 설명한다. Such an insensitive-type touch display device will be described with reference to the drawings.
도 1은 종래의 인셀 타입 터치 표시장치용 어레이기판의 단면도이다. 1 is a cross-sectional view of a conventional array substrate for an in-cell type touch display device.
도 1에 도시한 바와 같이, 종래의 인셀 타입 터치 표시장치용 어레이기판은, 기판(20), 박막트랜지스터(T), 공통배선(44), 공통전극(48), 화소전극(52)을 포함한다. 1, the conventional array substrate for an in-cell type touch display device includes a
구체적으로, 기판(20) 상부의 각 화소영역에는 차광층(22)이 형성되고, 차광층(22) 상부의 기판(20) 전면에는 버퍼층(24)이 형성된다. Specifically, a
차광층(22)에 대응되는 버퍼층(24) 상부에는 액티브층(26)이 형성되고, 액티브층(26) 상부의 기판(20) 전면에는 게이트절연층(28)이 형성된다.An
액티브층(26)에 대응되는 게이트절연층(28) 상부에는 게이트전극(30)이 형성되고, 게이트전극(30) 상부의 기판(20) 전면에는 층간절연층(32)이 형성되는데, 층간절연층(32) 및 게이트절연층(28)은 액티브층(26)의 양단부를 노출하는 콘택홀을 갖는다. A
액티브층(26)에 대응되는 층간절연층(32) 상부에는 서로 이격되는 소스전극(34) 및 드레인전극(36)이 형성되는데, 소스전극(34) 및 드레인전극(36)은 각각 층간절연층(32) 및 게이트절연층(28)의 콘택홀을 통하여 액티브층(26)의 양단부에 연결된다.A
여기서, 액티브층(26), 게이트전극(30), 소스전극(34) 및 드레인전극(36)은 박막트랜지스터(thin film transistor: TFT)(T)를 구성하고, 차광층(22)은 박막트랜지스터(T)의 액티브층(26)으로 입사되는 빛을 차단하는 역할을 한다.The
소스전극(34) 및 드레인전극(36) 상부의 기판(20) 전면에는 제1보호층(38)이 형성되고, 제1보호층(38) 상부의 기판(20) 전면에는 평탄화층(40)이 형성되는데, 평탄화층(40)은 드레인전극(36) 상부의 제1보호층(38)을 노출하는 개구부를 갖는다.A
평탄화층(40) 상부의 기판(20) 전면에는 제2보호층(42)이 형성되고, 제2보호층(42) 상부에는 공통배선(44)이 형성된다. A second
공통배선(44) 상부의 기판(20) 전면에는 제3보호층(46)이 형성되는데, 제3보호층(46)은 공통배선(44)을 노출하는 콘택홀을 갖는다.A
제3보호층(46) 상부의 각 화소영역에는 공통전극(48)이 형성되는데, 공통전극(48)은 제3보호층(46)의 콘택홀을 통하여 공통배선(44)에 연결된다.A
공통전극(48) 상부의 기판(20) 전면에는 제4보호층(50)이 형성되는데, 제4보호층(50), 제3보호층(46), 제2보호층(42) 및 제1보호층(38)은 평탄화층(40)의 개구부 내에 드레인전극(36)을 노출하는 콘택홀을 갖는다.A fourth
제4보호층(50) 상부의 각 화소영역에는 화소전극(52)이 형성되는데, 화소전극(52)은 제4보호층(50), 제3보호층(46), 제2보호층(42) 및 제1보호층(38)의 콘택홀을 통하여 드레인전극(36)에 연결된다. A
여기서, 공통전극(48)은 특정 개수의 화소영역으로 이루어지는 터치블록 별로 패터닝 될 수 있으며, 각 터치블록의 공통전극(48)은 공통배선(44)을 통하여 구동부에 독립적으로 연결될 수 있다. Here, the
그리고, 화소전극(52)은 서로 이격되는 다수의 바 형상을 가질 수 있다.
The
이러한 어레이기판을 포함하는 종래의 인셀 타입 터치 표시장치는, 1프레임을 표시구간과 터치구간으로 나누어 동작할 수 있는데, 표시구간 동안에는 공통전극(48)에 공통전압을 인가하고 화소전극(52)에 데이터전압을 인가하여 공통전극(48) 및 화소전극(52) 사이에서 생성되는 전기장에 의하여 액정층을 재배열하여 영상을 표시하고, 터치구간 동안에는 공통전극(48)에 터치전압을 인가한 후 터치전압에 따른 공통전극(48)의 정전용량의 변화를 분석하여 터치입력의 위치를 감지할 수 있다.
A conventional in-cell type touch display device including such an array substrate can operate by dividing one frame into a display period and a touch period. During the display period, a common voltage is applied to the
그런데, 이러한 종래의 인셀 타입 터치 표시장치용 어레이기판에서는, 동일한 터치블록의 공통배선(44) 및 공통전극(48)은 서로 연결되지만, 상이한 터치블록의 공통배선(44) 및 공통전극(48)은 서로 연결되지 않아야 하므로, 공통배선(44) 및 공통전극(48)을 상이한 층으로 독립적으로 패터닝 하여 형성하여야 한다.In the conventional array substrate for an in-cell type touch display device, the
그리고, 상이한 터치블록의 공통배선(44) 및 공통전극(48)이 커플링(coupling) 등에 의하여 영향을 받지 않도록 하기 위하여 공통배선(44) 및 공통전극(48) 사이에 제3보호층(46)을 형성하여야 하고, 상이한 층으로 형성되는 동일한 터치블록의 공통배선(44) 및 공통전극(48)을 연결하기 위하여 제3보호층(46)을 패터닝 하여 콘택홀을 형성하여야 한다. In order to prevent the
또한, 해상도 증가에 따라 스토리지 커패시터의 용량을 증가시켜야 하므로, 스토리지 커패시터를 형성하는 공통전극(48)과 화소전극(52) 사이의 유전층의 두께를 최소화 하여야 하며, 이에 따라 단면적으로 하나의 절연층만을 사이에 두고 공통전극(48)과 화소전극(52)을 형성하여야 한다. The thickness of the dielectric layer between the
이와 같은 제약에 의하여 종래의 인셀 타입 터치 표시장치용 어레이기판의 제조에 사용되는 노광 마스크 수가 증가하는 문제가 있다.Such a limitation has a problem in that the number of exposure masks used in the fabrication of the conventional array substrate for an in-cell type touch display device increases.
예를 들어, 종래의 인셀 타입 터치 표시장치용 어레이기판은 차광층(22)용 제1마스크, 액티브층(26)용 제2마스크, 게이트전극(30)용 제3마스크, 층간절연층(32) 및 게이트절연층(28)의 콘택홀용 제4마스크, 소스전극(34) 및 드레인전극(36)용 제5마스크, 평탄화층(40)의 개구부용 제6마스크, 공통배선(44)용 제7마스크, 제3보호층(46)의 콘택홀용 제8마스크, 공통전극(48)용 제9마스크, 제4보호층(50), 제3보호층(46), 제2보호층(42) 및 제1보호층(38)의 콘택홀용 제10마스크, 화소전극(52)용 제11마스크의 총 11개의 노광 마스크를 사용하여 제조될 수 있으며, 이에 따라 제조단계가 증가하여 제조비용 및 제조시간이 증가하는 문제가 있다.
For example, in a conventional array substrate for an in-cell type touch display device, a first mask for the light-
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 공통전극을 평탄화층 직상부에 형성하고 반투과마스크를 이용하여 공통전극과 평탄화층을 동시에 형성함으로써, 노광 마스크 수가 감소하여 제조비용 및 제조시간이 절감되는 터치 표시장치용 어레이기판 및 그 제조방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in order to solve such a problem, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, in which a common electrode is formed directly above a planarization layer, and a common electrode and a planarization layer are formed simultaneously using a transflective mask, And an object of the present invention is to provide an array substrate for a touch display device and a manufacturing method thereof.
그리고, 본 발명은, 공통배선 및 화소전극을 연속적으로 형성하고 공통배선 직상부에 화소배선을 형성함으로써, 노광 마스크 수가 감소하여 제조비용 및 제조시간이 절감되고 공통배선의 부식이 방지되는 터치 표시장치용 어레이기판 및 그 제조방법을 제공하는 것을 다른 목적으로 한다.
The present invention provides a touch display device in which common wirings and pixel electrodes are continuously formed and pixel wirings are formed immediately above common wirings, the number of exposure masks is reduced, manufacturing cost and manufacturing time are reduced, It is an object of the present invention to provide an array substrate and a method of manufacturing the same.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과, 상기 기판 상부에 배치되는 박막트랜지스터와, 상기 박막트랜지스터 상부에 배치되고, 상기 박막트랜지스터의 드레인전극에 대응되는 개구부를 갖는 평탄화층과, 상기 평탄화층 상부에 배치되는 공통전극과, 상기 공통전극 상부에 배치되고, 상기 공통전극을 노출하는 제1콘택홀을 포함하는 제1보호층과, 상기 제1보호층 상부에 배치되고, 상기 제1콘택홀을 통하여 상기 공통전극에 연결되는 공통배선과, 상기 제1보호층 상부에 배치되고, 상기 드레인전극에 연결되는 화소전극과, 상기 공통배선 상부에 상기 공통배선을 덮도록 배치되는 화소배선을 포함하는 터치 표시장치용 어레이기판을 제공한다. According to an aspect of the present invention, there is provided a semiconductor device comprising: a substrate; a thin film transistor disposed on the substrate; a planarization layer disposed on the thin film transistor and having an opening corresponding to a drain electrode of the thin film transistor; A first protective layer disposed over the planarization layer and including a first contact hole disposed on the common electrode and exposing the common electrode; and a second protection layer disposed on the first protection layer, A common electrode connected to the common electrode through a contact hole; a pixel electrode disposed on the first protective layer and connected to the drain electrode; and a pixel wiring arranged to cover the common wiring on the common wiring The present invention also provides an array substrate for a touch display device.
그리고, 상기 제1보호층은 상기 드레인전극을 노출하는 제2콘택홀을 더 포함하고, 상기 화소전극은 상기 제2콘택홀을 통하여 상기 드레인전극에 연결될 수 있다.The first passivation layer may further include a second contact hole exposing the drain electrode, and the pixel electrode may be connected to the drain electrode through the second contact hole.
또한, 상기 터치 표시장치용 어레이기판은, 상기 제2콘택홀을 통하여 상기 드레인전극에 접촉하고, 상기 화소전극이 접촉하는 연결패턴을 더 포함할 수 있다.The array substrate for a touch display device may further include a connection pattern in contact with the drain electrode through the second contact hole and in contact with the pixel electrode.
그리고, 상기 공통배선과 상기 연결패턴은 동일층, 동일물질로 이루어질 수 있다.The common wiring and the connection pattern may be formed of the same layer and the same material.
또한, 상기 터치 표시장치용 어레이기판은, 상기 박막트랜지스터에 대응되는 상기 기판 상부에 배치되는 차광층과, 상기 차광층과 상기 박막트랜지스터 사이에 배치되는 버퍼층과, 상기 박막트랜지스터와 상기 평탄화층 사이에 배치되는 제2보호층을 더 포함할 수 있다.The array substrate for a touch display device may further include a light shielding layer disposed on the substrate corresponding to the thin film transistor, a buffer layer disposed between the light shielding layer and the thin film transistor, and a buffer layer disposed between the thin film transistor and the planarization layer. And a second protective layer disposed thereon.
한편, 본 발명은, 기판 상부에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터 상부에 상기 박막트랜지스터의 드레인전극에 대응되는 개구부를 포함하는 평탄화층과, 상기 평탄화층 상부에 배치되는 공통전극을 형성하는 단계와, 상기 공통전극 상부에 상기 공통전극을 노출하는 제1콘택홀을 포함하는 제1보호층을 형성하는 단계와, 상기 제1보호층 상부에 상기 제1콘택홀을 통하여 상기 공통전극에 연결되는 공통배선을 형성하는 단계와, 상기 제1보호층 상부에 상기 드레인전극에 연결되는 화소전극과, 상기 공통배선 상부에 상기 공통배선을 덮는 화소배선을 형성하는 단계를 포함하는 터치 표시장치용 어레이기판의 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor comprising the steps of: forming a thin film transistor on a substrate; forming a planarization layer on the thin film transistor including an opening corresponding to a drain electrode of the thin film transistor; Forming a first passivation layer including a first contact hole exposing the common electrode on the common electrode, forming a second passivation layer on the common electrode through the first contact hole, Forming a common wiring to be connected to the pixel electrode; forming a pixel wiring connected to the drain electrode on the first protection layer; and forming a pixel wiring covering the common wiring over the common wiring, A method of manufacturing an array substrate is provided.
그리고, 상기 평탄화층과 상기 공통전극을 형성하는 단계는, 상기 박막트랜지스터 상부에 상기 평탄화층 및 공통전극물질층을 연속적으로 형성하는 단계와, 반투과마스크를 이용하여 상기 공통전극물질층 상부에, 상기 드레인전극에 대응되는 영역에서는 상기 공통전극물질층을 노출하고, 상기 공통전극에 대응되는 영역에서는 제1두께를 갖고, 상기 공통전극 외부로 노출되는 상기 평탄화층에 대응되는 영역에서는 상기 제1두께보다 작은 제2두께를 갖는 제1포토레지스트패턴을 형성하는 단계와, 상기 제1포토레지스트패턴을 식각 마스크로 이용하여 상기 공통전극물질층 및 상기 평탄화층을 식각하여 공통전극패턴 및 상기 개구부를 형성하는 단계와, 상기 제1포토레지스트패턴을 애싱 하여, 상기 공통전극 외부로 노출되는 상기 평탄화층에 대응되는 영역에서는 상기 공통전극패턴을 노출하고, 상기 공통전극에 대응되는 영역에서는 제3두께를 갖는 제2포토레지스트패턴을 형성하는 단계와, 상기 제2포토레지스트패턴을 식각 마스크로 이용하여 상기 공통전극패턴을 식각하여 상기 공통전극을 형성하는 단계를 포함할 수 있다.The step of forming the planarization layer and the common electrode may include forming the planarization layer and the common electrode material layer on the top of the thin film transistor, Wherein the common electrode material layer is exposed in a region corresponding to the drain electrode and has a first thickness in a region corresponding to the common electrode and in a region corresponding to the planarization layer exposed to the outside of the common electrode, Forming a common electrode pattern and the openings by etching the common electrode material layer and the planarization layer using the first photoresist pattern as an etch mask; A step of ashing the first photoresist pattern to correspond to the planarization layer exposed to the outside of the common electrode, Forming a second photoresist pattern exposing the common electrode pattern in a region corresponding to the common electrode and forming a second photoresist pattern having a third thickness in a region corresponding to the common electrode, And forming the common electrode by etching.
또한, 상기 제1보호층은 상기 드레인전극을 노출하는 제2콘택홀을 더 포함하고, 상기 화소전극은 상기 제2콘택홀을 통하여 상기 드레인전극에 연결될 수 있다.The first passivation layer may further include a second contact hole exposing the drain electrode, and the pixel electrode may be connected to the drain electrode through the second contact hole.
그리고, 상기 공통배선을 형성하는 단계는, 상기 제2콘택홀을 통하여 상기 드레인전극에 접촉하는 연결패턴을 형성하는 단계를 포함할 수 있다.The step of forming the common interconnection may include forming a connection pattern that contacts the drain electrode through the second contact hole.
또한, 상기 터치 표시장치용 어레이기판의 제조방법은, 상기 박막트랜지스터에 대응되는 상기 기판 상부에 차광층을 형성하는 단계와, 상기 차광층과 상기 박막트랜지스터 사이에 버퍼층을 형성하는 단계와, 상기 박막트랜지스터와 상기 평탄화층 사이에 제2보호층을 형성하는 단계를 더 포함할 수 있다.
The manufacturing method of the array substrate for a touch display device may further include forming a light shielding layer on the substrate corresponding to the thin film transistor, forming a buffer layer between the light shielding layer and the thin film transistor, And forming a second passivation layer between the transistor and the planarization layer.
본 발명은, 공통전극을 평탄화층 직상부에 형성하고 반투과마스크를 이용하여 공통전극과 평탄화층을 동시에 형성함으로써, 노광 마스크 수가 감소하여 제조비용 및 제조시간이 절감되는 효과를 갖는다. According to the present invention, by forming the common electrode directly above the planarization layer and simultaneously forming the common electrode and the planarization layer using the semi-transparent mask, the number of exposure masks is reduced, and manufacturing cost and manufacturing time are reduced.
그리고, 본 발명은, 공통배선 및 화소전극을 연속적으로 형성하고 공통배선 직상부에 화소배선을 형성함으로써, 노광 마스크 수가 감소하여 제조비용 및 제조시간이 절감되고 공통배선의 부식이 방지되는 효과를 갖는다.
Further, the present invention has the effect of reducing the number of exposure masks, reducing the manufacturing cost and the manufacturing time, and preventing the corrosion of the common wiring by continuously forming the common wiring and the pixel electrode and forming the pixel wiring directly above the common wiring .
도 1은 종래의 인셀 타입 터치 표시장치용 어레이기판의 단면도.
도 2는 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치의 평면도.
도 3은 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판의 단면도.
도 4a 내지 도 4i는 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판의 제조방법을 설명하기 위한 단면도.1 is a cross-sectional view of a conventional array substrate for an in-cell type touch display device.
2 is a plan view of a self-capacitance-type in-cell type touch display device according to an embodiment of the present invention;
3 is a cross-sectional view of an array substrate for a self-capacitance type in-cell type touch display device according to an embodiment of the present invention.
4A to 4I are sectional views for explaining a manufacturing method of an array substrate for a self-capacitance type in-cell type touch display device according to an embodiment of the present invention.
이하, 첨부한 도면을 참조하여 본 발명에 따른 인셀 타입 터치 표시장치용 어레이기판 및 그 제조방법을 설명한다. Hereinafter, an array substrate for an in-cell type touch display device and a method of manufacturing the same will be described with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 자기정전용량(self-capacitance) 방식의 인셀 타입 터치 표시장치의 평면도이고, 도 3은 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판의 단면도이다. FIG. 2 is a plan view of a self-capacitance type in-cell type touch display device according to an embodiment of the present invention. FIG. 3 is a cross-sectional view of a self- Sectional view of the array substrate.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치는 터치표시패널(110)과 구동부(180)를 포함한다.2, the self-capacitance type in-cell type touch display apparatus according to the embodiment of the present invention includes a
터치표시패널(110)은, 기판(도 3의 120) 상부의 각 터치블록에 배치되는 다수의 공통전극(142)과, 다수의 공통전극(142)과 구동부(180)를 각각 연결하는 다수의 공통배선(146)을 포함하는데, 각 터치블록의 공통전극(142)은 각각 사각형 형상을 가질 수 있다.The
도시하지는 않았지만, 터치표시패널(110)은 서로 마주보며 이격되는 2개의 기판과, 2개의 기판 사이의 액정층을 포함하는 액정패널일 수 있으며, 다수의 공통전극(142)은 각각 2개의 기판 중 하나의 다수의 화소에 대응되어 터치블록 별로 분리되어 형성될 수 있으며, 이때 터치표시패널(110)은 공통전압을 이용하여 표시동작을 수행하거나, 터치전압을 이용하여 터치동작을 수행할 수 있다.Although not shown, the
구동부(180)는, 1프레임 중 표시구간 동안 터치표시패널(110)의 다수의 공통전극(142)에 공통전압을 인가하고 공통전극(142)과 화소전극(도 3의 150) 사이에 생성되는 전기장으로 액정층의 액정분자를 재배열하여 영상을 표시하거나, 1프레임 중 터치구간 동안 터치표시패널(110)의 다수의 공통전극(142)에 터치전압을 인가하고 인가된 터치전압에 따른 다수의 공통전극(142)의 정전용량의 변화를 분석하여 터치입력의 위치를 감지한다.The driving
이러한 구동부(180)는 표시동작을 위하여 터치표시패널(110)에 게이트전압 및 데이터전압을 더 공급할 수도 있다. The driving
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판은, 기판(120), 박막트랜지스터(T), 공통전극(142), 공통배선(146), 화소전극(150)을 포함하는데, 기판(120)은 액정패널을 구성하는 2개의 기판 중 하나일 수 있다. 3, an array substrate for an in-cell type touch display device of the self-capacitance type according to the embodiment of the present invention includes a
구체적으로, 기판(120) 상부의 각 화소영역에는 차광층(122)이 형성되고, 차광층(122) 상부의 기판(120) 전면에는 버퍼층(124)이 형성된다. Specifically, a
차광층(122)은 박막트랜지스터(T)의 액티브층(126)으로 입사되는 빛을 차단하기 위한 것으로, 예를 들어, 불투명한 금속물질, 불투명한 유기물질, 불투명한 반도체물질 중 적어도 하나로 이루어질 수 있다. The
차광층(122)에 대응되는 버퍼층(124) 상부에는 액티브층(126)이 형성되고, 액티브층(126) 상부의 기판(120) 전면에는 게이트절연층(128)이 형성된다.An
액티브층(126)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon)과 같은 실리콘이나, 인듐 갈륨 징크 옥사이드(indium gallium zinc oxide: IGZO), 징크 틴 옥사이드(zinc tin oxide: ZTO), 징크 인듐 옥사이드(zinc indium oxide: ZIO)와 같은 산화물 반도체물질로 이루어질 수 있다. The
액티브층(126)에 대응되는 게이트절연층(128) 상부에는 게이트전극(130)이 형성되고, 게이트전극(130) 상부의 기판(120) 전면에는 층간절연층(132)이 형성되는데, 층간절연층(132) 및 게이트절연층(128)은 액티브층(126)의 양단부를 노출하는 콘택홀을 갖는다. A
액티브층(126)에 대응되는 층간절연층(132) 상부에는 서로 이격되는 소스전극(134) 및 드레인전극(136)이 형성되는데, 소스전극(134) 및 드레인전극(136)은 각각 층간절연층(132) 및 게이트절연층(128)의 콘택홀을 통하여 액티브층(126)의 양단부에 연결된다.A
여기서, 액티브층(126), 게이트전극(130), 소스전극(134) 및 드레인전극(136)은 박막트랜지스터(thin film transistor: TFT)(T)를 구성한다. Here, the
소스전극(134) 및 드레인전극(136) 상부의 기판(120) 전면에는 제1보호층(138)이 형성되고, 제1보호층(138) 상부의 기판(120) 전면에는 평탄화층(140)이 형성되는데, 평탄화층(140)은 드레인전극(136) 상부의 제1보호층(138)을 노출하는 개구부를 갖는다.A
제1보호층(138)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 무기절연물질로 이루어질 수 있으며, 평탄화층(140)은 포토아크릴(photo acryl)과 같은 유기절연물질로 이루어질 수 있다. The
제1보호층(138)은 유기절연물질의 평탄화층(140)과 금속물질의 소스전극(134) 및 드레인전극(136)의 접촉특성을 향상시키기 위하여 사용되는데, 이러한 접촉특성이 문제되지 않는 다른 실시예에서는 제1보호층(138)을 생략할 수도 있다. The
평탄화층(140) 상부에는 공통전극(142)이 형성되고, 공통전극(142) 상부의 기판(120) 전면에는 제2보호층(144)이 형성되는데, 제2보호층(144)은 공통전극(142)을 노출하는 콘택홀을 갖고, 제2보호층(144) 및 제1보호층(138)은 드레인전극(136)을 노출하는 콘택홀을 갖는다.A
공통전극(142)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전물질로 이루어지고, 제2보호층(144)은 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 같은 무기절연물질로 이루어질 수 있다.The
공통전극(142) 및 드레인전극(136)에 대응되는 제2보호층(144) 상부에는 각각 공통배선(146) 및 연결패턴(148)이 형성되는데, 공통배선(146)은 제2보호층(144)의 콘택홀을 통하여 공통전극(142)에 연결되고, 연결패턴(148)은 제2보호층(144) 및 제1보호층(138)의 콘택홀을 통하여 드레인전극(136)에 연결된다. A
공통배선(146) 및 연결패턴(148)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 네오디뮴(Nd)과 같은 금속도전물질의 단일층 또는 다중층으로 이루어질 수 있다. The
연결패턴(148)은 드레인전극(136)과 화소전극(150)을 전기적으로 연결하는 역할을 하는데, 다른 실시예에서는 연결패턴(148)을 생략하고 화소전극(150)이 드레인전극(136)에 직접 접촉되도록 할 수도 있다.The
연결패턴(148) 상부와 공통전극(142)에 대응되는 제2보호층(144) 상부에는 화소전극(150)이 형성되고, 공통배선(146) 상부에는 화소배선(152)이 형성된다. A
화소전극(150) 및 화소배선(152)은 인듐-틴-옥사이드(indium-tin-oxide: ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide: IZO)와 같은 투명도전물질로 이루어질 수 있다.The
화소배선(152)은 공통배선(146)을 완전히 덮도록 형성되어 공통배선(146)을 보호하고 공통배선(146)의 부식을 방지하는 역할을 하는데, 공통배선(146)을 다중층으로 형성할 경우 공통배선(146)의 단차부에 의하여 화소전극(150) 및 화소배선(152)이 절단되지 않도록 다중층의 최하층의 두께를 화소전극(150) 및 화소배선(152)의 두께보다 작게 형성할 수 있다.The
예를 들어, 화소전극(150) 및 화소배선(152)을 ITO(약 50nm)로 형성할 경우, 공통배선(146)을 최하층부터 Mo(약 20nm)/Al(약 300nm)/Mo(약 50nm)의 3중층으로 형성할 수 있다. For example, when the
여기서, 공통전극(142)은 특정 개수의 화소영역으로 이루어지는 터치블록 별로 패터닝 될 수 있으며, 각 터치블록의 공통전극(142)은 공통배선(146) 및 화소배선(152)을 통하여 구동부(도 2의 180)에 독립적으로 연결될 수 있다. Here, the
그리고, 화소전극(150)은 서로 이격되는 다수의 바 형상을 가질 수 있으며, 공통전압 및 데이터전압에 의하여 공통전극(142) 및 화소전극(150) 사이에는 수평전기장이 생성될 수 있다.
The
이상과 같이, 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판에서는, 공통전극(142)과 평탄화층(140)을 하나의 반투과마스크로 동시에 형성하고, 화소전극(150)과 드레인전극(136)의 연결을 위한 콘택홀과 공통배선(146)과 공통전극(142)의 연결을 위한 콘택홀을 하나의 노광 마스크로 동시에 형성함으로써, 제조공정에 이용되는 총 노광 마스크 수를 감소시킬 수 있는데, 이를 도면을 참조하여 설명한다. As described above, in the array substrate for the in-cell type touch display device of the self-capacitance type according to the embodiment of the present invention, the
도 4a 내지 도 4i는 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판의 제조방법을 설명하기 위한 단면도이다.4A to 4I are cross-sectional views for explaining a manufacturing method of an array substrate for a self-capacitance type in-cell type touch display device according to an embodiment of the present invention.
도 4a에 도시한 바와 같이, 불투명한 금속물질, 불투명한 유기물질, 불투명한 반도체물질 중 적어도 하나를 이용하여 기판(120) 상부에 차광물질층(미도시)을 형성하고, 포토레지스트층의 노광, 현상과 차광물질층의 식각을 포함하는 제1마스크를 이용한 사진식각공정(photolithographic process)을 통하여 기판(120) 상부에 차광층(122)을 형성한다. As shown in FIG. 4A, a light-shielding layer (not shown) is formed on the
도 4b에 도시한 바와 같이, 차광층(122) 상부의 기판(120) 전면에 절연물질로 버퍼층(124)을 형성한 후, 실리콘이나 산화물 반도체물질 중 하나를 이용하여 버퍼층(124) 상부에 액티브물질층(미도시)을 형성하고, 포토레지스트층의 노광, 현상과 액티브물질층의 식각을 포함하는 제2마스크를 이용한 사진식각공정을 통하여 차광층(122)에 대응되는 버퍼층(124) 상부에 액티브층(126)을 형성한다. 4B, a
도 4c에 도시한 바와 같이, 액티브층(126) 상부의 기판(120) 전면에 절연물질로 게이트절연층(128)을 형성한 후, 금속물질을 이용하여 게이트절연층(128) 상부에 게이트물질층(미도시)을 형성하고, 포토레지스트층의 노광, 현상과 게이트물질층의 식각을 포함하는 제3마스크를 이용한 사진식각공정을 통하여 액티브층(126)에 대응되는 게이트절연층(128) 상부에 게이트전극(130)을 형성한다. A
도 4d에 도시한 바와 같이, 게이트전극(130) 상부의 기판(120) 전면에 절연물질로 층간절연층(132)을 형성하고, 포토레지스트층의 노광, 현상과 층간절연층(132) 및 게이트절연층(128)의 식각을 포함하는 제4마스크를 이용한 사진식각공정을 통하여 층간절연층(132) 및 게이트절연층(128)에 액티브층(126)의 양단부를 노출하는 콘택홀을 형성한다.4D, an
도 4e에 도시한 바와 같이, 금속물질을 이용하여 층간절연층(132) 상부에 금속물질층(미도시)을 형성하고, 포토레지스트층의 노광, 현상과 금속물질층의 식각을 포함하는 제5마스크를 이용한 사진식각공정을 통하여 액티브층(126)에 대응되는 층간절연층(132) 상부에 서로 이격되는 소스전극(134) 및 드레인전극(136)을 형성한다.As shown in FIG. 4E, a metal material layer (not shown) is formed on the
이때, 소스전극(134) 및 드레인전극(136)은 각각 층간절연층(132) 및 게이트절연층(128)의 콘택홀을 통하여 액티브층(126)의 양단부에 연결된다.At this time, the
도 4f에 도시한 바와 같이, 무기절연물질을 이용하여 소스전극(134) 및 드레인전극(136) 상부의 기판(120) 전면에 제1보호층(138)을 형성한 후, 유기절연물질을 이용하여 제1보호층(138) 상부의 기판(120) 전면에 평탄화층(140)을 형성하고, 연속하여 투명도전물질을 이용하여 평탄화층(140) 상부에 공통전극물질층(미도시)을 형성한다. A first
그리고, 포토레지스트층의 노광, 현상, 애싱(ashing)과 평탄화층(140) 및 공통전극물질층의 식각을 포함하는 제6마스크를 이용한 사진식각공정을 통하여 평탄화층(140)에 드레인전극(136) 상부의 제1보호층(138)을 노출하는 개구부를 형성하고, 평탄화층(140) 상부에 공통전극(142)을 형성한다.A drain electrode 136 (not shown) is formed in the
구체적으로, 평탄화층(140) 및 공통전극물질층을 순차 적층한 후, 공통전극물질층 상부에 포토레지스트층(미도시)을 형성하고, 포토레지스트층 상부에 제6마스크를 배치한다. Specifically, a
이때, 제6마스크는, 자외선을 통과시키는 투과영역(A), 자외선을 차단하는 차단영역(C), 자외선에 대한 투과율이 차단영역보다 크고 투과영역보다 작은 반투과영역(B)을 포함하는 반투과마스크 일 수 있으며, 이러한 반투과마스크는 투과영역(A)이 평탄화층(140)의 개구부에 대응되고(즉, 드레인전극(136)에 대응되고), 차단영역(C)이 공통전극(142)에 대응되고, 반투과영역(B)이 공통전극(142) 외부로 노출되는 평탄화층(140)에 대응되도록 포토레지스트층 상부에 배치될 수 있다.At this time, the sixth mask has a semi-transmissive area (A) for passing ultraviolet rays, a shielding area (C) for shielding ultraviolet rays, and a semi-transmissive area (B) The transmissive region A corresponds to the opening of the planarization layer 140 (that is, corresponds to the drain electrode 136), and the blocking region C corresponds to the
그리고, 반투과마스크를 통하여 자외선을 조사하여 포토레지스트층을 노광하고, 노광된 포토레지스트층을 현상하여 제1포토레지스트패턴을 형성하는데, 반투과마스크의 투과영역(A)에 대응되는 포토레지스트층은 완전히 제거되고, 반투과마스크의 차단영역(C)에 대응되는 포토레지스트층은 그대로 유지되고, 반투과마스크의 반투과영역(B)에 대응되는 포토레지스트층은 일부가 제거되고 일부는 잔존한다.Then, a photoresist layer is exposed by irradiating ultraviolet rays through a transflective mask, and the exposed photoresist layer is developed to form a first photoresist pattern. The photoresist layer corresponding to the transmissive area A of the transflective mask The photoresist layer corresponding to the blocking region C of the transflective mask remains intact and the photoresist layer corresponding to the transflective region B of the transflective mask is partially removed and partly remained .
따라서, 제1포토레지스트패턴은 드레인전극(136)에 대응되는 영역의 공통전극물질층을 노출하고, 공통전극(142)에 대응되는 영역에서 제1두께를 갖고, 공통전극(142) 외부로 노출되는 평탄화층(140)에 대응되는 영역에서 제1두께보다 작은 제2두께를 갖는다.Accordingly, the first photoresist pattern exposes the common electrode material layer in the region corresponding to the
이후, 제1포토레지스트패턴을 식각 마스크(etching mask)로 이용하여 공통전극물질층을 식각하여 드레인전극(136)에 대응되는 평탄화층(140)을 노출하는 공통전극패턴(미도시)을 형성하고, 연속하여 평탄화층(140)을 식각하여 평탄화층(140)에 드레인전극(136) 상부의 제1보호층(138)을 노출하는 개구부를 형성한다.Thereafter, the common electrode material layer is etched using the first photoresist pattern as an etching mask to form a common electrode pattern (not shown) exposing the
예를 들어, 투명도전물질의 공통전극물질층은 습식식각(wet etching)으로 식각하고, 유기절연물질의 평탄화층(140)은 건식식각(dry etching)으로 식각할 수 있다. For example, the common electrode material layer of the transparent conductive material may be etched by wet etching, and the
이후, 제1포토레지스트패턴을 애싱 하여 제2포토레지스트패턴을 형성하는데, 반투과마스크의 차단영역(C)에 대응되는 제1두께를 갖는 제1포토레지스트패턴은 일부가 제거되고 일부가 잔존하고, 반투과마스크의 반투과영역(B)에 대응되는 제2두께를 갖는 제1포토레지스트패턴은 완전히 제거된다. Thereafter, the first photoresist pattern is ashed to form the second photoresist pattern. The first photoresist pattern having the first thickness corresponding to the blocking region C of the semi-transmissive mask is partially removed and partially remains , The first photoresist pattern having the second thickness corresponding to the transflective region (B) of the semi-transparent mask is completely removed.
따라서, 제2포토레지스트패턴은 공통전극(142) 외부로 노출되는 평탄화층(140)에 대응되는 영역의 공통전극패턴과 드레인전극(136) 상부의 제1보호층(138)을 노출하고, 공통전극(142)에 대응되는 영역에서 제1두께에서 제2두께를 뺀 값인 제3두께를 갖는다.The second photoresist pattern exposes the common electrode pattern of the region corresponding to the
이후, 제2포토레지스트패턴을 식각 마스크로 이용하여 공통전극패턴을 식각하여 공통전극(142)을 형성한다. Thereafter, the
예를 들어, 투명도전물질의 공통전극패턴은 습식식각으로 식각할 수 있다. For example, the common electrode pattern of the transparent conductive material can be etched by wet etching.
이상과 같이, 제1보호층(138) 상부에 평탄화층(140) 및 공통전극물질층을 연속적으로 형성한 후, 반투과마스크인 제6마스크를 이용하여 평탄화층(140)의 개구부와 공통전극(142)을 동시에 형성할 수 있으며, 그 결과 노광 마스크 수를 감소시킬 수 있다. As described above, after the
도 4g에 도시한 바와 같이, 무기절연물질을 이용하여 공통전극(142) 상부의 기판(120) 전면에 제2보호층(144)을 형성하고, 포토레지스트층의 노광, 현상과 제2보호층(144)의 식각과 제2보호층(144) 및 제1보호층(138)의 식각을 포함하는 제7마스크를 이용한 사진식각공정을 통하여 제2보호층(144)에 공통전극(142)을 노출하는 콘택홀을 형성하고, 제2보호층(144) 및 제1보호층(138)에 드레인전극(136)을 노출하는 콘택홀을 형성한다.The second
도 4h에 도시한 바와 같이, 금속물질을 이용하여 제2보호층(144) 상부에 공통배선물질층(미도시)을 형성하고, 포토레지스트층의 노광, 현상과 공통배선물질층의 식각을 포함하는 제8마스크를 이용한 사진식각공정을 통하여 공통전극(142) 및 드레인전극(136)에 대응되는 제2보호층(144) 상부에 각각 공통배선(146) 및 연결패턴(148)을 형성한다.As shown in FIG. 4H, a common wiring material layer (not shown) is formed on the
이때, 공통배선(146) 및 연결패턴(148)은 동일층, 동일물질로 이루어지고, 공통배선(146)은 제2보호층(144)의 콘택홀을 통하여 공통전극(142)에 연결되고, 연결패턴(148)은 제2보호층(144) 및 제1보호층(138)의 콘택홀을 통하여 드레인전극(136)에 연결된다.The
도 4i에 도시한 바와 같이, 투명도전물질을 이용하여 공통배선(146) 및 연결패턴(148)과 제2보호층(144) 상부에 화소전극물질층(미도시)을 형성하고, 포토레지스트층의 노광, 현상과 화소전극물질층의 식각을 포함하는 제9마스크를 이용한 사진식각공정을 통하여 연결패턴(148) 상부와 공통전극(142)에 대응되는 제2보호층(144) 상부에 화소전극(150)을 형성되고, 공통배선(146) 상부에 화소배선(152)을 형성한다.A pixel electrode material layer (not shown) is formed on the
이때, 화소전극(150)은 연결패턴(148)을 통하여 드레인전극(136)에 연결되고, 화소배선(152)은 공통배선(146)을 완전히 덮도록 형성되어 공통배선(146)을 보호하고 공통배선(146)의 부식을 방지한다. The
이상과 같이, 화소전극(150)이 드레인전극(136)에 연결되는 연결패턴(148)에 직접 접촉하도록 함으로써, 화소전극(150)과 드레인전극(136)의 연결을 위한 제2보호층(144) 및 제1보호층(138)의 콘택홀과 공통배선(146)과 공통전극(142)의 연결을 위한 제2보호층(144)의 콘택홀을 제7마스크 하나로 동시에 형성할 수 있으며, 그 결과 노광 마스크 수를 더 감소시킬 수 있다.
As described above, the
이상과 같이, 본 발명의 실시예에 따른 자기정전용량 방식의 인셀 타입 터치 표시장치용 어레이기판에서는, 공통전극(142)과 평탄화층(140)을 하나의 반투과마스크로 동시에 형성하고, 화소전극(150)과 드레인전극(136)의 연결을 위한 콘택홀과 공통배선(146)과 공통전극(142)의 연결을 위한 콘택홀을 하나의 노광 마스크로 동시에 형성함으로써, 제조공정에 이용되는 노광 마스크의 총 개수를 종래의 11개에서 9개로 감소시킬 수 있으며, 그 결과 제조비용 및 제조시간을 절감할 수 있다.As described above, in the array substrate for the in-cell type touch display device of the self-capacitance type according to the embodiment of the present invention, the
그리고, 화소배선(152)이 공통배선(146)을 완전히 덮도록 함으로써, 공통배선(146)의 부식을 방지할 수 있으며, 그 결과 신뢰성 및 안정성을 향상시킬 수 있다.
The
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that
110: 터치표시패널
120: 기판
T: 박막트랜지스터
140: 평탄화층
142: 공통전극
146: 공통배선
150: 화소전극110: touch display panel 120: substrate
T: thin film transistor 140: planarization layer
142: common electrode 146: common wiring
150: pixel electrode
Claims (10)
상기 기판 상부에 배치되는 박막트랜지스터와;
상기 박막트랜지스터 상부에 배치되고, 상기 박막트랜지스터의 드레인전극에 대응되는 개구부를 갖는 평탄화층과;
상기 평탄화층 상부에 배치되는 공통전극과;
상기 공통전극 상부에 배치되고, 상기 공통전극을 노출하는 제1콘택홀을 포함하는 제1보호층과;
상기 제1보호층 상부에 배치되고, 상기 제1콘택홀을 통하여 상기 공통전극에 연결되는 공통배선과;
상기 제1보호층 상부에 배치되고, 상기 드레인전극에 연결되는 화소전극과;
상기 공통배선 상부에 상기 공통배선을 덮도록 배치되는 화소배선
을 포함하는 터치 표시장치용 어레이기판.
Claims [1]
A thin film transistor disposed on the substrate;
A planarization layer disposed on the thin film transistor and having an opening corresponding to a drain electrode of the thin film transistor;
A common electrode disposed on the planarization layer;
A first protective layer disposed on the common electrode and including a first contact hole exposing the common electrode;
A common line disposed on the first passivation layer and connected to the common electrode through the first contact hole;
A pixel electrode disposed on the first passivation layer and connected to the drain electrode;
And a common wiring, the pixel wiring
And an array substrate for a touch display device.
상기 제1보호층은 상기 드레인전극을 노출하는 제2콘택홀을 더 포함하고,
상기 화소전극은 상기 제2콘택홀을 통하여 상기 드레인전극에 연결되는 터치 표시장치용 어레이기판.
The method according to claim 1,
Wherein the first protective layer further includes a second contact hole exposing the drain electrode,
And the pixel electrode is connected to the drain electrode through the second contact hole.
상기 제2콘택홀을 통하여 상기 드레인전극에 접촉하고, 상기 화소전극이 접촉하는 연결패턴을 더 포함하는 터치 표시장치용 어레이기판.
3. The method of claim 2,
And a connection pattern in contact with the drain electrode through the second contact hole and in contact with the pixel electrode.
상기 공통배선과 상기 연결패턴은 동일층, 동일물질로 이루어지는 터치 표시장치용 어레이기판.
The method of claim 3,
Wherein the common wiring and the connection pattern are made of the same layer and the same material.
상기 박막트랜지스터에 대응되는 상기 기판 상부에 배치되는 차광층과;
상기 차광층과 상기 박막트랜지스터 사이에 배치되는 버퍼층과;
상기 박막트랜지스터와 상기 평탄화층 사이에 배치되는 제2보호층
을 더 포함하는 터치 표시장치용 어레이기판.
The method according to claim 1,
A light shielding layer disposed on the substrate corresponding to the thin film transistor;
A buffer layer disposed between the light-shielding layer and the thin film transistor;
A second protective layer disposed between the thin film transistor and the planarization layer,
Further comprising: an array substrate for a touch display device;
상기 박막트랜지스터 상부에 상기 박막트랜지스터의 드레인전극에 대응되는 개구부를 포함하는 평탄화층과, 상기 평탄화층 상부에 배치되는 공통전극을 형성하는 단계와;
상기 공통전극 상부에 상기 공통전극을 노출하는 제1콘택홀을 포함하는 제1보호층을 형성하는 단계와;
상기 제1보호층 상부에 상기 제1콘택홀을 통하여 상기 공통전극에 연결되는 공통배선을 형성하는 단계와;
상기 제1보호층 상부에 상기 드레인전극에 연결되는 화소전극과, 상기 공통배선 상부에 상기 공통배선을 덮는 화소배선을 형성하는 단계
를 포함하는 터치 표시장치용 어레이기판의 제조방법.
Forming a thin film transistor on the substrate;
Forming a planarization layer on the thin film transistor, the planarization layer including an opening corresponding to a drain electrode of the thin film transistor, and a common electrode disposed on the planarization layer;
Forming a first protective layer on the common electrode, the first protective layer including a first contact hole exposing the common electrode;
Forming a common wiring on the first passivation layer through the first contact hole and connected to the common electrode;
A pixel electrode connected to the drain electrode on the first passivation layer, and a pixel wiring covering the common wiring on the common wiring
And forming a pattern on the substrate.
상기 평탄화층과 상기 공통전극을 형성하는 단계는,
상기 박막트랜지스터 상부에 상기 평탄화층 및 공통전극물질층을 연속적으로 형성하는 단계와;
반투과마스크를 이용하여 상기 공통전극물질층 상부에, 상기 드레인전극에 대응되는 영역에서는 상기 공통전극물질층을 노출하고, 상기 공통전극에 대응되는 영역에서는 제1두께를 갖고, 상기 공통전극 외부로 노출되는 상기 평탄화층에 대응되는 영역에서는 상기 제1두께보다 작은 제2두께를 갖는 제1포토레지스트패턴을 형성하는 단계와;
상기 제1포토레지스트패턴을 식각 마스크로 이용하여 상기 공통전극물질층 및 상기 평탄화층을 식각하여 공통전극패턴 및 상기 개구부를 형성하는 단계와;
상기 제1포토레지스트패턴을 애싱 하여, 상기 공통전극 외부로 노출되는 상기 평탄화층에 대응되는 영역에서는 상기 공통전극패턴을 노출하고, 상기 공통전극에 대응되는 영역에서는 제3두께를 갖는 제2포토레지스트패턴을 형성하는 단계와;
상기 제2포토레지스트패턴을 식각 마스크로 이용하여 상기 공통전극패턴을 식각하여 상기 공통전극을 형성하는 단계
를 포함하는 터치 표시장치용 어레이기판의 제조방법.
The method according to claim 6,
Wherein the step of forming the planarization layer and the common electrode comprises:
Sequentially forming the planarization layer and the common electrode material layer on the thin film transistor;
Wherein the common electrode material layer is exposed on the common electrode material layer in a region corresponding to the drain electrode using a transflective mask and has a first thickness in a region corresponding to the common electrode, Forming a first photoresist pattern having a second thickness smaller than the first thickness in a region corresponding to the exposed planarization layer;
Etching the common electrode material layer and the planarization layer using the first photoresist pattern as an etch mask to form a common electrode pattern and the openings;
The first photoresist pattern is ashed to expose the common electrode pattern in a region corresponding to the planarization layer exposed to the outside of the common electrode, and a second photoresist having a third thickness in a region corresponding to the common electrode, Forming a pattern;
Etching the common electrode pattern using the second photoresist pattern as an etching mask to form the common electrode
And forming a pattern on the substrate.
상기 제1보호층은 상기 드레인전극을 노출하는 제2콘택홀을 더 포함하고,
상기 화소전극은 상기 제2콘택홀을 통하여 상기 드레인전극에 연결되는 터치 표시장치용 어레이기판의 제조방법.
The method according to claim 6,
Wherein the first protective layer further includes a second contact hole exposing the drain electrode,
And the pixel electrode is connected to the drain electrode through the second contact hole.
상기 공통배선을 형성하는 단계는,
상기 제2콘택홀을 통하여 상기 드레인전극에 접촉하는 연결패턴을 형성하는 단계를 포함하는 터치 표시장치용 어레이기판의 제조방법.
9. The method of claim 8,
Wherein forming the common wiring includes:
And forming a connection pattern in contact with the drain electrode through the second contact hole.
상기 박막트랜지스터에 대응되는 상기 기판 상부에 차광층을 형성하는 단계와;
상기 차광층과 상기 박막트랜지스터 사이에 버퍼층을 형성하는 단계와;
상기 박막트랜지스터와 상기 평탄화층 사이에 제2보호층을 형성하는 단계
를 더 포함하는 터치 표시장치용 어레이기판의 제조방법.
The method according to claim 6,
Forming a light shielding layer on the substrate corresponding to the thin film transistor;
Forming a buffer layer between the light-shielding layer and the thin film transistor;
Forming a second passivation layer between the thin film transistor and the planarization layer
The method comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150186132A KR102426497B1 (en) | 2015-12-24 | 2015-12-24 | Array Substrate For Touch Display Device And Method Of Fabricating The Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150186132A KR102426497B1 (en) | 2015-12-24 | 2015-12-24 | Array Substrate For Touch Display Device And Method Of Fabricating The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170076180A true KR20170076180A (en) | 2017-07-04 |
KR102426497B1 KR102426497B1 (en) | 2022-07-27 |
Family
ID=59357349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150186132A KR102426497B1 (en) | 2015-12-24 | 2015-12-24 | Array Substrate For Touch Display Device And Method Of Fabricating The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102426497B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020107696A1 (en) * | 2018-11-30 | 2020-06-04 | 武汉华星光电技术有限公司 | Display panel and touch control display apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000050886A (en) * | 1999-01-15 | 2000-08-05 | 윤종용 | Liquid crystal display and manufacturing method thereof |
KR20130003399A (en) * | 2011-06-30 | 2013-01-09 | 엘지디스플레이 주식회사 | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
KR20130119174A (en) * | 2012-04-23 | 2013-10-31 | 엘지디스플레이 주식회사 | Array substrate and method of fabricating the same |
KR20140129506A (en) * | 2013-04-30 | 2014-11-07 | 엘지디스플레이 주식회사 | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
-
2015
- 2015-12-24 KR KR1020150186132A patent/KR102426497B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000050886A (en) * | 1999-01-15 | 2000-08-05 | 윤종용 | Liquid crystal display and manufacturing method thereof |
KR20130003399A (en) * | 2011-06-30 | 2013-01-09 | 엘지디스플레이 주식회사 | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
KR20130119174A (en) * | 2012-04-23 | 2013-10-31 | 엘지디스플레이 주식회사 | Array substrate and method of fabricating the same |
KR20140129506A (en) * | 2013-04-30 | 2014-11-07 | 엘지디스플레이 주식회사 | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020107696A1 (en) * | 2018-11-30 | 2020-06-04 | 武汉华星光电技术有限公司 | Display panel and touch control display apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR102426497B1 (en) | 2022-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200319491A1 (en) | Display device | |
US10739918B2 (en) | Display device integrated with touch screen panel and method of fabricating the same | |
US9710086B2 (en) | Display device integrated with touch screen panel and method of fabricating the same | |
KR101725893B1 (en) | Display device integrated with touch screen panel and method for fabricating the same | |
KR101936773B1 (en) | Method for manufacturing liquid crystal display device | |
TWI452384B (en) | Liquid crystal display device with a built-in touch screen and method for manufacturing the same | |
TWI454789B (en) | Liquid crystal display device with a built-in touch screen and method for manufacturing the same | |
JP5336102B2 (en) | TFT substrate | |
EP2933679A1 (en) | Array substrate for display device and manufacturing method thereof | |
JP7250558B2 (en) | Display device and semiconductor device | |
KR20170076184A (en) | Array Substrate For Display Device And Method Of Fabricating The Same | |
WO2015081652A1 (en) | Array substrate and manufacturing method thereof and display device | |
US8987027B2 (en) | Two doping regions in lightly doped drain for thin film transistors and associated doping processes | |
KR20150144258A (en) | Display device integrated with touch screen panel and method for fabricating the same | |
US20140042427A1 (en) | Gate Insulator Loss Free Etch-Stop Oxide Thin Film Transistor | |
KR101690600B1 (en) | Display Device With Integrated Touch Screen and Method for Manufacturing The Same | |
JP2007013083A (en) | Thin film transistor and its manufacturing method | |
US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
KR20180079599A (en) | Array Substrate For Display Device And Method Of Fabricating The Same | |
EP3355346B1 (en) | Manufacturing method of array substrate, array substrate, and display device | |
KR102426498B1 (en) | Array Substrate For Touch Display Device And Method Of Fabricating The Same | |
KR102426497B1 (en) | Array Substrate For Touch Display Device And Method Of Fabricating The Same | |
US11079643B2 (en) | Active matrix substrate and liquid crystal display device with touch sensor | |
KR101866388B1 (en) | Thin film transistor substrate and method of fabricating the same | |
KR102358041B1 (en) | Substrate including thin film transistor for touch display and method of fabricating the smae |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |