KR20170074275A - Non-volatile memory device and method for manufacturing the same - Google Patents

Non-volatile memory device and method for manufacturing the same Download PDF

Info

Publication number
KR20170074275A
KR20170074275A KR1020150182889A KR20150182889A KR20170074275A KR 20170074275 A KR20170074275 A KR 20170074275A KR 1020150182889 A KR1020150182889 A KR 1020150182889A KR 20150182889 A KR20150182889 A KR 20150182889A KR 20170074275 A KR20170074275 A KR 20170074275A
Authority
KR
South Korea
Prior art keywords
metal
electrode
memory device
nonvolatile memory
nanocrystals
Prior art date
Application number
KR1020150182889A
Other languages
Korean (ko)
Other versions
KR102310470B1 (en
Inventor
박재근
권경철
Original Assignee
에스케이하이닉스 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 한양대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150182889A priority Critical patent/KR102310470B1/en
Publication of KR20170074275A publication Critical patent/KR20170074275A/en
Application granted granted Critical
Publication of KR102310470B1 publication Critical patent/KR102310470B1/en

Links

Images

Classifications

    • H01L45/1253—
    • H01L45/1233—
    • H01L45/14—
    • H01L45/1608—

Abstract

본 발명은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것으로서, 보다 구체적으로 금속 브릿지 형성에 의해 비휘발성 메모리 거동을 보이는 전도성 브릿지 메모리(CBRAM; conductive bridging random access memory) 소자 및 이를 제조하기 위한 방법에 관한 것이다.
본 발명에 따라 제조된 비휘발성 메모리 소자는 제1 전극, 상기 제1 전극 상에 배치되며, 복수의 금속 베이컨시를 가지는 반도체 산화물층 및 상기 고체 전해질층 상에 배치된 제2 전극을 포함하되, 상기 제1 전극과 상기 고체 전해질층의 계면에 금속 나노 크리스탈이 삽입됨에 따라, 전압이 인가된 경우, 상기 금속 나노 크리스탈 상에 전기장이 집중될 수 있으며, 이에 따라 보다 낮은 전압에서도 금속 브릿지의 형성이 가능한 비휘발성 메모리 소자의 구현이 가능하다.The present invention relates to a nonvolatile memory device and a method of manufacturing the same, and more particularly, to a conductive bridging random access memory (CBRAM) device exhibiting nonvolatile memory behavior by metal bridge formation and a method for manufacturing the same. will be.
A nonvolatile memory device manufactured according to the present invention includes a first electrode, a semiconductor oxide layer disposed on the first electrode, the semiconductor oxide layer having a plurality of metal vacancies, and a second electrode disposed on the solid electrolyte layer, As the metal nanocrystals are inserted into the interface between the first electrode and the solid electrolyte layer, an electric field can be concentrated on the metal nano-crystals when a voltage is applied, It is possible to realize a nonvolatile memory device.

Description

비휘발성 메모리 소자 및 이의 제조 방법{NON-VOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a non-volatile memory device,

본 발명은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것으로서, 보다 구체적으로 금속 브릿지 형성에 의해 비휘발성 메모리 거동을 보이는 전도성 브릿지 메모리(CBRAM; conductive bridging random access memory) 소자 및 이를 제조하기 위한 방법에 관한 것이다.
The present invention relates to a nonvolatile memory device and a method of manufacturing the same, and more particularly, to a conductive bridging random access memory (CBRAM) device exhibiting nonvolatile memory behavior by metal bridge formation and a method for manufacturing the same. will be.

정보화 사회에서 많은 양의 정보를 빠르게 처리하기 위해선 메모리 소자의 고속화, 고집적화는 필수적이다.In order to process a large amount of information quickly in the information society, it is essential to increase the speed and integration of the memory device.

현재까지 컴퓨터나 각종 디지털 기기의 데이터를 저장하기 위해 사용된 메모리로는 크게 DRAM과 플래시(Flash) 메모리 등을 들 수 있다.The memory used to store data of a computer or various digital devices to date is mainly DRAM and flash memory.

DRAM은 게이트에 인가된 전압에 따라 게이트 하부의 채널 폭을 조절하여, 소스와 드레인 단자간의 채널을 형성하고, 소스 단자에 접속된 커패시터에 전자를 충전 또는 방전시킨다. 이후, 커패시터의 충전 및 방전 상태를 판독하여 0과 1의 데이터를 구분하는 소자이다. The DRAM adjusts the channel width under the gate in accordance with the voltage applied to the gate to form a channel between the source and the drain terminal and charges or discharges electrons to the capacitor connected to the source terminal. Thereafter, the charge and discharge state of the capacitor is read to distinguish the data of 0 and 1.

DRAM 개발에 있어 갖게 되는 딜레마는 소자의 크기를 줄여 집적도는 높이되 커패시터(capacitor)의 용량은 유지하지 않으면 안 된다는 것이다. 커패시터의 용량이 줄어들게 될 경우, 소자의 데이터 유지력(retention) 특성이 짧아지고, Ion(on state current)는 적게 되어, 누설 전류가 증가하게 된다.The dilemma involved in DRAM development is that the size of the device is reduced to increase the degree of integration and the capacitance of the capacitor must be maintained. If the capacity of the capacitor is reduced, the data retention (retention) properties of the device is shorter, the less is I on (on current state), thereby the leakage current is increased.

NAND 플래쉬 메모리는 이러한 휘발성의 단점을 가진 DRAM의 구조를 극복하기 위해 제안된 비휘발성 메모리로써 컨트롤 게이트와 채널 영역에 인가된 전압에 의해 F-N 터널링(Tunneling) 현상이 발생하고, 이러한 F-N 터널링 현상을 통해 플로팅 게이트 내의 전자를 충전 혹은 방전을 한다. 충전 및 방전 상태에 따른 채널 영역의 문턱 전압 변화가 생기고 이러한 문턱전압 변화를 판독하여 0과 1의 데이터를 구분하는 소자이다.The NAND flash memory is a nonvolatile memory that is proposed to overcome the structure of the DRAM having such a disadvantage of volatility. The FN tunneling phenomenon occurs due to the voltage applied to the control gate and the channel region. And charges or discharges electrons in the floating gate. The threshold voltage of the channel region is changed according to the charging and discharging states, and the threshold voltage change is read to distinguish between the data of 0 and 1.

이러한 플래시 메모리는 F-N 터널링을 이용하기 때문에 소자내에서 사용하는 전압이 매우 커지는 단점이 있고, 플래시 메모리는 데이터를 쓰고 읽는 것이 폴리 실리콘으로 제조된 F-N 터널링을 통해 플로팅 게이트에 전자를 충전 혹은 방전을 해야 하므로 데이터 처리 속도가 μ-초(sec) 수준에 불과하다는 단점이 존재한다.Since such a flash memory utilizes FN tunneling, there is a disadvantage that the voltage used in the device becomes very large. In the flash memory, writing and reading data requires charging or discharging electrons to the floating gate through FN tunneling made of polysilicon The data processing speed is only a level of μsec.

또한, DRAM은 메모리 셀의 4F2 화, 플래시 메모리의 경우는 3D 회로 소자의 스케일-다운(scale-down)을 해야 되지만, 현 시점에서 미세화에 수반되는 기술적인 한계가 드러나고 있다.In addition, although the DRAM is required to scale 4F 2 of the memory cell and the scale circuit of the 3-dimensional circuit element in the case of the flash memory, there is a technical limitation accompanying miniaturization at present.

따라서, 플래시 메모리의 비휘발성적인 메모리 특성과 낮은 소비 전력과 고속 동작을 구현하기 위한 차세대 메모리의 개발이 필요하다.Therefore, it is necessary to develop a nonvolatile memory characteristic of flash memory, a next generation memory to realize low power consumption and high speed operation.

ReRAM (Resistance Random Access Memory)은 상술한 DRAM 및 플래쉬 메모리의 한계를 극복하기 위해 개발되고 있는 차세대 메모리 중의 하나로서, 일반적으로 알려진 ReRAM은 상부 금속 전극과 하부 금속 전극 사이에 금속 산화물 또는 이온 전도성을 나타내는 칼코겐 구조의 산화물(chalcogenide)을 포함하는 중간층이 배치된 MIM (Metal/Insulator/Metal) 구조를 가지고 있다.ReRAM (Resistance Random Access Memory) is one of the next-generation memories being developed to overcome the limitations of the DRAM and flash memory described above. A commonly known ReRAM is a memory cell having a metal oxide or ion conductivity between an upper metal electrode and a lower metal electrode (Metal / Insulator / Metal) structure in which an intermediate layer including a chalcogenide is disposed.

ReRAM은 전극과 절연체로 사용되는 소재에 따라 다양한 모델로 분류될 수 있는데, 이 중에서 활성 전극/고체 전해질/비활성 전극으로 구성된 MIM 구조를 가지며, 전도성 브릿지의 형성 유무에 따라 저항 변화 특성을 구현한 CBRAM (conductive bridging random access memory)의 경우, 미래의 나노-스케일의 비휘발성 메모리로써 활발하게 연구되고 있다.ReRAM can be classified into various models depending on the material used as the electrode and the insulator. Among them, ReRAM has a MIM structure composed of active electrode / solid electrolyte / inactive electrode, and CBRAM having resistance change characteristic depending on the formation of conductive bridge (conductive bridging random access memory) has been actively studied as a future nano-scale non-volatile memory.

CBRAM은 간단한 MIM 구조를 가지고 있으나, 메모리로서의 전기적 특성을 나타내기 위해 각 영역에서 사용될 수 있는 소재가 제한적이기 때문에(예를 들어, 활성 전극으로는 고체 전해질 박막 내로 이온 형태의 확산 특성이 우수한 Ag 또는 Cu가 주로 사용되고 있음), 다양한 소재의 접목을 통해 데이터 유지 시간(retention time) 및 인듀런스 사이클 특성과 같은 전류-전압 특성을 개선하는데 어려움이 따르고 있다.
CBRAM has a simple MIM structure. However, since the material that can be used in each region is limited in order to show electric characteristics as a memory (for example, an active electrode may be formed of Ag or Cu is mainly used), and it is difficult to improve current-voltage characteristics such as data retention time and inductive cycle characteristics through the grafting of various materials.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 기존 CBRAM의 간단한 MIM 구조를 사용하되, 동일 소재를 사용한 CBRAM보다 전류 밀도를 증가시키고, 데이터 유지 특성 및 인듀런스 특성을 보다 더 향상시킬 수 있는 비휘발성 메모리 소자와 이를 제조하는 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide a CBRAM that uses a simple MIM structure of a conventional CBRAM and is capable of increasing the current density and further improving data retention characteristics and inductive characteristics, Volatile memory device and a method of manufacturing the same.

또한, 본 발명은 고체 전해질층 내 금속 나노 크리스탈을 삽입함에 따라 금속 나노 크리스탈 상에 전기장을 집중시켜 일정한 금속 브릿지의 형성이 가능한 비휘발성 메모리 소자와 이를 제조하는 방법을 제공하는 것을 목적으로 한다.It is another object of the present invention to provide a nonvolatile memory device capable of forming a constant metal bridge by concentrating an electric field on metal nano-crystals by inserting metal nano-crystals in a solid electrolyte layer, and a method of manufacturing the same.

아울러, 본 발명은 고체 전해질층 내 금속 나노 크리스탈을 삽입함에 따라 금속 나노 크리스탈 상에 전기장을 집중시켜 보다 낮은 전압에서도 국부적인 금속 브릿지의 형성이 가능한 MIM 구조를 가지는 비휘발성 메모리 소자와 이를 제조하는 방법을 제공하는 것을 목적으로 한다.
In addition, the present invention relates to a nonvolatile memory device having a MIM structure capable of forming a local metal bridge even at a lower voltage by concentrating an electric field on metal nano-crystals by inserting metal nanocrystals in the solid electrolyte layer, and a method of manufacturing the same And to provide the above objects.

상술한 기술적 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 제1 전극, 상기 제1 전극 상에 배치되며, 복수의 금속 베이컨시를 가지는 고체 전해질층 및 상기 고체 전해질층 상에 배치된 제2 전극을 포함하는 기본적인 활성 전극/고체 전해질/비활성 전극으로 구성된 MIM 구조를 가지는 비휘발성 메모리 소자가 제공될 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a solid electrolytic capacitor including a first electrode, a solid electrolyte layer disposed on the first electrode, the solid electrolyte layer having a plurality of metal vacancies, A nonvolatile memory device having a MIM structure composed of a basic active electrode / solid electrolyte / non-active electrode including an electrode can be provided.

이 때, 상기 제1 전극과 상기 고체 전해질층의 계면에는 금속 나노 크리스탈이 삽입되며, 활성 전극인 제2 전극에 양의 전압이 인가된 경우, 상기 금속 나노 크리스탈 상에 국부적인 전기장 집중이 형성되도록 할 수 있다.At this time, metal nanocrystals are inserted into the interface between the first electrode and the solid electrolyte layer, and when a positive voltage is applied to the second electrode, which is an active electrode, a local electric field concentration is formed on the metal nanocrystals can do.

보다 구체적으로, 상기 금속 나노 크리스탈은 상기 제1 전극 상에 배치되되, 상기 금속 나노 크리스탈 사이를 통해 상기 제1 전극이 노출되며, 상기 고체 전해질층은 상기 금속 나노 크리스탈과 상기 금속 나노 크리스탈 사이를 통해 노출된 제1 전극을 모두 커버하도록 구비된다.More specifically, the metal nanocrystals are disposed on the first electrode, wherein the first electrode is exposed through the metal nanocrystals, and the solid electrolyte layer is interposed between the metal nanocrystals and the metal nanocrystals And covers all of the exposed first electrodes.

여기서, 상기 금속 나노 크리스탈은 상기 제1 전극 상에 전면적으로 배치되는 것이 아니라, 상기 제1 전극이 노출되는 형태로 배치됨에 따라, 상기 금속 나노 크리스탈이 배치된 영역에 한하여 국부적인 전기장 집중이 형성되도록 할 수 있다.Here, the metal nano-crystals are not disposed on the first electrode so that the first electrode is exposed, so that a local electric field concentration is formed only in a region where the metal nanocrystals are disposed can do.

상기 금속 나노 크리스탈 상에 국부적인 전기장 집중이 형성되도록 하기 위해, 상기 제1 전극 상에 배치된 상기 금속 나노 크리스탈의 밀도는 7.20*1010 내지 6.00*1011의 범위 내인 것이 바람직하며, 상기 금속 나노 크리스탈의 평균 직경은 4.5nm 내지 20nm인 것이 바람직하다.In order to form a local electric field concentration on the metal nanocrystals, the density of the metal nanocrystals disposed on the first electrode is preferably in the range of 7.20 * 10 10 to 6.00 * 10 11 , The average diameter of the crystal is preferably 4.5 nm to 20 nm.

상기 제2 전극은 양의 전압이 인가된 경우, 상기 고체 전해질층 내로 금속 양이온을 드리프트하는 물질을 포함할 수 있다.The second electrode may include a material that dries metal cations into the solid electrolyte layer when a positive voltage is applied.

보다 구체적으로, 상기 제2 전극에 양의 전압이 인가된 경우, 상기 고체 전해질층 내 금속 베이컨시에 상기 금속 양이온이 환원되어 금속 브릿지가 형성될 수 있다.More specifically, when a positive voltage is applied to the second electrode, the metal cations may be reduced to form a metal bridge in the solid electrolyte layer.

이 때, 상기 제1 전극과 상기 제2 전극 사이의 거리보다 상기 금속 나노 크리스탈과 상기 제2 전극 사이의 거리가 상대적으로 짧기 때문에 상기 금속 나노 크리스탈 상에 강한 전기장이 집중될 수 있으며, 이에 따라 상기 금속 브릿지는 상기 금속 나노 크리스탈 상에 국부적으로 형성될 수 있다.At this time, since the distance between the metal nanocrystals and the second electrode is shorter than the distance between the first electrode and the second electrode, a strong electric field can be concentrated on the metal nanocrystals, The metal bridge may be formed locally on the metal nanocrystals.

또한, 상기 제1 전극과 상기 제2 전극 사이의 거리보다 상기 금속 나노 크리스탈과 상기 제2 전극 사이의 거리가 상대적으로 짧기 때문에 상기 금속 나노 크리스탈이 존재하지 않는 경우보다 낮은 전압에서도 상기 금속 나노 크리스탈과 상기 제2 전극 사이에 금속 브릿지를 형성하는 것이 가능하다.Also, since the distance between the metal nanocrystals and the second electrode is shorter than the distance between the first electrode and the second electrode, the distance between the metal nanocrystals and the second electrode is relatively short, It is possible to form a metal bridge between the second electrodes.

본 발명의 다른 측면에 따른 비휘발성 메모리 소자의 제조 방법은 기판 상에 제1 전극을 증착하는 단계, 상기 제1 전극 상에 금속 박막을 증착하는 단계, 상기 금속 박막을 열처리하여 금속 나노 크리스탈을 형성하는 단계, 상기 금속 나노 크리스탈이 형성된 제1 전극 상에 복수의 금속 베이컨시를 가지는 고체 전해질층을 형성하는 단계 및 상기 고체 전해질층 상에 제2 전극을 증착하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of fabricating a nonvolatile memory device, comprising: depositing a first electrode on a substrate; depositing a metal thin film on the first electrode; annealing the metal thin film to form metal nanocrystals Forming a solid electrolyte layer having a plurality of metal beacons on the first electrode on which the metal nanocrystals are formed, and depositing a second electrode on the solid electrolyte layer.

여기서, 상기 금속 박막은 상기 제1 전극 상에 2nm 내지 5nm의 두께로 증착되며, 상기 금속 박막에 대한 열처리를 통해 상기 금속 박막 내 금속 입자들이 응집되어 금속 나노 크리스탈이 형성될 수 있다.Here, the metal thin film is deposited on the first electrode to a thickness of 2 nm to 5 nm, and metal nanocrystals may be formed by the heat treatment of the metal thin film to aggregate the metal particles in the metal thin film.

또한, 상기 금속 박막의 열처리를 통해 금속 입자들이 응집되어 금속 나노 크리스탈을 형성함에 따라 상기 금속 나노 크리스탈 사이로 제1 전극이 노출된다.Also, as the metal particles aggregate through the heat treatment of the metal thin film to form metal nanocrystals, the first electrode is exposed between the metal nanocrystals.

이 때, 상기 고체 전해질층은 상기 제1 전극의 노출된 면과 상기 금속 나노 크리스탈을 모두 커버하도록 형성되는 것이 바람직하다.At this time, the solid electrolyte layer is preferably formed to cover both the exposed surface of the first electrode and the metal nanocrystals.

상기 금속 박막은 Au, Al, Zn, Fe, Ni, Sn, Pb 및 이들의 임의의 합금 중 어느 하나로 형성된 박막일 수 있다.The metal thin film may be a thin film formed of any one of Au, Al, Zn, Fe, Ni, Sn, Pb, and any alloy thereof.

상기 고체 전해질층은 CuO 및 Cu2O 중 적어도 하나를 포함할 수 있다.
The solid electrolyte layer may includes at least one of CuO and Cu 2 O.

본 발명에 따른 비휘발성 메모리 소자는 활성 전극/고체 전해질/비활성 전극으로 구성된 MIM 구조를 채택함에 따라 단순한 구조적 장점 및 높은 집적 가능성을 나타낼 수 있다.The nonvolatile memory device according to the present invention can exhibit simple structural advantages and high integration possibilities by adopting the MIM structure composed of the active electrode / solid electrolyte / inactive electrode.

또한, 본 발명에 따른 비휘발성 소자는 고체 전해질층 내 전기장 집중을 통해 국부적인 금속 브릿지를 형성하는 것이 가능함에 따라 안정적인 셋 전압 및 리셋 전압을 얻는 것이 가능하다.In addition, since the nonvolatile element according to the present invention can form a local metal bridge through electric field concentration in the solid electrolyte layer, it is possible to obtain stable set voltage and reset voltage.

또한, 본 발명에 따른 비휘발성 메모리 소자는 일반적인 비휘발성 메모리소자보다 상대적으로 낮은 전압에서도 고체 전해질층 내 브릿지 형성이 가능한 바, 저전력 동작이 가능하다는 이점이 있다.
In addition, the nonvolatile memory device according to the present invention is capable of forming a bridge in the solid electrolyte layer even at a relatively low voltage as compared with a general nonvolatile memory device.

도 1은 일반적인 비휘발성 메모리 소자의 단면도이다.
도 2는 도 1에 따른 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이다.
도 3은 도 1에 따른 비휘발성 메모리 소자의 전압 인가에 따른 고체 전해질층 내 거동을 개략적으로 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면의 TEM 이미지를 나타낸 것이다.
도 6은 도 4에 따른 비휘발성 메모리 소자의 전압 인가에 따른 고체 전해질층 내 거동을 개략적으로 나타낸 것이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 흐름도 및 단면도이다.
도 9는 금속 박막의 증착 두께 및 열처리 여부에 따른 금속 나노 크리스탈의 밀도 및 평균 직경의 크기를 나타낸 그래프이다.
도 10은 본 발명의 다양한 실시예에 따라 형성된 금속 나노 크리스탈의 SEM 이미지를 나타낸 것이다.
도 11은 금속 나노 크리스탈의 평균 직경에 따른 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이다.
도 12 및 도 13은 금속 나노 크리스탈의 평균 직경에 따른 비휘발성 메모리 소자의 포밍 과정 중 전압-전류 특성을 나타낸 그래프이다.
도 14는 금속 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자의 셋/리셋 인듀런스(endurance) 및 데이터 유지(retention) 특성을 나타낸 그래프이다.
도 15 내지 도 17은 금속 나노 크리스탈의 평균 직경에 따른 비휘발성 메모리 소자의 셋/리셋 인듀런스(endurance) 및 데이터 유지(retention) 특성을 나타낸 그래프이다.
도 18 내지 도 20은 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 메모리 소자의 비휘발성 메모리 특성을 나타낸 그래프이다.
도 21 내지 도 23은 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 메모리 소자의 멀티레벨 셀 특성을 나타낸 그래프이다.1 is a cross-sectional view of a general nonvolatile memory device.
2 is a graph showing voltage-current characteristics of the nonvolatile memory device of FIG.
FIG. 3 schematically shows the behavior of the non-volatile memory device according to FIG. 1 in a solid electrolyte layer according to voltage application.
4 is a cross-sectional view of a non-volatile memory device according to an embodiment of the present invention.
5 shows a TEM image of a cross section of a non-volatile memory device according to an embodiment of the present invention.
FIG. 6 schematically shows the behavior of the non-volatile memory device according to FIG. 4 in a solid electrolyte layer according to voltage application.
7 and 8 are a flowchart and a cross-sectional view for explaining a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention.
9 is a graph showing the density of the metal nanocrystals and the average diameter of the metal thin films according to the deposition thickness and the heat treatment.
10 shows an SEM image of a metal nanocrystal formed according to various embodiments of the present invention.
11 is a graph showing voltage-current characteristics of a non-volatile memory device according to the average diameter of the metal nanocrystals.
12 and 13 are graphs showing voltage-current characteristics during the forming process of the nonvolatile memory device according to the average diameter of the metal nanocrystals.
FIG. 14 is a graph showing endurance and data retention characteristics of a set / reset of a nonvolatile memory device in which metal nano-crystals are not inserted.
FIGS. 15 to 17 are graphs showing the endurance and data retention characteristics of the nonvolatile memory device according to the average diameter of the metal nanocrystals.
FIGS. 18 to 20 are graphs showing non-volatile memory characteristics of a memory device having Au nanocrystals inserted therein having an average diameter of about 9.2 nm.
FIGS. 21 to 23 are graphs showing multi-level cell characteristics of a memory device having Au nanocrystals inserted therein having an average diameter of about 9.2 nm.

본 발명을 더 쉽게 이해하기 위해 편의상 특정 용어를 본원에 정의한다. 본원에서 달리 정의하지 않는 한, 본 발명에 사용된 과학 용어 및 기술 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미를 가질 수 있다. Certain terms are hereby defined for convenience in order to facilitate a better understanding of the present invention. Unless otherwise defined herein, scientific and technical terms used in the present invention may have the meanings commonly understood by one of ordinary skill in the art.

또한, 문맥상 특별히 지정하지 않는 한, 단수 형태의 용어는 그것의 복수 형태도 포함하는 것이며, 복수 형태의 용어는 그것의 단수 형태도 포함할 수 있다.
Also, unless the context clearly indicates otherwise, the singular form of the term includes plural forms thereof, and the plural forms of terms may include singular forms thereof.

이하에서는 비휘발성 메모리 소자로서, CBRAM의 일반적인 MIM 구조 및 전압 인가에 따른 거동을 설명하기 위해 도 1 내지 도 4를 참조하여 설명하도록 한다. Hereinafter, a general MIM structure of a CBRAM as a nonvolatile memory device and a behavior according to voltage application will be described with reference to FIGS. 1 to 4. FIG.

도 1은 활성 전극/고체 전해질/비활성 전극으로 구성된 MIM 구조를 가지는 비휘발성 메모리 소자(CBRAM)의 단면도이다.1 is a cross-sectional view of a nonvolatile memory device (CBRAM) having an MIM structure composed of an active electrode / solid electrolyte / inactive electrode.

도 1을 참조하면, 일반적인 비휘발성 메모리 소자(CBRAM)은 기판(10), 기판(10) 상에 배치된 제1 전극(20), 제2 전극(20) 상에 배치된 고체 전해질층(30) 및 고체 전해질층(30) 상에 배치된 제2 전극(40)을 포함한다.Referring to Figure 1, a typical nonvolatile memory device (CBRAM) includes a substrate 10, a first electrode 20 disposed on the substrate 10, a solid electrolyte layer 30 disposed on the second electrode 20, And a second electrode (40) disposed on the solid electrolyte layer (30).

여기서, 기판(10)으로는 절연성 기판, 반도체성 기판 또는 도전성 기판을 사용할 수 있다, 즉, 플라스틱 기판, 유리 기판, Al2O3 기판, SiC 기판, ZnO 기판, Si 기판, GaAs 기판, GaP 기판, LiAl2O3 기판, BN 기판, AlN 기판, SOI 기판 및 GaN 기판 중 적어도 어느 하나의 기판을 사용할 수 있다.Here, the substrate 10 may be an insulating substrate, a semiconducting substrate, or a conductive substrate, that is, a plastic substrate, a glass substrate, an Al 2 O 3 substrate, a SiC substrate, a ZnO substrate, a Si substrate, a GaAs substrate, , A LiAl 2 O 3 substrate, a BN substrate, an AlN substrate, an SOI substrate, and a GaN substrate.

반도체성 기판과 도전성 기판을 사용시는 기판(10)과 제1 전극(20) 사이에 절연체가 배치될 수 있다.When a semiconducting substrate and a conductive substrate are used, an insulator may be disposed between the substrate 10 and the first electrode 20.

즉, 기판(10) 상에 절연막과 확산 방지막 등이 추가적으로 배치될 수 있다. 절연막은 실리콘 산화막 또는 실리콘 질화막 등과 같은 절연 물질을 적어도 1층 이상 적층한 구조를 가질 수 있으며, 확산 방지막은 TiN 막 등으로 형성할 수 있다.That is, an insulating film and a diffusion prevention film may be additionally disposed on the substrate 10. The insulating film may have a structure in which at least one layer of an insulating material such as a silicon oxide film or a silicon nitride film is stacked, and the diffusion preventing film may be formed of a TiN film or the like.

제1 전극(20)은 화학적으로 비활성인 도전성 물질로 형성될 수 있다. 즉, 제1 전극(20)에 양의 전압(포지티브 전압)을 인가하여도 고체 전해질층(30) 내로 금속 양이온이 이동되지 않는 물질로 형성될 수 있다.The first electrode 20 may be formed of a chemically inert conductive material. That is, even if a positive voltage (positive voltage) is applied to the first electrode 20, the metal cathode may not be moved into the solid electrolyte layer 30.

화학적으로 비활성인 도전성 물질로는 백금(Pt), 루테늄(Ru), 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN) 등이 사용될 수 있다. 제1 전극(20)은 상술한 비활성의 도전성 물질을 적어도 1층 이상 적층한 구조를 가질 수 있다.As the chemically inactive conductive material, platinum (Pt), ruthenium (Ru), titanium nitride (TiN), tantalum nitride (TaN), or the like may be used. The first electrode 20 may have a structure in which at least one layer of the above-mentioned inactive conductive material is stacked.

고체 전해질층(30)은 내부에 복수의 금속 베이컨시(vacancy)를 가지며, 금속 베이컨시에는 제2 전극(40)으로부터 확산된 금속 양이온이 환원되어 금속 브릿지가 형성될 수 있다.The solid electrolyte layer 30 has a plurality of metal vacancies therein. In the case of the metal paste, the metal cations diffused from the second electrode 40 may be reduced to form a metal bridge.

고체 전해질층(30)은 금속을 이온 상태로 잘 전도하는 소재로 형성할 수 있으며, p형 반도체 산화물 및/또는 n형 반도체 산화물로 형성할 수 있다.The solid electrolyte layer 30 can be formed of a material that conducts the metal well in an ionic state, and can be formed of a p-type semiconductor oxide and / or an n-type semiconductor oxide.

일 실시예에 따르면, 고체 전해질층(30)은 p형 반도체 산화물은 CuO 및/또는 Cu2O 형태의 구리 산화물을 포함할 수 있다. 또한, 고체 전해질층(30)은 NiO, SnxO 및 CoxOy로부터 선택되는 적어도 하나의 p형 반도체 산화물을 더 포함할 수 있다. 또한, 다른 예에 따르면, 고체 전해질층(30)은 TiOx, ZnxO, AlxOy 및 IGZO (indium galluim zinc oxide)로부터 선택되는 적어도 하나의 n형 반도체 산화물을 더 포함할 수 있다.According to one embodiment, the solid electrolyte layer 30 is a p-type oxide semiconductor may include a copper oxide of CuO and / or Cu 2 O form. Further, the solid electrolyte layer 30 may further include at least one p-type semiconductor oxide selected from NiO, Sn x O, and Co x O y . According to another example, the solid electrolyte layer 30 may further include at least one n-type semiconductor oxide selected from TiO x , Zn x O, Al x O y, and IGZO (indium gallium zinc oxide).

고체 전해질층(30)을 구성하는 산호물로서 CuO 또는 Cu2O는 산화되는 과정에서 구리(Cu) 양이온(cation)의 3d10 오비탈과 산소(O) 음이온(anion)이 공유 결합을 하면서 에너지 레벨이 스플릿(split)된다. 스플릿된 에너지 레벨 중에서 가장 높은 에너지 레벨과 구리 양이온의 4s 오비탈이 각각 밸런스 밴드(valence band)와 컨덕션 밴드(conduction band)가 되고, 이 사이에서 반도체의 에너지 밴드갭을 형성한다. 박막 형성시 음으로 하전된 구리 베이컨시가 형성되면서 이동이 가능한 홀(hole)을 만들므로 밸런스 밴드 위로 0.3eV에 억셉터 레벨을 형성하여 p형의 반도체 특성을 가지게 된다.CuO or Cu 2 O as a coral material constituting the solid electrolyte layer 30 is covalently bonded to the anion of the 3d 10 orbitals of the copper (Cu) cation and the oxygen (O) Is split. The highest energy level among the split energy levels and the 4s orbital of the copper cation become the valence band and the conduction band, respectively, and form the energy bandgap of the semiconductor therebetween. When a thin film is formed, negatively charged copper vacancies are formed and a hole capable of movement is formed. Therefore, an acceptor level is formed at 0.3 eV above the balance band to have a p-type semiconductor characteristic.

여기서, 전압이 인가되지 않은 초기의 고체 전해질층(30)은 전기화학적으로 활성인 금속 양이온을 포함하지 않는다.Here, the initial solid electrolyte layer 30 to which no voltage is applied does not contain an electrochemically active metal cation.

제2 전극(20)은 양의 전압이 인가될 경우, 산화 반응에 의해 금속 양이온이 생성되는 도전성 물질로 형성될 수 있다. 또한, 제2 전극(20)은 산화 반응에 의해 생성된 금속 양이온이 고체 전해질층(30) 내로 잘 확산될 수 있는 도전성 물질로 형성되는 것이 바람직하다.The second electrode 20 may be formed of a conductive material in which metal cations are generated by an oxidation reaction when a positive voltage is applied. In addition, the second electrode 20 is preferably formed of a conductive material that allows the metal cation generated by the oxidation reaction to diffuse into the solid electrolyte layer 30 well.

고체 전해질층(30) 내로의 확산 특성이 우수한 도전성 물질로는 은(Ag), 구리(Cu), 니켈(Ni) 또는 이들의 합금 형태가 사용될 수 있다.As the conductive material having excellent diffusion characteristics into the solid electrolyte layer 30, silver (Ag), copper (Cu), nickel (Ni), or an alloy thereof may be used.

이에 따라, 제2 전극(40)으로 양의 전압이 인가된 경우, 제2 전극(40)을 구성하는 도전성 물질이 산화되어 금속 양이온을 생성하고, 금속 양이온은 고체 전해질층(30) 내 금속 베이컨시로 드리프트되어 제1 전극(20)과 제2 전극(40) 사이에 전도성 금속 브릿지(conductive metal bridge)를 형성하게 된다.Accordingly, when a positive voltage is applied to the second electrode 40, the conductive material constituting the second electrode 40 is oxidized to generate metal cations, and metal cations are formed in the solid electrolyte layer 30, So that a conductive metal bridge is formed between the first electrode 20 and the second electrode 40.

금속 브릿지가 형성될 경우, 비휘발성 메모리 소자는 저저항 상태가 되며, 이 때 다시 제2 전극(40)에 음의 전압(네거티브 전압)이 인가될 경우, 금속 베이컨시 내 금속 양이온은 제2 전극(40)으로 이동하여 환원된다.When a metal bridge is formed, the nonvolatile memory element is in a low resistance state. When a negative voltage (negative voltage) is further applied to the second electrode 40 at this time, (40).

이에 따라, 제1 전극(20)과 제2 전극(40) 사이에 형성된 금속 브릿지는 절단되어 비휘발성 메모리 소자는 고저항 상태로 되돌아 간다.Thus, the metal bridge formed between the first electrode 20 and the second electrode 40 is cut off, and the nonvolatile memory element is returned to the high-resistance state.

도 2는 도 1에 따른 비휘발성 메모리 소자의 전압-전류 특성 그래프를 나타낸 것이며, 도 3은 도 1에 따른 비휘발성 메모리 소자의 전압 인가에 따른 고체 전해질층 내 거동을 개략적으로 나타낸 것이다.FIG. 2 is a graph of a voltage-current characteristic of the non-volatile memory device of FIG. 1, and FIG. 3 is a schematic view of the behavior of the non-volatile memory device of FIG.

여기서, 도 2 및 도 3은 활성 전극으로서 CuTe/고체 전해질로서 CuO/비활성 전극으로서 TiN이 사용된 비휘발성 메모리 소자에 관한 것이다.Here, FIGS. 2 and 3 relate to a nonvolatile memory device in which TiN is used as a CuO / inert electrode as a CuTe / solid electrolyte as an active electrode.

도 2의 (a) 및 도 3의 (a)는 비휘발성 메모리 소자의 초기 상태를 나타낸 것이다.2 (a) and 3 (a) show initial states of the nonvolatile memory device.

도 2의 (a) 및 도 3의 (a)를 참조하면, 초기 상태에서 제2 전극인 CuTe에 양의 전압이 인가되고, 제1 전극인 TiN에 음의 전압이 인가된 경우, 제2 전극으로부터 생성된 금속 양이온(Cu2 +)이 고체 전해질층(CuO)으로 이동한다.2 (a) and 3 (a), when a positive voltage is applied to the second electrode CuTe in the initial state and a negative voltage is applied to the first electrode TiN, The metal cation (Cu 2 + ) generated from the solid electrolyte layer (CuO) migrates to the solid electrolyte layer (CuO).

이 때, 금속 양이온(Cu2 +)은 고체 전해질층의 금속 베이컨시를 따라 이동하며, 제2 전극에 인가되는 양의 전압이 커질수록 전류 밀도 역시 증가하게 된다.At this time, the metal cation (Cu 2 + ) moves along the metal vacancy of the solid electrolyte layer, and the current density increases as the positive voltage applied to the second electrode increases.

도 2의 (b) 및 도 3의 (b)는 on state의 비휘발성 메모리 소자를 나타낸 것이다.FIG. 2B and FIG. 3B illustrate non-volatile memory devices of on-state.

도 2의 (b) 및 도 3의 (b)를 참조하면, 제2 전극을 통해 일정 크기 이상(약 0.5V)의 양의 전압이 인가된 경우, 제2 전극으로부터 고체 전해질층으로 이동한 금속 양이온이 고체 전해질층 내에 전도성 금속 브릿지를 형성하고, 금속 브릿지를 통해 제1 전극과 제2 전극이 연결되며, 이에 따라 전류 밀도가 급격하게 증가하게 된다.Referring to FIGS. 2B and 3B, when a positive voltage greater than a predetermined magnitude (about 0.5 V) is applied through the second electrode, the metal moved from the second electrode to the solid electrolyte layer The positive ions form a conductive metal bridge in the solid electrolyte layer, and the first electrode and the second electrode are connected to each other through the metal bridge, thereby rapidly increasing the current density.

제2 전극에 일정 크기 이상의 양의 전압이 인가될 경우, 전류 밀도가 급격하게 증가하는 상태는 비휘발성 메모리 소자의 저저항 상태(또는 on state)를 나타내며, 이 때의 전압이 셋 전압(Vset)이다.The case is a positive voltage of above a certain size to the second electrode is applied, a state in which the current density sharply increased indicates a low resistance state (or on state) of the non-volatile memory device, where the voltage is set voltage (V set of )to be.

도 2의 (c) 및 도 3의 (c)는 제1 전극과 제2 전극의 반대 극성의 전압이 인가된 경우 비휘발성 메모리 소자의 상태를 나타낸 것이다.FIGS. 2 (c) and 3 (c) show states of the nonvolatile memory device when a voltage of the opposite polarity between the first electrode and the second electrode is applied.

도 2의 (c) 및 도 3의 (c)를 참조하면, 제2 전극에 음의 전압이 인가되고, 제1 전극에 양의 전압이 인가된 경우, 고체 전해질층 내 금속 양이온이 제2 전극을 향해 이동함에 따라 금속 브릿지의 일부가 절단되며, 전류 밀도가 on state 때보다 점차적으로 감소하게 된다.2 (c) and 3 (c), when a negative voltage is applied to the second electrode and a positive voltage is applied to the first electrode, the metal cations in the solid electrolyte layer are electrically connected to the second electrode A part of the metal bridge is cut off, and the current density is gradually decreased as compared with the on state.

도 2의 (d) 및 도 3의 (d)는 off state의 비휘발성 메모리 소자를 나타낸 것이다.2 (d) and 3 (d) show non-volatile memory devices in an off state.

도 2의 (d) 및 도 3의 (d)를 참조하면, 제2 전극을 통해 일정 크기 이하(약 -0.5V)의 음의 전압이 인가된 경우, 고체 전해질층으로부터 제2 전극을 향한 금속 양이온의 이동량이 증가함에 따라 금속 브릿지가 완전히 절단되며, 이에 따라 전류 밀도가 급격히 감소하게 된다.Referring to FIGS. 2 (d) and 3 (d), when a negative voltage of a certain magnitude or less (about -0.5 V) is applied through the second electrode, the metal from the solid electrolyte layer toward the second electrode As the amount of the positive ions is increased, the metal bridge is completely cut off, resulting in a drastic decrease in the current density.

제2 전극에 일정 크기 이하의 음의 전압이 인가될 경우, 전류 밀도가 급격하게 감소하는 상태는 비휘발성 메모리 고자의 저저항 상태(또는 off state)를 나타내며, 이 때의 전압이 리셋 전압(Vreset)이다.When a negative voltage of a certain magnitude or less is applied to the second electrode, a state in which the current density is abruptly decreased represents a low resistance state (or an off state) of the nonvolatile memory, and the voltage at this time is the reset voltage V reset .

상술한 비휘발성 메모리 소자의 저항 변화 특성 중 안정된 셋 전압 및 리셋 전압을 얻기 위해서는 전기적 포밍(forming) 과정이 필요하다.In order to obtain stable set voltage and reset voltage among the resistance change characteristics of the above-described nonvolatile memory device, an electrical forming process is required.

전기적 포밍이란, 비휘말성 메모리 소자에 전압을 지속적으로 인가하여, 고체 전해질층 내 금속 브릿지를 반복적으로 형성 및 절단하는 과정이다. 이러한 반복적인 전기적 포밍 과정을 통해 고체 전해질층 내 금속 브릿지가 국부적으로만 형성 및 절단될 경우, 안정적인 셋 전압 및 리셋 전압을 얻을 수 있다.Electrical foaming is a process of repeatedly forming and cutting metal bridges in a solid electrolyte layer by continuously applying a voltage to a non-magnetic memory device. When the metal bridge in the solid electrolyte layer is only locally formed and cut through this repetitive electrical forming process, stable set voltage and reset voltage can be obtained.

다만, 도 1에 도시된 일반적인 MIM 구조를 가지는 비휘발성 메모리 소자의 경우, 고체 전해질층 내에서 전기장은 랜덤하게 형성되기 때문에 고체 전해질층 내 금속 브릿지의 국부적인 형성을 제어하기 어렵다.However, in the nonvolatile memory device having the general MIM structure shown in FIG. 1, since the electric field is randomly formed in the solid electrolyte layer, it is difficult to control the local formation of the metal bridge in the solid electrolyte layer.

한편, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 고체 전해질층 내 전기장 집중을 통해 국부적인 금속 브릿지를 형성하는 것이 가능하며, 보다 낮은 전압에서도 금속 브릿지를 형성할 수 있는 MIM 구조를 가지는 것을 특징으로 하며, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단면도는 도 4에 도시되어 있다.Meanwhile, the nonvolatile memory device according to an embodiment of the present invention can form a local metal bridge through electric field concentration in the solid electrolyte layer, and has a MIM structure capable of forming a metal bridge even at a lower voltage And a cross-sectional view of a non-volatile memory device according to an embodiment of the present invention is shown in FIG.

도 4를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 기판(100) 상에 배치된 제1 전극(200), 제1 전극(200) 상에 배치되며, 복수의 금속 베이컨시를 가지는 고체 전해질층(400) 및 고체 전해질층(400) 상에 배치된 제2 전극(500)을 포함하는 기본적인 활성 전극/고체 전해질/비활성 전극으로 구성된 MIM 구조를 가진다.Referring to FIG. 4, a nonvolatile memory device according to an embodiment of the present invention includes a first electrode 200 disposed on a substrate 100, a second electrode 200 disposed on the first electrode 200, And a second electrode 500 disposed on the solid electrolyte layer 400. The MIM structure includes a basic active electrode, a solid electrolyte, and a non-active electrode.

이 때, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자는 활성 전극인 제2 전극(500)에 양의 전압이 인가된 경우, 고체 전해질층(400) 내에 국부적인 전기장 집중이 형성될 수 있도록 제1 전극(200)과 고체 전해질층(400)의 계면에 금속 나노 크리스탈(300)이 삽입된다.In this case, the non-volatile memory device according to an embodiment of the present invention may be configured such that when a positive voltage is applied to the second electrode 500 that is an active electrode, a local electric field concentration is formed in the solid electrolyte layer 400 The metal nanocrystals 300 are inserted into the interface between the first electrode 200 and the solid electrolyte layer 400.

금속 나노 크리스탈(300)은 Au, Al, Zn, Fe, Ni, Sn, Pb 및 이들의 임의의 합금으로 형성될 수 있다.The metal nanocrystals 300 may be formed of Au, Al, Zn, Fe, Ni, Sn, Pb, or any alloy thereof.

보다 구체적으로, 금속 나노 크리스탈(300)은 제1 전극(200)의 상부를 전면적으로 커버하도록 배치되는 것이 아니라, 금속 나노 크리스탈(300) 사이를 통해 제1 전극(200)이 노출되도록 배치됨으로써, 금속 나노 크리스탈(300)이 배치된 영역에 한하여 강한 전기장이 집중될 수 있도록 한다.More specifically, the metal nanocrystals 300 are not arranged to cover the entire upper surface of the first electrode 200, but are arranged to expose the first electrode 200 through the metal nanocrystals 300, So that a strong electric field can be concentrated only in the region where the metal nanocrystals 300 are disposed.

만약 금속 나노 크리스탈(300)이 제1 전극(200)의 상부에 배치되지 않고, 고체 전해질층(400) 내에 분산된 상태로 존재할 경우, 고체 전해질층(400) 내에 금속 나노 크리스탈(300)이 분산된 형태에 따라 전기장이 랜덤하게 집중될 수 밖에 없으며, 이에 따라 국부적인 금속 브릿지의 형성이 어려울 수 있다.If the metal nanocrystals 300 are not disposed on the first electrode 200 but are dispersed in the solid electrolyte layer 400, the metal nanocrystals 300 are dispersed in the solid electrolyte layer 400 The electric field must be concentrated at random depending on the shape of the metal bridge, which may make it difficult to form a local metal bridge.

따라서, 금속 나노 크리스탈(300)은 고체 전해질층(400)과 맞닿는 제1 전극(200)의 상부면에 배치되는 것이 바람직하다.Therefore, it is preferable that the metal nanocrystals 300 are disposed on the upper surface of the first electrode 200 contacting the solid electrolyte layer 400.

여기서, 고체 전해질층(400)은 금속 나노 크리스탈(300)과 금속 나노 크리스탈(300) 사이를 통해 노출된 제1 전극(200)을 모두 커버하도록 구비된다.Here, the solid electrolyte layer 400 covers the entire first electrode 200 exposed between the metal nanocrystals 300 and the metal nanocrystals 300.

예를 들어, 제1 전극(200) 상에 배치된 금속 나노 크리스탈(300)의 밀도는 7.20*1010cm-2 내지 6.00*1011cm-2의 범위 내인 것이 바람직하며, 금속 나노 크리스탈(300)의 평균 직경은 4.5nm 내지 20nm인 것이 바람직하다.For example, the density of the metal nanocrystals 300 disposed on the first electrode 200 is preferably in the range of 7.20 * 10 10 cm -2 to 6.00 * 10 11 cm -2 , and the density of the metal nanocrystals 300 ) Is preferably 4.5 nm to 20 nm.

여기서, 금속 나노 크리스탈(300)의 평균 직경이란 하나의 결정을 이루는 금속 나노 크리스탈(300)의 평균 직경을 의미하며, 제1 전극(200) 상에 배치된 금속 나노 크리스탈(300)의 밀도와 금속 나노 크리스탈(300)의 평균 직경은 반비례 관계를 형성할 수 있다.The average diameter of the metal nanocrystals 300 means the average diameter of the metal nanocrystals 300 forming the single crystal. The average diameter of the metal nanocrystals 300 disposed on the first electrode 200 corresponds to the average diameter of the metal nanocrystals 300, The average diameter of the nanocrystals 300 can form an inverse relationship.

제1 전극(200) 상에 금속 나노 크리스탈(300)의 밀도가 상술한 수치 범위의 하한 미만이거나 금속 나노 크리스탈(300)의 평균 직경이 20nm를 초과할 경우, 제2 전극(500)에 양의 전압이 인가될 때 금속 나노 크리스탈(300) 상에 국부적으로 형성되는 금속 브릿지의 밀도 역시 감소하게 되어 on state에 도달하기 위해 요구되는 셋 전압이 증가됨에 따라 저전력 동작이 어려워질 수 있다.When the density of the metal nanocrystals 300 on the first electrode 200 is less than the lower limit of the numerical range or the average diameter of the metal nanocrystals 300 is more than 20 nm, The density of the metal bridge formed locally on the metal nanocrystals 300 when the voltage is applied is also decreased, and the low voltage operation may become difficult as the set voltage required to reach the on state is increased.

반면, 제1 전극(200) 상에 금속 나노 크리스탈(300)의 밀도가 상술한 수치 범위의 상한을 초과하거나 금속 나노 크리스탈(300)의 평균 직경이 4.5nm 미만인 경우, 제2 전극(500)에 양의 전압이 인가될 때 금속 나노 크리스탈(300) 상에 형성되는 금속 브릿지의 밀도가 과도하게 증가하고, 이에 따라 다발성의 금속 브릿지가 형성됨에 따라 소자의 안정성이 저하될 우려가 있다.On the other hand, when the density of the metal nanocrystals 300 on the first electrode 200 exceeds the upper limit of the numerical range or the average diameter of the metal nanocrystals 300 is less than 4.5 nm, When the positive voltage is applied, the density of the metal bridge formed on the metal nanocrystals 300 excessively increases, and accordingly, the stability of the device may be deteriorated due to the formation of multiple metal bridges.

도 5는 도 4에 따른 비휘발성 메모리 소자의 전압 인가에 따른 고체 전해질층 내 거동을 개략적으로 나타낸 것이다.FIG. 5 schematically shows the behavior of the non-volatile memory device according to FIG. 4 in a solid electrolyte layer according to voltage application.

도 5의 (b)를 참조하면, 도 3의 (b)와 마찬가지로, on state의 비휘발성 메모리 소자를 나타낸 것이다.Referring to FIG. 5 (b), like FIG. 3 (b), the on-state nonvolatile memory device is shown.

도 5의 (b)를 참조하면, 제2 전극인 CuTe를 통해 일정 크기 이상의 양의 전압이 인가된 경우, 제2 전극으로부터 고체 전해질층으로 이동한 금속 양이온(Cu2 +)이 고체 전해질층 내에 전도성 금속 브릿지를 형성한다.5 (b), when a positive voltage of a predetermined magnitude or greater is applied through the second electrode CuTe, the metal cation (Cu 2 + ) migrating from the second electrode to the solid electrolyte layer is introduced into the solid electrolyte layer Thereby forming a conductive metal bridge.

이 때, 제1 전극과 제2 전극 사이의 거리(d1)보다 Au 나노 크리스탈과 제2 전극 사이의 거리(d2)가 더 짧기 때문에 제2 전극에 양의 전압이 인가된 경우, Au 나노 크리스탈 사이로 노출된 제1 전극보다 Au 나노 크리스탈 상에 상대적으로 강한 전기장이 집중될 수 있다.At this time, since the distance d2 between the Au nano-crystal and the second electrode is shorter than the distance d1 between the first electrode and the second electrode, when a positive voltage is applied to the second electrode, A relatively strong electric field may be concentrated on the Au nanocrystals than the exposed first electrode.

이에 따라, 금속 브릿지는 제1 전극인 TiN 상에 배치된 Au 나노 크리스탈 상에 국부적으로 형성되며, 제1 전극과 제2 전극은 Au 나노 크리스탈 상에 형성된 금속 브릿지를 통해 연결되는 바, 안정적인 셋 전압 및 리셋 전압을 얻는 것이 가능하다.Accordingly, the metal bridge is formed locally on the Au nanocrystals disposed on the first electrode TiN, and the first electrode and the second electrode are connected to each other through the metal bridge formed on the Au nanocrystals, And a reset voltage can be obtained.

또한, 제1 전극과 제2 전극 사이의 거리(d1)보다 Au 나노 크리스탈과 제2 전극 사이의 거리(d2)가 더 짧기 때문에 제1 전극과 제2 전극을 연결하는 금속 브릿지를 형성하는 경우보다 Au 나노 크리스탈과 제2 전극을 연결하는 금속 브릿지를 형성할 때 상대적으로 작은 전압이 요구되는 바, 일반적인 비휘발성 메모리 소자보다 저전력에서 동작이 가능하다는 이점이 있다.Further, since the distance d2 between the Au nano-crystal and the second electrode is shorter than the distance d1 between the first electrode and the second electrode, the metal bridge connecting the first electrode and the second electrode is formed A relatively small voltage is required to form the metal bridge connecting the Au nanocrystal and the second electrode, and it is possible to operate at a lower power than a general nonvolatile memory device.

본 발명의 다른 측면에 따른 비휘발성 메모리 소자의 제조 방법은 기판 상에 제1 전극을 증착하는 단계, 상기 제1 전극 상에 금속 박막을 증착하는 단계, 상기 금속 박막을 열처리하여 금속 나노 크리스탈을 형성하는 단계, 상기 금속 나노 크리스탈이 형성된 제1 전극 상에 복수의 금속 베이컨시를 가지는 고체 전해질층을 형성하는 단계 및 상기 고체 전해질층 상에 제2 전극을 증착하는 단계를 포함할 수 있으며, 이하에서는 도 6 및 도 7을 참조하여 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보다 구체적으로 설명하도록 한다.According to another aspect of the present invention, there is provided a method of fabricating a nonvolatile memory device, comprising: depositing a first electrode on a substrate; depositing a metal thin film on the first electrode; annealing the metal thin film to form metal nanocrystals Forming a solid electrolyte layer having a plurality of metal beacons on the first electrode on which the metal nanocrystals are formed and depositing a second electrode on the solid electrolyte layer, 6 and 7, a method of manufacturing a nonvolatile memory device according to an embodiment of the present invention will be described in more detail.

기판(100) 상에 제1 전극(200)을 형성한다(S100). 이 때, 제1 전극(200)은 금속을 이용한 일반적인 전극 형성 방법을 통해 형성될 수 있다. 또한, 제1 전극(200)은 기판(100) 상의 전면에 형성될 수 있고, 식각 공정에 의해 다양하게 패턴화될 수 있다.The first electrode 200 is formed on the substrate 100 (S100). At this time, the first electrode 200 may be formed by a general electrode forming method using a metal. Also, the first electrode 200 may be formed on the entire surface of the substrate 100, and may be variously patterned by an etching process.

다른 예에 따르면, 기판(100) 상에 절연막 및/또는 확산 방지막을 형성한 후 그 위에 제1 전극(200)을 형성할 수도 있다.According to another example, the first electrode 200 may be formed on the insulating layer and / or the diffusion barrier layer on the substrate 100.

이어서, 제1 전극(200) 상에 층간 절연막(110)을 형성한 후 층간 절연막(110)에 복수의 홀(120)을 형성한다(S200).Next, an interlayer insulating layer 110 is formed on the first electrode 200, and a plurality of holes 120 are formed in the interlayer insulating layer 110 (S200).

층간 절연막(110)은 실리콘 산화막 또는 실리콘 질화막 등의 절연 물질을 이용하여 형성할 수 있다. 또한, 복수의 홀(120)은 제1 전극(200)이 노출되도록 층간 절연막(110)의 소정 영역을 패턴화하여 형성할 수 있다.The interlayer insulating film 110 may be formed using an insulating material such as a silicon oxide film or a silicon nitride film. The plurality of holes 120 may be formed by patterning a predetermined region of the interlayer insulating layer 110 so that the first electrode 200 is exposed.

예를 들어, 복수의 홀(120)은 층간 절연막(120) 상에 감광막을 형성한 후 포토리소그라피 공정으로 감광막을 패터닝한 후 패턴화된 감광막을 식각 마스크로 하여 층간 절연막(110)을 식각하여 형성할 수 있다.For example, a plurality of holes 120 may be formed by forming a photoresist layer on the interlayer insulating layer 120, patterning the photoresist layer by a photolithography process, etching the interlayer insulating layer 110 using the patterned photoresist layer as an etch mask, can do.

이어서, 복수의 홀(120)을 통해 노출된 제1 전극(200) 상에 금속 박막을 증착한 후 열처리하여 금속 나노 크리스탈(300)을 형성할 수 있다(S300).Next, the metal nanocrystals 300 may be formed by depositing a metal thin film on the first electrode 200 exposed through the plurality of holes 120, followed by heat treatment (S300).

금속 박막은 Au, Al, Zn, Fe, Ni, Sn, Pb 및 이들의 임의의 합금 중 어느 하나로 형성될 수 있으며, 제1 전극 상에 2nm 내지 5nm의 두께로 증착되는 것이 바람직하다.The metal thin film may be formed of one of Au, Al, Zn, Fe, Ni, Sn, Pb and any alloy thereof, and is preferably deposited to a thickness of 2 nm to 5 nm on the first electrode.

금속 박막은 제1 전극(200) 상에 전면적으로 증착되며, 이후의 열처리를 통해 금속 박막을 구성하는 금속 입자간 응집을 통해 금속 나노 크리스탈(300)이 형성된다.The metal thin film is entirely deposited on the first electrode 200, and the metal nanocrystals 300 are formed through the subsequent heat treatment to agglomerate between the metal particles constituting the metal thin film.

이 때, 금속 박막의 열처리는 금속 박막을 구성하는 금속 입자간 충분한 응집을 통하여 금속 박막이 금속 나노 크리스탈로 변형될 수 있도록 300℃ 내지 500℃의 범위 내에서 수행되는 것이 바람직하다.At this time, it is preferable that the heat treatment of the metal thin film is performed within a range of 300 ° C to 500 ° C so that the metal thin film can be transformed into metal nano-crystals through sufficient aggregation between metal particles constituting the metal thin film.

금속 박막이 과도하게 얇을 경우, 열처리에 따른 금속 입자간 응집이 부족하게 되어 원하는 수준의 금속 나노 크리스탈(300)을 형성하는 것이 어려울 수 있다. 예를 들어, 금속 박막이 과도하게 얇을 경우, 열처리 결과 생성되는 금속 나노 크리스탈(300)의 평균 직경이 과도하게 작거나, 제1 전극(200) 상에 존재하는 금속 나노 크리스탈(300)의 밀도가 과도하게 클 수 있다.If the metal thin film is excessively thin, aggregation between metal particles due to heat treatment becomes insufficient, and it may be difficult to form a desired level of the metal nanocrystals 300. For example, when the metal thin film is excessively thin, the average diameter of the metal nanocrystals 300 generated as a result of the heat treatment is excessively small, and the density of the metal nanocrystals 300 existing on the first electrode 200 is Can be excessively large.

이 경우, 제2 전극(500)에 양의 전압이 인가될 때 금속 나노 크리스탈(300) 상에 형성되는 금속 브릿지의 밀도가 과도하게 증가하고, 이에 따라 다발성의 금속 브릿지가 형성됨에 따라 소자의 안정성이 저하될 우려가 있다.In this case, when a positive voltage is applied to the second electrode 500, the density of the metal bridge formed on the metal nanocrystals 300 is excessively increased, and accordingly, a plurality of metal bridges are formed, May be deteriorated.

반면, 금속 박막이 과도하게 두꺼울 경우, 열처리 결과 금속 박막을 구성하는 금속 입자간 응집이 일어나더라도 금속 나노 크리스탈(300)이 생성되지 않을 가능성이 존재한다. 또한, 열처리 결과 생성되는 금속 나노 크리스탈(300)의 평균 직경이 과도하게 크거나, 제1 전극(200) 상에 존재하는 금속 나노 크리스탈(300)의 밀도가 과도하게 작아 제2 전극(500)에 양의 전압이 인가될 때 금속 나노 크리스탈(300) 상에 국부적으로 형성되는 금속 브릿지의 밀도 역시 감소하게 되어 on state에 도달하기 위해 요구되는 셋 전압이 증가됨에 따라 저전력 동작이 어려워질 수 있다.On the other hand, when the metal thin film is excessively thick, there is a possibility that the metal nanocrystals 300 are not formed even if the heat treatment results in agglomeration between the metal particles constituting the metal thin film. In addition, since the average diameter of the metal nanocrystals 300 generated as a result of the heat treatment is excessively large or the density of the metal nanocrystals 300 existing on the first electrode 200 is excessively small, The density of the metal bridge formed locally on the metal nanocrystals 300 when the positive voltage is applied is also decreased, and the low voltage operation may become difficult as the set voltage required to reach the on state is increased.

제1 전극(200) 상에 금속 나노 크리스탈(300)이 형성된 후, 복수의 홀(120)이 매립되도록 고체 전해질층(400)을 형성한다(S400)After the metal nanocrystals 300 are formed on the first electrode 200, the solid electrolyte layer 400 is formed to fill the plurality of holes 120 (S400)

고체 전해질층(400)은 예를 들어, 스퍼터 타겟으로 CuO 및/또는 Cu2O를 이용한 스퍼터링으로 형성하거나 화학기상증착 방법을 통해 형성할 수 있다. 또한, 균일한 두께의 고체 전해질층(400)을 형성하기 위해 기판(100)을 지지하는 기판 홀더를 회전시킬 수 있다.The solid electrolyte layer 400 may be formed, for example, by sputtering using CuO and / or Cu 2 O as a sputter target, or by a chemical vapor deposition method. Further, the substrate holder for supporting the substrate 100 may be rotated to form the solid electrolyte layer 400 having a uniform thickness.

또한, 고체 전해질층(400)은 NiO, SnxO 및 CoxO 등과 같은 p형 반도체 산화물과 TiOx, ZnxO, AlxOy 및 IGZO(indium galluim zinc oxide) 등과 같은 n형 반도체 산화물을 도펀트로서 더 포함할 수 있다.The solid electrolyte layer 400 may include a p-type semiconductor oxide such as NiO, Sn x O, and Co x O, an n-type semiconductor oxide such as TiO x , Zn x O, Al x O y, and IGZO (indium gallium zinc oxide) As a dopant.

마지막으로, 고체 전해질층(400) 상에 제2 전극(500)을 형성한다(S500). 제1 전극(200)과 마찬가지로, 제2 전극(500)은 금속을 이용한 일반적인 전극 형성 방법을 통해 형성될 수 있다.
Finally, the second electrode 500 is formed on the solid electrolyte layer 400 (S500). Like the first electrode 200, the second electrode 500 may be formed by a general electrode forming method using a metal.

금속 박막의 증착 두께 및 열처리 여부에 따른 금속 나노 Deposition thickness of metal thin films and metal nano 크리스탈의Of crystal 밀도 및 평균  Density and average 직경의Diameter 크기의 변화 Change in size

도 9는 금속 박막의 증착 두께 및 열처리 여부에 따른 금속 나노 크리스탈의 밀도 및 평균 직경의 크기를 나타낸 그래프이‘m, 도 10은 본 발명의 다양한 실시예에 따라 형성된 금속 나노 크리스탈의 SEM 이미지를 나타낸 것이다.FIG. 9 is a graph 'm' showing the density and average diameter of metal nanocrystals according to the deposition thickness and heat treatment of the metal thin film, and FIG. 10 shows an SEM image of the metal nanocrystals formed according to various embodiments of the present invention .

이 때, 금속 박막의 증착 두께 및 열처리 여부에 따른 금속 나노 크리스탈의 밀도 및 평균 직경의 크기는 비휘발성 메모리 소자는 기판 상에 비활성 전극으로서 TiN 전극을 증착하고, TiN 전극 상에 Au 박막을 각각 1nm, 2nm, 3nm 및 5nm로 증착한 후 400℃로 열처리하여 관찰하였다.At this time, the density of the metal nanocrystals and the size of the average diameter according to the deposition thickness and the heat treatment of the metal thin film were measured by depositing a TiN electrode as a non-active electrode on the substrate and depositing a Au thin film on the TiN electrode , 2 nm, 3 nm, and 5 nm, respectively, followed by heat treatment at 400 ° C.

TiN 전극 상에 증착한 Au 박막의 두께가 1nm, 3nm, 5nm로 증가할수록 Au 나노 크리스탈의 평균 직경은 약 4.8nm, 9.2nm, 17.7nm로 증가하는 한편, Au 나노 크리스탈의 밀도는 6.01E11-2, 1.39E11-2, 7.18E10cm-2로 감소하는 경향을 나타내었다(Au, 400℃ annealing).The average diameter of the Au nanocrystals increased to about 4.8 nm, 9.2 nm, and 17.7 nm as the thickness of the Au thin film deposited on the TiN electrode increased to 1 nm, 3 nm, and 5 nm, while the density of the Au nanocrystals increased to 6.01E11 -2 , 1.39E11 -2, tended to decrease with 7.18E10cm -2 (Au, 400 ℃ annealing ).

반면, Au 박막을 증착한 후 열처리하지 않을 경우(Au, W/O annealing), 금속 박막을 구성하는 금속 입자간 응집이 없기 때문에 Au 나노 크리스탈의 평균 직경과 밀도 사이의 반비례 관계가 관찰되지 않았다.On the other hand, there was no inverse relationship between the average diameter and the density of the Au nanocrystals because there was no aggregation between the metal particles constituting the metal thin film when the Au thin film was deposited and then annealed (Au, W / O annealing).

도 11은 금속 나노 크리스탈의 평균 직경에 따른 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이다.11 is a graph showing voltage-current characteristics of a non-volatile memory device according to the average diameter of the metal nanocrystals.

도 11을 참조하면, Au 나노 크리스탈의 평균 직경이 약 4.8nm, 9.2nm, 17.7nm인 경우, 이로부터 제조된 비휘발성 메모리 소자는 Au 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자(W/O Au NCs)와 유사한 전류-전압 특성을 나타내는 것을 확인할 수 있다.
11, when the average diameter of the Au nanocrystals is about 4.8 nm, 9.2 nm, and 17.7 nm, the nonvolatile memory device manufactured from the nonvolatile memory device (W / O Au Voltage characteristics similar to the current-voltage characteristics (NCs).

금속 나노 Metal nano 크리스탈의Of crystal 평균  Average 직경에In diameter 따른 비휘발성 메모리 소자의  Of the non-volatile memory device 포밍Foaming 전압의 변화 Change in voltage

도 12 및 도 13은 금속 나노 크리스탈의 평균 직경에 따른 비휘발성 메모리 소자의 포밍 과정 중 전압-전류 특성을 나타낸 그래프이다. 여기서, 도 12는 34nm의 셀 크기를 가지는 비휘발성 메모리 소자이며, 도 13은 1921nm의 셀 크기를 가지는 비휘발성 메모리 소자이다.12 and 13 are graphs showing voltage-current characteristics during the forming process of the nonvolatile memory device according to the average diameter of the metal nanocrystals. 12 is a nonvolatile memory device having a cell size of 34 nm, and FIG. 13 is a nonvolatile memory device having a cell size of 1921 nm.

도 12를 참조하면, Au 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자(W/O Au NCs)는 포밍을 위해 약 8.4V의 높은 전압을 요구하는 반면, Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 경우, 최대 약 4.0V의 포밍 전압을 요구하며, Au 나노 크리스탈의 평균 직경에 따라 요구되는 포밍 전압은 더욱 감소될 수 있는 것으로 확인된다.Referring to FIG. 12, a nonvolatile memory device (W / O Au NCs) in which Au nanocrystals are not inserted requires a high voltage of about 8.4 V for forming, while a nonvolatile memory device , A forming voltage of up to about 4.0 V is required, and it is confirmed that the required forming voltage can be further reduced according to the average diameter of the Au nanocrystals.

또한, 도 13을 참조하면, Au 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자(W/O Au NCs)는 포밍을 위해 약 5.0V의 높은 전압을 요구하는 반면, Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 경우, 최대 약 2.6V의 포밍 전압을 요구하며, Au 나노 크리스탈의 평균 직경에 따라 요구되는 포밍 전압은 더욱 감소될 수 있는 것으로 확인된다.Referring to FIG. 13, a non-volatile memory device (W / O Au NCs) in which Au nano-crystals are not inserted requires a high voltage of about 5.0 V for forming, while a nonvolatile memory The device requires a forming voltage of up to about 2.6 V, and it can be seen that the required forming voltage can be further reduced with the average diameter of the Au nanocrystals.

도 12 및 도 13에서 확인한 바와 같이, Au 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자의 경우, Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자보다 높은 전기적 포밍 전압이 요구한다.12 and 13, in the case of a nonvolatile memory device in which Au nanocrystals are not inserted, a higher electric forming voltage is required than in a nonvolatile memory device in which Au nanocrystals are inserted.

비휘발성 메모리 소자의 높은 포밍 전압은 비휘발성 메모리 소자 구동시 많은 부담을 가하게 되며, 균일한 금속 브릿지 형성의 장애 요인으로 작용할 수 있다. 반면, 본 발명에 따른 비휘발성 메모리 소자의 경우, Au 나노 크리스탈이 제1 전극 상에 배치됨에 따라 포밍 전압의 부담을 줄일 수 있다.
The high forming voltage of the nonvolatile memory element puts a heavy burden on driving the nonvolatile memory element, and can act as a barrier to the formation of a uniform metal bridge. On the other hand, in the nonvolatile memory device according to the present invention, since the Au nanocrystals are disposed on the first electrode, the burden of the forming voltage can be reduced.

금속 나노 Metal nano 크리스탈의Of crystal 평균  Average 직경에In diameter 따른 비휘발성 메모리 소자의 셋/리셋  Set / reset of nonvolatile memory devices 인듀런스Inhance 특성의 변화 A change in character

도 14는 금속 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자의 셋/리셋 인듀런스(endurance) 및 데이터 유지(retention) 특성을 나타낸 그래프이다. 도 15 내지 도 17은 금속 나노 크리스탈의 평균 직경에 따른 비휘발성 메모리 소자의 셋/리셋 인듀런스(endurance) 및 데이터 유지(retention) 특성을 나타낸 그래프이다.FIG. 14 is a graph showing endurance and data retention characteristics of a set / reset of a nonvolatile memory device in which metal nano-crystals are not inserted. FIGS. 15 to 17 are graphs showing the endurance and data retention characteristics of the nonvolatile memory device according to the average diameter of the metal nanocrystals.

도 14를 참조하면, 금속 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자를 3.5V의 전압으로 셋 시킨 후 0.1V의 리드 전압을 인가했을 때의 온 전류(Ion)와 -1.4V의 전압으로 리셋 시킨 후 0.1V의 리드 전압을 인가했을 때의 오프 전류(Ioff)의 비(Ion/Ioff)가 약 1.27*102으로, 105 사이클 동안 유지됨을 확인하였다.Referring to FIG. 14, after a nonvolatile memory element in which a metal nano-crystal is not inserted is set to a voltage of 3.5 V, the on current (I on ) when a read voltage of 0.1 V is applied is reset to a voltage of -1.4 V And the ratio of the off current (I off ) (I on / I off ) when the lead voltage of 0.1 V was applied was maintained at about 1.27 * 10 2 for 10 5 cycles.

반면, 도 15 내지 도 17을 참조하면, 약 4.8nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 경우, Ion/Ioff가 약 1.21*102으로, 106 사이클 동안 유지되었으며, 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 경우, Ion/Ioff가 약 5.46*102으로, 107 사이클 동안 유지되었으며, 약 17.7nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 경우, Ion/Ioff가 약 1.86*102으로, 105 사이클 동안 유지됨을 확인하였다.On the other hand, if 15 to refer to FIG. 17, in the case of Au nano-crystals embedded non-volatile memory devices having an average diameter of about 4.8nm, the I on / I off is about 1.21 * 10 2, held for 10 6 cycles was, having an average diameter of about 9.2nm for non-volatile memory device a nanocrystalline Au is inserted, the I on / I off in about 5.46 × 10 2, and was held there for 10 7 cycles, a mean diameter of approximately 17.7nm In the case of a nonvolatile memory device having Au nanocrystals embedded therein, I on / I off was about 1.86 * 10 2 , which was maintained for 10 5 cycles.

특히, 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 셋/리셋 인듀런스 및 데이터 유지 특성이 가장 우수한 것을 확인할 수 있다.
In particular, it can be seen that the set / reset in-time and data retention characteristics of non-volatile memory devices having Au nanocrystals having an average diameter of about 9.2 nm are most excellent.

약 9.2nm의 평균 An average of about 9.2 nm 직경을Diameter 가지는 Au 나노  Branch Au nano 크리스탈이Crystal 삽입된 비휘발성 메모리 소자의 메모리 특성 Memory characteristics of embedded nonvolatile memory devices

도 18은 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이며, 도 19는 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 read 인듀런스 특성을 나타낸 그래프이며, 도 20은 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 85℃에서 데이터 유지 시간을 나타낸 그래프이다.18 is a graph showing the voltage-current characteristics of a nonvolatile memory device having Au nanocrystals having an average diameter of about 9.2 nm, FIG. 19 is a graph showing voltage-current characteristics of a non-volatile memory device having an Au nanocrystal having an average diameter of about 9.2 nm 20 is a graph showing data retention time at 85 deg. C of a nonvolatile memory device having Au nanocrystals inserted therein having an average diameter of about 9.2 nm.

도 18을 참조하면, 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 셋 전압은 0.46V, 리셋 전압은 -1.2V으로서, 도 11에 나타낸 금속 나노 크리스탈이 삽입되지 않은 비휘발성 메모리 소자의 셋 전압 및 리셋 전압보다 낮은 전압에서 구동이 가능한 것을 확인할 수 있다. 아울러, Ion/Ioff는 약 5.2*102의 메모리 마진(memory margin)을 가지는 것을 확인할 수 있다.Referring to FIG. 18, a set voltage of a nonvolatile memory device having Au nanocrystals having an average diameter of about 9.2 nm is 0.46 V and a reset voltage is -1.2 V, and the metal nano-crystals shown in FIG. 11 are not inserted It can be confirmed that the voltage can be driven at a voltage lower than the set voltage and the reset voltage of the nonvolatile memory device. In addition, it can be seen that I on / I off has a memory margin of about 5.2 * 10 2 .

또한, 도 19를 참조하면, 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자의 read 인듀런스는 109 사이클 동안 유지되며, 85℃에서 측정한 데이터 유지 시간을 보외법(extrapolation)으로 확인한 결과, 약 12년의 데이터 유지 시간을 가질 것으로 예상되었다.
19, the read in duration of a nonvolatile memory element having Au nanocrystals inserted therein having an average diameter of about 9.2 nm is maintained for 10 9 cycles, and the data retention time measured at 85 ° C is measured by an extrapolation method extrapolation, it was expected to have a data retention time of about 12 years.

약 9.2nm의 평균 An average of about 9.2 nm 직경을Diameter 가지는 Au 나노  Branch Au nano 크리스탈이Crystal 삽입된 비휘발성 메모리 소자의 멀티레벨 셀 특성 Multilevel cell characteristics of embedded nonvolatile memory devices

도 21은 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 멀티레벨 셀 비휘발성 메모리 소자의 전압-전류 특성을 나타낸 그래프이며, 도 22는 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 멀티레벨 셀 비휘발성 메모리 소자의 셋/리셋 인듀런스 특성을 나타낸 그래프이며, 도 23은 약 9.2nm의 평균 직경을 가지는 Au 나노 크리스탈이 삽입된 멀티레벨 셀 비휘발성 메모리 소자의 데이터 유지 시간을 나타낸 그래프이다.FIG. 21 is a graph showing voltage-current characteristics of a multi-level cell nonvolatile memory device in which Au nanocrystals having an average diameter of about 9.2 nm are inserted, FIG. 22 is a graph showing the voltage-current characteristics of Au nanocrystals having an average diameter of about 9.2 nm FIG. 23 is a graph showing the set / reset in-time characteristics of a multi-level cell nonvolatile memory device having an average diameter of about 9.2 nm, and FIG. 23 is a graph showing a data retention time of a multi-level cell nonvolatile memory device having Au nanocrystals having an average diameter of about 9.2 nm Graph.

도 21에 나타낸 전압-전류 특성 그래프를 참조하면, Au 나노 크리스탈이 삽입된 비휘발성 메모리 소자가 4단계의 레벨의 전류가 출력되는 멀티레벨 셀로서의 동작이 가능한 것을 확인할 수 있으며, 도 22를 참조하면, 상기 멀티레벨 셀이 105 사이클의 셋/리셋 인듀런스 특성을 나타내며, 105 초의 데이터 유지 시간을 가지는 것을 확인할 수 있다.Referring to the voltage-current characteristic graph shown in FIG. 21, it can be seen that the nonvolatile memory device in which Au nanocrystals are inserted can operate as a multi-level cell in which currents of four levels are outputted. Referring to FIG. 22 , The multi-level cell has a set / reset in a 10 5 cycle, and has a data holding time of 105 seconds.

즉, 제1 전극(TiN)과 제2 전극(CuTe) 사이의 전위 차에 따라 전하가 적어도 Au 나노 크리스탈에 부분적으로 충전 및 방전되어 멀티레벨의 전류가 출력되는 멀티레벨 셀 동작이 가능한 것을 확인할 수 있다.
That is, it is confirmed that charge can be partially charged and discharged in the Au nanocrystal according to the potential difference between the first electrode (TiN) and the second electrode (CuTe), and multi-level cell operation in which a multi-level current is output is possible have.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

Claims (17)

제1 전극;
상기 제1 전극 상에 배치되며, 복수의 금속 베이컨시를 가지는 고체 전해질층; 및
상기 고체 전해질층 상에 배치된 제2 전극;을 포함하되,
상기 제1 전극과 상기 고체 전해질층의 계면에 금속 나노 크리스탈이 삽입된,
비휘발성 메모리 소자.
A first electrode;
A solid electrolyte layer disposed on the first electrode and having a plurality of metal vacancies; And
And a second electrode disposed on the solid electrolyte layer,
Wherein the metal nanocrystals are inserted into the interface between the first electrode and the solid electrolyte layer,
A nonvolatile memory device.
제1항에 있어서,
상기 금속 나노 크리스탈은 상기 제1 전극 상에 배치되며,
상기 고체 전해질층은 상기 금속 나노 크리스탈을 커버하도록 구비된,
비휘발성 메모리 소자.
The method according to claim 1,
Wherein the metal nanocrystals are disposed on the first electrode,
Wherein the solid electrolyte layer is formed to cover the metal nanocrystals,
A nonvolatile memory device.
제2항에 있어서,
상기 제1 전극 상에 배치된 상기 금속 나노 크리스탈의 밀도는 7.20*1010cm- 2내지 6.00*1011cm-2의 범위 내인,
비휘발성 메모리 소자.
3. The method of claim 2,
Wherein the density of the metal nano-crystal disposed on the first electrode is 7.20 * 10 10 cm - in the range of 2 to 6.00 * 10 11 cm -2,
A nonvolatile memory device.
제1항에 있어서,
상기 금속 나노 크리스탈의 평균 직경은 4.5nm 내지 20nm인,
비휘발성 메모리 소자.
The method according to claim 1,
Wherein the average diameter of the metal nanocrystals is 4.5 nm to 20 nm,
A nonvolatile memory device.
제1항에 있어서,
상기 금속 나노 크리스탈은 Au, Al, Zn, Fe, Ni, Sn, Pb 및 이들의 임의의 합금 중 어느 하나의 나노 크리스탈인,
비휘발성 메모리 소자.
The method according to claim 1,
Wherein the metal nanocrystals are nanocrystals of any one of Au, Al, Zn, Fe, Ni, Sn, Pb,
A nonvolatile memory device.
제1항에 있어서,
상기 고체 전해질층은 CuO 및 Cu2O 중 적어도 하나를 포함하는,
비휘발성 메모리 소자.
The method according to claim 1,
Wherein the solid electrolyte layer comprises at least one of CuO and Cu 2 O,
A nonvolatile memory device.
제1항에 있어서,
상기 제2 전극은 양의 전압이 인가된 경우, 상기 고체 전해질층 내로 금속 양이온을 확산시키는 물질을 포함하는,
비휘발성 메모리 소자.
The method according to claim 1,
Wherein the second electrode comprises a material that diffuses metal cations into the solid electrolyte layer when a positive voltage is applied,
A nonvolatile memory device.
제7항에 있어서,
상기 제2 전극에 양의 전압이 인가된 경우, 상기 금속 양이온이 상기 금속 베이컨시로 이동하여 금속 브릿지를 형성하는,
비휘발성 메모리 소자.
8. The method of claim 7,
Wherein when a positive voltage is applied to the second electrode, the metal cation moves to the metal blank to form a metal bridge,
A nonvolatile memory device.
제8항에 있어서,
상기 금속 브릿지는 상기 금속 나노 크리스탈 상에 국부적으로 형성되는,
비휘발성 메모리 소자.
9. The method of claim 8,
Wherein the metal bridge is formed locally on the metal nanocrystals,
A nonvolatile memory device.
제9항에 있어서,
상기 금속 나노 크리스탈 상에 형성된 상기 금속 브릿지의 길이는 상기 제1 전극과 상기 제2 전극 사이의 거리보다 짧은,
비휘발성 메모리 소자.
10. The method of claim 9,
The length of the metal bridge formed on the metal nanocrystals is shorter than the distance between the first electrode and the second electrode,
A nonvolatile memory device.
기판 상에 제1 전극을 증착하는 단계;
상기 제1 전극 상에 금속 박막을 증착하는 단계;
상기 금속 박막을 열처리하여 금속 나노 크리스탈을 형성하는 단계;
상기 금속 나노 크리스탈이 형성된 제1 전극 상에 복수의 금속 베이컨시를 가지는 고체 전해질층을 형성하는 단계; 및
상기 고체 전해질층 상에 제2 전극을 증착하는 단계;를 포함하는,
비휘발성 메모리 소자의 제조 방법.
Depositing a first electrode on a substrate;
Depositing a metal thin film on the first electrode;
Annealing the metal thin film to form metal nanocrystals;
Forming a solid electrolyte layer having a plurality of metal vacancies on the first electrode on which the metal nanocrystals are formed; And
And depositing a second electrode on the solid electrolyte layer.
A method of manufacturing a nonvolatile memory device.
제11항에 있어서,
상기 금속 박막은 상기 제1 전극 상에 2nm 내지 5nm의 두께로 증착되는,
비휘발성 메모리 소자의 제조 방법.
12. The method of claim 11,
Wherein the metal thin film is deposited on the first electrode to a thickness of 2 nm to 5 nm,
A method of manufacturing a nonvolatile memory device.
제11항에 있어서,
상기 금속 박막은 Au, Al, Zn, Fe, Ni, Sn, Pb 및 이들의 임의의 합금 중 어느 하나를 포함하는,
비휘발성 메모리 소자의 제조 방법.
12. The method of claim 11,
Wherein the metal thin film comprises any one of Au, Al, Zn, Fe, Ni, Sn, Pb,
A method of manufacturing a nonvolatile memory device.
제11항에 있어서,
상기 금속 박막의 열처리를 통해 상기 금속 나노 크리스탈 사이로 상기 제1 전극이 노출되며, 상기 고체 전해질층은 상기 제1 전극의 노출된 면과 상기 금속 나노 크리스탈을 커버하도록 형성되는,
비휘발성 메모리 소자의 제조 방법.
12. The method of claim 11,
Wherein the first electrode is exposed through the metal nanocrystals through heat treatment of the metal thin film and the solid electrolyte layer is formed to cover the exposed surface of the first electrode and the metal nanocrystals,
A method of manufacturing a nonvolatile memory device.
제11항에 있어서,
상기 금속 박막은 상기 제1 전극 상에 상기 금속 나노 크리스탈이 7.20*1010cm-2 내지 6.00*1011cm-2의 범위 내의 밀도를 가지도록 열처리되는,
비휘발성 메모리 소자의 제조 방법.
12. The method of claim 11,
Wherein the metal thin film is heat-treated on the first electrode so that the metal nanocrystals have a density within a range of 7.20 * 10 10 cm -2 to 6.00 * 10 11 cm -2 .
A method of manufacturing a nonvolatile memory device.
제11항에 있어서,
상기 금속 박막은 상기 제1 전극 상에 상기 금속 나노 크리스탈이 4.5nm 내지 20nm의 범위 내의 평균 직경을 가지도록 열처리되는,
비휘발성 메모리 소자의 제조 방법.
12. The method of claim 11,
Wherein the metal thin film is heat-treated on the first electrode so that the metal nanocrystals have an average diameter within a range of 4.5 nm to 20 nm,
A method of manufacturing a nonvolatile memory device.
제11항에 있어서,
상기 고체 전해질층은 CuO 및 Cu2O 중 적어도 하나를 포함하는,
비휘발성 메모리 소자의 제조 방법.12. The method of claim 11,
Wherein the solid electrolyte layer comprises at least one of CuO and Cu 2 O,
A method of manufacturing a nonvolatile memory device.
KR1020150182889A 2015-12-21 2015-12-21 Non-volatile memory device and method for manufacturing the same KR102310470B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150182889A KR102310470B1 (en) 2015-12-21 2015-12-21 Non-volatile memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150182889A KR102310470B1 (en) 2015-12-21 2015-12-21 Non-volatile memory device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20170074275A true KR20170074275A (en) 2017-06-30
KR102310470B1 KR102310470B1 (en) 2021-10-08

Family

ID=59279578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150182889A KR102310470B1 (en) 2015-12-21 2015-12-21 Non-volatile memory device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102310470B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682739A (en) * 2018-05-03 2018-10-19 五邑大学 A kind of metal quantum point enhancing ZnO resistive memories and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010814A (en) * 2005-07-20 2007-01-24 한양대학교 산학협력단 Method for fabricating non-volatile memory unit device with metal nano particle
KR20090083094A (en) * 2008-01-29 2009-08-03 삼성전자주식회사 Resistive memory including nanoparticle and formation method of the same
KR20100057345A (en) * 2008-11-21 2010-05-31 한양대학교 산학협력단 Multi-bit nonvolatile memory device
KR101505495B1 (en) * 2013-11-14 2015-03-24 한양대학교 산학협력단 CBRAM device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010814A (en) * 2005-07-20 2007-01-24 한양대학교 산학협력단 Method for fabricating non-volatile memory unit device with metal nano particle
KR20090083094A (en) * 2008-01-29 2009-08-03 삼성전자주식회사 Resistive memory including nanoparticle and formation method of the same
KR20100057345A (en) * 2008-11-21 2010-05-31 한양대학교 산학협력단 Multi-bit nonvolatile memory device
KR101505495B1 (en) * 2013-11-14 2015-03-24 한양대학교 산학협력단 CBRAM device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682739A (en) * 2018-05-03 2018-10-19 五邑大学 A kind of metal quantum point enhancing ZnO resistive memories and preparation method thereof

Also Published As

Publication number Publication date
KR102310470B1 (en) 2021-10-08

Similar Documents

Publication Publication Date Title
US7915603B2 (en) Modifiable gate stack memory element
US7511294B2 (en) Resistive memory element with shortened erase time
US9553264B2 (en) Memory cells and semiconductor structures including electrodes comprising a metal, and related methods
US9117998B2 (en) Nonvolatile memory cells and methods of forming nonvolatile memory cells
TWI425633B (en) Memory element and memory device
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
TWI491023B (en) Memory element, method of manufacturing the same, and memory device
US8193569B2 (en) Non-volatile semiconductor memory device having ion conductive layer and methods of fabricating and operating the same
US20130026440A1 (en) Nanoscale switching devices with partially oxidized electrodes
EP3602561B1 (en) A switching resistor and method of making such a device
TWI492230B (en) Memory element and memory device
US9972778B2 (en) Guided path for forming a conductive filament in RRAM
US7655939B2 (en) Memory cell, memory device and method for the production thereof
US9705078B2 (en) Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US11258009B2 (en) Switching atomic transistor and method for operating same
US9209391B2 (en) Electronic memory device having an electrode made of a soluble material
KR102310470B1 (en) Non-volatile memory device and method for manufacturing the same
CN113346011A (en) Memory device, integrated chip and forming method thereof
KR102527200B1 (en) Vertical Atomic Transistor and Method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant