KR20170066365A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
KR20170066365A
KR20170066365A KR1020177008368A KR20177008368A KR20170066365A KR 20170066365 A KR20170066365 A KR 20170066365A KR 1020177008368 A KR1020177008368 A KR 1020177008368A KR 20177008368 A KR20177008368 A KR 20177008368A KR 20170066365 A KR20170066365 A KR 20170066365A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
quantum well
semiconductor light
active layer
Prior art date
Application number
KR1020177008368A
Other languages
Korean (ko)
Inventor
켄지 사카이
준 이케다
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20170066365A publication Critical patent/KR20170066365A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

본 발명은, 우물층과 장벽층으로 구성되는 양자 우물 활성층을 가지는 반도체 발광 소자에 있어서, 상기 반도체 발광 소자의 발광 파장이 585nm 이상, 605nm 이하이고, 상기 우물층이, 조성식 (AlxGa1 -x)yIn1 - yP(0<x≤0.06, 0<y<1)의 화합물 반도체로 이루어지고, 상기 장벽층이, 조성식 (AlmGa1 -m)nIn1 - nP(0≤m≤1, 0<n<1)의 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자이다. 이에 따라, 양자 우물 구조의 활성층을 이용하면서도, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있는 반도체 발광 소자가 제공된다.The present invention provides a semiconductor light emitting device having a quantum well active layer composed of a well layer and a barrier layer, wherein the semiconductor light emitting device has an emission wavelength of 585 nm or more and 605 nm or less and the well layer has a composition formula (Al x Ga 1 - x) y in 1 - y P (0 <x≤0.06, made of a compound semiconductor of 0 <y <1), the barrier layer, composition formula (Al m Ga 1 -m) n in 1 - n P (0 Lt; m < 1, 0 < n &lt; 1). Thereby, a semiconductor light emitting element which can obtain a high luminous efficiency in a short wavelength region (yellow light emission) while using an active layer of a quantum well structure is provided.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT-EMITTING ELEMENT}Technical Field [0001] The present invention relates to a semiconductor light-

본 발명은, 화합물 반도체 재료를 이용한 반도체 발광 소자에 관한 것이다.The present invention relates to a semiconductor light emitting device using a compound semiconductor material.

AlGaInP계 재료는, 질화물을 제외하는 III-V족 화합물 반도체 혼정 중에서 최대의 직접 천이형 밴드갭을 가지며, 500 ~ 600nm대의 발광 소자 재료로서 이용되고 있다. 특히, GaAs 기판과 격자 정합하는 AlGaInP로 이루어진 발광부를 가지는 발광 소자는, 종래의 GaP나 GaAsP 등의 간접 천이형의 재료를 이용한 것에 비해, 고휘도의 발광이 가능하다.The AlGaInP-based material has the largest direct transition band gap among III-V compound semiconductor mixed crystals excluding nitride, and is used as a light emitting device material of 500 to 600 nm band. Particularly, a light emitting device having a light emitting portion made of AlGaInP lattice-matched with a GaAs substrate can emit light with high luminance as compared with a conventional material using an indirect transition material such as GaP or GaAsP.

그러나, 이러한 AlGaInP로 이루어진 발광부를 가지는 발광 소자이더라도, 단파장 영역(황색 발광)에서의 발광 효율이 반드시 충분하다고는 할 수 없었다.However, even in the case of a light emitting device having a light emitting portion made of AlGaInP, the light emitting efficiency in a short wavelength region (yellow light emission) was not necessarily sufficient.

단파장 영역에 있어서의 발광 효율이 저하되는 요인으로는, (1) 활성층과 클래드층의 에너지 갭 차가 작아지기 때문에, 캐리어의 구속이 불충분해지는 것, (2) 활성층의 Al 조성이 높아지기 때문에, 활성층 중의 비발광 중심이 증가하는 것, (3) 에너지 밴드 구조가 직접 천이형으로부터 간접 천이형에 가까워지는 것 등을 생각할 수 있다.(1) the difference in energy gap between the active layer and the cladding layer becomes small, so that the constraint of the carrier becomes insufficient; and (2) the Al composition of the active layer becomes high. Therefore, (3) the energy band structure approaches from the direct deformation type to the indirect deformation type, and so on.

이들 문제점을 해결하기 위하여, 특허문헌 1에서는, 활성층을 80 ~ 200층의 양자 우물 구조로 하고, 장벽층에 있어서의 Al 조성을 0.5보다 크게 함(즉, 조성식이 (AlxGa1 -x)1- yInyP(0.5<x≤1)인 화합물 반도체를 이용함)으로써 캐리어의 오버플로우를 억제하고, 높은 발광 효율을 얻는 방법이 개시되어 있다.In order to solve these problems, in Patent Document 1, the active layer has a quantum well structure of 80 to 200 layers, and the Al composition in the barrier layer is larger than 0.5 (that is, the composition formula is (Al x Ga 1 -x ) 1 - y In y P (0.5 < x &lt; / = 1) is used to suppress carrier overflow and obtain high luminescence efficiency.

또한, 특허문헌 2에서는, 활성층에 격자 변형을 도입한 양자 우물 구조(즉, 인장 변형 또는 압축 변형을 가지는 우물층과, 우물층과 반대의 변형을 가지는 변형 완화 장벽층으로 이루어진 양자 우물 구조)로 함으로써, 활성층 중의 Al 조성을 줄이고 높은 발광 효율을 얻는 방법이 개시되어 있다.Patent Document 2 discloses a quantum well structure in which a lattice strain is introduced into an active layer (that is, a quantum well structure including a well layer having tensile strain or compressive strain and a strain relaxation barrier layer having strain opposite to that of the well layer) A method of reducing the Al composition in the active layer and obtaining a high luminescence efficiency is disclosed.

일본특허공개 2008-192790호 공보Japanese Patent Application Laid-Open No. 2008-192790 일본특허공개 평8-088404호 공보Japanese Patent Application Laid-Open No. 8-088404

상기 서술한 바와 같이 단파장 영역에 있어서의 발광 효율의 저하를 억제하기 위하여, 특허문헌 1이나 특허문헌 2에 개시된 방법이 제안되어 있다.As described above, a method disclosed in Patent Document 1 or Patent Document 2 has been proposed in order to suppress a decrease in luminous efficiency in a short wavelength region.

그러나, 특허문헌 1에 개시된 방법에서는, 캐리어의 오버플로우는 억제할 수 있으나, 활성층 중의 Al 조성이 높아지기 때문에, 발광 효율이 저하된다는 문제점이 있었다.However, in the method disclosed in Patent Document 1, the overflow of the carriers can be suppressed, but the Al composition in the active layer is increased, which causes a problem that the luminous efficiency is lowered.

또한, 특허문헌 2에 개시된 방법에서는, 변형 완화층을 이용하였더라도 변형에 기인한 결정 중의 격자 결함의 증가를 초래하므로, 반드시 높은 발광 효율을 얻을 수 있는 것은 아니라는 문제점이 있었다.Further, in the method disclosed in Patent Document 2, even if a strain reducing layer is used, there is a problem that luminescence efficiency can not be necessarily obtained because the lattice defects in crystals caused by deformation are increased.

본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 양자 우물 구조의 활성층을 이용하면서도, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있는 반도체 발광 소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a semiconductor light emitting device which can obtain a high luminous efficiency in a short wavelength region (yellow light emission) while using an active layer of a quantum well structure.

상기 목적을 달성하기 위하여, 본 발명은, 우물층과 장벽층으로 구성되는 양자 우물 활성층을 가지는 반도체 발광 소자에 있어서, 상기 반도체 발광 소자의 발광 파장이 585nm 이상, 605nm 이하이고, 상기 우물층이, 조성식 (AlxGa1 -x)yIn1 -yP(0<x≤0.06, 0<y<1)의 화합물 반도체로 이루어지고, 상기 장벽층이, 조성식 (AlmGa1-m)nIn1-nP(0≤m≤1, 0<n<1)의 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자를 제공한다.In order to achieve the above object, the present invention provides a semiconductor light emitting device having a quantum well active layer composed of a well layer and a barrier layer, wherein the semiconductor light emitting device has an emission wavelength of 585 nm or more and 605 nm or less, composition formula of (Al x Ga 1 -x) y in 1 -y P (0 <x≤0.06, 0 <y <1) is made of a compound semiconductor, wherein the barrier layer, composition formula (Al m Ga 1-m) n And a compound semiconductor of In 1-n P (0? M? 1, 0 <n <1).

이처럼, 양자 우물 활성층을 구성하는 AlGaInP계 화합물 반도체로 이루어진 우물층의 Al 조성이 0.06 이하인 구성으로 함으로써, 양자 우물 활성층의 평균 Al 조성을 작게 할 수 있으며, 이에 따라, 양자 우물 활성층 중의 비발광 중심을 감소시킬 수 있고, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있다.As described above, by making the Al composition of the well layer made of the AlGaInP compound semiconductor constituting the quantum well active layer equal to or less than 0.06, the average Al composition of the quantum well active layer can be made small, And high luminous efficiency in a short wavelength region (yellow light emission) can be obtained.

이때, 상기 양자 우물 활성층의 토탈 막 두께가 200nm 이상, 300nm 이하인 것이 바람직하다.At this time, it is preferable that the total thickness of the quantum well active layer is 200 nm or more and 300 nm or less.

양자 우물 활성층의 토탈 막 두께가 200nm 이상이면, 캐리어의 오버플로우에 의한 발광 효율의 저하를 억제할 수 있다. 또한, 양자 우물 활성층의 토탈 막 두께가 300nm 이하이면, 제조 시간이나 재료비가 증가하여 제조 비용이 비싸지는 것을 방지할 수 있다.When the total film thickness of the quantum well active layer is 200 nm or more, it is possible to suppress the decrease in the light emitting efficiency due to the carrier overflow. In addition, when the total thickness of the quantum well active layer is 300 nm or less, it is possible to prevent an increase in manufacturing time and material cost and an increase in manufacturing cost.

이상과 같이, 본 발명의 반도체 발광 소자에 따르면, 양자 우물 구조의 활성층을 이용하면서도, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있다.As described above, according to the semiconductor light emitting device of the present invention, a high luminous efficiency in a short wavelength region (yellow light emission) can be obtained while using an active layer of a quantum well structure.

도 1은 본 발명의 반도체 발광 소자의 실시 태양의 일례를 나타내는 개략 단면도이다.
도 2는 본 발명의 반도체 발광 소자를 제조하는데 이용되는 제조 플로우를 나타내는 공정 단면도이다.
도 3은 양자 우물 활성층의 토탈 막 두께와 발광 효율의 관계를 나타내는 그래프이다.
도 4는 실시예 및 비교예에 있어서의 발광 파장과 발광 효율의 관계를 나타내는 그래프이다.
1 is a schematic cross-sectional view showing an example of an embodiment of the semiconductor light emitting device of the present invention.
2 is a process sectional view showing a manufacturing flow used for manufacturing the semiconductor light emitting device of the present invention.
3 is a graph showing the relationship between the total film thickness of the quantum well active layer and the luminous efficiency.
4 is a graph showing the relationship between the light emission wavelength and the light emission efficiency in the examples and comparative examples.

이하, 본 발명에 대하여, 실시 태양의 일례로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to the drawings as an example of the embodiment, but the present invention is not limited thereto.

상기 서술한 바와 같이 반도체 발광 소자의 단파장 영역에 있어서의 발광 효율의 저하를 억제하기 위하여, 양자 우물 구조의 활성층을 이용하는 방법이 복수 제안되어 있는데, 어떠한 방법에 있어서도, 단파장 영역(황색 발광)에 있어서 높은 발광 효율을 얻는다는 점에서 개선의 여지가 있었다.As described above, a plurality of methods using an active layer of a quantum well structure have been proposed in order to suppress a decrease in the light emission efficiency in a short wavelength region of the semiconductor light emitting device. In any of the methods, in a short wavelength region (yellow light emission) There was room for improvement in that high luminous efficiency was obtained.

이에, 본 발명자들은, 양자 우물 구조의 활성층을 이용하면서도, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있는 반도체 발광 소자에 대하여 예의검토를 거듭하였다.Thus, the inventors of the present invention have conducted intensive studies on a semiconductor light emitting device which can obtain a high luminous efficiency in a short wavelength region (yellow light emission) while using an active layer of a quantum well structure.

그 결과, 양자 우물 활성층을 구성하는 AlGaInP계의 화합물 반도체로 이루어진 우물층의 Al 조성이 0.06 이하인 구성으로 함으로써, 양자 우물 활성층의 평균 Al 조성을 작게 할 수 있고, 이에 따라, 양자 우물 활성층 중의 비발광 중심을 감소시킬 수 있고, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있는 것을 발견하여, 본 발명을 완성하였다.As a result, when the Al composition of the well layer made of the AlGaInP-based compound semiconductor constituting the quantum well active layer is 0.06 or less, the average Al composition of the quantum well active layer can be made small, Can be reduced, and a high luminescence efficiency can be obtained in a short wavelength region (yellow light emission). Thus, the present invention has been completed.

우선, 도 1을 참조하면서, 본 발명의 반도체 발광 소자의 실시 태양의 일례를 설명한다.First, an embodiment of the semiconductor light emitting device of the present invention will be described with reference to Fig.

도 1에 나타내는 본 발명의 반도체 발광 소자(10)는, 양자 우물 활성층(14)을 가지는 발광부(19)를 가지고 있다. 양자 우물 활성층(14)은, 우물층(16)과 장벽층(15)이 교대로 적층된 것이다. 우물층(16)은 조성식 (AlxGa1 -x)yIn1 - yP(0<x≤0.06, 0<y<1)의 i-AlGaInP로 이루어지고, 장벽층(15)은 조성식 (AlmGa1 -m)nIn1 - nP(0≤m≤1, 0<n<1)의 i-AlGaInP로 이루어진다. 반도체 발광 소자(10)의 발광 파장은 585nm 이상, 605nm 이하이고, 예를 들어, 양자 우물 활성층(14)의 우물층(16)의 막 두께를 변경함으로써, 상기 범위 내의 원하는 파장으로 할 수 있다.The semiconductor light emitting device 10 of the present invention shown in Fig. 1 has a light emitting portion 19 having a quantum well active layer 14. The quantum well active layer 14 is formed by alternately stacking the well layer 16 and the barrier layer 15. Well layer 16 has a composition formula (Al x Ga 1 -x) y In 1 - y P (0 <x≤0.06, 0 <y <1) is made of AlGaInP-i, the barrier layer 15 is expressed by a composition formula ( Al m Ga 1 -m) n in 1 - n P ( composed of i-AlGaInP of 0≤m≤1, 0 <n <1) . The emission wavelength of the semiconductor light emitting element 10 is 585 nm or more and 605 nm or less. For example, by changing the film thickness of the well layer 16 of the quantum well active layer 14, a desired wavelength can be set within the above range.

발광부(19)는, 예를 들어, 제1 도전형 전류 확산층(12), 제1 도전형 클래드층(13), 양자 우물 활성층(14), 제2 도전형 클래드층(17), 제2 도전형 전류 확산층(18)으로 이루어진 반도체층이다. 제1 도전형 전류 확산층(12), 제1 도전형 클래드층(13), 제2 도전형 클래드층(17), 제2 도전형 전류 확산층(18)은 각각, 예를 들어, 조성식 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0<y<1)의 p-AlGaInP층, 조성식 (AlxGa1 -x)yIn1 -yP(0≤x≤1, 0<y<1)의 p-AlGaInP층, 조성식 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0<y<1)의 n-AlGaInP층, n-GaP층이다.The light emitting portion 19 includes a first conductive type current spreading layer 12, a first conductive type cladding layer 13, a quantum well active layer 14, a second conductive type cladding layer 17, And a conductive type current spreading layer (18). The first conductive type current spreading layer 12, the first conductive type cladding layer 13, the second conductive type cladding layer 17 and the second conductive type current diffusion layer 18 are formed of, for example, Al x Ga 1 -x) y in 1 - y p (0≤x≤1, 0 <y <1) of the p-AlGaInP layer, the composition formula (Al x Ga 1 -x) y in 1 -y p (0≤x≤ 1, 0 <y <1) of the p-AlGaInP layer, the composition formula (Al x Ga 1 -x) y in 1 - y P (0≤x≤1, 0 <y <1) of n-AlGaInP layer, n- GaP layer.

발광부(19) 상에는, 예를 들어, p형측의 제1 오믹 세선 전극(11) 및 패드 전극(도시 생략)이 마련되어 있다.On the light emitting portion 19, for example, a p-type first ohmic wire electrode 11 and a pad electrode (not shown) are provided.

반도체 발광 소자(10)는, 예를 들어, 또한, 도전성 지지 기판(24), 도전성 지지 기판(24) 상에 마련된 접합 금속층(23), 접합 금속층(23) 상에 마련된 반사 금속층(22), 반사 금속층(22) 상에 마련된 투명 산화막층(21), 투명 산화막층(21) 내에 마련된 n형측의 제2 오믹 세선 전극(20)을 가지고, 도전성 지지 기판(24)의 하면에는 도전성 오믹 전극(25)이 마련되어 있고, 투명 산화막층(21) 상에는 상술한 발광부(19)가 마련되어 있다. 또한, 제1 오믹 세선 전극(11)과 제2 오믹 세선 전극(20)은, 예를 들어, 상면으로부터 봤을 때 서로 겹치지 않는 위치에 배치되어 있다.The semiconductor light emitting element 10 further includes a conductive supporting substrate 24, a bonding metal layer 23 provided on the conductive supporting substrate 24, a reflective metal layer 22 provided on the bonding metal layer 23, A transparent oxide film layer 21 provided on the reflective metal layer 22 and an n-type second ohmic wire electrode 20 provided on the transparent oxide film layer 21, and a conductive ohmic electrode 25 are provided on the transparent oxide film layer 21, and the above-described light emitting portion 19 is provided. Further, the first ohmic wire electrode 11 and the second ohmic wire electrode 20 are arranged at positions which do not overlap with each other when viewed from the upper surface, for example.

양자 우물 활성층(14)의 토탈 막 두께는, 200nm 이상, 300nm 이하인 것이 바람직하다. 이는, 도 3에 나타내는 바와 같이, 발광 파장이 585nm일 때의 반도체 발광 소자(10)의 발광 효율은, 양자 우물 활성층(14)의 토탈 막 두께가 200nm 이상, 300nm 이하의 범위에서 피크가 되기 때문이다. 여기서, 도 3의 발광 효율은, 양자 우물 활성층(14)의 토탈 막 두께가 250nm일 때의 발광 효율을 “1”로 했을 때의 비율로 표시되어 있다.The total thickness of the quantum well active layer 14 is preferably 200 nm or more and 300 nm or less. 3, the luminous efficiency of the semiconductor light emitting element 10 when the emission wavelength is 585 nm is such that the total film thickness of the quantum well active layer 14 becomes a peak in the range of 200 nm or more and 300 nm or less to be. Here, the luminous efficiency in FIG. 3 is expressed as a ratio when the luminous efficiency when the total thickness of the quantum well active layer 14 is 250 nm is &quot; 1 &quot;.

한편, 도 3에 나타내는 바와 같은 특성이 되는 것은, 양자 우물 활성층(14)의 토탈 막 두께가 200nm보다 얇은 경우에는 캐리어의 오버플로우에 의해 발광 효율이 저하되고, 양자 우물 활성층(14)의 토탈 막 두께가 300nm보다 두꺼운 경우에는 캐리어의 오버플로우를 억제할 수 있으나 우물층(16)에 의한 자기흡수가 커져 발광 효율의 향상을 볼 수 없게 되기 때문이다.On the other hand, the characteristic shown in Fig. 3 is that when the total thickness of the quantum well active layer 14 is thinner than 200 nm, the light emitting efficiency is lowered due to the carrier overflow and the total thickness of the quantum well active layer 14 When the thickness is thicker than 300 nm, overflow of the carriers can be suppressed, but self-absorption by the well layer 16 becomes large, and improvement of the luminous efficiency can not be seen.

양자 우물 활성층(14)의 토탈 막 두께가 200nm 이상이면, 캐리어의 오버플로우에 의한 발광 효율의 저하를 억제할 수 있고, 양자 우물 활성층(14)의 토탈 막 두께가 300nm 이하이면, 제조 시간이나 재료비가 증가하여 제조 비용이 비싸지는 것을 방지할 수 있다.When the total thickness of the quantum well active layer 14 is 200 nm or more, the decrease in the luminous efficiency due to carrier overflow can be suppressed. When the total thickness of the quantum well active layer 14 is 300 nm or less, It is possible to prevent the manufacturing cost from being increased.

양자 우물 활성층(14)은, 예를 들어, 반도체 발광 소자(10)의 발광 파장이 원하는 값이 되도록 우물층(16)의 막 두께를 설정함과 함께, 토탈 막 두께가 상기 범위 내의 원하는 값이 되도록 페어 수(우물층 n(n은 양의 정수)층, 장벽층 n+1층일 때의 페어 수를 n으로 함)의 조정을 행할 수 있다.The quantum well active layer 14 is formed by setting the film thickness of the well layer 16 such that the wavelength of light emitted from the semiconductor light emitting element 10 is a desired value and at the same time, (The number of pairs in the case of the well layer n (n is a positive integer) and the barrier layer n + 1 is n) can be adjusted.

양자 우물 활성층(14)의 토탈 막 두께는, 예를 들어, 250nm 정도로 할 수 있다.The total thickness of the quantum well active layer 14 may be, for example, about 250 nm.

도 1을 이용하여 상기에서 설명한 본 발명의 반도체 발광 소자는, 양자 우물 활성층(14)을 구성하는 AlGaInP계의 화합물 반도체로 이루어진 우물층(16)의 Al 조성이 0.06 이하로 되어 있으므로 양자 우물 활성층(14)의 평균 Al 조성을 작게 할 수 있으며, 이에 따라, 양자 우물 활성층(14) 중의 비발광 중심을 감소시킬 수 있고, 단파장 영역(황색 발광)에서의 높은 발광 효율을 얻을 수 있다.1, since the Al composition of the well layer 16 made of the AlGaInP compound semiconductor constituting the quantum well active layer 14 is 0.06 or less, the quantum well active layer 14 14) can be made smaller. Accordingly, the non-emission center in the quantum well active layer 14 can be reduced, and high luminous efficiency in a short wavelength region (yellow light emission) can be obtained.

다음으로, 도 2를 참조하면서, 본 발명의 반도체 발광 소자를 제조하는 제조 방법의 일례를 설명한다. 이하, 발광 파장 585nm의 반도체 발광 소자를 제조하는 경우를 예로 설명한다.Next, an example of a manufacturing method for manufacturing the semiconductor light emitting device of the present invention will be described with reference to FIG. Hereinafter, a case of manufacturing a semiconductor light emitting element having an emission wavelength of 585 nm will be described as an example.

먼저, 도 2의 (a)에 나타내는 바와 같이, GaAs 기판(26) 상에 복수의 AlGaInP계 재료의 반도체 적층 구조를 형성한다. 구체적으로는, n-GaAs 기판(26) 상에, 예를 들어 p-Ga0 . 5In0 .5P의 에칭 스톱층(27)과 p-GaAs의 콘택트층(28), p-(Al0.4Ga0.6)0.5In0.5P의 p형 전류 확산층(12), p-Al0 . 5In0 .5P의 p형 클래드층(13), 언도프의 (Al0 . 06Ga0 . 94)0.5In0 .5P의 우물층(16)(막 두께 2.7nm)과 언도프의 (Al0.6Ga0.4)0.5In0.5P의 장벽층(15)(막 두께 7.7nm)으로 이루어진 양자 우물 활성층(14), n-Al0 . 5In0 .5P의 n형 클래드층(17), n-GaP의 n형 전류 확산층(18)을 MOVPE법(유기 금속 기상 성장법)에 의해 순차 퇴적시킨다. MOVPE법에 있어서 이용하는 원료는, 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa), 트리메틸알루미늄(TMAl), 트리메틸인듐(TMIn) 등의 유기 금속 화합물 및 아르신(AsH3), 포스핀(PH3) 등의 수소화물 가스를 이용할 수 있다. 나아가, n형 도펀트의 원료는, 모노실란(SiH4), p형 도펀트의 원료는 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용할 수 있다. 또한, n형 도펀트의 원료로서, 셀렌화수소(H2Se), 디실란(Si2H6), 디에틸텔루르(DETe) 또는 디메틸텔루르(DMTe)를 이용할 수도 있다. 그리고, p형 도펀트의 원료로서 디메틸아연(DMZn) 또는 디에틸아연(DEZn)을 이용할 수도 있다.First, as shown in FIG. 2A, a plurality of AlGaInP-based semiconductor laminated structures are formed on a GaAs substrate 26. Specifically, on the n-GaAs substrate 26, for example, p-Ga 0 . 5 In 0 .5 P etching stop layer 27 and the contact layer 28 of p-GaAs, the p- (Al 0.4 Ga 0.6) 0.5 In 0.5 P p -type current diffusion layer 12 of a, p-Al 0. 5 In the 0 .5 P p-type cladding layer 13, an undoped (Al 0. 06 Ga 0. 94) 0.5 In 0 .5 P well layer 16 (film thickness: 2.7nm) and in the undoped A quantum well active layer 14 made of a (Al 0.6 Ga 0.4 ) 0.5 In 0.5 P barrier layer 15 (film thickness: 7.7 nm), n-Al 0 . 5. In the 0 .5 n-type cladding layer (17), n-type current diffusion layer 18 of the n-GaP of P then sequentially deposited by the MOVPE method (an organometallic vapor growth method). Material used in the MOVPE method, trimethyl gallium (TMGa), triethyl gallium (TEGa), trimethyl aluminum (TMAl), trimethyl indium (TMIn) organometallic compound and aralkyl, such as renal (AsH 3), phosphine (PH 3 ) Can be used. Furthermore, monosilane (SiH 4 ) can be used as the raw material for the n-type dopant, and biscyclopentadienyl magnesium (Cp 2 Mg) can be used as the source for the p-type dopant. As a raw material for the n-type dopant, hydrogen selenide (H 2 Se), disilane (Si 2 H 6 ), diethyl telluride (DETe) or dimethyl tellurium (DMTe) may also be used. Also, dimethyl zinc (DMZn) or diethyl zinc (DEZn) may be used as a material for the p-type dopant.

다음으로, 도 2의 (b)에 나타내는 바와 같이, 형성한 반도체 적층 구조체의 n형 전류 확산층(18)의 표면에, 투명 산화막층(21) 및 n형측의 제2 오믹 세선 전극(20)을 형성한다. 구체적으로는, 플라즈마 CVD(Chemical Vapor Deposition)장치를 이용하여, 투명 산화막층(21)으로서 SiO2 막을 형성 후, 포토리소그래피법 및 에칭법을 이용하여 개구부를 마련한다. 더욱 상세하게는, 에칭액으로서 불산계의 에천트를 이용하여, 레지스트 패턴이 형성되어 있지 않은 영역의 투명 산화막층(21)을 제거함으로써 개구부를 마련한다. 이어서 진공 증착법을 이용하여, 개구부에 n형측의 제2 오믹 세선 전극(20)을 구성하는 재료인 AuSi합금을 형성한다.Next, as shown in Fig. 2B, a transparent oxide film layer 21 and a second ohmic wire electrode 20 on the n-type side are formed on the surface of the formed n-type current diffusion layer 18 of the semiconductor laminated structure . Specifically, an SiO 2 film is formed as a transparent oxide film layer 21 by using a plasma CVD (Chemical Vapor Deposition) apparatus, and then an opening is provided by using a photolithography method and an etching method. More specifically, an opening is provided by removing the transparent oxide film layer 21 in a region where no resist pattern is formed by using a fluoric acid etchant as an etching liquid. Then, an AuSi alloy, which is a material for forming the second ohmic wire electrode 20 on the n-type side, is formed in the opening portion by vacuum evaporation.

다음으로, 도 2의 (c)에 나타내는 바와 같이, 투명 산화막층(21) 및 제2 오믹 세선 전극(20) 상에, 진공 증착법 또는 스퍼터법을 이용하여, 반사층으로서의 Al층과, 배리어층으로서의 Ti층과, 접합층으로서의 Au층을 순차 형성한다. 이에 따라, 반사 금속층(22)이 형성된다. 한편, 반사 금속층(22)은, 양자 우물 활성층(14)이 발광하는 광의 파장에 따라, 해당 광의 파장에 대한 반사율이 높은 재료를 선택한다.Next, as shown in Fig. 2 (c), on the transparent oxide film layer 21 and the second ohmic wire electrode 20, an Al layer serving as a reflective layer and an Al layer serving as a barrier layer are formed by vacuum evaporation or sputtering Ti layer, and an Au layer as a bonding layer are sequentially formed. Thus, the reflective metal layer 22 is formed. On the other hand, the reflective metal layer 22 selects a material having a high reflectivity with respect to the wavelength of the light according to the wavelength of the light emitted by the quantum well active layer 14.

이상과 같이 하여, 적층체(29)가 제작된다.Thus, the layered product 29 is produced.

다음으로, 도 2의 (d)에 나타내는 바와 같이, 도전성 지지 기판(예를 들어, Si 기판)(24) 상에, 도전성 오믹의 접합 금속층(23)으로서, 콘택트 전극으로서의 Ti와, 배리어층으로서의 Ni와, 접합층으로서의 Au를 진공 증착법을 이용하여 형성한 지지 기판(30)을 준비하고, 이 지지 기판(30)을 적층체(29)와 접합함으로써, 지지 기판(30)과 적층체(29)가 기계적, 전기적으로 접속한 접합 구조체(31)가 제작된다. 웨이퍼의 접합은, 접합 장치 내를 소정 압력으로 한 후, 서로 겹친 적층체(29)와 지지 기판(30)을 지그를 통해 압력을 가함과 함께, 소정의 온도까지 가열한다. 구체적인 접합 조건은, 압력 7000N/m2 및 온도 350℃에서 30분간이다.Next, as shown in FIG. 2 (d), on the conductive supporting substrate (for example, the Si substrate) 24, Ti as the contact electrode is formed as the junction metal layer 23 of conductive ohmic, Ni and the Au as a bonding layer are formed by using vacuum deposition method and the supporting substrate 30 is bonded to the layered body 29 to form the supporting substrate 30 and the layered body 29 ) Are mechanically and electrically connected to each other. The bonding of the wafers is carried out by applying a pressure through the jig to the stacked body 29 and the supporting substrate 30 which are superimposed on each other and heating them to a predetermined temperature. The specific bonding conditions are a pressure of 7000 N / m 2 and a temperature of 350 ° C for 30 minutes.

다음으로, 도 2의 (e)에 나타내는 바와 같이, GaAs 에칭용의 에천트를 이용하여, 접합 구조체(31)로부터 n-GaAs 기판(26)을 선택적으로 완전히 제거하여, p-Ga0.5In0.5P로 이루어진 에칭 스톱층(27)을 노출시킨다. GaAs 에칭용의 에천트로는, 예를 들어, 암모니아수와 과산화수소수의 혼합액을 들 수 있다. 다음에 n-GaAs 기판(26)을 제거한 접합 구조체(31)로부터, 에칭 스톱층(27)을 소정의 에천트를 이용하여 에칭에 의해 제거한다(콘택트층(28)이 노출된다). 에칭 스톱층(27)이 AlGaInP계 재료의 화합물 반도체로부터 형성되는 경우, 소정의 에천트로는, 염산을 포함하는 에천트를 이용할 수 있다.Next, as shown in FIG. 2E, the n-GaAs substrate 26 is selectively completely removed from the junction structure 31 using an etchant for GaAs etching to form p-Ga 0.5 In 0.5 The etching stop layer 27 made of P is exposed. As the etchant for GaAs etching, for example, a mixed solution of aqueous ammonia and hydrogen peroxide can be mentioned. Next, the etching stop layer 27 is removed from the junction structure 31 from which the n-GaAs substrate 26 is removed by etching using a predetermined etchant (the contact layer 28 is exposed). When the etching stop layer 27 is formed from a compound semiconductor of an AlGaInP-based material, an etchant containing hydrochloric acid may be used as a predetermined etchant.

다음으로, 도 2의 (f)에 나타내는 바와 같이, 포토리소그래피법 및 진공 증착법을 이용하여, 소정의 위치에 p형측의 오믹 전극을 형성한다. p형측의 오믹 전극은 원전극(도시 생략)과 제1 오믹 세선 전극(11)으로 형성되는데, 예를 들어, Ti, AuBe, Au를 이 순서대로 증착함으로써 형성된다. 이 경우, 예를 들어, 제1 오믹 세선 전극(11)은, 제2 오믹 세선 전극(20)과 서로 겹치지 않는 위치에 형성된다. 다음으로 p형측의 오믹 전극을 마스크로 하여, p-GaAs로 이루어진 콘택트층(28)을 에칭하여 제거한다. 또한, 콘택트층(28)을 마스크로 하여 p형 전류 확산층(12)을 조면화 처리할 수도 있다. 또한, 콘택트층(28)을 제거한 후, 소정의 에천트를 이용하여 p형 전류 확산층(12)을 조면화 처리할 수도 있다.Next, as shown in Fig. 2 (f), ohmic electrodes on the p-side are formed at predetermined positions by photolithography and vacuum deposition. The ohmic electrode on the p-side is formed of a first electrode (not shown) and a first ohmic wire electrode 11, and is formed by depositing Ti, AuBe, and Au in this order, for example. In this case, for example, the first ohmic wire electrode 11 is formed at a position that does not overlap with the second ohmic wire electrode 20. Next, using the p-type ohmic electrode as a mask, the contact layer 28 made of p-GaAs is removed by etching. Alternatively, the p-type current diffusion layer 12 may be roughened using the contact layer 28 as a mask. Further, after the contact layer 28 is removed, the p-type current diffusion layer 12 may be roughened using a predetermined etchant.

다음으로, 도 2의 (g)에 나타내는 바와 같이, 도전성 지지 기판(24)의 이면의 대략 전체면에 도전성 오믹 전극(25)을 진공 증착법에 의해 형성한다. 이면의 도전성 오믹 전극(25)은, 예를 들어, Ti와 Au를 이 순서로 지지 기판(24)의 저면에 증착함으로써 형성할 수 있다. 그 후, 각 오믹 전극에, 전기적 접합을 형성하는 합금화 공정인 알로이 공정을 실시한다. 알로이 공정의 일례로서, 불활성 분위기로서의 질소 분위기하에서 400℃, 5분간의 열처리를 실시할 수 있다. 이에 따라 접합 구조체(32)가 제작된다.Next, as shown in Fig. 2 (g), a conductive ohmic electrode 25 is formed on substantially the entire back surface of the conductive supporting substrate 24 by a vacuum evaporation method. The conductive ohmic electrode 25 on the back surface can be formed by, for example, depositing Ti and Au on the bottom surface of the support substrate 24 in this order. Thereafter, an alloying step, which is an alloying step for forming electrical bonding, is performed on each of the ohmic electrodes. As an example of the alloying process, a heat treatment at 400 占 폚 for 5 minutes can be performed in a nitrogen atmosphere as an inert atmosphere. Thus, the bonded structure 32 is fabricated.

그리고, 다이싱 블레이드를 가지는 다이싱 장치를 이용하여, 접합 구조체(32)를 각 소자로 개편화(個片化)한다. 이에 따라, 도 1에 나타내는 바와 같은 반도체 발광 소자(10)가 복수 제작된다.Then, using the dicing device having the dicing blade, the junction structure 32 is divided into individual elements (pieces). Thus, a plurality of semiconductor light emitting elements 10 as shown in Fig. 1 are fabricated.

[실시예][Example]

이하, 실시예 및 비교예를 통해 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to examples and comparative examples, but the present invention is not limited thereto.

(실시예)(Example)

도 1의 반도체 발광 소자(10)를, 도 2에서 설명한 제조 방법을 이용하여 제작하였다.The semiconductor light emitting element 10 of Fig. 1 was fabricated using the manufacturing method described in Fig.

여기서, 반도체 발광 소자(10)의 각 층은, 이하와 같다.Here, each layer of the semiconductor light emitting element 10 is as follows.

p형 전류 확산층(12)…p-(Al0.4Ga0.6)0.5In0.5PThe p-type current diffusion layer 12 ... p- (Al 0.4 Ga 0.6 ) 0.5 In 0.5 P

p형 클래드층(13)…p-Al0.5In0.5PThe p-type cladding layer 13 ... p-Al 0.5 In 0.5 P

장벽층(15)…i-(Al0.6Ga0.4)0.5In0.5PThe barrier layer 15 ... i (Al 0.6 Ga 0.4 ) 0.5 In 0.5 P

우물층(16)…i-(Al0.06Ga0.94)0.5In0.5PThe well floor (16) ... i (Al 0.06 Ga 0.94 ) 0.5 In 0.5 P

n형 클래드층(17)…n-Al0.5In0.5P,The n-type cladding layer 17 ... n-Al 0.5 In 0.5 P,

n전류 확산층(18)…n-GaP,n current diffusion layer 18 ... n-GaP,

GaAs 기판(26)…n-GaAsGaAs substrate 26 ... n-GaAs

에칭 스톱층(27)…p-Ga0.5In0.5P,Etch stop layer 27 ... p-Ga 0.5 In 0.5 P,

콘택트층(28)…p-GaAsThe contact layer 28 ... p-GaAs

단, 표 1에 나타내는 바와 같이, 우물층(16)의 Al 조성은 0.06으로 고정하여, 우물층(16)의 막 두께를 변화시키고, 다시, 양자 우물 활성층(14)의 토탈 막 두께가 250nm 정도가 되도록 우물층(16)과 장벽층(15)의 페어 수를 조정함으로써, 반도체 발광 소자(10)의 발광 파장을 585~605nm의 범위에서 변화시켰다.However, as shown in Table 1, the Al composition of the well layer 16 was fixed at 0.06 to change the thickness of the well layer 16, and the total thickness of the quantum well active layer 14 was about 250 nm The number of pairs of the well layer 16 and the barrier layer 15 was adjusted so that the emission wavelength of the semiconductor light emitting element 10 was changed in the range of 585 to 605 nm.

상기와 같이 하여 제작한 반도체 발광 소자에 대하여, 발광 효율을 측정하였다.The light emitting efficiency of the semiconductor light emitting device fabricated as described above was measured.

각 발광 파장에 있어서의 양자 우물 활성층 구조와 발광 효율을 표 1에 나타낸다. 한편, 표 1에는, 발광 파장이 615nm일 때의 발광 효율도 참고를 위해 나타나 있다. 여기서 발광 효율은, 발광 효율(%) = 출력(mW)/투입 전력(mW)으로 산출되고, 발광 파장 615nm의 발광 효율을 “1”로 했을 때의 비율로 표시하고 있다.Table 1 shows the quantum well active layer structure and the luminous efficiency at each emission wavelength. On the other hand, in Table 1, the luminous efficiency when the emission wavelength is 615 nm is also shown for reference. Here, the luminous efficiency is calculated by the luminous efficiency (%) = the output (mW) / the input power (mW), and the luminous efficiency at the luminous wavelength of 615 nm is represented by "1".

또한, 발광 파장과 발광 효율의 관계를 도 4에 나타낸다.Fig. 4 shows the relationship between the emission wavelength and the luminous efficiency.

Figure pct00001
Figure pct00001

(비교예)(Comparative Example)

실시예와 동일하게 하여 반도체 발광 소자를 제작하였다. 단, 우물층(16)의 Al 조성 및 막 두께를 표 2와 같이 변화시켜, 발광 파장을 585~605nm의 범위에서 변화시켰다.A semiconductor light emitting device was fabricated in the same manner as in Example. The Al composition and the film thickness of the well layer 16 were changed as shown in Table 2, and the emission wavelength was changed in the range of 585 to 605 nm.

상기와 같이 하여 제작한 반도체 발광 소자에 대하여, 실시예와 동일하게 하여 발광 효율을 측정하였다.The light emitting efficiency of the semiconductor light emitting device fabricated as described above was measured in the same manner as in Example.

각 발광 파장에 있어서의 양자 우물 활성층 구조와 발광 효율을 표 2에 나타낸다. 한편, 표 2에도, 발광 파장이 615nm일 때의 발광 효율이 참고를 위해 나타나 있다.Table 2 shows the quantum well active layer structure and the luminous efficiency at each emission wavelength. On the other hand, in Table 2, the luminous efficiency when the emission wavelength is 615 nm is shown for reference.

또한, 발광 파장과 발광 효율의 관계를 도 4에 나타낸다.Fig. 4 shows the relationship between the emission wavelength and the luminous efficiency.

Figure pct00002
Figure pct00002

도 4로부터 알 수 있는 바와 같이, 발광 파장이 585nm 이상, 605nm 이하인 범위에 있어서, 실시예에서는, 비교예와 비교할 때 발광 효율이 높다.As can be seen from Fig. 4, in the range where the emission wavelength is 585 nm or more and 605 nm or less, the luminous efficiency in the example is higher than that in the comparative example.

한편, 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.On the other hand, the present invention is not limited to the above embodiment. The above embodiment is an example, and anything that has substantially the same structure as the technical idea described in the claims of the present invention and exhibits the same operational effects is included in the technical scope of the present invention.

Claims (2)

우물층과 장벽층으로 구성되는 양자 우물 활성층을 가지는 반도체 발광 소자에 있어서,
상기 반도체 발광 소자의 발광 파장이 585nm 이상, 605nm 이하이고,
상기 우물층이, 조성식 (AlxGa1 -x)yIn1 - yP(0<x≤0.06, 0<y<1)의 화합물 반도체로 이루어지고,
상기 장벽층이, 조성식 (AlmGa1 -m)nIn1 - nP(0≤m≤1, 0<n<1)의 화합물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
1. A semiconductor light emitting device having a quantum well active layer composed of a well layer and a barrier layer,
Wherein the semiconductor light emitting device has an emission wavelength of 585 nm or more and 605 nm or less,
The well layer, the composition formula (Al x Ga 1 -x) y In 1 - made of a compound semiconductor of y P (0 <x≤0.06, 0 <y <1),
The barrier layer is a composition formula (Al m Ga 1 -m) n In 1 - n P semiconductor light-emitting device which comprises a compound semiconductor (0≤m≤1, 0 <n <1 ).
제1항에 있어서,
상기 양자 우물 활성층의 토탈 막 두께가 200nm 이상, 300nm 이하인 것을 특징으로 하는 반도체 발광 소자.
The method according to claim 1,
Wherein the total thickness of the quantum well active layer is 200 nm or more and 300 nm or less.
KR1020177008368A 2014-10-06 2015-09-10 Semiconductor light-emitting element KR20170066365A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-205667 2014-10-06
JP2014205667A JP2016076583A (en) 2014-10-06 2014-10-06 Semiconductor light emitting element
PCT/JP2015/004598 WO2016056171A1 (en) 2014-10-06 2015-09-10 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
KR20170066365A true KR20170066365A (en) 2017-06-14

Family

ID=55652812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008368A KR20170066365A (en) 2014-10-06 2015-09-10 Semiconductor light-emitting element

Country Status (6)

Country Link
JP (1) JP2016076583A (en)
KR (1) KR20170066365A (en)
CN (1) CN107078189A (en)
DE (1) DE112015003919T5 (en)
TW (1) TW201614863A (en)
WO (1) WO2016056171A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497300B (en) * 2022-01-25 2024-02-27 泉州三安半导体科技有限公司 Light emitting diode and light emitting device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066862A (en) * 1998-08-31 2000-05-23 United Epitaxy Company, Ltd. High brightness light emitting diode
JP2002151734A (en) * 2000-09-04 2002-05-24 Sharp Corp Light emitting diode
JP4901453B2 (en) * 2006-12-20 2012-03-21 東芝ディスクリートテクノロジー株式会社 Semiconductor light emitting device
JP2010067903A (en) * 2008-09-12 2010-03-25 Toshiba Corp Light emitting element
CN101540359B (en) * 2009-04-29 2010-12-29 山东华光光电子有限公司 Epitaxial wafer of AlGaInP light emitting diode with sapphire underlay and preparation method thereof
JP2010267813A (en) * 2009-05-14 2010-11-25 Toshiba Corp Light emitting device, and method for manufacturing the same
JP2012222082A (en) * 2011-04-06 2012-11-12 Showa Denko Kk Light-emitting diode, light-emitting diode lamp, and luminaire

Also Published As

Publication number Publication date
JP2016076583A (en) 2016-05-12
CN107078189A (en) 2017-08-18
DE112015003919T5 (en) 2017-05-18
WO2016056171A1 (en) 2016-04-14
TW201614863A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
JP5737111B2 (en) Group III nitride semiconductor light emitting device
TWI659547B (en) Manufacturing method of III-nitride semiconductor light-emitting element
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
TW201724560A (en) Nitride semiconductor light emitting element
JP2008288248A (en) Semiconductor light-emitting element
CN111095579B (en) Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element
JP2011176240A (en) Semiconductor light emitting device, and method of manufacturing the same
WO2006126516A1 (en) Nitride semiconductor light emitting element
JP2011082233A (en) Light emitting element
JP2019083221A (en) Nitride semiconductor light-emitting element and method for manufacturing the same
US20160056339A1 (en) Semiconductor light emitting device and method of producing the same
US20170338378A1 (en) Method of producing iii nitride semiconductor light-emitting device and iii nitride semiconductor light-emitting device
KR101903361B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2021019075A (en) Manufacturing method of light-emitting device and the light-emitting device
WO2018163824A1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2006210692A (en) Group iii nitride compound semiconductor light emitting device
JP2014187159A (en) Semiconductor light-emitting element
JP2013122950A (en) Group iii nitride semiconductor light-emitting element
JP2019033284A (en) Semiconductor light-emitting device and method for manufacturing the same
KR20170066365A (en) Semiconductor light-emitting element
TWI672827B (en) Epitaxial wafer and light-emitting diode
JP2014175512A (en) Semiconductor light-emitting device
KR101313645B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2011176001A (en) Light emitting device and method of manufacturing the same
JP3763303B2 (en) Semiconductor light emitting device