KR20170061793A - 반도체 디바이스의 박막 증착 방법 - Google Patents

반도체 디바이스의 박막 증착 방법 Download PDF

Info

Publication number
KR20170061793A
KR20170061793A KR1020150166609A KR20150166609A KR20170061793A KR 20170061793 A KR20170061793 A KR 20170061793A KR 1020150166609 A KR1020150166609 A KR 1020150166609A KR 20150166609 A KR20150166609 A KR 20150166609A KR 20170061793 A KR20170061793 A KR 20170061793A
Authority
KR
South Korea
Prior art keywords
processing apparatus
plasma processing
chamber
plasma
teos
Prior art date
Application number
KR1020150166609A
Other languages
English (en)
Inventor
김윤곤
박대홍
조재필
최영철
이만수
권영수
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020150166609A priority Critical patent/KR20170061793A/ko
Publication of KR20170061793A publication Critical patent/KR20170061793A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 디바이스의 박막 제조방법에 관한 기술이다. 개시된 본 발명의 구성은 다음과 같다. 먼저 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간을 구비한 챔버, 상기 챔버 내부로 공정 가스를 분사하는 가스 대향 배치되는 가스 분사 장치, 상기 가스 분사 장치에 20 내지 70MHz 주파수 파워를 제공하는 플라즈마 전원 공급 장치, 상기 가스 분사 장치에 대향되며 기판을 안착하는 기판 안착 장치, 및 상기 기판 안착 장치와 연결되며 상기 챔버 내부의 고주파 성분을 필터링하는 가변 캐패시터를 구비한 필터를 포함하는 플라즈마 장비에 반도체 기판을 로딩한다. 다음 상기 반도체 기판상에 TEOS 소스, 산소 포함 소스 및 질소 포함 소스를 상기 공정 가스로 제공하여, 상기 반도체 기판 상부에 TEOS막을 형성한다.

Description

반도체 디바이스의 박막 증착 방법{Method of Manufacturing thin film of the Semiconductor Device}
본 발명은 반도체 디바이스의 제조방법에 관한 것으로, 보다 구체적으로는 플라즈마 장비를 이용하여 반도체 디바이스의 박막을 증착하는 방법에 관한 것이다.
일반적으로 반도체 디바이스의 제작 공정은 다수의 노광, 현상, 증착, 산화, 확산, 이온 주입, 식각 등의 일련의 공정으로 이루어진다. 그 중 실리콘 산화막 등으로 이루어진 유전막의 증착은 반도체 디바이스의 제작 공정 중 가장 빈번하게 이루어지는 공정이라 할 수 있다.
한편, 상기 실리콘 산화막의 증착 공정에서 주된 소스로 사용되어온 모노실레인(SiH4)은 반도체소자가 고집적화되면서 점차 유기 실리콘 소스인 TEOS(Tetraethlyorthosilicate)로 바뀌고 있다. 상기 TEOS는 현재 700℃ 정도의 고온에서 고온 벽 LPCVD(low pressure chemical vapor deposition)공정에서의 소스로 사용되고 있으며, 상대적으로 저온인 400℃ 전후에서는 오존과 반응하는 APCVD(atmospheric pressure CVD)공정에서의 소스나 PECVD(plasma enhanced CVD)공정에서의 소스로도 이용되고 있다.
상기 APCVD공정은 TEOS와 오존을 대기압에서 반응시켜 실리콘 산화막을 형성시키는 것으로, 종래 산소를 사용하던 것에 비해 반응온도를 700℃에서 400℃로 낮출 수 있는 장점이 있다.
일반적으로 고농도의 오존에서 CVD방법으로 형성된 실리콘 산화막은 매우 치밀하게 형성되며, 그 단차 피복성(step-coverage)도 매우 양호하다. 또한, 형성된 막은 수분 함량이 적고, 균열의 한계도 높으며, 열처리 후의 막 수축율도 감소하는 장점이 있다.
현재, 고농도의 오존에서 PECVD 방법으로 증착된 오존-TEOS 산화막은 전자적, 기계적 성질이 매우 훌륭하여, 고집적 메모리 디바이스의 층간 절연막으로 주로 이용되고 있다.
일반적으로 몰드 구조체를 구성하기 위해 PECVD 방식으로 TEOS막을 형성하는 경우, 절연 특성 및 소자 특성을 고려하여 텐실 스트레스(tensile stress)를 갖는 TEOS막을 형성하고 있다.
하지만, 일반적인 13.56MHz RF 파워를 공급받는 PECVD 장비에서 TEOS막이 증착되는 경우, 상기 TEOS막은 도 1에 도시된 바와 같이, 시간이 경과함에 따라, 본래의 스트레스를 유지하지 못하고 압축 스트레스 성질을 갖도록 자발적으로 변화되는 문제가 있다.
이러한 TEOS의 스트레스 변형은 시간이 흐름에 따라 막 내부의 수분(Humidity) 함량이 증대됨으로 인해 기인될 수 있다.
이와 같이 TEOS막의 스트레스 특성이 변화되면, 절연 특성 및 식각 특성은 물론, 하부에 형성되는 트랜지스터들에 다른 형태의 스트레스를 유발하게 되어, 소자 특성을 변형시킬 수 있다.
상기와 같은 TEOS막의 자발 변형을 방지하고자, TEOS 소스량을 증대시키는 기술이 제안되었으나, 상기 방법은 TEOS 소스량내에 다수의 수소기가 존재하기 때문에, 부수적인 누설 전류를 유발하는 문제점이 있다.
본 발명은 누설 전류를 방지할 수 있는 반도체 디바이스의 박막 제조방법을 제공하는 것이다.
본 발명의 일 실시예 따른 반도체 디바이스의 박막 제조방법은, 내부에 플라즈마를 발생시켜 처리하는 처리 공간을 구비한 챔버, 상기 챔버 내부로 공정 가스를 분사하는 가스 대향 배치되는 가스 분사 장치, 상기 가스 분사 장치에 20 내지 70MHz 주파수 파워를 제공하는 플라즈마 전원 공급 장치, 상기 가스 분사 장치에 대향되며 기판을 안착하는 기판 안착 장치, 및 상기 기판 안착 장치와 연결되며 상기 챔버 내부의 고주파 성분을 필터링하는 가변 캐패시터를 구비한 필터를 포함하는 플라즈마 장비에 반도체 기판을 로딩하는 단계, 및 상기 반도체 기판상에 TEOS 소스, 산소 포함 소스 및 질소 포함 소스를 상기 공정 가스로 제공하여, 상기 반도체 기판 상부에 TEOS막을 형성하는 단계를 포함한다.
본 발명에 따르면, 20 내지 70MHz 범위의 주파수에서 플라즈마를 생성하는 장치 내부에서 과량의 TEOS 소스를 제공하여, TEOS막을 형성한다. 이러한 환경에서 생성된 플라즈마 가스들은 상대적으로 낮은 이온 에너지를 갖기 때문에, 미반응된 수소기 및 댕글링 본드 량이 적은 TEOS막을 형성한다. 이에 따라, 시간의 경과에 따라 TEOS막의 스트레스 변형을 방지할 수 있다.
도 1은 일반적인 TEOS막의 스트레스 자발 변형을 설명하기 위한 그래프이다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스의 박막 제조방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 증착 장치의 개략적인 단면도이다.
도 4은 도 3의 로우 패스 필터의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 디바이스의 박막 제조방법을 설명하기 위한 플로우 챠트이다.
도 6은 본 발명의 일 실시예에 따라 형성된 TEOS막의 스트레스 변화를 보여주는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 2를 참조하면, 반도체 기판(100) 상부에, 층간 절연막으로서, TEOS막(110)을 형성한다. 상기 반도체 기판(100)은 예를 들어, 실리콘 기판일 수 있으며, 상기 TEOS막(110)은 박막 증착 장치, 예컨대, PECVD(plasma enhanced chemical vapor deposition) 장치에서 형성될 수 있다.
본 실시예의 박막 증착 장치(20)는 챔버(200), 컨트롤러(201), 가스 공급 장치(230), 기판 지지 장치(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270), 필터(280) 및 히터 전원 공급부(290)를 포함할 수 있다.
챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상단 외주에 설치되는 탑 리드(220)를 포함할 수 있다. 탑 리드(220)의 내부 공간은 가스 공급 장치(230)에 의해 폐쇄될 수 있다. 아울러, 가스 공급 장치(230)와 탑 리드(220) 사이에는 절연 링(r)이 설치되어, 챔버(200)와 가스 공급 장치(230)가 전기적으로 절연되도록 한다.
챔버(200) 내부 공간은 증착 공정 등 기판(W)에 대한 처리가 이루어지는 공간일 수 있다. 본체(210) 측면의 지정된 위치에는 기판(W)이 반입 및 반출되는 게이트(G)가 마련될 수 있다. 본체(210)의 저면에는 기판 지지 장치(240)의 지지축(244)이 삽입되는 관통공이 형성될 수 있다. 챔버(200) 내부는 일반적으로 진공 분위기로 형성되어야 하므로, 본체(210)의 지정된 위치, 예를 들어 저면에는 챔버(200) 내부 공간에 존재하는 가스의 배출을 위한 배기구(212)가 형성될 수 있다. 배기구(212)는 외부의 펌프(213)와 연결될 수 있다.
가스 공급 장치(230)는 탑 리드(220) 내측에 기판 지지 장치(240)와 대향하도록 설치될 수 있다. 가스 공급 장치(230)는 외부로부터 공급되는 다양한 공정 가스를 가스라인(232)을 통해 공급받아 챔버(200) 내부로 분사할 수 있다. 가스 공급 장치(230)는 샤워헤드 타입, 인젝터 타입, 노즐 타입 등 다양한 방식의 가스 공급 장치 중에서 선택될 수 있다. 일 실시예에서, 가스 공급 장치(230)는 제 1 전극으로 작용할 수 있다.
기판 지지 장치(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(W)이 안착되도록 전체적으로 평판 형상을 가지며, 챔버(200) 내부에 탑 리드(220)에 대하여 수평 방향으로 설치될 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시키도록 구성될 수 있다. 일 실시예에서, 기판 안착부(242)는 제 2 전극으로 작용할 수 있다.
또한, 기판 안착부(242)의 내부에는 히터(246)가 구비되어 상부에 안착된 기판(W)의 온도를 조절할 수 있다.
컨트롤러(201)는 박막 증착 장치(20)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 각 구성부(200~290)의 동작을 제어하며, 박막 증착 공정을 위한 제어 파라미터 등을 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
플라즈마 전원 공급부(260)는 중심 주파수 대역이 20~70MHz인 고주파 전원을 플라즈마 전원 소스로 제공하도록 구성될 수 있다.
예를 들어, 제 2 전극으로서의 기판 안착부(242)에 기판(W)을 안착시키고 챔버(200) 내부를 진공 상태로 만든 후, 공정가스를 주입함과 동시에 플라즈마 전원 공급부(260)를 통해 제 1 전극으로서의 가스 공급 장치(230)에 고주파를 인가하므로써, 가스 공급 장치(230)와 기판 안착부(242) 사이에 플라즈마를 형성할 수 있다.
매칭 네트워크(270)는 플라즈마 전원 공급부(260)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 고주파 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
필터(280)는 플라즈마 전원 공급부(260)를 통해 가스 공급 장치(230)에 고주파 전원이 인가될 때 기판 안착부(242)을 통해 전달되는 고주파를 필터링하여, 고주파 전원이 외부로 방사되지 않도록 한다. 또한, 필터(280)는 컨트롤러(201)의 제어에 따라 캐패시턴스가 가변되도록 구성되며, 캐패시턴스가 가변됨으로써 챔버(200) 내부의 임피던스가 가변될 수 있다. 이를 통해 챔버(200) 내부의 임피던스가 일정하게 유지될 수 있도록 한다.
필터(280)는 도 3에 도시된 바와 같이, 예를 들어 LPF(Low Pass Filter)일 수 있으며, 이 경우 인덕터부(311)와 캐패시터부(313)를 포함하도록 구성될 수 있다.
인덕터부(311)는 기판 안착부 연결 단자(A)와 히터 전원 공급부(290) 연결 단자(B) 간에 접속되는 인덕터를 포함할 수 있다. 캐패시터부(313)는 인덕터부(311)와 히터 전원 공급부(290)의 연결 노드 및 접지 단자 간에 접속될 수 있고, 적어도 하나의 가변 캐패시터로 구성될 수 있으며, 모터 구동 방식에 의해 캐패시턴스가 가변될 수 있다.
캐패시터부(313)는 컨트롤러(201)로부터 제공되는 제어신호에 의해 캐패시턴스가 조절될 수 있다. 컨트롤러(201)의 제어신호는 박막 증착 장치(20)가 동작을 개시할 때 미리 설정될 수도 있고, 박막 증착 장치(20)가 증착 공정을 개시한 후 증착 과정을 모니터링한 결과에 기초하여 실시간으로 생성될 수도 있다.
히터 전원 공급부(290)는 히터(246)에 전원을 공급하여 히터(246)가 발열하도록 구성될 수 있다.
한편, 도 2에는 배기구(212)가 챔버(200)의 저부에 형성된 경우를 예로 들어 도시하였으나, 배기구(212)는 챔버(200)의 측면에 형성될 수도 있다.
도 2에 도시한 박막 증착 장치(20)에서, 플라즈마 전원 공급부(260)는 20~70MHz, 바람직하게는 27.12MHz의 고주파 전원을 플라즈마 전원 소스로 공급한다. 필터(280)는 고주파 전원을 필터링하여 외부로 방사되지 않도록 하는 한편, 컨트롤러(201)로부터 제공되는 제어 신호에 따라 캐패시턴스를 가변시키게 되면, 챔버(200) 내부의 임피던스를 일정하게 유지시킬 수 있다.
일 실시예에서, 필터(280)의 캐패시턴스는 증착되는 막의 종류 또는 요구되는 막의 특성에 따라, 챔버(200) 내부의 임피던스를 일정하게 유지시킬 수 있도록 증착 공정 전에 미리 설정될 수 있다. 다른 실시예에서, 필터(280)의 캐패시턴스는 증착 공정 중에 실시간으로 변화될 수 있다.
도 2 내지 도 5를 참조하여, 본 발명의 실시예에 따른 TEOS막 형성방법을 설명하면 다음과 같다.
먼저, 프로세스 챔버(200)내에 반도체 기판(100)을 장입한다(S1).
예를 들어, 27.12MHz 중심 주파수를 이용하여 상기 챔버(200) 내부에 플라즈마 환경을 조성하면서, 상기 가스 공급 장치(230)를 통해 TEOS소스, 산소(O2) 포함 소스 및 질소(N2) 포함 소스를 챔버 내부로 제공하여, 상기 반도체 기판(100) 상부에 TEOS막(110)을 형성한다(S2).
본 실시예에서는 TEOS막의 자발적인 스트레스 변형을 방지하기 위하여, TEOS 소스 량은 예정된 산소 포함 가스 및 질소 포함 가스에 보다 과량이 제공될 수 있다. 예를 들어, TEOS 소스량은 일반적으로 TEOS막을 형성하는 데 필요한 구성하는 화학 양론비 이상의 양이 제공될 수 있다.
또한, 본 실시예의 TEOS막은 상기한 바와 같이 20 내지 70MHz, 예를 들어, 27.12MHz의 중심 주파수를 갖는 플라즈마 장비에서 형성됨에 따라, 수분으로 인한 TEOS막의 스트레스 자발 변형을 방지할 수 있다.
알려진 바와 같이, 20 내지 70MHz, 예를 들어, 27.12MHz의 중심 주파수를 이용하여 플라즈마를 생성하는 장치는 기존의 RF 주파수를 이용하는 경우 보다 낮은 이온 에너지를 발생한다. 이에 따라, TEOS 소스의 이온화 빈도가 낮아지기 때문에, 수소 이온(H-)의 발생은 물론 TEOS막내의 댕글링 본드의 수 역시 대거 감소된다.
이와 같이, 수소 이온(H-)의 수 및 이온 결합이 되어 있지 않은 댕글링 본드의 수가 근본적으로 감소되었기 때문에, TEOS막 증착 후, 시간이 경과되더라도, 외부의 다른 성분들과 결합 자체가 방지되어, 막 내부의 수분 발생이 방지된다. 이에 따라, 시간 경과에 따른 스트레스 변화를 방지할 수 있다.
또한, 20 내지 70MHz, 예를 들어, 27.12MHz의 중심 주파수를 갖는 플라즈마 전원 공급부(260) 를 이용함에 따라, 서셉터(120)로 입사하는 이온 에너지가 낮아지기 때문에, 서셉터의 온도 증가 폭이 RF 주파수를 사용할 때보다 낮다. 이에 따라, 저온 공정이 가능해지므로, 고온 처리로 인한 열적 부담을 줄일 수 있다.
상기와 같이 20 내지 70MHz, 예를 들어, 27.12MHz의 중심 주파수를 갖는 VHF 발생부(140)에 의해 플라즈마를 생성하면, 기존의 RF 주파수를 사용하는 경우 보다, 플라즈마화된 이온들의 평균 자유 행로(mean free path)가 길어져 박막 덴서티(density)가 개선되는 효과 역시 탁월하다.
또한, TEOS 소스가 프로세스 챔버(200) 내부로 유입될 때, 캐리어 가스를 동시에 주입할 수 있다. 이때, 고주파수 사용으로 이온 분해가 활성화됨에 따라, He 보다 저가격의 Ar 가스를 캐리어 가스로 이용할 수 있다.
본 발명에 따르면, 20 내지 70MHz 범위의 주파수에서 플라즈마를 생성하는 장치 내부에서 과량의 TEOS 소스를 제공하여, TEOS막을 형성한다. 이러한 환경에서 생성된 플라즈마 가스들은 상대적으로 낮은 이온 에너지를 갖기 때문에, 미반응된 수소기 및 댕글링 본드 량이 적은 TEOS막을 형성한다. 이에 따라, 시간의 경과에 따라 TEOS막의 스트레스 변형을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은
상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100: 반도체 기판 110: TEOS막
20: 챔버 201: 콘트롤러
230 : 가스 공급 장치 240 : 기판 지지 장치
250 : 구동부 260 : 플라즈마 전원 공급부
270 : 매칭 네트워크 280 : 필터
290 : 히터 전원 공급부

Claims (3)

  1. 내부에 플라즈마를 발생시켜 기판을 처리하는 처리 공간을 구비한 챔버, 상기 챔버 내부로 공정 가스를 분사하는 가스 대향 배치되는 가스 분사 장치, 상기 가스 분사 장치에 20 내지 70MHz 주파수 파워를 제공하는 플라즈마 전원 공급 장치, 상기 가스 분사 장치에 대향되며 기판을 안착하는 기판 안착 장치, 및 상기 기판 안착 장치와 연결되며 상기 챔버 내부의 고주파 성분을 필터링하는 가변 캐패시터를 구비한 필터를 포함하는 플라즈마 장비에 반도체 기판을 로딩하는 단계; 및
    상기 반도체 기판상에 TEOS 소스, 산소 포함 소스 및 질소 포함 소스를 상기 공정 가스로 제공하여, 상기 반도체 기판 상부에 TEOS막을 형성하는 단계를 포함하는 반도체 디바이스의 박막 제조방법.
  2. 제 1 항에 있어서,
    상기 상기 상기 TEOS 소스는 화학 양론비 기준으로, 상기 산소 포함 소스 및 질소 포함 소스보다 과량으로 제공되는 반도체 디바이스의 박막 제조방법.
  3. 제 1 항에 있어서,
    상기 TEOS막의 균일도가 개선되도록 상기 챔버의 부하 임피던스 값에 따라 상기 가변 캐패시터의 캐패시턴스가 조절되는 반도체 디바이스의 박막 제조방법.
KR1020150166609A 2015-11-26 2015-11-26 반도체 디바이스의 박막 증착 방법 KR20170061793A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150166609A KR20170061793A (ko) 2015-11-26 2015-11-26 반도체 디바이스의 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150166609A KR20170061793A (ko) 2015-11-26 2015-11-26 반도체 디바이스의 박막 증착 방법

Publications (1)

Publication Number Publication Date
KR20170061793A true KR20170061793A (ko) 2017-06-07

Family

ID=59223620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166609A KR20170061793A (ko) 2015-11-26 2015-11-26 반도체 디바이스의 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR20170061793A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022081576A1 (en) * 2020-10-16 2022-04-21 Applied Materials, Inc. Electric arc mitigating faceplate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022081576A1 (en) * 2020-10-16 2022-04-21 Applied Materials, Inc. Electric arc mitigating faceplate

Similar Documents

Publication Publication Date Title
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
KR101380985B1 (ko) 플라즈마 처리 장치
EP0572704A1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
KR20140019803A (ko) 성막 방법
KR19980087249A (ko) 산화 규소막, 그의 형성 방법 및 형성 장치
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US8383208B2 (en) Method of fabricating organic light emitting device
KR20120059557A (ko) 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
KR100685823B1 (ko) 증착 방법
KR20170061793A (ko) 반도체 디바이스의 박막 증착 방법
KR101153978B1 (ko) 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
US20170256410A1 (en) Method and apparatus for depositing amorphous silicon film
KR102046391B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102493935B1 (ko) 비정질 실리콘막의 제조방법
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
KR102070768B1 (ko) 박막 증착 장치
KR100266021B1 (ko) 플라즈마 열처리장치 및 이를 이용한 캐패시터 형성방법
KR20180059609A (ko) 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법
KR950000861B1 (ko) 고유전율 캐패시터 절연막 제조방법
KR20180061472A (ko) 플라즈마 원자층 증착법을 이용한 박막 증착 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant